JPH07282594A - 可変長デジタル・コード解読器のシフタ段装置 - Google Patents

Abstract

(57)【要約】 【目的】 発明は、１つのコードをクロック・サイクル
ごとに解読し、記憶装置からくる入力データを読み取
り、解読される最長の可変長コードのサイズを有するワ
ードを各々サイクルで論理ユニットに送り、論理ユニッ
トから前のクロック・サイクルで解読されたコードのビ
ット数を受信し、入力データの最後の読み取りから解読
されているコードの長さの総累積に等しい読み取られた
データでシフトを実行する、可変長デジタル・コード解
読器のシフタ段装置に関する。 【構成】 入力データを読み取り且つ前のサイクルと最
後の読み取りの開始時との間で解読されたコードの長さ
の総累積に等しい読み取られたデータでシフトを実行す
る第１バレル・シフト・レジスタ（１１）と、第１レジ
スタからくるデータを受信し且つ前のサイクルで解読さ
れたコードの長さに等しいシフトを実行する第２バレル
・シフト・レジスタ（１３）を搭載している。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は可変長デジタル・コード
解読器のシフタ段装置に関する。

【０００２】

【従来の技術】或る数のデータ記憶装置とデータ伝送装
置は、可変長デジタル・コードを生成するデータ・コー
ド化方式を使用している。これらのコードはそれから任
意の特殊な分離要素の無い状態で順次記憶または伝送さ
れる。解読時に、各々コードは論理ユニットに依って認
識され、１つの読取動作が、入力データに基づいて解読
されるコードに含まれているビット数に対応してシフト
を実行する。

【０００３】シフト・レジスタの役割は、本発明の目的
のように、可変長デジタル・コードを解読することにあ
る。伝送とデジタル画像保存技術は、アナログ伝送に関
して、最終的に入手される画像品質を大幅に改善するこ
とを可能にする。そこで、これらの技術の応用面も拡大
できる。

【０００４】しかし、デジタル化された画像を移動する
直接伝送と保存の方式は、圧縮されコード化されたこれ
らの画像を実際に呼び出す特に高いビット・レートを要
求する。デジタル化画像は、従って、それらが表すデー
タ量を減少するために伝送に先立ってコード化され、伝
送後に解読される。

【０００５】コード化と解読の技術は、もちろん、達成
される最終的な画像品質にとって重要な要因であり、或
る標準化がこれらの技術を用いる種々の装置間の互換性
を保証するために要求されることは当然のことであっ
た。之に伴い、専門家のグループ（動画像専門グループ
−ＭＰＥＧ）はＩＳＯ規格コード１１１７２を作成し
た。

【０００６】しばしば記号ＭＰＥＧを用いて示される、
この規格は、画像を記憶装置に記憶し且つ呼び出し、ま
た其れらを伝送するために使用できる、おそらく音声信
号を伴うと思われる、動画像のコード化と解読の条件を
定めている。このＭＰＥＧ規格は、そこで、画像をコン
パクト・ディスクや相互作用式コンパクト・ディスクや
磁気テープ上に記憶し、画像をローカル・エリア・ネッ
トワーク（ＬＡＮ）や電話回線上で伝送するためだけで
なく、ＴＶ画像を大気を経由して送るために使用でき
る。

【０００７】全体的な技術を完全に詳細に説明するため
に、読者は、規格作成組織から入手できるＭＰＥＧ規格
を読むことが推奨される。ＭＰＥＧ規格に係る圧縮デー
タには幾つかの異なる方式がある。連続する画像が集め
られて、シーケンスを形成するグループのイメージを作
る。シーケンスは、そこでグループのイメージに細かく
分けられる。

【０００８】各々イメージはセクションに分けられ、且
つ、各々セクションは、運動補正を実施し且つ必要に応
じて量子化スケールを変更するために用いられる基本要
素を構成する、マクロ・ブロックに区分けされる。マク
ロ・ブロックは１６×１６マトリクスの画素から構成さ
れている。各々マクロ・ブロックは６つのブロックに分
けられ、最初の４つのブロックは輝度信号を搬送し、他
の２つのブロックは、色信号、各々青と赤を搬送する。

【０００９】これらの６つのブロックの各々は８×８マ
トリクスの画素として定義されている。与えられたシー
ケンスに於いて異なるイメージに含まれている情報間に
存在する類似点が指摘されると、保存または伝送される
情報量を減少するために、異なるタイプのイメージが各
々シーケンスの内部で規定される。

【００１０】Ｉ画像（内部フレーム）は、静止イメージ
として従って別のイメージと関係なしにコード化される
画像である。Ｐイメージ（叙述された）は既に再編成さ
れているＩまたはＰイメージから開始して推定される。
Ｂイメージ（両方向フレーム）は、２つの再編成された
画像、１つのＩと１つのＰまたは２つのＰから推定さ
れ、１つは直前に且つ他の１つは直後にある。

【００１１】シーケンスのイメージは、それらが入手ま
たは再生時に示される順で普通はなく、解読する順で伝
送されることが強調される。離散コサイン変換（ＤＣ
Ｔ）がブロック・レベルで適用される。このＤＣＴ変換
は、８×８マトリクスの絵素として前述のように定めら
れた空間的ブロックを、８×８マトリクスの空間的周波
数としても形成される一時的なブロックに変換する。

【００１２】８×８マトリクスの一時的なブロックの場
合、マトリクスの左上の隅に置かれた連続する背景係数
（ＤＣ）は、異なる周波数に対応する他の構成要素より
も得られた視覚的な印象に関して遙かに重要なことが分
かった。更に、周波数が高ければ高いほど、目は益々感
度が鈍くなる。これは、周波数のレベルは、特に周波数
が高いので量子化されるからである。この量子化は、ス
タンダードの影響を受けず且つ量子化と可変長コード化
（ＶＬＣ）動作になる演算に依って確認される。

【００１３】ＤＣＴ変換から得た周波数領域のマトリク
スは、一時的領域のマトリクスの項の各々を其の位置に
関連する値に依って分けるために用いられ、且つこれら
の係数に依って表される異なる周波数の重みが可変性で
あるという事実を考慮する、“量子化マトリクス”と呼
ばれるマトリクスに依って次に処理される。各々値が最
も近い整数値に四捨五入された後に、この動作は、ゼロ
に等しい数多くの係数を導く。

【００１４】内部マクロ・ブロックの場合、ＤＣ係数の
定量値は、一定、例えば８になることが強調される。ゼ
ロでない周波数の係数は、可変長のコード化された値を
マトリクスの係数の各々に与え且つデータの容量を減少
する、Ｈｕｆｆｍａｎテーブルを基準にするジグザグ・
タイプの走査方式に従ってコード化される。好都合に、
連続する背景を表す係数は量子化後に伝送され、更に、
量子化マトリクスは、データ容量が、伝送される情報品
質に任意の重大な損傷を与えずに、最大限の保存または
伝送可能量に対応する予め設定されたレベルのもとにあ
るような方式で最適化される。

【００１５】タイプＩフレームは運動ベクトルを使用せ
ずにコード化される。逆に、ＰとＢフレームは、これら
のフレームを形成する少なくとも或るマクロ・ブロック
に対して、運動ベクトルを使用するので、コード化効率
を高め、且つ考えられるフレームの特定のマクロ・ブロ
ックが推定されなければならない基準イメージの部分を
示すことができる。

【００１６】運動ベクトルのための検索がコード化時に
於ける最適化の目的であり、それは、与えられたイメー
ジの異なるマクロ・ブロックの運動ベクトル間に存在す
る相関関係を最も効果的に活用する、ＤＰＣＭ技術を用
いて自らコード化される。それらが可変長コード化（Ｖ
ＬＣ）の目的に最終的になる。コード化シーケンスに関
するデータの全ては、記録または伝送されるビット・ス
トリームを形成する。

【００１７】このようなビット・ストリームは、値がシ
ーケンスの全体にわたって保持される或る量の情報とパ
ラメータを有するシーケンス・ヘッダから始まる。同様
に、シーケンスはグループのフレームに分けられ、これ
らのグループの各々はグループ・ヘッダの後に位置し、
各々フレームを表すデータはフレーム・ヘッダの後に自
ずからくる。

【００１８】移動する画像をコード化するＭＰＥＧ規格
技術は、このような技術を含んでいるので、シフタ段の
使用を要求し、これらが本発明の目的になる。１つのコ
ードをクロック・サイクルごとに解読する可変長デジタ
ル・コードを解読するシフタ段は、今まで図１に図示さ
れる装置に搭載されていた。記憶ブロック１は、上流側
の記憶装置（図示されていない）から、数多くのビット
Ｍから形成される入力データを入手する。

【００１９】シフトが加算器３に依って命令される、バ
レル・シフタ・レジスタ２は、論理ユニット４に、長さ
Ｗが解読される可変長コードの最大長に等しいと既に定
められているワードを送り、それは、加算器３に依って
定められたシフト値ｍ＋１のために、既に解読されてい
る入力記憶要素１に依って表されるデジタル・データの
後にくる。

【００２０】論理ユニット４は、最初に識別できるコー
ドを、それが受信して記憶ユニット５に送るワードから
解読する。ユニット４と５は、プログラム・ロジック・
アレイ（ＰＬＡ）を用いても実現できる有限状態マシン
を形成する。加算器３は、それが、記憶ブロック５から
前のサイクルで解読されたコードの長さｍを、且つ累積
記憶ブロック６から解読されたコードの長さの全ての今
までの累積値を受信するように、記憶ブロック６と連動
する。加算器３は、バレル・シフト・レジスタ２に、前
述のように、それが入力記憶ブロック１に依る入力デー
タの最後の入手から論理ユニット４に依って既に解読さ
れているコードの全ての累積長に対応してシフトを実行
するように命令する。

【００２１】加算器３がオーバーフロー（ｍｓｂ＝１）
すると、それは入力記憶ブロック１に依る新しい読取動
作を命令する。クロック信号８は全てのこれらの動作を
管理している。

【００２２】

【発明が解決しようとする課題】従って、この従来技術
の装置の場合、既に解読されているコードの長さの加算
器３に依る加算と、対応する値のバレル・シフト・レジ
スタ２のシフトと、論理ユニット４に依る論理解読処理
は、全て同じクロック・サイクル中に続けて実行しなけ
ればならない。

【００２３】処理しなければならないデータの総容量
は、我々が指摘したばかりのシフタ段が含まれている装
置に依って守られなければならない規格の影響を受け
る。この処理の速度は、回路の製作に依存し、且つ製作
される回路上でゲートの数を増加すると高速にされると
思われる。これは、しかし、回路の表面積を増加し且つ
高い電力消費を導くことを意味している。

【００２４】

【課題を解決するための手段】本発明の目的は、その構
造のために、動作的に高速になるが、多数のゲートの使
用を解消する、可変長デジタル・コードを解読するシフ
タ段装置を提供することにある。発明の更なる目的は、
効果的で且つ高信頼性であり、比較的狭い表面積のシリ
コンを要求し、僅かの電力しか消費しない、可変長デジ
タル・コードを解読するシフタ段装置を提案することに
ある。

【００２５】これを達成するために、発明は、１つのコ
ードをクロック・サイクルごとに解読する可変長デジタ
ル・コードを解読し、記憶装置から生じる入力データを
読み取り、解読する論理ユニットに、各々サイクルで、
解読される最長の可変長コードのサイズを有するワード
を送り、論理ユニットから前のクロック・サイクルで解
読されたコードのビット数を受信し、入力データの最後
の読み取りから既に解読されているコードの長さの総累
積に等しい読み取られたデータでシフトを実行するシフ
タ段に関している。

【００２６】本発明に従って、それは、入力データを読
み取り且つ前のサイクルと最後の読み取りの開始時との
間で解読されたコードの長さの総累積に等しい読み取ら
れたデータでシフトを実行する第１バレル・シフト・レ
ジスタと、第１レジスタからくるデータを受信し且つ前
のサイクルの時に解読されたコードの長さに等しいシフ
トを実行する第２バレル・シフト・レジスタを搭載して
いる。

【００２７】別の好適な実施例に従って、発明の装置
は、任意の技術的に好ましい組み合わせで実施される次
に示す特徴、すなわち、 −記憶ブロックが第１バレル・シフト・レジスタと第２
バレル・シフト・レジスタの間に挿入されていて、第２
バレル・シフト・レジスタに依って送られるデータは論
理ユニットに直接送られ、 −第１バレル・シフト・レジスタに依って送られるデー
タは第２バレル・シフト・レジスタに直接送られ、記憶
ブロックが第２バレル・シフト・レジスタと論理ユニッ
トの間に挿入されていて、 −第２バレル・シフト・レジスタは論理ユニットから前
のサイクルで解読されたコードの長さを直接受信し、 −解読されたコードの長さを各々サイクルで受信し、入
力データの最後の読み取りからのこれらの長さの総累積
を計算し、第１レジスタのシフトとデータの新しい入力
の読み取りを命令する、記憶ブロックに付随する加算器
を搭載し、 −ＶＬＳＩ技術（超大規模集積技術）に依って集積回路
の形態で製作され、 −離散コサイン変換（ＤＣＴ）と量子化に依りＭＰＥＧ
規格に従ってコード化されたビデオ信号を解読すること
を意図されていて、 −相互作用式デジタル・コンパクト・ディスク上に記録
されているデータを解読することを意図されていて、 −磁気テープ上に記録されているデータを解読すること
を意図されていて、 −無線波に依って伝送されたデータを解読することを意
図されている特徴を備えている。

【００２８】

【実施例】両方の実施例に於いて、データは、第１バレ
ル・シフト・レジスタ１１に直接接続されている記憶装
置１０に依って外部から入手される。論理ユニット１２
は、解読処理を実施して、解読される最後の可変長コー
ドの長さの値ｍを第２バレル・シフト・レジスタ１３
と、且つ加算器１４にも送る。論理ユニット１２は其の
処理結果を記憶ブロック１５に送る。

【００２９】加算器１４がオーバーフローすると（ｍｓ
ｂ＝１）、それは記憶装置１０に新しい読取動作を行う
ことを命令する。発明の第１の実施例は、ここで図２を
特に参照しながら説明される。累積記憶装置１７は加算
器１４の出力に接続されている。前述の累積記憶装置の
出力１８は加算器１４の１つの入力も送り、加算器１４
の他の入力、入力１９は、前述のように、記憶ブロック
１５から送られ、値ｍは前のクロック・サイクルで解読
されたコードの長さを表している。

【００３０】記憶ブロック２０は第１バレル・シフト・
レジスタ１１と第２バレル・シフト・レジスタ１３の間
に挿入されている。そこで、この装置に従って、与えら
れたクロック時に、第１バレル・シフト・レジスタ１１
は、前述の与えられたクロック時までに、最後に読み取
られた命令の入力記憶装置１０に依る受信から解読され
たコードの長さの総累積に対応するシフト・コマンド信
号ｍ＋１を受信する。ここで、第１バレル・シフト・レ
ジスタ１１と第２バレル・シフト・レジスタ１３の間に
挿入されている、記憶装置１は、時間ｔ−１までに、入
力記憶装置１０が読み取った時間から解読されたコード
の長さの総累積に依って生成されたシフトに対応して第
１バレル・シフト・レジスタ１１に依って送られた前の
値を含んでいる。記憶装置２０に依って生成された値
は、論理ユニット１２に依って前のクロック・サイクル
中に解読されたコードの長さに対応するシフト・コマン
ドｍの受信時に、その出力上で、論理ユニット１２に送
るために、第１バレル・シフト・レジスタ１１に依り前
のサイクルで生成されたシフトの総累積に依って、且つ
其れ自体のシフト値、すなわち、前のサイクルまでの読
取命令の時から論理ユニット１２に依って解読されたコ
ードの長さの総累積に依って、シフトされたデータを送
る第２バレル・シフト・レジスタ１３の入力上で受信さ
れる。

【００３１】論理ユニット１２は、従って、記憶ブロッ
ク１０に依って記憶されているもの、すなわち、既に解
読されたコードの直後のものから検索されたデータにア
クセスする。この装置の場合、処理時間は第２バレル・
シフト・レジスタ１３と論理ユニット１２の組み合わさ
れた動作だけに依って制限されることが特に注目され
る。

【００３２】実際に、このクロック・サイクル中に、第
２バレル・シフト・レジスタ１３は、このシフトを実行
するために論理ユニット１２に依って送られた結果から
生成されたシフト値ｍを受信しなければならない。そこ
で、適切に定められた入力データにアクセスできる論理
ユニットは其の処理を実行できる。また、この間に、前
のサイクルｔ−１から生じていないが、サイクルｔ−２
から始まるデータに作用する、第１バレル・シフト・レ
ジスタ１１は、それ自体の動作を実行できる。

【００３３】シフト・レジスタに依って生成されたシフ
トの値はこれらの動作に要求される時間を制限する傾向
を示すので、我々は大きな利益を得ることになる。すな
わち、第２バレル・シフト・レジスタ１３は、自らを表
すと思われる最長コードのサイズに等しいと思われるシ
フトを実行するだけでよい。実際に、この長さは全体的
なシフトよりしばしば実質的に小さくなる。第２バレル
・シフト・レジスタ１３に依って行われるこの処理時間
だけが、論理ユニット１２に依って行われる処理時間に
加算される。

【００３４】対照的に、はるかに大きいシフトを生成で
きなければならない第１バレル・シフト・レジスタ１１
は、自律していて、且つ其の自らの動作を実行するため
にクロック・サイクルの全体的な周期を使用できる。我
々はここで図３を参照しながら第２の実施例を説明する
が、そこでは、第１の実施例と同じ機能を行う共通する
ブロックには同じ参照数字が付けられている。

【００３５】記憶装置２１は、加算器１４に依って生成
された信号を入力で受信し、その出力を介して、一方で
第１実施例のように加算器１４に、他方で第１バレル・
シフト・レジスタ１１に送る。第２バレル・シフト・レ
ジスタ１３は第１バレル・シフト・レジスタ１１に直接
接続されている。第１実施例のように、それはシフト・
コマンドとして最後に解読されたコードの長さの値ｍも
受信する。

【００３６】そこで、第２バレル・シフト・レジスタ１
３は、バレル・シフト・レジスタ１３と論理ユニット１
２の間に置かれている記憶装置２２に、前のクロック・
サイクルまでに解読されたコードの長さの総累積に等し
い長さに依ってシフトされた入力記憶装置１０に依って
受信された入力データから抽出されたデータ要素を送
る。

【００３７】論理ユニット１２は、これらのデータを記
憶装置２２から得て、それらを処理できる。同時に、長
さロジック１６は前のサイクルで解読されたコードの長
さを送ることができて、この値は、それを第１バレル・
シフト・レジスタ１１から始まる使用可能データ要素に
与えるので、確実に、記憶装置２２を介して、次のサイ
クルを行うために論理ユニット１２に依って必要とされ
る入力値を送る、第２バレル・シフト・レジスタ１３に
依って受信される。

【００３８】この間に、加算器１４は、解読された最後
のコードの長さの値を受信し、且つバレル・シフト・レ
ジスタ１１のシフト値を変更する記憶装置２１に送る。
これは、その処理を実行し且つ次のサイクルのために用
意されている新しいシフトを実行する。ここで再び、こ
のシフタ段の動作速度を制限する周期が第２レジスタに
依って要求されるシフト周期の総累積から発生し、この
周期は、検出するために最長コードのサイズに前の例の
ように再び制限され、且つ論理ユニット１２の処理時間
から計算される。

【００３９】更に、遙かに大きなシフトを実行するため
に要求されると思われる、バレル・シフト・レジスタ１
１は、それが最後の読取命令から検出されたコードの累
積された長さのシフトに関しているので、その動作を行
うために全体的なクロック・サイクル時間を有すること
になる。従って、２つのなかの或るまたは他の実施例に
従って、２つのシフト・レジスタを使用すると、シフト
動作を同時に実行される２つの２次的な動作に分けるこ
とができる。これらは、一方で、クロック・サイクルｔ
−１までに検出されたコードの長さの総累積に等しい値
に相応して第１レジスタに依って行われる主なシフトに
なり、他方で、論理動作を含めて時間ｔ−１で解読され
たコードの長さの値にだけ対応する僅かなシフトにな
る。

【００４０】この区分けは、シリコンの小さな表面積上
で対応する回路を生成することを可能にするので、これ
らの回路のための製作コストと消費電力を最小限にす
る。発明は、或る例の目的のために与えられた発明の特
定の実施例の次に示す詳細な説明から効果的に理解され
る。それは添付の図面を参照しながら読まなければなら
ない。

【図面の簡単な説明】

【図１】従来技術の装置の例である。

【図２】発明の第１の実施例のブロック図である。

【図３】発明の第２の実施例のブロック図である。

【符号の説明】

８…クロック信号 １０…入力記憶装置 １１…第１バレル・シフト・レジスタ １２…論理ユニット １３…第２バレル・シフト・レジスタ １４…加算器 １５…記憶ブロック １６…長さ論理 １７…累積記憶装置 １８…出力 １９…入力 ２０，２１，２２…記憶装置

Claims (10)

【特許請求の範囲】
1. 【請求項１】 １つのコードをクロック・サイクルごと
   に解読する可変長デジタル・コードのためのシフタ段装
   置であって、 記憶装置から生じる入力データを読み取り、 解読する論理ユニットに、各々サイクルで、解読される
   最長の可変長コードのサイズを有するワードを送り、 論理ユニットから前のクロック・サイクルで解読された
   コードのビット数を受信し、 入力データの最後の読み取りから既に解読されているコ
   ードの長さの総累積に等しい読み取られたデータでシフ
   トを実行し、 そこでは、それは、入力データを読み取り且つ前のサイ
   クルと最後の読み取りの開始時との間で解読されたコー
   ドの長さの総累積に等しい読み取られたデータでシフト
   を実行する第１バレル・シフト・レジスタと、 第１レジスタからくるデータを受信し且つ前のサイクル
   の時に解読されたコードの長さに等しいシフトを実行す
   る第２バレル・シフト・レジスタを搭載している、前記
   のシフタ段装置。
2. 【請求項２】 記憶ブロックが第１バレル・シフト・レ
   ジスタと第２バレル・シフト・レジスタの間に挿入され
   ていて、第２バレル・シフト・レジスタに依って送られ
   るデータは論理ユニットに直接送られる、特許請求の範
   囲第１項に記載のシフタ段装置。
3. 【請求項３】 第１バレル・シフト・レジスタに依って
   送られるデータは第２バレル・シフト・レジスタに直接
   送られ、記憶ブロックが該第２バレル・シフト・レジス
   タと論理ユニットの間に挿入されている、特許請求の範
   囲第１項に記載のシフタ段装置。
4. 【請求項４】 第２バレル・シフト・レジスタは論理ユ
   ニットから前のサイクルで解読されたコードの長さを直
   接受信する、特許請求の範囲第１項から第３項の何れか
   一項に記載のシフタ段装置。
5. 【請求項５】 解読されたコードの長さを各々サイクル
   で受信し、入力データの最後の読み取りからのこれらの
   長さの総累積を計算し、第１レジスタのシフトと新しい
   入力データの読み取りを命令する、記憶ブロックに付随
   する加算器を搭載している、特許請求の範囲第１項から
   第４項の何れか一項に記載のシフタ段装置。
6. 【請求項６】 ＶＬＳＩ技術に依って集積回路の形態で
   製作される、特許請求の範囲第１項から第５項の何れか
   一項に記載のシフタ段装置。
7. 【請求項７】 離散コサイン変換（ＤＣＴ）と量子化に
   依りＭＰＥＧ規格に従ってコード化されたビデオ信号を
   解読することを意図されている、特許請求の範囲第１項
   から第６項の何れか一項に記載のシフタ段装置。
8. 【請求項８】 対話型デジタル・コンパクト・ディスク
   上に記録されているデータを解読することを意図されて
   いる、特許請求の範囲第１項から第７項の何れか一項に
   記載のシフタ段装置。
9. 【請求項９】 磁気テープ上に記録されているデータを
   解読することを意図されている、特許請求の範囲第１項
   から第７項の何れか一項に記載のシフタ段装置。
10. 【請求項１０】 無線波に依って伝送されたデータを解
    読することを意図されている特許請求の範囲第１項から
    第７項の何れか一項に記載のシフタ段装置。