JPH07281160A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH07281160A JPH07281160A JP7505694A JP7505694A JPH07281160A JP H07281160 A JPH07281160 A JP H07281160A JP 7505694 A JP7505694 A JP 7505694A JP 7505694 A JP7505694 A JP 7505694A JP H07281160 A JPH07281160 A JP H07281160A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- circuit board
- film
- display panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【構成】液晶表示パネルと、前記液晶表示パネルの外周
部の3方に配置した回路基板と、前記液晶表示パネルの
下に配置したバックライトと、前記液晶表示パネルと前
記回路基板とを収納する金属製シールドケースと、前記
バックライトを収納する一体成型により形成されたモー
ルドケース(MCA)とを有し、前記金属製シールドケ
ースとモールドケース(MCA)とを合体して成る液晶
表示装置において、前記回路基板上の発熱部に対応する
箇所のモールドケース(MCA)に切欠き(MLC)を
設けた構成。 【効果】発熱部の放熱性が向上し、回路の高密度実装
性、およびコンパクト性を向上でき、多階調化、単一電
源化、コンパクト実装を実現する回路を有する液晶表示
装置を提供することができる。
部の3方に配置した回路基板と、前記液晶表示パネルの
下に配置したバックライトと、前記液晶表示パネルと前
記回路基板とを収納する金属製シールドケースと、前記
バックライトを収納する一体成型により形成されたモー
ルドケース(MCA)とを有し、前記金属製シールドケ
ースとモールドケース(MCA)とを合体して成る液晶
表示装置において、前記回路基板上の発熱部に対応する
箇所のモールドケース(MCA)に切欠き(MLC)を
設けた構成。 【効果】発熱部の放熱性が向上し、回路の高密度実装
性、およびコンパクト性を向上でき、多階調化、単一電
源化、コンパクト実装を実現する回路を有する液晶表示
装置を提供することができる。
Description
【0001】
【産業上の利用分野】本発明は、液晶表示パネルの駆動
用回路を形成した回路基板を有する液晶表示装置に関す
る。
用回路を形成した回路基板を有する液晶表示装置に関す
る。
【0002】
【従来の技術】アクティブ・マトリクス方式の液晶表示
装置は、マトリクス状に配列された複数の画素電極のそ
れぞれに対応して非線形素子(スイッチング素子)を設
けたものである。各画素における液晶は理論的には常時
駆動(デューティ比 1.0)されているので、時分割駆動
方式を採用している、いわゆる単純マトリクス方式と比
べてアクティブ方式はコントラストが良く、特にカラー
液晶表示装置では欠かせない技術となりつつある。スイ
ッチング素子として代表的なものとしては薄膜トランジ
スタ(TFT)がある。
装置は、マトリクス状に配列された複数の画素電極のそ
れぞれに対応して非線形素子(スイッチング素子)を設
けたものである。各画素における液晶は理論的には常時
駆動(デューティ比 1.0)されているので、時分割駆動
方式を採用している、いわゆる単純マトリクス方式と比
べてアクティブ方式はコントラストが良く、特にカラー
液晶表示装置では欠かせない技術となりつつある。スイ
ッチング素子として代表的なものとしては薄膜トランジ
スタ(TFT)がある。
【0003】液晶表示装置は、例えば、透明導電膜から
成る表示用画素電極と配向膜等をそれぞれ積層した面が
対向するように所定の間隙を隔てて2枚の透明ガラス基
板を重ね合わせ、該両基板間の縁部に枠状に設けたシー
ル材により、両基板を貼り合わせると共に、シール材の
一部に設けた液晶封入口から両基板間のシール材の内側
に液晶を封入、封止し、さらに両基板の外側に偏光板を
設置または貼り付けて成る液晶表示パネル(液晶表示素
子)と、液晶表示パネルの外周部の外側に配置され、液
晶駆動用回路が形成された回路基板と、これらの各部材
を保持するモールド成型品である中間フレームと、これ
らの各部材を収納し、液晶表示窓があけられた金属製シ
ールドケースと、液晶表示パネルの下に配置され、液晶
表示パネルに光を供給するバックライト等を含んで構成
されている。
成る表示用画素電極と配向膜等をそれぞれ積層した面が
対向するように所定の間隙を隔てて2枚の透明ガラス基
板を重ね合わせ、該両基板間の縁部に枠状に設けたシー
ル材により、両基板を貼り合わせると共に、シール材の
一部に設けた液晶封入口から両基板間のシール材の内側
に液晶を封入、封止し、さらに両基板の外側に偏光板を
設置または貼り付けて成る液晶表示パネル(液晶表示素
子)と、液晶表示パネルの外周部の外側に配置され、液
晶駆動用回路が形成された回路基板と、これらの各部材
を保持するモールド成型品である中間フレームと、これ
らの各部材を収納し、液晶表示窓があけられた金属製シ
ールドケースと、液晶表示パネルの下に配置され、液晶
表示パネルに光を供給するバックライト等を含んで構成
されている。
【0004】なお、薄膜トランジスタを使用したアクテ
ィブ・マトリクス方式の液晶表示装置は、例えば特開昭
63−309921号公報や、「冗長構成を採用した1
2.5型アクティブ・マトリクス方式カラー液晶ディスプ
レイ」、日経エレクトロニクス、頁193〜210、1986年12
月15日、日経マグロウヒル社発行、で知られている。
ィブ・マトリクス方式の液晶表示装置は、例えば特開昭
63−309921号公報や、「冗長構成を採用した1
2.5型アクティブ・マトリクス方式カラー液晶ディスプ
レイ」、日経エレクトロニクス、頁193〜210、1986年12
月15日、日経マグロウヒル社発行、で知られている。
【0005】
【発明が解決しようとする課題】最近、薄膜トランジス
タをスイッチング素子として用いたアクティブ・マトリ
クス方式の液晶表示装置を高性能化し、かつ、使い易さ
を向上するため、多階調化、単一電源化が要求されてい
る。これらを実現するための回路は、消費電力が大き
く、また、回路手段をコンパクトに実装しようとする
と、高密度実装となり、回路基板上に実装された部品の
発熱が問題となる。
タをスイッチング素子として用いたアクティブ・マトリ
クス方式の液晶表示装置を高性能化し、かつ、使い易さ
を向上するため、多階調化、単一電源化が要求されてい
る。これらを実現するための回路は、消費電力が大き
く、また、回路手段をコンパクトに実装しようとする
と、高密度実装となり、回路基板上に実装された部品の
発熱が問題となる。
【0006】また、従来技術では、液晶表示パネルの駆
動用回路を構成する電子部品の点数が多い場合、例え
ば、回路基板を2段重ねとし、2枚の回路基板の各上下
面に多数の電子部品を実装し、かつ、ジョイナにより2
枚の回路基板を電気的に接続する方式を取っていた。こ
の方式では、回路基板の枚数が増加し、かつ、ジョイナ
を追加するので、材料費用が上昇すると共に、作業工程
数が増加し、その結果、製造コストが上昇する問題があ
った。
動用回路を構成する電子部品の点数が多い場合、例え
ば、回路基板を2段重ねとし、2枚の回路基板の各上下
面に多数の電子部品を実装し、かつ、ジョイナにより2
枚の回路基板を電気的に接続する方式を取っていた。こ
の方式では、回路基板の枚数が増加し、かつ、ジョイナ
を追加するので、材料費用が上昇すると共に、作業工程
数が増加し、その結果、製造コストが上昇する問題があ
った。
【0007】本発明の目的は、回路基板上の部品の発熱
の問題を解消し、多階調化、単一電源化、コンパクト実
装を実現する回路を有する液晶表示装置を提供すること
にある。
の問題を解消し、多階調化、単一電源化、コンパクト実
装を実現する回路を有する液晶表示装置を提供すること
にある。
【0008】本発明の他の目的は、電子部品数と作業工
程数を低減し、製造コストを低減することができる液晶
表示装置を提供することにある。
程数を低減し、製造コストを低減することができる液晶
表示装置を提供することにある。
【0009】
【課題を解決するための手段】上記の課題を解決するた
めに、本発明の液晶表示装置は、発熱部に対応する箇所
に切欠きを設けたケースを有することを特徴とする。
めに、本発明の液晶表示装置は、発熱部に対応する箇所
に切欠きを設けたケースを有することを特徴とする。
【0010】また、液晶表示パネルと、前記液晶表示パ
ネルの外周部の3方または4方に配置した回路基板と、
ケースとを有する液晶表示装置において、前記回路基板
上の発熱部に対応する箇所の前記ケースに切欠きを設け
たことを特徴とする。
ネルの外周部の3方または4方に配置した回路基板と、
ケースとを有する液晶表示装置において、前記回路基板
上の発熱部に対応する箇所の前記ケースに切欠きを設け
たことを特徴とする。
【0011】さらに、液晶表示パネルと、前記液晶表示
パネルの外周部の3方または4方に配置した回路基板
と、前記液晶表示パネルの下に配置したバックライト
と、前記液晶表示パネルと前記回路基板とを収納する金
属製シールドケースと、前記バックライトを収納する一
体成型により形成されたモールドケースとを有し、前記
金属製シールドケースと前記モールドケースとを合体し
て成る液晶表示装置において、前記回路基板上に設けた
発熱部に対応する箇所の前記モールドケースに切欠きを
設けたことを特徴とする。
パネルの外周部の3方または4方に配置した回路基板
と、前記液晶表示パネルの下に配置したバックライト
と、前記液晶表示パネルと前記回路基板とを収納する金
属製シールドケースと、前記バックライトを収納する一
体成型により形成されたモールドケースとを有し、前記
金属製シールドケースと前記モールドケースとを合体し
て成る液晶表示装置において、前記回路基板上に設けた
発熱部に対応する箇所の前記モールドケースに切欠きを
設けたことを特徴とする。
【0012】また、上記の他の課題を解決するために、
本発明は、液晶表示パネルと、前記液晶表示パネルの駆
動用回路を形成した回路基板とを有する液晶表示装置に
おいて、前記回路の一部をハイブリッド集積化したハイ
ブリッド集積回路を前記回路基板に実装したことを特徴
とする。
本発明は、液晶表示パネルと、前記液晶表示パネルの駆
動用回路を形成した回路基板とを有する液晶表示装置に
おいて、前記回路の一部をハイブリッド集積化したハイ
ブリッド集積回路を前記回路基板に実装したことを特徴
とする。
【0013】また、前記回路基板と前記ハイブリッド集
積回路との間の前記回路基板上に電子部品を実装したこ
とを特徴とする。
積回路との間の前記回路基板上に電子部品を実装したこ
とを特徴とする。
【0014】
【作用】本発明の液晶表示装置では、発熱部に対応する
箇所のケースに切欠きを設けたので、発熱部の放熱性が
向上し、回路の高密度実装性、およびコンパクト性を向
上することができ、多階調化、単一電源化、コンパクト
実装を実現する回路を有する液晶表示装置を提供するこ
とができる。
箇所のケースに切欠きを設けたので、発熱部の放熱性が
向上し、回路の高密度実装性、およびコンパクト性を向
上することができ、多階調化、単一電源化、コンパクト
実装を実現する回路を有する液晶表示装置を提供するこ
とができる。
【0015】また、本発明の液晶表示装置では、液晶表
示パネルの駆動用回路の一部をハイブリッド集積化した
ハイブリッド集積回路を回路基板に実装したことによ
り、電子部品の点数を低減することができ、かつ、別の
回路基板およびジョイナが不要なので、材料費用を低減
することができ、かつ、作業工程数を減少することがで
きる。したがって、製造コストを低減することができる
と共に、製品の信頼性を向上することができる。
示パネルの駆動用回路の一部をハイブリッド集積化した
ハイブリッド集積回路を回路基板に実装したことによ
り、電子部品の点数を低減することができ、かつ、別の
回路基板およびジョイナが不要なので、材料費用を低減
することができ、かつ、作業工程数を減少することがで
きる。したがって、製造コストを低減することができる
と共に、製品の信頼性を向上することができる。
【0016】
【実施例】本発明、本発明の更に他の目的及び本発明の
更に他の特徴は図面を参照した以下の説明から明らかと
なるであろう。
更に他の特徴は図面を参照した以下の説明から明らかと
なるであろう。
【0017】《アクティブ・マトリクス液晶表示装置》
以下、アクティブ・マトリクス方式のカラー液晶表示装
置にこの発明を適用した実施例を説明する。なお、以下
説明する図面で、同一機能を有するものは同一符号を付
け、その繰り返しの説明は省略する。
以下、アクティブ・マトリクス方式のカラー液晶表示装
置にこの発明を適用した実施例を説明する。なお、以下
説明する図面で、同一機能を有するものは同一符号を付
け、その繰り返しの説明は省略する。
【0018】《マトリクス部の概要》図2はこの発明が
適用されるアクティブ・マトリクス方式カラー液晶表示
装置の一画素とその周辺を示す平面図、図3は図2の3
−3切断線における断面を示す図、図4は図2の4−4
切断線における断面図である。また、図5には図2に示
す画素を複数配置したときの平面図を示す。
適用されるアクティブ・マトリクス方式カラー液晶表示
装置の一画素とその周辺を示す平面図、図3は図2の3
−3切断線における断面を示す図、図4は図2の4−4
切断線における断面図である。また、図5には図2に示
す画素を複数配置したときの平面図を示す。
【0019】図2に示すように、各画素は隣接する2本
の走査信号線(ゲート信号線または水平信号線)GL
と、隣接する2本の映像信号線(ドレイン信号線または
垂直信号線)DLとの交差領域内(4本の信号線で囲ま
れた領域内)に配置されている。各画素は薄膜トランジ
スタTFT、透明画素電極ITO1および保持容量素子
Caddを含む。走査信号線GLは列方向に延在し、行方
向に複数本配置されている。映像信号線DLは行方向に
延在し、列方向に複数本配置されている。
の走査信号線(ゲート信号線または水平信号線)GL
と、隣接する2本の映像信号線(ドレイン信号線または
垂直信号線)DLとの交差領域内(4本の信号線で囲ま
れた領域内)に配置されている。各画素は薄膜トランジ
スタTFT、透明画素電極ITO1および保持容量素子
Caddを含む。走査信号線GLは列方向に延在し、行方
向に複数本配置されている。映像信号線DLは行方向に
延在し、列方向に複数本配置されている。
【0020】図3に示すように、液晶LCを基準に下部
透明ガラス基板SUB1側には薄膜トランジスタTFT
および透明画素電極ITO1が形成され、上部透明ガラ
ス基板SUB2側にはカラーフィルタFIL、遮光用ブ
ラックマトリクスパターンBMが形成されている。下部
透明ガラス基板SUB1はたとえば1.1mm程度の厚さ
で構成されている。また、透明ガラス基板SUB1、S
UB2の両面にはディップ処理等によって形成された酸
化シリコン膜SIOが設けられている。このため、透明
ガラス基板SUB1、SUB2の表面に鋭い傷があった
としても、鋭い傷を酸化シリコン膜SIOで覆うことが
できるので、その上にデポジットされる走査信号線G
L、遮光膜BM等の膜質を均質に保つことができる。
透明ガラス基板SUB1側には薄膜トランジスタTFT
および透明画素電極ITO1が形成され、上部透明ガラ
ス基板SUB2側にはカラーフィルタFIL、遮光用ブ
ラックマトリクスパターンBMが形成されている。下部
透明ガラス基板SUB1はたとえば1.1mm程度の厚さ
で構成されている。また、透明ガラス基板SUB1、S
UB2の両面にはディップ処理等によって形成された酸
化シリコン膜SIOが設けられている。このため、透明
ガラス基板SUB1、SUB2の表面に鋭い傷があった
としても、鋭い傷を酸化シリコン膜SIOで覆うことが
できるので、その上にデポジットされる走査信号線G
L、遮光膜BM等の膜質を均質に保つことができる。
【0021】上部透明ガラス基板SUB2の内側(液晶
LC側)の表面には、遮光膜BM、カラーフィルタFI
L、保護膜PSV2、共通透明画素電極ITO2(CO
M)および上部配向膜ORI2が順次積層して設けられ
ている。
LC側)の表面には、遮光膜BM、カラーフィルタFI
L、保護膜PSV2、共通透明画素電極ITO2(CO
M)および上部配向膜ORI2が順次積層して設けられ
ている。
【0022】《マトリクス周辺の概要》図17は上下の
ガラス基板SUB1,SUB2を含む表示パネルPNL
のマトリクス(AR)周辺の要部平面を、図18はその
周辺部を更に誇張した平面を、図19は図17及び図1
8のパネル左上角部に対応するシール部SL付近の拡大
平面を示す図である。また、図20は図3の断面を中央
にして、左側に図19の19a−19a切断線における
断面を、右側に映像信号駆動回路が接続されるべき外部
接続端子DTM付近の断面を示す図である。同様に図2
1は、左側に走査回路が接続されるべき外部接続端子G
TM付近の断面を、右側に外部接続端子が無いところの
シール部付近の断面を示す図である。
ガラス基板SUB1,SUB2を含む表示パネルPNL
のマトリクス(AR)周辺の要部平面を、図18はその
周辺部を更に誇張した平面を、図19は図17及び図1
8のパネル左上角部に対応するシール部SL付近の拡大
平面を示す図である。また、図20は図3の断面を中央
にして、左側に図19の19a−19a切断線における
断面を、右側に映像信号駆動回路が接続されるべき外部
接続端子DTM付近の断面を示す図である。同様に図2
1は、左側に走査回路が接続されるべき外部接続端子G
TM付近の断面を、右側に外部接続端子が無いところの
シール部付近の断面を示す図である。
【0023】このパネルの製造では、小さいサイズであ
ればスループット向上のため1枚のガラス基板で複数個
分のデバイスを同時に加工してから分割し、大きいサイ
ズであれば製造設備の共用のためどの品種でも標準化さ
れた大きさのガラス基板を加工してから各品種に合った
サイズに小さくし、いずれの場合も一通りの工程を経て
からガラスを切断する。図17〜図19は後者の例を示
すもので、図17、図18の両図とも上下基板SUB
1,SUB2の切断後を、図19は切断前を表してお
り、LNは両基板の切断前の縁を、CT1とCT2はそ
れぞれ基板SUB1,SUB2の切断すべき位置を示
す。いずれの場合も、完成状態では外部接続端子群T
g,Td(添字略)が存在する(図で上下辺と左辺の)
部分はそれらを露出するように上側基板SUB2の大き
さが下側基板SUB1よりも内側に制限されている。端
子群Tg,Tdはそれぞれ後述する走査回路接続用端子
GTM、映像信号回路接続用端子DTMとそれらの引出
配線部を集積回路チップCHIが搭載されたテープキャ
リアパッケージTCP(図22、図23)の単位に複数
本まとめて名付けたものである。各群のマトリクス部か
ら外部接続端子部に至るまでの引出配線は、両端に近づ
くにつれ傾斜している。これは、パッケージTCPの配
列ピッチ及び各パッケージTCPにおける接続端子ピッ
チに表示パネルPNLの端子DTM,GTMを合わせる
ためである。
ればスループット向上のため1枚のガラス基板で複数個
分のデバイスを同時に加工してから分割し、大きいサイ
ズであれば製造設備の共用のためどの品種でも標準化さ
れた大きさのガラス基板を加工してから各品種に合った
サイズに小さくし、いずれの場合も一通りの工程を経て
からガラスを切断する。図17〜図19は後者の例を示
すもので、図17、図18の両図とも上下基板SUB
1,SUB2の切断後を、図19は切断前を表してお
り、LNは両基板の切断前の縁を、CT1とCT2はそ
れぞれ基板SUB1,SUB2の切断すべき位置を示
す。いずれの場合も、完成状態では外部接続端子群T
g,Td(添字略)が存在する(図で上下辺と左辺の)
部分はそれらを露出するように上側基板SUB2の大き
さが下側基板SUB1よりも内側に制限されている。端
子群Tg,Tdはそれぞれ後述する走査回路接続用端子
GTM、映像信号回路接続用端子DTMとそれらの引出
配線部を集積回路チップCHIが搭載されたテープキャ
リアパッケージTCP(図22、図23)の単位に複数
本まとめて名付けたものである。各群のマトリクス部か
ら外部接続端子部に至るまでの引出配線は、両端に近づ
くにつれ傾斜している。これは、パッケージTCPの配
列ピッチ及び各パッケージTCPにおける接続端子ピッ
チに表示パネルPNLの端子DTM,GTMを合わせる
ためである。
【0024】透明ガラス基板SUB1、SUB2の間に
はその縁に沿って、液晶封入口INJを除き、液晶LC
を封止するようにシールパターンSLが形成される。シ
ール材は例えばエポキシ樹脂から成る。上部透明ガラス
基板SUB2側の共通透明画素電極ITO2は、少なく
とも一箇所において、本実施例ではパネルの4角で銀ペ
ースト材AGPによって下部透明ガラス基板SUB1側
に形成されたその引出配線INTに接続されている。こ
の引出配線INTは後述するゲート端子GTM、ドレイ
ン端子DTMと同一製造工程で形成される。
はその縁に沿って、液晶封入口INJを除き、液晶LC
を封止するようにシールパターンSLが形成される。シ
ール材は例えばエポキシ樹脂から成る。上部透明ガラス
基板SUB2側の共通透明画素電極ITO2は、少なく
とも一箇所において、本実施例ではパネルの4角で銀ペ
ースト材AGPによって下部透明ガラス基板SUB1側
に形成されたその引出配線INTに接続されている。こ
の引出配線INTは後述するゲート端子GTM、ドレイ
ン端子DTMと同一製造工程で形成される。
【0025】配向膜ORI1、ORI2、透明画素電極
ITO1、共通透明画素電極ITO2、それぞれの層
は、シールパターンSLの内側に形成される。偏光板P
OL1、POL2はそれぞれ下部透明ガラス基板SUB
1、上部透明ガラス基板SUB2の外側の表面に形成さ
れている。液晶LCは液晶分子の向きを設定する下部配
向膜ORI1と上部配向膜ORI2との間でシールパタ
ーンSLで仕切られた領域に封入されている。下部配向
膜ORI1は下部透明ガラス基板SUB1側の保護膜P
SV1の上部に形成される。
ITO1、共通透明画素電極ITO2、それぞれの層
は、シールパターンSLの内側に形成される。偏光板P
OL1、POL2はそれぞれ下部透明ガラス基板SUB
1、上部透明ガラス基板SUB2の外側の表面に形成さ
れている。液晶LCは液晶分子の向きを設定する下部配
向膜ORI1と上部配向膜ORI2との間でシールパタ
ーンSLで仕切られた領域に封入されている。下部配向
膜ORI1は下部透明ガラス基板SUB1側の保護膜P
SV1の上部に形成される。
【0026】この液晶表示装置は、下部透明ガラス基板
SUB1側、上部透明ガラス基板SUB2側で別個に種
々の層を積み重ね、シールパターンSLを基板SUB2
側に形成し、下部透明ガラス基板SUB1と上部透明ガ
ラス基板SUB2とを重ね合わせ、シール材SLの開口
部INJから液晶LCを注入し、注入口INJをエポキ
シ樹脂などで封止し、上下基板を切断することによって
組み立てられる。
SUB1側、上部透明ガラス基板SUB2側で別個に種
々の層を積み重ね、シールパターンSLを基板SUB2
側に形成し、下部透明ガラス基板SUB1と上部透明ガ
ラス基板SUB2とを重ね合わせ、シール材SLの開口
部INJから液晶LCを注入し、注入口INJをエポキ
シ樹脂などで封止し、上下基板を切断することによって
組み立てられる。
【0027】《薄膜トランジスタTFT》薄膜トランジ
スタTFTは、ゲート電極GTに正のバイアスを印加す
ると、ソース−ドレイン間のチャネル抵抗が小さくな
り、バイアスを零にすると、チャネル抵抗は大きくなる
ように動作する。
スタTFTは、ゲート電極GTに正のバイアスを印加す
ると、ソース−ドレイン間のチャネル抵抗が小さくな
り、バイアスを零にすると、チャネル抵抗は大きくなる
ように動作する。
【0028】各画素の薄膜トランジスタTFTは、画素
内において2つ(複数)に分割され、薄膜トランジスタ
(分割薄膜トランジスタ)TFT1およびTFT2で構
成されている。薄膜トランジスタTFT1、TFT2の
それぞれは実質的に同一サイズ(チャネル長、チャネル
幅が同じ)で構成されている。この分割された薄膜トラ
ンジスタTFT1、TFT2のそれぞれは、ゲート電極
GT、ゲート絶縁膜GI、i型(真性、intrinsic、導
電型決定不純物がドープされていない)非晶質シリコン
(Si)からなるi型半導体層AS、一対のソース電極
SD1、ドレイン電極SD2を有す。なお、ソース、ド
レインは本来その間のバイアス極性によって決まるもの
で、この液晶表示装置の回路ではその極性は動作中反転
するので、ソース、ドレインは動作中入れ替わると理解
されたい。しかし、以下の説明では、便宜上一方をソー
ス、他方をドレインと固定して表現する。
内において2つ(複数)に分割され、薄膜トランジスタ
(分割薄膜トランジスタ)TFT1およびTFT2で構
成されている。薄膜トランジスタTFT1、TFT2の
それぞれは実質的に同一サイズ(チャネル長、チャネル
幅が同じ)で構成されている。この分割された薄膜トラ
ンジスタTFT1、TFT2のそれぞれは、ゲート電極
GT、ゲート絶縁膜GI、i型(真性、intrinsic、導
電型決定不純物がドープされていない)非晶質シリコン
(Si)からなるi型半導体層AS、一対のソース電極
SD1、ドレイン電極SD2を有す。なお、ソース、ド
レインは本来その間のバイアス極性によって決まるもの
で、この液晶表示装置の回路ではその極性は動作中反転
するので、ソース、ドレインは動作中入れ替わると理解
されたい。しかし、以下の説明では、便宜上一方をソー
ス、他方をドレインと固定して表現する。
【0029】《ゲート電極GT》ゲート電極GTは図6
(図2の第2導電膜g2およびi型半導体層ASのみを
描いた平面図)に示すように、走査信号線GLから垂直
方向(図2および図6において上方向)に突出する形状
で構成されている(T字形状に分岐されている)。ゲー
ト電極GTは薄膜トランジスタTFT1、TFT2のそ
れぞれの能動領域を越えるよう突出している。薄膜トラ
ンジスタTFT1、TFT2のそれぞれのゲート電極G
Tは、一体に(共通ゲート電極として)構成されてお
り、走査信号線GLに連続して形成されている。本例で
は、ゲート電極GTは、単層の第2導電膜g2で形成さ
れている。第2導電膜g2はたとえばスパッタで形成さ
れたアルミニウム(Al)膜を用い、1000〜550
0Å程度の膜厚で形成する。また、ゲート電極GT上に
はAlの陽極酸化膜AOFが設けられている。
(図2の第2導電膜g2およびi型半導体層ASのみを
描いた平面図)に示すように、走査信号線GLから垂直
方向(図2および図6において上方向)に突出する形状
で構成されている(T字形状に分岐されている)。ゲー
ト電極GTは薄膜トランジスタTFT1、TFT2のそ
れぞれの能動領域を越えるよう突出している。薄膜トラ
ンジスタTFT1、TFT2のそれぞれのゲート電極G
Tは、一体に(共通ゲート電極として)構成されてお
り、走査信号線GLに連続して形成されている。本例で
は、ゲート電極GTは、単層の第2導電膜g2で形成さ
れている。第2導電膜g2はたとえばスパッタで形成さ
れたアルミニウム(Al)膜を用い、1000〜550
0Å程度の膜厚で形成する。また、ゲート電極GT上に
はAlの陽極酸化膜AOFが設けられている。
【0030】このゲート電極GTは図2、図3および図
6に示されているように、i型半導体層ASを完全に覆
うよう(下方からみて)それより大き目に形成される。
したがって、下部透明ガラス基板SUB1の下方に螢光
管等のバックライトBLを取り付けた場合、この不透明
なAlからなるゲート電極GTが影となって、i型半導
体層ASにはバックライト光が当たらず、光照射による
導電現象すなわち薄膜トランジスタTFTのオフ特性劣
化は起きにくくなる。なお、ゲート電極GTの本来の大
きさは、ソース電極SD1とドレイン電極SD2との間
をまたがるに最低限必要な(ゲート電極GTとソース電
極SD1、ドレイン電極SD2との位置合わせ余裕分も
含めて)幅を持ち、チャネル幅Wを決めるその奥行き長
さはソース電極SD1とドレイン電極SD2との間の距
離(チャネル長)Lとの比、すなわち相互コンダクタン
スgmを決定するファクタW/Lをいくつにするかによっ
て決められる。この液晶表示装置におけるゲート電極G
Tの大きさはもちろん、上述した本来の大きさよりも大
きくされる。
6に示されているように、i型半導体層ASを完全に覆
うよう(下方からみて)それより大き目に形成される。
したがって、下部透明ガラス基板SUB1の下方に螢光
管等のバックライトBLを取り付けた場合、この不透明
なAlからなるゲート電極GTが影となって、i型半導
体層ASにはバックライト光が当たらず、光照射による
導電現象すなわち薄膜トランジスタTFTのオフ特性劣
化は起きにくくなる。なお、ゲート電極GTの本来の大
きさは、ソース電極SD1とドレイン電極SD2との間
をまたがるに最低限必要な(ゲート電極GTとソース電
極SD1、ドレイン電極SD2との位置合わせ余裕分も
含めて)幅を持ち、チャネル幅Wを決めるその奥行き長
さはソース電極SD1とドレイン電極SD2との間の距
離(チャネル長)Lとの比、すなわち相互コンダクタン
スgmを決定するファクタW/Lをいくつにするかによっ
て決められる。この液晶表示装置におけるゲート電極G
Tの大きさはもちろん、上述した本来の大きさよりも大
きくされる。
【0031】《走査信号線GL》走査信号線GLは第2
導電膜g2で構成されている。この走査信号線GLの第
2導電膜g2はゲート電極GTの第2導電膜g2と同一
製造工程で形成され、かつ一体に構成されている。ま
た、走査信号線GL上にもAlの陽極酸化膜AOFが設
けられている。
導電膜g2で構成されている。この走査信号線GLの第
2導電膜g2はゲート電極GTの第2導電膜g2と同一
製造工程で形成され、かつ一体に構成されている。ま
た、走査信号線GL上にもAlの陽極酸化膜AOFが設
けられている。
【0032】《絶縁膜GI》絶縁膜GIは薄膜トランジ
スタTFT1、TFT2のそれぞれのゲート絶縁膜とし
て使用される。絶縁膜GIはゲート電極GTおよび走査
信号線GLの上層に形成されている。絶縁膜GIはたと
えばプラズマCVDで形成された窒化シリコン膜を用
い、1200〜2700Åの膜厚(この液晶表示装置で
は、2000Å程度の膜厚)で形成する。ゲート絶縁膜
GIは図19に示すように、マトリクス部ARの全体を
囲むように形成され、周辺部は外部接続端子DTM,G
TMを露出するよう除去されている。
スタTFT1、TFT2のそれぞれのゲート絶縁膜とし
て使用される。絶縁膜GIはゲート電極GTおよび走査
信号線GLの上層に形成されている。絶縁膜GIはたと
えばプラズマCVDで形成された窒化シリコン膜を用
い、1200〜2700Åの膜厚(この液晶表示装置で
は、2000Å程度の膜厚)で形成する。ゲート絶縁膜
GIは図19に示すように、マトリクス部ARの全体を
囲むように形成され、周辺部は外部接続端子DTM,G
TMを露出するよう除去されている。
【0033】《i型半導体層AS》i型半導体層AS
は、図6に示すように、複数に分割された薄膜トランジ
スタTFT1、TFT2のそれぞれのチャネル形成領域
として使用される。i型半導体層ASは非晶質シリコン
膜または多結晶シリコン膜で形成し、200〜2200
Åの膜厚(この液晶表示装置では、2000Å程度の膜
厚)で形成する。
は、図6に示すように、複数に分割された薄膜トランジ
スタTFT1、TFT2のそれぞれのチャネル形成領域
として使用される。i型半導体層ASは非晶質シリコン
膜または多結晶シリコン膜で形成し、200〜2200
Åの膜厚(この液晶表示装置では、2000Å程度の膜
厚)で形成する。
【0034】このi型半導体層ASは、供給ガスの成分
を変えてSi3N4からなるゲート絶縁膜として使用され
る絶縁膜GIの形成に連続して、同じプラズマCVD装
置で、しかもそのプラズマCVD装置から外部に露出す
ることなく形成される。また、オーミックコンタクト用
のリン(P)を2.5%ドープしたN(+)型半導体層d
0(図3)も同様に連続して200〜500Åの膜厚
(この液晶表示装置では、300Å程度の膜厚)で形成
される。しかる後、下部透明ガラス基板SUB1はCV
D装置から外に取り出され、写真処理技術によりN(+)
型半導体層d0およびi型半導体層ASは図2、図3お
よび図6に示すように独立した島状にパターニングされ
る。
を変えてSi3N4からなるゲート絶縁膜として使用され
る絶縁膜GIの形成に連続して、同じプラズマCVD装
置で、しかもそのプラズマCVD装置から外部に露出す
ることなく形成される。また、オーミックコンタクト用
のリン(P)を2.5%ドープしたN(+)型半導体層d
0(図3)も同様に連続して200〜500Åの膜厚
(この液晶表示装置では、300Å程度の膜厚)で形成
される。しかる後、下部透明ガラス基板SUB1はCV
D装置から外に取り出され、写真処理技術によりN(+)
型半導体層d0およびi型半導体層ASは図2、図3お
よび図6に示すように独立した島状にパターニングされ
る。
【0035】i型半導体層ASは、図2および図6に示
すように、走査信号線GLと映像信号線DLとの交差部
(クロスオーバ部)の両者間にも設けられている。この
交差部のi型半導体層ASは交差部における走査信号線
GLと映像信号線DLとの短絡を低減する。
すように、走査信号線GLと映像信号線DLとの交差部
(クロスオーバ部)の両者間にも設けられている。この
交差部のi型半導体層ASは交差部における走査信号線
GLと映像信号線DLとの短絡を低減する。
【0036】《透明画素電極ITO1》透明画素電極I
TO1は液晶表示部の画素電極の一方を構成する。
TO1は液晶表示部の画素電極の一方を構成する。
【0037】透明画素電極ITO1は薄膜トランジスタ
TFT1のソース電極SD1および薄膜トランジスタT
FT2のソース電極SD1の両方に接続されている。こ
のため、薄膜トランジスタTFT1、TFT2のうちの
1つに欠陥が発生しても、その欠陥が副作用をもたらす
場合はレーザ光等によって適切な箇所を切断し、そうで
ない場合は他方の薄膜トランジスタが正常に動作してい
るので放置すれば良い。なお、2つの薄膜トランジスタ
TFT1、TFT2に同時に欠陥が発生することは稀で
あり、このような冗長方式により点欠陥や線欠陥の確率
を極めて小さくすることができる。透明画素電極ITO
1は第1導電膜d1によって構成されており、この第1
導電膜d1はスパッタリングで形成された透明導電膜
(Indium-Tin-Oxide ITO:ネサ膜)からなり、10
00〜2000Åの膜厚(この液晶表示装置では、14
00Å程度の膜厚)で形成される。
TFT1のソース電極SD1および薄膜トランジスタT
FT2のソース電極SD1の両方に接続されている。こ
のため、薄膜トランジスタTFT1、TFT2のうちの
1つに欠陥が発生しても、その欠陥が副作用をもたらす
場合はレーザ光等によって適切な箇所を切断し、そうで
ない場合は他方の薄膜トランジスタが正常に動作してい
るので放置すれば良い。なお、2つの薄膜トランジスタ
TFT1、TFT2に同時に欠陥が発生することは稀で
あり、このような冗長方式により点欠陥や線欠陥の確率
を極めて小さくすることができる。透明画素電極ITO
1は第1導電膜d1によって構成されており、この第1
導電膜d1はスパッタリングで形成された透明導電膜
(Indium-Tin-Oxide ITO:ネサ膜)からなり、10
00〜2000Åの膜厚(この液晶表示装置では、14
00Å程度の膜厚)で形成される。
【0038】《ソース電極SD1、ドレイン電極SD
2》複数に分割された薄膜トランジスタTFT1、TF
T2のそれぞれのソース電極SD1とドレイン電極SD
2とは、図2、図3および図7(図2の第1〜第3導電
膜d1〜d3のみを描いた平面図)に示すように、i型
半導体層AS上にそれぞれ離隔して設けられている。
2》複数に分割された薄膜トランジスタTFT1、TF
T2のそれぞれのソース電極SD1とドレイン電極SD
2とは、図2、図3および図7(図2の第1〜第3導電
膜d1〜d3のみを描いた平面図)に示すように、i型
半導体層AS上にそれぞれ離隔して設けられている。
【0039】ソース電極SD1、ドレイン電極SD2の
それぞれは、N(+)型半導体層d0に接触する下層側か
ら、第2導電膜d2、第3導電膜d3を順次重ね合わせ
て構成されている。ソース電極SD1の第2導電膜d2
および第3導電膜d3は、ドレイン電極SD2の第2導
電膜d2および第3導電膜d3と同一製造工程で形成さ
れる。
それぞれは、N(+)型半導体層d0に接触する下層側か
ら、第2導電膜d2、第3導電膜d3を順次重ね合わせ
て構成されている。ソース電極SD1の第2導電膜d2
および第3導電膜d3は、ドレイン電極SD2の第2導
電膜d2および第3導電膜d3と同一製造工程で形成さ
れる。
【0040】第2導電膜d2はスパッタで形成したクロ
ム(Cr)膜を用い、500〜1000Åの膜厚(この
液晶表示装置では、600Å程度の膜厚)で形成する。
Cr膜は膜厚を厚く形成するとストレスが大きくなるの
で、2000Å程度の膜厚を越えない範囲で形成する。
Cr膜はN(+)型半導体層d0との接触が良好である。
Cr膜は後述する第3導電膜d3のAlがN(+)型半導
体層d0に拡散することを防止するいわゆるバリア層を
構成する。第2導電膜d2として、Cr膜の他に高融点
金属(Mo、Ti、Ta、W)膜、高融点金属シリサイ
ド(MoSi2、TiSi2、TaSi2、WSi2)膜を
用いてもよい。
ム(Cr)膜を用い、500〜1000Åの膜厚(この
液晶表示装置では、600Å程度の膜厚)で形成する。
Cr膜は膜厚を厚く形成するとストレスが大きくなるの
で、2000Å程度の膜厚を越えない範囲で形成する。
Cr膜はN(+)型半導体層d0との接触が良好である。
Cr膜は後述する第3導電膜d3のAlがN(+)型半導
体層d0に拡散することを防止するいわゆるバリア層を
構成する。第2導電膜d2として、Cr膜の他に高融点
金属(Mo、Ti、Ta、W)膜、高融点金属シリサイ
ド(MoSi2、TiSi2、TaSi2、WSi2)膜を
用いてもよい。
【0041】第3導電膜d3はAlのスパッタリングで
3000〜5000Åの膜厚(この液晶表示装置では、
4000Å程度の膜厚)に形成される。Al膜はCr膜
に比べてストレスが小さく、厚い膜厚に形成することが
可能で、ソース電極SD1、ドレイン電極SD2および
映像信号線DLの抵抗値を低減するように構成されてい
る。第3導電膜d3として純Al膜の他にシリコンや銅
(Cu)を添加物として含有させたAl膜を用いてもよ
い。
3000〜5000Åの膜厚(この液晶表示装置では、
4000Å程度の膜厚)に形成される。Al膜はCr膜
に比べてストレスが小さく、厚い膜厚に形成することが
可能で、ソース電極SD1、ドレイン電極SD2および
映像信号線DLの抵抗値を低減するように構成されてい
る。第3導電膜d3として純Al膜の他にシリコンや銅
(Cu)を添加物として含有させたAl膜を用いてもよ
い。
【0042】第2導電膜d2、第3導電膜d3を同じマ
スクパターンでパターニングした後、同じマスクを用い
て、あるいは第2導電膜d2、第3導電膜d3をマスク
として、N(+)型半導体層d0が除去される。つまり、
i型半導体層AS上に残っていたN(+)型半導体層d0
は第2導電膜d2、第3導電膜d3以外の部分がセルフ
アラインで除去される。このとき、N(+)型半導体層d
0はその厚さ分は全て除去されるようエッチングされる
ので、i型半導体層ASも若干その表面部分がエッチン
グされるが、その程度はエッチング時間で制御すればよ
い。
スクパターンでパターニングした後、同じマスクを用い
て、あるいは第2導電膜d2、第3導電膜d3をマスク
として、N(+)型半導体層d0が除去される。つまり、
i型半導体層AS上に残っていたN(+)型半導体層d0
は第2導電膜d2、第3導電膜d3以外の部分がセルフ
アラインで除去される。このとき、N(+)型半導体層d
0はその厚さ分は全て除去されるようエッチングされる
ので、i型半導体層ASも若干その表面部分がエッチン
グされるが、その程度はエッチング時間で制御すればよ
い。
【0043】ソース電極SD1は透明画素電極ITO1
に接続されている。ソース電極SD1は、i型半導体層
AS段差(第2導電膜g2の膜厚、陽極酸化膜AOFの
膜厚、i型半導体層ASの膜厚およびN(+)型半導体層
d0の膜厚を加算した膜厚に相当する段差)に沿って構
成されている。具体的には、ソース電極SD1は、i型
半導体層ASの段差に沿って形成された第2導電膜d2
と、この第2導電膜d2の上部に形成した第3導電膜d
3とで構成されている。ソース電極SD1の第3導電膜
d3は第2導電膜d2のCr膜がストレスの増大から厚
く形成できず、i型半導体層ASの段差形状を乗り越え
られないので、このi型半導体層ASを乗り越えるため
に構成されている。つまり、第3導電膜d3は厚く形成
することでステップカバレッジを向上している。第3導
電膜d3は厚く形成できるので、ソース電極SD1の抵
抗値(ドレイン電極SD2や映像信号線DLについても
同様)の低減に大きく寄与している。
に接続されている。ソース電極SD1は、i型半導体層
AS段差(第2導電膜g2の膜厚、陽極酸化膜AOFの
膜厚、i型半導体層ASの膜厚およびN(+)型半導体層
d0の膜厚を加算した膜厚に相当する段差)に沿って構
成されている。具体的には、ソース電極SD1は、i型
半導体層ASの段差に沿って形成された第2導電膜d2
と、この第2導電膜d2の上部に形成した第3導電膜d
3とで構成されている。ソース電極SD1の第3導電膜
d3は第2導電膜d2のCr膜がストレスの増大から厚
く形成できず、i型半導体層ASの段差形状を乗り越え
られないので、このi型半導体層ASを乗り越えるため
に構成されている。つまり、第3導電膜d3は厚く形成
することでステップカバレッジを向上している。第3導
電膜d3は厚く形成できるので、ソース電極SD1の抵
抗値(ドレイン電極SD2や映像信号線DLについても
同様)の低減に大きく寄与している。
【0044】《保護膜PSV1》薄膜トランジスタTF
Tおよび透明画素電極ITO1上には保護膜PSV1が
設けられている。保護膜PSV1は主に薄膜トランジス
タTFTを湿気等から保護するために形成されており、
透明性が高くしかも耐湿性の良いものを使用する。保護
膜PSV1はたとえばプラズマCVD装置で形成した酸
化シリコン膜や窒化シリコン膜で形成されており、1μ
m程度の膜厚で形成する。
Tおよび透明画素電極ITO1上には保護膜PSV1が
設けられている。保護膜PSV1は主に薄膜トランジス
タTFTを湿気等から保護するために形成されており、
透明性が高くしかも耐湿性の良いものを使用する。保護
膜PSV1はたとえばプラズマCVD装置で形成した酸
化シリコン膜や窒化シリコン膜で形成されており、1μ
m程度の膜厚で形成する。
【0045】保護膜PSV1は図19に示すように、マ
トリクス部ARの全体を囲むように形成され、周辺部は
外部接続端子DTM,GTMを露出するよう除去され、
また上基板側SUB2の共通電極COMを下側基板SU
B1の外部接続端子接続用引出配線INTに銀ペースト
AGPで接続する部分も除去されている。保護膜PSV
1とゲート絶縁膜GIの厚さ関係に関しては、前者は保
護効果を考え厚くされ、後者はトランジスタの相互コン
ダクタンスgmを薄くされる。従って図19に示すよう
に、保護効果の高い保護膜PSV1は周辺部もできるだ
け広い範囲に亘って保護するようゲート絶縁膜GIより
も大きく形成されている。
トリクス部ARの全体を囲むように形成され、周辺部は
外部接続端子DTM,GTMを露出するよう除去され、
また上基板側SUB2の共通電極COMを下側基板SU
B1の外部接続端子接続用引出配線INTに銀ペースト
AGPで接続する部分も除去されている。保護膜PSV
1とゲート絶縁膜GIの厚さ関係に関しては、前者は保
護効果を考え厚くされ、後者はトランジスタの相互コン
ダクタンスgmを薄くされる。従って図19に示すよう
に、保護効果の高い保護膜PSV1は周辺部もできるだ
け広い範囲に亘って保護するようゲート絶縁膜GIより
も大きく形成されている。
【0046】《遮光膜BM》上部透明ガラス基板SUB
2側には、外部光(図3では上方からの光)がチャネル
形成領域として使用されるi型半導体層ASに入射され
ないように、遮光膜BMが設けられ、遮光膜BMは図8
のハッチングに示すようなパターンとされている。な
お、図8は図2におけるITO膜からなる第1導電膜d
1、カラーフィルタFILおよび遮光膜BMのみを描い
た平面図である。遮光膜BMは光に対する遮蔽性が高い
たとえばアルミニウム膜やクロム膜等で形成されてお
り、この液晶表示装置ではクロム膜がスパッタリングで
1300Å程度の膜厚に形成される。
2側には、外部光(図3では上方からの光)がチャネル
形成領域として使用されるi型半導体層ASに入射され
ないように、遮光膜BMが設けられ、遮光膜BMは図8
のハッチングに示すようなパターンとされている。な
お、図8は図2におけるITO膜からなる第1導電膜d
1、カラーフィルタFILおよび遮光膜BMのみを描い
た平面図である。遮光膜BMは光に対する遮蔽性が高い
たとえばアルミニウム膜やクロム膜等で形成されてお
り、この液晶表示装置ではクロム膜がスパッタリングで
1300Å程度の膜厚に形成される。
【0047】従って、薄膜トランジスタTFT1、TF
T2のi型半導体層ASは上下にある遮光膜BMおよび
大き目のゲート電極GTによってサンドイッチにされ、
その部分は外部の自然光やバックライト光が当たらなく
なる。遮光膜BMは図8のハッチング部分で示すよう
に、画素の周囲に形成され、つまり遮光膜BMは格子状
に形成され(ブラックマトリクス)、この格子で1画素
の有効表示領域が仕切られている。従って、各画素の輪
郭が遮光膜BMによってはっきりとし、コントラストが
向上する。つまり、遮光膜BMはi型半導体層ASに対
する遮光とブラックマトリクスとの2つの機能をもつ。
T2のi型半導体層ASは上下にある遮光膜BMおよび
大き目のゲート電極GTによってサンドイッチにされ、
その部分は外部の自然光やバックライト光が当たらなく
なる。遮光膜BMは図8のハッチング部分で示すよう
に、画素の周囲に形成され、つまり遮光膜BMは格子状
に形成され(ブラックマトリクス)、この格子で1画素
の有効表示領域が仕切られている。従って、各画素の輪
郭が遮光膜BMによってはっきりとし、コントラストが
向上する。つまり、遮光膜BMはi型半導体層ASに対
する遮光とブラックマトリクスとの2つの機能をもつ。
【0048】また、透明画素電極ITO1のラビング方
向の根本側のエッジ部に対向する部分(図2右下部分)
が遮光膜BMによって遮光されているから、上記部分に
ドメインが発生したとしても、ドメインが見えないの
で、表示特性が劣化することはない。
向の根本側のエッジ部に対向する部分(図2右下部分)
が遮光膜BMによって遮光されているから、上記部分に
ドメインが発生したとしても、ドメインが見えないの
で、表示特性が劣化することはない。
【0049】なお、バックライトを上部透明ガラス基板
SUB2側に取り付け、下部透明ガラス基板SUB1を
観察側(外部露出側)とすることもできる。
SUB2側に取り付け、下部透明ガラス基板SUB1を
観察側(外部露出側)とすることもできる。
【0050】遮光膜BMは周辺部にも図18に示すよう
に額縁状のパターンに形成され、そのパターンはドット
状に複数の開口を設けた図8に示すマトリクス部のパタ
ーンと連続して形成されている。周辺部の遮光膜BMは
図18〜図21に示すように、シール部SLの外側に延
長され、パソコン等の実装機に起因する反射光等の漏れ
光がマトリクス部に入り込むのを防いでいる。他方、こ
の遮光膜BMは基板SUB2の縁よりも約0.3〜1.
0mm程内側に留められ、基板SUB2の切断領域を避
けて形成されている。
に額縁状のパターンに形成され、そのパターンはドット
状に複数の開口を設けた図8に示すマトリクス部のパタ
ーンと連続して形成されている。周辺部の遮光膜BMは
図18〜図21に示すように、シール部SLの外側に延
長され、パソコン等の実装機に起因する反射光等の漏れ
光がマトリクス部に入り込むのを防いでいる。他方、こ
の遮光膜BMは基板SUB2の縁よりも約0.3〜1.
0mm程内側に留められ、基板SUB2の切断領域を避
けて形成されている。
【0051】《カラーフィルタFIL》カラーフィルタ
FILはアクリル樹脂等の樹脂材料で形成される染色基
材に染料を着色して構成されている。カラーフィルタF
ILは画素に対向する位置にストライプ状に形成され
(図9)、染め分けられている(図9は図5の第1導電
膜膜d1、遮光膜BMおよびカラーフィルタFILのみ
を描いたもので、B、R、Gの各カラーフィルターFI
Lはそれぞれ、45°、135°、クロスのハッチを施
してある)。カラーフィルタFILは図8,9に示すよ
うに透明画素電極ITO1の全てを覆うように大き目に
形成され、遮光膜BMはカラーフィルタFILおよび透
明画素電極ITO1のエッジ部分と重なるよう透明画素
電極ITO1の周縁部より内側に形成されている。
FILはアクリル樹脂等の樹脂材料で形成される染色基
材に染料を着色して構成されている。カラーフィルタF
ILは画素に対向する位置にストライプ状に形成され
(図9)、染め分けられている(図9は図5の第1導電
膜膜d1、遮光膜BMおよびカラーフィルタFILのみ
を描いたもので、B、R、Gの各カラーフィルターFI
Lはそれぞれ、45°、135°、クロスのハッチを施
してある)。カラーフィルタFILは図8,9に示すよ
うに透明画素電極ITO1の全てを覆うように大き目に
形成され、遮光膜BMはカラーフィルタFILおよび透
明画素電極ITO1のエッジ部分と重なるよう透明画素
電極ITO1の周縁部より内側に形成されている。
【0052】カラーフィルタFILは次のように形成す
ることができる。まず、上部透明ガラス基板SUB2の
表面に染色基材を形成し、フォトリソグラフィ技術で赤
色フィルタ形成領域以外の染色基材を除去する。この
後、染色基材を赤色染料で染め、固着処理を施し、赤色
フィルタRを形成する。つぎに、同様な工程を施すこと
によって、緑色フィルタG、青色フィルタBを順次形成
する。
ることができる。まず、上部透明ガラス基板SUB2の
表面に染色基材を形成し、フォトリソグラフィ技術で赤
色フィルタ形成領域以外の染色基材を除去する。この
後、染色基材を赤色染料で染め、固着処理を施し、赤色
フィルタRを形成する。つぎに、同様な工程を施すこと
によって、緑色フィルタG、青色フィルタBを順次形成
する。
【0053】《保護膜PSV2》保護膜PSV2はカラ
ーフィルタFILを異なる色に染め分けた染料が液晶L
Cに漏れることを防止するために設けられている。保護
膜PSV2はたとえばアクリル樹脂、エポキシ樹脂等の
透明樹脂材料で形成されている。
ーフィルタFILを異なる色に染め分けた染料が液晶L
Cに漏れることを防止するために設けられている。保護
膜PSV2はたとえばアクリル樹脂、エポキシ樹脂等の
透明樹脂材料で形成されている。
【0054】《共通透明画素電極ITO2》共通透明画
素電極ITO2は、下部透明ガラス基板SUB1側に画
素ごとに設けられた透明画素電極ITO1に対向し、液
晶LCの光学的な状態は各画素電極ITO1と共通透明
画素電極ITO2との間の電位差(電界)に応答して変
化する。この共通透明画素電極ITO2にはコモン電圧
Vcomが印加されるように構成されている。本実施例で
は、コモン電圧Vcomは映像信号線DLに印加されるロ
ウレベルの駆動電圧Vdminとハイレベルの駆動電圧V
dmaxとの中間電位に設定されるが、映像信号駆動回路
で使用される集積回路の電源電圧を約半分に低減したい
場合は、交流電圧を印加すれば良い。なお、共通透明画
素電極ITO2の平面形状は図18、図19を参照され
たい。
素電極ITO2は、下部透明ガラス基板SUB1側に画
素ごとに設けられた透明画素電極ITO1に対向し、液
晶LCの光学的な状態は各画素電極ITO1と共通透明
画素電極ITO2との間の電位差(電界)に応答して変
化する。この共通透明画素電極ITO2にはコモン電圧
Vcomが印加されるように構成されている。本実施例で
は、コモン電圧Vcomは映像信号線DLに印加されるロ
ウレベルの駆動電圧Vdminとハイレベルの駆動電圧V
dmaxとの中間電位に設定されるが、映像信号駆動回路
で使用される集積回路の電源電圧を約半分に低減したい
場合は、交流電圧を印加すれば良い。なお、共通透明画
素電極ITO2の平面形状は図18、図19を参照され
たい。
【0055】《ゲート端子部》図10は表示マトリクス
の走査信号線GLからその外部接続端子GTMまでの接
続構造を示す図であり、(A)は平面であり(B)は
(A)のB−B切断線における断面を示している。な
お、同図は図19下方付近に対応し、斜め配線の部分は
便宜状一直線状で表した。
の走査信号線GLからその外部接続端子GTMまでの接
続構造を示す図であり、(A)は平面であり(B)は
(A)のB−B切断線における断面を示している。な
お、同図は図19下方付近に対応し、斜め配線の部分は
便宜状一直線状で表した。
【0056】AOは写真処理用のマスクパターン、言い
換えれば選択的陽極酸化のホトレジストパターンであ
る。従って、このホトレジストは陽極酸化後除去され、
図に示すパターンAOは完成品としては残らないが、ゲ
ート配線GLには断面図に示すように酸化膜AOFが選
択的に形成されるのでその軌跡が残る。平面図におい
て、ホトレジストの境界線AOを基準にして左側はレジ
ストで覆い陽極酸化をしない領域、右側はレジストから
露出され陽極酸化される領域である。陽極酸化されたA
L層g2は表面にその酸化物Al2O3膜AOFが形成さ
れ下方の導電部は体積が減少する。勿論、陽極酸化はそ
の導電部が残るように適切な時間、電圧などを設定して
行われる。マスクパターンAOは走査線GLに単一の直
線では交差せず、クランク状に折れ曲がって交差させて
いる。
換えれば選択的陽極酸化のホトレジストパターンであ
る。従って、このホトレジストは陽極酸化後除去され、
図に示すパターンAOは完成品としては残らないが、ゲ
ート配線GLには断面図に示すように酸化膜AOFが選
択的に形成されるのでその軌跡が残る。平面図におい
て、ホトレジストの境界線AOを基準にして左側はレジ
ストで覆い陽極酸化をしない領域、右側はレジストから
露出され陽極酸化される領域である。陽極酸化されたA
L層g2は表面にその酸化物Al2O3膜AOFが形成さ
れ下方の導電部は体積が減少する。勿論、陽極酸化はそ
の導電部が残るように適切な時間、電圧などを設定して
行われる。マスクパターンAOは走査線GLに単一の直
線では交差せず、クランク状に折れ曲がって交差させて
いる。
【0057】図中AL層g2は、判り易くするためハッ
チを施してあるが、陽極化成されない領域は櫛状にパタ
ーニングされている。これは、Al層の幅が広いと表面
にホイスカが発生するので、1本1本の幅は狭くし、そ
れらを複数本並列に束ねた構成とすることにより、ホイ
スカの発生を防ぎつつ、断線の確率や導電率の犠牲を最
低限に押さえる狙いである。従って、本例では櫛の根本
に相当する部分もマスクAOに沿ってずらしている。
チを施してあるが、陽極化成されない領域は櫛状にパタ
ーニングされている。これは、Al層の幅が広いと表面
にホイスカが発生するので、1本1本の幅は狭くし、そ
れらを複数本並列に束ねた構成とすることにより、ホイ
スカの発生を防ぎつつ、断線の確率や導電率の犠牲を最
低限に押さえる狙いである。従って、本例では櫛の根本
に相当する部分もマスクAOに沿ってずらしている。
【0058】ゲート端子GTMは酸化珪素SIO層と接
着性が良くAl等よりも耐電触性の高いCr層g1と、
更にその表面を保護し画素電極ITO1と同レベル(同
層、同時形成)の透明導電層d1とで構成されている。
なお、ゲート絶縁膜GI上及びその側面部に形成された
導電層d2及びd3は、導電層d3やd2のエッチング
時ピンホール等が原因で導電層g2やg1が一緒にエッ
チングされないようその領域をホトレジストで覆ってい
た結果として残っているものである。又、ゲート絶縁膜
GIを乗り越えて右方向に延長されたITO層d1は同
様な対策を更に万全とさせたものである。
着性が良くAl等よりも耐電触性の高いCr層g1と、
更にその表面を保護し画素電極ITO1と同レベル(同
層、同時形成)の透明導電層d1とで構成されている。
なお、ゲート絶縁膜GI上及びその側面部に形成された
導電層d2及びd3は、導電層d3やd2のエッチング
時ピンホール等が原因で導電層g2やg1が一緒にエッ
チングされないようその領域をホトレジストで覆ってい
た結果として残っているものである。又、ゲート絶縁膜
GIを乗り越えて右方向に延長されたITO層d1は同
様な対策を更に万全とさせたものである。
【0059】平面図において、ゲート絶縁膜GIはその
境界線よりも右側に、保護膜PSV1もその境界線より
も右側に形成されており、左端に位置する端子部GTM
はそれらから露出し外部回路との電気的接触ができるよ
うになっている。図では、ゲート線GLとゲート端子の
一つの対のみが示されているが、実際はこのような対が
図19に示すように上下に複数本並べられ端子群Tg
(図18、図19)が構成され、ゲート端子の左端は、
製造過程では、基板の切断領域CT1を越えて延長され
配線SHgによって短絡される。製造過程におけるこの
ような短絡線SHgは陽極化成時の給電と、配向膜OR
I1のラビング時等の静電破壊防止に役立つ。
境界線よりも右側に、保護膜PSV1もその境界線より
も右側に形成されており、左端に位置する端子部GTM
はそれらから露出し外部回路との電気的接触ができるよ
うになっている。図では、ゲート線GLとゲート端子の
一つの対のみが示されているが、実際はこのような対が
図19に示すように上下に複数本並べられ端子群Tg
(図18、図19)が構成され、ゲート端子の左端は、
製造過程では、基板の切断領域CT1を越えて延長され
配線SHgによって短絡される。製造過程におけるこの
ような短絡線SHgは陽極化成時の給電と、配向膜OR
I1のラビング時等の静電破壊防止に役立つ。
【0060】《ドレイン端子DTM》図11は映像信号
線DLからその外部接続端子DTMまでの接続を示す図
であり、(A)はその平面を示し、(B)は(A)のB
−B切断線における断面を示す。なお、同図は図19右
上付近に対応し、図面の向きは便宜上変えてあるが右端
方向が基板SUB1の上端部(又は下端部)に該当す
る。
線DLからその外部接続端子DTMまでの接続を示す図
であり、(A)はその平面を示し、(B)は(A)のB
−B切断線における断面を示す。なお、同図は図19右
上付近に対応し、図面の向きは便宜上変えてあるが右端
方向が基板SUB1の上端部(又は下端部)に該当す
る。
【0061】TSTdは検査端子でありここには外部回
路は接続されないが、プローブ針等を接触できるよう配
線部より幅が広げられている。同様に、ドレイン端子D
TMも外部回路との接続ができるよう配線部より幅が広
げられている。検査端子TSTdと外部接続ドレイン端
子DTMは上下方向に千鳥状に複数交互に配列され、検
査端子TSTdは図に示すとおり基板SUB1の端部に
到達することなく終端しているが、ドレイン端子DTM
は、図19に示すように端子群Td(添字省略)を構成
し基板SUB1の切断線CT1を越えて更に延長され、
製造過程中は静電破壊防止のためその全てが互いに配線
SHdによって短絡される。検査端子TSTdが存在す
る映像信号線DLのマトリクスを挟んで反対側にはドレ
イン接続端子が接続され、逆にドレイン接続端子DTM
が存在する映像信号線DLのマトリクスを挟んで反対側
には検査端子が接続される。
路は接続されないが、プローブ針等を接触できるよう配
線部より幅が広げられている。同様に、ドレイン端子D
TMも外部回路との接続ができるよう配線部より幅が広
げられている。検査端子TSTdと外部接続ドレイン端
子DTMは上下方向に千鳥状に複数交互に配列され、検
査端子TSTdは図に示すとおり基板SUB1の端部に
到達することなく終端しているが、ドレイン端子DTM
は、図19に示すように端子群Td(添字省略)を構成
し基板SUB1の切断線CT1を越えて更に延長され、
製造過程中は静電破壊防止のためその全てが互いに配線
SHdによって短絡される。検査端子TSTdが存在す
る映像信号線DLのマトリクスを挟んで反対側にはドレ
イン接続端子が接続され、逆にドレイン接続端子DTM
が存在する映像信号線DLのマトリクスを挟んで反対側
には検査端子が接続される。
【0062】ドレイン接続端子DTMは前述したゲート
端子GTMと同様な理由でCr層g1及びITO層d1
の2層で形成されており、ゲート絶縁膜GIを除去した
部分で映像信号線DLと接続されている。ゲート絶縁膜
GIの端部上に形成された半導体層ASはゲート絶縁膜
GIの縁をテーパ状にエッチングするためのものであ
る。端子DTM上では外部回路との接続を行うため保護
膜PSV1は勿論のこと取り除かれている。AOは前述
した陽極酸化マスクでありその境界線はマトリクス全体
をを大きく囲むように形成され、図ではその境界線から
左側がマスクで覆われるが、この図で覆われない部分に
は層g2が存在しないのでこのパターンは直接は関係し
ない。
端子GTMと同様な理由でCr層g1及びITO層d1
の2層で形成されており、ゲート絶縁膜GIを除去した
部分で映像信号線DLと接続されている。ゲート絶縁膜
GIの端部上に形成された半導体層ASはゲート絶縁膜
GIの縁をテーパ状にエッチングするためのものであ
る。端子DTM上では外部回路との接続を行うため保護
膜PSV1は勿論のこと取り除かれている。AOは前述
した陽極酸化マスクでありその境界線はマトリクス全体
をを大きく囲むように形成され、図ではその境界線から
左側がマスクで覆われるが、この図で覆われない部分に
は層g2が存在しないのでこのパターンは直接は関係し
ない。
【0063】マトリクス部からドレイン端子部DTMま
での引出配線は図20の(C)部にも示されるように、
ドレイン端子部DTMと同じレベルの層d1,g1のす
ぐ上に映像信号線DLと同じレベルの層d2,d3がシ
ールパターンSLの途中まで積層された構造になってい
るが、これは断線の確率を最小限に押さえ、電触し易い
Al層d3を保護膜PSV1やシールパターンSLでで
きるだけ保護する狙いである。
での引出配線は図20の(C)部にも示されるように、
ドレイン端子部DTMと同じレベルの層d1,g1のす
ぐ上に映像信号線DLと同じレベルの層d2,d3がシ
ールパターンSLの途中まで積層された構造になってい
るが、これは断線の確率を最小限に押さえ、電触し易い
Al層d3を保護膜PSV1やシールパターンSLでで
きるだけ保護する狙いである。
【0064】《保持容量素子Caddの構造》透明画素電
極ITO1は、薄膜トランジスタTFTと接続される端
部と反対側の端部において、隣りの走査信号線GLと重
なるように形成されている。この重ね合わせは、図2、
図4からも明らかなように、透明画素電極ITO1を一
方の電極PL2とし、隣りの走査信号線GLを他方の電
極PL1とする保持容量素子(静電容量素子)Caddを
構成する。この保持容量素子Caddの誘電体膜は、薄膜
トランジスタTFTのゲート絶縁膜として使用される絶
縁膜GIおよび陽極酸化膜AOFで構成されている。
極ITO1は、薄膜トランジスタTFTと接続される端
部と反対側の端部において、隣りの走査信号線GLと重
なるように形成されている。この重ね合わせは、図2、
図4からも明らかなように、透明画素電極ITO1を一
方の電極PL2とし、隣りの走査信号線GLを他方の電
極PL1とする保持容量素子(静電容量素子)Caddを
構成する。この保持容量素子Caddの誘電体膜は、薄膜
トランジスタTFTのゲート絶縁膜として使用される絶
縁膜GIおよび陽極酸化膜AOFで構成されている。
【0065】保持容量素子Caddは、図6からも明らか
なように、走査信号線GLの第2導電膜g2の幅を広げ
た部分に形成されている。なお、映像信号線DLと交差
する部分の第2導電膜g2は映像信号線DLとの短絡の
確率を小さくするため細くされている。
なように、走査信号線GLの第2導電膜g2の幅を広げ
た部分に形成されている。なお、映像信号線DLと交差
する部分の第2導電膜g2は映像信号線DLとの短絡の
確率を小さくするため細くされている。
【0066】保持容量素子Caddの電極PL1の段差部
において透明画素電極ITO1が断線しても、その段差
をまたがるように形成された第2導電膜d2および第3
導電膜d3で構成された島領域によってその不良は補償
される。
において透明画素電極ITO1が断線しても、その段差
をまたがるように形成された第2導電膜d2および第3
導電膜d3で構成された島領域によってその不良は補償
される。
【0067】《表示装置全体等価回路》表示マトリクス
部の等価回路とその周辺回路の結線図を図12に示す。
同図は回路図ではあるが、実際の幾何学的配置に対応し
て描かれている。ARは複数の画素を二次元状に配列し
たマトリクス・アレイである。
部の等価回路とその周辺回路の結線図を図12に示す。
同図は回路図ではあるが、実際の幾何学的配置に対応し
て描かれている。ARは複数の画素を二次元状に配列し
たマトリクス・アレイである。
【0068】図中、Xは映像信号線DLを意味し、添字
G、BおよびRがそれぞれ緑、青および赤画素に対応し
て付加されている。Yは走査信号線GLを意味し、添字
1,2,3,…,endは走査タイミングの順序に従って
付加されている。
G、BおよびRがそれぞれ緑、青および赤画素に対応し
て付加されている。Yは走査信号線GLを意味し、添字
1,2,3,…,endは走査タイミングの順序に従って
付加されている。
【0069】映像信号線X(添字省略)は上側の映像信
号駆動回路Heに接続されている。すなわち、映像信号
線Xは、走査信号線Yと同様に、液晶表示パネルPNL
の片側のみに端子が引き出されている。
号駆動回路Heに接続されている。すなわち、映像信号
線Xは、走査信号線Yと同様に、液晶表示パネルPNL
の片側のみに端子が引き出されている。
【0070】走査信号線Y(添字省略)は垂直走査回路
Vに接続されている。
Vに接続されている。
【0071】SUPは1つの電圧源から複数の分圧した
安定化された電圧源を得るための電源回路やホスト(上
位演算処理装置)からのCRT(陰極線管)用の情報を
TFT液晶表示装置用の情報に交換する回路を含む回路
である。
安定化された電圧源を得るための電源回路やホスト(上
位演算処理装置)からのCRT(陰極線管)用の情報を
TFT液晶表示装置用の情報に交換する回路を含む回路
である。
【0072】《保持容量素子Caddの等価回路とその動
作》図2に示される画素の等価回路を図13に示す。図
13において、Cgsは薄膜トランジスタTFTのゲート
電極GTとソース電極SD1との間に形成される寄生容
量である。寄生容量Cgsの誘電体膜は絶縁膜GIおよび
陽極酸化膜AOFである。Cpixは透明画素電極ITO
1(PIX)と共通透明画素電極ITO2(COM)と
の間に形成される液晶容量である。液晶容量Cpixの誘
電体膜は液晶LC、保護膜PSV1および配向膜ORI
1、ORI2である。Vlcは中点電位である。
作》図2に示される画素の等価回路を図13に示す。図
13において、Cgsは薄膜トランジスタTFTのゲート
電極GTとソース電極SD1との間に形成される寄生容
量である。寄生容量Cgsの誘電体膜は絶縁膜GIおよび
陽極酸化膜AOFである。Cpixは透明画素電極ITO
1(PIX)と共通透明画素電極ITO2(COM)と
の間に形成される液晶容量である。液晶容量Cpixの誘
電体膜は液晶LC、保護膜PSV1および配向膜ORI
1、ORI2である。Vlcは中点電位である。
【0073】保持容量素子Caddは、薄膜トランジスタ
TFTがスイッチングするとき、中点電位(画素電極電
位)Vlcに対するゲート電位変化ΔVgの影響を低減す
るように働く。この様子を式で表すと、次式のようにな
る。
TFTがスイッチングするとき、中点電位(画素電極電
位)Vlcに対するゲート電位変化ΔVgの影響を低減す
るように働く。この様子を式で表すと、次式のようにな
る。
【0074】 ΔVlc={Cgs/(Cgs+Cadd+Cpix)}×ΔVg ここで、ΔVlcはΔVgによる中点電位の変化分を表わ
す。この変化分ΔVlcは液晶LCに加わる直流成分の原
因となるが、保持容量Caddを大きくすればする程、そ
の値を小さくすることができる。また、保持容量素子C
addは放電時間を長くする作用もあり、薄膜トランジス
タTFTがオフした後の映像情報を長く蓄積する。液晶
LCに印加される直流成分の低減は、液晶LCの寿命を
向上し、液晶表示画面の切り替え時に前の画像が残るい
わゆる焼き付きを低減することができる。
す。この変化分ΔVlcは液晶LCに加わる直流成分の原
因となるが、保持容量Caddを大きくすればする程、そ
の値を小さくすることができる。また、保持容量素子C
addは放電時間を長くする作用もあり、薄膜トランジス
タTFTがオフした後の映像情報を長く蓄積する。液晶
LCに印加される直流成分の低減は、液晶LCの寿命を
向上し、液晶表示画面の切り替え時に前の画像が残るい
わゆる焼き付きを低減することができる。
【0075】前述したように、ゲート電極GTはi型半
導体層ASを完全に覆うよう大きくされている分、ソー
ス電極SD1、ドレイン電極SD2とのオーバラップ面
積が増え、従って寄生容量Cgsが大きくなり、中点電位
Vlcはゲート(走査)信号Vgの影響を受け易くなると
いう逆効果が生じる。しかし、保持容量素子Caddを設
けることによりこのデメリットも解消することができ
る。
導体層ASを完全に覆うよう大きくされている分、ソー
ス電極SD1、ドレイン電極SD2とのオーバラップ面
積が増え、従って寄生容量Cgsが大きくなり、中点電位
Vlcはゲート(走査)信号Vgの影響を受け易くなると
いう逆効果が生じる。しかし、保持容量素子Caddを設
けることによりこのデメリットも解消することができ
る。
【0076】保持容量素子Caddの保持容量は、画素の
書込特性から、液晶容量Cpixに対して4〜8倍(4・C
pix<Cadd<8・Cpix)、寄生容量Cgsに対して8〜3
2倍(8・Cgs<Cadd<32・Cgs)程度の値に設定す
る。
書込特性から、液晶容量Cpixに対して4〜8倍(4・C
pix<Cadd<8・Cpix)、寄生容量Cgsに対して8〜3
2倍(8・Cgs<Cadd<32・Cgs)程度の値に設定す
る。
【0077】《保持容量素子Cadd電極線の結線方法》
保持容量電極線としてのみ使用される初段の走査信号線
GL(Y0)は、図12に示すように、共通透明画素電
極ITO2(Vcom)と同じ電位にする。図19の例で
は、初段の走査信号線は端子GT0、引出線INT、端
子DT0及び外部配線を通じて共通電極COMに短絡さ
れる。或いは、初段の保持容量電極線Y 0は最終段の走
査信号線Yendに接続、Vcom以外の直流電位点(交流接
地点)に接続するかまたは垂直走査回路Vから1つ余分
に走査パルスY0を受けるように接続してもよい。
保持容量電極線としてのみ使用される初段の走査信号線
GL(Y0)は、図12に示すように、共通透明画素電
極ITO2(Vcom)と同じ電位にする。図19の例で
は、初段の走査信号線は端子GT0、引出線INT、端
子DT0及び外部配線を通じて共通電極COMに短絡さ
れる。或いは、初段の保持容量電極線Y 0は最終段の走
査信号線Yendに接続、Vcom以外の直流電位点(交流接
地点)に接続するかまたは垂直走査回路Vから1つ余分
に走査パルスY0を受けるように接続してもよい。
【0078】《外部回路との接続構造》図22は走査信
号駆動回路Vや映像信号駆動回路He,Hoを構成す
る、集積回路チップCHIがフレキシブル配線基板(通
称TAB、Tape Automated Bonding)に搭載されたテー
プキャリアパッケージTCPの断面構造を示す図であ
り、図23はそれを液晶表示パネルの、本例では映像信
号回路用端子DTMに接続した状態を示す要部断面図で
ある。
号駆動回路Vや映像信号駆動回路He,Hoを構成す
る、集積回路チップCHIがフレキシブル配線基板(通
称TAB、Tape Automated Bonding)に搭載されたテー
プキャリアパッケージTCPの断面構造を示す図であ
り、図23はそれを液晶表示パネルの、本例では映像信
号回路用端子DTMに接続した状態を示す要部断面図で
ある。
【0079】同図において、TBは集積回路CHIの入
力端子・配線部であり、TMは集積回路CHIの出力端
子・配線部であり、例えばCuから成り、それぞれの内
側の先端部(通称インナーリード)には集積回路CHI
のボンディングパッドPADがいわゆるフェースダウン
ボンディング法により接続される。端子TB,TMの外
側の先端部(通称アウターリード)はそれぞれ半導体集
積回路チップCHIの入力及び出力に対応し、半田付け
等によりCRT/TFT変換回路・電源回路SUPに、
異方性導電膜ACFによって液晶表示パネルPNLに接
続される。パッケージTCPは、その先端部がパネルP
NL側の接続端子DTMを露出した保護膜PSV1を覆
うようにパネルに接続されており、従って、外部接続端
子DTM(GTM)は保護膜PSV1かパッケージTC
Pの少なくとも一方で覆われるので電触に対して強くな
る。
力端子・配線部であり、TMは集積回路CHIの出力端
子・配線部であり、例えばCuから成り、それぞれの内
側の先端部(通称インナーリード)には集積回路CHI
のボンディングパッドPADがいわゆるフェースダウン
ボンディング法により接続される。端子TB,TMの外
側の先端部(通称アウターリード)はそれぞれ半導体集
積回路チップCHIの入力及び出力に対応し、半田付け
等によりCRT/TFT変換回路・電源回路SUPに、
異方性導電膜ACFによって液晶表示パネルPNLに接
続される。パッケージTCPは、その先端部がパネルP
NL側の接続端子DTMを露出した保護膜PSV1を覆
うようにパネルに接続されており、従って、外部接続端
子DTM(GTM)は保護膜PSV1かパッケージTC
Pの少なくとも一方で覆われるので電触に対して強くな
る。
【0080】BF1はポリイミド等からなるベースフィ
ルムであり、SRSは半田付けの際半田が余計なところ
へつかないようにマスクするためのソルダレジスト膜で
ある。シールパターンSLの外側の上下ガラス基板の隙
間は洗浄後エポキシ樹脂EPX等により保護され、パッ
ケージTCPと上側基板SUB2の間には更にシリコー
ン樹脂SILが充填され保護が多重化されている。
ルムであり、SRSは半田付けの際半田が余計なところ
へつかないようにマスクするためのソルダレジスト膜で
ある。シールパターンSLの外側の上下ガラス基板の隙
間は洗浄後エポキシ樹脂EPX等により保護され、パッ
ケージTCPと上側基板SUB2の間には更にシリコー
ン樹脂SILが充填され保護が多重化されている。
【0081】《製造方法》つぎに、上述した液晶表示装
置の基板SUB1側の製造方法について図14〜図16
を参照して説明する。なお同図において、中央の文字は
工程名の略称であり、左側は図3に示す画素部分、右側
は図10に示すゲート端子付近の断面形状でみた加工の
流れを示す。工程Dを除き工程A〜工程Iは各写真処理
に対応して区分けしたもので、各工程のいずれの断面図
も写真処理後の加工が終わりフォトレジストを除去した
段階を示している。なお、写真処理とは本説明ではフォ
トレジストの塗布からマスクを使用した選択露光を経て
それを現像するまでの一連の作業を示すものとし、繰返
しの説明は避ける。以下区分けした工程に従って、説明
する。
置の基板SUB1側の製造方法について図14〜図16
を参照して説明する。なお同図において、中央の文字は
工程名の略称であり、左側は図3に示す画素部分、右側
は図10に示すゲート端子付近の断面形状でみた加工の
流れを示す。工程Dを除き工程A〜工程Iは各写真処理
に対応して区分けしたもので、各工程のいずれの断面図
も写真処理後の加工が終わりフォトレジストを除去した
段階を示している。なお、写真処理とは本説明ではフォ
トレジストの塗布からマスクを使用した選択露光を経て
それを現像するまでの一連の作業を示すものとし、繰返
しの説明は避ける。以下区分けした工程に従って、説明
する。
【0082】工程A、図14 7059ガラス(商品名)からなる下部透明ガラス基板
SUB1の両面に酸化シリコン膜SIOをディップ処理
により設けたのち、500℃、60分間のベークを行な
う。下部透明ガラス基板SUB1上に膜厚が1100Å
のクロムからなる第1導電膜g1をスパッタリングによ
り設け、写真処理後、エッチング液として硝酸第2セリ
ウムアンモニウム溶液で第1導電膜g1を選択的にエッ
チングする。それによって、ゲート端子GTM、ドレイ
ン端子DTM、ゲート端子GTMを接続する陽極酸化バ
スラインSHg、ドレイン端子DTMを短絡するバスラ
インSHd、陽極酸化バスラインSHgに接続された陽
極酸化パッド(図示せず)を形成する。
SUB1の両面に酸化シリコン膜SIOをディップ処理
により設けたのち、500℃、60分間のベークを行な
う。下部透明ガラス基板SUB1上に膜厚が1100Å
のクロムからなる第1導電膜g1をスパッタリングによ
り設け、写真処理後、エッチング液として硝酸第2セリ
ウムアンモニウム溶液で第1導電膜g1を選択的にエッ
チングする。それによって、ゲート端子GTM、ドレイ
ン端子DTM、ゲート端子GTMを接続する陽極酸化バ
スラインSHg、ドレイン端子DTMを短絡するバスラ
インSHd、陽極酸化バスラインSHgに接続された陽
極酸化パッド(図示せず)を形成する。
【0083】工程B、図14 膜厚が2800ÅのAl−Pd、Al−Si、Al−S
i−Ti、Al−Si−Cu等からなる第2導電膜g2
をスパッタリングにより設ける。写真処理後、リン酸と
硝酸と氷酢酸との混酸液で第2導電膜g2を選択的にエ
ッチングする。
i−Ti、Al−Si−Cu等からなる第2導電膜g2
をスパッタリングにより設ける。写真処理後、リン酸と
硝酸と氷酢酸との混酸液で第2導電膜g2を選択的にエ
ッチングする。
【0084】工程C、図14 写真処理後(前述した陽極酸化マスクAO形成後)、3
%酒石酸をアンモニアによりPH6.25±0.05に調
整した溶液をエチレングリコール液で1:9に稀釈した
液からなる陽極酸化液中に基板SUB1を浸漬し、化成
電流密度が0.5mA/cm2になるように調整する(定
電流化成)。次に所定のAl2O3膜厚が得られるのに必
要な化成電圧125Vに達するまで陽極酸化を行う。そ
の後この状態で数10分保持することが望ましい(定電
圧化成)。これは均一なAl2O3膜を得る上で大事なこ
とである。それによって、導電膜g2を陽極酸化され、
走査信号線GL、ゲート電極GTおよび電極PL1上に
膜厚が1800Åの陽極酸化膜AOFが形成される 工程D、図15 プラズマCVD装置にアンモニアガス、シランガス、窒
素ガスを導入して、膜厚が2000Åの窒化Si膜を設
け、プラズマCVD装置にシランガス、水素ガスを導入
して、膜厚が2000Åのi型非晶質Si膜を設けたの
ち、プラズマCVD装置に水素ガス、ホスフィンガスを
導入して、膜厚が300ÅのN(+)型非晶質Si膜を設
ける。
%酒石酸をアンモニアによりPH6.25±0.05に調
整した溶液をエチレングリコール液で1:9に稀釈した
液からなる陽極酸化液中に基板SUB1を浸漬し、化成
電流密度が0.5mA/cm2になるように調整する(定
電流化成)。次に所定のAl2O3膜厚が得られるのに必
要な化成電圧125Vに達するまで陽極酸化を行う。そ
の後この状態で数10分保持することが望ましい(定電
圧化成)。これは均一なAl2O3膜を得る上で大事なこ
とである。それによって、導電膜g2を陽極酸化され、
走査信号線GL、ゲート電極GTおよび電極PL1上に
膜厚が1800Åの陽極酸化膜AOFが形成される 工程D、図15 プラズマCVD装置にアンモニアガス、シランガス、窒
素ガスを導入して、膜厚が2000Åの窒化Si膜を設
け、プラズマCVD装置にシランガス、水素ガスを導入
して、膜厚が2000Åのi型非晶質Si膜を設けたの
ち、プラズマCVD装置に水素ガス、ホスフィンガスを
導入して、膜厚が300ÅのN(+)型非晶質Si膜を設
ける。
【0085】工程E、図15 写真処理後、ドライエッチングガスとしてSF6、CC
l4を使用してN(+)型非晶質Si膜、i型非晶質Si
膜を選択的にエッチングすることにより、i型半導体層
ASの島を形成する。
l4を使用してN(+)型非晶質Si膜、i型非晶質Si
膜を選択的にエッチングすることにより、i型半導体層
ASの島を形成する。
【0086】工程F、図15 写真処理後、ドライエッチングガスとしてSF6を使用
して、窒化Si膜を選択的にエッチングする。
して、窒化Si膜を選択的にエッチングする。
【0087】工程G、図16 膜厚が1400ÅのITO膜からなる第1導電膜d1を
スパッタリングにより設ける。写真処理後、エッチング
液として塩酸と硝酸との混酸液で第1導電膜d1を選択
的にエッチングすることにより、ゲート端子GTM、ド
レイン端子DTMの最上層および透明画素電極ITO1
を形成する。
スパッタリングにより設ける。写真処理後、エッチング
液として塩酸と硝酸との混酸液で第1導電膜d1を選択
的にエッチングすることにより、ゲート端子GTM、ド
レイン端子DTMの最上層および透明画素電極ITO1
を形成する。
【0088】工程H、図16 膜厚が600ÅのCrからなる第2導電膜d2をスパッ
タリングにより設け、さらに膜厚が4000ÅのAl−
Pd、Al−Si、Al−Si−Ti、Al−Si−C
u等からなる第3導電膜d3をスパッタリングにより設
ける。写真処理後、第3導電膜d3を工程Bと同様な液
でエッチングし、第2導電膜d2を工程Aと同様な液で
エッチングし、映像信号線DL、ソース電極SD1、ド
レイン電極SD2を形成する。つぎに、ドライエッチン
グ装置にCCl4、SF6を導入して、N(+)型非晶質S
i膜をエッチングすることにより、ソースとドレイン間
のN(+)型半導体層d0を選択的に除去する。
タリングにより設け、さらに膜厚が4000ÅのAl−
Pd、Al−Si、Al−Si−Ti、Al−Si−C
u等からなる第3導電膜d3をスパッタリングにより設
ける。写真処理後、第3導電膜d3を工程Bと同様な液
でエッチングし、第2導電膜d2を工程Aと同様な液で
エッチングし、映像信号線DL、ソース電極SD1、ド
レイン電極SD2を形成する。つぎに、ドライエッチン
グ装置にCCl4、SF6を導入して、N(+)型非晶質S
i膜をエッチングすることにより、ソースとドレイン間
のN(+)型半導体層d0を選択的に除去する。
【0089】工程I、図16 プラズマCVD装置にアンモニアガス、シランガス、窒
素ガスを導入して、膜厚が1μmの窒化Si膜を設け
る。写真処理後、ドライエッチングガスとしてSF6を
使用した写真蝕刻技術で窒化Si膜を選択的にエッチン
グすることによって、保護膜PSV1を形成する。
素ガスを導入して、膜厚が1μmの窒化Si膜を設け
る。写真処理後、ドライエッチングガスとしてSF6を
使用した写真蝕刻技術で窒化Si膜を選択的にエッチン
グすることによって、保護膜PSV1を形成する。
【0090】《液晶表示モジュールの全体構成》図1
は、液晶表示モジュールMDLの分解斜視図であり、各
構成部品の具体的な構成は図24〜図45に示す。
は、液晶表示モジュールMDLの分解斜視図であり、各
構成部品の具体的な構成は図24〜図45に示す。
【0091】SHDは金属板から成るシールドケース
(メタルフレームとも称す)、WDは表示窓、INS1
〜3は絶縁シート、PCB1〜3は回路基板(PCB1
はドレイン側回路基板、PCB2はゲート側回路基板、
PCB3はインターフェイス回路基板)、JNは回路基
板PCB1〜3どうしを電気的に接続するジョイナ、T
CP1、TCP2はテープキャリアパッケージ、PNL
は液晶表示パネル、GCはゴムクッション、ILSは遮
光スペーサ、PRSはプリズムシート、SPSは拡散シ
ート、GLBは導光板、RFSは反射シート、MCAは
一体成型により形成された下側ケース(モールドケー
ス)、LPは蛍光管、LPCはランプケーブル、GBは
蛍光管LPを支持するゴムブッシュであり、図に示すよ
うな上下の配置関係で各部材が積み重ねられて液晶表示
モジュールMDLが組み立てられる。
(メタルフレームとも称す)、WDは表示窓、INS1
〜3は絶縁シート、PCB1〜3は回路基板(PCB1
はドレイン側回路基板、PCB2はゲート側回路基板、
PCB3はインターフェイス回路基板)、JNは回路基
板PCB1〜3どうしを電気的に接続するジョイナ、T
CP1、TCP2はテープキャリアパッケージ、PNL
は液晶表示パネル、GCはゴムクッション、ILSは遮
光スペーサ、PRSはプリズムシート、SPSは拡散シ
ート、GLBは導光板、RFSは反射シート、MCAは
一体成型により形成された下側ケース(モールドケー
ス)、LPは蛍光管、LPCはランプケーブル、GBは
蛍光管LPを支持するゴムブッシュであり、図に示すよ
うな上下の配置関係で各部材が積み重ねられて液晶表示
モジュールMDLが組み立てられる。
【0092】モジュールMDLは、下側ケースMCA、
シールドケースSHDの2種の収納・保持部材を有す
る。絶縁シートINS1〜3、回路基板PCB1〜3、
液晶表示パネルPNLを収納、固定した金属製シールド
ケースSHDと、蛍光管LP、導光板GLB、プリズム
シートPRS等から成るバックライトBLを収納した下
側ケースMCAとを合体させることにより、モジュール
MDLが組み立てられる。
シールドケースSHDの2種の収納・保持部材を有す
る。絶縁シートINS1〜3、回路基板PCB1〜3、
液晶表示パネルPNLを収納、固定した金属製シールド
ケースSHDと、蛍光管LP、導光板GLB、プリズム
シートPRS等から成るバックライトBLを収納した下
側ケースMCAとを合体させることにより、モジュール
MDLが組み立てられる。
【0093】以下、各部材について詳しく説明する。
【0094】《金属製シールドケースSHD》図25
は、シールドケースSHDの上面、前側面、後側面、右
側面、左側面を示す図であり、シールドケースSHDの
斜め上方からみたときの斜視図は図1に示される。
は、シールドケースSHDの上面、前側面、後側面、右
側面、左側面を示す図であり、シールドケースSHDの
斜め上方からみたときの斜視図は図1に示される。
【0095】シールドケース(メタルフレーム)SHD
は、1枚の金属板をプレス加工技術により、打ち抜きと
折り曲げ加工により作製される。WDは表示パネルPN
Lを視野に露出する開口を示し、以下表示窓と称す。
は、1枚の金属板をプレス加工技術により、打ち抜きと
折り曲げ加工により作製される。WDは表示パネルPN
Lを視野に露出する開口を示し、以下表示窓と称す。
【0096】NLはシールドケースSHDと下側ケース
MCAとの固定用爪(全部で12個)、HKは同じく固
定用のフック(全部で4個)であり、シールドケースS
HDに一体に設けられている。図1、図25に示された
固定用爪NLは折り曲げ前の状態で、回路基板PCB1
〜3をシールドケースSHDに収納した後、それぞれ内
側に折り曲げられて下側ケースMCAに設けられた四角
い固定用凹部NR(図37の各側面図参照)に挿入され
る。固定用フックHKは、それぞれ下側ケースMCAに
設けた固定用突起HP(図37の側面図参照)に嵌合さ
れる。これにより、液晶表示パネルPNL、回路基板P
CB1〜3等を保持・収納するシールドケースSHD
と、導光板GLB、蛍光管LP等を保持・収納する下側
ケースMCAとがしっかりと固定される。また、表示パ
ネルPNLの下面の表示に影響を与えない四方の縁周囲
には薄く細長い長方形状のゴムクッションGC(ゴムス
ペーサとも称す。図1、図43参照)が設けられてい
る。ゴムクッションGCは、表示パネルPNLと導光板
GLBとの間に介在される。ゴムクッションGCの弾性
を利用して、シールドケースSHDを装置内部方向に押
し込むことにより固定用フックHKが固定用突起HPに
ひっかかり、また、固定用爪NLが折り曲げられ、固定
用凹部NRに挿入されて、各固定用部材がストッパとし
て機能し、シールドケースSHDと下側ケースMCAと
が固定され、モジュール全体が一体となってしっかりと
保持され、他の固定用部材が不要である。従って、組立
が容易で製造コストを低減できる。また、機械的強度が
大きく、耐振動衝撃性が高く、装置の信頼性を向上でき
る。また、固定用爪NLと固定用フックHKは取り外し
が容易なため(固定用爪NLの折り曲げを延ばし、固定
用フックHKを外すだけ)、2部材の分解・組立が容易
なので、修理が容易で、バックライトBLの蛍光管LP
の交換も容易である。また、本実施例では、図25に示
すように、一方の辺を主に固定用フックHKで固定し、
向かい合う他方の辺を固定用爪NLで固定しているの
で、すべての固定用爪NLを外さなくても、一部の固定
用爪NLを外すだけで分解することができる。したがっ
て、修理やバックライトの交換が容易である。
MCAとの固定用爪(全部で12個)、HKは同じく固
定用のフック(全部で4個)であり、シールドケースS
HDに一体に設けられている。図1、図25に示された
固定用爪NLは折り曲げ前の状態で、回路基板PCB1
〜3をシールドケースSHDに収納した後、それぞれ内
側に折り曲げられて下側ケースMCAに設けられた四角
い固定用凹部NR(図37の各側面図参照)に挿入され
る。固定用フックHKは、それぞれ下側ケースMCAに
設けた固定用突起HP(図37の側面図参照)に嵌合さ
れる。これにより、液晶表示パネルPNL、回路基板P
CB1〜3等を保持・収納するシールドケースSHD
と、導光板GLB、蛍光管LP等を保持・収納する下側
ケースMCAとがしっかりと固定される。また、表示パ
ネルPNLの下面の表示に影響を与えない四方の縁周囲
には薄く細長い長方形状のゴムクッションGC(ゴムス
ペーサとも称す。図1、図43参照)が設けられてい
る。ゴムクッションGCは、表示パネルPNLと導光板
GLBとの間に介在される。ゴムクッションGCの弾性
を利用して、シールドケースSHDを装置内部方向に押
し込むことにより固定用フックHKが固定用突起HPに
ひっかかり、また、固定用爪NLが折り曲げられ、固定
用凹部NRに挿入されて、各固定用部材がストッパとし
て機能し、シールドケースSHDと下側ケースMCAと
が固定され、モジュール全体が一体となってしっかりと
保持され、他の固定用部材が不要である。従って、組立
が容易で製造コストを低減できる。また、機械的強度が
大きく、耐振動衝撃性が高く、装置の信頼性を向上でき
る。また、固定用爪NLと固定用フックHKは取り外し
が容易なため(固定用爪NLの折り曲げを延ばし、固定
用フックHKを外すだけ)、2部材の分解・組立が容易
なので、修理が容易で、バックライトBLの蛍光管LP
の交換も容易である。また、本実施例では、図25に示
すように、一方の辺を主に固定用フックHKで固定し、
向かい合う他方の辺を固定用爪NLで固定しているの
で、すべての固定用爪NLを外さなくても、一部の固定
用爪NLを外すだけで分解することができる。したがっ
て、修理やバックライトの交換が容易である。
【0097】CHは、回路基板PCB1〜3と共通して
同じ平面位置に設けた共通貫通穴で、製造時、固定して
立てたピンに、シールドケースSHDと回路基板PCB
1〜3とを順に各共通貫通穴CHを挿入して実装するこ
とにより、両者の相対位置を精度よく設定するためのも
のである。また、当該モジュールMDLをパソコン等の
応用製品に実装するとき、この共通貫通穴CHを位置決
めの基準とすることができる。
同じ平面位置に設けた共通貫通穴で、製造時、固定して
立てたピンに、シールドケースSHDと回路基板PCB
1〜3とを順に各共通貫通穴CHを挿入して実装するこ
とにより、両者の相対位置を精度よく設定するためのも
のである。また、当該モジュールMDLをパソコン等の
応用製品に実装するとき、この共通貫通穴CHを位置決
めの基準とすることができる。
【0098】FGNは金属製シールドケースSHDと一
体に形成された合計12個のフレームグランド用爪で、
シールドケースSHDの側面に開けられた「コ」の字状
の開口、換言すれば、四角い開口中に延びた細長い突起
により構成される。この細長い突起、すなわち、爪FG
Nが、それぞれ装置内部へ向かう方向に根元のところで
折り曲げられ、回路基板PCB1〜3のグランド配線
(図示省略)に接続されたフレームグランドパッドFG
P(図24および図27参照)に半田付けにより接続さ
れた構造になっている。なお、爪FGNをシールドケー
スSHDの側面に設けたので、爪FGNを装置内部へ折
り曲げ、かつ、フレームグランドパッドFGPに半田付
けする作業は、液晶表示パネルPNLと一体化された回
路基板PCB1〜3をシールドケースSHD内に収納
し、固定した後、シールドケースSHDの内面(下面)
を上に向けた状態で行なうことができ、作業性がよい。
また、爪FGNを折り曲げるときは、爪FGNが回路基
板PCB1〜3に当たらないので、折り曲げの作業性が
よい。また、半田付け作業では、開放されたシールドケ
ースSHDの内面側から半田こてを当てることができる
ので、半田付けの作業性がよい。したがって、爪FGN
とフレームグランドパッドFGPとの接続信頼性を向上
することができる。
体に形成された合計12個のフレームグランド用爪で、
シールドケースSHDの側面に開けられた「コ」の字状
の開口、換言すれば、四角い開口中に延びた細長い突起
により構成される。この細長い突起、すなわち、爪FG
Nが、それぞれ装置内部へ向かう方向に根元のところで
折り曲げられ、回路基板PCB1〜3のグランド配線
(図示省略)に接続されたフレームグランドパッドFG
P(図24および図27参照)に半田付けにより接続さ
れた構造になっている。なお、爪FGNをシールドケー
スSHDの側面に設けたので、爪FGNを装置内部へ折
り曲げ、かつ、フレームグランドパッドFGPに半田付
けする作業は、液晶表示パネルPNLと一体化された回
路基板PCB1〜3をシールドケースSHD内に収納
し、固定した後、シールドケースSHDの内面(下面)
を上に向けた状態で行なうことができ、作業性がよい。
また、爪FGNを折り曲げるときは、爪FGNが回路基
板PCB1〜3に当たらないので、折り曲げの作業性が
よい。また、半田付け作業では、開放されたシールドケ
ースSHDの内面側から半田こてを当てることができる
ので、半田付けの作業性がよい。したがって、爪FGN
とフレームグランドパッドFGPとの接続信頼性を向上
することができる。
【0099】SH1〜4は、当該モジュールMDLを表
示部としてパソコン、ワープロ等の情報処理装置に実装
するために、シールドケースSHDに設けた4個の取付
穴である。下側ケースMCAにも、シールドケースSH
Dの取付穴SH1〜4に一致する取付穴MH1〜4が形
成されており(図37、図38参照)、両者の取付穴に
ねじ等を通して情報処理装置に固定、実装する。ところ
で、取付穴を金属製シールドケースSHDのコーナーに
設ける場合は、取付穴の絞り加工部(金属製シールドケ
ースSHDを構成する金属板と一体で、かつ該金属板と
高さが異なる平行面を成す絞り加工で作られた部分)を
1/4の円形状とすることができる。しかし、回路基板
PCB3の実装部品の配置の関係上、および回路基板P
CB1とPCB2の電気的接続の関係上、取付穴SHを
コーナーに設けたくなく、コーナーから所定の距離離れ
た中間部に設けたい場合、取付穴SHDの絞り加工部D
Rの形状は絞り加工の都合上1/4の円形状とすること
ができず、1/2の円形状となり、取付穴として必要な
領域が大きくなってしまう。そこで、図25に示すよう
に、絞り加工部DRとこれに隣接する金属板との間の1
/4の円形状の半径部に切欠きLを設けることにより、
絞り加工が容易となり、取付穴SH1の絞り加工部DR
を1/4の円形状とすることができ、取付穴に必要な領
域を小さくすることができる。したがって、モジュール
MDLを小型化、軽量化することができ、製造コストを
低減することができる。換言すれば、モジュールMDL
の小型化を実現しつつ、取付穴SHをモジュールMDL
のコーナーから所定の距離離れた中間部に設けることが
できる。
示部としてパソコン、ワープロ等の情報処理装置に実装
するために、シールドケースSHDに設けた4個の取付
穴である。下側ケースMCAにも、シールドケースSH
Dの取付穴SH1〜4に一致する取付穴MH1〜4が形
成されており(図37、図38参照)、両者の取付穴に
ねじ等を通して情報処理装置に固定、実装する。ところ
で、取付穴を金属製シールドケースSHDのコーナーに
設ける場合は、取付穴の絞り加工部(金属製シールドケ
ースSHDを構成する金属板と一体で、かつ該金属板と
高さが異なる平行面を成す絞り加工で作られた部分)を
1/4の円形状とすることができる。しかし、回路基板
PCB3の実装部品の配置の関係上、および回路基板P
CB1とPCB2の電気的接続の関係上、取付穴SHを
コーナーに設けたくなく、コーナーから所定の距離離れ
た中間部に設けたい場合、取付穴SHDの絞り加工部D
Rの形状は絞り加工の都合上1/4の円形状とすること
ができず、1/2の円形状となり、取付穴として必要な
領域が大きくなってしまう。そこで、図25に示すよう
に、絞り加工部DRとこれに隣接する金属板との間の1
/4の円形状の半径部に切欠きLを設けることにより、
絞り加工が容易となり、取付穴SH1の絞り加工部DR
を1/4の円形状とすることができ、取付穴に必要な領
域を小さくすることができる。したがって、モジュール
MDLを小型化、軽量化することができ、製造コストを
低減することができる。換言すれば、モジュールMDL
の小型化を実現しつつ、取付穴SHをモジュールMDL
のコーナーから所定の距離離れた中間部に設けることが
できる。
【0100】《回路基板PCB1〜3》図26は、表示
パネルPNLの外周部に回路基板PCB1〜3を実装し
た状態を示す下面図と各断面図、図24は、表示パネル
PNLと回路基板PCB1〜3とがシールドケースSH
D内に収納・実装された状態を示す下面図と各断面図、
図27は、回路基板PCB1〜3の下面図(PCB1と
2にTCPが実装されてない状態を示し、PCB3は図
24、図26よりも詳細に示す)、図29(A)は電子
部品を実装しない状態の回路基板PCB3の下面図、
(B)は電子部品を実装した状態の下面図、図31は、
回路基板PCB1の下面図(TCPが実装されてない状
態を示す)、図32は、回路基板PCB2の下面図(T
CPが実装されてない状態を示す)である。
パネルPNLの外周部に回路基板PCB1〜3を実装し
た状態を示す下面図と各断面図、図24は、表示パネル
PNLと回路基板PCB1〜3とがシールドケースSH
D内に収納・実装された状態を示す下面図と各断面図、
図27は、回路基板PCB1〜3の下面図(PCB1と
2にTCPが実装されてない状態を示し、PCB3は図
24、図26よりも詳細に示す)、図29(A)は電子
部品を実装しない状態の回路基板PCB3の下面図、
(B)は電子部品を実装した状態の下面図、図31は、
回路基板PCB1の下面図(TCPが実装されてない状
態を示す)、図32は、回路基板PCB2の下面図(T
CPが実装されてない状態を示す)である。
【0101】CHI1、CHI2は表示パネルPNLを
駆動させる駆動IC(集積回路)チップ(図26の下側
の5個は垂直走査回路側の駆動ICチップ、左側の10
個は映像信号駆動回路側の駆動ICチップ)である。T
CP1、TCP2は図22、図23で説明したように駆
動用ICチップCHIがテープ オートメイティド ボン
ディング法(TAB)により実装されたテープキャリア
パッケージ、PCB1、PCB2はそれぞれTCPやコ
ンデンサCDS等が実装されたPCB(プリンテッド
サーキット ボード)から成る回路基板である。FGP
はフレームグランドパッド、JN3はドレイン側回路基
板PCB1とゲート側回路基板PCB2とを電気的に接
続するジョイナ、JN1、JN2はドレイン側回路基板
PCB1とインターフェイス回路基板PCB3とを電気
的に接続するジョイナである。図35に示すジョイナJ
N1〜3は、複数のリード線(りん青銅の素材にSn鍍
金を施したもの)をストライプ状のポリエチレン層とポ
リビニルアルコール層とでサンドイッチして支持して構
成される。なお、JN1〜3は、FPC(フレキシブル
プリンティドサーキット)を用いて構成することも可能
である。
駆動させる駆動IC(集積回路)チップ(図26の下側
の5個は垂直走査回路側の駆動ICチップ、左側の10
個は映像信号駆動回路側の駆動ICチップ)である。T
CP1、TCP2は図22、図23で説明したように駆
動用ICチップCHIがテープ オートメイティド ボン
ディング法(TAB)により実装されたテープキャリア
パッケージ、PCB1、PCB2はそれぞれTCPやコ
ンデンサCDS等が実装されたPCB(プリンテッド
サーキット ボード)から成る回路基板である。FGP
はフレームグランドパッド、JN3はドレイン側回路基
板PCB1とゲート側回路基板PCB2とを電気的に接
続するジョイナ、JN1、JN2はドレイン側回路基板
PCB1とインターフェイス回路基板PCB3とを電気
的に接続するジョイナである。図35に示すジョイナJ
N1〜3は、複数のリード線(りん青銅の素材にSn鍍
金を施したもの)をストライプ状のポリエチレン層とポ
リビニルアルコール層とでサンドイッチして支持して構
成される。なお、JN1〜3は、FPC(フレキシブル
プリンティドサーキット)を用いて構成することも可能
である。
【0102】すなわち、表示パネルPNLの3方の外周
部には表示パネルPNLの回路基板PCB1〜3が
「コ」の字状に配置されている。表示パネルPNLの1
つの長辺(図24では左側)の外周部には表示パネルP
NLの映像信号線(ドレイン信号線)に駆動信号を与え
る駆動ICチップ(ドライバ)CHI1をそれぞれ搭載
した複数個のテープキャリアパッケージTCP1を実装
したドレイン側回路基板PCB1が配置されている。ま
た、表示パネルPNLの短辺(図24の下側)の外周部
には表示パネルPNLの走査信号線(ゲート信号線)に
駆動信号を与える駆動ICチップCHI2をそれぞれ搭
載した複数個のテープキャリアパッケージTCP2を実
装したゲート側回路基板PCB2が配置されている。さ
らに、表示パネルPNLのもう一方の短辺(図24の上
側)の外周部にはインターフェイス回路基板(コントロ
ール回路基板、コンバータ回路基板とも称す)PCB3
が配置されている。
部には表示パネルPNLの回路基板PCB1〜3が
「コ」の字状に配置されている。表示パネルPNLの1
つの長辺(図24では左側)の外周部には表示パネルP
NLの映像信号線(ドレイン信号線)に駆動信号を与え
る駆動ICチップ(ドライバ)CHI1をそれぞれ搭載
した複数個のテープキャリアパッケージTCP1を実装
したドレイン側回路基板PCB1が配置されている。ま
た、表示パネルPNLの短辺(図24の下側)の外周部
には表示パネルPNLの走査信号線(ゲート信号線)に
駆動信号を与える駆動ICチップCHI2をそれぞれ搭
載した複数個のテープキャリアパッケージTCP2を実
装したゲート側回路基板PCB2が配置されている。さ
らに、表示パネルPNLのもう一方の短辺(図24の上
側)の外周部にはインターフェイス回路基板(コントロ
ール回路基板、コンバータ回路基板とも称す)PCB3
が配置されている。
【0103】回路基板PCB1〜3は、3枚の略長方形
状に分割されているので、表示パネルPNLと回路基板
PCB1〜3との熱膨張率の差により回路基板PCB1
〜3の長軸方向に生じる応力(ストレス)がジョイナJ
N1〜3の箇所で吸収され、接続強度が弱いテープキャ
リアパッケージTCPの出力リード(図22、図23の
TTM)と液晶表示パネルPNLの外部接続端子(図2
2、図23のDTM(GTM))の剥がれが防止でき、
さらに、テープキャリアパッケージTCPの入力リード
の応力緩和にも寄与し、熱に対するモジュールの信頼性
を向上できる。このような基板の分割方式は、更に、1
枚の「コ」の字状基板に比べて、それぞれが四角形状の
単純な形状であるので1枚の基板材料から多数枚の基板
PCB1〜3が取得でき、プリント基板材料の利用率が
高くなり、部品・材料費が低減できる効果がある(本実
施例の場合は、約50%に低減できた)。なお、回路基
板PCB1〜3は、ガラスエポキシ樹脂等から成るPC
B(プリンティドサーキットボード)の代わりに柔軟な
FPC(フレキシブルプリンティドサーキット)を使用
すると、FPCはたわむのでリード剥がれ防止効果をい
っそう高めることができる。また、分割しない一体型の
「コ」の字状のPCBを用いることもでき、その場合は
工数の低減、部品点数削減による製造工程管理の単純
化、回路基板間ジョイナの廃止による信頼性向上に効果
がある。
状に分割されているので、表示パネルPNLと回路基板
PCB1〜3との熱膨張率の差により回路基板PCB1
〜3の長軸方向に生じる応力(ストレス)がジョイナJ
N1〜3の箇所で吸収され、接続強度が弱いテープキャ
リアパッケージTCPの出力リード(図22、図23の
TTM)と液晶表示パネルPNLの外部接続端子(図2
2、図23のDTM(GTM))の剥がれが防止でき、
さらに、テープキャリアパッケージTCPの入力リード
の応力緩和にも寄与し、熱に対するモジュールの信頼性
を向上できる。このような基板の分割方式は、更に、1
枚の「コ」の字状基板に比べて、それぞれが四角形状の
単純な形状であるので1枚の基板材料から多数枚の基板
PCB1〜3が取得でき、プリント基板材料の利用率が
高くなり、部品・材料費が低減できる効果がある(本実
施例の場合は、約50%に低減できた)。なお、回路基
板PCB1〜3は、ガラスエポキシ樹脂等から成るPC
B(プリンティドサーキットボード)の代わりに柔軟な
FPC(フレキシブルプリンティドサーキット)を使用
すると、FPCはたわむのでリード剥がれ防止効果をい
っそう高めることができる。また、分割しない一体型の
「コ」の字状のPCBを用いることもでき、その場合は
工数の低減、部品点数削減による製造工程管理の単純
化、回路基板間ジョイナの廃止による信頼性向上に効果
がある。
【0104】3枚の回路基板PCB1〜3の各グランド
配線に接続されたフレームグランドパッドFGPは、図
27に示すように、それぞれ5個、4個、3個設けら
れ、合計12個設けてある。回路基板が複数に分割され
ている場合、直流的には駆動回路基板のうち少なくとも
1箇所がフレームグランドに接続されていれば、電気的
な問題は起きないが、高周波領域ではその箇所が少ない
と、各駆動回路基板の特性インピーダンスの違い等によ
り電気信号の反射、グランド配線の電位が振られる等が
原因で、EMI(エレクトロ マグネティック インタフ
ィアレンス)を引き起こす不要な輻射電波の発生ポテン
シャルが高くなる。特に、薄膜トランジスタを用いたア
クティブ・マトリクス方式のモジュールMDLでは、高
速のクロックを用いるので、EMI対策が難しい。これ
を防止するために、複数に分割された各回路基板毎に少
なくとも1箇所でグランド配線(交流接地電位)をイン
ピーダンスが十分に低い共通のフレーム(すなわち、シ
ールドケースSHD)に接続する。これにより、高周波
領域におけるグランド配線が強化されるので、全体で1
箇所だけシールドケースSHDに接続した場合と比較す
ると、本実施例の12箇所の場合は輻射の電界強度で5
dB以上の改善が見られた。
配線に接続されたフレームグランドパッドFGPは、図
27に示すように、それぞれ5個、4個、3個設けら
れ、合計12個設けてある。回路基板が複数に分割され
ている場合、直流的には駆動回路基板のうち少なくとも
1箇所がフレームグランドに接続されていれば、電気的
な問題は起きないが、高周波領域ではその箇所が少ない
と、各駆動回路基板の特性インピーダンスの違い等によ
り電気信号の反射、グランド配線の電位が振られる等が
原因で、EMI(エレクトロ マグネティック インタフ
ィアレンス)を引き起こす不要な輻射電波の発生ポテン
シャルが高くなる。特に、薄膜トランジスタを用いたア
クティブ・マトリクス方式のモジュールMDLでは、高
速のクロックを用いるので、EMI対策が難しい。これ
を防止するために、複数に分割された各回路基板毎に少
なくとも1箇所でグランド配線(交流接地電位)をイン
ピーダンスが十分に低い共通のフレーム(すなわち、シ
ールドケースSHD)に接続する。これにより、高周波
領域におけるグランド配線が強化されるので、全体で1
箇所だけシールドケースSHDに接続した場合と比較す
ると、本実施例の12箇所の場合は輻射の電界強度で5
dB以上の改善が見られた。
【0105】シールドケースSHDのフレームグランド
用爪FGNは、前述のように、金属の細長い突起で構成
され、折り曲げることにより容易に回路基板PCB1〜
3のフレームグランドパッドFGPに接続でき、接続用
の特別のワイヤ(リード線)が不要である。また、爪F
GNを介してシールドケースSHDと回路基板PCB1
〜3とを機械的にも接続できるので、回路基板PCB1
〜3の機械的強度も向上することができる。
用爪FGNは、前述のように、金属の細長い突起で構成
され、折り曲げることにより容易に回路基板PCB1〜
3のフレームグランドパッドFGPに接続でき、接続用
の特別のワイヤ(リード線)が不要である。また、爪F
GNを介してシールドケースSHDと回路基板PCB1
〜3とを機械的にも接続できるので、回路基板PCB1
〜3の機械的強度も向上することができる。
【0106】従来は、EMIを引き起こす不要な輻射電
波の発生を抑えるために、信号波形をなまらせるための
複数個の抵抗・コンデンサが、信号源集積回路の近く、
あるいは信号の伝送経路の途中などに分散して配置され
ていた。したがって、信号源集積回路の付近やテープキ
ャリアパッケージ間などに、該抵抗・コンデンサを設け
るためのスペースが何箇所も必要なため、デッドスペー
スが大きくなり、電子部品を高密度に実装することがで
きなかった。本実施例では、図24に示すように、EM
I対策用の複数個のコンデンサ・抵抗CRが、インター
フェイス回路基板PCB3に設けた信号源集積回路TC
ON(後で詳細に説明する)から遠い、また、信号源集
積回路TCONからの信号を受信するドレイン側回路基
板PCB1の駆動ICチップCHI1よりもさらに遠
い、複数個の駆動ICチップCHI1の信号流れ方向の
下流側のドレイン側回路基板PCB1の端部に集中して
配置してある。したがって、分散して配置するのに比
べ、デッドスペースを低減することができ、電子部品を
高密度に実装することができる。したがって、モジュー
ルMDを小型化、軽量化することができ、製造コストを
低減することができる。
波の発生を抑えるために、信号波形をなまらせるための
複数個の抵抗・コンデンサが、信号源集積回路の近く、
あるいは信号の伝送経路の途中などに分散して配置され
ていた。したがって、信号源集積回路の付近やテープキ
ャリアパッケージ間などに、該抵抗・コンデンサを設け
るためのスペースが何箇所も必要なため、デッドスペー
スが大きくなり、電子部品を高密度に実装することがで
きなかった。本実施例では、図24に示すように、EM
I対策用の複数個のコンデンサ・抵抗CRが、インター
フェイス回路基板PCB3に設けた信号源集積回路TC
ON(後で詳細に説明する)から遠い、また、信号源集
積回路TCONからの信号を受信するドレイン側回路基
板PCB1の駆動ICチップCHI1よりもさらに遠
い、複数個の駆動ICチップCHI1の信号流れ方向の
下流側のドレイン側回路基板PCB1の端部に集中して
配置してある。したがって、分散して配置するのに比
べ、デッドスペースを低減することができ、電子部品を
高密度に実装することができる。したがって、モジュー
ルMDを小型化、軽量化することができ、製造コストを
低減することができる。
【0107】《ドレイン側回路基板PCB1》ドレイン
側回路基板PCB1は、図24に示すように、表示パネ
ルPNLの長辺の一方側(図24では左側)のみに1枚
だけ配置されている。すなわち、映像信号線DLは、走
査信号線GLと同様に、液晶表示パネルPNLの片側の
みに端子が引き出されている。したがって、表示パネル
PNLの対向する2個の長辺に映像信号線を交互に引き
出し、各長辺の外側にそれぞれドレイン側回路基板を配
置した構成に比べて、表示部の周囲のいわゆる額縁部の
面積を小さくすることができるので、液晶表示モジュー
ルMDLおよびこれを表示部として組み込んだパソコ
ン、ワープロ等の情報処理装置(図47参照)の外形寸
法を小型化することができ、したがって、軽量化するこ
とができる。その結果、材料を低減することができるの
で、製造コストを低減することができる。なお、このド
レイン側回路基板PCB1が配置された側は、図47に
示すように、当該モジュールMDLをパソコン、ワープ
ロ等に実装したときに、画面の上側に配置される位置で
ある。このため、ノートブック型のパソコン、ワープロ
では、通常、画面の下部に、表示部をキーボード部に取
り付けるためのヒンジを設けるためのスペースが必要で
あるので、ドレイン側回路基板を画面の上部に配置する
ことにより、画面の上下位置が適切となる。なお、図3
1において、JP11はジョイナJN1が接続されるパ
ッド、JP12はジョイナJN2が接続されるパッド、
JP13はジョイナJN3が接続されるパッドである。
側回路基板PCB1は、図24に示すように、表示パネ
ルPNLの長辺の一方側(図24では左側)のみに1枚
だけ配置されている。すなわち、映像信号線DLは、走
査信号線GLと同様に、液晶表示パネルPNLの片側の
みに端子が引き出されている。したがって、表示パネル
PNLの対向する2個の長辺に映像信号線を交互に引き
出し、各長辺の外側にそれぞれドレイン側回路基板を配
置した構成に比べて、表示部の周囲のいわゆる額縁部の
面積を小さくすることができるので、液晶表示モジュー
ルMDLおよびこれを表示部として組み込んだパソコ
ン、ワープロ等の情報処理装置(図47参照)の外形寸
法を小型化することができ、したがって、軽量化するこ
とができる。その結果、材料を低減することができるの
で、製造コストを低減することができる。なお、このド
レイン側回路基板PCB1が配置された側は、図47に
示すように、当該モジュールMDLをパソコン、ワープ
ロ等に実装したときに、画面の上側に配置される位置で
ある。このため、ノートブック型のパソコン、ワープロ
では、通常、画面の下部に、表示部をキーボード部に取
り付けるためのヒンジを設けるためのスペースが必要で
あるので、ドレイン側回路基板を画面の上部に配置する
ことにより、画面の上下位置が適切となる。なお、図3
1において、JP11はジョイナJN1が接続されるパ
ッド、JP12はジョイナJN2が接続されるパッド、
JP13はジョイナJN3が接続されるパッドである。
【0108】映像信号線が液晶表示パネルの上下に交互
に引き出され、2枚のドレイン側回路基板が液晶表示パ
ネルの外周部の上下両側に配置されていた従来のモジュ
ールでは、外部のパソコン等から入って来て当該モジュ
ール内を流れる信号の流れに沿って電子部品が配置され
たため、インターフェイス回路基板の中央部に、パソコ
ン等と接続するためのコネクタと、信号源集積回路TC
ONが配置されていた。本実施例のように、ドレイン側
回路基板PCB1を液晶表示パネルPNLの片側に配置
した場合、従来方式のように信号の流れに沿った電子部
品配置を取ると、インターフェイス回路基板PCB3の
ドレイン側回路基板PCB1から遠い方の端部、すなわ
ち、シールドケースSHDのコーナーに一番近い端部に
コネクタCTを配置し(図24参照。なお、本実施例で
は、シールドケースSHDのコーナーに配置してな
い)、その次に、該コーナーから離れる方向の隣に信号
源集積回路TCONを配置するというレイアウトとな
る。ここで、コネクタCTを回路基板PCB3の一番
端、すなわち、シールドケースSHDのコーナーに配置
しようとすると、コネクタCTの上はパソコン等と接続
するため、下側ケースMCAで覆うことができないので
(図37に示す下側ケースMCAの切欠きMLCがコネ
クタCTの上に位置する)、取付穴SH4を有するシー
ルドケースSHDのコーナーを、一致する取付穴MH4
を有する下側ケースMCAで覆うことができなくなり、
機械的強度が低下してしまう。そこで、本実施例では、
図24に示すように、高さの低い信号源集積回路TCO
Nを回路基板PCB3の一番端、すなわち、シールドケ
ースSHDのコーナー近傍の回路基板PCB3上に配置
し、コーナー近傍を下側ケースMCAで覆うことができ
るようにし、該コーナーから離れる方向の隣にコネクタ
CTを配置している。すなわち、取付穴SH4を設けた
シールドケースSHDのコーナー近傍が、一致する取付
穴MH4を設けた下側ケースMCAによって覆われるの
で、モジュールMDLをパソコン等の情報処理装置へ実
装すると、モジュールMDLのシールドケースSHDお
よび下側ケースMCAのコーナーが両者の取付穴SH4
および取付穴MH4を介してねじ等によりしっかりと押
さえられ、固定されるため、機械的強度が向上し、製品
の信頼性が向上する。なお、図47に示すように、パソ
コン等から入って来る信号は、まず、コネクタCTから
一旦信号源集積回路TCONへ行き、その後、ドレイン
側回路基板PCB1の駆動ICチップCHI1の方へ流
れる。したがって、信号の流れが整っているため、無駄
な信号の流れをなくすことができるので、無駄な配線を
少なくすることができ、回路基板の面積を小さくするこ
とができる。
に引き出され、2枚のドレイン側回路基板が液晶表示パ
ネルの外周部の上下両側に配置されていた従来のモジュ
ールでは、外部のパソコン等から入って来て当該モジュ
ール内を流れる信号の流れに沿って電子部品が配置され
たため、インターフェイス回路基板の中央部に、パソコ
ン等と接続するためのコネクタと、信号源集積回路TC
ONが配置されていた。本実施例のように、ドレイン側
回路基板PCB1を液晶表示パネルPNLの片側に配置
した場合、従来方式のように信号の流れに沿った電子部
品配置を取ると、インターフェイス回路基板PCB3の
ドレイン側回路基板PCB1から遠い方の端部、すなわ
ち、シールドケースSHDのコーナーに一番近い端部に
コネクタCTを配置し(図24参照。なお、本実施例で
は、シールドケースSHDのコーナーに配置してな
い)、その次に、該コーナーから離れる方向の隣に信号
源集積回路TCONを配置するというレイアウトとな
る。ここで、コネクタCTを回路基板PCB3の一番
端、すなわち、シールドケースSHDのコーナーに配置
しようとすると、コネクタCTの上はパソコン等と接続
するため、下側ケースMCAで覆うことができないので
(図37に示す下側ケースMCAの切欠きMLCがコネ
クタCTの上に位置する)、取付穴SH4を有するシー
ルドケースSHDのコーナーを、一致する取付穴MH4
を有する下側ケースMCAで覆うことができなくなり、
機械的強度が低下してしまう。そこで、本実施例では、
図24に示すように、高さの低い信号源集積回路TCO
Nを回路基板PCB3の一番端、すなわち、シールドケ
ースSHDのコーナー近傍の回路基板PCB3上に配置
し、コーナー近傍を下側ケースMCAで覆うことができ
るようにし、該コーナーから離れる方向の隣にコネクタ
CTを配置している。すなわち、取付穴SH4を設けた
シールドケースSHDのコーナー近傍が、一致する取付
穴MH4を設けた下側ケースMCAによって覆われるの
で、モジュールMDLをパソコン等の情報処理装置へ実
装すると、モジュールMDLのシールドケースSHDお
よび下側ケースMCAのコーナーが両者の取付穴SH4
および取付穴MH4を介してねじ等によりしっかりと押
さえられ、固定されるため、機械的強度が向上し、製品
の信頼性が向上する。なお、図47に示すように、パソ
コン等から入って来る信号は、まず、コネクタCTから
一旦信号源集積回路TCONへ行き、その後、ドレイン
側回路基板PCB1の駆動ICチップCHI1の方へ流
れる。したがって、信号の流れが整っているため、無駄
な信号の流れをなくすことができるので、無駄な配線を
少なくすることができ、回路基板の面積を小さくするこ
とができる。
【0109】また、図24に示す実施例では、信号源集
積回路TCONおよびコネクタCTが、インターフェイ
ス回路基板PCB3上でドレイン側回路基板PCB1と
の接続側(ジョイナJN1、JN2のある側)と反対側
に設けられている。したがって、図47に示すように、
液晶表示モジュールMDLをそのドレイン側回路基板P
CB1がない側をヒンジと対向する側にして、パソコ
ン、ワープロ等に実装することにより、ホストとの接続
ケーブルを短くすることができる。その結果、ホストと
液晶表示モジュールMDLとの接続ケーブルから侵入す
るノイズを低減することができる。また、ホストと信号
源集積回路TCON間の接続も最短にすることができる
ので、ノイズの侵入に対しさらに強くすることができ
る。さらに、波形のなまり遅延に対しても強い。
積回路TCONおよびコネクタCTが、インターフェイ
ス回路基板PCB3上でドレイン側回路基板PCB1と
の接続側(ジョイナJN1、JN2のある側)と反対側
に設けられている。したがって、図47に示すように、
液晶表示モジュールMDLをそのドレイン側回路基板P
CB1がない側をヒンジと対向する側にして、パソコ
ン、ワープロ等に実装することにより、ホストとの接続
ケーブルを短くすることができる。その結果、ホストと
液晶表示モジュールMDLとの接続ケーブルから侵入す
るノイズを低減することができる。また、ホストと信号
源集積回路TCON間の接続も最短にすることができる
ので、ノイズの侵入に対しさらに強くすることができ
る。さらに、波形のなまり遅延に対しても強い。
【0110】《ゲート側回路基板PCB2》図32は、
回路基板PCB2の平面(下面)図である。JP23は
ジョイナJN3が接続されるパッドである。
回路基板PCB2の平面(下面)図である。JP23は
ジョイナJN3が接続されるパッドである。
【0111】《テープキャリアパッケージTCP》図3
3は、集積回路チップCHIが搭載されたテープキャリ
アパッケージTCPの平面(下面)図である。
3は、集積回路チップCHIが搭載されたテープキャリ
アパッケージTCPの平面(下面)図である。
【0112】テープキャリアパッケージTCPの構造お
よび液晶表示パネルPNLとの接続構造については、
《外部回路との接続構造》のところで、断面図である図
22および図23を用いて既に説明した。
よび液晶表示パネルPNLとの接続構造については、
《外部回路との接続構造》のところで、断面図である図
22および図23を用いて既に説明した。
【0113】パッケージTCPの平面形状は、図33に
示す。端子部TM、TBの外形幅が小さいのは、狭端子
ピッチ化に対応している。すなわち、表示パネルPNL
と接続される出力端子部TMの寸法は、パネルPNLの
入力端子のピッチに合わせてあり、回路基板PCB1あ
るいはPCB2と接続される入力端子部TBと接続され
る入力端子部TBの寸法は、回路基板PCB1あるいは
PCB2の出力端子のピッチに合わせてある。
示す。端子部TM、TBの外形幅が小さいのは、狭端子
ピッチ化に対応している。すなわち、表示パネルPNL
と接続される出力端子部TMの寸法は、パネルPNLの
入力端子のピッチに合わせてあり、回路基板PCB1あ
るいはPCB2と接続される入力端子部TBと接続され
る入力端子部TBの寸法は、回路基板PCB1あるいは
PCB2の出力端子のピッチに合わせてある。
【0114】なお、出力端子部TM、入力端子部TBの
いずれか一方の幅を最外形幅より小さくしてもよい。
いずれか一方の幅を最外形幅より小さくしてもよい。
【0115】図34は、回路基板PCB1、PCB2上
に、テープキャリアパッケージTCPを複数枚実装した
様子を示す平面(下面)図、側面図である。
に、テープキャリアパッケージTCPを複数枚実装した
様子を示す平面(下面)図、側面図である。
【0116】《インターフェイス回路基板PCB3》図
29(A)はインターフェイス回路基板PCB3の上面
図(コネクタCT、ハイブリッド集積回路HIを実装し
た図)、(B)は信号源集積回路TCON、IC、コン
デンサ、抵抗等の部品を実装した上面図(点線部にコネ
クタCT、ハイブリッド集積回路HIが実装される)で
ある。インターフェイス回路基板PCB3には、IC、
コンデンサ、抵抗等の電子部品の他、1つの電圧源から
複数の分圧した安定化された電圧源を得るための電源回
路や、ホスト(上位演算処理装置)からのCRT(陰極
線管)用の情報をTFT液晶表示装置用の情報に変換す
る回路が搭載されている(図12参照)。CTは当該モ
ジュールMDが実装されるパソコン等の情報処理装置と
接続されるコネクタ、TCONは信号源集積回路で、ホ
ストから送られてくる画像情報をデータ処理して液晶駆
動用信号に変換するとともに、タイミングパルスを発生
し、ゲート側回路基板PCB2、ドレン側回路基板PC
B1を駆動制御し、液晶表示装置にデータを表示する。
JP31はジョイナJN1が接続される接続部、JP3
2はジョイナJN2が接続される接続部ある。
29(A)はインターフェイス回路基板PCB3の上面
図(コネクタCT、ハイブリッド集積回路HIを実装し
た図)、(B)は信号源集積回路TCON、IC、コン
デンサ、抵抗等の部品を実装した上面図(点線部にコネ
クタCT、ハイブリッド集積回路HIが実装される)で
ある。インターフェイス回路基板PCB3には、IC、
コンデンサ、抵抗等の電子部品の他、1つの電圧源から
複数の分圧した安定化された電圧源を得るための電源回
路や、ホスト(上位演算処理装置)からのCRT(陰極
線管)用の情報をTFT液晶表示装置用の情報に変換す
る回路が搭載されている(図12参照)。CTは当該モ
ジュールMDが実装されるパソコン等の情報処理装置と
接続されるコネクタ、TCONは信号源集積回路で、ホ
ストから送られてくる画像情報をデータ処理して液晶駆
動用信号に変換するとともに、タイミングパルスを発生
し、ゲート側回路基板PCB2、ドレン側回路基板PC
B1を駆動制御し、液晶表示装置にデータを表示する。
JP31はジョイナJN1が接続される接続部、JP3
2はジョイナJN2が接続される接続部ある。
【0117】《回路基板PCB1〜3どうしの電気的接
続》図36は、ドレイン側回路基板PCB1とインター
フェイス回路基板PCB3とを電気的に接続するジョイ
ナJN1とJN2を2段重ねで実装した状態を示す平面
図と側面図である。
続》図36は、ドレイン側回路基板PCB1とインター
フェイス回路基板PCB3とを電気的に接続するジョイ
ナJN1とJN2を2段重ねで実装した状態を示す平面
図と側面図である。
【0118】近年、カラー液晶表示装置の多色化の進行
に伴って、赤、緑、青の階調を指定する映像信号線の本
数が増加し、さらに、階調電圧の数が増加することによ
り、当該モジュールが組み込まれるパソコン等のセット
側と当該モジュール間のインターフェースの機能を有す
る部分が複雑化し、特にドレイン側回路基板とインター
フェイス回路基板間の電気的接続が難しくなってきてい
る。また、液晶表示装置の色数の急速な増加に伴う映像
信号線数の増加以外に、色数に比例して増加する階調電
圧、クロック、電源電圧をも接続するため、接続線数は
非常に多くなっている。
に伴って、赤、緑、青の階調を指定する映像信号線の本
数が増加し、さらに、階調電圧の数が増加することによ
り、当該モジュールが組み込まれるパソコン等のセット
側と当該モジュール間のインターフェースの機能を有す
る部分が複雑化し、特にドレイン側回路基板とインター
フェイス回路基板間の電気的接続が難しくなってきてい
る。また、液晶表示装置の色数の急速な増加に伴う映像
信号線数の増加以外に、色数に比例して増加する階調電
圧、クロック、電源電圧をも接続するため、接続線数は
非常に多くなっている。
【0119】図24に示すように、2枚のドレイン側回
路基板PCB1、インターフェイス回路基板PCB3と
が隣接するシールドケースSHDのコーナーにおいて、
回路基板PCB1と回路基板PCB3の隣接する各端部
に各接続線が引き出され、かつ2列ずつ4列に配列され
た数の多い端子どうしを、回路基板の厚さ方向に2段に
重ねて配置した2枚のジョイナJN1とJN2とを用い
て電気的に接続している。このように回路基板どうしを
接続するのに、モジュールMDLの厚さ方向のスペース
を有効活用し、多段に設けたジョイナを用いることによ
り、接続線端子数が多い場合でも小さなスペースで接続
ができるので、モジュールMDLを小型化、軽量化する
ことができ、製造コストを低減することができる。図3
6において、JT1はジョイナJN1の端子、JT2は
ジョイナJN2の端子、PT1は回路基板PCB1の接
続端子、PT3は回路基板PCB3の接続端子である。
路基板PCB1、インターフェイス回路基板PCB3と
が隣接するシールドケースSHDのコーナーにおいて、
回路基板PCB1と回路基板PCB3の隣接する各端部
に各接続線が引き出され、かつ2列ずつ4列に配列され
た数の多い端子どうしを、回路基板の厚さ方向に2段に
重ねて配置した2枚のジョイナJN1とJN2とを用い
て電気的に接続している。このように回路基板どうしを
接続するのに、モジュールMDLの厚さ方向のスペース
を有効活用し、多段に設けたジョイナを用いることによ
り、接続線端子数が多い場合でも小さなスペースで接続
ができるので、モジュールMDLを小型化、軽量化する
ことができ、製造コストを低減することができる。図3
6において、JT1はジョイナJN1の端子、JT2は
ジョイナJN2の端子、PT1は回路基板PCB1の接
続端子、PT3は回路基板PCB3の接続端子である。
【0120】なお、ジョイナを多段に配置するのは2段
に限らず、3段以上でも可能である。また、ドレイン側
回路基板PCB1とゲート側回路基板PCB2との電気
的接続は、1枚のジョイナJN3(図1参照)を用いて
いるが、ここも多段に重ねて設けた複数枚のジョイナに
より接続してもよい。
に限らず、3段以上でも可能である。また、ドレイン側
回路基板PCB1とゲート側回路基板PCB2との電気
的接続は、1枚のジョイナJN3(図1参照)を用いて
いるが、ここも多段に重ねて設けた複数枚のジョイナに
より接続してもよい。
【0121】モジュールMDLの取付穴は、モジュール
MDLのコーナーに配置するのが通常である。しかし、
回路基板PCB1、PCB3間の電気的接続をジョイナ
JNを用いて取ろうとすると、図46に示すように、片
方の回路基板PCB3の形状は四角形状ではなく、飛び
出し部のある特殊な形状になる。このような形状は、回
路基板の板取り効率が悪く、回路基板の材料費が向上す
る。このため、本実施例では、図24に示すように、シ
ールドケースSHDの取付穴SH1およびSH2(およ
び対応する下側ケースMCAの取付穴MH1およびMH
2)をモジュールMDLすなわちシールドケースSHD
のコーナーからずらすことにより、ジョイナJNを接続
するためのスペースを、回路基板PCB1、PCB2、
PCB3が略四角形状のままで確保することができるの
で(回路基板PCB3には取付穴SH1のための切欠き
が形成されている)、回路基板の板取り効率が良く、回
路基板の材料費を低減することができる。
MDLのコーナーに配置するのが通常である。しかし、
回路基板PCB1、PCB3間の電気的接続をジョイナ
JNを用いて取ろうとすると、図46に示すように、片
方の回路基板PCB3の形状は四角形状ではなく、飛び
出し部のある特殊な形状になる。このような形状は、回
路基板の板取り効率が悪く、回路基板の材料費が向上す
る。このため、本実施例では、図24に示すように、シ
ールドケースSHDの取付穴SH1およびSH2(およ
び対応する下側ケースMCAの取付穴MH1およびMH
2)をモジュールMDLすなわちシールドケースSHD
のコーナーからずらすことにより、ジョイナJNを接続
するためのスペースを、回路基板PCB1、PCB2、
PCB3が略四角形状のままで確保することができるの
で(回路基板PCB3には取付穴SH1のための切欠き
が形成されている)、回路基板の板取り効率が良く、回
路基板の材料費を低減することができる。
【0122】《インターフェイス回路基板PCB3上に
2階建に実装したハイブリッド集積回路HIと電子部品
EP》図30は、インターフェイス回路基板PCB3に
搭載したハイブリッド集積回路HIの横側面図、前側面
図である。
2階建に実装したハイブリッド集積回路HIと電子部品
EP》図30は、インターフェイス回路基板PCB3に
搭載したハイブリッド集積回路HIの横側面図、前側面
図である。
【0123】図24に示すハイブリッド集積回路HI
は、回路の一部をハイブリッド集積化し、小さな回路基
板の上面および下面に複数個の集積回路や電子部品が実
装されて構成され、インターフェイス回路基板PCB3
上に1個実装されている。図30に示すように、ハイブ
リッド集積回路HIのリードHLを長く形成し、回路基
板PCB3とハイブリッド集積回路HIとの間の回路基
板PCB3上にも電子部品EPが複数個実装されてい
る。従来は、部品点数が多い場合に、部品を実装した回
路基板を多段に重ね、かつ、ジョイナを用いて回路基板
どうしを接続していたが、この従来技術に比べ、本実施
例では、ハイブリッド集積化することにより、電子部品
の点数を低減することができ、また、別の回路基板およ
びジョイナが不要なので(ハイブリッド集積回路HIの
リードHLがジョイナに相当する)、材料費用を低減す
ることができ、かつ、作業工程数を減少することができ
る。したがって、製造コストを低減することができると
共に、製品の信頼性を向上することができる。
は、回路の一部をハイブリッド集積化し、小さな回路基
板の上面および下面に複数個の集積回路や電子部品が実
装されて構成され、インターフェイス回路基板PCB3
上に1個実装されている。図30に示すように、ハイブ
リッド集積回路HIのリードHLを長く形成し、回路基
板PCB3とハイブリッド集積回路HIとの間の回路基
板PCB3上にも電子部品EPが複数個実装されてい
る。従来は、部品点数が多い場合に、部品を実装した回
路基板を多段に重ね、かつ、ジョイナを用いて回路基板
どうしを接続していたが、この従来技術に比べ、本実施
例では、ハイブリッド集積化することにより、電子部品
の点数を低減することができ、また、別の回路基板およ
びジョイナが不要なので(ハイブリッド集積回路HIの
リードHLがジョイナに相当する)、材料費用を低減す
ることができ、かつ、作業工程数を減少することができ
る。したがって、製造コストを低減することができると
共に、製品の信頼性を向上することができる。
【0124】《絶縁シートINS》金属製シールドケー
スSHDと回路基板PCB1〜3との間には、両者の絶
縁のため、図28に示す絶縁シートINS1〜3が配置
されている。LTは、絶縁シートINS1〜3と液晶表
示パネルPNLとを接着する両面粘着テープ、STは絶
縁シートINS1〜3とシールドケースSHDとを接着
する両面粘着テープである。
スSHDと回路基板PCB1〜3との間には、両者の絶
縁のため、図28に示す絶縁シートINS1〜3が配置
されている。LTは、絶縁シートINS1〜3と液晶表
示パネルPNLとを接着する両面粘着テープ、STは絶
縁シートINS1〜3とシールドケースSHDとを接着
する両面粘着テープである。
【0125】《下側ケースMCA》図37は、下側ケー
スMCAの上面図、上側面図、後側面図、右側面図、左
側面図、図38は、下側ケースMCAの下面図である。
スMCAの上面図、上側面図、後側面図、右側面図、左
側面図、図38は、下側ケースMCAの下面図である。
【0126】モールド成型により形成した下側ケースM
CAは、蛍光管LP、ランプケーブルLPC、導光板G
LB等の保持部材、すなわち、バックライト収納ケース
であり、合成樹脂で1個の型で一体成型することにより
作られる。下側ケースMCAは、《シールドケースSH
D》のところで詳述したように、金属製シールドケース
SHDと、各固定部材と弾性体の作用により、しっかり
と合体するので、モジュールMDLの耐振動衝撃性、耐
熱衝撃性が向上でき、信頼性を向上できる。
CAは、蛍光管LP、ランプケーブルLPC、導光板G
LB等の保持部材、すなわち、バックライト収納ケース
であり、合成樹脂で1個の型で一体成型することにより
作られる。下側ケースMCAは、《シールドケースSH
D》のところで詳述したように、金属製シールドケース
SHDと、各固定部材と弾性体の作用により、しっかり
と合体するので、モジュールMDLの耐振動衝撃性、耐
熱衝撃性が向上でき、信頼性を向上できる。
【0127】下側ケースMCAの底面には、周囲の枠状
部分を除く中央の部分に、該面の半分以上の面積を占め
る大きな開口MOが形成されている。これにより、モジ
ュールMDLの組み立て後、液晶表示パネルPNLと、
導光板GLB間のゴムクッションGC(図42参照)の
反発力により、下側ケースMCAの底面に上面から下面
に向かって垂直方向に加わる力によって、下側ケースM
CAの底面がふくらむのを防止でき、最大厚みを抑える
ことができる。したがって、ふくらみを抑えるために、
下側ケースの厚さを厚くしなくて済み、下側ケースの厚
さを薄くすることができるので、モジュールMDLを薄
型化、軽量化することができる。
部分を除く中央の部分に、該面の半分以上の面積を占め
る大きな開口MOが形成されている。これにより、モジ
ュールMDLの組み立て後、液晶表示パネルPNLと、
導光板GLB間のゴムクッションGC(図42参照)の
反発力により、下側ケースMCAの底面に上面から下面
に向かって垂直方向に加わる力によって、下側ケースM
CAの底面がふくらむのを防止でき、最大厚みを抑える
ことができる。したがって、ふくらみを抑えるために、
下側ケースの厚さを厚くしなくて済み、下側ケースの厚
さを薄くすることができるので、モジュールMDLを薄
型化、軽量化することができる。
【0128】MLCは、インターフェイス回路基板PC
B3の発熱部品、本実施例では、ハイブリッドIC化し
た電源回路(DC−DCコンバータ)等の実装部に対応
する箇所の下側ケースMCAに設けた切欠き(図27に
示すコネクタCT接続用の切欠きを含む)である。この
ように、回路基板PCB3上の発熱部を下側ケースMC
Aで覆わずに、切欠きを設けておくことにより、インタ
ーフェイス回路基板PCB3の発熱部の放熱性を向上す
ることができる。すなわち、現在、薄膜トランジタTF
Tを用いた液晶表示装置を高性能化し、使い易さを向上
するため、多階調化、単一電源化が要求されている。こ
れを実現するための回路は、消費電力が大きく、また、
回路手段をコンパクトに実装しようとすると、高密度実
装となり、発熱が問題となる。したがって、下側ケース
MCAに発熱部に対応して切欠きMLCを設けることに
より、回路の高密度実装性、およびコンパクト性を向上
することができる。この他にも、信号源集積回路TCO
Nが発熱部品と考えられ、この上の下側ケースMCAを
切り欠いてもよい。
B3の発熱部品、本実施例では、ハイブリッドIC化し
た電源回路(DC−DCコンバータ)等の実装部に対応
する箇所の下側ケースMCAに設けた切欠き(図27に
示すコネクタCT接続用の切欠きを含む)である。この
ように、回路基板PCB3上の発熱部を下側ケースMC
Aで覆わずに、切欠きを設けておくことにより、インタ
ーフェイス回路基板PCB3の発熱部の放熱性を向上す
ることができる。すなわち、現在、薄膜トランジタTF
Tを用いた液晶表示装置を高性能化し、使い易さを向上
するため、多階調化、単一電源化が要求されている。こ
れを実現するための回路は、消費電力が大きく、また、
回路手段をコンパクトに実装しようとすると、高密度実
装となり、発熱が問題となる。したがって、下側ケース
MCAに発熱部に対応して切欠きMLCを設けることに
より、回路の高密度実装性、およびコンパクト性を向上
することができる。この他にも、信号源集積回路TCO
Nが発熱部品と考えられ、この上の下側ケースMCAを
切り欠いてもよい。
【0129】MH1〜4は、当該モジュールMDをパソ
コン等の応用装置に取り付けるための4個の取付穴であ
る。金属製シールドケースSHDにも、下側ケースMC
Aの取付穴MH1〜4に一致する取付穴SH1〜4が形
成されており、ねじ等を用いて応用製品に固定、実装さ
れる。
コン等の応用装置に取り付けるための4個の取付穴であ
る。金属製シールドケースSHDにも、下側ケースMC
Aの取付穴MH1〜4に一致する取付穴SH1〜4が形
成されており、ねじ等を用いて応用製品に固定、実装さ
れる。
【0130】《バックライトBL》図40(A)はバッ
クライトBLの蛍光管LP、ランプケーブルLPC1、
LPC2、ゴムブッシュGB1、GB2の要部上面図、
(B)は(A)のB−B切断線における断面図である。
クライトBLの蛍光管LP、ランプケーブルLPC1、
LPC2、ゴムブッシュGB1、GB2の要部上面図、
(B)は(A)のB−B切断線における断面図である。
【0131】表示パネルPNLに光を供給するバックラ
イトBLは、1本の冷陰極蛍光管LP、蛍光管LPのラ
ンプケーブルLPC1、LPC2、蛍光管LPおよびラ
ンプケーブルLPCを保持するゴムブッシュGB1、G
B2、導光板GLB、導光板GLBの上面全面に接して
配置された拡散シートSPS、導光板GLBの下面全面
に配置された反射シートRFS、拡散シートSPSの上
面全面に接して配置されたプリズムシートPRSから構
成される。
イトBLは、1本の冷陰極蛍光管LP、蛍光管LPのラ
ンプケーブルLPC1、LPC2、蛍光管LPおよびラ
ンプケーブルLPCを保持するゴムブッシュGB1、G
B2、導光板GLB、導光板GLBの上面全面に接して
配置された拡散シートSPS、導光板GLBの下面全面
に配置された反射シートRFS、拡散シートSPSの上
面全面に接して配置されたプリズムシートPRSから構
成される。
【0132】モジュールMDL内において、細長い蛍光
管LPは、液晶表示パネルPNLの長辺の一方に実装さ
れたドレイン側回路基板PCB1およびテープキャリア
パッケージTCP1の下のスペースに配置されている。
これにより、モジュールMDLの外形寸法を小さくする
ことができるので、モジュールMDLを小型化、軽量化
することができ、製造コストを低減することができる。
管LPは、液晶表示パネルPNLの長辺の一方に実装さ
れたドレイン側回路基板PCB1およびテープキャリア
パッケージTCP1の下のスペースに配置されている。
これにより、モジュールMDLの外形寸法を小さくする
ことができるので、モジュールMDLを小型化、軽量化
することができ、製造コストを低減することができる。
【0133】ゴムブッシュGB1、GB2は、1本の冷
陰極蛍光管LPとランプケーブルLPC1、LPC2の
両方を保持する。すなわち、蛍光管LPは、ゴムブッシ
ュGB1、GB2にあけられた穴(内径の大きい穴と小
さい穴を連結した図40(B)に示すような略鍵穴形
状)GBHの内径の大きい方の穴HLに挿入されて保持
され、蛍光管LPの一端に接続されたランプケーブルL
PC1は、ゴムブッシュGB2に設けられた溝GBD内
に挿入されて保持され、さらに、ランプケーブルLPC
1と同一方向に引き出されるランプケーブルLPC2
は、ケーブル引出側のゴムブッシュGB2の穴GBHの
内径の小さい方の穴HSに挿入されて保持される。な
お、穴GBHの主部はゴムブッシュGB1、GB2を貫
通していないが、少なくともケーブル引出側のゴムブッ
シュGB2には、ランプケーブルLPC2をゴムブッシ
ュGB2から引き出すために、穴GBHの小さい穴HS
に連通して内径の小さい貫通穴が形成されている。この
ような構成により、2本のランプケーブルを1方向に引
き出すとき、従来技術では、ランプケーブルを通すスペ
ースがなく、かつ、ランプケーブルをゴムブッシュに通
さないため、ランプケーブルがモジュールからはみ出し
たが、本実施例では、ランプケーブルLPC1が下側ケ
ースMCAからはみ出さないので、モジュールMDLを
省スペース化することができ、モジュールMDLを小型
化、軽量化することができ、製造コストを低減すること
ができる。また、ゴムブッシュGB1、GB2によって
蛍光管LPとランプケーブルLPCの両方を保持するの
で、ランプケーブルLPCの保持力によって、蛍光管L
Pを保持しているゴムブッシュGB1、GB2が保持さ
れるので、蛍光管LPの保持性を向上することができ
る。なお、ゴムブッシュGB1は蛍光管LPと1本のラ
ンプケーブルLPC1を保持し、ゴムブッシュGB2は
蛍光管LPと2本のランプケーブルLPC1、LPC2
を保持するが、部品の種類を減らすために、ゴムブッシ
ュGB1はゴムブッシュGB2と同様の形状のものを共
用している。
陰極蛍光管LPとランプケーブルLPC1、LPC2の
両方を保持する。すなわち、蛍光管LPは、ゴムブッシ
ュGB1、GB2にあけられた穴(内径の大きい穴と小
さい穴を連結した図40(B)に示すような略鍵穴形
状)GBHの内径の大きい方の穴HLに挿入されて保持
され、蛍光管LPの一端に接続されたランプケーブルL
PC1は、ゴムブッシュGB2に設けられた溝GBD内
に挿入されて保持され、さらに、ランプケーブルLPC
1と同一方向に引き出されるランプケーブルLPC2
は、ケーブル引出側のゴムブッシュGB2の穴GBHの
内径の小さい方の穴HSに挿入されて保持される。な
お、穴GBHの主部はゴムブッシュGB1、GB2を貫
通していないが、少なくともケーブル引出側のゴムブッ
シュGB2には、ランプケーブルLPC2をゴムブッシ
ュGB2から引き出すために、穴GBHの小さい穴HS
に連通して内径の小さい貫通穴が形成されている。この
ような構成により、2本のランプケーブルを1方向に引
き出すとき、従来技術では、ランプケーブルを通すスペ
ースがなく、かつ、ランプケーブルをゴムブッシュに通
さないため、ランプケーブルがモジュールからはみ出し
たが、本実施例では、ランプケーブルLPC1が下側ケ
ースMCAからはみ出さないので、モジュールMDLを
省スペース化することができ、モジュールMDLを小型
化、軽量化することができ、製造コストを低減すること
ができる。また、ゴムブッシュGB1、GB2によって
蛍光管LPとランプケーブルLPCの両方を保持するの
で、ランプケーブルLPCの保持力によって、蛍光管L
Pを保持しているゴムブッシュGB1、GB2が保持さ
れるので、蛍光管LPの保持性を向上することができ
る。なお、ゴムブッシュGB1は蛍光管LPと1本のラ
ンプケーブルLPC1を保持し、ゴムブッシュGB2は
蛍光管LPと2本のランプケーブルLPC1、LPC2
を保持するが、部品の種類を減らすために、ゴムブッシ
ュGB1はゴムブッシュGB2と同様の形状のものを共
用している。
【0134】なお、蛍光管LPとランプケーブルLPC
を保持するための、ゴムブッシュGB1、GB2に設け
る穴あるいは溝の形状は、図示したものに限らない。例
えば、蛍光管LP、2本のランプケーブルLPCを保持
する穴あるいは溝はそれぞれ独立に設けてもよいし、蛍
光管LPと1本または2本のランプケーブルLPCの穴
あるいは溝を適宜共通させてもよい。また、ゴムブッシ
ュGB1は蛍光管LPと1本のランプケーブルLPC1
を保持する穴あるいは溝を有し、ゴムブッシュGB2は
蛍光管LPと2本のランプケーブルLPC1、LPC2
を保持する穴あるいは溝を有するというように、ゴムブ
ッシュGB1とゴムブッシュGB2とで異なる形状のも
のを使用してもよい。
を保持するための、ゴムブッシュGB1、GB2に設け
る穴あるいは溝の形状は、図示したものに限らない。例
えば、蛍光管LP、2本のランプケーブルLPCを保持
する穴あるいは溝はそれぞれ独立に設けてもよいし、蛍
光管LPと1本または2本のランプケーブルLPCの穴
あるいは溝を適宜共通させてもよい。また、ゴムブッシ
ュGB1は蛍光管LPと1本のランプケーブルLPC1
を保持する穴あるいは溝を有し、ゴムブッシュGB2は
蛍光管LPと2本のランプケーブルLPC1、LPC2
を保持する穴あるいは溝を有するというように、ゴムブ
ッシュGB1とゴムブッシュGB2とで異なる形状のも
のを使用してもよい。
【0135】《蛍光管LP、ランプケーブルLPC、ゴ
ムブッシュGBの下側ケースMCAへの収納》図39
(A)は、下側ケースMCA内にバックライトBL(蛍
光管LP、ランプケーブルLPC、ゴムブッシュGB、
導光板GLB)が収納・実装された状態を示す上面図、
(B)は(A)のB−B切断線における断面図、(C)
は(A)のC−C切断線における断面図である。
ムブッシュGBの下側ケースMCAへの収納》図39
(A)は、下側ケースMCA内にバックライトBL(蛍
光管LP、ランプケーブルLPC、ゴムブッシュGB、
導光板GLB)が収納・実装された状態を示す上面図、
(B)は(A)のB−B切断線における断面図、(C)
は(A)のC−C切断線における断面図である。
【0136】下側ケースMCAの内面(上面)を示す図
37において、MBは導光板GLBの保持部、MLは蛍
光管LPの収納部、MGはゴムブッシュGBの収納部、
MC1はランプケーブルLPC1の収納部、MC2はラ
ンプケーブルLPC2の収納部である。
37において、MBは導光板GLBの保持部、MLは蛍
光管LPの収納部、MGはゴムブッシュGBの収納部、
MC1はランプケーブルLPC1の収納部、MC2はラ
ンプケーブルLPC2の収納部である。
【0137】バックライトBLは、図39(A)〜
(C)に示すように、バックライト収納ケースである下
側ケースMCA内に収納される。すなわち、蛍光管LP
とランプケーブルLPCとを保持したゴムブッシュGB
1、GB2は、ゴムブッシュGB1、GB2がぴったり
はまるように形成された図37に示す収納部MGにはめ
込まれ、蛍光管LPは下側ケースMCAと非接触で収納
部ML内に収納される。ランプケーブルLPC1、LC
2は、ランプケーブルLPC1、2の形状にほぼぴった
り沿うように下側ケースMCAに形成された溝から成る
収納部MC1、MC2に収納される。インバータIVに
接続される先端部に近い、すなわち、ゴムブッシュGB
2以降の、ランプケーブルLPC1、ランプケーブルL
PC2は、回路基板PCB2の長軸方向から回路基板P
CB2の長軸方向にほぼ垂直に方向を変え(図1、図3
9参照)、取付穴MH3(図37参照)と回路基板PC
B2との間のスペースに収納される。ランプケーブルL
PC1、LP2の先端部にはインバータIVが接続さ
れ、インバータIVは、図39(A)に示すように、回
路基板PCB2の横に設けたインバータ収納部MIに収
納される。このように、モジュールMDをパソコン等の
応用製品に組み込んだ場合、ランプケーブルLPCがモ
ジュールの外側の側面を通ったり、インバータIVがモ
ジュールMDの外側にはみ出ることなく、バックライト
BLの蛍光管LP、ランプケーブルLPC、ゴムブッシ
ュGB、インバータIVをコンパクトに収納、実装する
ことができ、モジュールMDLを小型化、軽量化するこ
とができ、製造コストを低減することができる。
(C)に示すように、バックライト収納ケースである下
側ケースMCA内に収納される。すなわち、蛍光管LP
とランプケーブルLPCとを保持したゴムブッシュGB
1、GB2は、ゴムブッシュGB1、GB2がぴったり
はまるように形成された図37に示す収納部MGにはめ
込まれ、蛍光管LPは下側ケースMCAと非接触で収納
部ML内に収納される。ランプケーブルLPC1、LC
2は、ランプケーブルLPC1、2の形状にほぼぴった
り沿うように下側ケースMCAに形成された溝から成る
収納部MC1、MC2に収納される。インバータIVに
接続される先端部に近い、すなわち、ゴムブッシュGB
2以降の、ランプケーブルLPC1、ランプケーブルL
PC2は、回路基板PCB2の長軸方向から回路基板P
CB2の長軸方向にほぼ垂直に方向を変え(図1、図3
9参照)、取付穴MH3(図37参照)と回路基板PC
B2との間のスペースに収納される。ランプケーブルL
PC1、LP2の先端部にはインバータIVが接続さ
れ、インバータIVは、図39(A)に示すように、回
路基板PCB2の横に設けたインバータ収納部MIに収
納される。このように、モジュールMDをパソコン等の
応用製品に組み込んだ場合、ランプケーブルLPCがモ
ジュールの外側の側面を通ったり、インバータIVがモ
ジュールMDの外側にはみ出ることなく、バックライト
BLの蛍光管LP、ランプケーブルLPC、ゴムブッシ
ュGB、インバータIVをコンパクトに収納、実装する
ことができ、モジュールMDLを小型化、軽量化するこ
とができ、製造コストを低減することができる。
【0138】なお、本実施例では蛍光管LPを1本配置
したが、2本以上配置してもよく、また、設置場所も導
光板GLBの短辺側に設置してもよい。
したが、2本以上配置してもよく、また、設置場所も導
光板GLBの短辺側に設置してもよい。
【0139】《導光板GLBの下側ケースMCAへの収
納》図41は、下側ケースMCA、導光板GLB、蛍光
管LP、ランプケーブルLPC等の要部断面図である。
納》図41は、下側ケースMCA、導光板GLB、蛍光
管LP、ランプケーブルLPC等の要部断面図である。
【0140】従来の導光板は、モジュール内での保持用
の無駄な領域が多く、有効発光部の寸法より大幅に大き
かったが、本実施例の導光板GLBは、図39(A)に
示すように四角形状(長方形状)をしており、導光板G
LBの全体の寸法を、発光部の寸法にできる限り近付け
ている。導光板GLBの3辺は、ほぼぴったりはまるよ
うに形成された下側ケースMCAの導光板用収納部の内
壁に保持され、蛍光管LP側の導光板GLBの残りの1
辺は、導光板GLBと蛍光管LPとの間の下側ケースM
CAの内面(上面)におけるゴムブッシュGB近傍に、
該下側ケースMCAと一体に形成された2個の微小な突
起(爪)PJによって保持される。突起PJにより、導
光板GLBの蛍光管LP側への移動を防止し、導光板G
LBが蛍光管LPに当たって蛍光管LPを破損するのが
防止される。なお、ランプ反射シートLSは取り付ける
前は長方形状をしており、取り付け後は、ランプ反射シ
ートLSの長辺の端部が反射シートRFSの下面端部に
接着され、蛍光管LPを全長に渡って覆い、もう一方の
長辺の端部がプリズムシートPRSの上面端部に載置さ
れ、保持される。ランプ反射シートLSは、断面形状が
U字状で、突起PJの内側に配置されるような長さに形
成されている。突起PJは、光の利用効率をなるべく低
減させないために、なるべく微小に形成する。
の無駄な領域が多く、有効発光部の寸法より大幅に大き
かったが、本実施例の導光板GLBは、図39(A)に
示すように四角形状(長方形状)をしており、導光板G
LBの全体の寸法を、発光部の寸法にできる限り近付け
ている。導光板GLBの3辺は、ほぼぴったりはまるよ
うに形成された下側ケースMCAの導光板用収納部の内
壁に保持され、蛍光管LP側の導光板GLBの残りの1
辺は、導光板GLBと蛍光管LPとの間の下側ケースM
CAの内面(上面)におけるゴムブッシュGB近傍に、
該下側ケースMCAと一体に形成された2個の微小な突
起(爪)PJによって保持される。突起PJにより、導
光板GLBの蛍光管LP側への移動を防止し、導光板G
LBが蛍光管LPに当たって蛍光管LPを破損するのが
防止される。なお、ランプ反射シートLSは取り付ける
前は長方形状をしており、取り付け後は、ランプ反射シ
ートLSの長辺の端部が反射シートRFSの下面端部に
接着され、蛍光管LPを全長に渡って覆い、もう一方の
長辺の端部がプリズムシートPRSの上面端部に載置さ
れ、保持される。ランプ反射シートLSは、断面形状が
U字状で、突起PJの内側に配置されるような長さに形
成されている。突起PJは、光の利用効率をなるべく低
減させないために、なるべく微小に形成する。
【0141】このように導光板GLBの寸法を有効発光
部の寸法にできる限り近付け、できる限り小さくするこ
とにより、従来の導光板の占めていたスペースに電子部
品を実装することができ、かつ、下側ケースMCAと一
体に設けた突起PJにより導光板GLBを保持すること
により、小さいスペースで導光板GLBを保持すること
ができるので、モジュールMDLを小型化、軽量化する
ことができ、製造コストを低減することができる。換言
すれば、モジュールMDLの小型化を実現しつつ、導光
板GLBの発光効率を向上することができる。
部の寸法にできる限り近付け、できる限り小さくするこ
とにより、従来の導光板の占めていたスペースに電子部
品を実装することができ、かつ、下側ケースMCAと一
体に設けた突起PJにより導光板GLBを保持すること
により、小さいスペースで導光板GLBを保持すること
ができるので、モジュールMDLを小型化、軽量化する
ことができ、製造コストを低減することができる。換言
すれば、モジュールMDLの小型化を実現しつつ、導光
板GLBの発光効率を向上することができる。
【0142】なお、突起PJは、必ずしも下側ケースM
CAと一体に設けなくてもよく、金属等の別部材で形成
した突起を下側ケースMCAに取り付けてもよい。
CAと一体に設けなくてもよく、金属等の別部材で形成
した突起を下側ケースMCAに取り付けてもよい。
【0143】《拡散シートSPS》拡散シートSPS
は、導光板BLBの上に載置され、導光板GLBの上面
から発せられる光を拡散し、液晶表示パネルPNLに均
一に光を照射する。
は、導光板BLBの上に載置され、導光板GLBの上面
から発せられる光を拡散し、液晶表示パネルPNLに均
一に光を照射する。
【0144】《プリズムシートPRS》プリズムシート
PRSは、拡散シートSPSの上に載置され、下面は平
滑面で、上面がプリズム面となっている。プリズム面
は、例えば、互いに平行な直線状に配列された断面形状
がV字状の複数本の溝から成る。プリズムシートPRS
は、拡散シートSPSから広い角度範囲にわたって拡散
される光をプリズムシートPRSの法線方向に集めるこ
とにより、バックライトBLの輝度を向上させることが
できる。したがって、バックライトBLを低消費電力化
することができ、その結果、モジュールMDLを小型
化、軽量化することができ、製造コストを低減すること
ができる。
PRSは、拡散シートSPSの上に載置され、下面は平
滑面で、上面がプリズム面となっている。プリズム面
は、例えば、互いに平行な直線状に配列された断面形状
がV字状の複数本の溝から成る。プリズムシートPRS
は、拡散シートSPSから広い角度範囲にわたって拡散
される光をプリズムシートPRSの法線方向に集めるこ
とにより、バックライトBLの輝度を向上させることが
できる。したがって、バックライトBLを低消費電力化
することができ、その結果、モジュールMDLを小型
化、軽量化することができ、製造コストを低減すること
ができる。
【0145】《反射シートRFS》反射シートRFS
は、導光板GLBの下に配置され、導光板GLBの下面
から発せられる光を液晶表示パネルPNLの方へ反射さ
せる。
は、導光板GLBの下に配置され、導光板GLBの下面
から発せられる光を液晶表示パネルPNLの方へ反射さ
せる。
【0146】《導光板GLBおよび液晶表示パネルPN
Lの押さえ構造》図42は、導光板GLBおよび液晶表
示パネルPNLの押さえ構造を示すモジュールMDLの
要部断面図である。
Lの押さえ構造》図42は、導光板GLBおよび液晶表
示パネルPNLの押さえ構造を示すモジュールMDLの
要部断面図である。
【0147】図42に示すように、プリズムシートPR
Sと拡散シートSPSの寸法が導光板GLBの寸法より
大きく、プリズムシートPRSと拡散シートSPSの端
部が導光板GLBの端部より出ており(オーバーハング
させ)、下側ケースMCAの側壁の上にかかっている。
このプリズムシートPRSと拡散シートSPSのオーバ
ーハング部と下側ケースMCAの側壁の上にゴムクッシ
ョンGCとゴムから成る遮光スペーサILSが配置さ
れ、液晶表示パネルPNLの上部透明ガラス基板SUB
2を加圧し、保持するようになっている(後述の《液晶
表示パネルPNLの押さえ構造》と図44参照)。これ
により、プリズムシートPRSと拡散シートSPSの両
方あるいは拡散シートSPSが、導光板GLBと下側ケ
ースMCAとの間の間隙に入り込み、導光板GLBのか
たつきが防止され、導光板GLBがモジュールMDL内
でしっかりと保持される。図42に示す構造により、ゴ
ムクッションGCおよび遮光スペーサILSの圧力がプ
リズムシートPRSと拡散シートSPSを介して下側ケ
ースMCAに加わり、液晶表示パネルPNLがモジュー
ルMDL内で確実に保持され、導光板GLB、液晶表示
パネルPNL等の保持力が向上し、製品の信頼性を向上
することができる。
Sと拡散シートSPSの寸法が導光板GLBの寸法より
大きく、プリズムシートPRSと拡散シートSPSの端
部が導光板GLBの端部より出ており(オーバーハング
させ)、下側ケースMCAの側壁の上にかかっている。
このプリズムシートPRSと拡散シートSPSのオーバ
ーハング部と下側ケースMCAの側壁の上にゴムクッシ
ョンGCとゴムから成る遮光スペーサILSが配置さ
れ、液晶表示パネルPNLの上部透明ガラス基板SUB
2を加圧し、保持するようになっている(後述の《液晶
表示パネルPNLの押さえ構造》と図44参照)。これ
により、プリズムシートPRSと拡散シートSPSの両
方あるいは拡散シートSPSが、導光板GLBと下側ケ
ースMCAとの間の間隙に入り込み、導光板GLBのか
たつきが防止され、導光板GLBがモジュールMDL内
でしっかりと保持される。図42に示す構造により、ゴ
ムクッションGCおよび遮光スペーサILSの圧力がプ
リズムシートPRSと拡散シートSPSを介して下側ケ
ースMCAに加わり、液晶表示パネルPNLがモジュー
ルMDL内で確実に保持され、導光板GLB、液晶表示
パネルPNL等の保持力が向上し、製品の信頼性を向上
することができる。
【0148】ここでは、プリズムシートPRSと拡散シ
ートSPSの両方を導光板GLBからオーバーハングさ
せたが、いずれか一方をオーバーハングさせてもよい。
また、ここでは、導光板GLBの4辺全周にオーバーハ
ングさせたが、必ずしも4辺全周にオーバーハングさせ
なくてもよく、1〜3辺だけでも効果がある。
ートSPSの両方を導光板GLBからオーバーハングさ
せたが、いずれか一方をオーバーハングさせてもよい。
また、ここでは、導光板GLBの4辺全周にオーバーハ
ングさせたが、必ずしも4辺全周にオーバーハングさせ
なくてもよく、1〜3辺だけでも効果がある。
【0149】《液晶表示パネルPNLの押さえ構造》図
45は、従来の液晶表示モジュールMDLにおける液晶
表示パネルPNLの押さえ構造を示す要部断面図であ
る。図44は、本発明の一実施例の液晶表示モジュール
MDLにおける液晶表示パネルPNLの押さえ構造を示
す要部断面図である。
45は、従来の液晶表示モジュールMDLにおける液晶
表示パネルPNLの押さえ構造を示す要部断面図であ
る。図44は、本発明の一実施例の液晶表示モジュール
MDLにおける液晶表示パネルPNLの押さえ構造を示
す要部断面図である。
【0150】従来の液晶表示モジュールMDLにおいて
は、図45に示すように、液晶表示パネルPNLをモジ
ュールMDL内で固定するのに、液晶表示パネルPNL
を構成する2枚の透明ガラス基板の両方をゴムクッショ
ンGCを介して押さえ込んでいた。すなわち、《シール
ドケースSHD》のところで詳述したように、ゴムクッ
ションGCの弾性を利用して、シールドケースSHDを
装置内部方向に押し込むことにより、シールドケースS
HDと下側ケースMCAの各固定部材により固定される
(すなわち、固定用フックHKが固定用突起HPにひっ
かかり、また、固定用爪NLが内側に折り曲げられ、固
定用凹部NRに挿入される)。したがって、従来は、2
枚の透明ガラス基板がゴムクッションGCを介して強く
押されるので、液晶表示パネルPNLの2枚の透明ガラ
ス基板間の液晶のギャップが部分的に変化し、表示むら
が生じる。したがって、液晶表示パネルPNLをあまり
強く押さえることができず、機械的強度が十分確保でき
なかった。これに対して、本発明では、図44に示すよ
うに、液晶表示パネルPNLを構成する2枚の透明ガラ
ス基板の寸法を変え、すなわち、端子が配置されていな
い辺(インターフェイス回路基板PCB3側の辺)につ
いても、透明ガラス基板をもう一方の透明ガラス基板よ
り突出させて、液晶表示パネルPNLの3辺にわたって
1枚ガラス板部を設け、片方の透明ガラス基板のみを該
1枚ガラス板部に載せたゴムクッションGCを介して押
さえるので、強く押さえても2枚の透明ガラス基板間の
ギャップが変化せず、表示むらが生じない。したがっ
て、液晶表示パネルPNLの押さえ力を増すことがで
き、したがって、機械的強度が向上し、信頼性を向上で
きる。また、液晶表示パネルPNLの1枚ガラス板部の
上面と金属製シールドケースSHDの下面(内面)との
間には、両面粘着テープBATが介在され、両者が固定
されている。なお、図44は、液晶表示パネルPNLの
押さえ構造の概略を示す図で、実際は、ゴムクッション
GCと下側ケースMCAとの間には導光板GLBが配置
されている。
は、図45に示すように、液晶表示パネルPNLをモジ
ュールMDL内で固定するのに、液晶表示パネルPNL
を構成する2枚の透明ガラス基板の両方をゴムクッショ
ンGCを介して押さえ込んでいた。すなわち、《シール
ドケースSHD》のところで詳述したように、ゴムクッ
ションGCの弾性を利用して、シールドケースSHDを
装置内部方向に押し込むことにより、シールドケースS
HDと下側ケースMCAの各固定部材により固定される
(すなわち、固定用フックHKが固定用突起HPにひっ
かかり、また、固定用爪NLが内側に折り曲げられ、固
定用凹部NRに挿入される)。したがって、従来は、2
枚の透明ガラス基板がゴムクッションGCを介して強く
押されるので、液晶表示パネルPNLの2枚の透明ガラ
ス基板間の液晶のギャップが部分的に変化し、表示むら
が生じる。したがって、液晶表示パネルPNLをあまり
強く押さえることができず、機械的強度が十分確保でき
なかった。これに対して、本発明では、図44に示すよ
うに、液晶表示パネルPNLを構成する2枚の透明ガラ
ス基板の寸法を変え、すなわち、端子が配置されていな
い辺(インターフェイス回路基板PCB3側の辺)につ
いても、透明ガラス基板をもう一方の透明ガラス基板よ
り突出させて、液晶表示パネルPNLの3辺にわたって
1枚ガラス板部を設け、片方の透明ガラス基板のみを該
1枚ガラス板部に載せたゴムクッションGCを介して押
さえるので、強く押さえても2枚の透明ガラス基板間の
ギャップが変化せず、表示むらが生じない。したがっ
て、液晶表示パネルPNLの押さえ力を増すことがで
き、したがって、機械的強度が向上し、信頼性を向上で
きる。また、液晶表示パネルPNLの1枚ガラス板部の
上面と金属製シールドケースSHDの下面(内面)との
間には、両面粘着テープBATが介在され、両者が固定
されている。なお、図44は、液晶表示パネルPNLの
押さえ構造の概略を示す図で、実際は、ゴムクッション
GCと下側ケースMCAとの間には導光板GLBが配置
されている。
【0151】なお、図44に示した実施例では、先に述
べたプリズムシートPRSをオーバーハングさせること
に限定されるものではないので、プリズムシートPRS
を導光板GLBにオーバーハングさせていない。
べたプリズムシートPRSをオーバーハングさせること
に限定されるものではないので、プリズムシートPRS
を導光板GLBにオーバーハングさせていない。
【0152】以上本発明を実施例に基づいて具体的に説
明したが、本発明は上記実施例に限定されるものではな
く、その要旨を逸脱しない範囲において種々変更可能で
あることは勿論である。
明したが、本発明は上記実施例に限定されるものではな
く、その要旨を逸脱しない範囲において種々変更可能で
あることは勿論である。
【0153】
【発明の効果】以上説明したように、本発明によれば、
発熱部の放熱性が向上し、回路の高密度実装性、および
コンパクト性を向上することができ、多階調化、単一電
源化、コンパクト実装を実現する回路を有する液晶表示
装置を提供することができる。また、電子部品の点数を
低減することができるので、材料費用を低減することが
でき、かつ、作業工程数を減少することができる。した
がって、製造コストを低減することができると共に、製
品の信頼性を向上することができる。
発熱部の放熱性が向上し、回路の高密度実装性、および
コンパクト性を向上することができ、多階調化、単一電
源化、コンパクト実装を実現する回路を有する液晶表示
装置を提供することができる。また、電子部品の点数を
低減することができるので、材料費用を低減することが
でき、かつ、作業工程数を減少することができる。した
がって、製造コストを低減することができると共に、製
品の信頼性を向上することができる。
【図1】本発明を適用したアクティブ・マトリックス方
式のカラー液晶表示装置の液晶表示モジュールの分解斜
視図である。
式のカラー液晶表示装置の液晶表示モジュールの分解斜
視図である。
【図2】液晶表示部の一画素とその周辺を示す要部平面
図である。
図である。
【図3】図2の3−3切断線における1画素とその周辺
を示す断面図である。
を示す断面図である。
【図4】図2の4−4切断線における付加容量Caddの
断面図である。
断面図である。
【図5】図2に示す画素を複数配置した液晶表示部の要
部平面図である。
部平面図である。
【図6】図2に示す画素の層g2、ASのみを描いた平
面図である。
面図である。
【図7】図2に示す画素の層d1、d2、d3のみを描
いた平面図である。
いた平面図である。
【図8】図2に示す画素の画素電極層ITO1、遮光膜
BMおよびカラーフィルタ層FILのみを描いた平面図
である。
BMおよびカラーフィルタ層FILのみを描いた平面図
である。
【図9】図5に示す画素配列の画素電極層、遮光膜およ
びカラーフィルタ層のみを描いた要部平面図である。
びカラーフィルタ層のみを描いた要部平面図である。
【図10】ゲート端子GTMとゲート配線GLの接続部
近辺を示す平面と断面の図である。
近辺を示す平面と断面の図である。
【図11】ドレイン端子DTMと映像信号線DLとの接
続部付近を示す平面と断面の図である。
続部付近を示す平面と断面の図である。
【図12】アクティブ・マトリックス方式のカラー液晶
表示装置の液晶表示部を示す等価回路図である。
表示装置の液晶表示部を示す等価回路図である。
【図13】図2に示す画素の等価回路図である。
【図14】基板SUB1側の工程A〜Cの製造工程を示
す画素部とゲート端子部の断面図のフローチャートであ
る。
す画素部とゲート端子部の断面図のフローチャートであ
る。
【図15】基板SUB1側の工程D〜Fの製造工程を示
す画素部とゲート端子部の断面図のフローチャートであ
る。
す画素部とゲート端子部の断面図のフローチャートであ
る。
【図16】基板SUB1側の工程G〜Iの製造工程を示
す画素部とゲート端子部の断面図のフローチャートであ
る。
す画素部とゲート端子部の断面図のフローチャートであ
る。
【図17】表示パネルのマトリクス周辺部の構成を説明
するための平面図である。
するための平面図である。
【図18】図17の周辺部をやや誇張し更に具体的に説
明するためのパネル平面図である。
明するためのパネル平面図である。
【図19】上下基板の電気的接続部を含む表示パネルの
角部の拡大平面図である。
角部の拡大平面図である。
【図20】マトリクスの画素部を中央に、両側にパネル
角付近と映像信号端子部付近を示す断面図である。
角付近と映像信号端子部付近を示す断面図である。
【図21】左側に走査信号端子、右側に外部接続端子の
無いパネル縁部分を示す断面図である。
無いパネル縁部分を示す断面図である。
【図22】駆動回路を構成する集積回路チップCHIが
フレキシブル配線基板に搭載されたテープキャリアパッ
ケージTCPの断面構造を示す図である。
フレキシブル配線基板に搭載されたテープキャリアパッ
ケージTCPの断面構造を示す図である。
【図23】テープキャリアパッケージTCPを表示パネ
ルPNLの映像信号回路用端子DTMに接続した状態を
示す要部断面図である。
ルPNLの映像信号回路用端子DTMに接続した状態を
示す要部断面図である。
【図24】シールドケースSHD内に液晶表示パネルP
NLと回路基板PCB1〜3が組み込まれた下面図、A
−A切断線における断面図、A−A切断線における断面
図、B−B切断線における断面図、C−C切断線におけ
る断面図、D−D切断線における断面図である。
NLと回路基板PCB1〜3が組み込まれた下面図、A
−A切断線における断面図、A−A切断線における断面
図、B−B切断線における断面図、C−C切断線におけ
る断面図、D−D切断線における断面図である。
【図25】シールドケースSHDの上面図、前側面図、
後側面図、右側面図、左側面図である。
後側面図、右側面図、左側面図である。
【図26】液晶表示パネルPNLと、テープキャリアパ
ッケージTCPを実装した回路基板PCB1〜3の下面
図、A−A切断線における断面図、B−B切断線におけ
る断面図、C−C切断線における断面図、D−D切断線
における断面図である。
ッケージTCPを実装した回路基板PCB1〜3の下面
図、A−A切断線における断面図、B−B切断線におけ
る断面図、C−C切断線における断面図、D−D切断線
における断面図である。
【図27】テープキャリアパッケージTCPを実装しな
い回路基板PCB1〜3の詳細下面図である。
い回路基板PCB1〜3の詳細下面図である。
【図28】絶縁シートINS1〜3の上面図、A−A切
断線における断面図、B−B切断線における断面図、C
−C切断線における断面図である。
断線における断面図、B−B切断線における断面図、C
−C切断線における断面図である。
【図29】(A)はインターフェイス回路基板PCB3
の上面図、(B)は下面図である。
の上面図、(B)は下面図である。
【図30】インターフェイス回路基板PCB3に搭載し
たハイブリッド集積回路HIの横側面図、前側面図であ
る。
たハイブリッド集積回路HIの横側面図、前側面図であ
る。
【図31】ゲート側回路基板PCB1の下面図である。
【図32】ゲート側回路基板PCB2の下面図である。
【図33】テープキャリアパッケージTCPの平面(下
面)図である。
面)図である。
【図34】複数枚実装したTCPの平面(下面)図、側
面図である。
面図である。
【図35】(A)、(B)、(C)はそれぞれジョイナ
JN1〜3の平面図である。
JN1〜3の平面図である。
【図36】実装したジョイナJN1、JN2の平面図、
側面図である。
側面図である。
【図37】下側ケースMCAの上面図、前側面図、後側
面図、右側面図、左側面図である。
面図、右側面図、左側面図である。
【図38】下側ケースMCAの下面図である。
【図39】(A)は下側ケースMCA内に収納した導光
板GLB、蛍光管LP、ゴムブッシュGB等の上面図、
(B)はB−B切断線における断面図、(C)はC−C
切断線における断面図である。
板GLB、蛍光管LP、ゴムブッシュGB等の上面図、
(B)はB−B切断線における断面図、(C)はC−C
切断線における断面図である。
【図40】(A)はバックライトBL(蛍光管LP、ラ
ンプケーブルLPC、ゴムブッシュGB)の要部上面
図、(B)はA−A切断線における断面図である。
ンプケーブルLPC、ゴムブッシュGB)の要部上面
図、(B)はA−A切断線における断面図である。
【図41】下側ケースMCA内に収納したバックライト
BL(導光板GLB、蛍光管LP等)の要部断面図であ
る。
BL(導光板GLB、蛍光管LP等)の要部断面図であ
る。
【図42】導光板GLBと液晶表示パネルPNLの押さ
え構造を示す液晶表示モジュールMDの要部断面図であ
る。
え構造を示す液晶表示モジュールMDの要部断面図であ
る。
【図43】液晶表示パネルPNLと、テープキャリアパ
ッケージTCPを実装した回路基板PCB1〜3とゴム
クッションGCの下面図である。
ッケージTCPを実装した回路基板PCB1〜3とゴム
クッションGCの下面図である。
【図44】シールドケースSHD、液晶表示パネルPN
L、ゴムクッションGC、下側ケースMCAの実装状態
を示す要部断面図である。
L、ゴムクッションGC、下側ケースMCAの実装状態
を示す要部断面図である。
【図45】シールドケースSHD、液晶表示パネルPN
L、ゴムクッションGC、下側ケースMCAの従来の実
装状態を示す要部断面図である。
L、ゴムクッションGC、下側ケースMCAの従来の実
装状態を示す要部断面図である。
【図46】従来の液晶表示モジュールMDLの取付穴S
Hを示す図である。
Hを示す図である。
【図47】液晶表示モジュールMDLを実装したノート
ブック型のパソコン、あるいはワープロの斜視図であ
る。
ブック型のパソコン、あるいはワープロの斜視図であ
る。
MCA…下側ケース、MLC…切欠き、HI…ハイブリ
ッド集積回路、PCB3…回路基板、EL…電子部品。
ッド集積回路、PCB3…回路基板、EL…電子部品。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鳥山 良男 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内 (72)発明者 小林 直人 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内 (72)発明者 鎗田 克彦 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 近藤 裕則 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内
Claims (5)
- 【請求項1】発熱部に対応する箇所に切欠きを設けたケ
ースを有することを特徴とする液晶表示装置。 - 【請求項2】液晶表示パネルと、前記液晶表示パネルの
外周部の3方または4方に配置した回路基板と、ケース
とを有する液晶表示装置において、前記回路基板上の発
熱部に対応する箇所の前記ケースに切欠きを設けたこと
を特徴とする液晶表示装置。 - 【請求項3】液晶表示パネルと、前記液晶表示パネルの
外周部の3方または4方に配置した回路基板と、前記液
晶表示パネルの下に配置したバックライトと、前記液晶
表示パネルと前記回路基板とを収納する金属製シールド
ケースと、前記バックライトを収納する一体成型により
形成されたモールドケースとを有し、前記金属製シール
ドケースと前記モールドケースとを一体化して成る液晶
表示装置において、前記回路基板上に設けた発熱部に対
応する箇所の前記モールドケースに切欠きを設けたこと
を特徴とする液晶表示装置。 - 【請求項4】液晶表示パネルと、前記液晶表示パネルの
駆動用回路を形成した回路基板とを有する液晶表示装置
において、前記回路の一部をハイブリッド集積化したハ
イブリッド集積回路を前記回路基板に実装したことを特
徴とする液晶表示装置。 - 【請求項5】前記回路基板と前記ハイブリッド集積回路
との間の前記回路基板上に電子部品を実装したことを特
徴とする請求項4記載の液晶表示装置。
Priority Applications (16)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7505694A JPH07281160A (ja) | 1994-04-13 | 1994-04-13 | 液晶表示装置 |
TW084102629A TW386173B (en) | 1994-04-13 | 1995-03-18 | Liquid crystal display device and information processing device |
US08/419,000 US5640216A (en) | 1994-04-13 | 1995-04-07 | Liquid crystal display device having video signal driving circuit mounted on one side and housing |
CNB021543224A CN100354717C (zh) | 1994-04-13 | 1995-04-13 | 液晶显示器 |
KR1019950008604A KR100299388B1 (ko) | 1994-04-13 | 1995-04-13 | 액정표시장치및정보처리장치 |
CNB2006101006015A CN100426093C (zh) | 1994-04-13 | 1995-04-13 | 液晶显示器 |
CN95105740A CN1100280C (zh) | 1994-04-13 | 1995-04-13 | 液晶显示器和数据处理装置 |
US08/780,237 US5805249A (en) | 1994-04-13 | 1997-01-08 | Liquid crystal display device having video signal driving circuit mounted on one side |
US08/816,145 US5815224A (en) | 1994-04-13 | 1997-03-12 | Liquid crystal display device having video signal driving circuit mounted on one side |
KR1019970011634A KR100312256B1 (ko) | 1994-04-13 | 1997-03-31 | 액정표시장치 |
US09/120,278 US5946062A (en) | 1994-04-13 | 1998-07-22 | Liquid crystal display device video having signal driving circuit mounted on one side |
US09/928,496 USRE38516E1 (en) | 1994-04-13 | 2001-08-14 | Liquid crystal display with casing structure |
US10/834,233 USRE40130E1 (en) | 1994-04-13 | 2004-04-29 | Liquid crystal display device video having signal driving circuit mounted on one side |
US11/247,137 USRE41305E1 (en) | 1994-04-13 | 2005-10-12 | Liquid crystal display device having a mold case and rubber bushes for receiving ends of a fluorescent tube enabling connection of lamp cables thereat |
US11/247,142 USRE41306E1 (en) | 1994-04-13 | 2005-10-12 | Liquid crystal display device having rubber bushes for receiving ends of a fluorescent tube and enabling connection of lamp cables thereat |
US11/980,697 USRE41732E1 (en) | 1994-04-13 | 2007-10-31 | Liquid crystal display device video having signal driving circuit mounted on one side |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7505694A JPH07281160A (ja) | 1994-04-13 | 1994-04-13 | 液晶表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07281160A true JPH07281160A (ja) | 1995-10-27 |
Family
ID=13565172
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7505694A Pending JPH07281160A (ja) | 1994-04-13 | 1994-04-13 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07281160A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6568831B2 (en) | 2000-10-31 | 2003-05-27 | Nec Lcd Technologies, Ltd. | Fluorescent tube with cable, surface illuminating device and method of manufacturing same, and liquid crystal display |
-
1994
- 1994-04-13 JP JP7505694A patent/JPH07281160A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6568831B2 (en) | 2000-10-31 | 2003-05-27 | Nec Lcd Technologies, Ltd. | Fluorescent tube with cable, surface illuminating device and method of manufacturing same, and liquid crystal display |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100312256B1 (ko) | 액정표시장치 | |
JP3205373B2 (ja) | 液晶表示装置 | |
JP3247793B2 (ja) | 液晶表示装置 | |
JPH0675216A (ja) | 液晶表示装置 | |
JPH07281185A (ja) | 液晶表示装置 | |
JPH07281183A (ja) | 液晶表示装置および情報処理装置 | |
JPH07281161A (ja) | 液晶表示装置 | |
JP3406586B2 (ja) | 液晶表示装置 | |
JP3691791B2 (ja) | 液晶表示装置 | |
JP3469907B2 (ja) | 液晶表示装置 | |
JPH10133218A (ja) | テープキャリアパッケージを実装した機器および液晶表示装置 | |
JP3100743B2 (ja) | テープキャリアパッケージの端子接続構造 | |
JP3252139B2 (ja) | 液晶表示装置 | |
JP3276628B2 (ja) | 液晶表示装置 | |
JP3313236B2 (ja) | 液晶表示装置 | |
JPH05257128A (ja) | 液晶表示装置 | |
JPH07191339A (ja) | 液晶表示装置 | |
JPH07281160A (ja) | 液晶表示装置 | |
JP3811176B2 (ja) | 液晶表示装置 | |
JP2003161928A (ja) | 液晶表示装置 | |
JP3737432B2 (ja) | 液晶表示装置 | |
JP2006053575A (ja) | 液晶表示装置 | |
JP2002341315A (ja) | 液晶表示装置 | |
JPH05257129A (ja) | 液晶表示装置 | |
JPH06175141A (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040511 |