JPH0727904B2 - はんだバンプの形成方法 - Google Patents

はんだバンプの形成方法

Info

Publication number
JPH0727904B2
JPH0727904B2 JP61046606A JP4660686A JPH0727904B2 JP H0727904 B2 JPH0727904 B2 JP H0727904B2 JP 61046606 A JP61046606 A JP 61046606A JP 4660686 A JP4660686 A JP 4660686A JP H0727904 B2 JPH0727904 B2 JP H0727904B2
Authority
JP
Japan
Prior art keywords
solder
electrode
acid
solder bumps
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61046606A
Other languages
English (en)
Other versions
JPS62203352A (ja
Inventor
道彦 稲葉
澄代 鵜沢
暢男 岩瀬
誠一 平田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP61046606A priority Critical patent/JPH0727904B2/ja
Publication of JPS62203352A publication Critical patent/JPS62203352A/ja
Publication of JPH0727904B2 publication Critical patent/JPH0727904B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3468Applying molten solder

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明ははんだバンプの形成方法に関し、特に半導体工
業で使用されるものである。
(従来の技術) 半導体装置のボンディング技術はワイヤボンディング技
術と、ワイヤレスボンディング技術との2つに大別され
る。
前者はワイヤで半導体チップの電極とリードフレームの
リード端子とを接続するものである。この技術は、接続
数が少ない場合には十分対応できるが、素子の高集積化
に伴い、電極の寸法が100μm□以下となり、かつ高密
度となるにつれ、特に信頼性の点で問題が多くなる。
これに対して、後者の方法は半導体チップの電極と、リ
ードフレームのリード端子又はガラス、セラミックス基
板上の電極とを一括してボンディングするものであり、
素子の高集積化に対応して信頼性を確保するために実用
化がなされている。
このワイヤレスボンディング技術としては、例えばテー
プオートメーティッドボンディング方式(TAB方式)、
フリップチップ方式あるいはCCB方式等が知られてお
り、これらの方式では通常半導体チップの電極上にバン
プを形成する。このバンプとしては、従来から安価なPb
−Snはんだが検討されている。
従来、半導体チップの電極上に形成されるPb−Snはんだ
からなるバンプは、第7図に示すようなものである。第
7図において、シリコン基板1上には酸化シリコン膜等
の絶縁膜2を介してAl又はAl合金等からなる電極3がパ
ターニングされて形成され、全面に窒化シリコン膜等の
パッシベーション膜4を被覆した後、電極3上のパッシ
ベーション膜4を選択的にエッチングして電極3を露出
させている。露出した電極3上にはCr、Ni、Mo、Cu、A
u、Ag等からなる下地金属5が形成されている。更に、
下地金属5上にははんだバンプ6が形成されている。
前記下地金属5ははんだとの接合性を改善するために設
けられるものである。この目的のために下地金属5とし
ては1層〜3層の金属層が設けられ、種々の組合わせが
検討されている。
ところで、はんだバンプ6は通常メッキ又は蒸着により
形成され、種々の方法が提案されているが、これらの方
法は以下に述べるようにいずれも欠点がある。
めっきによる方法では、例えば電極孔あけ工程が終了し
た後、電極上の自然酸化膜を反応性イオンエッチングに
より除去し、電極部が開孔しためっきレジストを被覆
し、電極上の下地金属上にのみはんだめっきを行ない、
めっきレジスト及び下地金属の不要部分をエッチングす
るという工程がとられる。ところが、このような方法は
金バンプの形成の場合には問題がないが、はんだバンプ
の形成に適用しようとすると、はんだの耐薬品性がよく
ないため下地金属をエッチングする際、はんだもエッチ
ング液に侵されるという欠点がある。したがって、Sn、
Pbを順次めっきし、下地金属のエッチング後に加熱して
合金化するという方法がとられる。
また、蒸着による方法では、例えば電極孔あけ工程が終
了した後、電極上の自然酸化膜を反応性イオンエッチン
グにより除去し、全面に1〜3層の下地金属を蒸着し、
パターニングし、更に電極上の下地金属上のみが開孔し
たレジストを被覆した後、はんだを蒸着し、レジスト除
去とともに不要部分のはんだを除去するという工程がと
られる。しかし、蒸着法を用いる場合、はんだ中のPbと
Snとの蒸気圧が異なるため、共晶組成をもつはんだバン
プを形成することが困難であるという欠点がある。
いずれにしても従来の方法は、下地金属を用い、しかも
電極部以外の部分にはんだがめっきあるいは蒸着されな
いようにマスクを形成しなければならない等、工程の煩
雑化につながる基本的な問題点がある。
このため、超音波を利用したはんだづけによりAl電極上
にバンプを形成する方法が提案されている(特開昭53−
89368)。しかし、この方法で用いられているはんだはS
n、Zn、Mo、Bi、Sbを基準成分とするため、Al電極以外
の部分にも付着してしまうし、バンプの高さも低いとい
う欠点がある。
(発明が解決しようとする問題点) 本発明上記問題点を解消するためになされたものであ
り、電極上に下地金属を設けることなく、直接はんだバ
ンプを形成することができ、工程を簡略化できる方法を
提供することを目的とするものである。
[発明の構成] (問題点を解決するための手段と作用) 本発明のはんだバンプの形成方法は、基板を被覆する絶
縁膜から電極を露出させ、電極部に硝酸、硫酸、塩酸、
リン酸、オレイン酸、パルミチン酸、ステアリン酸、酪
酸、レジン、炭酸ソーダ、ホウフッ化亜鉛、ホウフッ化
カドミウム、ヒドラジンのうち少なくとも1種を含む溶
液を接触させた後、少なくとも電極部に溶融はんだを接
触させて該溶融はんだに超音波を印加し、電極表面の自
然酸化膜を破壊するとともに電極との合金化により選択
的にはんだを付着させることを特徴とするものである。
本発明の作用を原理的に説明すると、以下のようにな
る。すなわち、電極部に接触した溶融はんだに超音波を
印加すると、超音波エネルギーにより溶融はんだ中に金
属蒸気の気泡が発生する。この気泡は瞬時に成長・消滅
し、局部的に高温・高圧となる。この高圧の気泡が破壊
する時、電極表面に強い衝撃を与え、これにより電極表
面の自然酸化膜が破壊されるとともに、露出した電極の
新生面に選択的にはんだづけが行なわれる。このように
して電極上にはんだバンプが形成される。
ただし、Al電極表面の酸化膜が厚い場合に上記のような
手段を用いると、超音波の出力を上げなければならな
い。ところが、このように超音波の出力を上げると、パ
ッシベーション膜に穴が開いてしまうことがある。
そこで、はんだづけ操作前に電極部に酸化膜のエッチン
グ液を接触させて酸化膜を薄くしておけば、はんだづけ
時に超音波の出力を上げる必要がなく、パッシベーショ
ン膜の破壊を防止することができる。
本発明において、エッチング液としては、硝酸、硫酸、
塩酸、リン酸を基調とする溶液、オレイン酸、パルミチ
ン酸、ステアリン酸、酪酸、レジン、炭酸ソーダ、ホウ
フッ化亜鉛、ホウフッ化カドミウム、ヒドラジンを基調
とする溶液が用いられる。
具体的には、以下のような組成のものを挙げることがで
きる。なお、以下において、物質名の後の数値は重量
%、無機酸についてカッコ内に表示されている数値は比
重又は濃度を示す。すなわち、ホウフッ化カドミウム10
−ホウフッ化アンモニウム8−トリエタノールアミン82
(No.1)、ホウフッ化カドミウム10−ホウフッ化亜鉛3
−ホウフッ化アンモニウム5−トリエタノールアミン82
(No.2)、ホウフッ化亜鉛10−ホウフッ化アンモニウム
8−トリエタノールアミン82(No.3)、ヒドラジン重フ
ッ化水素酸塩(No.4)、トリエタノールアミン83−フッ
化ホウ酸10−ホウフッ化カドミウム7(No.5)、リン酸
(1.71)10−蒸留水90(No.6)、メチルアルコール32−
塩酸(1.19)32−硝酸(1.40)32−フッ酸(40%)4
(No.7)、硝酸(1.84)5−蒸留水95(No.8)、オレイ
ン酸90−パルミチン酸又はステアリン酸7−酪酸3(N
o.9)、オレイン酸90−酪酸5−レジン又は炭酸ソーダ
5(No.10)等である。なお、ここではAl電極を腐蝕さ
せるおそれのあるハロゲン化物を含有するフラックスは
挙げていないが、Al電極の腐蝕があまり問題にならない
分野ではハロゲン化物を用いてもよい。
電極部に酸化膜のエッチング液を接触させる方法として
は、基板をエッチング液に浸漬する、基板上にエッチン
グ液をスプレーする等の方法を用いることができる。基
板をエッチング液に浸漬する場合、温度、浸漬時間はエ
ッチング液に応じて変える必要があるが、通常室温下で
10秒以下の時間だけ浸漬すればよい。更に、エッチング
速度を上げる場合には、エッチング液に超音波を印加し
てもよい。
次に、はんだづけを実施するための具体的な手段として
は、基板をはんだ槽内の溶融はんだ中に浸漬し、超音波
振動子を挿入して溶融はんだに超音波を印加するか、又
は溶融はんだ槽自体を超音波振動させて溶融はんだに超
音波を印加してもよいし、超音波振動できるはんだごて
を用い、電極に溶融はんだを接触させると同時に溶融は
んだに超音波を印加してもよい。
本発明方法は、基板が半導体基板であってもガラスある
いはセラミックス等の絶縁基板であっても同様に適用で
きる。これらの基板を上記のように溶融はんだに浸漬す
る場合、基板全体を浸漬してもよいし、部分的に浸漬し
てもよい。また、電極以外のパッシベーション膜等の絶
縁膜にははんだが付着しないので、ポリイミド等で覆う
必要はないが、電極以外の金属が露出している場合には
保護する必要がある。なお、半導体ウェハを溶融はんだ
中に浸漬する場合、ブレードダイシングを行なった後で
あると、ダイシングラインに沿って割れて半導体チップ
が分離することがあるので、これを防止するために、ウ
ェハの裏面に高温用の粘着テープを貼付け、更に金属や
ガラス等に接着したり、ウェハの裏面を真空チャック等
で吸着しておくことが望ましい。また、はんだバンプを
形成した後、ブレードダイシングを行なってもよい。
また、半導体素子では通常電極としてAl又はAlを主成分
としてSiやCuを添加したものが用いられることが多い。
これらの材質からなる電極に対応して用いられるはんだ
はどのようなものでもよいが、通常はPb−Sn系のはんだ
あるいはAgやCd入りのはんだを利用する。また、古くな
った電極でははんだが付着しにくいこともあるため、Zn
を添加したはんだを用いてもよい。なお、一部の電極で
は、その表面が固い酸化膜で覆われていることがあり、
この場合には前処理としてオゾンをふきかけてもよい。
また、はんだづけ操作は、不活性ガスを流して非酸化性
雰囲気中で行なうことが望ましい。これは雰囲気ガスが
5%以上の酸素を含む場合、Alが酸化を起してはんだと
のぬれが悪くなり、最悪の場合にはバンプ同士が接続す
る不良が発生するためである。
本発明において、溶融はんだに印加する超音波の周波数
は10〜60kHz程度でよく、好ましくは15〜40kHzである。
これは、周波数が低すぎると、上記のような作用が起り
にくく、逆に高すぎると電極等の剥離を起すおそれがあ
るためである。また、超音波の出力は2〜500W程度でよ
いが、好ましくは10〜300Wである。一方、溶融はんだの
温度は230〜350℃程度、処理時間は0.1〜10秒程度であ
る。これは温度が高く処理時間が長いと電極の構成元素
であるAlの溶解が起り、逆に温度が低く処理時間が短い
とAlとはんだとの合金化が行なわれなくなるためであ
る。好ましくは、溶融はんだ温度240〜320℃程度、処理
時間0.5〜5秒程度がよい。なお、ガラス又はセラミッ
クス基板はシリコン又は化合物半導体基板と比較して割
れにくいため、超音波の周波数、出力、溶融はんだの温
度等を高くすることができる。また、はんだ成分によっ
て液体となる温度が異なるため、はんだ成分に合わせた
温度を選ぶことがよい。
以上のようにしてはんだバンプが形成された基板はワイ
ヤレスボンディング技術で実装される。例えば、TAB方
式では、はんだバンプが形成された半導体基板とリード
フレーム(テープ)とを位置合わせして熱圧着する。こ
の場合、リードフレームを構成する導体金属はCu、Fe、
Al、Fe−Ni合金、Au、Ag、Sn等が用いられる。これらの
金属をめっきしたものでもよい。ただし、リードフレー
ム側がFe−Ni合金の場合にはフラックスを使用する。ま
た、Alの場合にははんだを同様な方法で付着させておく
ことが望ましい。この場合、リード間の間隔が狭い時に
は、基板の場合と同様に油や界面活性剤を付着させるこ
とが効果的である。また、フリップチップ方式やCCB方
式でははんだバンプが形成された半導体チップとはんだ
バンプが形成されたガラス又はセラミックス基板のバン
プ同士を熱融着する。
以上のように本発明によれば、下地金属を使用すること
なく、またパッシベーション膜を破壊することなく、電
極上に直接はんだバンプを形成することができるので、
工程を簡略化して大幅な時間短縮を達成できる。また、
後のワイヤレスボンディング工程も容易に行なうことが
できる。
(実施例) 以下、本発明の実施例を図面を参照して説明する。
実施例1 通常のウェハプロセスにより配線・電極の形成を行なっ
た後、全面にパッシベーション膜を堆積し、更にコンタ
クトパッド用の開孔部を形成したシリコンウェハ11を用
意した。前記配線・電極はスパッタリング装置により形
成された膜厚約1μmのAl−2%Si−2%Cuからなり、
またパッシベーション膜としては窒化シリコン膜が用い
られている。そして、このシリコンウェハ11に形成され
た各チップには30μm□の電極(コンタクトパッド)が
それぞれ200個形成されている。なお、このシリコンウ
ェハ11についてはブレードダイシングを行なっていな
い。
このシリコンウェハ11をN2ガスで封入したブローボック
ス内に入れた後、その内部で以下のようにエッチング液
への浸漬及び超音波はんだづけの両方を行なった。これ
はエッチング後、ウェハを空気から遮断することによっ
てAl電極の酸化を防止するためである。
まず、このシリコンウェハ11を上述したNo.1のエッチン
グ液(ホウフッ化カドミウム10−ホウフッ化アンモニウ
ム8−トリエタノールアミン82)に浸漬した。
次に、第1図に示すような超音波はんだづけ装置を用い
て、このシリコンウェハ11の電極上にはんだバンプを形
成した。第1図において、はんだ槽21内にははんだの還
流路22が形成され、溶融はんだ23が収容されている。こ
の溶融はんだ23は図示しないモータにより回転される攪
拌棒24により還流路22内を通って液面より上に噴出して
還流する。前記シリコンウェハ11は裏面に高温用の両面
接着テープを貼付し、更に図示しないガラス板に接着し
た状態で縦にして、噴出している溶融はんだ23に浸漬さ
れる。そして、シリコンウェハ11近傍の溶融はんだ23中
に超音波振動子25を挿入して溶融はんだ23に超音波を印
加する。
なお、はんだとしては95Pb−Snはんだを使用し、はんだ
槽温度を320℃に維持した。また、超音波振動子25によ
り溶融はんだ23に周波数20kHz、出力80Wの超音波を印加
し、シリコンウェハ11の浸漬時間は1秒間とした。この
はんだづけ操作中、周囲に窒素ガスを10/分の流量で
流し、電極の構成元素であるアルミニウム及びはんだ中
のスズの酸化を防止した。
この操作により第2図に示すように、はんだバンプが形
成された。すなわち、浸漬前にはシリコン基板31上には
酸化膜32を介して電極33が形成され、全面を被覆するパ
ッシベーション膜34から電極33が露出しているが、浸漬
後にこの電極33上にはんだバンプ35が直接接合して山型
に形成された。このバンプ高さは25μmであった。な
お、電極33とはんだバンプ35との接合面にはAlとSnとの
合金層が薄く生成していた。
次いで、シリコンウェハ11をブレードダイシングして個
々のチップに分離した。これと別に銅リードフレームが
形成され、その表面に金めっきが施されたTAB方式のテ
ープを用意した。そして、チップのバンプとテープのリ
ード端子とを位置合わせして270℃で両者を熱融着し
た。このインナーリードボンディング工程でも全く問題
は生じなかった。
実施例2 実施例1と同様なシリコンウェハ11を用意した。この場
合、配線・電極としてはAl−1%Siが用いられ、シリコ
ンウェハ11に形成された各チップには40μm□の電極
(コンタクトパッド)がそれぞれ163個形成されてい
る。なお、このシリコンウェハ11は素子形成後、かなり
の期間を経ており、電極表面が固い酸化膜で覆われてい
ることが予想された。また、一部に電極以外の金属が露
出しているので、ポリイミドで電極以外の金属をマスク
した。
まず、このシリコンウェハ11表面に上述したNo.6のエッ
チング液(リン酸(1.71)10−蒸留水90)をスプレーし
た。
次に、第3図に示すような超音波はんだづけ装置を用い
て、このシリコンウェハ11の電極上にはんだバンプを形
成した。第3図において、はんだ槽41内にははんだの還
流路42が形成され、溶融はんだ43が収容されている。こ
の溶融はんだ43は図示しないモータにより回転される攪
拌棒44により還流路42内を通ってはんだ槽41中央部で液
面より上に噴出して還流する。前記シリコンウェハ11は
裏面をバキュームチャックにより吸着された状態で、電
極が形成されている表面の全面が噴出した溶融はんだ43
の液面に浸漬される。そして、はんだ槽41の底面から超
音波振動子45を挿入し、シリコンウェハ11近傍の溶融は
んだ43に超音波を印加する。
なお、はんだとしてはAgを2%含むPb−Snの共晶はんだ
を使用し、はんだ槽温度を260℃に維持した。また、超
音波振動子45により溶融はんだ43に周波数30kHz、出力5
0Wの超音波を印加し、シリコンウェハ11の浸漬時間は3
秒間とした。このはんだづけ操作中、周囲にArガスを20
/分の流量で流した。
この操作により第2図に示すようなバンプ高さ15μmの
はんだバンプが形成された。更に、超音波を印加しない
一般のはんだ槽内に2秒間浸漬してバンプ高さを25μm
とした。
次いで、シリコンウェハ11をブレードダイシングして個
々のチップに分離した後、TAB方式のテープとの間で実
施例1と同様にインナーリードボンディングを行なった
が、全く問題は生じなかった。
実施例3 実施例1と同様なシリコンウェハ11を用意した。この場
合、配線・電極としてはAl−1%Siが用いられ、シリコ
ンウェハ11に形成された各チップには500μm□の電極
(コンタクトパッド)がそれぞれ2個形成されている。
まず、このシリコンウェハ11の電極上に上述したNo.9の
エッチング液(オレイン酸90−パルミチン酸7−酪酸
3)を滴下した。この滴下した液中にこてのタイプの超
音波のホーンを挿入し、20kHz、20Wで5秒間超音波を印
加した。
次に、第4図に示すような超音波を印加することができ
るはんだごて51を用い、シリコンウェハ11の電極上に溶
融はんだ52を滴下するとともに、超音波を印加してはん
だバンプを形成した。
なお、はんだとしてはPb−Snの共晶はんだを使用し、は
んだ温度を240℃に維持した。また、溶融はんだ52には
周波数40kHz、出力30Wの超音波を印加し、はんだづけ時
間は5秒間とした。また、この場合には、はんだづけ面
積が大きいため、周囲に不活性ガスを流す必要がなかっ
た。
この操作により第2図に示すような、バンプ高さ100μ
mのはんだバンプ35が形成された。
次いで、シリコンウェハ11をブレードダイシングして個
々のチップに分離した後、TAB方式のテープとの間で実
施例1と同様にインナーリードボンディングを行なった
が、全く問題は生じなかった。
なお、本発明において用いられる超音波はんだづけ装置
は、上記実施例1〜3で用いたものに限らず、例えば第
5図に示すようなものでもよい。第5図図示の超音波は
んだづけ装置は、はんだ槽61自体が超音波振動し、溶融
はんだ62に超音波を印加するものである。
また、上記実施例1〜3では、本発明をTAB方式のワイ
ヤレスボンディングに適用した場合について説明した
が、これに限らず本発明はフリップチップ方式あるいは
CCB方式等他のワイヤレスボンディングにも同様に適用
できる。この場合、まず第6図(a)に示すようにシリ
コン基板31上に絶縁膜を介して電極33を形成し、全面を
パッシベーション膜34で被覆した後、電極33上に開孔部
を設けたものと、第6図(b)に示すようなガラスある
いはセラミックス基板71上に電極72を形成し、全面を絶
縁膜73で被覆した後、電極72上に開孔部を設けたものの
それぞれについて、実施例1〜3で説明したような方法
で電極33、72上にはんだバンプ35を形成する。次に、第
6図(c)に示すように、両者のはんだバンプ35同士を
熱融着することにより接合する。
更に、上記実施例1〜3では、本発明をAlを主成分とし
てSi、Cu等の添加物を含む電極上でのはんだバンプ形成
について説明したが、本発明は電極がタングステン、モ
リブデン等の金属又はこれらの金属のシリサイドであっ
ても同様に適用できる。
[発明の効果] 以上詳述した如く本発明のはんだバンプの形成方法によ
れば、パッシベーション膜の破壊を招くことなく、極め
て簡便な工程で電極上にはんだバンプを直接形成するこ
とができ、ワイヤレスボンディング技術の導入を容易に
し、素子の微細化に対応してボンディングの信頼性の高
い半導体装置を製造できる等産業上極めて顕著な効果を
奏するものである。
【図面の簡単な説明】
第1図は本発明の実施例1におけるはんだバンプの形成
方法を示す説明図、第2図は本発明方法によりはんだバ
ンプが形成されたシリコンウェハの断面図、第3図は本
発明の実施例2におけるはんだバンプの形成方法を示す
説明図、第4図は本発明の実施例3におけるはんだバン
プの形成方法を示す説明図、第5図は本発明の他の実施
例におけるはんだバンプの形成方法を示す説明図、第6
図(a)〜(c)は本発明の他の実施例におけるワイヤ
レスボンディングの工程を示す断面図、第7図は従来の
はんだバンプが形成されたシリコンウェハの断面図であ
る。 11……シリコンウェハ、21……はんだ槽、22……還流
路、23……溶融はんだ、24……攪拌棒、25……超音波振
動子、31……シリコン基板、32……絶縁膜、33……電
極、34……パッシベーション膜、35……はんだバンプ、
41……はんだ槽、42……還流路、44……攪拌棒、45……
超音波振動子、51……はんだごて、52……溶融はんだ、
61……はんだ槽、62……溶融はんだ、71……ガラス又は
セラミックス基板、72……電極、73……絶縁膜。

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】基板を被覆する絶縁膜から電極を露出さ
    せ、電極部に硝酸、硫酸、塩酸、リン酸、オレイン酸、
    パルミチン酸、ステアリン酸、酪酸、レジン、炭酸ソー
    ダ、ホウフッ化亜鉛、ホウフッ化カドミウム、ヒドラジ
    ンのうち少なくとも1種を含む溶液を接触させた後、少
    なくとも電極部に溶融はんだを接触させて該溶融はんだ
    に超音波を印加し、電極表面の自然酸化膜を破壊すると
    ともに電極との合金化により選択的にはんだを付着させ
    ることを特徴とするはんだバンプの形成方法。
  2. 【請求項2】基板の電極部に溶液を接触させて溶液に超
    音波を印加することを特徴とする特許請求の範囲第1項
    記載のはんだバンプの形成方法。
  3. 【請求項3】基板を溶融はんだ槽に浸漬することを特徴
    とする特許請求の範囲第1項記載のはんだバンプの形成
    方法。
  4. 【請求項4】基板が半導体基板又はガラスもしくはセラ
    ミックス基板であることを特徴とする特許請求の範囲第
    1項記載のはんだバンプの形成方法。
  5. 【請求項5】電極がアルミニウムを主成分とし、はんだ
    がSnを含むことを特徴とする特許請求の範囲第1項記載
    のはんだバンプの形成方法。
  6. 【請求項6】非酸化性雰囲気中で処理することを特徴と
    する特許請求の範囲第1項記載のはんだバンプの形成方
    法。
JP61046606A 1986-03-04 1986-03-04 はんだバンプの形成方法 Expired - Lifetime JPH0727904B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61046606A JPH0727904B2 (ja) 1986-03-04 1986-03-04 はんだバンプの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61046606A JPH0727904B2 (ja) 1986-03-04 1986-03-04 はんだバンプの形成方法

Publications (2)

Publication Number Publication Date
JPS62203352A JPS62203352A (ja) 1987-09-08
JPH0727904B2 true JPH0727904B2 (ja) 1995-03-29

Family

ID=12751962

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61046606A Expired - Lifetime JPH0727904B2 (ja) 1986-03-04 1986-03-04 はんだバンプの形成方法

Country Status (1)

Country Link
JP (1) JPH0727904B2 (ja)

Also Published As

Publication number Publication date
JPS62203352A (ja) 1987-09-08

Similar Documents

Publication Publication Date Title
US5143865A (en) Metal bump type semiconductor device and method for manufacturing the same
TWI356460B (en) Semiconductor device including electrically conduc
TWI353643B (en) Dual metal stud bumping for flip chip applications
US6683375B2 (en) Semiconductor die including conductive columns
US6329722B1 (en) Bonding pads for integrated circuits having copper interconnect metallization
JP3796116B2 (ja) ワイヤボンディング方法と半導体デバイス
JPH0145976B2 (ja)
US6440835B1 (en) Method of connecting a conductive trace to a semiconductor chip
TW201201289A (en) Semiconductor device and semiconductor device manufacturing method
JP3868766B2 (ja) 半導体装置
KR100432325B1 (ko) 전극형성방법 및 그에 이용되는 범프 전극 피형성체
JPH10294337A (ja) 半導体装置及びその製造方法
JPH0727904B2 (ja) はんだバンプの形成方法
JPH07183304A (ja) 半導体装置の製造方法
JPS63289947A (ja) はんだバンプ付き基板及びその製造方法
JP2000012605A (ja) 半導体チップの電極部の形成方法
JPH0727905B2 (ja) はんだバンプの形成方法
JPS62104143A (ja) はんだバンプの形成方法
JPH09186161A (ja) 半導体装置のはんだバンプ形成方法
JPS63147348A (ja) はんだバンプの形成方法
JPS6358947A (ja) はんだバンプの形成方法
JP2682496B2 (ja) フレキシブルフィルム及び半導体装置
JPS6358945A (ja) はんだバンプの形成方法
JPS6366949A (ja) はんだバンブの形成方法
JPS62203353A (ja) はんだバンプの形成方法