JPH07273624A - ラインドライバ回路 - Google Patents
ラインドライバ回路Info
- Publication number
- JPH07273624A JPH07273624A JP6360994A JP6360994A JPH07273624A JP H07273624 A JPH07273624 A JP H07273624A JP 6360994 A JP6360994 A JP 6360994A JP 6360994 A JP6360994 A JP 6360994A JP H07273624 A JPH07273624 A JP H07273624A
- Authority
- JP
- Japan
- Prior art keywords
- digital signal
- transmission line
- circuit
- switch
- overshoot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 簡単な構成のラインドライバ回路によりオー
バシュートやアンダシュートを抑え、整形された出力信
号を得る。 【構成】 ディジタル信号の立上がりおよび立下がりを
検出し、微少時間だけディジタル信号を接地された終端
素子により吸収することにより、オーバシュートやアン
ダシュートを抑圧する。 【効果】 伝送路の特性インピーダンスにはほとんど影
響を与えることなく、簡単な構成により信号波形が整形
できる。通信信号の誤り率を低減することができる。
バシュートやアンダシュートを抑え、整形された出力信
号を得る。 【構成】 ディジタル信号の立上がりおよび立下がりを
検出し、微少時間だけディジタル信号を接地された終端
素子により吸収することにより、オーバシュートやアン
ダシュートを抑圧する。 【効果】 伝送路の特性インピーダンスにはほとんど影
響を与えることなく、簡単な構成により信号波形が整形
できる。通信信号の誤り率を低減することができる。
Description
【０００１】
【産業上の利用分野】本発明はメタリックの伝送路に論
理“１”または“０”のディジタル信号を送出する装置
に利用する。本発明は通信信号の誤り率の低減に利用す
る。本発明は、伝送信号波形の整形技術に関する。
理“１”または“０”のディジタル信号を送出する装置
に利用する。本発明は通信信号の誤り率の低減に利用す
る。本発明は、伝送信号波形の整形技術に関する。
【０００２】
【従来の技術】情報化時代の発展に伴い、各種データ通
信装置間でメタリック線路を介してディジタル情報をや
りとりするため、“１”または“０”のディジタル信号
をベースバンド信号として線路に送出するラインドライ
バ回路が多く用いられている。これらの回路は、原理的
には例えば、論理値“１”の信号には＋５Ｖを対応さ
せ、論理値“０”には−５Ｖを対応させて矩形波電圧を
線路に送出することにより実現される。
信装置間でメタリック線路を介してディジタル情報をや
りとりするため、“１”または“０”のディジタル信号
をベースバンド信号として線路に送出するラインドライ
バ回路が多く用いられている。これらの回路は、原理的
には例えば、論理値“１”の信号には＋５Ｖを対応さ
せ、論理値“０”には−５Ｖを対応させて矩形波電圧を
線路に送出することにより実現される。
【０００３】従来例を図５および図６を参照して説明す
る。図５は従来のラインドライバ回路のブロック構成図
である。図６は従来のラインドライバ回路による出力信
号波形を示す図である。ディジタル信号入力端子１に、
例えば図６（ａ）に示すような論理“１”が＋５Ｖ、論
理“０”が０Ｖの繰り返し矩形波信号を入力すると、制
御回路２により入力が“１”のときにはスイッチ３が導
通し、入力が“０”のときにはスイッチ４が導通するよ
うに制御されて、信号出力端子５には論理“１”が＋５
Ｖ、論理“０”が−５Ｖの繰り返し矩形波形が現れ、こ
れが伝送線路６に伝送される。
る。図５は従来のラインドライバ回路のブロック構成図
である。図６は従来のラインドライバ回路による出力信
号波形を示す図である。ディジタル信号入力端子１に、
例えば図６（ａ）に示すような論理“１”が＋５Ｖ、論
理“０”が０Ｖの繰り返し矩形波信号を入力すると、制
御回路２により入力が“１”のときにはスイッチ３が導
通し、入力が“０”のときにはスイッチ４が導通するよ
うに制御されて、信号出力端子５には論理“１”が＋５
Ｖ、論理“０”が−５Ｖの繰り返し矩形波形が現れ、こ
れが伝送線路６に伝送される。
【０００４】
【発明が解決しようとする課題】しかしながら実際に
は、メタリック線路により符号切替の瞬間に図６（ｂ）
に示すようなオーバシュートやアンダシュートが発生す
る。その結果信号復調時の誤動作や不要高調波成分の増
加等の不都合を生じることが多かった。特に、伝送線路
長が長い場合や、受信端末が並列に数多く接続されるよ
うな場合には、方式上これらのオーバシュートやアンダ
シュートが大きくなり、これをある範囲に抑えることが
きびしく要求され、ドライバの設計が困難になることが
多かった。
は、メタリック線路により符号切替の瞬間に図６（ｂ）
に示すようなオーバシュートやアンダシュートが発生す
る。その結果信号復調時の誤動作や不要高調波成分の増
加等の不都合を生じることが多かった。特に、伝送線路
長が長い場合や、受信端末が並列に数多く接続されるよ
うな場合には、方式上これらのオーバシュートやアンダ
シュートが大きくなり、これをある範囲に抑えることが
きびしく要求され、ドライバの設計が困難になることが
多かった。
【０００５】本発明は、このような背景に行われたもの
であり、簡単な構成によりオーバシュートやアンダシュ
ートを抑え、整形された出力信号を得ることができるラ
インドライバ回路を提供することを目的とする。
であり、簡単な構成によりオーバシュートやアンダシュ
ートを抑え、整形された出力信号を得ることができるラ
インドライバ回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明は、ディジタル信
号の立上がり点または立下がり点付近で発生するオーバ
シュートやアンダシュートのエネルギを簡単な構成によ
り吸収して抑圧することを特徴とする。
号の立上がり点または立下がり点付近で発生するオーバ
シュートやアンダシュートのエネルギを簡単な構成によ
り吸収して抑圧することを特徴とする。
【０００７】すなわち、本発明は、入力ディジタル信号
の値を判定する判定回路（２）と、それぞれ正負の電位
点と伝送路（６）との間に接続され前記判定回路の２値
出力にしたがってそれぞれ閉成される第一および第二の
スイッチ（３、４）と、前記ディジタル信号の過渡時を
検出するタイミング回路（１７）と、このタイミング回
路の検出出力により閉成され前記伝送路に終端素子を接
続する第三のスイッチ（１９）とを備えたことを特徴と
する。
の値を判定する判定回路（２）と、それぞれ正負の電位
点と伝送路（６）との間に接続され前記判定回路の２値
出力にしたがってそれぞれ閉成される第一および第二の
スイッチ（３、４）と、前記ディジタル信号の過渡時を
検出するタイミング回路（１７）と、このタイミング回
路の検出出力により閉成され前記伝送路に終端素子を接
続する第三のスイッチ（１９）とを備えたことを特徴と
する。
【０００８】この終端素子は、前記伝送路の特性インピ
ーダンスに相応のインピーダンス素子とすることが適当
である。
ーダンスに相応のインピーダンス素子とすることが適当
である。
【０００９】
【作用】ディジタル信号の立上がり点および立下がり点
で、第一のスイッチ（３）および第二のスイッチ（４）
がきわめて短い時間だけ同時に開放状態になる。この開
放状態で現れる高電圧が伝送線路を伝播して他端で反射
し、この反射波がスイッチに戻る。これが再び開放状態
にあるスイッチに反射して伝送線路に入り他端で反射す
る。これを繰り返すことによりオーバシュートやアンダ
シュートが発生する。したがって、第一のスイッチおよ
び第二のスイッチが同時に開放状態にある短い時間だ
け、伝送線路の特性インピーダンスに近い終端素子でこ
の伝送線路を終端することにより、その反射波は吸収さ
れてオーバシュートやアンダシュートが抑圧される。
で、第一のスイッチ（３）および第二のスイッチ（４）
がきわめて短い時間だけ同時に開放状態になる。この開
放状態で現れる高電圧が伝送線路を伝播して他端で反射
し、この反射波がスイッチに戻る。これが再び開放状態
にあるスイッチに反射して伝送線路に入り他端で反射す
る。これを繰り返すことによりオーバシュートやアンダ
シュートが発生する。したがって、第一のスイッチおよ
び第二のスイッチが同時に開放状態にある短い時間だ
け、伝送線路の特性インピーダンスに近い終端素子でこ
の伝送線路を終端することにより、その反射波は吸収さ
れてオーバシュートやアンダシュートが抑圧される。
【００１０】したがって、終端素子の値は伝送線路の特
性インピーダンスに近似する値が最も適当である。
性インピーダンスに近似する値が最も適当である。
【００１１】このディジタル信号のビット時間に比較し
て微少時間だけ、この立上がり点および立下がり点にお
いてディジタル信号強度を減衰させる。結果としてオー
バシュートやアンダシュートなどの波形の振動は抑圧さ
れる。
て微少時間だけ、この立上がり点および立下がり点にお
いてディジタル信号強度を減衰させる。結果としてオー
バシュートやアンダシュートなどの波形の振動は抑圧さ
れる。
【００１２】減衰させる具体的手段としては、例えば、
オーバシュートやアンダシュートの発生し易いディジタ
ル信号の立上がり点および立下がり点において、一瞬デ
ィジタル信号を終端素子を介して接地する。これにより
オーバシュートやアンダシュートのエネルギーは接地点
に吸収され、結果としてオーバシュートやアンダシュー
トなどの波形の振動は抑圧される。あるいは、減衰させ
るべきディジタル信号をこれとは逆位相のディジタル信
号発生源に一瞬接続し、干渉させて相殺することもでき
る。
オーバシュートやアンダシュートの発生し易いディジタ
ル信号の立上がり点および立下がり点において、一瞬デ
ィジタル信号を終端素子を介して接地する。これにより
オーバシュートやアンダシュートのエネルギーは接地点
に吸収され、結果としてオーバシュートやアンダシュー
トなどの波形の振動は抑圧される。あるいは、減衰させ
るべきディジタル信号をこれとは逆位相のディジタル信
号発生源に一瞬接続し、干渉させて相殺することもでき
る。
【００１３】本発明装置に用いる回路は簡単な電子素子
により構成できる。例えば、ディジタル信号の立上がり
または立下がりを検出する判定回路はワンショットマル
チバイブレータを用いればよい。終端素子は、抵抗およ
びまたはコンデンサを用いる。ディジタル信号を一瞬接
地に接続したり、ディジタル信号発生源に接続するスイ
ッチは半導体スイッチを用いる。
により構成できる。例えば、ディジタル信号の立上がり
または立下がりを検出する判定回路はワンショットマル
チバイブレータを用いればよい。終端素子は、抵抗およ
びまたはコンデンサを用いる。ディジタル信号を一瞬接
地に接続したり、ディジタル信号発生源に接続するスイ
ッチは半導体スイッチを用いる。
【００１４】
【実施例】本発明第一実施例の構成を図１を参照して説
明する。図１は本発明第一実施例装置のブロック構成図
である。
明する。図１は本発明第一実施例装置のブロック構成図
である。
【００１５】本発明は、ディジタル信号が到来するディ
ジタル信号入力端子１と、このディジタル信号の値を判
定する手段を含む制御回路２と、この値のハイレベルま
たはローレベルにそれぞれ対応して閉結するスイッチ３
および４と、ハイレベルまたはローレベルにそれぞれ対
応する電圧（＋５Ｖまたは−５Ｖ）をスイッチ３および
４にそれぞれ印加する電圧供給端子３０および３１と、
スイッチ３および４の共通端子に接続された信号出力端
子５とを備えるラインドライバ回路である。
ジタル信号入力端子１と、このディジタル信号の値を判
定する手段を含む制御回路２と、この値のハイレベルま
たはローレベルにそれぞれ対応して閉結するスイッチ３
および４と、ハイレベルまたはローレベルにそれぞれ対
応する電圧（＋５Ｖまたは−５Ｖ）をスイッチ３および
４にそれぞれ印加する電圧供給端子３０および３１と、
スイッチ３および４の共通端子に接続された信号出力端
子５とを備えるラインドライバ回路である。
【００１６】ここで、本発明の特徴とするところは、前
記共通端子と接地点との間に介挿された終端素子１８お
よびこの終端素子１８と直列に接続されたスイッチ１９
を備え、ディジタル信号の立上がり点および立下がり点
を検出してこのスイッチ１９を閉成するタイミング回路
１７を備える。このタイミング回路１７は、ディジタル
信号の立上がり点または立下がり点を検出したとき、こ
のディジタル信号のビット時間に比較して微少時間だけ
スイッチ１９を閉成する。
記共通端子と接地点との間に介挿された終端素子１８お
よびこの終端素子１８と直列に接続されたスイッチ１９
を備え、ディジタル信号の立上がり点および立下がり点
を検出してこのスイッチ１９を閉成するタイミング回路
１７を備える。このタイミング回路１７は、ディジタル
信号の立上がり点または立下がり点を検出したとき、こ
のディジタル信号のビット時間に比較して微少時間だけ
スイッチ１９を閉成する。
【００１７】タイミング回路１７は、入力信号の立上が
りおよび立下がりでトリガするワンショットマルチバイ
ブレータにより構成されている。また、終端素子１８
は、抵抗およびコンデンサにより構成され、伝送線路６
の特性インピーダンスに近い値に設定される。スイッチ
３、４、１９は、半導体スイッチにより構成される。
りおよび立下がりでトリガするワンショットマルチバイ
ブレータにより構成されている。また、終端素子１８
は、抵抗およびコンデンサにより構成され、伝送線路６
の特性インピーダンスに近い値に設定される。スイッチ
３、４、１９は、半導体スイッチにより構成される。
【００１８】次に、図２を参照して本発明第一実施例の
動作を説明する。図２は本発明第一実施例装置の入出力
波形およびタイミング回路出力を示す図である。タイミ
ング回路１７は、図２（ｂ）に示すようにディジタル信
号入力端子１の入力信号の立上がりおよび立下がりから
一定の微少時間（Δｔ）に持続するパルスを出力する。
動作を説明する。図２は本発明第一実施例装置の入出力
波形およびタイミング回路出力を示す図である。タイミ
ング回路１７は、図２（ｂ）に示すようにディジタル信
号入力端子１の入力信号の立上がりおよび立下がりから
一定の微少時間（Δｔ）に持続するパルスを出力する。
【００１９】この微少時間Δｔの間だけスイッチ１９を
閉成し、終端素子１８を信号出力端子５と接地間に挿入
することにより、出力波形は図２（ｃ）に示すようにオ
ーバシュートやアンダシュートが抑圧された波形とな
る。終端素子１８は、伝送線路１６の特性に応じて実験
的に最適なインピーダンスを選定する。ここでは抵抗と
コンデンサとの組合わせ回路によって構成されている
が、抵抗のみにより構成することもできる。
閉成し、終端素子１８を信号出力端子５と接地間に挿入
することにより、出力波形は図２（ｃ）に示すようにオ
ーバシュートやアンダシュートが抑圧された波形とな
る。終端素子１８は、伝送線路１６の特性に応じて実験
的に最適なインピーダンスを選定する。ここでは抵抗と
コンデンサとの組合わせ回路によって構成されている
が、抵抗のみにより構成することもできる。
【００２０】次に、図３を参照して本発明第一実施例の
試験結果を説明する。図３は試験結果を示す信号波形図
である。終端素子１８は約１０Ωの抵抗器を用いた。こ
の図３に示す波形は、タイミング回路１７を加工して立
ち上がり点のみ出力を送出し、立ち下がり点では出力を
送出しないように（すなわち未対策の状態に）設定し
た。図３で変化点ａ1 、ａ2 、ａ3 では対策済み、変化
点ｂ1 、ｂ2 において未対策の状態で試験を行ったもの
である。二つの変化点ａ1 、ａ2 、ａ3 および変化点ｂ
1 、ｂ2 を比較すれば明らかに、本発明によりオーバシ
ュートやアンダシュートが低減されていることがわか
る。
試験結果を説明する。図３は試験結果を示す信号波形図
である。終端素子１８は約１０Ωの抵抗器を用いた。こ
の図３に示す波形は、タイミング回路１７を加工して立
ち上がり点のみ出力を送出し、立ち下がり点では出力を
送出しないように（すなわち未対策の状態に）設定し
た。図３で変化点ａ1 、ａ2 、ａ3 では対策済み、変化
点ｂ1 、ｂ2 において未対策の状態で試験を行ったもの
である。二つの変化点ａ1 、ａ2 、ａ3 および変化点ｂ
1 、ｂ2 を比較すれば明らかに、本発明によりオーバシ
ュートやアンダシュートが低減されていることがわか
る。
【００２１】次に、本発明第二実施例を図４を参照して
説明する。図４は本発明第二実施例装置のブロック構成
図である。この第二実施例装置は、伝送線路として不平
衡線路を用いた例である。この例では第一のスイッチ３
および第二のスイッチ４からなるスイッチ対を２組用い
て、差動形式により駆動するものである。
説明する。図４は本発明第二実施例装置のブロック構成
図である。この第二実施例装置は、伝送線路として不平
衡線路を用いた例である。この例では第一のスイッチ３
および第二のスイッチ４からなるスイッチ対を２組用い
て、差動形式により駆動するものである。
【００２２】タイミング回路１７からの出力によりスイ
ッチ１９が閉成している時間だけ、平衡伝送線路２１が
終端素子１８により終端される。これにより、オーバシ
ュートやアンダシュートを含まない出力波形が得られ
る。
ッチ１９が閉成している時間だけ、平衡伝送線路２１が
終端素子１８により終端される。これにより、オーバシ
ュートやアンダシュートを含まない出力波形が得られ
る。
【００２３】
【発明の効果】以上説明したように、本発明によれば、
簡単な構成によりオーバシュートやアンダシュートを抑
え、整形された出力信号を得ることができるラインドラ
イバ回路が実現できる。本発明のラインドライバ回路を
利用することにより、通信信号の誤り率を低減すること
ができる。
簡単な構成によりオーバシュートやアンダシュートを抑
え、整形された出力信号を得ることができるラインドラ
イバ回路が実現できる。本発明のラインドライバ回路を
利用することにより、通信信号の誤り率を低減すること
ができる。
【図１】本発明第一実施例装置のブロック構成図。
【図２】本発明第一実施例装置の入出力波形およびタイ
ミング回路出力を示す図。
ミング回路出力を示す図。
【図３】効果確認試験結果を示す信号波形図。
【図４】本発明第二実施例装置のブロック構成図。
【図５】従来のラインドライバ回路のブロック構成図。
【図６】従来のラインドライバ回路による出力信号波形
を示す図。
を示す図。
１ ディジタル信号入力端子 ２ 制御回路 ３、４、１９ スイッチ ５ 信号出力端子 ６、２１ 伝送線路 １７ タイミング回路 １８ 終端素子 ２０ インバータ ３０、３１ 電圧供給端子
フロントページの続き (72)発明者 木村 忠勝 東京都武蔵野市吉祥寺本町１丁目14番５号 エヌ・ティ・ティ・エレクトロニクステ クノロジー株式会社内
Claims (2)
- 【請求項１】 入力ディジタル信号の値を判定する判定
回路（２）と、それぞれ正負の電位点と伝送路（６）と
の間に接続され前記判定回路の２値出力にしたがってそ
れぞれ閉成される第一および第二のスイッチ（３、４）
とを備えたラインドライバ回路において、 前記ディジタル信号の過渡時を検出するタイミング回路
（１７）と、このタイミング回路の検出出力により閉成
され前記伝送路に終端素子を接続する第三のスイッチ
（１９）とを備えたことを特徴とするラインドライバ回
路。 - 【請求項２】 前記終端素子は、前記伝送路の特性イン
ピーダンスに相応のインピーダンス素子である請求項１
記載のラインドライバ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6360994A JPH07273624A (ja) | 1994-03-31 | 1994-03-31 | ラインドライバ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6360994A JPH07273624A (ja) | 1994-03-31 | 1994-03-31 | ラインドライバ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07273624A true JPH07273624A (ja) | 1995-10-20 |
Family
ID=13234214
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6360994A Pending JPH07273624A (ja) | 1994-03-31 | 1994-03-31 | ラインドライバ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07273624A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009253498A (ja) * | 2008-04-03 | 2009-10-29 | Toyota Motor Corp | 通信装置 |
| CN102790735A (zh) * | 2011-05-16 | 2012-11-21 | 株式会社电装 | 振铃抑制电路 |
| JP2012257205A (ja) * | 2011-05-16 | 2012-12-27 | Nippon Soken Inc | リンギング抑制回路 |
| EP3214803A1 (en) * | 2016-03-03 | 2017-09-06 | Nxp B.V. | Feedforward ringing suppression circuit |
| KR20170106225A (ko) * | 2016-03-11 | 2017-09-20 | 엔엑스피 비 브이 | 푸시 풀 링잉 억제 회로 |
| JP2018019322A (ja) * | 2016-07-29 | 2018-02-01 | 株式会社デンソー | リンギング抑制回路 |
| DE102017107149A1 (de) * | 2017-04-03 | 2018-10-04 | Infineon Technologies Ag | Elektronische Schaltung mit einer Schwingungsunterdrückungsschaltung, Netzwerk und Verfahren zum Betrieb der elektronischen Schaltung |
| CN111149327A (zh) * | 2017-08-08 | 2020-05-12 | 罗伯特·博世有限公司 | 用于总线***的发送/接收装置和用于减小在不同的位状态之间过渡时的振荡趋势的方法 |
-
1994
- 1994-03-31 JP JP6360994A patent/JPH07273624A/ja active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009253498A (ja) * | 2008-04-03 | 2009-10-29 | Toyota Motor Corp | 通信装置 |
| CN102790735A (zh) * | 2011-05-16 | 2012-11-21 | 株式会社电装 | 振铃抑制电路 |
| JP2012257205A (ja) * | 2011-05-16 | 2012-12-27 | Nippon Soken Inc | リンギング抑制回路 |
| US8593202B2 (en) | 2011-05-16 | 2013-11-26 | Denso Corporation | Ringing suppression circuit |
| DE102012208124B4 (de) * | 2011-05-16 | 2016-11-24 | Denso Corporation | Ringing-Unterdrückungsschaltung |
| JP2017158180A (ja) * | 2016-03-03 | 2017-09-07 | エヌエックスピー ビー ヴィＮｘｐ Ｂ．Ｖ． | フィードフォワード・リンギング抑制回路 |
| EP3214803A1 (en) * | 2016-03-03 | 2017-09-06 | Nxp B.V. | Feedforward ringing suppression circuit |
| US10020841B2 (en) | 2016-03-03 | 2018-07-10 | Nxp B.V. | Feedforward ringing suppression circuit |
| KR20170106225A (ko) * | 2016-03-11 | 2017-09-20 | 엔엑스피 비 브이 | 푸시 풀 링잉 억제 회로 |
| JP2018019322A (ja) * | 2016-07-29 | 2018-02-01 | 株式会社デンソー | リンギング抑制回路 |
| WO2018020782A1 (ja) * | 2016-07-29 | 2018-02-01 | 株式会社デンソー | リンギング抑制回路 |
| DE102017107149A1 (de) * | 2017-04-03 | 2018-10-04 | Infineon Technologies Ag | Elektronische Schaltung mit einer Schwingungsunterdrückungsschaltung, Netzwerk und Verfahren zum Betrieb der elektronischen Schaltung |
| DE102017107149B4 (de) | 2017-04-03 | 2019-03-14 | Infineon Technologies Ag | Elektronische Schaltung mit einer Schwingungsunterdrückungsschaltung, Netzwerk und Verfahren zum Betrieb der elektronischen Schaltung |
| US10396836B2 (en) | 2017-04-03 | 2019-08-27 | Infineon Technologies Ag | Electronic circuit with a ringing suppression circuit, network, and method for operating the electronic circuit |
| CN111149327A (zh) * | 2017-08-08 | 2020-05-12 | 罗伯特·博世有限公司 | 用于总线***的发送/接收装置和用于减小在不同的位状态之间过渡时的振荡趋势的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6621562B2 (en) | Time domain reflectometer with wideband dual balanced duplexer line coupling circuit | |
| US6275077B1 (en) | Method and apparatus for programmable adjustment of bus driver propagation times | |
| US5686872A (en) | Termination circuit for computer parallel data port | |
| US5227677A (en) | Zero power transmission line terminator | |
| US6798597B1 (en) | Write channel having preamplifier and non-uniform transmission line | |
| US20050195904A1 (en) | Transmission Line Driver | |
| JP2569194B2 (ja) | マイクロコンピュータ及びこれを用いた非接触ｉｃカード | |
| US6535945B1 (en) | Method and apparatus for programmable adjustment of computer system bus parameters | |
| JPH07273624A (ja) | ラインドライバ回路 | |
| JP4398482B2 (ja) | 出力バッファ回路、信号伝送インタフェース回路および装置 | |
| US6922071B2 (en) | Setting multiple chip parameters using one IC terminal | |
| US7268603B2 (en) | Method and apparatus for reducing duty cycle distortion of an output signal | |
| KR100486301B1 (ko) | 전력 소비를 감소시키는 종단 회로. | |
| JP2001068989A (ja) | ケーブル検出機能付き入力バッファ回路 | |
| EP0389874A2 (en) | Phase shift circuit and repeater using the same | |
| US5857001A (en) | Off chip driver with precompensation for cable attenuation | |
| JP2901574B2 (ja) | クロック入力回路 | |
| JP3577541B2 (ja) | 受信回路 | |
| US20050233701A1 (en) | Systems and methods for adjusting an output driver | |
| US6670837B2 (en) | Time domain reflectometer with digitally generated variable width pulse output | |
| US11695411B2 (en) | Transmitter and operating method of transmitter | |
| JP2001134355A (ja) | 信号伝送システム | |
| JPH0818583A (ja) | 伝送線路終端方法 | |
| KR100343447B1 (ko) | 멀티 디램의 인터페이스장치 | |
| JPH06181417A (ja) | 終端装置 |