JPH06181417A - 終端装置 - Google Patents
終端装置Info
- Publication number
- JPH06181417A JPH06181417A JP33404992A JP33404992A JPH06181417A JP H06181417 A JPH06181417 A JP H06181417A JP 33404992 A JP33404992 A JP 33404992A JP 33404992 A JP33404992 A JP 33404992A JP H06181417 A JPH06181417 A JP H06181417A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- characteristic
- termination
- level
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Communication Control (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】
【目的】 本発明は、信号を整合終端可能とし、かつ終
端での電力消費が非常に少ない終端装置を提供すること
を目的とする。 【構成】 イネーブル信号を出力するタイミング生成手
段１と、信号を送出するドライブ手段２と、制御手段３
と、可変インピーダンス制御される終端部４を具備し、
信号の遷移にもとづき制御手段３より制御信号を送出し
て終端部４を整合特性又はオープン特性に制御可能と
し、信号受信のとき整合特性となり信号受信でないとき
オープン特性となるように構成する。
端での電力消費が非常に少ない終端装置を提供すること
を目的とする。 【構成】 イネーブル信号を出力するタイミング生成手
段１と、信号を送出するドライブ手段２と、制御手段３
と、可変インピーダンス制御される終端部４を具備し、
信号の遷移にもとづき制御手段３より制御信号を送出し
て終端部４を整合特性又はオープン特性に制御可能と
し、信号受信のとき整合特性となり信号受信でないとき
オープン特性となるように構成する。
Description
【０００１】
【産業上の利用分野】本発明は電子機器の信号伝送にお
ける信号終端装置に関する。近年電子機器の高速化、小
型化、低消費電力化に伴い、信号を整合終端させかつ終
端での電力消費が極力少ない終端装置が求められてい
る。
ける信号終端装置に関する。近年電子機器の高速化、小
型化、低消費電力化に伴い、信号を整合終端させかつ終
端での電力消費が極力少ない終端装置が求められてい
る。
【０００２】
【従来の技術】従来の信号伝送における終端装置は、一
般的に、図４に示す如き、テブナン終端が使用されてい
た。テブナン終端は、図４（Ａ）に示す如く、伝送路の
特性インピーダンスをＺｏとするとき、その終端に接続
した抵抗Ｒ1 、Ｒ2 を
般的に、図４に示す如き、テブナン終端が使用されてい
た。テブナン終端は、図４（Ａ）に示す如く、伝送路の
特性インピーダンスをＺｏとするとき、その終端に接続
した抵抗Ｒ1 、Ｒ2 を
【０００３】
【数１】
【０００４】となるように選択する。図４（Ｂ）はテブ
ナン終端にドライブ回路Ｄを接続した状態を示し、同
（Ｃ）はテブナン終端の等価回路を示す。図４（Ｃ）の
抵抗Ｒｏは等価抵抗を示し、Ｖｏは、図４（Ａ）、
（Ｂ）に示すＶｃｃによる抵抗Ｒ1 とＲ2 の接続端部分
の電圧を示す。またＶｃｃとＲ1 、Ｒ2 により常時電流
が流れるので、この等価回路を図４（Ｃ）に示す如く、
ＶｏとＲｐで示し、Ｒｐに流れる電流の大きさが前記常
時流れる電流になるように定義した。
ナン終端にドライブ回路Ｄを接続した状態を示し、同
（Ｃ）はテブナン終端の等価回路を示す。図４（Ｃ）の
抵抗Ｒｏは等価抵抗を示し、Ｖｏは、図４（Ａ）、
（Ｂ）に示すＶｃｃによる抵抗Ｒ1 とＲ2 の接続端部分
の電圧を示す。またＶｃｃとＲ1 、Ｒ2 により常時電流
が流れるので、この等価回路を図４（Ｃ）に示す如く、
ＶｏとＲｐで示し、Ｒｐに流れる電流の大きさが前記常
時流れる電流になるように定義した。
【０００５】これにより、
【０００６】
【数２】
【０００７】により、これらＲｏ，Ｖｏ，Ｒｐを示すこ
とができる。そしてドライブ回路ＤがＨ出力のとき、図
４（Ｃ）の矢印方向の電流Ｉが流れるもとである。
とができる。そしてドライブ回路ＤがＨ出力のとき、図
４（Ｃ）の矢印方向の電流Ｉが流れるもとである。
【０００８】図５により、図４に示すテブナン終端の消
費電力について説明する。図５（Ａ）においてＴｈは
「Ｈ」→「Ｌ」又は「Ｌ」→「Ｈ」に切替えるときの閾
値であり、スレツショルドである。またＶIHはスタティ
ックな状態の電圧でこれより大なら「Ｈ」レベルとする
閾値であり、ＶILは同じくスタティックな状態の電圧
で、これより小なら“Ｌ”レベルとする閾値である。
費電力について説明する。図５（Ａ）においてＴｈは
「Ｈ」→「Ｌ」又は「Ｌ」→「Ｈ」に切替えるときの閾
値であり、スレツショルドである。またＶIHはスタティ
ックな状態の電圧でこれより大なら「Ｈ」レベルとする
閾値であり、ＶILは同じくスタティックな状態の電圧
で、これより小なら“Ｌ”レベルとする閾値である。
【０００９】いま図５（Ａ）に示す如き波形の信号が入
力されると、Ｒｏの両端の電圧は同（Ｂ）に示す如くな
り、Ｒｏに流れる電流は同（Ｃ）に示す如くなる。いず
れも図４（Ｃ）の矢印方向が正の方向である。この結
果、テブナン終端のＲｏとＲｐの消費電力の和は図５
（Ｄ）に示す如き状態となる。すなわち、Ｒｐには信号
の有無にかかわらず、前記の如く電流が流れているの
で、これにもとづく消費電力が図５（Ｄ）に示す点線の
大きさのＶｏ2 ／Ｒｐで示され、これに図５（Ａ）に示
す如き信号にもとづく消費電力が加算されたものとな
る。
力されると、Ｒｏの両端の電圧は同（Ｂ）に示す如くな
り、Ｒｏに流れる電流は同（Ｃ）に示す如くなる。いず
れも図４（Ｃ）の矢印方向が正の方向である。この結
果、テブナン終端のＲｏとＲｐの消費電力の和は図５
（Ｄ）に示す如き状態となる。すなわち、Ｒｐには信号
の有無にかかわらず、前記の如く電流が流れているの
で、これにもとづく消費電力が図５（Ｄ）に示す点線の
大きさのＶｏ2 ／Ｒｐで示され、これに図５（Ａ）に示
す如き信号にもとづく消費電力が加算されたものとな
る。
【００１０】このテブナン終端は、常時整合が可能であ
るが、前記の如く、常に電力を消費するという欠点をも
っていた。一方、低消費電力化をねらって、図６に示す
如き、ＡＣテブナン終端が使用されることもあった。図
６（Ａ）はＡＣテブナン終端を示し、Ｒ1 、Ｒ2 は抵
抗、Ｃ1 、Ｃ2 はコンデンサであり、Ｖｃｃがこれらの
直列回路に印加される。図６（Ｂ）はドライブ回路Ｄを
接続した状態を示し、図（Ｃ）はＡＣテブナン終端の等
価回路を示す。Ｃｏ＝Ｃ1 ＋Ｃ2 である。
るが、前記の如く、常に電力を消費するという欠点をも
っていた。一方、低消費電力化をねらって、図６に示す
如き、ＡＣテブナン終端が使用されることもあった。図
６（Ａ）はＡＣテブナン終端を示し、Ｒ1 、Ｒ2 は抵
抗、Ｃ1 、Ｃ2 はコンデンサであり、Ｖｃｃがこれらの
直列回路に印加される。図６（Ｂ）はドライブ回路Ｄを
接続した状態を示し、図（Ｃ）はＡＣテブナン終端の等
価回路を示す。Ｃｏ＝Ｃ1 ＋Ｃ2 である。
【００１１】図７はＡＣテブナン終端の消費電力説明図
であり、同（Ａ）は信号波形を示し、同（Ｂ）はＲｏの
電圧Ｖを示し、同（Ｃ）はＲｏの電流Ｉを示し、同
（Ｄ）はＲｏにおける電力Ｐを示す。図７（Ａ）におけ
るＴｈ、ＶIH、ＶILは図５（Ａ）と同様である。
であり、同（Ａ）は信号波形を示し、同（Ｂ）はＲｏの
電圧Ｖを示し、同（Ｃ）はＲｏの電流Ｉを示し、同
（Ｄ）はＲｏにおける電力Ｐを示す。図７（Ａ）におけ
るＴｈ、ＶIH、ＶILは図５（Ａ）と同様である。
【００１２】ＡＣテブナン終端は、信号が「Ｈ」→
「Ｌ」または「Ｌ」→「Ｈ」に遷移したときだけ整合さ
れ、定常状態においては、コンデンサの存在により電流
が流れないので電力消費が非常に少ない。なお図７
（Ｃ）、（Ｄ）では信号遷移間隔があまり大きくないた
め、電流が零にまで減少せず、したがって消費電力が零
の状態は省略されている。
「Ｌ」または「Ｌ」→「Ｈ」に遷移したときだけ整合さ
れ、定常状態においては、コンデンサの存在により電流
が流れないので電力消費が非常に少ない。なお図７
（Ｃ）、（Ｄ）では信号遷移間隔があまり大きくないた
め、電流が零にまで減少せず、したがって消費電力が零
の状態は省略されている。
【００１３】しかしながら、ＡＣテブナン終端は、立上
がり、立下がりの振幅がテブナン終端よりも小さく、信
号が遷移してから「Ｈ」または「Ｌ」に判定されるまで
の時間であるセトリングタイムＳＴが大きくなるという
欠点がある。図７（Ａ）において、ＳＴ1 、ＳＴ2 、Ｓ
Ｔ4 は「Ｈ」→「Ｌ」に遷移したときのセトリングタイ
ムを示し、ＳＴ3 は「Ｌ」→「Ｈ」に遷移したときのセ
トリングタイムを示す。したがって、ＡＣテブナン終端
はセトリングタイムが大きいため、高速伝送には適切で
なかった。
がり、立下がりの振幅がテブナン終端よりも小さく、信
号が遷移してから「Ｈ」または「Ｌ」に判定されるまで
の時間であるセトリングタイムＳＴが大きくなるという
欠点がある。図７（Ａ）において、ＳＴ1 、ＳＴ2 、Ｓ
Ｔ4 は「Ｈ」→「Ｌ」に遷移したときのセトリングタイ
ムを示し、ＳＴ3 は「Ｌ」→「Ｈ」に遷移したときのセ
トリングタイムを示す。したがって、ＡＣテブナン終端
はセトリングタイムが大きいため、高速伝送には適切で
なかった。
【００１４】
【発明が解決しようとする課題】したがって、従来の終
端装置では、高速伝送させようとすると消費電力が大き
くなり、逆に低消費電力にしようとすると高速伝送でき
ないという問題があった。本発明は、これを改善した低
消費電力で高速伝送可能な終端装置を提供することを目
的とする。
端装置では、高速伝送させようとすると消費電力が大き
くなり、逆に低消費電力にしようとすると高速伝送でき
ないという問題があった。本発明は、これを改善した低
消費電力で高速伝送可能な終端装置を提供することを目
的とする。
【００１５】
【課題を解決するための手段】前記目的を達成するた
め、本発明では、図１（Ａ）に示すように、ドライブタ
イミング生成部１と、ドライブ回路２と、制御部３と、
終端部４を設ける。制御部３は終端部４の終端特性を、
インピーダンスＺｏの整合特性からインピーダンス∞の
電力を消費しないオープン特性まで変化可能に制御する
ものである。
め、本発明では、図１（Ａ）に示すように、ドライブタ
イミング生成部１と、ドライブ回路２と、制御部３と、
終端部４を設ける。制御部３は終端部４の終端特性を、
インピーダンスＺｏの整合特性からインピーダンス∞の
電力を消費しないオープン特性まで変化可能に制御する
ものである。
【００１６】
【作用】ドライブ回路２が信号を伝送しないとき、ドラ
イブタイミング生成部１は、制御部３に対し、図１
（Ｂ）に示す如く、終端イネーブル信号ｅをオフ（例え
ばＬレベル）にする。これにより制御部３は終端部４に
対し、終端特性を終端インピーダンスが∞のオープン特
性にして電力を消費しないように制御する。
イブタイミング生成部１は、制御部３に対し、図１
（Ｂ）に示す如く、終端イネーブル信号ｅをオフ（例え
ばＬレベル）にする。これにより制御部３は終端部４に
対し、終端特性を終端インピーダンスが∞のオープン特
性にして電力を消費しないように制御する。
【００１７】ドライブ回路２から信号を送出するとき、
ドライブタイミング生成部１は制御部３に、図１（Ｂ）
に示す如く「Ｈ」レベルの終端イネーブル信号ｅを送出
する。これにもとづき制御部３は、図１（Ｂ）に示す如
き制御信号Ｃを終端部４に送出する。このとき、制御信
号Ｃはある傾きで「Ｈ」レベルまで変化するので、終端
部４もこれによりオープン特性から、インピーダンスＺ
ｏの整合特性に連続的に変化する。
ドライブタイミング生成部１は制御部３に、図１（Ｂ）
に示す如く「Ｈ」レベルの終端イネーブル信号ｅを送出
する。これにもとづき制御部３は、図１（Ｂ）に示す如
き制御信号Ｃを終端部４に送出する。このとき、制御信
号Ｃはある傾きで「Ｈ」レベルまで変化するので、終端
部４もこれによりオープン特性から、インピーダンスＺ
ｏの整合特性に連続的に変化する。
【００１８】この終端部４が整合特性になってからドラ
イブ回路２からの信号の遷移が起こるが、このとき整合
終端されている伝送路なので、セトリングタイムの問題
もなく高速に信号伝送できる。
イブ回路２からの信号の遷移が起こるが、このとき整合
終端されている伝送路なので、セトリングタイムの問題
もなく高速に信号伝送できる。
【００１９】
【実施例】本発明の一実施例を図２及び図３にもとづき
説明する。図２は本発明の一実施例構成図であり、同
（Ａ）はそのブロック図、同（Ｂ）はその終端部の一例
である。また図３はその動作説明図である。図２におい
て５はデータ転送制御部である。
説明する。図２は本発明の一実施例構成図であり、同
（Ａ）はそのブロック図、同（Ｂ）はその終端部の一例
である。また図３はその動作説明図である。図２におい
て５はデータ転送制御部である。
【００２０】終端部４は、例えば図２（Ｂ）に示す如く
終端抵抗Ｚｏ′とＦＥＴ Ｔｒのオン抵抗ｒo の和が伝
送ラインの特性インピーダンスと整合するように選んだ
終端抵抗Ｚｏ′と、定電圧源Ｖｏと、ＦＥＴのＴｒを有
する。
終端抵抗Ｚｏ′とＦＥＴ Ｔｒのオン抵抗ｒo の和が伝
送ラインの特性インピーダンスと整合するように選んだ
終端抵抗Ｚｏ′と、定電圧源Ｖｏと、ＦＥＴのＴｒを有
する。
【００２１】終端特性を整合特性からオープン特性に変
化させる時は制御信号Ｃの電圧を上昇させオープン特性
から整合特性に変化させる時は制御信号Ｃの電圧を下降
させる。
化させる時は制御信号Ｃの電圧を上昇させオープン特性
から整合特性に変化させる時は制御信号Ｃの電圧を下降
させる。
【００２２】データ転送制御部５はデータ転送を行うと
きの制御を行うものであって、その転送タイミングや信
号の遷移状態をチェックしており、これに応じた制御を
行うものである。
きの制御を行うものであって、その転送タイミングや信
号の遷移状態をチェックしており、これに応じた制御を
行うものである。
【００２３】本発明では、ドライブ回路２より伝送した
い信号の基本波形が例えば図３（Ｂ）に示す如きもので
あることをデータ転送制御部５が認識し、これにもとづ
きドライブタイミング生成部１から同（Ａ）に示す如き
終端イネーブル信号ｅを出力する。
い信号の基本波形が例えば図３（Ｂ）に示す如きもので
あることをデータ転送制御部５が認識し、これにもとづ
きドライブタイミング生成部１から同（Ａ）に示す如き
終端イネーブル信号ｅを出力する。
【００２４】これに応じて制御部３は図３（Ｃ）に示す
如き制御信号Ｃを終端部４に送出する。これにより終端
部４は、トランジスタＴｒ1 がこのある傾きで「Ｌ」レ
ベルから「Ｈ」レベルに立上がる制御信号により制御さ
れ、終端部４はオープン特性から整合特性に連続的に変
化する。
如き制御信号Ｃを終端部４に送出する。これにより終端
部４は、トランジスタＴｒ1 がこのある傾きで「Ｌ」レ
ベルから「Ｈ」レベルに立上がる制御信号により制御さ
れ、終端部４はオープン特性から整合特性に連続的に変
化する。
【００２５】そして制御信号Ｃが「Ｈ」レベルになって
終端特性が整合特性になってから、図３（Ｄ）に示すよ
うに、伝送ライン上の信号の遷移が起き、終端部４の電
圧Ｖは同（Ｅ）に示す如くなり、終端部４の電流Ｉは同
（Ｆ）に示す如くになり、これにもとづき終端部４にお
ける消費電力Ｐは同（Ｇ）に示す如きものとなる。
終端特性が整合特性になってから、図３（Ｄ）に示すよ
うに、伝送ライン上の信号の遷移が起き、終端部４の電
圧Ｖは同（Ｅ）に示す如くなり、終端部４の電流Ｉは同
（Ｆ）に示す如くになり、これにもとづき終端部４にお
ける消費電力Ｐは同（Ｇ）に示す如きものとなる。
【００２６】信号伝送が終わった後、しばらく信号伝送
がない場合は、終端イネーブル信号ｅは「Ｌ」レベルに
なるが、これにもとづき制御部３は制御信号Ｃを「Ｈ」
レベルから「Ｌ」レベルにある傾斜をもって除々に下げ
る。
がない場合は、終端イネーブル信号ｅは「Ｌ」レベルに
なるが、これにもとづき制御部３は制御信号Ｃを「Ｈ」
レベルから「Ｌ」レベルにある傾斜をもって除々に下げ
る。
【００２７】そして終端部４は制御信号が「Ｈ」レベル
から「Ｌ」レベルに立下がるにつれて終端特性を整合特
性からオープン特性に変化させる。このように信号伝送
がないとき、オープン特性となって電力を消費しないた
め、低消費電力化が実現できる。
から「Ｌ」レベルに立下がるにつれて終端特性を整合特
性からオープン特性に変化させる。このように信号伝送
がないとき、オープン特性となって電力を消費しないた
め、低消費電力化が実現できる。
【００２８】なお、図３（Ｇ）における点線は、終端部
をスイッチ部分を除いて図４（Ｃ）に示す如き等価回路
で表現したとき、Ｒｐに消費される電力を示すものであ
る。
をスイッチ部分を除いて図４（Ｃ）に示す如き等価回路
で表現したとき、Ｒｐに消費される電力を示すものであ
る。
【００２９】
【発明の効果】本発明によれば、制御信号にもとづき終
端部を整合特性からオープン特性にまで変化できるの
で、整合特性時においてはセトリングタイムのない信号
の高速伝送が可能となり、また信号伝送のないときはオ
ープン特性により低消費電力化が可能となる。
端部を整合特性からオープン特性にまで変化できるの
で、整合特性時においてはセトリングタイムのない信号
の高速伝送が可能となり、また信号伝送のないときはオ
ープン特性により低消費電力化が可能となる。
【図１】本発明の原理説明図である。
【図２】本発明の一実施例構成図である。
【図３】本発明の動作説明図である。
【図４】テブナン終端説明図である。
【図５】テブナン終端の動作説明図である。
【図６】ＡＣテブナン終端説明図である。
【図７】ＡＣテブナン終端の動作説明図である。
１ ドライブタイミング生成部 ２ ドライブ回路 ３ 制御部 ４ 終端部 ５ データ転送制御部
Claims (2)
- 【請求項１】 イネーブル信号を出力するタイミング生
成手段（１）と、 信号を送出するドライブ手段（２）と、 制御手段（３）と、 可変インピーダンス制御される終端部（４）を具備し、 信号の遷移にもとづき制御手段（３）より制御信号を送
出して終端部（４）を整合特性又はオープン特性に制御
可能とし、信号受信のとき整合特性となり信号受信でな
いときオープン特性となるように構成することを特徴と
する終端装置。 - 【請求項２】 信号の受信に際し、前記制御信号によ
り、終端部（４）をオープン特性から整合特性にある傾
斜をもって変化させ、整合特性に変化した後に信号を受
信するようにしたことを特徴とする請求項１に記載され
たとおりの終端装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33404992A JPH06181417A (ja) | 1992-12-15 | 1992-12-15 | 終端装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33404992A JPH06181417A (ja) | 1992-12-15 | 1992-12-15 | 終端装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06181417A true JPH06181417A (ja) | 1994-06-28 |
Family
ID=18272944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33404992A Withdrawn JPH06181417A (ja) | 1992-12-15 | 1992-12-15 | 終端装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06181417A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5965654A (en) * | 1996-04-26 | 1999-10-12 | Nissan Motor Co., Ltd | Polyolefin-based plastic composition and automotive molded article formed thereof |
| WO2001008290A1 (en) * | 1999-07-26 | 2001-02-01 | Niigata Seimitsu Co., Ltd. | Lc oscillator |
| JP2011035188A (ja) * | 2009-08-03 | 2011-02-17 | Nippon Telegr & Teleph Corp <Ntt> | 差動駆動回路 |
-
1992
- 1992-12-15 JP JP33404992A patent/JPH06181417A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5965654A (en) * | 1996-04-26 | 1999-10-12 | Nissan Motor Co., Ltd | Polyolefin-based plastic composition and automotive molded article formed thereof |
| WO2001008290A1 (en) * | 1999-07-26 | 2001-02-01 | Niigata Seimitsu Co., Ltd. | Lc oscillator |
| US6664863B1 (en) | 1999-07-26 | 2003-12-16 | Niigata Seimitsu Co., Ltd.. | LC oscillator |
| JP2011035188A (ja) * | 2009-08-03 | 2011-02-17 | Nippon Telegr & Teleph Corp <Ntt> | 差動駆動回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6307395B1 (en) | Termination circuits and methods for bused and networked devices | |
| JP3871381B2 (ja) | 可変出力インピーダンスを有するバッファ回路 | |
| USRE34808E (en) | TTL/CMOS compatible input buffer with Schmitt trigger | |
| JP3699764B2 (ja) | ドライバ回路装置及びインターフェース | |
| TW316959B (en) | Circuit and method of low-power-consumption binary signal transmission interface | |
| US7164299B2 (en) | Output buffer circuit having pre-emphasis function | |
| US7816942B2 (en) | USB 2.0 HS voltage-mode transmitter with tuned termination resistance | |
| JPH1093417A (ja) | 伝送ライン・ドライブ用プッシュプル回路 | |
| JPH07297678A (ja) | Ｃｍｏｓ終端抵抗回路 | |
| JPH024075A (ja) | 伝送システム | |
| JP2002091584A (ja) | 電気機器 | |
| WO1997002658A1 (en) | Mos termination for low power signaling | |
| US6483354B1 (en) | PCI-X driver control | |
| US5070256A (en) | Bus transmitter having controlled trapezoidal slew rate | |
| US6331787B1 (en) | Termination circuits and methods therefor | |
| US6418500B1 (en) | Feedback control for termination adjustment | |
| JP2001136057A (ja) | 差動入力回路 | |
| JPH06181417A (ja) | 終端装置 | |
| TW381218B (en) | I/O buffer for improving ring back effect | |
| US7157931B2 (en) | Termination circuits having pull-down and pull-up circuits and related methods | |
| US8508252B2 (en) | Variable resistor voltage driver with self-noise compensation circuit | |
| US5510727A (en) | Optimized active SCSI termination technique | |
| CA1292521C (en) | Bus transmitter having controlled trapezoidal slew rate | |
| US5869984A (en) | Output buffer circuit utilizing FETS for lowering output resistance of a circuit block | |
| JP2002057728A (ja) | 信号伝達装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000307 |