JPH07273349A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH07273349A JPH07273349A JP7043407A JP4340795A JPH07273349A JP H07273349 A JPH07273349 A JP H07273349A JP 7043407 A JP7043407 A JP 7043407A JP 4340795 A JP4340795 A JP 4340795A JP H07273349 A JPH07273349 A JP H07273349A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- gate electrode
- width
- thin film
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dram (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Abstract
型(n−ch)の薄膜トランジスタ(TFT)を有する
相補型の回路において、p−chTFTとn−chTF
Tのしきい値電圧の絶対値を概略等しくさせる方法を提
供する。 【構成】 p−chTFTのチャネル長もしくはゲイト
電極の幅をn−chTFTのものに比較して20%以上
短くすることによって、好ましくは、前者を後者の25
〜80%とすることによって、p−chTFTのしきい
値電圧の絶対値を低下せしめ、よって、p−chTFT
のしきい値電圧をn−chTFTのものと概略等しくさ
せる。
Description
あるいは珪素ウェハー上に酸化珪素等の絶縁被膜を形成
した材料等の絶縁表面上に形成される絶縁ゲイト型トラ
ンジスタ(薄膜トランジスタ、TFT)を有する集積回
路に関する。特に、Nチャネル型TFTとPチャネル型
TFTを有する相補型の集積回路に関する。
晶表示装置やイメージセンサー等の駆動の目的で、TF
T(薄膜トランジスタ)を用いた相補型回路が使用され
ている。しかしながら、TFTでは一般にしきい値電圧
の絶対値が、単結晶半導体を用いたMOSトランジスタ
よりも大きく、また、Nチャネル型TFTとPチャネル
型TFTでは大きく異なっていた。例えば、Nチャネル
型TFTでは2V、PチャネルTFTでは−4Vという
ぐあいである。
型TFTとPチャネル型TFTのしきい値電圧の絶対値
が大きく異なることは相補型回路の動作の上では好まし
いものではなかった。特に駆動電圧の低電圧化には大き
な障害となった。例えば、このようなTFTを用いて相
補型インバータを構成したとしても、駆動電圧が低い状
態では、一般にしきい値電圧の絶対値の大きなPチャネ
ル型TFTは十分な動作ができず、実質的には単なる抵
抗と同じような受動的な負荷として機能するのみで、十
分な高速動作ができなかった。そして、Pチャネル型T
FTを能動的な負荷として機能させるには駆動電圧を十
分に高くすることが要求された。
5eV以下の材料、例えばアルミニウム(φM =4.1
eV)で構成すると、ゲイト電極と真性シリコン半導体
との仕事関数差φMSが−0.6eVなってしまい、結果
としてPチャネル型TFTはよりしきい値電圧が負の方
向にシフトしがちで、Nチャネル型TFTでも、しきい
値電圧が0V近辺となった。そのため、Nチャネル型T
FTにおいては、ノーマリーオン(ゲイト電圧が0でも
ソース/ドレイン間に電流が流れる)となりやすくなっ
た。
とPチャネル型TFTのしきい値電圧の絶対値を概略等
しくすることが求められていた。従来の単結晶半導体集
積回路技術においては、極めて微量(典型的には1×1
018cm-3以下)のN型やP型の不純物をドーピングす
ることにより、しきい値を制御することが知られてい
た。すなわち、1×1015〜1×1018cm-3の不純物
のドーピングにより、しきい値は連続的に変動し、0.
1V以下の精度でしきい値を制御することが可能であっ
た。
(例えば、多結晶珪素)を用いたTFTにおいては、1
×1018cm-3以下の濃度のドーピングによるしきい値
の変動はほとんど観察されず、また、1×1018cm-3
以上の濃度をドーピングをおこなうと、急激にしきい値
が変動してN型もしくはP型となってしまい、TFTの
チャネルとして使用することは不可能であった。
は、多くの欠陥が存在し、その密度が1×1018cm-3
程度あるため、ドーピングされた不純物がこれらの欠陥
にトラップされて活性化できないためである。そして、
不純物が欠陥の濃度を上回ると、これらの余剰の不純物
が活性化して、N型もしくはP型となってしまう。本発
明は、このような現状を顧みてなされたものであり、N
チャネル型TFTとPチャネルTFTのしきい値電圧の
絶対値を概略等しくする方法を提供するものである。
ャネル型TFTのチャネル長をNチャネル型TFTのも
のよりも小さく、好ましくは20%以上小さくすること
によって、相対的にPチャネル型TFTのしきい値電圧
の絶対値を低下させ、また、Nチャネル型TFTではノ
ーマリーオンとならないようなしきい値電圧を保ちつ
つ、Pチャネル型TFTとNチャネル型TFTのしきい
値電圧の絶対値を概略等しくするものである。
TFTのソースとドレインの間の間隔のことである。ま
た、TFTの作製工程において、ソース/ドレインがゲ
イト電極をマスクとして自己整合的に作製される場合に
は、ゲイト電極の幅によってチャネル長も決定されるの
で、上記において、チャネル長をゲイト電極の幅と読み
変えてもよい。ドーピングプロセスにおいては、不純物
がゲイト電極の下部に回り込むこともあるが、同一基板
においては、その回り込み量はほぼ一定であり、また、 (チャネル長)=(ゲイト電極幅)−(回り込み量) という関係から、ゲイト電極幅が決定されると、チャネ
ル長も決定される。ゲイト電極に陽極酸化等の処理を施
す場合も同様である。
ル長について検討を進めた結果、チャネル長が大きくな
るにつれてしきい値電圧の絶対値が増加するという傾向
を発見した。この例を図1に示す。図1(A)および
(B)はそれぞれPチャネル型TFT(p−ch)およ
びNチャネル型TFT(n−ch)のしきい値電圧とチ
ャネル長の関係を示す。この例では、Pチャネル型TF
TおよびNチャネル型TFTのチャネルに用いられるシ
リコン半導体は、共に真性または実質的に真性の導電型
を示し、燐、ホウ素等の不純物濃度は1×1016cm-3
以下、炭素、酸素、または窒素も1×1019cm-3以下
の高品質のものとした。
同じでもTFTの、活性層の膜質、膜厚、ゲイト絶縁膜
の厚さやTFT構造の違い(例えば、低濃度ドレインや
オフセットの有無)によって、異なるものであり、例え
ば、Pチャネル型TFTにおいても図1(A)の(a)
〜(c)に示すような変化がある。同様に、Nチャネル
型TFTにおいても、図1(B)の(a)〜(c)に示
すような変化がある。ここで、図1(A)および(B)
における(a)〜(c)は同じ作製条件、構造のTFT
のものを示す。すなわち、同じ基板上に同じ構造で同等
な条件で形成したPチャネル型TFTのしきい値電圧特
性を図1(A)の(a)に、Nチャネル型TFTのしき
い値電圧特性を図1(B)の(a)に示す。
である。当然のことであるが、同じチャネル長ではNチ
ャネル型TFTとPチャネル型TFTとではしきい値電
圧の絶対値は異なる。この例では、チャネル長が6μm
ではPチャネル型TFTのしきい値は−3.2V、Nチ
ャネル型TFTでは+1.8Vである。しかしながら、
チャネル長を適当に設定すれば、しきい値電圧の絶対値
を概略等しくすることが可能であることは明らかであろ
う。例えば、Nチャネル型TFTのチャネル長は6μ
m、Pチャネル型TFTのチャネル長を4μmとした場
合には、Nチャネル型TFTのしきい値は+1.8V、
Pチャネル型TFTのしきい値は−2.2Vである。
値電圧を得るためのチャネル長も産出される。例えば、
しきい値電圧の絶対値を2Vとするには、Nチャネル型
TFTのチャネル長を6〜7μm、Pチャネル型TFT
のチャネル長を3〜4μmとすればよい。図2には、本
発明に基づく相補型インバータの例を示す。図2(A)
はインバータ回路を上から見た様子を示す。図におい
て、左側がPチャネル型TFTであり、右側がNチャネ
ル型TFTである。図において、1、2、3、4、5
は、それぞれPチャネル型TFTのゲイト電極、Nチャ
ネル型TFTのゲイト電極、Pチャネル型TFTのソー
ス電極、ドレイン配線、Nチャネル型TFTのソース電
極である。図からも分かるように、Pチャネル型TFT
のゲイト電極1の幅a(すなわち、チャネル長に対応)
はNチャネル型TFTのゲイト電極2の幅bよりも短く
なっている。
す。図において、1〜5は図2(A)に対応する。6、
7、8、9、10、11は、それぞれ、ゲイト絶縁膜、
Pチャネル型TFTのソース、Pチャネル型TFTのド
レイン、Nチャネル型TFTのドレイン、Nチャネル型
TFTのソース、層間絶縁物である。
は、TFTのゲイト電極は、ソース/ドレインと重なら
ない、いわゆるオフセット状態となっている。TFTの
構造が異なるので、チャネル長としきい値電圧の依存性
も図1の(a)と同じであるとは限らず、他の条件のも
のとなる。この場合のオフセット幅は、ゲイト電極の周
囲に形成された被膜12、13(例えば、陽極酸化物
膜)の厚さと概略同じtである。このようなTFTにお
いてはチャネル長は、必ずしもゲイト電極の幅とは同一
ではない。
ネル長としきい値電圧の関係においては図1において議
論したことと同様な関係が成り立つ。なぜなら、同一基
板においては、オフセット幅が全てのTFTにおいて同
じであり、ゲイト電極幅が決定されるとチャネル長も同
時に決定されるからである。したがって、チャネル長す
なわちゲイト電極の幅をNチャネル型TFTとPチャネ
ル型TFTとで変化させることによって、しきい値電圧
の絶対値を概略等しくすることは図2(B)の場合と同
様に可能である。
御するには、Pチャネル型薄膜トランジスタのゲイト電
極の幅が、Nチャネル型薄膜トランジスタのゲイト電極
の幅の25〜80%とすると効果的であった。また、結
晶性の非単結晶珪素を用いたTFTにおいては、チャネ
ル中のN型もしくはP型不純物(例えば、燐、硼素)の
濃度は低いほど好ましく、1×1018cm-3以下、好ま
しくは1×1016cm-3以下とすると良い。
チャネル型TFTのしきい値電圧を概略等しくさせるこ
とができる。なお、一般にチャネル長を変えると、TF
Tのその他の特性、例えば、モビリティーやオフ電流
(ゲイトに逆バイアスをかけたときのソース/ドレイン
間のリーク電流)も変化するが、これらの値を適切な値
とするためにはチャネル幅を調整すればよい。また、P
チャネル型TFTのチャネル長が小さくてもホットキャ
リヤの発生による劣化、特に、しきい値電圧のシフト、
移動度の低下は小さく、信頼性上も問題がない。また、
逆にNチャネル型TFTはチャネル長をより長くするこ
とにより、ドレインでのホットキャリヤの発生を抑止で
きるため、信頼性向上の面からも本発明は有効である。
ング7059、300mm×400mmもしくは100
mm×100mm)21上に下地酸化膜22として厚さ
1000〜3000Åの酸化珪素膜を形成した。この酸
化膜の形成方法としては、酸素雰囲気中でのスパッタ法
を使用した。しかし、より量産性を高めるには、TEO
SをプラズマCVD法で分解・堆積した膜を用いてもよ
い。
によって非晶質珪素膜を300〜5000Å、好ましく
は500〜1000Å堆積した。非晶質珪素膜中の燐、
硼素の濃度は1×1016cm-3以下、炭素、酸素、窒素
の濃度は5×1018cm-3以下であった。このような非
晶質珪素膜を、550〜600℃の還元雰囲気に4〜4
8時間放置して、結晶化せしめた。この工程の後に、レ
ーザー照射によっておこなって、さらに結晶化の度合い
を高めてもよい。そして、このようにして結晶化させた
珪素膜をパターニングして島状領域23、24を形成し
た。さらに、この上にスパッタ法によって厚さ700〜
1500Åの酸化珪素膜25を形成した。
ニウム(1wt%のSi、もしくは0.1〜0.3wt
%のSc(スカンジウム)を含む)膜を電子ビーム蒸着
法もしくはスパッタ法によって形成した。そして、フォ
トレジスト(例えば、東京応化製、OFPR800/3
0cp)をスピンコート法によって形成した。フォトレ
ジストの形成前に、陽極酸化法によって厚さ100〜1
000Åの酸化アルミニウム膜を表面に形成しておく
と、フォトレジストとの密着性が良く、また、フォトレ
ジストからの電流のリークを抑制することにより、後の
陽極酸化工程において、多孔質陽極酸化物を側面のみに
形成するうえで有効であった。その後、フォトレジスト
とアルミニウム膜をパターニングして、アルミニウム膜
と一緒にエッチングし、ゲイト電極26、27およびマ
スク膜28、29とした。この際、本実施例では、Nチ
ャネル型TFTのゲイト電極27の幅を7μm、Pチャ
ネル型TFTのゲイト電極26の幅を4μmとした。
(図3(A))
酸化し、厚さ3000〜6000Å、例えば、厚さ50
00Åの陽極酸化物107を形成した。陽極酸化は、3
〜20%のクエン酸もしくはショウ酸、燐酸、クロム
酸、硫酸等の酸性水溶液を用いておこない、10〜30
Vの一定電流をゲイト電極に印加すればよい。本実施例
ではシュウ酸溶液(30℃)中で電圧を10Vとし、2
0〜40分、陽極酸化した。陽極酸化物の厚さは陽極酸
化時間によって制御した。この結果、ゲイト電極26、
27の幅はそれぞれ3μm、6μmとなった。(図3
(B))
おいて、ゲイト電極に電流を印加した。今回は、3〜1
0%の酒石液、硼酸、硝酸が含まれたエチレングルコー
ル溶液を用いた。溶液の温度は10℃前後の室温より低
い方が良好な酸化膜が得られた。このため、ゲイト電極
の上面および側面にバリヤ型の陽極酸化物32、33が
形成された。陽極酸化物32、33の厚さは印加電圧に
比例し、例えば、印加電圧が150Vでは2000Åの
陽極酸化物が形成された。陽極酸化物32、33の厚さ
は必要とされるオフセットの大きさによって決定した
が、3000Å以上の厚さの陽極酸化物を得るには25
0V以上の高電圧が必要であり、TFTの特性に悪影響
を及ぼすので3000Å以下の厚さとすることが好まし
い。本実施例では80〜150Vまで上昇させ、必要と
する陽極酸化膜32、33の厚さによって電圧を選択し
た。
工程であるにもかかわらず、多孔質の陽極酸化物の外側
にバリヤ型の陽極酸化物ができるのではなく、バリヤ型
の陽極酸化物32、33は多孔質陽極酸化物30、31
とゲイト電極26、27の間に形成されることである。
ェットエッチング法)によって絶縁膜25をエッチング
した。このエッチング深さは任意であり、下に存在する
活性層が露出するまでエッチングをおこなっても、その
途中でとめてもよい。しかし、量産性・歩留り・均一性
の観点からは、活性層に至るまでエッチングすることが
望ましい。この際には陽極酸化物30、31、およびゲ
イト電極26、27に覆われた領域の下側の絶縁膜(ゲ
イト絶縁膜)にはもとの厚さの絶縁膜34、35が残さ
れる。(図3(C))
た。エッチャントとしては、燐酸系の溶液、例えば、燐
酸、酢酸、硝酸の混酸等が好ましい。この際、燐酸系の
エッチャントにおいては、多孔質陽極酸化物のエッチン
グレートはバリヤ型陽極酸化物のエッチングレートの1
0倍以上である。したがって、バリヤ型の陽極酸化物3
2、33は、燐酸系のエッチャントでは実質的にエッチ
ングされないので、内側のゲイト電極を守ることができ
た。
純物のイオンを活性層に注入することによって、ソース
/ドレインを形成した。まず、図の左側のTFT領域を
マスク36によって覆った状態で、イオンドーピング法
によって、比較的低速(典型的には、加速電圧は5〜3
0kV)の燐イオンを照射した。本実施例では加速電圧
は20kVとした。ドーピングガスとしてはフォスフィ
ン(PH3 )を用いた。ドーズ量は5×1014〜5×1
015cm-2とした。この工程では、燐イオンは絶縁膜3
5を透過できないので、活性層のうち、表面の露出され
た領域にのみ注入され、Nチャネル型TFTのドレイン
37、ソース38が形成された。(図3(D))
て、比較的高速(典型的には、加速電圧は60〜120
kV)の燐イオンを照射した。本実施例では加速電圧は
90kVとした。ドーズ量は1×1013〜5×1014c
m-2とした。この工程では、燐イオンは絶縁膜35を透
過して、その下の領域にも到達するが、ドーズ量が少な
いので、低濃度のN型領域39、40が形成された。
(図3(E))
6を除去し、今度は、Nチャネル型TFTをマスクし
て、同様に、Pチャネル型TFTにもソース41、ドレ
イン42、低濃度のP型領域43、44を形成した。そ
して、KrFエキシマーレーザー(波長248nm、パ
ルス幅20nsec)を照射して、活性層中に導入され
た不純物イオンの活性化をおこなった。
VD法によって酸化珪素膜を厚さ3000〜6000Å
形成した。そして、TFTのソース/ドレインにコンタ
クトホールを形成し、アルミニウム配線・電極46、4
7、48を形成した。さらに200〜400℃で水素ア
ニールをおこなった。以上によって、TFTを用いた相
補型インバータ回路が完成した。(図3(F))かかる
インバータ回路を多段に接続したリングオシレータ、シ
フトレジスタを用いる場合にその動作点を中心電圧とす
る意味でしきい値電圧のあわせ込みは極めて重要なもの
である。また、アナログ型の駆動が要求されるスイッチ
素子(例えば、アクティブマトリクス型液晶表示装置の
画素に設けられたトランジスタ)や相補型のトランスフ
ァーゲイトにおいても有効であった。
チャネル型TFTのしきい値の絶対値を概略等しくする
ことができた。これにより、相補型の回路の動作の効率
を高めるとともに、駆動電圧の低電圧化が可能となっ
た。本発明は最も簡単にはゲイト電極の幅を変えること
により容易に達成できる。ゲイト電極の幅の最適値は、
TFTの構造、作製条件等によって決定されるものであ
り、実施例において示した値にとらわれる必要のないこ
とは自明である。また、実施例においては示さなかった
が、例えば、Pチャネル型TFTを通常の構造のTFT
(図2(B)のような構造)、Nチャネル型TFTをゲ
イト電極がソース/ドレインとオフセット状態であるT
FT(図2(C)のような構造)とすることも可能であ
る。
たシリコン半導体をチャネルとして用いるTFTにおい
て特に有効である。なぜならば、酸化珪素膜と接したア
モルファス状態のシリコン膜を熱アニールやレーザー照
射等の手段で結晶化させた場合には、界面の整合性から
<111>面に配向する性質がある。
0>面や<311>面に比べて、酸化珪素との界面準位
密度QSSが2倍程度大きく、したがって、これでTFT
を作製した場合にはしきい値電圧が負の方向にシフトす
る傾向が強まる。すなわち、Nチャネル型TFTのしき
い値電圧は0V近辺のノーマリーオンの状態となり、P
チャネル型TFTのしきい値電圧は、負の大きな値とな
る。このような状況は相補型の回路を設計する場合には
極めて問題が大きいことは先に指摘した通りである。本
発明はこのような状況を解決して、Nチャネル型TF
T、Pチャネル型TFTのしきい値電圧のバランスを取
ることを目的としたもので、本発明が有効であることは
以上の説明から明らかであろう。このように本発明は極
めて重要なものであると信ずる。
示す。
タ)の例を示す。
Claims (6)
- 【請求項1】 絶縁表面上に形成されたNチャネル型お
よびPチャネル型の薄膜トランジスタを有する集積回路
において、 該Pチャネル型薄膜トランジスタのゲイト電極の幅が、
該Nチャネル型薄膜トランジスタのゲイト電極の幅より
も、少なくとも20%小さいことを特徴とする半導体集
積回路。 - 【請求項2】 絶縁表面上に形成されたNチャネル型お
よびPチャネル型の薄膜トランジスタにおいて、 該Nチャネル型薄膜トランジスタとPチャネル型薄膜ト
ランジスタのゲイト電極が電気的に結合しており、 該Pチャネル型薄膜トランジスタのゲイト電極の幅が、
該Nチャネル型薄膜トランジスタのゲイト電極の幅より
も、少なくとも20%小さいことを特徴とする半導体集
積回路。 - 【請求項3】 アルミニウムを主成分とするゲイト電極
を有する薄膜トランジスタを有する回路において、Pチ
ャネル型薄膜トランジスタとNチャネル型薄膜トランジ
スタのしきい値電圧を概略等しくするため、Pチャネル
型薄膜トランジスタのゲイト電極の幅がNチャネル型薄
膜トランジスタのゲイト電極の幅に比べて小さくしたこ
とを特徴とする半導体集積回路。 - 【請求項4】 Pチャネル型薄膜トランジスタのゲイト
電極の幅が、Nチャネル型薄膜トランジスタのゲイト電
極の幅の25〜80%である、請求項1乃至3の半導体
集積回路。 - 【請求項5】 薄膜トランジスタのチャネルが単結晶で
ない結晶性珪素薄膜によって構成されている、請求項1
乃至3の半導体集積回路。 - 【請求項6】 薄膜トランジスタのチャネルに含まれる
N型もしくはP型不純物濃度が、1×1018cm-3以下
である、請求項1乃至3の半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04340795A JP3741741B2 (ja) | 1994-02-08 | 1995-02-07 | 相補型集積回路の作製方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3661594 | 1994-02-08 | ||
JP6-36615 | 1994-02-08 | ||
JP04340795A JP3741741B2 (ja) | 1994-02-08 | 1995-02-07 | 相補型集積回路の作製方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003376821A Division JP3946690B2 (ja) | 1994-02-08 | 2003-11-06 | インバータ回路の作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07273349A true JPH07273349A (ja) | 1995-10-20 |
JP3741741B2 JP3741741B2 (ja) | 2006-02-01 |
Family
ID=26375692
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04340795A Expired - Fee Related JP3741741B2 (ja) | 1994-02-08 | 1995-02-07 | 相補型集積回路の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3741741B2 (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0863495A1 (en) * | 1996-09-26 | 1998-09-09 | Seiko Epson Corporation | Display device |
JP2005070630A (ja) * | 2003-08-27 | 2005-03-17 | Seiko Epson Corp | 電気光学装置およびそれを用いた電子機器 |
JP2005070629A (ja) * | 2003-08-27 | 2005-03-17 | Seiko Epson Corp | 電気光学装置およびそれを用いた電子機器 |
US6972435B2 (en) | 1996-06-04 | 2005-12-06 | Semiconductor Energy Laboratory Co., Ltd. | Camera having display device utilizing TFT |
KR100569261B1 (ko) * | 1998-08-31 | 2006-08-11 | 비오이 하이디스 테크놀로지 주식회사 | 박막 트랜지스터 액정 표시 소자 |
JP2006324442A (ja) * | 2005-05-18 | 2006-11-30 | Sharp Corp | 半導体装置およびその製造方法 |
JP2007101757A (ja) * | 2005-09-30 | 2007-04-19 | Sharp Corp | アクティブマトリクス基板 |
JP2007148446A (ja) * | 1996-09-26 | 2007-06-14 | Seiko Epson Corp | 表示装置 |
JP2007201486A (ja) * | 2007-03-06 | 2007-08-09 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP2018201049A (ja) * | 2013-07-31 | 2018-12-20 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6346730B1 (en) | 1999-04-06 | 2002-02-12 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device having a pixel TFT formed in a display region and a drive circuit formed in the periphery of the display region on the same substrate |
-
1995
- 1995-02-07 JP JP04340795A patent/JP3741741B2/ja not_active Expired - Fee Related
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8928081B2 (en) | 1996-06-04 | 2015-01-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having display device |
US6972435B2 (en) | 1996-06-04 | 2005-12-06 | Semiconductor Energy Laboratory Co., Ltd. | Camera having display device utilizing TFT |
US6979841B2 (en) | 1996-06-04 | 2005-12-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor integrated circuit and fabrication method thereof |
US8405149B2 (en) | 1996-06-04 | 2013-03-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having display device |
US7414288B2 (en) | 1996-06-04 | 2008-08-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having display device |
JP2007148446A (ja) * | 1996-09-26 | 2007-06-14 | Seiko Epson Corp | 表示装置 |
EP0863495A4 (en) * | 1996-09-26 | 2001-03-28 | Seiko Epson Corp | DISPLAY DEVICE |
EP1465257A1 (en) * | 1996-09-26 | 2004-10-06 | Seiko Epson Corporation | Display apparatus |
EP0863495A1 (en) * | 1996-09-26 | 1998-09-09 | Seiko Epson Corporation | Display device |
US7012278B2 (en) | 1996-09-26 | 2006-03-14 | Seiko Epson Corporation | Light-emitting apparatus driven with thin-film transistor and method of manufacturing light-emitting apparatus |
KR100569261B1 (ko) * | 1998-08-31 | 2006-08-11 | 비오이 하이디스 테크놀로지 주식회사 | 박막 트랜지스터 액정 표시 소자 |
JP2005070629A (ja) * | 2003-08-27 | 2005-03-17 | Seiko Epson Corp | 電気光学装置およびそれを用いた電子機器 |
JP2005070630A (ja) * | 2003-08-27 | 2005-03-17 | Seiko Epson Corp | 電気光学装置およびそれを用いた電子機器 |
JP2006324442A (ja) * | 2005-05-18 | 2006-11-30 | Sharp Corp | 半導体装置およびその製造方法 |
JP2007101757A (ja) * | 2005-09-30 | 2007-04-19 | Sharp Corp | アクティブマトリクス基板 |
JP2007201486A (ja) * | 2007-03-06 | 2007-08-09 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP2018201049A (ja) * | 2013-07-31 | 2018-12-20 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3741741B2 (ja) | 2006-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7227229B2 (en) | Active matrix display device comprising an inverter circuit | |
US5977559A (en) | Thin-film transistor having a catalyst element in its active regions | |
KR960011183B1 (ko) | 반도체 장치 | |
KR100296378B1 (ko) | 반도체장치 제작방법 | |
KR100260668B1 (ko) | 액티브 매트릭스 패널 | |
US5328861A (en) | Method for forming thin film transistor | |
JP2873660B2 (ja) | 半導体集積回路の作製方法 | |
EP0494628A2 (en) | Multigato SOI-type thin film transistor and manufacturing method therefor | |
JPH07335906A (ja) | 薄膜状半導体装置およびその作製方法 | |
JPH07135318A (ja) | 半導体装置の作製方法 | |
JP2001028448A (ja) | 薄膜トランジスタの作製方法 | |
JP3741741B2 (ja) | 相補型集積回路の作製方法 | |
JPH10125928A (ja) | 半導体集積回路及びその作製方法 | |
US5604139A (en) | Method for manufacturing a semiconductor device | |
JPH0818055A (ja) | 半導体集積回路およびその作製方法 | |
JP3946690B2 (ja) | インバータ回路の作製方法 | |
JPH11160736A (ja) | アクティブマトリクス装置 | |
JP4197270B2 (ja) | 半導体集積回路の作製方法 | |
JP3140304B2 (ja) | 半導体装置およびその作製方法 | |
JPH08125193A (ja) | 半導体集積回路とその作製方法 | |
JP2000004024A (ja) | 半導体装置 | |
JP3963663B2 (ja) | 半導体装置 | |
JP4249512B2 (ja) | 絶縁ゲイト型半導体装置 | |
JP3380546B2 (ja) | 半導体装置 | |
KR960011184B1 (ko) | 절연게이트형 전계효과 반도체 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040224 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040317 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040430 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040604 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050930 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051109 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091118 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091118 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091118 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101118 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101118 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111118 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111118 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121118 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121118 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131118 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |