JPH07273191A - Semiconductor device and its fabrication - Google Patents
Semiconductor device and its fabricationInfo
- Publication number
- JPH07273191A JPH07273191A JP5726794A JP5726794A JPH07273191A JP H07273191 A JPH07273191 A JP H07273191A JP 5726794 A JP5726794 A JP 5726794A JP 5726794 A JP5726794 A JP 5726794A JP H07273191 A JPH07273191 A JP H07273191A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- film
- water
- contact hole
- via contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半導体装置及びその製
造方法に関し、特に、多層配線において上部配線層と下
部配線層を接続するためのビアコンタクトホールの耐水
性を向上させた半導体装置及びその製造方法に関するも
のである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly to a semiconductor device having improved water resistance of a via contact hole for connecting an upper wiring layer and a lower wiring layer in a multilayer wiring and a method thereof. The present invention relates to a manufacturing method.
【０００２】[0002]
【従来の技術】従来から半導体装置において、多層配線
が用いられている。図１１〜図１５はこの多層配線の上
部配線層と下部配線層とを連結するためのビアコンタク
トホールを有する半導体装置の製造方法を示す。まず、
図１１に示すように、シリコン基板４１の表面に酸化シ
リコン（ＳｉＯ 2 ）膜４２を形成し、この酸化シリコン
膜４２の上に下部アルミニウム配線層４３を形成する。
次に、図１２に示すように、下部アルミニウム配線層４
３及び酸化シリコン膜４２を覆うように酸化シリコン膜
４４を形成する。次に、図１３に示すように、スピンコ
ート法により液状ＳＯＧ膜４５を酸化シリコン膜４４上
に形成して、プラズマ化したガスに曝すことにより乾燥
・硬化させる。このＳＯＧ膜４５は、その表面を平坦化
して、後述する上部アルミニウム配線層４７のステップ
カバレッジを向上させるものである。更に、ＳＯＧ膜４
５上に酸化シリコン膜４６を形成する。2. Description of the Related Art Conventionally, in a semiconductor device, multi-layer wiring
Is used. 11 to 15 show this multilayer wiring
Via contact for connecting the partial wiring layer and the lower wiring layer
7 shows a method of manufacturing a semiconductor device having a through hole. First,
As shown in FIG. 11, the surface of the silicon substrate 41 is oxidized.
Recon (SiO 2) Forming the film 42, this silicon oxide
A lower aluminum wiring layer 43 is formed on the film 42.
Next, as shown in FIG. 12, the lower aluminum wiring layer 4
3 and the silicon oxide film 42 so as to cover the silicon oxide film 42.
44 is formed. Next, as shown in FIG.
Liquid SOG film 45 on the silicon oxide film 44
Formed on and dried by exposure to plasmaized gas
・ Cure. The SOG film 45 has its surface flattened.
Then, a step of the upper aluminum wiring layer 47 described later
It improves the coverage. Furthermore, the SOG film 4
A silicon oxide film 46 is formed on the film 5.
【０００３】次に、図１４に示すように、エッチングに
より下部アルミニウム配線層４３に達するビアコンタク
トホール５１を形成する。次に、図１５に示すように、
スパッタ法及びパターンニングにより上部アルミニウム
配線層４７を形成し、同時に上部アルミニウム配線層４
７と下部アルミニウム配線層４３を接続する接続部分５
１ａをビアコンタクトホール５１内に形成する。このよ
うにして、下部アルミニウム配線層４３と上部アルミニ
ウム配線層４７が接続部分５１ａにより接続される。Next, as shown in FIG. 14, a via contact hole 51 reaching the lower aluminum wiring layer 43 is formed by etching. Next, as shown in FIG.
The upper aluminum wiring layer 47 is formed by the sputtering method and patterning, and at the same time, the upper aluminum wiring layer 4 is formed.
7 and the lower aluminum wiring layer 43 connecting portion 5
1a is formed in the via contact hole 51. In this way, the lower aluminum wiring layer 43 and the upper aluminum wiring layer 47 are connected by the connecting portion 51a.
【０００４】[0004]
【発明が解決しようとする課題】しかし、上述の乾燥・
硬化工程によってもＳＯＧ膜４５中の水分を完全に除去
することは困難であり、又ＳＯＧ膜４５は吸湿性が高い
ため、大気に触れると大気中の水分を吸収してしまうの
で、ＳＯＧ膜４５中には水分が残留している可能性が高
い。このため、ビアコンタクトホール５１の側壁に露出
しているＳＯＧ膜４５からビアコンタクトホール５１内
に水分がしみだす可能性があり、その場合接続部分５１
ａが腐食するという欠点があった。したがって、本発明
の課題は、ビアコンタクトホールの側壁を形成する絶縁
層からビアコンタクトホール内に水分がしみださないよ
うにすることにより、上部配線層と下部配線層との接続
部分の腐食を防ぐことができる半導体装置及びその製造
方法を提供することである。However, the above-mentioned drying /
It is difficult to completely remove the water content in the SOG film 45 even by the curing process. Further, the SOG film 45 has a high hygroscopic property, and therefore, when it comes into contact with the air, it absorbs the water content in the air. Water is likely to remain inside. Therefore, water may leak into the via contact hole 51 from the SOG film 45 exposed on the sidewall of the via contact hole 51, and in that case, the connection portion 51.
There was a drawback that a was corroded. Therefore, an object of the present invention is to prevent corrosion of the connection portion between the upper wiring layer and the lower wiring layer by preventing moisture from seeping out from the insulating layer forming the sidewall of the via contact hole into the via contact hole. It is an object of the present invention to provide a semiconductor device and a manufacturing method thereof that can be prevented.
【０００５】[0005]
【課題を解決するための手段】上記課題を解決するた
め、本発明の第１の構成は、下部配線層、絶縁層及び上
部配線層を順次積層するように配置し、前記下部配線層
と前記上部配線層とを前記絶縁層に形成されたビアコン
タクトホールを介して接続した半導体装置において、前
記絶縁層のビアコンタクトホール側壁を含む表面を心材
用ＳＯＧ膜の表面を覆う耐透水性膜により形成したこと
である。更に、第２の発明の構成は、前記第１の発明の
構成において、耐透水性膜が窒化シリコン膜であること
である。In order to solve the above-mentioned problems, a first structure of the present invention is to arrange a lower wiring layer, an insulating layer and an upper wiring layer so as to be sequentially laminated, and to arrange the lower wiring layer and the upper wiring layer. In a semiconductor device in which an upper wiring layer is connected through a via contact hole formed in the insulating layer, a surface of the insulating layer including a sidewall of the via contact hole is formed of a water-proof film that covers the surface of the SOG film for core material. That is what I did. Further, the structure of the second invention is that in the structure of the first invention, the water permeation resistant film is a silicon nitride film.
【０００６】更に、第３の発明の構成は、基板の絶縁性
表面上に下部配線層を形成する第１工程と、この下部配
線層及び前記基板の絶縁性表面を覆うように第１耐透水
性膜を形成する第２工程と、この第１耐透水性膜を覆う
ようにＳＯＧ膜を形成する第３工程と、このＳＯＧ膜を
覆うように第２耐透水性膜を形成する第４工程と、所定
箇所の前記第１耐透水性膜、ＳＯＧ膜及び第２耐透水性
膜を除去し、前記下部配線層に達する凹部を形成する第
５工程と、前記凹部の表面に第３耐透水性膜を形成する
第６工程と、前記第３耐透水性膜のうちＳＯＧ膜に隣接
する部分を残し、前記下部配線層へ通じるビアコンタク
トホールを形成する第７工程と、前記第２耐透水性膜上
の上部配線層及び前記ビアコンタクトホール中の前記上
部配線層及び前記下部配線層を接続する接続部分を形成
する第８工程とを具備することを特徴とする半導体装置
の製造方法である。Further, in the structure of the third invention, the first step of forming the lower wiring layer on the insulating surface of the substrate, and the first water permeation resistant so as to cover the lower wiring layer and the insulating surface of the substrate. Second step of forming a water-permeable film, a third step of forming an SOG film so as to cover the first water permeation resistant film, and a fourth step of forming a second water permeation resistant film so as to cover the SOG film. And a fifth step of removing the first water-resistant film, the SOG film, and the second water-resistant film at predetermined locations to form a recess reaching the lower wiring layer, and a third water-proof waterproof on the surface of the recess. A sixth step of forming a conductive film, a seventh step of forming a via contact hole communicating with the lower wiring layer while leaving a portion of the third water impermeable film adjacent to the SOG film, and the second water impermeable layer. Wiring layer on the conductive film and the upper wiring layer in the via contact hole, and Is a manufacturing method of a semiconductor device characterized by comprising an eighth step of forming a connecting portion for connecting the parts wiring layer.
【０００７】[0007]
【作用】上記第１の発明の構成により、上部配線層と下
部配線層との間に配置される絶縁層の表面（ビアコンタ
クトホールの側壁を含む）が心材用ＳＯＧ膜の表面を覆
う耐透水性膜により形成されているので、心材用ＳＯＧ
膜からビアコンタクトホール内に水分がしみださないよ
うにすることができる。このため、上部配線層と下部配
線層との接続部分の腐食を防ぐことができる。更に、第
２の発明の構成により、耐透水性膜が窒化シリコン膜で
あるので、前記ＳＯＧ膜からビアコンタクトホールへの
水分のしみだしを確実に防ぐことができる。このため、
上部配線層と下部配線層との接続部分の腐食を確実に防
ぐことができる。更に、第３の発明の構成により、前記
第１の発明の構成に係わる半導体装置を製造することが
できるので、前記第１の発明の作用がある。更に、ＳＯ
Ｇ膜が形成された後に、ＳＯＧ膜が水分を吸収しても問
題がないため、ＳＯＧ膜の水分吸収を防ぐ特別な工程が
不要である。According to the structure of the first invention, the surface of the insulating layer (including the side wall of the via contact hole) arranged between the upper wiring layer and the lower wiring layer covers the surface of the SOG film for core material. SOG for core material because it is made of a flexible film
Water can be prevented from seeping out of the film into the via contact hole. Therefore, it is possible to prevent the corrosion of the connecting portion between the upper wiring layer and the lower wiring layer. Further, according to the structure of the second invention, since the water permeation resistant film is the silicon nitride film, it is possible to reliably prevent the water from seeping out from the SOG film into the via contact hole. For this reason,
Corrosion of the connecting portion between the upper wiring layer and the lower wiring layer can be reliably prevented. Further, since the semiconductor device according to the configuration of the first invention can be manufactured by the configuration of the third invention, there is the effect of the first invention. Furthermore, SO
Since there is no problem even if the SOG film absorbs water after the G film is formed, a special process for preventing the SOG film from absorbing water is unnecessary.
【０００８】[0008]
【実施例】以下本願発明の一実施例を図面を参照して説
明する。図１〜図８は、本発明の一実施例に係わる半導
体装置の製造方法を示す。まず、図１に示すように、ト
ランジスタ等が形成されているシリコン基板１１の上に
酸化シリコン（ＳｉＯ2 ）膜１２をＣＶＤ法又は熱酸化
により形成する。次に、酸化シリコン膜１２の上にスパ
ッタによりアルミニウム層を形成し、所定箇所を除去す
ることにより、下部アルミニウム配線層１３を形成す
る。次に、図２に示すように、酸化シリコン膜１２及び
下部アルミニウム配線層１３を覆うように、プラズマ酸
化シリコン膜１４を酸化性ガスプラズマ中にて２００ｎ
ｍの膜厚に形成する。更に、プラズマ酸化シリコン膜１
４上に、プラズマ窒化シリコン膜１５をプラズマ中で３
００ｎｍの膜厚に形成する。更に、プラズマ酸化シリコ
ン膜１５上にＳＯＧ膜をスピンコート法により塗布した
後加熱して形成する。このＳＯＧ膜１６の表面１６ａは
平坦に形成される。次に、図３に示すように、ＳＯＧ膜
１６の表面１６ａに、プラズマ窒化シリコン膜１７を３
００ｎｍの膜厚に形成する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. 1 to 8 show a method of manufacturing a semiconductor device according to an embodiment of the present invention. First, as shown in FIG. 1, a silicon oxide (SiO 2 ) film 12 is formed by a CVD method or thermal oxidation on a silicon substrate 11 on which transistors and the like are formed. Next, an aluminum layer is formed on the silicon oxide film 12 by sputtering, and predetermined portions are removed to form a lower aluminum wiring layer 13. Then, as shown in FIG. 2, the plasma silicon oxide film 14 is covered with 200 n of oxidizing gas plasma so as to cover the silicon oxide film 12 and the lower aluminum wiring layer 13.
It is formed to a film thickness of m. Furthermore, the plasma silicon oxide film 1
4 and plasma silicon nitride film 15 in plasma
It is formed to a film thickness of 00 nm. Further, an SOG film is applied on the plasma silicon oxide film 15 by a spin coating method and then heated to form the SOG film. The surface 16a of the SOG film 16 is formed flat. Next, as shown in FIG. 3, a plasma silicon nitride film 17 is formed on the surface 16 a of the SOG film 16 by 3 times.
It is formed to a film thickness of 00 nm.
【０００９】なお、図９及び図１０は、上述のプラズマ
窒化シリコン膜１５、１７の膜厚を決定する方法を示
す。図９に示すサンプルでは、シリコン基板３１上にＳ
ＯＧ膜３２及びプラズマ窒化シリコン膜３３を順次積層
形成する。このサンプルを大気中に放置し、放置前と放
置後の両方にて、フーリエ変換赤外分光により水分の吸
収状態を測定する。図９は、プラズマ窒化シリコン膜３
３の膜厚を変化させたときの水分吸収の測定結果を示
す。この場合ＯＨ基に起因する吸収スペクトルを放置前
後で比較して評価している。この測定結果によって、吸
収スペクトル強度比が小さな値となるように、上述のプ
ラズマ窒化シリコン膜１５、１７の膜厚を３００ｎｍに
設定している。9 and 10 show a method of determining the film thickness of the plasma silicon nitride films 15 and 17 described above. In the sample shown in FIG. 9, S is formed on the silicon substrate 31.
The OG film 32 and the plasma silicon nitride film 33 are sequentially stacked. This sample is left to stand in the air, and the water absorption state is measured by Fourier transform infrared spectroscopy both before and after standing. FIG. 9 shows the plasma silicon nitride film 3
The measurement result of water absorption when changing the film thickness of 3 is shown. In this case, the absorption spectra due to the OH groups are compared and evaluated before and after standing. According to the measurement result, the film thickness of the above-mentioned plasma silicon nitride films 15 and 17 is set to 300 nm so that the absorption spectrum intensity ratio has a small value.
【００１０】次に、図４に示すように、プラズマ窒化シ
リコン膜１７上に、ホトレジスト層１８を形成し、ホト
リソグラフィによりホトレジスト層１８のうち下部アル
ミニウム配線層１３上の部分に開口部１８ａを形成す
る。次に、図５に示すように、ホトレジスト層１８をマ
スクとして異方性ドライエッチングにより、開口部１８
ａから下部アルミニウム配線層１３に達する凹部１９を
形成する。その後ホトレジスト層１８を除去する。次
に、図６に示すように、プラズマ窒化シリコン膜１７及
び凹部１９を覆うように、プラズマ窒化シリコン膜２０
を形成する。次に、図７に示すように、異方性ドライエ
ッチングによりプラズマ窒化シリコン膜２０を図示垂直
方向に下部アルミニウム配線層１３が露出するまでエッ
チングする。次に、図８に示すように、スパッタ法及び
パターンニングにより上部アルミニウム配線層２２及び
上部アルミニウム配線層２２と下部アルミニウム配線層
１３との接続部分２３を同時に形成する。Next, as shown in FIG. 4, a photoresist layer 18 is formed on the plasma silicon nitride film 17, and an opening 18a is formed in a portion of the photoresist layer 18 on the lower aluminum wiring layer 13 by photolithography. To do. Next, as shown in FIG. 5, the opening 18 is formed by anisotropic dry etching using the photoresist layer 18 as a mask.
A concave portion 19 reaching from a to the lower aluminum wiring layer 13 is formed. After that, the photoresist layer 18 is removed. Next, as shown in FIG. 6, the plasma silicon nitride film 20 is formed so as to cover the plasma silicon nitride film 17 and the recess 19.
To form. Next, as shown in FIG. 7, the plasma silicon nitride film 20 is etched by anisotropic dry etching in the direction perpendicular to the drawing until the lower aluminum wiring layer 13 is exposed. Next, as shown in FIG. 8, an upper aluminum wiring layer 22 and a connecting portion 23 between the upper aluminum wiring layer 22 and the lower aluminum wiring layer 13 are simultaneously formed by sputtering and patterning.
【００１１】このようにして、図８に示すように、ＳＯ
Ｇ膜１６を心材として、その表面をプラズマ窒化シリコ
ン膜１５、１７、２０で覆った絶縁層に形成されたビア
コンタクトホール２１を介して、下部アルミニウム配線
層１３と上部アルミニウム配線層２２が接続部分２３に
より接続される半導体装置が形成される。この場合、ビ
アコンタクトホール２１の側壁にＳＯＧ膜１６が露出し
ていないので、ＳＯＧ膜１６からビアコンタクトホール
２１内に水分がしみださない。このため、前記接続部分
２３の腐食を防ぐことができる。In this way, as shown in FIG.
The lower aluminum wiring layer 13 and the upper aluminum wiring layer 22 are connected to each other through a via contact hole 21 formed in an insulating layer whose surface is covered with the plasma silicon nitride films 15, 17 and 20 using the G film 16 as a core material. A semiconductor device connected by 23 is formed. In this case, since the SOG film 16 is not exposed on the side wall of the via contact hole 21, moisture does not seep out from the SOG film 16 into the via contact hole 21. Therefore, the corrosion of the connecting portion 23 can be prevented.
【００１２】[0012]
【発明の効果】以上詳細に説明したように、本発明の半
導体装置及びその製造方法により、上部配線層と下部配
線層との接続部分の腐食を防ぐことができる。このた
め、本発明に係わる半導体装置の信頼性を著しく向上さ
せることができる。更に、本発明に係わる半導体装置の
製造方法には、特別な工程が不要であるので、本発明に
係わる半導体装置の製造が容易である。As described above in detail, the semiconductor device and the method of manufacturing the same according to the present invention can prevent the corrosion of the connecting portion between the upper wiring layer and the lower wiring layer. Therefore, the reliability of the semiconductor device according to the present invention can be significantly improved. Furthermore, since the semiconductor device manufacturing method according to the present invention does not require any special process, the semiconductor device according to the present invention can be easily manufactured.
【図１】本発明の一実施例の製造方法を示す断面図であ
る。FIG. 1 is a sectional view showing a manufacturing method according to an embodiment of the present invention.
【図２】前記一実施例の製造方法を示す断面図であり、
図１の続きである。FIG. 2 is a cross-sectional view showing the manufacturing method of the one embodiment,
It is a continuation of FIG.
【図３】前記一実施例の製造方法を示す断面図であり、
図２の続きである。FIG. 3 is a cross-sectional view showing the manufacturing method of the one embodiment,
It is a continuation of FIG.
【図４】前記一実施例の製造方法を示す断面図であり、
図３の続きである。FIG. 4 is a cross-sectional view showing the manufacturing method of the one embodiment,
It is a continuation of FIG.
【図５】前記一実施例の製造方法を示す断面図であり、
図４の続きである。FIG. 5 is a cross-sectional view showing the manufacturing method of the one embodiment,
It is a continuation of FIG.
【図６】前記一実施例の製造方法を示す断面図であり、
図５の続きである。FIG. 6 is a cross-sectional view showing the manufacturing method of the one embodiment,
It is a continuation of FIG.
【図７】前記一実施例の製造方法を示す断面図であり、
図６の続きである。FIG. 7 is a cross-sectional view showing the manufacturing method of the one embodiment,
It is a continuation of FIG.
【図８】前記一実施例の製造方法を示す断面図であり、
図７の続きである。FIG. 8 is a cross-sectional view showing the manufacturing method of the one embodiment,
It is a continuation of FIG.
【図９】サンプルの断面図である。FIG. 9 is a cross-sectional view of a sample.
【図１０】サンプルの水分吸収の測定結果を示すグラフ
である。FIG. 10 is a graph showing the measurement results of water absorption of a sample.
【図１１】従来例の製造方法を示す断面図である。FIG. 11 is a cross-sectional view showing a manufacturing method of a conventional example.
【図１２】従来例の製造方法を示す断面図であり、図１
１の続きである。12 is a cross-sectional view showing the manufacturing method of the conventional example, and FIG.
It is a continuation of 1.
【図１３】従来例の製造方法を示す断面図であり、図１
２の続きである。13 is a cross-sectional view showing the manufacturing method of the conventional example, and FIG.
It is a continuation of 2.
【図１４】従来例の製造方法を示す断面図であり、図１
３の続きである。14 is a cross-sectional view showing the manufacturing method of the conventional example, and FIG.
It is a continuation of 3.
【図１５】従来例の製造方法を示す断面図であり、図１
４の続きである。15 is a cross-sectional view showing the manufacturing method of the conventional example, and FIG.
It is a continuation of 4.
１１ シリコン基板 １３ 下部アルミニウム配線層 １５、１７，２０ プラズマ窒化シリコン膜 １６ ＳＯＧ膜 １９ 凹部 ２１ ビアコンタクトホール ２２ 上部アルミニウム配線層 ２３ 接続部分 11 Silicon Substrate 13 Lower Aluminum Wiring Layer 15, 17, 20 Plasma Silicon Nitride Film 16 SOG Film 19 Recess 21 Via Contact Hole 22 Upper Aluminum Wiring Layer 23 Connection Part
Claims (3)
次積層するように配置し、前記下部配線層と前記上部配
線層とを前記絶縁層に形成されたビアコンタクトホール
を介して接続した半導体装置において、 前記絶縁層のビアコンタクトホール側壁を含む表面を心
材用ＳＯＧ膜の表面を覆う耐透水性膜により形成したこ
とを特徴とする半導体装置。1. A lower wiring layer, an insulating layer, and an upper wiring layer are arranged so as to be sequentially stacked, and the lower wiring layer and the upper wiring layer are connected via a via contact hole formed in the insulating layer. In the semiconductor device, a surface of the insulating layer including a sidewall of a via contact hole is formed of a water-proof film that covers the surface of the SOG film for core material.
を特徴とする請求項１記載の半導体装置。2. The semiconductor device according to claim 1, wherein the water resistant film is a silicon nitride film.
する第１工程と、 この下部配線層及び前記基板の絶縁性表面を覆うように
第１耐透水性膜を形成する第２工程と、 この第１耐透水性膜を覆うようにＳＯＧ膜を形成する第
３工程と、 このＳＯＧ膜を覆うように第２耐透水性膜を形成する第
４工程と、 所定箇所の前記第１耐透水性膜、ＳＯＧ膜及び第２耐透
水性膜を除去し、前記下部配線層に達する凹部を形成す
る第５工程と、 前記凹部の表面に第３耐透水性膜を形成する第６工程
と、 前記第３耐透水性膜のうちＳＯＧ膜に隣接する部分を残
し、前記下部配線層へ通じるビアコンタクトホールを形
成する第７工程と、 前記第２耐透水性膜上の上部配線層及び前記ビアコンタ
クトホール中の前記上部配線層及び前記下部配線層を接
続する接続部分を形成する第８工程とを具備することを
特徴とする半導体装置の製造方法。3. A first step of forming a lower wiring layer on an insulating surface of a substrate, and a second step of forming a first water permeation resistant film so as to cover the lower wiring layer and the insulating surface of the substrate. A third step of forming an SOG film so as to cover the first water permeation resistant film, a fourth step of forming a second water permeation resistant film so as to cover the SOG film, and the first portion at a predetermined position. A fifth step of removing the water-resistant film, the SOG film, and the second water-resistant film to form a recess reaching the lower wiring layer, and a sixth step of forming a third water-resistant film on the surface of the recess. And a seventh step of forming a via contact hole communicating with the lower wiring layer while leaving a portion of the third water-permeable resistant film adjacent to the SOG film, and an upper wiring layer on the second water-resistant film. Connecting the upper wiring layer and the lower wiring layer in the via contact hole The method of manufacturing a semiconductor device characterized by comprising an eighth step of forming a connection portion.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5726794A JPH07273191A (en) | 1994-03-28 | 1994-03-28 | Semiconductor device and its fabrication |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5726794A JPH07273191A (en) | 1994-03-28 | 1994-03-28 | Semiconductor device and its fabrication |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07273191A true JPH07273191A (en) | 1995-10-20 |
Family
ID=13050762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5726794A Pending JPH07273191A (en) | 1994-03-28 | 1994-03-28 | Semiconductor device and its fabrication |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07273191A (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004046103A (en) * | 2002-04-23 | 2004-02-12 | Semiconductor Energy Lab Co Ltd | Display device |
| US6960786B2 (en) | 2002-05-13 | 2005-11-01 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US6992332B2 (en) | 2002-05-15 | 2006-01-31 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and method for manufacturing the same |
| US7038239B2 (en) | 2002-04-09 | 2006-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| US7148510B2 (en) | 2002-04-15 | 2006-12-12 | Semiconductor Energy Laboratory Co. Ltd. | Electronic apparatus having a protective circuit |
| US7242021B2 (en) | 2002-04-23 | 2007-07-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and display element using semiconductor device |
| US8835271B2 (en) | 2002-04-09 | 2014-09-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
| US9366930B2 (en) | 2002-05-17 | 2016-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device with capacitor elements |
-
1994
- 1994-03-28 JP JP5726794A patent/JPH07273191A/en active Pending
Cited By (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10083995B2 (en) | 2002-04-09 | 2018-09-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
| US8946718B2 (en) | 2002-04-09 | 2015-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| US10854642B2 (en) | 2002-04-09 | 2020-12-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| US7038239B2 (en) | 2002-04-09 | 2006-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| US9666614B2 (en) | 2002-04-09 | 2017-05-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
| US10050065B2 (en) | 2002-04-09 | 2018-08-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| US11101299B2 (en) | 2002-04-09 | 2021-08-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
| US8835271B2 (en) | 2002-04-09 | 2014-09-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
| US9105727B2 (en) | 2002-04-09 | 2015-08-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| US9406806B2 (en) | 2002-04-09 | 2016-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| US10700106B2 (en) | 2002-04-09 | 2020-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| US8946717B2 (en) | 2002-04-09 | 2015-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| US7148510B2 (en) | 2002-04-15 | 2006-12-12 | Semiconductor Energy Laboratory Co. Ltd. | Electronic apparatus having a protective circuit |
| JP2004046103A (en) * | 2002-04-23 | 2004-02-12 | Semiconductor Energy Lab Co Ltd | Display device |
| US7242021B2 (en) | 2002-04-23 | 2007-07-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and display element using semiconductor device |
| US7554116B2 (en) | 2002-05-13 | 2009-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US9508756B2 (en) | 2002-05-13 | 2016-11-29 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US9966390B2 (en) | 2002-05-13 | 2018-05-08 | Semicondutcor Energy Laboratory Co., LTD. | Display device |
| US9165991B2 (en) | 2002-05-13 | 2015-10-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US8927994B2 (en) | 2002-05-13 | 2015-01-06 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US6960786B2 (en) | 2002-05-13 | 2005-11-01 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US7723179B2 (en) | 2002-05-15 | 2010-05-25 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and method for manufacturing the same |
| US6992332B2 (en) | 2002-05-15 | 2006-01-31 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and method for manufacturing the same |
| US9366930B2 (en) | 2002-05-17 | 2016-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device with capacitor elements |
| US10133139B2 (en) | 2002-05-17 | 2018-11-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US10527903B2 (en) | 2002-05-17 | 2020-01-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US11422423B2 (en) | 2002-05-17 | 2022-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6406995B1 (en) | Pattern-sensitive deposition for damascene processing | |
| JPH0613470A (en) | Manufacture of semiconductor device | |
| JPH1187332A (en) | Semiconductor device and its manufacture | |
| JPH07273191A (en) | Semiconductor device and its fabrication | |
| JPH088209A (en) | Treatment method of post to be removed for manufacture of semiconductor device | |
| KR100452418B1 (en) | Method of protecting an underlying wiring layer during dual damascene processing | |
| US20080088322A1 (en) | Semiconductor device fabrication method and semiconductor device | |
| US20080070415A1 (en) | Method for burying resist and method for manufacturing semiconductor device | |
| US5506173A (en) | Process of fabricating a dielectric film for a semiconductor device | |
| US6090694A (en) | Local interconnect patterning and contact formation | |
| JP2003209167A (en) | Manufacturing method of semiconductor device and semiconductor device | |
| JP3916195B2 (en) | Semiconductor device having structure of suppressing diffusion of copper, manufacturing method thereof, and detection method of diffused copper | |
| JP2002198370A (en) | Semiconductor device and its fabrication method | |
| JPH05234991A (en) | Semiconductor device | |
| KR970063664A (en) | Device isolation method of semiconductor device | |
| KR100197538B1 (en) | Forming method for metal wiring in semiconductor device | |
| JP3999940B2 (en) | Manufacturing method of semiconductor device | |
| KR100244293B1 (en) | Semiconductor material manufacturing method | |
| TW415004B (en) | Manufacture of low-k inter-metal dielectric layer | |
| KR100194651B1 (en) | Method of manufacturing semiconductor device having conductor wiring pattern of multi-level | |
| JPH09171957A (en) | Manufacture of semiconductor device | |
| KR100671561B1 (en) | Method of forming interconnection line for semiconductor device | |
| JPS6118341B2 (en) | ||
| JPH08139189A (en) | Manufacture of semiconductor device | |
| JPH07115136A (en) | Semiconductor integrated circuit device and manufacture thereof |