JPH07273066A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH07273066A JPH07273066A JP5937794A JP5937794A JPH07273066A JP H07273066 A JPH07273066 A JP H07273066A JP 5937794 A JP5937794 A JP 5937794A JP 5937794 A JP5937794 A JP 5937794A JP H07273066 A JPH07273066 A JP H07273066A
- Authority
- JP
- Japan
- Prior art keywords
- film
- transition metal
- gas
- tin
- nitrogen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 0.1μm以下の浅い拡散層上にコンタクト
抵抗が低く、耐熱性の高いシリサイド膜を有する半導体
装置を提供する。 【構成】 本発明では、半導体基板11の表面に、遷移
金属膜、例えばTi膜17を形成した後、窒素ガスによ
りたてたプラズマを用いTiタ−ゲット20をスパッタ
リングすることによりTiN膜18を形成し、Ti膜1
7への窒素の侵入を防ぎ、Ti/TiN膜の界面の窒素
の組成プロファイルが急峻となるように形成する。
抵抗が低く、耐熱性の高いシリサイド膜を有する半導体
装置を提供する。 【構成】 本発明では、半導体基板11の表面に、遷移
金属膜、例えばTi膜17を形成した後、窒素ガスによ
りたてたプラズマを用いTiタ−ゲット20をスパッタ
リングすることによりTiN膜18を形成し、Ti膜1
7への窒素の侵入を防ぎ、Ti/TiN膜の界面の窒素
の組成プロファイルが急峻となるように形成する。
Description
【0001】
【産業上の利用分野】本発明は浅い不純物拡散層上に遷
移金属化合物膜を形成する半導体装置の製造方法に関す
る。
移金属化合物膜を形成する半導体装置の製造方法に関す
る。
【0002】
【従来の技術】近年、半導体装置の高集積化に伴い、電
気回路の微細化は進む一方であり、基本素子である電解
効果トランジスタ(FET)等においても微細化が必要
となってくる。FETのゲート電極の幅を狭くするのに
伴って短チャンネル効果の発生を抑制するために、ソー
ス、ドレイン領域の拡散層深さも浅くすることが要求さ
れ、低加速イオン注入法等が広く用いられている。この
方法を用いることにより、0.1μm以下の浅いソース
・ドレイン領域を形成でき、FETの微細化とともに性
能向上をはかれることが可能であるが、この場合不純物
拡散層の抵抗は高く、1×10-5Ωm以上のシート抵抗
率となってしまう。半導体素子の高速化のためには拡散
層のシート抵抗を小さくしドレイン電流を流れやすくす
る必要がある。この目的のために一例とおして拡散層の
表面を金属化し低抵抗化する方法が提案されており、こ
のような方法の1つにサリサイドと呼ばれる拡散層表面
を自己整合的にシリサイドにする方法がある。
気回路の微細化は進む一方であり、基本素子である電解
効果トランジスタ(FET)等においても微細化が必要
となってくる。FETのゲート電極の幅を狭くするのに
伴って短チャンネル効果の発生を抑制するために、ソー
ス、ドレイン領域の拡散層深さも浅くすることが要求さ
れ、低加速イオン注入法等が広く用いられている。この
方法を用いることにより、0.1μm以下の浅いソース
・ドレイン領域を形成でき、FETの微細化とともに性
能向上をはかれることが可能であるが、この場合不純物
拡散層の抵抗は高く、1×10-5Ωm以上のシート抵抗
率となってしまう。半導体素子の高速化のためには拡散
層のシート抵抗を小さくしドレイン電流を流れやすくす
る必要がある。この目的のために一例とおして拡散層の
表面を金属化し低抵抗化する方法が提案されており、こ
のような方法の1つにサリサイドと呼ばれる拡散層表面
を自己整合的にシリサイドにする方法がある。
【0003】以下に図7を用いてこのサリサイドを用い
たMOSFETの製造方法について説明する。。まず、
フィールド酸化膜2及びゲート電極3の側壁に形成され
た150nmのSiN膜3eに囲まれてシリコン表面が
露出した構造を有する基板上に、不純物拡散層を周知の
イオン注入法を用いて形成する。この後、チタンターゲ
ット表面をアルゴン(Ar)ガスによるプラズマでスパ
ッタリングしチタン(Ti)膜7を40nmの厚さに堆
積する。次にチタンターゲット表面を窒素(N2 )とA
rの混合ガスによってたてたプラズマでスパッタリング
し、ターゲット表面の窒化反応により窒化チタン(Ti
N)を形成しながら、先のTi膜7の表面上にTiN膜
8を堆積させる(図7(a))。
たMOSFETの製造方法について説明する。。まず、
フィールド酸化膜2及びゲート電極3の側壁に形成され
た150nmのSiN膜3eに囲まれてシリコン表面が
露出した構造を有する基板上に、不純物拡散層を周知の
イオン注入法を用いて形成する。この後、チタンターゲ
ット表面をアルゴン(Ar)ガスによるプラズマでスパ
ッタリングしチタン(Ti)膜7を40nmの厚さに堆
積する。次にチタンターゲット表面を窒素(N2 )とA
rの混合ガスによってたてたプラズマでスパッタリング
し、ターゲット表面の窒化反応により窒化チタン(Ti
N)を形成しながら、先のTi膜7の表面上にTiN膜
8を堆積させる(図7(a))。
【0004】続いて、窒素雰囲気中で熱処理することに
より珪化チタン(TiSi2 )膜9を形成する(図7
(b))。この後、硫酸及び過酸化水素の混合溶液を用
いて未反応のTi及びTiNをエッチング除去する(図
7(c)) ここまでの工程により、前記不純物拡散層上にのみ自己
整合的にTiSi2 膜9が形成される。最後に絶縁膜1
0を設けコンタクトホールを開口した後、電極配線11
を形成する(図7(d))。
より珪化チタン(TiSi2 )膜9を形成する(図7
(b))。この後、硫酸及び過酸化水素の混合溶液を用
いて未反応のTi及びTiNをエッチング除去する(図
7(c)) ここまでの工程により、前記不純物拡散層上にのみ自己
整合的にTiSi2 膜9が形成される。最後に絶縁膜1
0を設けコンタクトホールを開口した後、電極配線11
を形成する(図7(d))。
【0005】この方法によると、例えば、80nmのシ
リサイドを形成することによってシート抵抗を約2.9
×10-7Ωmに低減できる。ここで、Ti膜7の表面に
堆積するTiN膜はキャップ材としTi膜表面の酸化を
抑制し、良好なTiSi2 膜を形成するためには欠くこ
との出来ない膜であった。しかしながら、最近のMOS
FETの更なる微細化の研究によって以下のような問題
の生ずることが分かってきた。
リサイドを形成することによってシート抵抗を約2.9
×10-7Ωmに低減できる。ここで、Ti膜7の表面に
堆積するTiN膜はキャップ材としTi膜表面の酸化を
抑制し、良好なTiSi2 膜を形成するためには欠くこ
との出来ない膜であった。しかしながら、最近のMOS
FETの更なる微細化の研究によって以下のような問題
の生ずることが分かってきた。
【0006】シリサイドは拡散層上に直接形成されるた
めに、シリサイドを形成することで基板Siが消費さ
れ、拡散層の実効的な厚さが減少する。例えば0.1μ
mの拡散層を形成したのち80nmのTiSi2 膜を形
成した場合、拡散層の残り厚さは20nmと非常に少な
くなってしまう。この実効的拡散層厚さが減少するのに
伴い拡散層の接合リーク電流が著しく増加することが明
らかになった。従って、この問題を回避するためにはシ
リサイドの膜厚を薄くして行くことが重要となってき
た。ところが、さらに種々の検討を進めた結果、以下の
ような問題点の生じる事が明らかになってきた。
めに、シリサイドを形成することで基板Siが消費さ
れ、拡散層の実効的な厚さが減少する。例えば0.1μ
mの拡散層を形成したのち80nmのTiSi2 膜を形
成した場合、拡散層の残り厚さは20nmと非常に少な
くなってしまう。この実効的拡散層厚さが減少するのに
伴い拡散層の接合リーク電流が著しく増加することが明
らかになった。従って、この問題を回避するためにはシ
リサイドの膜厚を薄くして行くことが重要となってき
た。ところが、さらに種々の検討を進めた結果、以下の
ような問題点の生じる事が明らかになってきた。
【0007】すなわち、形成するTiSi2 膜の膜厚を
薄くするために堆積するTi膜の膜厚を薄くするとTi
Si2 膜の比抵抗が上昇し、当初予想されたほど拡散層
のシート抵抗は低下しないことが明らかになったのであ
る。このため、素子の性能を十分に発揮させるためには
堆積するTi膜の膜厚を厚くし、TiSi2 膜厚を増加
させる必要が生じてしまい、素子の性能向上を阻む要因
となった。例えば上記方法でTiSi2 を膜厚50nm
以下例えば30nmに形成した場合、TiSi2 膜の比
抵抗は25μΩcmにもなる。TiSi2 膜の理想的な
比抵抗は13μΩcm前後であり、これと比べて90%
も高い値であるためシート抵抗を十分に低減することが
できなかった。
薄くするために堆積するTi膜の膜厚を薄くするとTi
Si2 膜の比抵抗が上昇し、当初予想されたほど拡散層
のシート抵抗は低下しないことが明らかになったのであ
る。このため、素子の性能を十分に発揮させるためには
堆積するTi膜の膜厚を厚くし、TiSi2 膜厚を増加
させる必要が生じてしまい、素子の性能向上を阻む要因
となった。例えば上記方法でTiSi2 を膜厚50nm
以下例えば30nmに形成した場合、TiSi2 膜の比
抵抗は25μΩcmにもなる。TiSi2 膜の理想的な
比抵抗は13μΩcm前後であり、これと比べて90%
も高い値であるためシート抵抗を十分に低減することが
できなかった。
【0008】更に、この膜を熱処理したところ750℃
以上の温度領域でシート抵抗が急激に上昇する現象が現
れたため、膜の状態を詳細に調べた結果、熱処理によっ
てTiSi2 膜の結晶粒が凝集する、いわゆるアグロメ
レーション現象が起こっていることが明らかになった。
従来、アグロメレーションは900℃以上で顕著に起き
る事が報告されていたが、この様な低温での報告はなさ
れておらず素子の微細化を抑制する重大な問題点である
ことが明らかになってきた。従って、これらの原因を解
明すると共に、その対策を図る事が急務となっている。
以上の温度領域でシート抵抗が急激に上昇する現象が現
れたため、膜の状態を詳細に調べた結果、熱処理によっ
てTiSi2 膜の結晶粒が凝集する、いわゆるアグロメ
レーション現象が起こっていることが明らかになった。
従来、アグロメレーションは900℃以上で顕著に起き
る事が報告されていたが、この様な低温での報告はなさ
れておらず素子の微細化を抑制する重大な問題点である
ことが明らかになってきた。従って、これらの原因を解
明すると共に、その対策を図る事が急務となっている。
【0009】
【発明が解決しようとする課題】以上述べたように以下
の浅い接合上にTiSi2 膜を自己整合的に形成する場
合に、接合リークの発生を防止するためにTiSi2 膜
厚を薄くする必要があった。しかし、TiSi2 膜を薄
くすると、膜の比抵抗が上昇し、同時にアグロメレーシ
ョンに対する耐熱性が著しく低下することが明らかにな
ったため、素子の微細化を進める事が困難であった。
の浅い接合上にTiSi2 膜を自己整合的に形成する場
合に、接合リークの発生を防止するためにTiSi2 膜
厚を薄くする必要があった。しかし、TiSi2 膜を薄
くすると、膜の比抵抗が上昇し、同時にアグロメレーシ
ョンに対する耐熱性が著しく低下することが明らかにな
ったため、素子の微細化を進める事が困難であった。
【0010】本発明は上記問題に鑑みなされたもので、
遷移金属化合物例えばTiSi2 を膜厚50nm以下に
薄膜化した場合でも膜の比抵抗が低く、それと同時に耐
熱性の高い遷移金属化合物膜を備えた半導体装置の製造
方法を提供する事を目的とする。
遷移金属化合物例えばTiSi2 を膜厚50nm以下に
薄膜化した場合でも膜の比抵抗が低く、それと同時に耐
熱性の高い遷移金属化合物膜を備えた半導体装置の製造
方法を提供する事を目的とする。
【0011】
【課題を解決するための手段】本発明は上記目的を達成
するためになされたもので、次のような構成を採用して
いる。即ち本発明は、半導体基板の表面に遷移金属から
なる第1の膜を形成する工程と、この第1の膜の表面に
遷移金属と周期律表の第2周期元素との化合物からなる
第2の膜を、前記第1の膜と接する領域において、前記
第2周期元素を正規組成より大きく含有せしめて形成す
る工程と、熱処理により前記半導体基板の表面にこの半
導体基板の構成元素と前記第1の膜の遷移金属との化合
物からなる第3の膜を形成する工程とを具備することを
特徴とする。
するためになされたもので、次のような構成を採用して
いる。即ち本発明は、半導体基板の表面に遷移金属から
なる第1の膜を形成する工程と、この第1の膜の表面に
遷移金属と周期律表の第2周期元素との化合物からなる
第2の膜を、前記第1の膜と接する領域において、前記
第2周期元素を正規組成より大きく含有せしめて形成す
る工程と、熱処理により前記半導体基板の表面にこの半
導体基板の構成元素と前記第1の膜の遷移金属との化合
物からなる第3の膜を形成する工程とを具備することを
特徴とする。
【0012】ここで、上記本発明の望ましい態様として
は、以下のものがあげられる。 (1)前記第2の膜を、前記第2周期元素を正規組成よ
り大きく含有せしめた領域よりも表面側において、前記
第2周期元素を正規組成未満で含有せしめて形成するこ
と。
は、以下のものがあげられる。 (1)前記第2の膜を、前記第2周期元素を正規組成よ
り大きく含有せしめた領域よりも表面側において、前記
第2周期元素を正規組成未満で含有せしめて形成するこ
と。
【0013】(2)前記第2の膜を、その表面におい
て、前記第2周期元素を正規組成で含有せしめて形成す
ること。 (3)前記第2の膜中を平均した組成を正規組成とする
こと。
て、前記第2周期元素を正規組成で含有せしめて形成す
ること。 (3)前記第2の膜中を平均した組成を正規組成とする
こと。
【0014】(4)前記第2の膜を形成する工程は、成
膜の初期段階において、前記第2周期元素を主成分とし
て含むガスの雰囲気で、前記第2の膜の遷移金属からな
るタ−ゲットをスパッタリングすることにより行うこ
と。
膜の初期段階において、前記第2周期元素を主成分とし
て含むガスの雰囲気で、前記第2の膜の遷移金属からな
るタ−ゲットをスパッタリングすることにより行うこ
と。
【0015】(5)前記第2の膜を形成する工程は、前
記成膜の初期段階の後において、前記第2周期元素を前
記成膜の初期段階と比べて少なく含むガスの雰囲気で、
前記第2の膜の遷移金属からなるタ−ゲットをスパッタ
リングすることにより行うこと。
記成膜の初期段階の後において、前記第2周期元素を前
記成膜の初期段階と比べて少なく含むガスの雰囲気で、
前記第2の膜の遷移金属からなるタ−ゲットをスパッタ
リングすることにより行うこと。
【0016】また本発明は、半導体基板の表面に遷移金
属からなる第1の膜を、この遷移金属に対して不活性な
不活性ガスの雰囲気で前記遷移金属からなるタ−ゲット
をスパッタリングすることにより形成する工程と、前記
第1の膜の表面に遷移金属と周期律表の第2周期元素と
の化合物からなる第2の膜を、前記第2周期元素を含む
ガスと、このガスよりも第1イオン化エネルギーが低
く、前記第1の膜の遷移金属に対して不活性な不活性ガ
スとからなる混合ガスの雰囲気で、前記第2の膜の遷移
金属からなるタ−ゲットをスパッタリングすることによ
り形成する工程と、熱処理により前記半導体基板の表面
にこの半導体基板の構成元素と前記第1の膜の遷移金属
との化合物からなる第3の膜を形成する工程とを具備す
ることを特徴とする。
属からなる第1の膜を、この遷移金属に対して不活性な
不活性ガスの雰囲気で前記遷移金属からなるタ−ゲット
をスパッタリングすることにより形成する工程と、前記
第1の膜の表面に遷移金属と周期律表の第2周期元素と
の化合物からなる第2の膜を、前記第2周期元素を含む
ガスと、このガスよりも第1イオン化エネルギーが低
く、前記第1の膜の遷移金属に対して不活性な不活性ガ
スとからなる混合ガスの雰囲気で、前記第2の膜の遷移
金属からなるタ−ゲットをスパッタリングすることによ
り形成する工程と、熱処理により前記半導体基板の表面
にこの半導体基板の構成元素と前記第1の膜の遷移金属
との化合物からなる第3の膜を形成する工程とを具備す
ることを特徴とする。
【0017】なおここで、前記第2周期元素を含むガス
はN2 であり、このガスよりも第1イオン化エネルギ−
が低い不活性ガスはキセノン、クリプトンの少なくとも
1種からなることが好ましい。
はN2 であり、このガスよりも第1イオン化エネルギ−
が低い不活性ガスはキセノン、クリプトンの少なくとも
1種からなることが好ましい。
【0018】さらに、上記した本発明の望ましい態様と
しては、以下のものがあげられる。 (1)前記半導体基板上に所望パターンで絶縁膜を形成
した後、前記半導体基板上に前記第1及び第2の膜を形
成し、前記絶縁膜が形成される領域以外の前記半導体基
板の表面に前記第3の膜を熱処理により自己整合的に形
成すること。
しては、以下のものがあげられる。 (1)前記半導体基板上に所望パターンで絶縁膜を形成
した後、前記半導体基板上に前記第1及び第2の膜を形
成し、前記絶縁膜が形成される領域以外の前記半導体基
板の表面に前記第3の膜を熱処理により自己整合的に形
成すること。
【0019】(2)前記半導体基板の表面には不純物拡
散層が形成され、前記第3の膜を前記不純物拡散層が形
成される前記半導体基板の表面に形成すること。 (3)前記第2周期元素はB,C,N,Oのいずれか1
種類または複数種の元素であること。
散層が形成され、前記第3の膜を前記不純物拡散層が形
成される前記半導体基板の表面に形成すること。 (3)前記第2周期元素はB,C,N,Oのいずれか1
種類または複数種の元素であること。
【0020】(4)前記第1及び第2の膜の遷移金属は
Tiであること。 (5)前記第3の膜は遷移金属シリサイドからなり、そ
の膜厚が50nm以下であること。
Tiであること。 (5)前記第3の膜は遷移金属シリサイドからなり、そ
の膜厚が50nm以下であること。
【0021】
【作用】前述したように、半導体基板の表面に遷移金属
からなる膜を形成し、熱処理によりこの遷移金属と前記
半導体基板の構成元素との化合物からなる膜を形成する
場合において、前記遷移金属からなる膜を薄膜化して前
記化合物からなる膜を薄膜で形成した時、その膜の比抵
抗が高くなり、またアグロメレ−ションに対する耐熱性
が低下する。
からなる膜を形成し、熱処理によりこの遷移金属と前記
半導体基板の構成元素との化合物からなる膜を形成する
場合において、前記遷移金属からなる膜を薄膜化して前
記化合物からなる膜を薄膜で形成した時、その膜の比抵
抗が高くなり、またアグロメレ−ションに対する耐熱性
が低下する。
【0022】本発明者等は、鋭意研究した結果、この現
象は次のことが原因であることを見出だした。即ち、キ
ャップ材として前記遷移金属からなる膜の表面に遷移金
属と第2周期元素、例えば窒素との化合物からなる膜を
形成する際に、この化合物からなる膜を前記第2周期元
素を含むガスを用いて形成する場合に、活性な第2周期
元素からなるプラズマ種が生じ、このプラズマ種が前記
遷移金属からなる膜の表面領域に侵入する。この侵入し
たプラズマ種は、侵入した表面領域に、窒素や酸素など
の不純物が混入しやすい欠陥層などを形成し、これによ
り前記した遷移金属と第2周期元素との化合物からなる
膜と遷移金属からなる膜との界面が不明瞭になってしま
う。
象は次のことが原因であることを見出だした。即ち、キ
ャップ材として前記遷移金属からなる膜の表面に遷移金
属と第2周期元素、例えば窒素との化合物からなる膜を
形成する際に、この化合物からなる膜を前記第2周期元
素を含むガスを用いて形成する場合に、活性な第2周期
元素からなるプラズマ種が生じ、このプラズマ種が前記
遷移金属からなる膜の表面領域に侵入する。この侵入し
たプラズマ種は、侵入した表面領域に、窒素や酸素など
の不純物が混入しやすい欠陥層などを形成し、これによ
り前記した遷移金属と第2周期元素との化合物からなる
膜と遷移金属からなる膜との界面が不明瞭になってしま
う。
【0023】このような膜界面における不明瞭性のため
に、その後の熱処理により前記遷移金属と半導体基板の
構成元素との化合物からなる膜を形成した時、その膜厚
が不均一になったり、膜表面に前記第2周期元素の残留
する領域が形成されたりして、この結果、膜の比抵抗及
びアグロメレ−ションに対する耐熱性が劣化してしまう
ことがわかった。
に、その後の熱処理により前記遷移金属と半導体基板の
構成元素との化合物からなる膜を形成した時、その膜厚
が不均一になったり、膜表面に前記第2周期元素の残留
する領域が形成されたりして、この結果、膜の比抵抗及
びアグロメレ−ションに対する耐熱性が劣化してしまう
ことがわかった。
【0024】本発明によれば、前記第2周期元素を含む
ガスの該第2周期元素からなるプラズマ種を活性度の低
い状態で形成し、活性なプラズマ種が前記遷移金属から
なる膜の表面領域に侵入することを防止することによ
り、熱処理により形成する遷移金属と半導体基板の構成
元素との化合物からなる膜(第3の膜)の膜厚を均一な
ものとし、かつ膜表面に前記第2周期元素の残留する領
域が形成されることを抑制することができる。この結
果、膜の比抵抗及びアグロメレ−ションに対する耐熱性
を向上させることが可能である。
ガスの該第2周期元素からなるプラズマ種を活性度の低
い状態で形成し、活性なプラズマ種が前記遷移金属から
なる膜の表面領域に侵入することを防止することによ
り、熱処理により形成する遷移金属と半導体基板の構成
元素との化合物からなる膜(第3の膜)の膜厚を均一な
ものとし、かつ膜表面に前記第2周期元素の残留する領
域が形成されることを抑制することができる。この結
果、膜の比抵抗及びアグロメレ−ションに対する耐熱性
を向上させることが可能である。
【0025】本発明者等によれば、上記したように第2
周期元素からなるプラズマ種を活性度の低い状態で形成
する場合には、前記遷移金属からなる膜(第1の膜)
の、前記遷移金属と第2周期元素との化合物からなる膜
(第2の膜)と接する界面領域において、前記第2周期
元素の組成比が正規組成比よりも大きくなるように第2
の膜を形成すればよいことを見出だした。
周期元素からなるプラズマ種を活性度の低い状態で形成
する場合には、前記遷移金属からなる膜(第1の膜)
の、前記遷移金属と第2周期元素との化合物からなる膜
(第2の膜)と接する界面領域において、前記第2周期
元素の組成比が正規組成比よりも大きくなるように第2
の膜を形成すればよいことを見出だした。
【0026】例えば、活性度の低いプラズマ種を形成す
るために、前記第2の膜の成膜の初期段階において、前
記第2周期元素を主成分として含むガスの雰囲気で、第
2の膜の遷移金属からなるタ−ゲットをスパッタリング
することにより第2の膜を形成する場合には、第1の膜
の第2の膜と接する界面領域において、第2周期元素の
組成比が正規組成比よりも大きくなるように第2の膜を
形成すればよいことがわかった。
るために、前記第2の膜の成膜の初期段階において、前
記第2周期元素を主成分として含むガスの雰囲気で、第
2の膜の遷移金属からなるタ−ゲットをスパッタリング
することにより第2の膜を形成する場合には、第1の膜
の第2の膜と接する界面領域において、第2周期元素の
組成比が正規組成比よりも大きくなるように第2の膜を
形成すればよいことがわかった。
【0027】
【実施例】以下、本発明の詳細を、実施例を用いて説明
する。図1は本発明による半導体装置の製造方法の第1
の実施例を説明するための工程断面図である。
する。図1は本発明による半導体装置の製造方法の第1
の実施例を説明するための工程断面図である。
【0028】本実施例はMOSFETを製造する一例を
示すものである。まず、(001)を主面とするn型の
シリコン基板11上に埋め込み法により800nmのフ
ィールド酸化膜12を形成する。この酸化膜に囲まれた
素子領域に、図示せぬ膜厚10nmの酸化膜、不純物を
ド−プした150nmの多結晶シリコン層、150nm
の珪化タングステン(WSi2 )層を順次堆積した後、
これらをエッチングして、ゲ−ト酸化膜13a、多結晶
膜13b、WSi2 膜13cを形成する。この後、図示
せぬ窒化シリコン(SiN)膜を150nmの厚さに堆
積した後、異方性エッチングで加工してゲート部13の
側壁にSiN膜13eを形成する。つぎに10nmのS
iO2 膜16、13dを熱酸化によりSi露出表面上に
形成し、BF2+イオンを35keVで5×1015cm-2
注入した後、N2 雰囲気中でRTA(Rapid Th
ermal Aneal)法による1000℃・20秒
の熱処理を行うことにより約0.1μmの浅いp+ 拡散
層14を形成する(図1(a))。
示すものである。まず、(001)を主面とするn型の
シリコン基板11上に埋め込み法により800nmのフ
ィールド酸化膜12を形成する。この酸化膜に囲まれた
素子領域に、図示せぬ膜厚10nmの酸化膜、不純物を
ド−プした150nmの多結晶シリコン層、150nm
の珪化タングステン(WSi2 )層を順次堆積した後、
これらをエッチングして、ゲ−ト酸化膜13a、多結晶
膜13b、WSi2 膜13cを形成する。この後、図示
せぬ窒化シリコン(SiN)膜を150nmの厚さに堆
積した後、異方性エッチングで加工してゲート部13の
側壁にSiN膜13eを形成する。つぎに10nmのS
iO2 膜16、13dを熱酸化によりSi露出表面上に
形成し、BF2+イオンを35keVで5×1015cm-2
注入した後、N2 雰囲気中でRTA(Rapid Th
ermal Aneal)法による1000℃・20秒
の熱処理を行うことにより約0.1μmの浅いp+ 拡散
層14を形成する(図1(a))。
【0029】このあとp+ 拡散層表面上を硫酸と過酸化
水素の混合液でカーボン(C)系の表面汚染を処理した
後、メタル系の汚染を塩酸と過酸化水素の混合液で処理
する。続いてこのp+ 拡散層表面上にできた薄いSiO
2 膜を希弗酸で洗浄剥離後、溶存酸素濃度が10ppb
以下の超純水で流水洗浄する。
水素の混合液でカーボン(C)系の表面汚染を処理した
後、メタル系の汚染を塩酸と過酸化水素の混合液で処理
する。続いてこのp+ 拡散層表面上にできた薄いSiO
2 膜を希弗酸で洗浄剥離後、溶存酸素濃度が10ppb
以下の超純水で流水洗浄する。
【0030】次に、第2図(a)に示すようなスパッタ
装置を用い、上記の如くp+拡散層14が形成された被
処理基板11とTiターゲット20を対向配置し、Ti
ターゲット20表面をArプラズマでスパッタリングす
ることによって、図1(b)に示すようにp+ 拡散層表
面上に厚さ24nmのTi膜17を堆積する。
装置を用い、上記の如くp+拡散層14が形成された被
処理基板11とTiターゲット20を対向配置し、Ti
ターゲット20表面をArプラズマでスパッタリングす
ることによって、図1(b)に示すようにp+ 拡散層表
面上に厚さ24nmのTi膜17を堆積する。
【0031】続いて、図2(b)に示すようなスパッタ
装置を用い、スパッタチャンバー中に流量40sccm
程度をもって導入したN2 ガスによってたてたプラズマ
でTiタ−ゲット20をスパッタリングする。これによ
って、Tiターゲット表面20に窒化反応をおこし窒化
チタン(TiN)を形成しながら、先のTi膜17表面
に約100nmのTiN膜18を、窒素が正規組成比よ
りも多く含まれるように堆積させる。基板11は約10
0〜300℃に加熱する。続いて連続して、Arガスと
N2 ガスの分圧比を調整して、Tiタ−ゲット20をス
パッタリングすることで、さらに化学量論組成比のTi
N膜18を堆積する。また、化学量論組成比をしめすよ
う調整する一例として、Arの流量を20sccm程
度、N2 の流量を20sccm程度と設定する。さら
に、ガス圧力は、各工程を通して10-3〜10-4Tor
rの範囲に設定する(図1(b))。
装置を用い、スパッタチャンバー中に流量40sccm
程度をもって導入したN2 ガスによってたてたプラズマ
でTiタ−ゲット20をスパッタリングする。これによ
って、Tiターゲット表面20に窒化反応をおこし窒化
チタン(TiN)を形成しながら、先のTi膜17表面
に約100nmのTiN膜18を、窒素が正規組成比よ
りも多く含まれるように堆積させる。基板11は約10
0〜300℃に加熱する。続いて連続して、Arガスと
N2 ガスの分圧比を調整して、Tiタ−ゲット20をス
パッタリングすることで、さらに化学量論組成比のTi
N膜18を堆積する。また、化学量論組成比をしめすよ
う調整する一例として、Arの流量を20sccm程
度、N2 の流量を20sccm程度と設定する。さら
に、ガス圧力は、各工程を通して10-3〜10-4Tor
rの範囲に設定する(図1(b))。
【0032】なお、上記したスパッタリング工程の中
で、被処理基板11は、グランド電位から浮かせた状態
若しくは、スパッタリングで使用するプラズマ電位に近
い電位になるように設定して配置する。
で、被処理基板11は、グランド電位から浮かせた状態
若しくは、スパッタリングで使用するプラズマ電位に近
い電位になるように設定して配置する。
【0033】この後、Ti膜17及びTiN膜18を窒
素雰囲気中でアニールして、TiSi2 膜19を形成
し、TiN膜18及び未反応Ti膜17をエッチング除
去する(図1(c))。
素雰囲気中でアニールして、TiSi2 膜19を形成
し、TiN膜18及び未反応Ti膜17をエッチング除
去する(図1(c))。
【0034】続いて、層間絶縁膜10を形成した後、T
iSi2 膜19へ通ずるコンタクト孔を開口し、さらに
ソ−ス・ドレイン電極用の配線100を形成して、本実
施例の製造方法によるMOSFETが完成する(図1
(d))。
iSi2 膜19へ通ずるコンタクト孔を開口し、さらに
ソ−ス・ドレイン電極用の配線100を形成して、本実
施例の製造方法によるMOSFETが完成する(図1
(d))。
【0035】上述の方法で形成したTiSi2 膜19を
評価したところTiSi2 膜19の膜厚が約30nmと
非常に薄いにも拘らず、比抵抗は16μΩcmと理想的な
値と同等の低い値であることが明らかとなった。この結
果従来方法で30nmのTiSi2 膜を形成した場合に
はシート抵抗率は3×10-7Ωmであったのに対し、上
記方法を用いた場合には1.5×10-7Ωmと約1/2
に低減させる事が可能となった。
評価したところTiSi2 膜19の膜厚が約30nmと
非常に薄いにも拘らず、比抵抗は16μΩcmと理想的な
値と同等の低い値であることが明らかとなった。この結
果従来方法で30nmのTiSi2 膜を形成した場合に
はシート抵抗率は3×10-7Ωmであったのに対し、上
記方法を用いた場合には1.5×10-7Ωmと約1/2
に低減させる事が可能となった。
【0036】さらにまた、700〜900℃の温度で熱
処理したTiSi2 膜19のシート抵抗率は、すべての
温度範囲でシート抵抗の上昇が認められなかった。ここ
で、従来技術を用いた場合には750℃を越えた時点か
ら急激な抵抗上昇が生じ、900℃では膜厚が30nm
の膜では9×10-6Ωm以上の高抵抗率を示していた。
つまり50nm以下のTiSi2 膜を形成した場合に、
本実施例の方法によれば理想値と同等の低い比抵抗を実
現できるのと同時に、900℃の高温まで凝集の起こら
ない、耐熱性の高いTiSi2 膜19を形成できる事が
明らかとなった。
処理したTiSi2 膜19のシート抵抗率は、すべての
温度範囲でシート抵抗の上昇が認められなかった。ここ
で、従来技術を用いた場合には750℃を越えた時点か
ら急激な抵抗上昇が生じ、900℃では膜厚が30nm
の膜では9×10-6Ωm以上の高抵抗率を示していた。
つまり50nm以下のTiSi2 膜を形成した場合に、
本実施例の方法によれば理想値と同等の低い比抵抗を実
現できるのと同時に、900℃の高温まで凝集の起こら
ない、耐熱性の高いTiSi2 膜19を形成できる事が
明らかとなった。
【0037】以上のような機構を明らかにするために、
上記実施例で形成したTi膜17/TiN膜18の堆積
直後の界面及び熱処理後のTiSi2 膜19/TiN膜
18の界面を断面TEMで観察した。この結果、従来技
術を用いた場合の界面では、TiN膜18堆積時、既に
TiN膜18/Ti膜17の界面が不明瞭になってお
り、Ti膜17側に窒素の侵入がみられ、また、熱処理
によって形成したTiSi2膜19の表面に高濃度の窒
素を含む領域が形成されていた。
上記実施例で形成したTi膜17/TiN膜18の堆積
直後の界面及び熱処理後のTiSi2 膜19/TiN膜
18の界面を断面TEMで観察した。この結果、従来技
術を用いた場合の界面では、TiN膜18堆積時、既に
TiN膜18/Ti膜17の界面が不明瞭になってお
り、Ti膜17側に窒素の侵入がみられ、また、熱処理
によって形成したTiSi2膜19の表面に高濃度の窒
素を含む領域が形成されていた。
【0038】これに対し、本発明の方法で形成されたT
i膜17/TiN膜18界面、および熱処理後のTiS
i2 膜19/TiN膜18の界面は非常に明瞭であっ
た。図3(a)は堆積直後のTi膜17/TiN膜18
堆積直後の組成のプロファイル図であり、Ti膜17/
TiN膜18界面の窒素組成は急峻に形成されているこ
とがわかる。
i膜17/TiN膜18界面、および熱処理後のTiS
i2 膜19/TiN膜18の界面は非常に明瞭であっ
た。図3(a)は堆積直後のTi膜17/TiN膜18
堆積直後の組成のプロファイル図であり、Ti膜17/
TiN膜18界面の窒素組成は急峻に形成されているこ
とがわかる。
【0039】また、従来方法で形成されたTiSi2 膜
の表面凹凸が、約3〜10nmであるのに対し、本実施
例の方法で得られたTiSi2 膜19の表面凹凸は約2
〜5nm以下に抑えられており、表面モホロジーが向上
しているのが分かった。
の表面凹凸が、約3〜10nmであるのに対し、本実施
例の方法で得られたTiSi2 膜19の表面凹凸は約2
〜5nm以下に抑えられており、表面モホロジーが向上
しているのが分かった。
【0040】さらにまた、断面TEM(Transmi
ssion Electron Microscop
e)観察、XRD(X−Ray Diffractio
n)測定を行った結果では、本実施例の方法によるとT
iSi2 膜19の結晶粒径及び相に関して有意な差は認
められなかった。即ち、従来方法によってTiSi2 膜
を形成した場合には、TiN膜堆積時にTi膜側に窒素
が侵入し、TiN/Ti膜界面に窒素濃度が不均一な領
域が形成され、このためTiSi2 膜形成時に下地Si
からの供給が不均一になり、TiSi2 膜表面に局部的
凹凸が生じていた。この局部的凹凸は凝集をおこりやす
くし、また、TiSi2 膜の膜厚が30nm近傍の際の
比抵抗の上昇をもたらす。本実施例の方法によると、T
iN膜18堆積時に急峻なTiN膜18/Ti膜17の
界面を形成でき、かつ、TiN膜18堆積時にTi膜1
7側への窒素の侵入もないため、上記の要因を排除で
き、結晶粒界及び相の差のない、良好な膜が得られたと
思われる。
ssion Electron Microscop
e)観察、XRD(X−Ray Diffractio
n)測定を行った結果では、本実施例の方法によるとT
iSi2 膜19の結晶粒径及び相に関して有意な差は認
められなかった。即ち、従来方法によってTiSi2 膜
を形成した場合には、TiN膜堆積時にTi膜側に窒素
が侵入し、TiN/Ti膜界面に窒素濃度が不均一な領
域が形成され、このためTiSi2 膜形成時に下地Si
からの供給が不均一になり、TiSi2 膜表面に局部的
凹凸が生じていた。この局部的凹凸は凝集をおこりやす
くし、また、TiSi2 膜の膜厚が30nm近傍の際の
比抵抗の上昇をもたらす。本実施例の方法によると、T
iN膜18堆積時に急峻なTiN膜18/Ti膜17の
界面を形成でき、かつ、TiN膜18堆積時にTi膜1
7側への窒素の侵入もないため、上記の要因を排除で
き、結晶粒界及び相の差のない、良好な膜が得られたと
思われる。
【0041】このメカニズムをさらに考察した結果、以
下の事が明らかとなった。すなわち、従来の方法ではT
iターゲットをN2 とArの混合ガスのプラズマでスパ
ッタリングするため、N2 の第1イオン化エネルギーよ
り高く、電離効率の高いArによってN2 が過剰に活性
化する。結果としてプラズマ密度が上がり、すでに堆積
されているTi膜が活性かつ高密度なプラズマ中に晒さ
れるために、TiN膜堆積初期の段階で、TiN/Ti
膜界面のTi膜側に窒素の侵入領域を形成し、TiN/
Ti膜界面を不明瞭にしていた。
下の事が明らかとなった。すなわち、従来の方法ではT
iターゲットをN2 とArの混合ガスのプラズマでスパ
ッタリングするため、N2 の第1イオン化エネルギーよ
り高く、電離効率の高いArによってN2 が過剰に活性
化する。結果としてプラズマ密度が上がり、すでに堆積
されているTi膜が活性かつ高密度なプラズマ中に晒さ
れるために、TiN膜堆積初期の段階で、TiN/Ti
膜界面のTi膜側に窒素の侵入領域を形成し、TiN/
Ti膜界面を不明瞭にしていた。
【0042】又、Arの第1イオン化エネルギーとN2
の第1イオン化エネルギーの差は、窒素のプラズマ種の
運動エネルギーを増加させ、同様にTi膜側への窒素の
侵入を促進させていた。
の第1イオン化エネルギーの差は、窒素のプラズマ種の
運動エネルギーを増加させ、同様にTi膜側への窒素の
侵入を促進させていた。
【0043】更に、窒素分圧が低くなるとプラズマ中で
の窒素のプラズマ種の平均自由工程が長くなり、基板表
面へ到達する確率が高くなり、窒素の入り込む頻度も上
昇すると考えられる。
の窒素のプラズマ種の平均自由工程が長くなり、基板表
面へ到達する確率が高くなり、窒素の入り込む頻度も上
昇すると考えられる。
【0044】これらの過程による窒素の侵入領域がTi
Si2 膜を熱処理によって形成する際に、不均一なシリ
サイデーションを起こし、TiSi2 膜表面に局部的凹
凸を生じ、窒素がTiSi2 膜表面中に取り込まれる。
Si2 膜を熱処理によって形成する際に、不均一なシリ
サイデーションを起こし、TiSi2 膜表面に局部的凹
凸を生じ、窒素がTiSi2 膜表面中に取り込まれる。
【0045】これに対し本実施例の方法では、まず窒素
ガスによってプラズマをたて、従来方法よりも低密度で
あり、活性な窒素が少なく、運動エネルギーが低い窒素
プラズマを用いることで、Ti膜17の表面に窒素の侵
入領域が形成されるのを防ぎ、Ti膜17/TiN膜1
8界面を急峻に形成できる。さらにこの後、図3(a)
に示すように所望の膜厚で、化学量論組成比のTiNを
先に堆積したN2 過剰のTiN膜に連続して堆積するの
で、シリサイデーション時にTiN膜中の余剰窒素がT
i膜17側へ内方拡散するのを最小限に抑えられる。
ガスによってプラズマをたて、従来方法よりも低密度で
あり、活性な窒素が少なく、運動エネルギーが低い窒素
プラズマを用いることで、Ti膜17の表面に窒素の侵
入領域が形成されるのを防ぎ、Ti膜17/TiN膜1
8界面を急峻に形成できる。さらにこの後、図3(a)
に示すように所望の膜厚で、化学量論組成比のTiNを
先に堆積したN2 過剰のTiN膜に連続して堆積するの
で、シリサイデーション時にTiN膜中の余剰窒素がT
i膜17側へ内方拡散するのを最小限に抑えられる。
【0046】また、TiSi2 膜の表面モホロジーを改
善するためには、第1にスパッタ時のTi膜側への窒素
の侵入を防ぎ、Ti/TiN界面を急峻に形成する事、
第2に、TiN膜中からの余剰窒素の内方拡散を防ぐ事
が重要である。しかし、Tiターゲット表面のN2 を含
むガスを用いてたてたプラズマによるスパッタリングに
よってTiN膜を形成する場合に、Tiと反応しないガ
スとしてArを用いた場合、先に述べた理由により、活
性な窒素がTi膜中へ侵入してしまう。本実施例ではT
i膜17を堆積した後、TiN膜18を堆積初期の段階
においてArを用いずに堆積することにより、窒素組成
の比が化学量論組成比よりも大きくなる状態で急峻な界
面を形成し、さらに化学量論組成比のTiN膜18を続
けて堆積した。この方法によって、上記した問題を解決
した。またTi膜17/TiN膜18堆積時にTi膜1
7中への窒素の侵入領域が形成されず、Ti膜17の実
効膜厚の減少も防ぐことができ、均一な薄膜TiSi2
19を所望の膜厚で再現性よく得る事もできる。そのた
め、比抵抗を減少させることができ、拡散層表面のシー
ト抵抗率を低減できると思われる。
善するためには、第1にスパッタ時のTi膜側への窒素
の侵入を防ぎ、Ti/TiN界面を急峻に形成する事、
第2に、TiN膜中からの余剰窒素の内方拡散を防ぐ事
が重要である。しかし、Tiターゲット表面のN2 を含
むガスを用いてたてたプラズマによるスパッタリングに
よってTiN膜を形成する場合に、Tiと反応しないガ
スとしてArを用いた場合、先に述べた理由により、活
性な窒素がTi膜中へ侵入してしまう。本実施例ではT
i膜17を堆積した後、TiN膜18を堆積初期の段階
においてArを用いずに堆積することにより、窒素組成
の比が化学量論組成比よりも大きくなる状態で急峻な界
面を形成し、さらに化学量論組成比のTiN膜18を続
けて堆積した。この方法によって、上記した問題を解決
した。またTi膜17/TiN膜18堆積時にTi膜1
7中への窒素の侵入領域が形成されず、Ti膜17の実
効膜厚の減少も防ぐことができ、均一な薄膜TiSi2
19を所望の膜厚で再現性よく得る事もできる。そのた
め、比抵抗を減少させることができ、拡散層表面のシー
ト抵抗率を低減できると思われる。
【0047】次に本発明の第2の実施例を図4を参照し
つつ説明する。まず、(001)を主面とするn型のシ
リコン基板41上に埋め込み法により800nmのフィ
ールド酸化膜42を形成する。この酸化膜に囲まれた素
子領域に図示せぬ膜厚10nmの酸化膜、150nmの
不純物を含有した多結晶シリコン層、及び150nmの
珪化タングステン(WSi2 )層を順次堆積した後、こ
れらゲート形状にエッチングしゲ−ト部43を設ける。
この後SiN膜を150nmの厚さに堆積し、異方性エ
ッチングで加工してゲートの側壁にSiN膜43eを形
成する。つぎに10nmのSiO2 膜46、43dをS
i露出表面上に形成した後、BF2+イオンを35keV
で5×1015cm-2注入し、N2 雰囲気中で1000℃
・20秒の熱処理を加えることにより約0.1μmの浅
いp+ 拡散層44を形成した(図4(a))。
つつ説明する。まず、(001)を主面とするn型のシ
リコン基板41上に埋め込み法により800nmのフィ
ールド酸化膜42を形成する。この酸化膜に囲まれた素
子領域に図示せぬ膜厚10nmの酸化膜、150nmの
不純物を含有した多結晶シリコン層、及び150nmの
珪化タングステン(WSi2 )層を順次堆積した後、こ
れらゲート形状にエッチングしゲ−ト部43を設ける。
この後SiN膜を150nmの厚さに堆積し、異方性エ
ッチングで加工してゲートの側壁にSiN膜43eを形
成する。つぎに10nmのSiO2 膜46、43dをS
i露出表面上に形成した後、BF2+イオンを35keV
で5×1015cm-2注入し、N2 雰囲気中で1000℃
・20秒の熱処理を加えることにより約0.1μmの浅
いp+ 拡散層44を形成した(図4(a))。
【0048】このあとp+ 拡散層44の表面を硫酸と過
酸化水素の混合液でカーボン(C)系の表面汚染を処理
した後、メタル系の汚染を塩酸と過酸化水素の混合液で
処理する。さらにp+ 拡散層44の表面にできた薄いS
iO2 膜を希弗酸で洗浄剥離後、溶存酸素濃度が10p
pb以下の超純水で流水洗浄する。
酸化水素の混合液でカーボン(C)系の表面汚染を処理
した後、メタル系の汚染を塩酸と過酸化水素の混合液で
処理する。さらにp+ 拡散層44の表面にできた薄いS
iO2 膜を希弗酸で洗浄剥離後、溶存酸素濃度が10p
pb以下の超純水で流水洗浄する。
【0049】次いで、図2(a)に示すようなスパッタ
装置を用い、第1の実施例と同用に被処理基板41とT
iターゲット20を対向配置し、Tiターゲット表面を
Arガスでたてたプラズマでスパッタリングすることに
よって、p+ 拡散層44の表面に厚さ18nmのTi膜
47を堆積する。
装置を用い、第1の実施例と同用に被処理基板41とT
iターゲット20を対向配置し、Tiターゲット表面を
Arガスでたてたプラズマでスパッタリングすることに
よって、p+ 拡散層44の表面に厚さ18nmのTi膜
47を堆積する。
【0050】続いて、図2(b)に示すようなスパッタ
装置を用い、流量を40sccm程度のN2 ガスをスパ
ッタチャンバー中に導入してプラズマをたて、このプラ
ズマでTiターゲット20の表面をプラズマでスパッタ
リングすることによって、Tiターゲット20表面での
窒化反応によりTiNを形成しながら、先のTi膜47
の表面上に膜厚約10nmの第1のTiN膜48aを堆
積する。
装置を用い、流量を40sccm程度のN2 ガスをスパ
ッタチャンバー中に導入してプラズマをたて、このプラ
ズマでTiターゲット20の表面をプラズマでスパッタ
リングすることによって、Tiターゲット20表面での
窒化反応によりTiNを形成しながら、先のTi膜47
の表面上に膜厚約10nmの第1のTiN膜48aを堆
積する。
【0051】続いて、連続して図2(b)のスパッタ装
置を用い、N2 とArの混合ガスによるプラズマでTi
ターゲットをスパッタリングすることによって、第1の
TiN膜48aの表面上に第2のTiN膜48bを約5
nmの厚さに堆積する。この混合ガスは正規組成よりも
窒素の組成が少なくなるようにN2 の流量を1〜14s
ccmの範囲とし、Arの流量をこのN2 の流量と合わ
せて40sccmとなるように調節する。
置を用い、N2 とArの混合ガスによるプラズマでTi
ターゲットをスパッタリングすることによって、第1の
TiN膜48aの表面上に第2のTiN膜48bを約5
nmの厚さに堆積する。この混合ガスは正規組成よりも
窒素の組成が少なくなるようにN2 の流量を1〜14s
ccmの範囲とし、Arの流量をこのN2 の流量と合わ
せて40sccmとなるように調節する。
【0052】さらに同様に、図2(b)のスパッタ装置
を用い、Tiターゲット20表面を、形成されるTiN
膜組成が1:1の化学量論組成比になるように流量を共
に200sccmに調節したN2 とArの混合ガスによ
るプラズマでスパッタリングし、Tiターゲット20表
面で窒化反応をおこしてTiNを形成しながら、第2の
TiN膜48bの表面上に第3のTiN膜48cを約6
0nmの厚さに堆積させる。
を用い、Tiターゲット20表面を、形成されるTiN
膜組成が1:1の化学量論組成比になるように流量を共
に200sccmに調節したN2 とArの混合ガスによ
るプラズマでスパッタリングし、Tiターゲット20表
面で窒化反応をおこしてTiNを形成しながら、第2の
TiN膜48bの表面上に第3のTiN膜48cを約6
0nmの厚さに堆積させる。
【0053】また、チャンバ−中の圧力は、10-3〜1
0-4Torrとする(図4(b))。ここで、これらの
スパッタ工程で、被処理基板41は、グランド電位から
浮かせた状態、若しくは、スパッタリングで使用するプ
ラズマ電位に近い電位になるように正の電位に設定して
配置する。
0-4Torrとする(図4(b))。ここで、これらの
スパッタ工程で、被処理基板41は、グランド電位から
浮かせた状態、若しくは、スパッタリングで使用するプ
ラズマ電位に近い電位になるように正の電位に設定して
配置する。
【0054】次にN2 雰囲気中で750℃、30分間の
熱処理をおこない、TiSi2 膜49を形成した後、T
iN膜48a,b,c、及び未反応Ti47を除去し、
第1の実施例と同様に層間絶縁膜、ソ−ス・ドレイン電
極用の配線を形成し、本実施例の製造方法によるMOS
FETが完成する。
熱処理をおこない、TiSi2 膜49を形成した後、T
iN膜48a,b,c、及び未反応Ti47を除去し、
第1の実施例と同様に層間絶縁膜、ソ−ス・ドレイン電
極用の配線を形成し、本実施例の製造方法によるMOS
FETが完成する。
【0055】上記した方法で形成したTiSi2 膜49
を評価したところTiSi2 膜49の膜厚が約30nm
と非常に薄いにも拘らず第1の実施例と同様、比抵抗は
16μΩcmとなり理想的な値と同等の低い値であること
が明らかとなった。
を評価したところTiSi2 膜49の膜厚が約30nm
と非常に薄いにも拘らず第1の実施例と同様、比抵抗は
16μΩcmとなり理想的な値と同等の低い値であること
が明らかとなった。
【0056】本実施例では、第一の実施例と同様、N2
ガスのみでたてたプラズマでスパッタリングする事によ
って、従来方法よりも低密度で、活性な窒素の少ない窒
素プラズマを用い、Ti膜47の表面に窒素が侵入する
のを防ぎ、Ti/TiN膜界面を明瞭に形成できる。ま
た、TiN48aを堆積する際に加熱することによっ
て、Ti膜47に浸入する余剰窒素を脱離させるため、
シリサイデーション時にTiN膜48中の余剰窒素がT
i膜47側へ内方拡散することを最小限に防止出来る。
結果として、TiN膜48堆積時及びシリサイデーショ
ン時のTi膜47の膜厚の実効的減少を防ぐことが出
来、所望のTiSi2 膜49の膜厚を得られるととも
に、TiSi2 膜49の表面モホロジーが良好になる。
またTi膜中に窒素が侵入した結果として従来存在して
いたTiSi2 膜表面の不純物窒素や、TiN粒、及び
欠陥の多い領域が生じず、このような領域への酸素の混
入や、酸化を防げるため、TiSi2 膜の比抵抗が低減
でき、耐熱性も向上する。
ガスのみでたてたプラズマでスパッタリングする事によ
って、従来方法よりも低密度で、活性な窒素の少ない窒
素プラズマを用い、Ti膜47の表面に窒素が侵入する
のを防ぎ、Ti/TiN膜界面を明瞭に形成できる。ま
た、TiN48aを堆積する際に加熱することによっ
て、Ti膜47に浸入する余剰窒素を脱離させるため、
シリサイデーション時にTiN膜48中の余剰窒素がT
i膜47側へ内方拡散することを最小限に防止出来る。
結果として、TiN膜48堆積時及びシリサイデーショ
ン時のTi膜47の膜厚の実効的減少を防ぐことが出
来、所望のTiSi2 膜49の膜厚を得られるととも
に、TiSi2 膜49の表面モホロジーが良好になる。
またTi膜中に窒素が侵入した結果として従来存在して
いたTiSi2 膜表面の不純物窒素や、TiN粒、及び
欠陥の多い領域が生じず、このような領域への酸素の混
入や、酸化を防げるため、TiSi2 膜の比抵抗が低減
でき、耐熱性も向上する。
【0057】更に、凝集の開始温度も第1の実施例の場
合と同様に従来技術に比べて50℃以上向上することが
確認された。このように、第2の実施例の方法によりS
i基板41の表面に良好なTiSi2 膜49が形成でき
る機構は以下のように説明できる。
合と同様に従来技術に比べて50℃以上向上することが
確認された。このように、第2の実施例の方法によりS
i基板41の表面に良好なTiSi2 膜49が形成でき
る機構は以下のように説明できる。
【0058】第1の機構としては、キャップ材として用
いる第1のTiN膜48a中に存在する余剰窒素を外方
拡散させる第2のTiN膜48bを、第1のTiN膜4
8aに連続して形成する事によって窒素のTi膜47へ
の内方拡散を防いだ事にある。
いる第1のTiN膜48a中に存在する余剰窒素を外方
拡散させる第2のTiN膜48bを、第1のTiN膜4
8aに連続して形成する事によって窒素のTi膜47へ
の内方拡散を防いだ事にある。
【0059】つまり、TiN膜48堆積初期にN2 ガス
のみでスパッタリングを行うことによって、TiN/T
i膜の界面に窒素余剰の領域を形成し、この界面を急峻
に形成する。この結果、窒素のTi膜側への拡散が問題
となる事がある。しかし、図3(b)に示すようにTi
N膜48aの直上に正規組成よりもTi組成の多いTi
N膜48bを堆積する事によって、TiN膜48a中の
余剰窒素を外方拡散させる層を積極的に形成し、Si基
板上に堆積したTi膜47への窒素の内方拡散を減少さ
せることができ、従ってTi膜厚を減少させるのを防ぐ
ことができる。
のみでスパッタリングを行うことによって、TiN/T
i膜の界面に窒素余剰の領域を形成し、この界面を急峻
に形成する。この結果、窒素のTi膜側への拡散が問題
となる事がある。しかし、図3(b)に示すようにTi
N膜48aの直上に正規組成よりもTi組成の多いTi
N膜48bを堆積する事によって、TiN膜48a中の
余剰窒素を外方拡散させる層を積極的に形成し、Si基
板上に堆積したTi膜47への窒素の内方拡散を減少さ
せることができ、従ってTi膜厚を減少させるのを防ぐ
ことができる。
【0060】第2の機構としては第一の実施例の場合と
同様に、第1のTiN膜48aの堆積の際Ti膜47の
内部に活性な窒素が侵入することを防ぎ、TiN膜48
a/Ti膜47界面の第1のTiN膜48a側に余剰窒
素領域を形成するため、TiN膜48a/Ti膜47界
面を明瞭にすることにある。その結果としてTiSi2
膜49の表面モホロジーが荒れるのを防ぐとともに、窒
素が一部TiSi2 膜49の表面に取り込まれるのを防
ぐことによって、凝集の開始温度を向上することでき、
また比抵抗を低減し、拡散層表面のシート抵抗を減少す
る事ができる。
同様に、第1のTiN膜48aの堆積の際Ti膜47の
内部に活性な窒素が侵入することを防ぎ、TiN膜48
a/Ti膜47界面の第1のTiN膜48a側に余剰窒
素領域を形成するため、TiN膜48a/Ti膜47界
面を明瞭にすることにある。その結果としてTiSi2
膜49の表面モホロジーが荒れるのを防ぐとともに、窒
素が一部TiSi2 膜49の表面に取り込まれるのを防
ぐことによって、凝集の開始温度を向上することでき、
また比抵抗を低減し、拡散層表面のシート抵抗を減少す
る事ができる。
【0061】更に、エネルギーを持った活性な窒素を発
生させずスパッタリングすることでTiの表面付近の結
合を切ることなく、格子欠陥を生じさせず、その後の熱
処理の際の、Ti膜47/TiN膜48a界面での不均
一な窒化や過剰な窒素の取り込みを抑制する。ここで、
TiSi2 膜49に取り込まれた窒素は、原子半径が
1.71A(オングストロ−ム)でありTi(0.68
A)や、Si(0.41A)に対して大きいため、Ti
Si2 膜49の格子間や格子欠陥に取り込まれることに
よって、局所的な歪を導入し、電子の拡散抵抗を増大さ
せる。これは、Nの原子半径が大きいために単純に散乱
断面積が増えるためと、TiSi2 膜の格子の周期的ポ
テンシャルが歪むための2つの要因による。ここで、T
iNとして、TiSi2 膜中に分布した場合も、窒素と
同様の影響を及ぼす。 ここで、第1のTiN膜48a
と第2のTiN膜48b膜の組成、膜厚の関係は図3
(b)に示すように、第1のTiN膜48a中の余剰窒
素(1)を第2のTiN膜48bの余剰Ti(2)で消
費しうる関係、即ち窒素余剰のTiN膜48aとTi余
剰のTiN膜48b膜を平均した組成は、正規組成に一
致するように構成してある。
生させずスパッタリングすることでTiの表面付近の結
合を切ることなく、格子欠陥を生じさせず、その後の熱
処理の際の、Ti膜47/TiN膜48a界面での不均
一な窒化や過剰な窒素の取り込みを抑制する。ここで、
TiSi2 膜49に取り込まれた窒素は、原子半径が
1.71A(オングストロ−ム)でありTi(0.68
A)や、Si(0.41A)に対して大きいため、Ti
Si2 膜49の格子間や格子欠陥に取り込まれることに
よって、局所的な歪を導入し、電子の拡散抵抗を増大さ
せる。これは、Nの原子半径が大きいために単純に散乱
断面積が増えるためと、TiSi2 膜の格子の周期的ポ
テンシャルが歪むための2つの要因による。ここで、T
iNとして、TiSi2 膜中に分布した場合も、窒素と
同様の影響を及ぼす。 ここで、第1のTiN膜48a
と第2のTiN膜48b膜の組成、膜厚の関係は図3
(b)に示すように、第1のTiN膜48a中の余剰窒
素(1)を第2のTiN膜48bの余剰Ti(2)で消
費しうる関係、即ち窒素余剰のTiN膜48aとTi余
剰のTiN膜48b膜を平均した組成は、正規組成に一
致するように構成してある。
【0062】更に本発明の第3の実施例を図4を参照し
つつ説明する。まず、(001)を主面とするn型のシ
リコン基板41上に埋め込み法により800nmのフィ
ールド酸化膜42を形成する。この酸化膜42に囲まれ
た素子領域に10nmのゲート酸化膜43a、150n
mのドープした多結晶シリコン膜43b、150nmの
珪化タングステン(WSi2 )膜43cからなるゲート
部13を形成する。この後SiN膜を150nmの厚さ
に堆積した後、異方性エッチングで加工してゲート部1
3の側壁にSiN膜43eを形成する。つぎに10nm
のSiO2 膜46をSi露出表面上に形成した後BF2+
イオンを35keVで5×1015cm-2注入し、N2 雰
囲気中で1000℃・20秒の熱処理を加えることによ
り約0.1μmの浅いp+ 拡散層44を形成した(図1
(a))。
つつ説明する。まず、(001)を主面とするn型のシ
リコン基板41上に埋め込み法により800nmのフィ
ールド酸化膜42を形成する。この酸化膜42に囲まれ
た素子領域に10nmのゲート酸化膜43a、150n
mのドープした多結晶シリコン膜43b、150nmの
珪化タングステン(WSi2 )膜43cからなるゲート
部13を形成する。この後SiN膜を150nmの厚さ
に堆積した後、異方性エッチングで加工してゲート部1
3の側壁にSiN膜43eを形成する。つぎに10nm
のSiO2 膜46をSi露出表面上に形成した後BF2+
イオンを35keVで5×1015cm-2注入し、N2 雰
囲気中で1000℃・20秒の熱処理を加えることによ
り約0.1μmの浅いp+ 拡散層44を形成した(図1
(a))。
【0063】このあとp+ 拡散層44の表面上を硫酸と
過酸化水素の混合液でカーボン(C)系の表面汚染を処
理した後、メタル系の汚染を塩酸と過酸化水素の混合液
で処理する。その後このp+ 拡散層44の表面上にでき
た薄いSiO2 膜を希弗酸で洗浄剥離後、溶存酸素濃度
が10ppb以下の超純水で流水洗浄する。
過酸化水素の混合液でカーボン(C)系の表面汚染を処
理した後、メタル系の汚染を塩酸と過酸化水素の混合液
で処理する。その後このp+ 拡散層44の表面上にでき
た薄いSiO2 膜を希弗酸で洗浄剥離後、溶存酸素濃度
が10ppb以下の超純水で流水洗浄する。
【0064】次いで、図2(a)に示すようなスパッタ
装置を用い、被処理基板41とTiターゲット20を対
向配置し、Tiターゲット20表面を30〜45scc
mの範囲のArガスでたてたプラズマでスパッタリング
することによって、図4(b)に示すようにp+ 拡散層
44の表面に厚さ18nmのTi膜47を堆積する。続
いて、図2(b)に示すようなスパッタ装置を用い、T
iターゲット20表面をN2 ガスを例えば40sccm
程度にスパッタチャンバー中に導入し、たてたプラズマ
でスパッタリングすることによって、Tiターゲット2
0表面の窒化反応によりTiNを形成しながら、先のT
i膜47の表面にまず第1のTiN膜48aを約10n
mの厚さに堆積させる(図4(b))。
装置を用い、被処理基板41とTiターゲット20を対
向配置し、Tiターゲット20表面を30〜45scc
mの範囲のArガスでたてたプラズマでスパッタリング
することによって、図4(b)に示すようにp+ 拡散層
44の表面に厚さ18nmのTi膜47を堆積する。続
いて、図2(b)に示すようなスパッタ装置を用い、T
iターゲット20表面をN2 ガスを例えば40sccm
程度にスパッタチャンバー中に導入し、たてたプラズマ
でスパッタリングすることによって、Tiターゲット2
0表面の窒化反応によりTiNを形成しながら、先のT
i膜47の表面にまず第1のTiN膜48aを約10n
mの厚さに堆積させる(図4(b))。
【0065】次に、再度、図2(a)に示すような、ス
パッタ装置を用いて、30〜45sccmの範囲のAr
ガスのプラズマでTiターゲット20をスパッタリング
することによって、第1のTiN膜48aの表面に第2
のTi膜48b´を約5nmの厚さに堆積させる。
パッタ装置を用いて、30〜45sccmの範囲のAr
ガスのプラズマでTiターゲット20をスパッタリング
することによって、第1のTiN膜48aの表面に第2
のTi膜48b´を約5nmの厚さに堆積させる。
【0066】最後にまた図2(b)のスパッタ装置を用
いてTiターゲット20の表面を、形成されるTiN膜
組成が1:1の化学量論組成比になるよう流量をそれぞ
れ20sccm程度に調節したN2 とArの混合ガスに
よるプラズマでスパッタリングすることによって、Ti
ターゲット20の表面の窒化反応によりTiNを形成し
ながら、第2のTiN膜48bの表面にTiN膜48c
を約60nmの厚さに堆積させる(図4(b))。これ
らのスパッタ工程の中で、混合ガスに加圧する圧力は1
0-3〜10-4Torrの範囲とし、被処理基板41は、
グランド電位から浮かせた状態、若しくはスパッタリン
グの際に使用するプラズマ電位に近い電位になるように
設定して配置する。
いてTiターゲット20の表面を、形成されるTiN膜
組成が1:1の化学量論組成比になるよう流量をそれぞ
れ20sccm程度に調節したN2 とArの混合ガスに
よるプラズマでスパッタリングすることによって、Ti
ターゲット20の表面の窒化反応によりTiNを形成し
ながら、第2のTiN膜48bの表面にTiN膜48c
を約60nmの厚さに堆積させる(図4(b))。これ
らのスパッタ工程の中で、混合ガスに加圧する圧力は1
0-3〜10-4Torrの範囲とし、被処理基板41は、
グランド電位から浮かせた状態、若しくはスパッタリン
グの際に使用するプラズマ電位に近い電位になるように
設定して配置する。
【0067】続いてN2 雰囲気中で750℃・30分間
の熱処理をおこない、TiSi2 膜49を形成する(図
4(c))。この後TiN膜48a,c、Ti膜48b
´、及び未反応Ti47aを除去し、前記した実施例と
同様に層間絶縁膜、ソ−ス・ドレイン電極用の配線を形
成し、本実施例の製造方法によるMOSFETが完成す
る(図4(d))。
の熱処理をおこない、TiSi2 膜49を形成する(図
4(c))。この後TiN膜48a,c、Ti膜48b
´、及び未反応Ti47aを除去し、前記した実施例と
同様に層間絶縁膜、ソ−ス・ドレイン電極用の配線を形
成し、本実施例の製造方法によるMOSFETが完成す
る(図4(d))。
【0068】ここで、第1のTiN膜48aと第2のT
i膜48b´は図3(c)にあるように、第1のTiN
膜48a中の余剰窒素(1)を第2のTi膜層48b´
のTi(2)で消費し得るような構成、即ち窒素余剰の
TiN膜48aとTi膜48b´を平均した組成は、正
規組成に一致するように形成する。
i膜48b´は図3(c)にあるように、第1のTiN
膜48a中の余剰窒素(1)を第2のTi膜層48b´
のTi(2)で消費し得るような構成、即ち窒素余剰の
TiN膜48aとTi膜48b´を平均した組成は、正
規組成に一致するように形成する。
【0069】このTiSi2 膜49の比抵抗を評価した
結果、第一、第二の実施例の場合と同様に約16μΩcm
の理想的な値にほぼ一致する膜である事が確認された。
また、このようにして形成したTi/TiN膜の堆積直
後の界面及び熱処理後のTiSi2 膜49/TiN膜4
8の界面を断面TEMで観察した結果、従来技術を用い
た場合の界面では、TiSi2 面に高濃度の窒素を含
む領域が形成されるため界面は不明瞭であったのに対
し、本発明の方法で形成されたTi/TiN膜界面およ
び熱処理後のTiSi2 膜49/TiN膜48界面は非
常に急峻であった。また、本実施例の方法で形成された
TiSi2 膜49の表面は滑らかであった。更に、アグ
ロメレーションに対する耐熱性も第一、第二の実施例方
法の場合と同様に従来技術に比べて50℃以上向上する
ことが確認された。
結果、第一、第二の実施例の場合と同様に約16μΩcm
の理想的な値にほぼ一致する膜である事が確認された。
また、このようにして形成したTi/TiN膜の堆積直
後の界面及び熱処理後のTiSi2 膜49/TiN膜4
8の界面を断面TEMで観察した結果、従来技術を用い
た場合の界面では、TiSi2 面に高濃度の窒素を含
む領域が形成されるため界面は不明瞭であったのに対
し、本発明の方法で形成されたTi/TiN膜界面およ
び熱処理後のTiSi2 膜49/TiN膜48界面は非
常に急峻であった。また、本実施例の方法で形成された
TiSi2 膜49の表面は滑らかであった。更に、アグ
ロメレーションに対する耐熱性も第一、第二の実施例方
法の場合と同様に従来技術に比べて50℃以上向上する
ことが確認された。
【0070】なお、上記の実施例で述べた、Ti膜48
b´の堆積については、Arに限らず、窒素を含まな
い、Tiに対して不活性なガスをスパッタチャンバー中
に導入しスパッタリングする事でも、同様の効果が得ら
れる。
b´の堆積については、Arに限らず、窒素を含まな
い、Tiに対して不活性なガスをスパッタチャンバー中
に導入しスパッタリングする事でも、同様の効果が得ら
れる。
【0071】つぎに、本発明の第4の実施例について図
1を参照して説明する。まず、(001)を主面とする
n型のシリコン基板11上に埋め込み法により800n
mのフィールド酸化膜12を形成する。この酸化膜に囲
まれた素子領域に10nmの酸化膜、150nmのドー
プした多結晶シリコン層、150nmの珪化タングステ
ン(WSi2 )層を順次堆積した後、これらをエッチン
グでゲート形状に加工してゲ−ト部13を形成する。こ
の後SiN膜を150nmの厚さに堆積した後、異方性
エッチングで加工してゲートの側壁にSiN膜13eを
形成する。つぎに10nmのSiO2 膜16をSi露出
表面上に形成した後BF2+イオンを35keVで5×1
015cm-2注入し、N2 雰囲気中で1000℃・20秒
の熱処理を加えることにより約0.1μmの浅いp+ 拡
散層14を形成する(図1(a))。
1を参照して説明する。まず、(001)を主面とする
n型のシリコン基板11上に埋め込み法により800n
mのフィールド酸化膜12を形成する。この酸化膜に囲
まれた素子領域に10nmの酸化膜、150nmのドー
プした多結晶シリコン層、150nmの珪化タングステ
ン(WSi2 )層を順次堆積した後、これらをエッチン
グでゲート形状に加工してゲ−ト部13を形成する。こ
の後SiN膜を150nmの厚さに堆積した後、異方性
エッチングで加工してゲートの側壁にSiN膜13eを
形成する。つぎに10nmのSiO2 膜16をSi露出
表面上に形成した後BF2+イオンを35keVで5×1
015cm-2注入し、N2 雰囲気中で1000℃・20秒
の熱処理を加えることにより約0.1μmの浅いp+ 拡
散層14を形成する(図1(a))。
【0072】次に、第2図(a)に示すようなスパッタ
装置を用い、被処理基板11とTiターゲット20を対
向配置し、Tiターゲット20表面を30〜45scc
mの範囲のArガスまたは、その他の不活性ガスでたて
たプラズマでスパッタリングすることによって、図1
(b)に示すようにp+ 拡散層14の表面に厚さ15n
mのTi膜17を堆積する。
装置を用い、被処理基板11とTiターゲット20を対
向配置し、Tiターゲット20表面を30〜45scc
mの範囲のArガスまたは、その他の不活性ガスでたて
たプラズマでスパッタリングすることによって、図1
(b)に示すようにp+ 拡散層14の表面に厚さ15n
mのTi膜17を堆積する。
【0073】続いて、図2(b)に示すようなスパッタ
装置を用い、N2 ガスの第1イオン化エネルギー14.
534eVよりも低いイオン化エネルギーをもち、なお
かつTiターゲット20と化学反応をおこさない、Ti
ターゲットに対して不活性なガス、例えば、Kr(1
3.999eV)、Xe(12.130eV)とN2 の
混合ガスをスパッタチャンバー中に導入する。この混合
ガスによってたてたプラズマでスパッタリングすること
によって、Tiターゲット20表面で窒化反応をおこし
TiNを形成しながら、先のTi膜17の表面にTiN
膜18を約100nmの厚さに堆積させる(図1
(b))。ここでスパッタリングに用いる混合ガスはス
パッタリングによって形成されるTiN膜48が膜全体
において正規組成比になるように分圧比、流量等を調節
してある。例えば、N2 の流量を20sccm程度,X
e,Krの流量を20sccm程度とする。また、Ti
膜17とTiN膜18の界面近傍においてはTiN膜1
8中に窒素が正規組成比よりも多く含まれるように分圧
比を調整する。
装置を用い、N2 ガスの第1イオン化エネルギー14.
534eVよりも低いイオン化エネルギーをもち、なお
かつTiターゲット20と化学反応をおこさない、Ti
ターゲットに対して不活性なガス、例えば、Kr(1
3.999eV)、Xe(12.130eV)とN2 の
混合ガスをスパッタチャンバー中に導入する。この混合
ガスによってたてたプラズマでスパッタリングすること
によって、Tiターゲット20表面で窒化反応をおこし
TiNを形成しながら、先のTi膜17の表面にTiN
膜18を約100nmの厚さに堆積させる(図1
(b))。ここでスパッタリングに用いる混合ガスはス
パッタリングによって形成されるTiN膜48が膜全体
において正規組成比になるように分圧比、流量等を調節
してある。例えば、N2 の流量を20sccm程度,X
e,Krの流量を20sccm程度とする。また、Ti
膜17とTiN膜18の界面近傍においてはTiN膜1
8中に窒素が正規組成比よりも多く含まれるように分圧
比を調整する。
【0074】ここで、これらのスパッタ工程の中で、混
合ガスに加圧する圧力は10-3〜10-4Torrの範囲
とし、被処理基板11は、グランド電位から浮かせた状
態、若しくはスパッタリングに使用するプラズマ電位に
近い電位になるように正の電位に設定して配置する。
合ガスに加圧する圧力は10-3〜10-4Torrの範囲
とし、被処理基板11は、グランド電位から浮かせた状
態、若しくはスパッタリングに使用するプラズマ電位に
近い電位になるように正の電位に設定して配置する。
【0075】この後、図1(d)に示すように、基板1
1をN2 雰囲気中で750℃・30分間の熱処理をおこ
ない、TiSi2 膜19を形成する。この後TiN膜1
8及び未反応Ti17を除去し、前述した実施例と同様
に層間絶縁膜10、ソ−ス・ドレイン電極用の配線10
0を形成し本実施例の製造方法によるMOSFETが完
成する。
1をN2 雰囲気中で750℃・30分間の熱処理をおこ
ない、TiSi2 膜19を形成する。この後TiN膜1
8及び未反応Ti17を除去し、前述した実施例と同様
に層間絶縁膜10、ソ−ス・ドレイン電極用の配線10
0を形成し本実施例の製造方法によるMOSFETが完
成する。
【0076】このTiSi2 膜の比抵抗を評価した結
果、先の実施例の場合と同様に約16μΩcmの理想的な
値にほぼ一致する膜である事が確認された。また、この
ようにして形成したTi/TiN膜の堆積直後の界面及
び熱処理後のTiSi2 膜19/TiN膜18の界面を
断面TEMで観察した結果、図5に示すように、Ti/
TiN界面および熱処理後のTiSi2 膜19/TiN
膜18界面は非常に急峻であった。また、本発明の方法
で形成されたTiSi2 膜19の表面は非常に滑らかで
あった。更に、凝集の開始温度は低く抑えられており、
アグロメレーションに対する耐熱性も上記実施例による
場合と同様に従来技術に比べて50℃以上向上すること
が確認された。
果、先の実施例の場合と同様に約16μΩcmの理想的な
値にほぼ一致する膜である事が確認された。また、この
ようにして形成したTi/TiN膜の堆積直後の界面及
び熱処理後のTiSi2 膜19/TiN膜18の界面を
断面TEMで観察した結果、図5に示すように、Ti/
TiN界面および熱処理後のTiSi2 膜19/TiN
膜18界面は非常に急峻であった。また、本発明の方法
で形成されたTiSi2 膜19の表面は非常に滑らかで
あった。更に、凝集の開始温度は低く抑えられており、
アグロメレーションに対する耐熱性も上記実施例による
場合と同様に従来技術に比べて50℃以上向上すること
が確認された。
【0077】この実施例におけるTiSi2 膜質19の
向上は以下のように考察される。従来のN2 /Arガス
の混合によるスパッタでは、電離効率の良いArガスが
電離し、その電離に要するエネルギー(第1イオン化エ
ネルギー15.759eV)が、N2 よりも高いために
Arがエネルギーを受け渡す形でN2 ガスのプラズマ化
(ペニングイオン化)を促進する。又、その窒素プラズ
マ励起の際のエネルギー差は窒素プラズマ種の運動エネ
ルギーを高くする事になる。そのためN2 ガスのみでた
てたプラズマよりもプラズマ密度が増加し、活性な高い
運動エネルギーを持つ窒素の量が増え、Ti膜中に窒素
がより多く取り込まれる事になる。また、ゲート絶縁膜
破壊防止の為に基板がフローティングになっており基板
はプラズマ中よりも負に帯電してしまうため、正イオン
が打ち込まれやすくなっている。ここで、N2 とArの
混合ガスによってたてたプラズマではプラズマ密度が高
密度化している為に、正イオン種が増加し、いっそうT
i膜中への窒素の侵入が多くなってしまう。又、窒素分
圧が低いため窒素プラズマ種の平均自由工程が長くなり
Ti膜へ到達する確率も高くなる。
向上は以下のように考察される。従来のN2 /Arガス
の混合によるスパッタでは、電離効率の良いArガスが
電離し、その電離に要するエネルギー(第1イオン化エ
ネルギー15.759eV)が、N2 よりも高いために
Arがエネルギーを受け渡す形でN2 ガスのプラズマ化
(ペニングイオン化)を促進する。又、その窒素プラズ
マ励起の際のエネルギー差は窒素プラズマ種の運動エネ
ルギーを高くする事になる。そのためN2 ガスのみでた
てたプラズマよりもプラズマ密度が増加し、活性な高い
運動エネルギーを持つ窒素の量が増え、Ti膜中に窒素
がより多く取り込まれる事になる。また、ゲート絶縁膜
破壊防止の為に基板がフローティングになっており基板
はプラズマ中よりも負に帯電してしまうため、正イオン
が打ち込まれやすくなっている。ここで、N2 とArの
混合ガスによってたてたプラズマではプラズマ密度が高
密度化している為に、正イオン種が増加し、いっそうT
i膜中への窒素の侵入が多くなってしまう。又、窒素分
圧が低いため窒素プラズマ種の平均自由工程が長くなり
Ti膜へ到達する確率も高くなる。
【0078】一方、本発明の方法を用いると、電離効率
は高いが第1イオン化エネルギーの低いTiに対して不
活性なガス、例えばKr、XeとN2 の混合ガスを用い
る事で、導入ガスの電離過程において窒素に関してはN
2 ガス自身の電離が支配的となり、窒素ガスのみをチャ
ンバー中に導入してたてたプラズマでスパッタリングし
たときと同様にN2 のペニングイオン化による、N2 +
の増加を防ぐことができ、プラズマの高密度化を防ぐこ
とができる。また、N2 と混合するKr、またはXeの
分圧比を調整する事により、TiN膜18の組成比を所
望の物とする事が出来る。また、Tiのスパッタ収率に
ついてもArより低いので、Ti膜17の逆スパッタも
起こりにくい。このため、Ti/TiN膜の界面におけ
る窒素組成を急峻に形成でき、かつTiN膜18中に余
剰窒素を含まない正規組成の膜を得る事が出来る。結果
として、熱処理によって得られるTiSi2 膜19の表
面の平坦性を向上する事が出来、また不純物窒素を膜中
に取り込まないので比抵抗を低減し、さらにTiN膜1
8中からの余剰窒素の拡散がないために所望の膜厚のT
iSi2 膜19を得る事が出来る。
は高いが第1イオン化エネルギーの低いTiに対して不
活性なガス、例えばKr、XeとN2 の混合ガスを用い
る事で、導入ガスの電離過程において窒素に関してはN
2 ガス自身の電離が支配的となり、窒素ガスのみをチャ
ンバー中に導入してたてたプラズマでスパッタリングし
たときと同様にN2 のペニングイオン化による、N2 +
の増加を防ぐことができ、プラズマの高密度化を防ぐこ
とができる。また、N2 と混合するKr、またはXeの
分圧比を調整する事により、TiN膜18の組成比を所
望の物とする事が出来る。また、Tiのスパッタ収率に
ついてもArより低いので、Ti膜17の逆スパッタも
起こりにくい。このため、Ti/TiN膜の界面におけ
る窒素組成を急峻に形成でき、かつTiN膜18中に余
剰窒素を含まない正規組成の膜を得る事が出来る。結果
として、熱処理によって得られるTiSi2 膜19の表
面の平坦性を向上する事が出来、また不純物窒素を膜中
に取り込まないので比抵抗を低減し、さらにTiN膜1
8中からの余剰窒素の拡散がないために所望の膜厚のT
iSi2 膜19を得る事が出来る。
【0079】なお、本実施例では、Xe、Krを上げた
が、Tiに対して不活性で、かつ窒素のイオン化エネル
ギーよりも低いガスであれば、一般の不活性ガスに限る
物ではない。
が、Tiに対して不活性で、かつ窒素のイオン化エネル
ギーよりも低いガスであれば、一般の不活性ガスに限る
物ではない。
【0080】さらに、N2 ガスの他にCOを用いる事も
可能であり、この場合にはKr,Xeを混合するガスと
して用いる。さらにCH4 を用いる事も可能出、混合す
るガスには、Xeを用いることで、上記と同様の効果が
得られる。
可能であり、この場合にはKr,Xeを混合するガスと
して用いる。さらにCH4 を用いる事も可能出、混合す
るガスには、Xeを用いることで、上記と同様の効果が
得られる。
【0081】更に本発明の第5の実施例を第4図を用い
て以下に説明する。まず、(001)を主面とするn型
のシリコン基板41上に埋め込み法により800nmの
フィールド酸化膜42を形成する。この酸化膜に囲まれ
た素子領域に10nmの酸化膜、150nmのドープし
た多結晶層、150nmの珪化タングステン(WSi
2 )層を順次堆積した後これをゲート形状にエッチング
する。この後SiN膜を150nmの厚さに堆積した
後、異方性エッチングで加工してゲートの側壁にSiN
膜43eを形成する。つぎに10nmのSiO2 膜46
/43dをSi露出表面上に形成した後BF2+イオンを
35keVで5×1015cm-2注入し、N2 雰囲気中で
1000℃・20秒の熱処理を加えることにより約0.
1μmの浅いp+ 拡散層44を形成する。(図4
(a))。
て以下に説明する。まず、(001)を主面とするn型
のシリコン基板41上に埋め込み法により800nmの
フィールド酸化膜42を形成する。この酸化膜に囲まれ
た素子領域に10nmの酸化膜、150nmのドープし
た多結晶層、150nmの珪化タングステン(WSi
2 )層を順次堆積した後これをゲート形状にエッチング
する。この後SiN膜を150nmの厚さに堆積した
後、異方性エッチングで加工してゲートの側壁にSiN
膜43eを形成する。つぎに10nmのSiO2 膜46
/43dをSi露出表面上に形成した後BF2+イオンを
35keVで5×1015cm-2注入し、N2 雰囲気中で
1000℃・20秒の熱処理を加えることにより約0.
1μmの浅いp+ 拡散層44を形成する。(図4
(a))。
【0082】このあとp+ 拡散層44の表面を硫酸と過
酸化水素の混合液でカーボン(C)系の表面汚染を処理
した後、メタル系の汚染を塩酸と過酸化水素の混合液で
処理する。その後このp+ 拡散層44の表面にできた薄
いSiO2 膜を希弗酸で洗浄剥離後、溶存酸素濃度が1
0ppb以下の超純水で流水洗浄する。
酸化水素の混合液でカーボン(C)系の表面汚染を処理
した後、メタル系の汚染を塩酸と過酸化水素の混合液で
処理する。その後このp+ 拡散層44の表面にできた薄
いSiO2 膜を希弗酸で洗浄剥離後、溶存酸素濃度が1
0ppb以下の超純水で流水洗浄する。
【0083】次いで、図2(a)に示すようなスパッタ
装置を用い、被処理基板41とTiターゲット20を対
向配置し、Tiターゲット20の表面を流量が30〜4
5sccmの範囲のArガスでたてたプラズマでスパッ
タリングすることによって、p+ 拡散層表面上に厚さ1
8nmのTi膜47を堆積する。続いて、図2(b)に
示すようなスパッタ装置を用い、Ar,N2 及び、C2
H4 の混合ガスによりたてたプラズマでTiターゲット
20をスパッタリングし、Tiターゲット20の表面の
窒化反応によりTiNを形成しながら、Ti膜47の表
面上にまず第1のTi−C−N膜48a”を正規組成比
よりも窒素の組成が多くなるように約10nmの厚さに
堆積させる。ここでArの流量は20sccm程度、N
2 の流量は20sccm及び、C2 H4 の流量は5sc
cm程度に設定しチャンバ−中に導入する。
装置を用い、被処理基板41とTiターゲット20を対
向配置し、Tiターゲット20の表面を流量が30〜4
5sccmの範囲のArガスでたてたプラズマでスパッ
タリングすることによって、p+ 拡散層表面上に厚さ1
8nmのTi膜47を堆積する。続いて、図2(b)に
示すようなスパッタ装置を用い、Ar,N2 及び、C2
H4 の混合ガスによりたてたプラズマでTiターゲット
20をスパッタリングし、Tiターゲット20の表面の
窒化反応によりTiNを形成しながら、Ti膜47の表
面上にまず第1のTi−C−N膜48a”を正規組成比
よりも窒素の組成が多くなるように約10nmの厚さに
堆積させる。ここでArの流量は20sccm程度、N
2 の流量は20sccm及び、C2 H4 の流量は5sc
cm程度に設定しチャンバ−中に導入する。
【0084】次に、正規組成よりも窒素の組成が少なく
なるよう分圧比を調節したN2 、C2 H4 とArの混合
ガスのプラズマでTiターゲット20をスパッタリング
することによって、第1のTi−C−N膜48a”の表
面上に第2のTi−C−N膜48b”を約5nmの厚さ
に堆積させる。最後に、形成される膜48cの組成が
1:1の化学量論組成比になるよう分圧比を調節したN
2 とArの混合ガスのプラズマでTiターゲット20表
面をスパッタリングすることによって、Tiターゲット
20の表面で窒化反応をおこさせTiNを形成しなが
ら、第2のTi−C−N膜48b”の表面にTiN膜4
8cを約60nmの厚さに堆積させる。(図4(b))
これらのスパッタ工程の中で、混合ガスに加圧する圧力
は10-3〜10-4Torrの範囲とし、被処理基板41
は、グランド電位から浮かせた状態、若しくはスパッタ
リングで使用するプラズマ電位に近い電位になるように
正の電位に設定して配置する。
なるよう分圧比を調節したN2 、C2 H4 とArの混合
ガスのプラズマでTiターゲット20をスパッタリング
することによって、第1のTi−C−N膜48a”の表
面上に第2のTi−C−N膜48b”を約5nmの厚さ
に堆積させる。最後に、形成される膜48cの組成が
1:1の化学量論組成比になるよう分圧比を調節したN
2 とArの混合ガスのプラズマでTiターゲット20表
面をスパッタリングすることによって、Tiターゲット
20の表面で窒化反応をおこさせTiNを形成しなが
ら、第2のTi−C−N膜48b”の表面にTiN膜4
8cを約60nmの厚さに堆積させる。(図4(b))
これらのスパッタ工程の中で、混合ガスに加圧する圧力
は10-3〜10-4Torrの範囲とし、被処理基板41
は、グランド電位から浮かせた状態、若しくはスパッタ
リングで使用するプラズマ電位に近い電位になるように
正の電位に設定して配置する。
【0085】この後、図4(c)に示すように、基板を
N2 雰囲気中で750℃・30分間の熱処理を行い、T
iSi2 膜49を形成する。最後に図4(d)に示すよ
うにTi−C−N膜48a”48b”、未反応TiN膜
48c及び未反応Ti47aを除去し、前述の実施例と
同様、層間絶縁膜10、ソ−ス・ドレイン電極用の配線
100を形成することにより、本実施例の製造方法によ
るMOSFETが完成する。
N2 雰囲気中で750℃・30分間の熱処理を行い、T
iSi2 膜49を形成する。最後に図4(d)に示すよ
うにTi−C−N膜48a”48b”、未反応TiN膜
48c及び未反応Ti47aを除去し、前述の実施例と
同様、層間絶縁膜10、ソ−ス・ドレイン電極用の配線
100を形成することにより、本実施例の製造方法によ
るMOSFETが完成する。
【0086】このTiSi2 膜49の比抵抗を評価した
結果、前述の実施例の場合と同様に約16μΩcmの理想
的な値にほぼ一致する膜である事が確認された。また、
このようにして形成したTi/Ti−C−N膜の堆積直
後の界面及び熱処理後のTiSi2 膜49/Ti−C−
N膜48a”の界面を断面TEMで観察した結果、Ti
/Ti−C−N膜48a”界面および熱処理後のTiS
i2 膜/Ti−C−N膜界面は非常に急峻であった。ま
た、本発明の方法で形成されたシリサイド表面は滑らか
であった。更に、アグロメレーションに対する耐熱性も
上記の各実施例と同様に従来技術に比べて50℃以上向
上することが確認された。
結果、前述の実施例の場合と同様に約16μΩcmの理想
的な値にほぼ一致する膜である事が確認された。また、
このようにして形成したTi/Ti−C−N膜の堆積直
後の界面及び熱処理後のTiSi2 膜49/Ti−C−
N膜48a”の界面を断面TEMで観察した結果、Ti
/Ti−C−N膜48a”界面および熱処理後のTiS
i2 膜/Ti−C−N膜界面は非常に急峻であった。ま
た、本発明の方法で形成されたシリサイド表面は滑らか
であった。更に、アグロメレーションに対する耐熱性も
上記の各実施例と同様に従来技術に比べて50℃以上向
上することが確認された。
【0087】この膜質向上は、すでに第2の実施例に示
したようにTi/Ti−C−N膜界面を急峻に形成でき
ること、及び熱処理時にキャップ膜中の余剰なC,Nの
Ti膜側への再拡散が防がれることにある。また、Cの
混入したキャップ膜は、TiNキャップ膜中の粒界を塞
ぐ効果があり、キャップ膜を通して不純物がTi膜47
側へ拡散することを防ぐことができる。
したようにTi/Ti−C−N膜界面を急峻に形成でき
ること、及び熱処理時にキャップ膜中の余剰なC,Nの
Ti膜側への再拡散が防がれることにある。また、Cの
混入したキャップ膜は、TiNキャップ膜中の粒界を塞
ぐ効果があり、キャップ膜を通して不純物がTi膜47
側へ拡散することを防ぐことができる。
【0088】なおN2 との混合ガスとして用いたC2 H
4 の他、CH4 、C2 H2 、C2 H6 等の炭化水素系の
ガスを用いても同様の効果がえられ、又O2 ,COを用
いた場合には、酸素、炭素を含む膜が得られる。
4 の他、CH4 、C2 H2 、C2 H6 等の炭化水素系の
ガスを用いても同様の効果がえられ、又O2 ,COを用
いた場合には、酸素、炭素を含む膜が得られる。
【0089】次に、本発明の第6の実施例を図4を参照
しつつ説明する。まず、(001)を主面とするn型の
シリコン基板41上に埋め込み法により800nmのフ
ィールド酸化膜42を形成する。この酸化膜に囲まれた
素子領域に10nmのゲート酸化膜、150nmのドー
プした多結晶シリコン層、150nmの珪化タングステ
ン(WSi2 )層を順次堆積した後これらをゲート形状
にエッチングで加工する。この後SiN膜を150nm
の厚さに堆積した後、異方性エッチングで加工してゲー
ト43の側壁にSiN膜43eを形成する。つぎに10
nmのSiO2 膜46をSi露出表面に形成した後BF
2+イオンを35keVで5×1015cm-2注入し、N2
雰囲気中で1000℃・20秒の熱処理を加えることに
より約0.1μmの浅いp+ 拡散層44を形成した(図
4(a))。
しつつ説明する。まず、(001)を主面とするn型の
シリコン基板41上に埋め込み法により800nmのフ
ィールド酸化膜42を形成する。この酸化膜に囲まれた
素子領域に10nmのゲート酸化膜、150nmのドー
プした多結晶シリコン層、150nmの珪化タングステ
ン(WSi2 )層を順次堆積した後これらをゲート形状
にエッチングで加工する。この後SiN膜を150nm
の厚さに堆積した後、異方性エッチングで加工してゲー
ト43の側壁にSiN膜43eを形成する。つぎに10
nmのSiO2 膜46をSi露出表面に形成した後BF
2+イオンを35keVで5×1015cm-2注入し、N2
雰囲気中で1000℃・20秒の熱処理を加えることに
より約0.1μmの浅いp+ 拡散層44を形成した(図
4(a))。
【0090】このあとp+ 拡散層44の表面を硫酸と過
酸化水素の混合液でカーボン(C)系の表面汚染を処理
した後、メタル系の汚染を塩酸と過酸化水素の混合液で
処理する。その後このp+ 拡散層44の表面にできた薄
いSiO2 膜を希弗酸で洗浄剥離後、溶存酸素濃度が1
0ppb以下の超純水で流水洗浄する。
酸化水素の混合液でカーボン(C)系の表面汚染を処理
した後、メタル系の汚染を塩酸と過酸化水素の混合液で
処理する。その後このp+ 拡散層44の表面にできた薄
いSiO2 膜を希弗酸で洗浄剥離後、溶存酸素濃度が1
0ppb以下の超純水で流水洗浄する。
【0091】次に、図6に示すような平行平板型プラズ
マCVD装置を用いて、Ti膜47及びTiN膜48
a,b,cを形成する。図6において、チャンバー61
内のガスはポンプにより排気され、チャンバー61内へ
シャワーヘッド64から反応性ガスが導入される。チャ
ンバー61の内部には平板型の電極64、66が互いに
平行に設置されている。また電極64にはマッチングボ
ックス68を介して高周波電源67が設置され、電極6
6上に被処理基板41(ここでは、上記の如きプロセス
を経たシリコン基板41)が載せられる。
マCVD装置を用いて、Ti膜47及びTiN膜48
a,b,cを形成する。図6において、チャンバー61
内のガスはポンプにより排気され、チャンバー61内へ
シャワーヘッド64から反応性ガスが導入される。チャ
ンバー61の内部には平板型の電極64、66が互いに
平行に設置されている。また電極64にはマッチングボ
ックス68を介して高周波電源67が設置され、電極6
6上に被処理基板41(ここでは、上記の如きプロセス
を経たシリコン基板41)が載せられる。
【0092】まずソースガスとして、ガス導入口63か
ら流量が例えば5sccm程度の四塩化チタン(TiC
l4 )ガス及び流量が10〜20sccmの範囲の水素
(H2 )ガスを導入しつつ、反応容器内を10-3tor
r程度に保つ。ここで、高周波電源67から発生させた
周波数13.56MHzの交流波を上部電源64に20
0Wの電力で印加することで、放電を起こさせる。
ら流量が例えば5sccm程度の四塩化チタン(TiC
l4 )ガス及び流量が10〜20sccmの範囲の水素
(H2 )ガスを導入しつつ、反応容器内を10-3tor
r程度に保つ。ここで、高周波電源67から発生させた
周波数13.56MHzの交流波を上部電源64に20
0Wの電力で印加することで、放電を起こさせる。
【0093】導入された反応ガスは、上部電源に設けら
れた複数の孔から噴出し、前記放電のエネルギーで活性
化させる事によって、化学反応を起こし、被処理基板6
5のp+ 拡散層44の表面に厚さ18nmのTi膜47
を堆積する(図4(b))。
れた複数の孔から噴出し、前記放電のエネルギーで活性
化させる事によって、化学反応を起こし、被処理基板6
5のp+ 拡散層44の表面に厚さ18nmのTi膜47
を堆積する(図4(b))。
【0094】続いて、窒素余剰のTiN膜48aの組成
になるようにチャンバー中に流量を例えば5sccmと
設定した四塩化チタン(TiCl4 )ガス及び、流量を
20〜100sccmの範囲と設定した窒素ガスと10
〜19sccmの範囲と設定した水素ガスを導入しつ
つ、反応容器内を10-3torr程度に保つ。ここで、
前述と同様に放電を起こさせる。こうしてTi膜47の
表面にまず第1のTiN膜48aを約10nmの厚さに
堆積させる(図4(b))。
になるようにチャンバー中に流量を例えば5sccmと
設定した四塩化チタン(TiCl4 )ガス及び、流量を
20〜100sccmの範囲と設定した窒素ガスと10
〜19sccmの範囲と設定した水素ガスを導入しつ
つ、反応容器内を10-3torr程度に保つ。ここで、
前述と同様に放電を起こさせる。こうしてTi膜47の
表面にまず第1のTiN膜48aを約10nmの厚さに
堆積させる(図4(b))。
【0095】次に、正規組成よりも窒素の組成が少なく
なるようにガス流量を0.1〜1.0sccmの範囲で
設定した四塩化チタン(TiCl4 )ガス及び、10〜
30sccmの範囲で設定した窒素(N2 )ガスと40
〜60sccmの範囲で設定した水素ガスとの混合ガス
を上記と同様に放電させ、第1のTiN膜48aの表面
に第2のTiN膜48bを約5nmの厚さに堆積させる
(図4(b))。
なるようにガス流量を0.1〜1.0sccmの範囲で
設定した四塩化チタン(TiCl4 )ガス及び、10〜
30sccmの範囲で設定した窒素(N2 )ガスと40
〜60sccmの範囲で設定した水素ガスとの混合ガス
を上記と同様に放電させ、第1のTiN膜48aの表面
に第2のTiN膜48bを約5nmの厚さに堆積させる
(図4(b))。
【0096】最後に、形成されるTiN膜組成が1:1
の化学量論組成比になるよう、ガス流量を調節した四塩
化チタン(TiCl4 )ガス及びアンモニア(NH3 )
ガスの混合ガスを放電させ、第2のTiN膜48bの表
面に第3のTiN膜48cを約60nmの厚さに堆積さ
せる(図4(b))。ここでは混合ガス全体の流量を4
0〜80sccmとし、この範囲でTiCl4 の流量を
0.1〜1.0sccmの範囲とする。またこれらのプ
ラズマCVD工程の中で、被処理基板41は、グランド
電位から浮かせる、またはプラズマ電位と同電位になる
ように基板側に正のバイアスを印加できるよう配置す
る。
の化学量論組成比になるよう、ガス流量を調節した四塩
化チタン(TiCl4 )ガス及びアンモニア(NH3 )
ガスの混合ガスを放電させ、第2のTiN膜48bの表
面に第3のTiN膜48cを約60nmの厚さに堆積さ
せる(図4(b))。ここでは混合ガス全体の流量を4
0〜80sccmとし、この範囲でTiCl4 の流量を
0.1〜1.0sccmの範囲とする。またこれらのプ
ラズマCVD工程の中で、被処理基板41は、グランド
電位から浮かせる、またはプラズマ電位と同電位になる
ように基板側に正のバイアスを印加できるよう配置す
る。
【0097】この後、N2 雰囲気中で750℃で30分
間の熱処理をおこない、TiSi2膜49を形成する
(図4(c))。この後TiN膜48a,b,c及び未
反応Tiを除去しシリサイドを選択的に形成する(図4
(d))。
間の熱処理をおこない、TiSi2膜49を形成する
(図4(c))。この後TiN膜48a,b,c及び未
反応Tiを除去しシリサイドを選択的に形成する(図4
(d))。
【0098】このTiSi2 膜49の比抵抗を評価した
結果、前記した実施例の場合と同様に約16μΩcmの理
想的な値にほぼ一致する膜である事が確認された。ま
た、このようにして形成したTi膜47/TiN膜48
aの堆積直後の界面及び熱処理後のTiSi2 膜49/
TiN膜48aの界面を断面TEMで観察した結果、本
実施例の方法で形成されたTi膜47/TiN膜48a
の界面および熱処理後のTiSi2 膜49/TiN膜4
8aの界面は非常に急峻であった。また、本発明の方法
で形成されたシリサイド表面は滑らかであった。更に、
アグロメレーションに対する耐熱性も前記した実施例の
方法の場合と同様に従来技術に比べて50℃以上向上す
ることが確認された。
結果、前記した実施例の場合と同様に約16μΩcmの理
想的な値にほぼ一致する膜である事が確認された。ま
た、このようにして形成したTi膜47/TiN膜48
aの堆積直後の界面及び熱処理後のTiSi2 膜49/
TiN膜48aの界面を断面TEMで観察した結果、本
実施例の方法で形成されたTi膜47/TiN膜48a
の界面および熱処理後のTiSi2 膜49/TiN膜4
8aの界面は非常に急峻であった。また、本発明の方法
で形成されたシリサイド表面は滑らかであった。更に、
アグロメレーションに対する耐熱性も前記した実施例の
方法の場合と同様に従来技術に比べて50℃以上向上す
ることが確認された。
【0099】上記実施例中の窒素余剰の第1のTiN膜
48aは、窒素ガスのみを導入し、Ti膜47の表面を
窒素プラズマのみに晒しても同様の効果が得られる。ま
た、本実施例ではTiを含むガスとしてTiCl4 ガス
を用いたが、他のTiを含むガスを用いても良い。例え
ば、Ti[N(C2 H5 )2 ]4 、Ti[N(CH3 )
2 ]4 ガス等の、Tiの有機化合物ガス、及びハロゲン
化Tiガス等のガスを用いることができる。
48aは、窒素ガスのみを導入し、Ti膜47の表面を
窒素プラズマのみに晒しても同様の効果が得られる。ま
た、本実施例ではTiを含むガスとしてTiCl4 ガス
を用いたが、他のTiを含むガスを用いても良い。例え
ば、Ti[N(C2 H5 )2 ]4 、Ti[N(CH3 )
2 ]4 ガス等の、Tiの有機化合物ガス、及びハロゲン
化Tiガス等のガスを用いることができる。
【0100】また、窒素と水素の混合ガスの代わりにア
ンモニア(NH3 )を用いても良い。 また上記実施例
にもあるような第1のTiN膜48aと第2のTiN膜
48bの組成、膜厚の関係は図3(b)に示すように、
第1のTiN膜48a中の余剰窒素(1)を第2のTi
N膜48b中の余剰Ti(2)で消費しうる関係、即ち
窒素余剰の第1のTiN膜48aとTi余剰の第2のT
iN膜48bを平均した組成は、正規組成に一致するよ
うに構成してある。また同様にこの第2のTiN膜48
bが、Ti膜48b´である場合にも、第1のTiN膜
48aと第2のTi膜48b´は図3(c)にあるよう
に、第1のTiN膜中の余剰窒素を第2のTi膜48b
´のTiで消費し得るような構成、即ち窒素余剰の第1
のTiN膜48aとTi余剰の第2のTi膜48b´を
平均した組成は、正規組成に一致するような構成とす
る。
ンモニア(NH3 )を用いても良い。 また上記実施例
にもあるような第1のTiN膜48aと第2のTiN膜
48bの組成、膜厚の関係は図3(b)に示すように、
第1のTiN膜48a中の余剰窒素(1)を第2のTi
N膜48b中の余剰Ti(2)で消費しうる関係、即ち
窒素余剰の第1のTiN膜48aとTi余剰の第2のT
iN膜48bを平均した組成は、正規組成に一致するよ
うに構成してある。また同様にこの第2のTiN膜48
bが、Ti膜48b´である場合にも、第1のTiN膜
48aと第2のTi膜48b´は図3(c)にあるよう
に、第1のTiN膜中の余剰窒素を第2のTi膜48b
´のTiで消費し得るような構成、即ち窒素余剰の第1
のTiN膜48aとTi余剰の第2のTi膜48b´を
平均した組成は、正規組成に一致するような構成とす
る。
【0101】尚、上記した実施例中において、TiN膜
18、48を堆積する場合に、100〜300℃で基板
を加熱しながらスパッタリングを行うと、基板とTi膜
が反応することなく、かつTiN膜中の格子欠陥等が回
復し結晶性が良くなるために、余剰窒素が取り込まれに
くくなり、一層の効果が得られた。
18、48を堆積する場合に、100〜300℃で基板
を加熱しながらスパッタリングを行うと、基板とTi膜
が反応することなく、かつTiN膜中の格子欠陥等が回
復し結晶性が良くなるために、余剰窒素が取り込まれに
くくなり、一層の効果が得られた。
【0102】さらに上記各実施例で説明した方法ではT
i/TiN膜を窒素雰囲気中で熱処理することによって
TiSi2 膜19・49を形成したが、アニールをAr
雰囲気中で行った場合には一層の効果がえられた。これ
は、従来の窒素雰囲気中で熱処理する方法では、熱処理
雰囲気中からTiN柱状結晶の結晶粒界を通して窒素が
Ti膜表面に到達して、窒化を促進させ、シリサイド形
成時に窒素を取り込んでTiSi2 膜表面のモホロジー
を劣化させるため、第1の実施例で示したように、膜質
が低下する。Arガス雰囲気中で熱処理することによ
り、雰囲気からの窒素の影響がないために膜質が向上さ
れ、薄膜形成においても膜厚の制御が容易であるだけで
なく、TiSi2 膜中のみならず、TiN結晶粒界に窒
素が取り込まれないために、アグロメレーションに対す
る耐熱性もいっそう向上する。。さらに、TiNが窒素
の多く含まれる組成で構成されている場合においても、
アニール雰囲気中に窒素が含まれていないために窒素が
Ar雰囲気中へ外方拡散する事によって、Ti膜中への
窒素の拡散を最小限に抑制できる。
i/TiN膜を窒素雰囲気中で熱処理することによって
TiSi2 膜19・49を形成したが、アニールをAr
雰囲気中で行った場合には一層の効果がえられた。これ
は、従来の窒素雰囲気中で熱処理する方法では、熱処理
雰囲気中からTiN柱状結晶の結晶粒界を通して窒素が
Ti膜表面に到達して、窒化を促進させ、シリサイド形
成時に窒素を取り込んでTiSi2 膜表面のモホロジー
を劣化させるため、第1の実施例で示したように、膜質
が低下する。Arガス雰囲気中で熱処理することによ
り、雰囲気からの窒素の影響がないために膜質が向上さ
れ、薄膜形成においても膜厚の制御が容易であるだけで
なく、TiSi2 膜中のみならず、TiN結晶粒界に窒
素が取り込まれないために、アグロメレーションに対す
る耐熱性もいっそう向上する。。さらに、TiNが窒素
の多く含まれる組成で構成されている場合においても、
アニール雰囲気中に窒素が含まれていないために窒素が
Ar雰囲気中へ外方拡散する事によって、Ti膜中への
窒素の拡散を最小限に抑制できる。
【0103】本発明は上記実施例に限ることなく、その
他種々これを変形して実施できることはいうまでもな
い。例えば本実施例で示したTiN膜/TiSi2 膜以
外にもTiN膜/NiSix 膜, TiN膜/CoSix
膜( x=0.5,1,2) ,TiN膜/Pdx Si膜、TiN膜
/ZrSix 膜、ZrN/ZrSix 膜、TiN膜/W
Six 膜、W2 N膜/WSix 膜、TiN膜/TaSi
x 膜、TaN膜/TaSix 膜、TiN膜/HfSix
膜、HfN膜/HfSix 膜等に対しても適用可能であ
る。即ち、他の金属シリサイドを形成する際にも各々の
金属膜上にキャップ層として形成する化合物膜を堆積形
成し、形成される界面における不純物の侵入、及び化合
物膜層からの不純物の拡散を防止する事によって同様の
効果が期待できる。
他種々これを変形して実施できることはいうまでもな
い。例えば本実施例で示したTiN膜/TiSi2 膜以
外にもTiN膜/NiSix 膜, TiN膜/CoSix
膜( x=0.5,1,2) ,TiN膜/Pdx Si膜、TiN膜
/ZrSix 膜、ZrN/ZrSix 膜、TiN膜/W
Six 膜、W2 N膜/WSix 膜、TiN膜/TaSi
x 膜、TaN膜/TaSix 膜、TiN膜/HfSix
膜、HfN膜/HfSix 膜等に対しても適用可能であ
る。即ち、他の金属シリサイドを形成する際にも各々の
金属膜上にキャップ層として形成する化合物膜を堆積形
成し、形成される界面における不純物の侵入、及び化合
物膜層からの不純物の拡散を防止する事によって同様の
効果が期待できる。
【0104】また、キャップ層はTiN膜に限るもので
はなく、酸素または炭素を不純物として含むTiN膜
や、炭化物膜、硼化物膜等他の化合物膜と、種々のシリ
サイドとの組み合わせについても同様の議論が可能であ
る。また熱処理雰囲気に関しても窒素分圧を下げた不活
性な熱処理雰囲気、或いは、単に不活性ガスのみなら
ず、キャップを構成する物質を含まずなお且つ堆積した
積層膜と反応しない雰囲気であれば、先の実施例と同様
の効果を得ることができる。さらに、上記実施例では、
いずれも化合物膜キャップを剥離する場合について述べ
たが、これに限るものではなく、化合物膜を剥離しない
構造にも適用可能である。例えばブランケットWの埋め
込み等に用いられる、配線のバリヤメタルとしての化合
物膜であるTiN膜の場合にも適応できる。
はなく、酸素または炭素を不純物として含むTiN膜
や、炭化物膜、硼化物膜等他の化合物膜と、種々のシリ
サイドとの組み合わせについても同様の議論が可能であ
る。また熱処理雰囲気に関しても窒素分圧を下げた不活
性な熱処理雰囲気、或いは、単に不活性ガスのみなら
ず、キャップを構成する物質を含まずなお且つ堆積した
積層膜と反応しない雰囲気であれば、先の実施例と同様
の効果を得ることができる。さらに、上記実施例では、
いずれも化合物膜キャップを剥離する場合について述べ
たが、これに限るものではなく、化合物膜を剥離しない
構造にも適用可能である。例えばブランケットWの埋め
込み等に用いられる、配線のバリヤメタルとしての化合
物膜であるTiN膜の場合にも適応できる。
【0105】また上記実施例では、p+ −Si基板上に
ついて述べたが、n+ −Si基板上についても同様の技
術が適用でき、また近年半導体基板として多用されてい
るSOI(Semiconductor On Ins
ulator)構造を用いる事ができ、絶縁層上の半導
体層に上述の技術を適用することが可能である。
ついて述べたが、n+ −Si基板上についても同様の技
術が適用でき、また近年半導体基板として多用されてい
るSOI(Semiconductor On Ins
ulator)構造を用いる事ができ、絶縁層上の半導
体層に上述の技術を適用することが可能である。
【0106】更に、遷移金属からなる第1の膜、特にチ
タンからなる膜の膜厚については、20nm以下、特
に、10〜20nmの場合に本発明は有効に適用可能で
ある。その他、本発明の要旨を逸脱しない範囲で種々変
形して実施可能である。
タンからなる膜の膜厚については、20nm以下、特
に、10〜20nmの場合に本発明は有効に適用可能で
ある。その他、本発明の要旨を逸脱しない範囲で種々変
形して実施可能である。
【0107】
【発明の効果】本発明によれば、基板上に、膜質が均一
で比抵抗が低く、耐熱性の良好な金属シリサイド薄膜を
形成でき、浅い接合上に信頼性の高い金属化合物膜を実
現することができる。
で比抵抗が低く、耐熱性の良好な金属シリサイド薄膜を
形成でき、浅い接合上に信頼性の高い金属化合物膜を実
現することができる。
【図1】 本発明による半導体装置の製造方法に係わる
第1の及び第4の実施例であるMOSFETの製造方法
を示す工程断面図。
第1の及び第4の実施例であるMOSFETの製造方法
を示す工程断面図。
【図2】 本発明の各実施例の製造方法に用いたスパッ
タ装置を示す模式図。
タ装置を示す模式図。
【図3】 本発明の各実施例の製造方法により得たTi
N膜/Ti膜の組成を示す図。
N膜/Ti膜の組成を示す図。
【図4】 本発明による半導体装置の製造方法に係わる
第2、第3、第5及び第6の実施例であるMOSFET
の製造方法を示す工程断面図。
第2、第3、第5及び第6の実施例であるMOSFET
の製造方法を示す工程断面図。
【図5】 本発明の第4の実施例の製造方法により得た
TiN膜/Ti膜の組成を示す図。
TiN膜/Ti膜の組成を示す図。
【図6】 本発明の第6の実施例の製造方法に用いたプ
ラズマCVD装置を示す模式図。
ラズマCVD装置を示す模式図。
【図7】 本発明の従来の技術を説明するための工程断
面図。
面図。
11、41 シリコン基板 12、42 フィールド酸化膜 13、43 ゲート部 14、44 p+ 拡散層 17、47 Ti膜 18、48 TiN膜 19、49 TiSi2 膜 10 層間絶縁膜膜 100 電極配線層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/78 H01L 29/78 301 G
Claims (13)
- 【請求項1】 半導体基板の表面に遷移金属からなる第
1の膜を形成する工程と、この第1の膜の表面に遷移金
属と周期律表の第2周期元素との化合物からなる第2の
膜を、前記第1の膜と接する領域において、前記第2周
期元素を正規組成より大きく含有せしめて形成する工程
と、熱処理により前記半導体基板の表面にこの半導体基
板の構成元素と前記第1の膜の遷移金属との化合物から
なる第3の膜を形成する工程とを具備することを特徴と
する半導体装置の製造方法。 - 【請求項2】 前記第2の膜を、前記第2周期元素を正
規組成より大きく含有せしめた領域よりも表面側におい
て、前記第2周期元素を正規組成未満で含有せしめて形
成することを特徴とする請求項1記載の半導体装置の製
造方法。 - 【請求項3】 前記第2の膜を、その表面において、前
記第2周期元素を正規組成で含有せしめて形成すること
を特徴とする請求項1記載の半導体装置の製造方法。 - 【請求項4】 前記第2の膜中を平均した組成を正規組
成とすることを特徴とする請求項1記載の半導体装置の
製造方法。 - 【請求項5】 前記第2の膜を形成する工程は、成膜の
初期段階において、前記第2周期元素を主成分として含
むガスの雰囲気で、前記第2の膜の遷移金属からなるタ
−ゲットをスパッタリングすることにより行うことを特
徴とする請求項1記載の半導体装置の製造方法。 - 【請求項6】 前記第2の膜を形成する工程は、前記成
膜の初期段階の後において、前記第2周期元素を前記成
膜の初期段階と比べて少なく含むガスの雰囲気で、前記
第2の膜の遷移金属からなるタ−ゲットをスパッタリン
グすることにより行うことを特徴とする請求項5記載の
半導体装置の製造方法。 - 【請求項7】 半導体基板の表面に遷移金属からなる第
1の膜を、この遷移金属に対して不活性な不活性ガスの
雰囲気で前記遷移金属からなるタ−ゲットをスパッタリ
ングすることにより形成する工程と、前記第1の膜の表
面に遷移金属と周期律表の第2周期元素との化合物から
なる第2の膜を、前記第2周期元素を含むガスと、この
ガスよりも第1イオン化エネルギーが低く、前記第1の
膜の遷移金属に対して不活性な不活性ガスとからなる混
合ガスの雰囲気で、前記第2の膜の遷移金属からなるタ
−ゲットをスパッタリングすることにより形成する工程
と、熱処理により前記半導体基板の表面にこの半導体基
板の構成元素と前記第1の膜の遷移金属との化合物から
なる第3の膜を形成する工程とを具備することを特徴と
する半導体装置の製造方法。 - 【請求項8】 前記第2周期元素を含むガスはN2 であ
り、このガスよりも第1イオン化エネルギ−が低い不活
性ガスはキセノン、クリプトンの少なくとも1種からな
ることを特徴とする請求項7記載の半導体装置の製造方
法。 - 【請求項9】 前記半導体基板上に所望パターンで絶縁
膜を形成した後、前記半導体基板上に前記第1及び第2
の膜を形成し、前記絶縁膜が形成される領域以外の前記
半導体基板の表面に前記第3の膜を熱処理により自己整
合的に形成することを特徴とする請求項1又は7記載の
半導体装置の製造方法。 - 【請求項10】 前記半導体基板の表面には不純物拡散
層が形成され、前記第3の膜を前記不純物拡散層が形成
される前記半導体基板の表面に形成することを特徴とす
る請求項1又は7記載の半導体装置の製造方法。 - 【請求項11】 前記第2周期元素はB,C,N,Oの
いずれか1種類または複数種の元素であることを特徴と
する請求項1又は7記載の半導体装置の製造方法。 - 【請求項12】 前記第1及び第2の膜の遷移金属はT
iであることを特徴とする請求項1又は7記載の半導体
装置の製造方法。 - 【請求項13】 前記第3の膜は遷移金属シリサイドか
らなり、その膜厚が50nm以下であることを特徴とす
る請求項1又は7記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5937794A JPH07273066A (ja) | 1994-03-29 | 1994-03-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5937794A JPH07273066A (ja) | 1994-03-29 | 1994-03-29 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07273066A true JPH07273066A (ja) | 1995-10-20 |
Family
ID=13111538
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5937794A Pending JPH07273066A (ja) | 1994-03-29 | 1994-03-29 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07273066A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09186104A (ja) * | 1995-10-28 | 1997-07-15 | Nec Corp | 半導体装置の製造方法 |
JPH09186105A (ja) * | 1995-10-28 | 1997-07-15 | Nec Corp | 半導体装置の製造方法 |
JP2003037083A (ja) * | 2001-07-25 | 2003-02-07 | Fujitsu Ltd | 半導体装置の製造方法 |
US6593219B2 (en) | 2000-08-02 | 2003-07-15 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating electrode structure and method for fabricating semiconductor device |
JP2007536740A (ja) * | 2004-05-06 | 2007-12-13 | マイクロン テクノロジー,インコーポレイテッド | 半導体構成のための電気的接続を形成する方法 |
-
1994
- 1994-03-29 JP JP5937794A patent/JPH07273066A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09186104A (ja) * | 1995-10-28 | 1997-07-15 | Nec Corp | 半導体装置の製造方法 |
JPH09186105A (ja) * | 1995-10-28 | 1997-07-15 | Nec Corp | 半導体装置の製造方法 |
US6593219B2 (en) | 2000-08-02 | 2003-07-15 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating electrode structure and method for fabricating semiconductor device |
JP2003037083A (ja) * | 2001-07-25 | 2003-02-07 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2007536740A (ja) * | 2004-05-06 | 2007-12-13 | マイクロン テクノロジー,インコーポレイテッド | 半導体構成のための電気的接続を形成する方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6451690B1 (en) | Method of forming electrode structure and method of fabricating semiconductor device | |
US6265297B1 (en) | Ammonia passivation of metal gate electrodes to inhibit oxidation of metal | |
JP3285934B2 (ja) | 半導体装置の製造方法 | |
US6562730B2 (en) | Barrier in gate stack for improved gate dielectric integrity | |
KR100530401B1 (ko) | 저저항 게이트 전극을 구비하는 반도체 장치 | |
JPH08213343A (ja) | 半導体装置およびその製造方法 | |
EP0908935A2 (en) | Fabrication method of semiconductor device equipped with silicide layer | |
US6509254B1 (en) | Method of forming electrode structure and method of fabricating semiconductor device | |
US6121139A (en) | Ti-rich TiN insertion layer for suppression of bridging during a salicide procedure | |
US20080054381A1 (en) | Gate electrode of semiconductor device and method of forming same | |
JP3393465B2 (ja) | 半導体装置の製造方法 | |
US20070202695A1 (en) | Method for fabricating a semiconductor device | |
JPH07273066A (ja) | 半導体装置の製造方法 | |
JPH05335330A (ja) | 接続孔埋め込み形成方法 | |
JP2914282B2 (ja) | 半導体装置の製造方法 | |
US6800553B2 (en) | Method for manufacturing a silicide layer of semiconductor device | |
JPH10270381A (ja) | 半導体装置の製造方法 | |
JP3420743B2 (ja) | 半導体装置及びその製造方法 | |
US6432801B1 (en) | Gate electrode in a semiconductor device and method for forming thereof | |
JP2682410B2 (ja) | 半導体装置の製造方法 | |
JP2972687B2 (ja) | 半導体装置の製造方法 | |
JPH0794449A (ja) | 半導体装置の製造方法 | |
KR100528446B1 (ko) | 반도체 소자의 콘택 형성방법 | |
JPH0794727A (ja) | 半導体装置の製造方法 | |
JPH08339970A (ja) | 半導体装置及びその製造方法 |