JPH07264875A - 電力半導体変換器の制御装置 - Google Patents
電力半導体変換器の制御装置Info
- Publication number
- JPH07264875A JPH07264875A JP6051612A JP5161294A JPH07264875A JP H07264875 A JPH07264875 A JP H07264875A JP 6051612 A JP6051612 A JP 6051612A JP 5161294 A JP5161294 A JP 5161294A JP H07264875 A JPH07264875 A JP H07264875A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- thyristor
- turn
- circuit
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Rectifiers (AREA)
- Control Of Voltage And Current In General (AREA)
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【目的】 ＧＴＯのゲート制御によりヒュ−ズを溶断す
ることなく過電流遮断することができる電力半導体変換
器の制御装置を提供すること。 【構成】 ターンオフサイリスタ１ＵＰ〜１ＷＮのスイ
ッチングを制御するゲート制御手段６と、これらのター
ンオフサイリスタに過電流が流れる状態を検出する過電
流検出手段４と、過電流検出手段４の検出出力を取り込
み、これらの検出出力に基づいてゲート制御手段６の制
御動作を制御する制御手段８を有している。この制御手
段８は過電流検出手段４により上記ターンオフサイリス
タに過電流が流れている状態が検出された場合にはこの
検出時点におけるゲート制御手段６のスイッチング制御
動作状態を維持させると共に、上記ターンオフサイリス
タのゲート・カソード間の電圧をゲートサプレスされた
通常のサイリスタ動作モードになるように制御する。
ることなく過電流遮断することができる電力半導体変換
器の制御装置を提供すること。 【構成】 ターンオフサイリスタ１ＵＰ〜１ＷＮのスイ
ッチングを制御するゲート制御手段６と、これらのター
ンオフサイリスタに過電流が流れる状態を検出する過電
流検出手段４と、過電流検出手段４の検出出力を取り込
み、これらの検出出力に基づいてゲート制御手段６の制
御動作を制御する制御手段８を有している。この制御手
段８は過電流検出手段４により上記ターンオフサイリス
タに過電流が流れている状態が検出された場合にはこの
検出時点におけるゲート制御手段６のスイッチング制御
動作状態を維持させると共に、上記ターンオフサイリス
タのゲート・カソード間の電圧をゲートサプレスされた
通常のサイリスタ動作モードになるように制御する。
Description
【０００１】
【産業上の利用分野】本発明は、自己消弧素子であるゲ
ートターンオフサイリスタ（以下、ＧＴＯと記す。）を
用いた電力半導体変換器の制御装置に係り、特にＧＴＯ
の過電流状態、ゲート制御回路異常等の異常時における
電力半導体変換器等の停止制御を行なう制御装置に関す
る。
ートターンオフサイリスタ（以下、ＧＴＯと記す。）を
用いた電力半導体変換器の制御装置に係り、特にＧＴＯ
の過電流状態、ゲート制御回路異常等の異常時における
電力半導体変換器等の停止制御を行なう制御装置に関す
る。
【０００２】
【従来の技術】図１にはＧＴＯを用いた３相ＰＷＭ電力
変換器の主回路の一例の構成が示されている。同図にお
いて、１はＧＴＯ、２はフライホイールダイオード、３
は平滑コンデンサ、４は交流側電流検出器、５は直流側
電流検出器、６はＧＴＯのゲート制御回路であり、主回
路の各ＧＴＯに対応して個別のゲート制御部６回路で、
各ＧＴＯに個別のゲート制御部６ＵＰ〜６ＷＮで構成さ
れている。
変換器の主回路の一例の構成が示されている。同図にお
いて、１はＧＴＯ、２はフライホイールダイオード、３
は平滑コンデンサ、４は交流側電流検出器、５は直流側
電流検出器、６はＧＴＯのゲート制御回路であり、主回
路の各ＧＴＯに対応して個別のゲート制御部６回路で、
各ＧＴＯに個別のゲート制御部６ＵＰ〜６ＷＮで構成さ
れている。
【０００３】また７はヒュ−ズ、８は制御回路、５０は
電源である。ＧＴＯを用いたＰＷＭ変換器は公知例（日
立評論ＶＯＬ７５，ＮＯ．６，１９９３−５，ＰＰ３１
〜３４）にあるようにＧＴＯをスイッチング周波数５０
０ＨｚのＰＷＭ信号に従ってオン／オフすることにより
交流−直流の電力変換を行なっている。ＧＴＯはゲート
にオンゲート電流を流すことによりターンオンし、オフ
ゲート電流を流すことによりＧＴＯを介して流れる電流
を遮断する機能を有している。ＧＴＯのオン／オフ状態
を制御するため、公知例（電気書院刊「パワーエレクト
ロニクス＆ＡＣドライブ」Ｐ１７〜１８）に示されてい
るようにゲート回路が重要であり、この公知例の図１・
１３のような回路とするが、本明細書の図２に示すよう
にオンゲート回路（ＧＴＯのオン時のオンゲート電流を
流す機能を有する回路）１０、オフゲート回路（ＧＴＯ
のオフ時のオフゲート電流を流す機能及び逆バイアスを
オフ時に印加する機能を有する回路）１１とオン、オフ
用の電源回路１２、１３を別々に有する回路が一般に用
いられている。
電源である。ＧＴＯを用いたＰＷＭ変換器は公知例（日
立評論ＶＯＬ７５，ＮＯ．６，１９９３−５，ＰＰ３１
〜３４）にあるようにＧＴＯをスイッチング周波数５０
０ＨｚのＰＷＭ信号に従ってオン／オフすることにより
交流−直流の電力変換を行なっている。ＧＴＯはゲート
にオンゲート電流を流すことによりターンオンし、オフ
ゲート電流を流すことによりＧＴＯを介して流れる電流
を遮断する機能を有している。ＧＴＯのオン／オフ状態
を制御するため、公知例（電気書院刊「パワーエレクト
ロニクス＆ＡＣドライブ」Ｐ１７〜１８）に示されてい
るようにゲート回路が重要であり、この公知例の図１・
１３のような回路とするが、本明細書の図２に示すよう
にオンゲート回路（ＧＴＯのオン時のオンゲート電流を
流す機能を有する回路）１０、オフゲート回路（ＧＴＯ
のオフ時のオフゲート電流を流す機能及び逆バイアスを
オフ時に印加する機能を有する回路）１１とオン、オフ
用の電源回路１２、１３を別々に有する回路が一般に用
いられている。
【０００４】上記構成において従来ではＧＴＯは流れる
電流が最大遮断電流以上でオフ操作を行なうと素子破損
に至るため最大遮断電流以上になるとオフ操作を行なわ
ないようなゲート制御を行なっていた。
電流が最大遮断電流以上でオフ操作を行なうと素子破損
に至るため最大遮断電流以上になるとオフ操作を行なわ
ないようなゲート制御を行なっていた。
【０００５】またオンゲート電流、オフゲート電流が不
足した状態下でＧＴＯのオン、オフ制御を行なうと素子
破損に至るため、ゲート制御回路の異常時はオン、オフ
制御を新たに行なわないで現状維持のままにするゲート
制御を行なっていた。
足した状態下でＧＴＯのオン、オフ制御を行なうと素子
破損に至るため、ゲート制御回路の異常時はオン、オフ
制御を新たに行なわないで現状維持のままにするゲート
制御を行なっていた。
【０００６】
【発明が解決しようとする課題】上記従来技術ではたと
えば図４に示すように主回路におけるＧＴＯ１ＵＰがオ
ン状態下でゲート制御部６ＵＰが異常となり、オンゲー
ト電流を流す状態のモードであると、ゲート操作を新た
に行なわないために電源５０のＶ相→ダイオ−ド２ＶＰ
→ＧＴＯ１ＵＰ→電源５０のＵ相、及び電源５０のＷ相
→ダイオード２ＷＰ→ＧＴＯ１ＵＰ→電源５０のＵ相の
経路で交流短絡モードとなり、ヒュ−ズ７ＵＰが切れる
まで交流短絡電流が流れ続けることになる。
えば図４に示すように主回路におけるＧＴＯ１ＵＰがオ
ン状態下でゲート制御部６ＵＰが異常となり、オンゲー
ト電流を流す状態のモードであると、ゲート操作を新た
に行なわないために電源５０のＶ相→ダイオ−ド２ＶＰ
→ＧＴＯ１ＵＰ→電源５０のＵ相、及び電源５０のＷ相
→ダイオード２ＷＰ→ＧＴＯ１ＵＰ→電源５０のＵ相の
経路で交流短絡モードとなり、ヒュ−ズ７ＵＰが切れる
まで交流短絡電流が流れ続けることになる。
【０００７】また図５に示すように制御回路８の中のＵ
相ＰＷＭ信号作成部９が異常となり、ゲート回路６のゲ
ートパルス制御部６ＵＰよりＧＴＯ１ＵＰのオン信号が
出放しになると、電源５０のＶ相→ダイオード２ＶＰ→
ＧＴＯ１ＵＰ→電源５０のＵ相及び電源５０のＷ相→ダ
イオード２ＷＰ→ＧＴＯ１ＵＰ→電源５０のＵ相の経路
で過電流が、やはりヒュ−ズ７ＵＰが切れるまで交流短
絡電流が流れ続ける。
相ＰＷＭ信号作成部９が異常となり、ゲート回路６のゲ
ートパルス制御部６ＵＰよりＧＴＯ１ＵＰのオン信号が
出放しになると、電源５０のＶ相→ダイオード２ＶＰ→
ＧＴＯ１ＵＰ→電源５０のＵ相及び電源５０のＷ相→ダ
イオード２ＷＰ→ＧＴＯ１ＵＰ→電源５０のＵ相の経路
で過電流が、やはりヒュ−ズ７ＵＰが切れるまで交流短
絡電流が流れ続ける。
【０００８】このように従来はヒュ−ズ溶断により電流
遮断することにより素子破損を防止していたが、欠点と
して必ずヒュ−ズ溶断し、その交換をしなければならな
いため費用がかかるという問題があった。
遮断することにより素子破損を防止していたが、欠点と
して必ずヒュ−ズ溶断し、その交換をしなければならな
いため費用がかかるという問題があった。
【０００９】更に事故の波及する範囲が拡大し、その復
旧に時間がかかるという問題があった。
旧に時間がかかるという問題があった。
【００１０】本発明はこのような事情に鑑みてなされた
ものであり、ＧＴＯのゲート制御によりヒュ−ズを溶断
することなく電流遮断することができる電力半導体変換
器の制御装置を提供することを目的とする。
ものであり、ＧＴＯのゲート制御によりヒュ−ズを溶断
することなく電流遮断することができる電力半導体変換
器の制御装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明の電力半導体変換
器の制御装置は、ゲートターンオフサイリスタを用いて
交流から直流、または直流から交流への電力変換を行な
う電力半導体変換器の制御装置において、前記ターンオ
フサイリスタのスイッチングを制御するゲート制御手段
と、前記ターンオフサイリスタに過電流が流れる状態を
検出する過電流検出手段と、過電流検出手段の検出出力
を取り込み、該検出出力に基づいて前記ゲート制御手段
の制御動作を制御する制御手段とを有し、該制御手段
は、前記過電流検出手段により前記ターンオフサイリス
タに過電流が流れている状態が検出された場合には該検
出時点におけるゲート制御手段のスイッチング制御動作
状態を維持させると共に、前記ターンオフサイリスタの
ゲート・カソード間の電圧を該ターンオフサイリスタが
ゲートサプレスされた通常のサイリスタ動作モードにな
るように制御することを特徴とする。
器の制御装置は、ゲートターンオフサイリスタを用いて
交流から直流、または直流から交流への電力変換を行な
う電力半導体変換器の制御装置において、前記ターンオ
フサイリスタのスイッチングを制御するゲート制御手段
と、前記ターンオフサイリスタに過電流が流れる状態を
検出する過電流検出手段と、過電流検出手段の検出出力
を取り込み、該検出出力に基づいて前記ゲート制御手段
の制御動作を制御する制御手段とを有し、該制御手段
は、前記過電流検出手段により前記ターンオフサイリス
タに過電流が流れている状態が検出された場合には該検
出時点におけるゲート制御手段のスイッチング制御動作
状態を維持させると共に、前記ターンオフサイリスタの
ゲート・カソード間の電圧を該ターンオフサイリスタが
ゲートサプレスされた通常のサイリスタ動作モードにな
るように制御することを特徴とする。
【００１２】本発明の電力半導体変換器の制御装置は、
ゲートターンオフサイリスタを用いて交流から直流、ま
たは直流から交流への電力変換を行なう電力半導体変換
器の制御装置において、前記ゲートターンオフサイリス
タをターンオンさせるために必要なオンゲート電流を該
ゲートターンオフサイリスタのゲートに供給するオンゲ
ート回路と、前記ゲートターンオフサイリスタをターン
オフさせるのに必要なオフゲート電流を該ゲートターン
オフサイリスタのゲートに供給するオフゲート回路と、
前記オンゲート回路、オフゲート回路に対しそれぞれ、
前記オンゲート電流、オフゲート電流を前記ゲートター
ンオフサイリスタに供給するのに必要なエネルギーを供
給する電源回路と、前記ゲートターンオフサイリスタに
許容遮断電流以上の過電流が流れる状態を検出する過電
流検出手段と、該過電流検出手段の検出出力を取り込
み、該検出出力に基づいて前記オンゲート回路及びオフ
ゲート回路の制御動作を制御する制御手段とを有し、該
制御手段は、前記過電流検出手段により前記ターンオフ
サイリスタに過電流が流れる状態が検出された場合には
該検出時点における前記オンゲート回路及びオフゲート
回路の制御動作状態を維持させると共に、前記ターンオ
フサイリスタのゲート・カソード間の電圧を該ターンオ
フサイリスタがゲートサプレスされた通常のサイリスタ
動作モードになるように制御することを特徴とする。
ゲートターンオフサイリスタを用いて交流から直流、ま
たは直流から交流への電力変換を行なう電力半導体変換
器の制御装置において、前記ゲートターンオフサイリス
タをターンオンさせるために必要なオンゲート電流を該
ゲートターンオフサイリスタのゲートに供給するオンゲ
ート回路と、前記ゲートターンオフサイリスタをターン
オフさせるのに必要なオフゲート電流を該ゲートターン
オフサイリスタのゲートに供給するオフゲート回路と、
前記オンゲート回路、オフゲート回路に対しそれぞれ、
前記オンゲート電流、オフゲート電流を前記ゲートター
ンオフサイリスタに供給するのに必要なエネルギーを供
給する電源回路と、前記ゲートターンオフサイリスタに
許容遮断電流以上の過電流が流れる状態を検出する過電
流検出手段と、該過電流検出手段の検出出力を取り込
み、該検出出力に基づいて前記オンゲート回路及びオフ
ゲート回路の制御動作を制御する制御手段とを有し、該
制御手段は、前記過電流検出手段により前記ターンオフ
サイリスタに過電流が流れる状態が検出された場合には
該検出時点における前記オンゲート回路及びオフゲート
回路の制御動作状態を維持させると共に、前記ターンオ
フサイリスタのゲート・カソード間の電圧を該ターンオ
フサイリスタがゲートサプレスされた通常のサイリスタ
動作モードになるように制御することを特徴とする。
【００１３】本発明の電力半導体変換器の制御装置は、
ゲートターンオフサイリスタを用いて交流から直流、ま
たは直流から交流への電力変換を行なう電力半導体変換
器の制御装置において、前記ゲートターンオフサイリス
タをターンオンさせるために必要なオンゲート電流を該
ゲートターンオフサイリスタのゲートに供給するオンゲ
ート回路と、前記ゲートターンオフサイリスタをターン
オフさせるのに必要なオフゲート電流を該ゲートターン
オフサイリスタのゲートに供給するオフゲート回路と、
前記オンゲート回路、オフゲート回路に対しそれぞれ、
前記オンゲート電流、オフゲート電流を前記ゲートター
ンオフサイリスタに供給するのに必要なエネルギーを供
給する電源回路と、前記オンゲート回路、オフゲート回
路及び電源回路の異常状態を検出する異常検出手段と、
該異常検出手段の検出出力を取り込み、該検出出力に基
づいて前記オンゲート回路及びオフゲート回路の制御動
作を制御する制御手段とを有し、該制御手段は、前記異
常検出手段により前記オンゲート回路、オフゲート回路
及び電源回路のいずれかに異常が発生したことが検出さ
れた場合には該検出時点における前記オンゲート回路及
びオフゲート回路の制御動作状態を維持させると共に、
前記ターンオフサイリスタのゲート・カソード間の電圧
を該ターンオフサイリスタがゲートサプレスされた通常
のサイリスタ動作モードになるように制御することを特
徴とする。
ゲートターンオフサイリスタを用いて交流から直流、ま
たは直流から交流への電力変換を行なう電力半導体変換
器の制御装置において、前記ゲートターンオフサイリス
タをターンオンさせるために必要なオンゲート電流を該
ゲートターンオフサイリスタのゲートに供給するオンゲ
ート回路と、前記ゲートターンオフサイリスタをターン
オフさせるのに必要なオフゲート電流を該ゲートターン
オフサイリスタのゲートに供給するオフゲート回路と、
前記オンゲート回路、オフゲート回路に対しそれぞれ、
前記オンゲート電流、オフゲート電流を前記ゲートター
ンオフサイリスタに供給するのに必要なエネルギーを供
給する電源回路と、前記オンゲート回路、オフゲート回
路及び電源回路の異常状態を検出する異常検出手段と、
該異常検出手段の検出出力を取り込み、該検出出力に基
づいて前記オンゲート回路及びオフゲート回路の制御動
作を制御する制御手段とを有し、該制御手段は、前記異
常検出手段により前記オンゲート回路、オフゲート回路
及び電源回路のいずれかに異常が発生したことが検出さ
れた場合には該検出時点における前記オンゲート回路及
びオフゲート回路の制御動作状態を維持させると共に、
前記ターンオフサイリスタのゲート・カソード間の電圧
を該ターンオフサイリスタがゲートサプレスされた通常
のサイリスタ動作モードになるように制御することを特
徴とする。
【００１４】本発明の電力半導体変換器の制御装置は、
前記制御手段は、前記過電流検出手段により前記ターン
オフサイリスタに過電流が流れる状態が検出された場合
には該検出時点における前記オンゲート回路及びオフゲ
ート回路の制御動作状態を維持させると共に、前記電源
回路のうち前記オンゲート電流の供給源であるオンゲー
ト電流エネルギー供給部から前記オンゲート回路へオン
ゲート電流を生成するためのエネルギーの供給を遮断す
るように制御することを特徴とする。
前記制御手段は、前記過電流検出手段により前記ターン
オフサイリスタに過電流が流れる状態が検出された場合
には該検出時点における前記オンゲート回路及びオフゲ
ート回路の制御動作状態を維持させると共に、前記電源
回路のうち前記オンゲート電流の供給源であるオンゲー
ト電流エネルギー供給部から前記オンゲート回路へオン
ゲート電流を生成するためのエネルギーの供給を遮断す
るように制御することを特徴とする。
【００１５】本発明の電力半導体変換器の制御装置は、
前記制御手段は、前記異常検出手段により前記オンゲー
ト回路、オフゲート回路及び電源回路のいずれかに異常
が発生したことが検出された場合には該検出時点におけ
る前記オンゲート回路及びオフゲート回路の制御動作状
態を維持させると共に、前記電源回路のうち前記オンゲ
ート電流の供給源であるオンゲート電流エネルギー供給
部から前記オンゲート回路へオンゲート電流を生成する
ためのエネルギーの供給を遮断するように制御すること
を特徴とする。
前記制御手段は、前記異常検出手段により前記オンゲー
ト回路、オフゲート回路及び電源回路のいずれかに異常
が発生したことが検出された場合には該検出時点におけ
る前記オンゲート回路及びオフゲート回路の制御動作状
態を維持させると共に、前記電源回路のうち前記オンゲ
ート電流の供給源であるオンゲート電流エネルギー供給
部から前記オンゲート回路へオンゲート電流を生成する
ためのエネルギーの供給を遮断するように制御すること
を特徴とする。
【００１６】本発明ではＧＴＯのゲート信号としてオン
ゲート電流あるいはオフゲート電流（逆バイアスを含
む）のいずれでもない、ゲート・カソード間電圧が、例
えば０ボルトのゲートサプレス信号を与えることによ
り、ＧＴＯをゲートターンオフ機能のない通常のサイリ
スタモードとして動作させ、交流短絡電流の電流方向の
変化を待って電流を遮断するものである。
ゲート電流あるいはオフゲート電流（逆バイアスを含
む）のいずれでもない、ゲート・カソード間電圧が、例
えば０ボルトのゲートサプレス信号を与えることによ
り、ＧＴＯをゲートターンオフ機能のない通常のサイリ
スタモードとして動作させ、交流短絡電流の電流方向の
変化を待って電流を遮断するものである。
【００１７】
【作用】上記構成の電力半導体変換器の制御装置では、
ＧＴＯがゲートターンオフ機能を有しない通常のサイリ
スタと同じ動作機能となるため、交流短絡状態にある電
源の極性が変化することにより、電源により限流され、
ＧＴＯで電流が遮断され、再び電源電圧の極性が変化し
た時点ではオンゲート信号が存在しないために再びＧＴ
Ｏがターンオンすることがない。従ってヒュ−ズ溶断す
ることなく過電流を遮断することが可能となる。
ＧＴＯがゲートターンオフ機能を有しない通常のサイリ
スタと同じ動作機能となるため、交流短絡状態にある電
源の極性が変化することにより、電源により限流され、
ＧＴＯで電流が遮断され、再び電源電圧の極性が変化し
た時点ではオンゲート信号が存在しないために再びＧＴ
Ｏがターンオンすることがない。従ってヒュ−ズ溶断す
ることなく過電流を遮断することが可能となる。
【００１８】
【実施例】以下、本発明の実施例を図面を参照して説明
する。図１には本発明が適用される３相ＰＷＭ電力変換
器の構成が示されている。図１に示す電力変換器につい
ては既に説明してあるので重複する説明は省略する。図
３に本発明の特徴であるゲート制御回路の一実施例の構
成を示す。同図においてゲート制御回路は、オンゲート
回路１０と、オフゲート回路１１と、オンゲート供給電
源回路１２とオフゲート供給電源回路１３と、オンゲー
トスイッチ１４と、オフゲートスイッチ１５と、オンゲ
ート電流を制御する制限抵抗１６と、平滑コンデンサ１
７、１８と、整流回路１９、２０と、絶縁パルストラン
ス２１、２２と、オンゲート用スイッチング電源回路２
３と、オフゲート用スイッチング電源回路２４とから構
成されている。
する。図１には本発明が適用される３相ＰＷＭ電力変換
器の構成が示されている。図１に示す電力変換器につい
ては既に説明してあるので重複する説明は省略する。図
３に本発明の特徴であるゲート制御回路の一実施例の構
成を示す。同図においてゲート制御回路は、オンゲート
回路１０と、オフゲート回路１１と、オンゲート供給電
源回路１２とオフゲート供給電源回路１３と、オンゲー
トスイッチ１４と、オフゲートスイッチ１５と、オンゲ
ート電流を制御する制限抵抗１６と、平滑コンデンサ１
７、１８と、整流回路１９、２０と、絶縁パルストラン
ス２１、２２と、オンゲート用スイッチング電源回路２
３と、オフゲート用スイッチング電源回路２４とから構
成されている。
【００１９】オンゲートスイッチ１４、オフゲートスイ
ッチ１５はそれぞれ、制御回路８から出力されるオンゲ
ート信号、オフゲート信号によりそれぞれスイッチング
制御される。
ッチ１５はそれぞれ、制御回路８から出力されるオンゲ
ート信号、オフゲート信号によりそれぞれスイッチング
制御される。
【００２０】またオンゲート用スイッチング電源回路２
３は制御回路８より出力されるオンゲート電源停止信号
により絶縁パルストランス２１を介してのオンゲート回
路１０へのエネルギー供給を停止する機能を有してい
る。
３は制御回路８より出力されるオンゲート電源停止信号
により絶縁パルストランス２１を介してのオンゲート回
路１０へのエネルギー供給を停止する機能を有してい
る。
【００２１】オフゲート用スイッチング電源回路２４は
制御回路８より出力されるオフゲート電源停止信号によ
りオフゲート回路１１へのエネルギー供給を停止する機
能を有している。
制御回路８より出力されるオフゲート電源停止信号によ
りオフゲート回路１１へのエネルギー供給を停止する機
能を有している。
【００２２】上記構成において図４で示したように既述
したゲート回路異常が発生した場合、電源５０のＶ相→
ダイオード２ＶＰ→ＧＴＯ１ＵＰ→電源５０のＵ相及び
電源５０のＷ相→ダイオード２ＷＰ→ＧＴＯ１ＵＰ→電
源５０のＵ相の経路で図６（ｂ）及び図６（ｃ）に示す
交流電圧が印加され、ＧＴＯ１ＵＰには図６（ｄ）に示
すような短絡電流が異常発生時点ｔ１より流れ、ｔ２時
点より電源５０のＶ相→ダイオード２ＶＰ→ＧＴＯ１Ｕ
Ｐ→電源５０のＵ相の経路には逆電圧となり、ｔ３時点
より電源５０のＷ相→ダイオード２ＷＰ→ＧＴＯ１ＵＰ
→電源５０のＵ相の経路には逆電圧が印加され、過電流
はｔ４時点で０となる。
したゲート回路異常が発生した場合、電源５０のＶ相→
ダイオード２ＶＰ→ＧＴＯ１ＵＰ→電源５０のＵ相及び
電源５０のＷ相→ダイオード２ＷＰ→ＧＴＯ１ＵＰ→電
源５０のＵ相の経路で図６（ｂ）及び図６（ｃ）に示す
交流電圧が印加され、ＧＴＯ１ＵＰには図６（ｄ）に示
すような短絡電流が異常発生時点ｔ１より流れ、ｔ２時
点より電源５０のＶ相→ダイオード２ＶＰ→ＧＴＯ１Ｕ
Ｐ→電源５０のＵ相の経路には逆電圧となり、ｔ３時点
より電源５０のＷ相→ダイオード２ＷＰ→ＧＴＯ１ＵＰ
→電源５０のＵ相の経路には逆電圧が印加され、過電流
はｔ４時点で０となる。
【００２３】ここで本発明では図７に示すように制御回
路８は、ゲート制御部６ＵＰの異常検出時点（ｔ２時
点）でＧＴＯ１ＵＰのオンゲート信号及びオフゲート信
号によるオン／オフ操作をロックし、すなわちオンゲー
ト操作、オフゲート操作を新たに行なわず現状維持のま
まにすると共に、オンゲート用スイッチング電源２３に
停止信号を出力してオンゲート回路１０への電源供給を
停止する。この結果オンゲート回路１０の平滑コンデン
サ１７への充電が停止され、オンゲート電流による放電
で図７（ｆ）のようにｔ３時点で平滑コンデンサ１７の
電圧は０となり、ＧＴＯ１ＵＰのゲート・カソード間電
圧は０となる。すなわちＧＴＯ１ＵＰはゲートサプレス
状態に制御される。この結果、ＧＴＯ１ＵＰはゲートサ
プレスされた通常のサイリスタと同じ動作となり、図６
におけるｔ４時点でＧＴＯ１ＵＰに流れる電流が０とな
ることによりターンオフし、ｔ５時点で再び順電圧が印
加されてもオンゲート電流が供給されないため、再びタ
ーンオンせず、過電流を遮断することが出来る。
路８は、ゲート制御部６ＵＰの異常検出時点（ｔ２時
点）でＧＴＯ１ＵＰのオンゲート信号及びオフゲート信
号によるオン／オフ操作をロックし、すなわちオンゲー
ト操作、オフゲート操作を新たに行なわず現状維持のま
まにすると共に、オンゲート用スイッチング電源２３に
停止信号を出力してオンゲート回路１０への電源供給を
停止する。この結果オンゲート回路１０の平滑コンデン
サ１７への充電が停止され、オンゲート電流による放電
で図７（ｆ）のようにｔ３時点で平滑コンデンサ１７の
電圧は０となり、ＧＴＯ１ＵＰのゲート・カソード間電
圧は０となる。すなわちＧＴＯ１ＵＰはゲートサプレス
状態に制御される。この結果、ＧＴＯ１ＵＰはゲートサ
プレスされた通常のサイリスタと同じ動作となり、図６
におけるｔ４時点でＧＴＯ１ＵＰに流れる電流が０とな
ることによりターンオフし、ｔ５時点で再び順電圧が印
加されてもオンゲート電流が供給されないため、再びタ
ーンオンせず、過電流を遮断することが出来る。
【００２４】またＧＴＯ１ＵＰに流れる短絡電流は電源
のインピーダンスにより立上りが抑制され、ピーク値は
一定に抑制され、１回の交流短絡電流ではヒュ−ズは溶
断に至らないため、ヒュ−ズ溶断を生じることなく１サ
イクル遮断を行なうことが出来る。
のインピーダンスにより立上りが抑制され、ピーク値は
一定に抑制され、１回の交流短絡電流ではヒュ−ズは溶
断に至らないため、ヒュ−ズ溶断を生じることなく１サ
イクル遮断を行なうことが出来る。
【００２５】更に過電流検出時も同様にゲート制御をす
ることによりヒュ−ズ溶断をすることなく過電流を遮断
することが出来る。
ることによりヒュ−ズ溶断をすることなく過電流を遮断
することが出来る。
【００２６】次に図８にゲート回路及びゲート電源回路
の異常を検出する機能を有するゲート制御部の具体例を
示す。同図においてゲート制御部は、異常検出機能を有
するオンゲート供給電源回路１２Ｂと、スイッチング電
源回路２３Ｂと、パルストランス２１Ｂと、整流回路１
９Ｂと、ダイオード５０〜５２と、パルストランス２１
Ｂの入力１次巻線５３と、出力２次巻線５４と、異常検
出用３次巻線５５と、異常検出回路５６と、整流回路５
７と、判定回路５８とから構成されている。
の異常を検出する機能を有するゲート制御部の具体例を
示す。同図においてゲート制御部は、異常検出機能を有
するオンゲート供給電源回路１２Ｂと、スイッチング電
源回路２３Ｂと、パルストランス２１Ｂと、整流回路１
９Ｂと、ダイオード５０〜５２と、パルストランス２１
Ｂの入力１次巻線５３と、出力２次巻線５４と、異常検
出用３次巻線５５と、異常検出回路５６と、整流回路５
７と、判定回路５８とから構成されている。
【００２７】判定回路５８は基準電圧とパルストランス
２１Ｂの３次巻線５５の検出出力の整流電圧とを比較
し、基準電圧以下である場合に異常と判定する。
２１Ｂの３次巻線５５の検出出力の整流電圧とを比較
し、基準電圧以下である場合に異常と判定する。
【００２８】上記構成において例えばコンデンサ１７が
短絡する異常が発生すると、２次巻線５４の出力短絡と
なり、３次巻線５５の検出電圧が低下する。この結果整
流回路５７の出力電圧である整流電圧も低下し、この整
流電圧が基準電圧レベル以下となると、ゲート回路異常
と判定される。
短絡する異常が発生すると、２次巻線５４の出力短絡と
なり、３次巻線５５の検出電圧が低下する。この結果整
流回路５７の出力電圧である整流電圧も低下し、この整
流電圧が基準電圧レベル以下となると、ゲート回路異常
と判定される。
【００２９】またダイオード短絡、パルストランス巻線
短絡等の異常状態が発生した場合も同様にパルストラン
ス２１Ｂの３次巻線５５の検出出力が低下するのでこれ
らの異常状態を検出することができる。
短絡等の異常状態が発生した場合も同様にパルストラン
ス２１Ｂの３次巻線５５の検出出力が低下するのでこれ
らの異常状態を検出することができる。
【００３０】
【発明の効果】本発明によれば、ＧＴＯ素子を破損する
ことなく、かつヒュ−ズ溶断することもなく、ＧＴＯ素
子の機能を利用することにより過電流を遮断することが
できる。
ことなく、かつヒュ−ズ溶断することもなく、ＧＴＯ素
子の機能を利用することにより過電流を遮断することが
できる。
【図１】本発明が適用される３相ＰＷＭ電力変換装置の
一例を示す回路図である。
一例を示す回路図である。
【図２】従来のゲート制御部の構成を示す回路図であ
る。
る。
【図３】図１におけるゲート制御部の一実施例の構成を
示す回路図である。
示す回路図である。
【図４】ゲート制御部異常時の過電流経路を示す説明図
である。
である。
【図５】ＰＷＭ信号作成部異常時の過電流経路を示す説
明図である。
明図である。
【図６】本発明による過電流遮断波形を示す説明図であ
る。
る。
【図７】本発明による異常検出時のＧＴＯのゲート制御
動作を示すタイミングチャートである。
動作を示すタイミングチャートである。
【図８】ゲート回路及びゲート電源回路の異常を検出す
る機能を有するゲート制御部の要部の構成を示す回路図
である。
る機能を有するゲート制御部の要部の構成を示す回路図
である。
１ ＧＴＯ ２ フライホイールダイオード ３ 平滑コンデンサ ４ 交流側電流検出器 ５ 直流側電流検出器 ６ ゲート制御回路 ７ ヒュ−ズ ８ 制御回路 １０ オンゲート回路 １１ オフゲート回路 １２ オンゲート供給電源回路 １３ オフゲート供給電源回路 １４ オンゲートスイッチ １５ オフゲートスイッチ １６ 制限抵抗 １７ 平滑コンデンサ １８ 平滑コンデンサ １９ 整流回路 ２０ 整流回路 ２１ 絶縁パルストランス ２２ 絶縁パルストランス ２３ オンゲート用スイッチング電源回路 ２４ オフゲート用スイッチング電源回路 ５６ 異常検出回路 ５７ 整流回路 ５８ 判定回路
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０２Ｍ 7/155 Ｇ 9180−5Ｈ
Claims (5)
- 【請求項１】 ゲートターンオフサイリスタを用いて交
流から直流、または直流から交流への電力変換を行なう
電力半導体変換器の制御装置において、 前記ターンオフサイリスタのスイッチングを制御するゲ
ート制御手段と、 前記ターンオフサイリスタに過電流が流れる状態を検出
する過電流検出手段と、 過電流検出手段の検出出力を
取り込み、該検出出力に基づいて前記ゲート制御手段の
制御動作を制御する制御手段とを有し、 該制御手段は、前記過電流検出手段により前記ターンオ
フサイリスタに過電流が流れている状態が検出された場
合には該検出時点におけるゲート制御手段のスイッチン
グ制御動作状態を維持させると共に、前記ターンオフサ
イリスタのゲート・カソード間の電圧を該ターンオフサ
イリスタがゲートサプレスされた通常のサイリスタ動作
モードになるように制御することを特徴とする電力半導
体変換器の制御装置。 - 【請求項２】 ゲートターンオフサイリスタを用いて交
流から直流、または直流から交流への電力変換を行なう
電力半導体変換器の制御装置において、 前記ゲートターンオフサイリスタをターンオンさせるた
めに必要なオンゲート電流を該ゲートターンオフサイリ
スタのゲートに供給するオンゲート回路と、 前記ゲートターンオフサイリスタをターンオフさせるの
に必要なオフゲート電流を該ゲートターンオフサイリス
タのゲートに供給するオフゲート回路と、 前記オンゲート回路、オフゲート回路に対しそれぞれ、
前記オンゲート電流、オフゲート電流を前記ゲートター
ンオフサイリスタに供給するのに必要なエネルギーを供
給する電源回路と、 前記ゲートターンオフサイリスタに許容遮断電流以上の
過電流が流れる状態を検出する過電流検出手段と、 該過電流検出手段の検出出力を取り込み、該検出出力に
基づいて前記オンゲート回路及びオフゲート回路の制御
動作を制御する制御手段とを有し、 該制御手段は、前記過電流検出手段により前記ターンオ
フサイリスタに過電流が流れる状態が検出された場合に
は該検出時点における前記オンゲート回路及びオフゲー
ト回路の制御動作状態を維持させると共に、前記ターン
オフサイリスタのゲート・カソード間の電圧を該ターン
オフサイリスタがゲートサプレスされた通常のサイリス
タ動作モードになるように制御することを特徴とする電
力半導体変換器の制御装置。 - 【請求項３】 ゲートターンオフサイリスタを用いて交
流から直流、または直流から交流への電力変換を行なう
電力半導体変換器の制御装置において、 前記ゲートターンオフサイリスタをターンオンさせるた
めに必要なオンゲート電流を該ゲートターンオフサイリ
スタのゲートに供給するオンゲート回路と、 前記ゲートターンオフサイリスタをターンオフさせるの
に必要なオフゲート電流を該ゲートターンオフサイリス
タのゲートに供給するオフゲート回路と、 前記オンゲート回路、オフゲート回路に対しそれぞれ、
前記オンゲート電流、オフゲート電流を前記ゲートター
ンオフサイリスタに供給するのに必要なエネルギーを供
給する電源回路と、 前記オンゲート回路、オフゲート回路及び電源回路の異
常状態を検出する異常検出手段と、 該異常検出手段の検出出力を取り込み、該検出出力に基
づいて前記オンゲート回路及びオフゲート回路の制御動
作を制御する制御手段とを有し、 該制御手段は、前記異常検出手段により前記オンゲート
回路、オフゲート回路及び電源回路のいずれかに異常が
発生したことが検出された場合には該検出時点における
前記オンゲート回路及びオフゲート回路の制御動作状態
を維持させると共に、前記ターンオフサイリスタのゲー
ト・カソード間の電圧を該ターンオフサイリスタがゲー
トサプレスされた通常のサイリスタ動作モードになるよ
うに制御することを特徴とする電力半導体変換器の制御
装置。 - 【請求項４】 前記制御手段は、前記過電流検出手段に
より前記ターンオフサイリスタに過電流が流れる状態が
検出された場合には該検出時点における前記オンゲート
回路及びオフゲート回路の制御動作状態を維持させると
共に、前記電源回路のうち前記オンゲート電流の供給源
であるオンゲート電流エネルギー供給部から前記オンゲ
ート回路へオンゲート電流を生成するためのエネルギー
の供給を遮断するように制御することを特徴とする請求
項２に記載の電力半導体変換器の制御装置。 - 【請求項５】 前記制御手段は、前記異常検出手段によ
り前記オンゲート回路、オフゲート回路及び電源回路の
いずれかに異常が発生したことが検出された場合には該
検出時点における前記オンゲート回路及びオフゲート回
路の制御動作状態を維持させると共に、前記電源回路の
うち前記オンゲート電流の供給源であるオンゲート電流
エネルギー供給部から前記オンゲート回路へオンゲート
電流を生成するためのエネルギーの供給を遮断するよう
に制御することを特徴とする請求項３に記載の電力半導
体変換器の制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6051612A JPH07264875A (ja) | 1994-03-23 | 1994-03-23 | 電力半導体変換器の制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6051612A JPH07264875A (ja) | 1994-03-23 | 1994-03-23 | 電力半導体変換器の制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07264875A true JPH07264875A (ja) | 1995-10-13 |
Family
ID=12891731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6051612A Pending JPH07264875A (ja) | 1994-03-23 | 1994-03-23 | 電力半導体変換器の制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07264875A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001197745A (ja) * | 2000-01-07 | 2001-07-19 | Mitsubishi Electric Corp | 電力変換装置の保護制御方法および保護制御装置 |
| AU756851B2 (en) * | 2000-02-03 | 2003-01-23 | Kabushiki Kaisha Toshiba | Power converter control device and power converter thereof |
| JP2014033552A (ja) * | 2012-08-03 | 2014-02-20 | Mitsubishi Electric Corp | 電源回路およびパワーコンディショナ |
-
1994
- 1994-03-23 JP JP6051612A patent/JPH07264875A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001197745A (ja) * | 2000-01-07 | 2001-07-19 | Mitsubishi Electric Corp | 電力変換装置の保護制御方法および保護制御装置 |
| AU756851B2 (en) * | 2000-02-03 | 2003-01-23 | Kabushiki Kaisha Toshiba | Power converter control device and power converter thereof |
| JP2014033552A (ja) * | 2012-08-03 | 2014-02-20 | Mitsubishi Electric Corp | 電源回路およびパワーコンディショナ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5726849A (en) | Input overcurrent suppression circuit | |
| US6449180B1 (en) | World wide power supply apparatus that includes a relay switch voltage doubling circuit | |
| JP4497085B2 (ja) | 瞬時電圧低下補償装置 | |
| US5355298A (en) | Conversion apparatus including latch and non-latch type functions | |
| JPH10164854A (ja) | 電力変換器 | |
| JPH07264875A (ja) | 電力半導体変換器の制御装置 | |
| JP3865011B2 (ja) | Ｐｗｍサイクロコンバータ | |
| JPH0821861A (ja) | 電力変換装置の故障検出回路 | |
| JPH01292790A (ja) | マグネトロン用インバータ電源 | |
| JPH10146050A (ja) | スイッチング電源装置およびインバータ装置 | |
| JPH0768385A (ja) | プラズマアーク電源装置 | |
| JP2001212669A (ja) | 電源装置 | |
| JP2001178148A (ja) | 自励式変換器の保護装置 | |
| JPH06189475A (ja) | 無停電電源装置 | |
| JP3096236B2 (ja) | 電源装置 | |
| JPH0226262A (ja) | 直流電源装置 | |
| JPH0681496B2 (ja) | 突入電流防止回路 | |
| JPH08266050A (ja) | 電圧共振型電源装置 | |
| JP3453014B2 (ja) | アーク加工用電源装置 | |
| JP3601255B2 (ja) | インバータ装置の負荷短絡検出方法 | |
| JPH07176390A (ja) | 放電灯点灯装置 | |
| KR0137111Y1 (ko) | 인버터용 구동 제어 전원 감시 장치 | |
| JPH06121461A (ja) | 無停電電源装置の並列運転保護方式 | |
| JPS6147051B2 (ja) | ||
| JPS639280Y2 (ja) |