JPH07264875A - 電力半導体変換器の制御装置 - Google Patents
電力半導体変換器の制御装置Info
- Publication number
- JPH07264875A JPH07264875A JP6051612A JP5161294A JPH07264875A JP H07264875 A JPH07264875 A JP H07264875A JP 6051612 A JP6051612 A JP 6051612A JP 5161294 A JP5161294 A JP 5161294A JP H07264875 A JPH07264875 A JP H07264875A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- thyristor
- turn
- circuit
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Rectifiers (AREA)
- Control Of Voltage And Current In General (AREA)
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【目的】 GTOのゲート制御によりヒュ−ズを溶断す
ることなく過電流遮断することができる電力半導体変換
器の制御装置を提供すること。 【構成】 ターンオフサイリスタ1UP〜1WNのスイ
ッチングを制御するゲート制御手段6と、これらのター
ンオフサイリスタに過電流が流れる状態を検出する過電
流検出手段4と、過電流検出手段4の検出出力を取り込
み、これらの検出出力に基づいてゲート制御手段6の制
御動作を制御する制御手段8を有している。この制御手
段8は過電流検出手段4により上記ターンオフサイリス
タに過電流が流れている状態が検出された場合にはこの
検出時点におけるゲート制御手段6のスイッチング制御
動作状態を維持させると共に、上記ターンオフサイリス
タのゲート・カソード間の電圧をゲートサプレスされた
通常のサイリスタ動作モードになるように制御する。
ることなく過電流遮断することができる電力半導体変換
器の制御装置を提供すること。 【構成】 ターンオフサイリスタ1UP〜1WNのスイ
ッチングを制御するゲート制御手段6と、これらのター
ンオフサイリスタに過電流が流れる状態を検出する過電
流検出手段4と、過電流検出手段4の検出出力を取り込
み、これらの検出出力に基づいてゲート制御手段6の制
御動作を制御する制御手段8を有している。この制御手
段8は過電流検出手段4により上記ターンオフサイリス
タに過電流が流れている状態が検出された場合にはこの
検出時点におけるゲート制御手段6のスイッチング制御
動作状態を維持させると共に、上記ターンオフサイリス
タのゲート・カソード間の電圧をゲートサプレスされた
通常のサイリスタ動作モードになるように制御する。
Description
【0001】
【産業上の利用分野】本発明は、自己消弧素子であるゲ
ートターンオフサイリスタ(以下、GTOと記す。)を
用いた電力半導体変換器の制御装置に係り、特にGTO
の過電流状態、ゲート制御回路異常等の異常時における
電力半導体変換器等の停止制御を行なう制御装置に関す
る。
ートターンオフサイリスタ(以下、GTOと記す。)を
用いた電力半導体変換器の制御装置に係り、特にGTO
の過電流状態、ゲート制御回路異常等の異常時における
電力半導体変換器等の停止制御を行なう制御装置に関す
る。
【0002】
【従来の技術】図1にはGTOを用いた3相PWM電力
変換器の主回路の一例の構成が示されている。同図にお
いて、1はGTO、2はフライホイールダイオード、3
は平滑コンデンサ、4は交流側電流検出器、5は直流側
電流検出器、6はGTOのゲート制御回路であり、主回
路の各GTOに対応して個別のゲート制御部6回路で、
各GTOに個別のゲート制御部6UP〜6WNで構成さ
れている。
変換器の主回路の一例の構成が示されている。同図にお
いて、1はGTO、2はフライホイールダイオード、3
は平滑コンデンサ、4は交流側電流検出器、5は直流側
電流検出器、6はGTOのゲート制御回路であり、主回
路の各GTOに対応して個別のゲート制御部6回路で、
各GTOに個別のゲート制御部6UP〜6WNで構成さ
れている。
【0003】また7はヒュ−ズ、8は制御回路、50は
電源である。GTOを用いたPWM変換器は公知例(日
立評論VOL75,NO.6,1993−5,PP31
〜34)にあるようにGTOをスイッチング周波数50
0HzのPWM信号に従ってオン/オフすることにより
交流−直流の電力変換を行なっている。GTOはゲート
にオンゲート電流を流すことによりターンオンし、オフ
ゲート電流を流すことによりGTOを介して流れる電流
を遮断する機能を有している。GTOのオン/オフ状態
を制御するため、公知例(電気書院刊「パワーエレクト
ロニクス&ACドライブ」P17〜18)に示されてい
るようにゲート回路が重要であり、この公知例の図1・
13のような回路とするが、本明細書の図2に示すよう
にオンゲート回路(GTOのオン時のオンゲート電流を
流す機能を有する回路)10、オフゲート回路(GTO
のオフ時のオフゲート電流を流す機能及び逆バイアスを
オフ時に印加する機能を有する回路)11とオン、オフ
用の電源回路12、13を別々に有する回路が一般に用
いられている。
電源である。GTOを用いたPWM変換器は公知例(日
立評論VOL75,NO.6,1993−5,PP31
〜34)にあるようにGTOをスイッチング周波数50
0HzのPWM信号に従ってオン/オフすることにより
交流−直流の電力変換を行なっている。GTOはゲート
にオンゲート電流を流すことによりターンオンし、オフ
ゲート電流を流すことによりGTOを介して流れる電流
を遮断する機能を有している。GTOのオン/オフ状態
を制御するため、公知例(電気書院刊「パワーエレクト
ロニクス&ACドライブ」P17〜18)に示されてい
るようにゲート回路が重要であり、この公知例の図1・
13のような回路とするが、本明細書の図2に示すよう
にオンゲート回路(GTOのオン時のオンゲート電流を
流す機能を有する回路)10、オフゲート回路(GTO
のオフ時のオフゲート電流を流す機能及び逆バイアスを
オフ時に印加する機能を有する回路)11とオン、オフ
用の電源回路12、13を別々に有する回路が一般に用
いられている。
【0004】上記構成において従来ではGTOは流れる
電流が最大遮断電流以上でオフ操作を行なうと素子破損
に至るため最大遮断電流以上になるとオフ操作を行なわ
ないようなゲート制御を行なっていた。
電流が最大遮断電流以上でオフ操作を行なうと素子破損
に至るため最大遮断電流以上になるとオフ操作を行なわ
ないようなゲート制御を行なっていた。
【0005】またオンゲート電流、オフゲート電流が不
足した状態下でGTOのオン、オフ制御を行なうと素子
破損に至るため、ゲート制御回路の異常時はオン、オフ
制御を新たに行なわないで現状維持のままにするゲート
制御を行なっていた。
足した状態下でGTOのオン、オフ制御を行なうと素子
破損に至るため、ゲート制御回路の異常時はオン、オフ
制御を新たに行なわないで現状維持のままにするゲート
制御を行なっていた。
【0006】
【発明が解決しようとする課題】上記従来技術ではたと
えば図4に示すように主回路におけるGTO1UPがオ
ン状態下でゲート制御部6UPが異常となり、オンゲー
ト電流を流す状態のモードであると、ゲート操作を新た
に行なわないために電源50のV相→ダイオ−ド2VP
→GTO1UP→電源50のU相、及び電源50のW相
→ダイオード2WP→GTO1UP→電源50のU相の
経路で交流短絡モードとなり、ヒュ−ズ7UPが切れる
まで交流短絡電流が流れ続けることになる。
えば図4に示すように主回路におけるGTO1UPがオ
ン状態下でゲート制御部6UPが異常となり、オンゲー
ト電流を流す状態のモードであると、ゲート操作を新た
に行なわないために電源50のV相→ダイオ−ド2VP
→GTO1UP→電源50のU相、及び電源50のW相
→ダイオード2WP→GTO1UP→電源50のU相の
経路で交流短絡モードとなり、ヒュ−ズ7UPが切れる
まで交流短絡電流が流れ続けることになる。
【0007】また図5に示すように制御回路8の中のU
相PWM信号作成部9が異常となり、ゲート回路6のゲ
ートパルス制御部6UPよりGTO1UPのオン信号が
出放しになると、電源50のV相→ダイオード2VP→
GTO1UP→電源50のU相及び電源50のW相→ダ
イオード2WP→GTO1UP→電源50のU相の経路
で過電流が、やはりヒュ−ズ7UPが切れるまで交流短
絡電流が流れ続ける。
相PWM信号作成部9が異常となり、ゲート回路6のゲ
ートパルス制御部6UPよりGTO1UPのオン信号が
出放しになると、電源50のV相→ダイオード2VP→
GTO1UP→電源50のU相及び電源50のW相→ダ
イオード2WP→GTO1UP→電源50のU相の経路
で過電流が、やはりヒュ−ズ7UPが切れるまで交流短
絡電流が流れ続ける。
【0008】このように従来はヒュ−ズ溶断により電流
遮断することにより素子破損を防止していたが、欠点と
して必ずヒュ−ズ溶断し、その交換をしなければならな
いため費用がかかるという問題があった。
遮断することにより素子破損を防止していたが、欠点と
して必ずヒュ−ズ溶断し、その交換をしなければならな
いため費用がかかるという問題があった。
【0009】更に事故の波及する範囲が拡大し、その復
旧に時間がかかるという問題があった。
旧に時間がかかるという問題があった。
【0010】本発明はこのような事情に鑑みてなされた
ものであり、GTOのゲート制御によりヒュ−ズを溶断
することなく電流遮断することができる電力半導体変換
器の制御装置を提供することを目的とする。
ものであり、GTOのゲート制御によりヒュ−ズを溶断
することなく電流遮断することができる電力半導体変換
器の制御装置を提供することを目的とする。
【0011】
【課題を解決するための手段】本発明の電力半導体変換
器の制御装置は、ゲートターンオフサイリスタを用いて
交流から直流、または直流から交流への電力変換を行な
う電力半導体変換器の制御装置において、前記ターンオ
フサイリスタのスイッチングを制御するゲート制御手段
と、前記ターンオフサイリスタに過電流が流れる状態を
検出する過電流検出手段と、過電流検出手段の検出出力
を取り込み、該検出出力に基づいて前記ゲート制御手段
の制御動作を制御する制御手段とを有し、該制御手段
は、前記過電流検出手段により前記ターンオフサイリス
タに過電流が流れている状態が検出された場合には該検
出時点におけるゲート制御手段のスイッチング制御動作
状態を維持させると共に、前記ターンオフサイリスタの
ゲート・カソード間の電圧を該ターンオフサイリスタが
ゲートサプレスされた通常のサイリスタ動作モードにな
るように制御することを特徴とする。
器の制御装置は、ゲートターンオフサイリスタを用いて
交流から直流、または直流から交流への電力変換を行な
う電力半導体変換器の制御装置において、前記ターンオ
フサイリスタのスイッチングを制御するゲート制御手段
と、前記ターンオフサイリスタに過電流が流れる状態を
検出する過電流検出手段と、過電流検出手段の検出出力
を取り込み、該検出出力に基づいて前記ゲート制御手段
の制御動作を制御する制御手段とを有し、該制御手段
は、前記過電流検出手段により前記ターンオフサイリス
タに過電流が流れている状態が検出された場合には該検
出時点におけるゲート制御手段のスイッチング制御動作
状態を維持させると共に、前記ターンオフサイリスタの
ゲート・カソード間の電圧を該ターンオフサイリスタが
ゲートサプレスされた通常のサイリスタ動作モードにな
るように制御することを特徴とする。
【0012】本発明の電力半導体変換器の制御装置は、
ゲートターンオフサイリスタを用いて交流から直流、ま
たは直流から交流への電力変換を行なう電力半導体変換
器の制御装置において、前記ゲートターンオフサイリス
タをターンオンさせるために必要なオンゲート電流を該
ゲートターンオフサイリスタのゲートに供給するオンゲ
ート回路と、前記ゲートターンオフサイリスタをターン
オフさせるのに必要なオフゲート電流を該ゲートターン
オフサイリスタのゲートに供給するオフゲート回路と、
前記オンゲート回路、オフゲート回路に対しそれぞれ、
前記オンゲート電流、オフゲート電流を前記ゲートター
ンオフサイリスタに供給するのに必要なエネルギーを供
給する電源回路と、前記ゲートターンオフサイリスタに
許容遮断電流以上の過電流が流れる状態を検出する過電
流検出手段と、該過電流検出手段の検出出力を取り込
み、該検出出力に基づいて前記オンゲート回路及びオフ
ゲート回路の制御動作を制御する制御手段とを有し、該
制御手段は、前記過電流検出手段により前記ターンオフ
サイリスタに過電流が流れる状態が検出された場合には
該検出時点における前記オンゲート回路及びオフゲート
回路の制御動作状態を維持させると共に、前記ターンオ
フサイリスタのゲート・カソード間の電圧を該ターンオ
フサイリスタがゲートサプレスされた通常のサイリスタ
動作モードになるように制御することを特徴とする。
ゲートターンオフサイリスタを用いて交流から直流、ま
たは直流から交流への電力変換を行なう電力半導体変換
器の制御装置において、前記ゲートターンオフサイリス
タをターンオンさせるために必要なオンゲート電流を該
ゲートターンオフサイリスタのゲートに供給するオンゲ
ート回路と、前記ゲートターンオフサイリスタをターン
オフさせるのに必要なオフゲート電流を該ゲートターン
オフサイリスタのゲートに供給するオフゲート回路と、
前記オンゲート回路、オフゲート回路に対しそれぞれ、
前記オンゲート電流、オフゲート電流を前記ゲートター
ンオフサイリスタに供給するのに必要なエネルギーを供
給する電源回路と、前記ゲートターンオフサイリスタに
許容遮断電流以上の過電流が流れる状態を検出する過電
流検出手段と、該過電流検出手段の検出出力を取り込
み、該検出出力に基づいて前記オンゲート回路及びオフ
ゲート回路の制御動作を制御する制御手段とを有し、該
制御手段は、前記過電流検出手段により前記ターンオフ
サイリスタに過電流が流れる状態が検出された場合には
該検出時点における前記オンゲート回路及びオフゲート
回路の制御動作状態を維持させると共に、前記ターンオ
フサイリスタのゲート・カソード間の電圧を該ターンオ
フサイリスタがゲートサプレスされた通常のサイリスタ
動作モードになるように制御することを特徴とする。
【0013】本発明の電力半導体変換器の制御装置は、
ゲートターンオフサイリスタを用いて交流から直流、ま
たは直流から交流への電力変換を行なう電力半導体変換
器の制御装置において、前記ゲートターンオフサイリス
タをターンオンさせるために必要なオンゲート電流を該
ゲートターンオフサイリスタのゲートに供給するオンゲ
ート回路と、前記ゲートターンオフサイリスタをターン
オフさせるのに必要なオフゲート電流を該ゲートターン
オフサイリスタのゲートに供給するオフゲート回路と、
前記オンゲート回路、オフゲート回路に対しそれぞれ、
前記オンゲート電流、オフゲート電流を前記ゲートター
ンオフサイリスタに供給するのに必要なエネルギーを供
給する電源回路と、前記オンゲート回路、オフゲート回
路及び電源回路の異常状態を検出する異常検出手段と、
該異常検出手段の検出出力を取り込み、該検出出力に基
づいて前記オンゲート回路及びオフゲート回路の制御動
作を制御する制御手段とを有し、該制御手段は、前記異
常検出手段により前記オンゲート回路、オフゲート回路
及び電源回路のいずれかに異常が発生したことが検出さ
れた場合には該検出時点における前記オンゲート回路及
びオフゲート回路の制御動作状態を維持させると共に、
前記ターンオフサイリスタのゲート・カソード間の電圧
を該ターンオフサイリスタがゲートサプレスされた通常
のサイリスタ動作モードになるように制御することを特
徴とする。
ゲートターンオフサイリスタを用いて交流から直流、ま
たは直流から交流への電力変換を行なう電力半導体変換
器の制御装置において、前記ゲートターンオフサイリス
タをターンオンさせるために必要なオンゲート電流を該
ゲートターンオフサイリスタのゲートに供給するオンゲ
ート回路と、前記ゲートターンオフサイリスタをターン
オフさせるのに必要なオフゲート電流を該ゲートターン
オフサイリスタのゲートに供給するオフゲート回路と、
前記オンゲート回路、オフゲート回路に対しそれぞれ、
前記オンゲート電流、オフゲート電流を前記ゲートター
ンオフサイリスタに供給するのに必要なエネルギーを供
給する電源回路と、前記オンゲート回路、オフゲート回
路及び電源回路の異常状態を検出する異常検出手段と、
該異常検出手段の検出出力を取り込み、該検出出力に基
づいて前記オンゲート回路及びオフゲート回路の制御動
作を制御する制御手段とを有し、該制御手段は、前記異
常検出手段により前記オンゲート回路、オフゲート回路
及び電源回路のいずれかに異常が発生したことが検出さ
れた場合には該検出時点における前記オンゲート回路及
びオフゲート回路の制御動作状態を維持させると共に、
前記ターンオフサイリスタのゲート・カソード間の電圧
を該ターンオフサイリスタがゲートサプレスされた通常
のサイリスタ動作モードになるように制御することを特
徴とする。
【0014】本発明の電力半導体変換器の制御装置は、
前記制御手段は、前記過電流検出手段により前記ターン
オフサイリスタに過電流が流れる状態が検出された場合
には該検出時点における前記オンゲート回路及びオフゲ
ート回路の制御動作状態を維持させると共に、前記電源
回路のうち前記オンゲート電流の供給源であるオンゲー
ト電流エネルギー供給部から前記オンゲート回路へオン
ゲート電流を生成するためのエネルギーの供給を遮断す
るように制御することを特徴とする。
前記制御手段は、前記過電流検出手段により前記ターン
オフサイリスタに過電流が流れる状態が検出された場合
には該検出時点における前記オンゲート回路及びオフゲ
ート回路の制御動作状態を維持させると共に、前記電源
回路のうち前記オンゲート電流の供給源であるオンゲー
ト電流エネルギー供給部から前記オンゲート回路へオン
ゲート電流を生成するためのエネルギーの供給を遮断す
るように制御することを特徴とする。
【0015】本発明の電力半導体変換器の制御装置は、
前記制御手段は、前記異常検出手段により前記オンゲー
ト回路、オフゲート回路及び電源回路のいずれかに異常
が発生したことが検出された場合には該検出時点におけ
る前記オンゲート回路及びオフゲート回路の制御動作状
態を維持させると共に、前記電源回路のうち前記オンゲ
ート電流の供給源であるオンゲート電流エネルギー供給
部から前記オンゲート回路へオンゲート電流を生成する
ためのエネルギーの供給を遮断するように制御すること
を特徴とする。
前記制御手段は、前記異常検出手段により前記オンゲー
ト回路、オフゲート回路及び電源回路のいずれかに異常
が発生したことが検出された場合には該検出時点におけ
る前記オンゲート回路及びオフゲート回路の制御動作状
態を維持させると共に、前記電源回路のうち前記オンゲ
ート電流の供給源であるオンゲート電流エネルギー供給
部から前記オンゲート回路へオンゲート電流を生成する
ためのエネルギーの供給を遮断するように制御すること
を特徴とする。
【0016】本発明ではGTOのゲート信号としてオン
ゲート電流あるいはオフゲート電流(逆バイアスを含
む)のいずれでもない、ゲート・カソード間電圧が、例
えば0ボルトのゲートサプレス信号を与えることによ
り、GTOをゲートターンオフ機能のない通常のサイリ
スタモードとして動作させ、交流短絡電流の電流方向の
変化を待って電流を遮断するものである。
ゲート電流あるいはオフゲート電流(逆バイアスを含
む)のいずれでもない、ゲート・カソード間電圧が、例
えば0ボルトのゲートサプレス信号を与えることによ
り、GTOをゲートターンオフ機能のない通常のサイリ
スタモードとして動作させ、交流短絡電流の電流方向の
変化を待って電流を遮断するものである。
【0017】
【作用】上記構成の電力半導体変換器の制御装置では、
GTOがゲートターンオフ機能を有しない通常のサイリ
スタと同じ動作機能となるため、交流短絡状態にある電
源の極性が変化することにより、電源により限流され、
GTOで電流が遮断され、再び電源電圧の極性が変化し
た時点ではオンゲート信号が存在しないために再びGT
Oがターンオンすることがない。従ってヒュ−ズ溶断す
ることなく過電流を遮断することが可能となる。
GTOがゲートターンオフ機能を有しない通常のサイリ
スタと同じ動作機能となるため、交流短絡状態にある電
源の極性が変化することにより、電源により限流され、
GTOで電流が遮断され、再び電源電圧の極性が変化し
た時点ではオンゲート信号が存在しないために再びGT
Oがターンオンすることがない。従ってヒュ−ズ溶断す
ることなく過電流を遮断することが可能となる。
【0018】
【実施例】以下、本発明の実施例を図面を参照して説明
する。図1には本発明が適用される3相PWM電力変換
器の構成が示されている。図1に示す電力変換器につい
ては既に説明してあるので重複する説明は省略する。図
3に本発明の特徴であるゲート制御回路の一実施例の構
成を示す。同図においてゲート制御回路は、オンゲート
回路10と、オフゲート回路11と、オンゲート供給電
源回路12とオフゲート供給電源回路13と、オンゲー
トスイッチ14と、オフゲートスイッチ15と、オンゲ
ート電流を制御する制限抵抗16と、平滑コンデンサ1
7、18と、整流回路19、20と、絶縁パルストラン
ス21、22と、オンゲート用スイッチング電源回路2
3と、オフゲート用スイッチング電源回路24とから構
成されている。
する。図1には本発明が適用される3相PWM電力変換
器の構成が示されている。図1に示す電力変換器につい
ては既に説明してあるので重複する説明は省略する。図
3に本発明の特徴であるゲート制御回路の一実施例の構
成を示す。同図においてゲート制御回路は、オンゲート
回路10と、オフゲート回路11と、オンゲート供給電
源回路12とオフゲート供給電源回路13と、オンゲー
トスイッチ14と、オフゲートスイッチ15と、オンゲ
ート電流を制御する制限抵抗16と、平滑コンデンサ1
7、18と、整流回路19、20と、絶縁パルストラン
ス21、22と、オンゲート用スイッチング電源回路2
3と、オフゲート用スイッチング電源回路24とから構
成されている。
【0019】オンゲートスイッチ14、オフゲートスイ
ッチ15はそれぞれ、制御回路8から出力されるオンゲ
ート信号、オフゲート信号によりそれぞれスイッチング
制御される。
ッチ15はそれぞれ、制御回路8から出力されるオンゲ
ート信号、オフゲート信号によりそれぞれスイッチング
制御される。
【0020】またオンゲート用スイッチング電源回路2
3は制御回路8より出力されるオンゲート電源停止信号
により絶縁パルストランス21を介してのオンゲート回
路10へのエネルギー供給を停止する機能を有してい
る。
3は制御回路8より出力されるオンゲート電源停止信号
により絶縁パルストランス21を介してのオンゲート回
路10へのエネルギー供給を停止する機能を有してい
る。
【0021】オフゲート用スイッチング電源回路24は
制御回路8より出力されるオフゲート電源停止信号によ
りオフゲート回路11へのエネルギー供給を停止する機
能を有している。
制御回路8より出力されるオフゲート電源停止信号によ
りオフゲート回路11へのエネルギー供給を停止する機
能を有している。
【0022】上記構成において図4で示したように既述
したゲート回路異常が発生した場合、電源50のV相→
ダイオード2VP→GTO1UP→電源50のU相及び
電源50のW相→ダイオード2WP→GTO1UP→電
源50のU相の経路で図6(b)及び図6(c)に示す
交流電圧が印加され、GTO1UPには図6(d)に示
すような短絡電流が異常発生時点t1より流れ、t2時
点より電源50のV相→ダイオード2VP→GTO1U
P→電源50のU相の経路には逆電圧となり、t3時点
より電源50のW相→ダイオード2WP→GTO1UP
→電源50のU相の経路には逆電圧が印加され、過電流
はt4時点で0となる。
したゲート回路異常が発生した場合、電源50のV相→
ダイオード2VP→GTO1UP→電源50のU相及び
電源50のW相→ダイオード2WP→GTO1UP→電
源50のU相の経路で図6(b)及び図6(c)に示す
交流電圧が印加され、GTO1UPには図6(d)に示
すような短絡電流が異常発生時点t1より流れ、t2時
点より電源50のV相→ダイオード2VP→GTO1U
P→電源50のU相の経路には逆電圧となり、t3時点
より電源50のW相→ダイオード2WP→GTO1UP
→電源50のU相の経路には逆電圧が印加され、過電流
はt4時点で0となる。
【0023】ここで本発明では図7に示すように制御回
路8は、ゲート制御部6UPの異常検出時点(t2時
点)でGTO1UPのオンゲート信号及びオフゲート信
号によるオン/オフ操作をロックし、すなわちオンゲー
ト操作、オフゲート操作を新たに行なわず現状維持のま
まにすると共に、オンゲート用スイッチング電源23に
停止信号を出力してオンゲート回路10への電源供給を
停止する。この結果オンゲート回路10の平滑コンデン
サ17への充電が停止され、オンゲート電流による放電
で図7(f)のようにt3時点で平滑コンデンサ17の
電圧は0となり、GTO1UPのゲート・カソード間電
圧は0となる。すなわちGTO1UPはゲートサプレス
状態に制御される。この結果、GTO1UPはゲートサ
プレスされた通常のサイリスタと同じ動作となり、図6
におけるt4時点でGTO1UPに流れる電流が0とな
ることによりターンオフし、t5時点で再び順電圧が印
加されてもオンゲート電流が供給されないため、再びタ
ーンオンせず、過電流を遮断することが出来る。
路8は、ゲート制御部6UPの異常検出時点(t2時
点)でGTO1UPのオンゲート信号及びオフゲート信
号によるオン/オフ操作をロックし、すなわちオンゲー
ト操作、オフゲート操作を新たに行なわず現状維持のま
まにすると共に、オンゲート用スイッチング電源23に
停止信号を出力してオンゲート回路10への電源供給を
停止する。この結果オンゲート回路10の平滑コンデン
サ17への充電が停止され、オンゲート電流による放電
で図7(f)のようにt3時点で平滑コンデンサ17の
電圧は0となり、GTO1UPのゲート・カソード間電
圧は0となる。すなわちGTO1UPはゲートサプレス
状態に制御される。この結果、GTO1UPはゲートサ
プレスされた通常のサイリスタと同じ動作となり、図6
におけるt4時点でGTO1UPに流れる電流が0とな
ることによりターンオフし、t5時点で再び順電圧が印
加されてもオンゲート電流が供給されないため、再びタ
ーンオンせず、過電流を遮断することが出来る。
【0024】またGTO1UPに流れる短絡電流は電源
のインピーダンスにより立上りが抑制され、ピーク値は
一定に抑制され、1回の交流短絡電流ではヒュ−ズは溶
断に至らないため、ヒュ−ズ溶断を生じることなく1サ
イクル遮断を行なうことが出来る。
のインピーダンスにより立上りが抑制され、ピーク値は
一定に抑制され、1回の交流短絡電流ではヒュ−ズは溶
断に至らないため、ヒュ−ズ溶断を生じることなく1サ
イクル遮断を行なうことが出来る。
【0025】更に過電流検出時も同様にゲート制御をす
ることによりヒュ−ズ溶断をすることなく過電流を遮断
することが出来る。
ることによりヒュ−ズ溶断をすることなく過電流を遮断
することが出来る。
【0026】次に図8にゲート回路及びゲート電源回路
の異常を検出する機能を有するゲート制御部の具体例を
示す。同図においてゲート制御部は、異常検出機能を有
するオンゲート供給電源回路12Bと、スイッチング電
源回路23Bと、パルストランス21Bと、整流回路1
9Bと、ダイオード50〜52と、パルストランス21
Bの入力1次巻線53と、出力2次巻線54と、異常検
出用3次巻線55と、異常検出回路56と、整流回路5
7と、判定回路58とから構成されている。
の異常を検出する機能を有するゲート制御部の具体例を
示す。同図においてゲート制御部は、異常検出機能を有
するオンゲート供給電源回路12Bと、スイッチング電
源回路23Bと、パルストランス21Bと、整流回路1
9Bと、ダイオード50〜52と、パルストランス21
Bの入力1次巻線53と、出力2次巻線54と、異常検
出用3次巻線55と、異常検出回路56と、整流回路5
7と、判定回路58とから構成されている。
【0027】判定回路58は基準電圧とパルストランス
21Bの3次巻線55の検出出力の整流電圧とを比較
し、基準電圧以下である場合に異常と判定する。
21Bの3次巻線55の検出出力の整流電圧とを比較
し、基準電圧以下である場合に異常と判定する。
【0028】上記構成において例えばコンデンサ17が
短絡する異常が発生すると、2次巻線54の出力短絡と
なり、3次巻線55の検出電圧が低下する。この結果整
流回路57の出力電圧である整流電圧も低下し、この整
流電圧が基準電圧レベル以下となると、ゲート回路異常
と判定される。
短絡する異常が発生すると、2次巻線54の出力短絡と
なり、3次巻線55の検出電圧が低下する。この結果整
流回路57の出力電圧である整流電圧も低下し、この整
流電圧が基準電圧レベル以下となると、ゲート回路異常
と判定される。
【0029】またダイオード短絡、パルストランス巻線
短絡等の異常状態が発生した場合も同様にパルストラン
ス21Bの3次巻線55の検出出力が低下するのでこれ
らの異常状態を検出することができる。
短絡等の異常状態が発生した場合も同様にパルストラン
ス21Bの3次巻線55の検出出力が低下するのでこれ
らの異常状態を検出することができる。
【0030】
【発明の効果】本発明によれば、GTO素子を破損する
ことなく、かつヒュ−ズ溶断することもなく、GTO素
子の機能を利用することにより過電流を遮断することが
できる。
ことなく、かつヒュ−ズ溶断することもなく、GTO素
子の機能を利用することにより過電流を遮断することが
できる。
【図1】本発明が適用される3相PWM電力変換装置の
一例を示す回路図である。
一例を示す回路図である。
【図2】従来のゲート制御部の構成を示す回路図であ
る。
る。
【図3】図1におけるゲート制御部の一実施例の構成を
示す回路図である。
示す回路図である。
【図4】ゲート制御部異常時の過電流経路を示す説明図
である。
である。
【図5】PWM信号作成部異常時の過電流経路を示す説
明図である。
明図である。
【図6】本発明による過電流遮断波形を示す説明図であ
る。
る。
【図7】本発明による異常検出時のGTOのゲート制御
動作を示すタイミングチャートである。
動作を示すタイミングチャートである。
【図8】ゲート回路及びゲート電源回路の異常を検出す
る機能を有するゲート制御部の要部の構成を示す回路図
である。
る機能を有するゲート制御部の要部の構成を示す回路図
である。
1 GTO 2 フライホイールダイオード 3 平滑コンデンサ 4 交流側電流検出器 5 直流側電流検出器 6 ゲート制御回路 7 ヒュ−ズ 8 制御回路 10 オンゲート回路 11 オフゲート回路 12 オンゲート供給電源回路 13 オフゲート供給電源回路 14 オンゲートスイッチ 15 オフゲートスイッチ 16 制限抵抗 17 平滑コンデンサ 18 平滑コンデンサ 19 整流回路 20 整流回路 21 絶縁パルストランス 22 絶縁パルストランス 23 オンゲート用スイッチング電源回路 24 オフゲート用スイッチング電源回路 56 異常検出回路 57 整流回路 58 判定回路
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H02M 7/155 G 9180−5H
Claims (5)
- 【請求項1】 ゲートターンオフサイリスタを用いて交
流から直流、または直流から交流への電力変換を行なう
電力半導体変換器の制御装置において、 前記ターンオフサイリスタのスイッチングを制御するゲ
ート制御手段と、 前記ターンオフサイリスタに過電流が流れる状態を検出
する過電流検出手段と、 過電流検出手段の検出出力を
取り込み、該検出出力に基づいて前記ゲート制御手段の
制御動作を制御する制御手段とを有し、 該制御手段は、前記過電流検出手段により前記ターンオ
フサイリスタに過電流が流れている状態が検出された場
合には該検出時点におけるゲート制御手段のスイッチン
グ制御動作状態を維持させると共に、前記ターンオフサ
イリスタのゲート・カソード間の電圧を該ターンオフサ
イリスタがゲートサプレスされた通常のサイリスタ動作
モードになるように制御することを特徴とする電力半導
体変換器の制御装置。 - 【請求項2】 ゲートターンオフサイリスタを用いて交
流から直流、または直流から交流への電力変換を行なう
電力半導体変換器の制御装置において、 前記ゲートターンオフサイリスタをターンオンさせるた
めに必要なオンゲート電流を該ゲートターンオフサイリ
スタのゲートに供給するオンゲート回路と、 前記ゲートターンオフサイリスタをターンオフさせるの
に必要なオフゲート電流を該ゲートターンオフサイリス
タのゲートに供給するオフゲート回路と、 前記オンゲート回路、オフゲート回路に対しそれぞれ、
前記オンゲート電流、オフゲート電流を前記ゲートター
ンオフサイリスタに供給するのに必要なエネルギーを供
給する電源回路と、 前記ゲートターンオフサイリスタに許容遮断電流以上の
過電流が流れる状態を検出する過電流検出手段と、 該過電流検出手段の検出出力を取り込み、該検出出力に
基づいて前記オンゲート回路及びオフゲート回路の制御
動作を制御する制御手段とを有し、 該制御手段は、前記過電流検出手段により前記ターンオ
フサイリスタに過電流が流れる状態が検出された場合に
は該検出時点における前記オンゲート回路及びオフゲー
ト回路の制御動作状態を維持させると共に、前記ターン
オフサイリスタのゲート・カソード間の電圧を該ターン
オフサイリスタがゲートサプレスされた通常のサイリス
タ動作モードになるように制御することを特徴とする電
力半導体変換器の制御装置。 - 【請求項3】 ゲートターンオフサイリスタを用いて交
流から直流、または直流から交流への電力変換を行なう
電力半導体変換器の制御装置において、 前記ゲートターンオフサイリスタをターンオンさせるた
めに必要なオンゲート電流を該ゲートターンオフサイリ
スタのゲートに供給するオンゲート回路と、 前記ゲートターンオフサイリスタをターンオフさせるの
に必要なオフゲート電流を該ゲートターンオフサイリス
タのゲートに供給するオフゲート回路と、 前記オンゲート回路、オフゲート回路に対しそれぞれ、
前記オンゲート電流、オフゲート電流を前記ゲートター
ンオフサイリスタに供給するのに必要なエネルギーを供
給する電源回路と、 前記オンゲート回路、オフゲート回路及び電源回路の異
常状態を検出する異常検出手段と、 該異常検出手段の検出出力を取り込み、該検出出力に基
づいて前記オンゲート回路及びオフゲート回路の制御動
作を制御する制御手段とを有し、 該制御手段は、前記異常検出手段により前記オンゲート
回路、オフゲート回路及び電源回路のいずれかに異常が
発生したことが検出された場合には該検出時点における
前記オンゲート回路及びオフゲート回路の制御動作状態
を維持させると共に、前記ターンオフサイリスタのゲー
ト・カソード間の電圧を該ターンオフサイリスタがゲー
トサプレスされた通常のサイリスタ動作モードになるよ
うに制御することを特徴とする電力半導体変換器の制御
装置。 - 【請求項4】 前記制御手段は、前記過電流検出手段に
より前記ターンオフサイリスタに過電流が流れる状態が
検出された場合には該検出時点における前記オンゲート
回路及びオフゲート回路の制御動作状態を維持させると
共に、前記電源回路のうち前記オンゲート電流の供給源
であるオンゲート電流エネルギー供給部から前記オンゲ
ート回路へオンゲート電流を生成するためのエネルギー
の供給を遮断するように制御することを特徴とする請求
項2に記載の電力半導体変換器の制御装置。 - 【請求項5】 前記制御手段は、前記異常検出手段によ
り前記オンゲート回路、オフゲート回路及び電源回路の
いずれかに異常が発生したことが検出された場合には該
検出時点における前記オンゲート回路及びオフゲート回
路の制御動作状態を維持させると共に、前記電源回路の
うち前記オンゲート電流の供給源であるオンゲート電流
エネルギー供給部から前記オンゲート回路へオンゲート
電流を生成するためのエネルギーの供給を遮断するよう
に制御することを特徴とする請求項3に記載の電力半導
体変換器の制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6051612A JPH07264875A (ja) | 1994-03-23 | 1994-03-23 | 電力半導体変換器の制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6051612A JPH07264875A (ja) | 1994-03-23 | 1994-03-23 | 電力半導体変換器の制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07264875A true JPH07264875A (ja) | 1995-10-13 |
Family
ID=12891731
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6051612A Pending JPH07264875A (ja) | 1994-03-23 | 1994-03-23 | 電力半導体変換器の制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07264875A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001197745A (ja) * | 2000-01-07 | 2001-07-19 | Mitsubishi Electric Corp | 電力変換装置の保護制御方法および保護制御装置 |
AU756851B2 (en) * | 2000-02-03 | 2003-01-23 | Kabushiki Kaisha Toshiba | Power converter control device and power converter thereof |
JP2014033552A (ja) * | 2012-08-03 | 2014-02-20 | Mitsubishi Electric Corp | 電源回路およびパワーコンディショナ |
-
1994
- 1994-03-23 JP JP6051612A patent/JPH07264875A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001197745A (ja) * | 2000-01-07 | 2001-07-19 | Mitsubishi Electric Corp | 電力変換装置の保護制御方法および保護制御装置 |
AU756851B2 (en) * | 2000-02-03 | 2003-01-23 | Kabushiki Kaisha Toshiba | Power converter control device and power converter thereof |
JP2014033552A (ja) * | 2012-08-03 | 2014-02-20 | Mitsubishi Electric Corp | 電源回路およびパワーコンディショナ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5726849A (en) | Input overcurrent suppression circuit | |
US6449180B1 (en) | World wide power supply apparatus that includes a relay switch voltage doubling circuit | |
JP4497085B2 (ja) | 瞬時電圧低下補償装置 | |
US5355298A (en) | Conversion apparatus including latch and non-latch type functions | |
JPH10164854A (ja) | 電力変換器 | |
JPH07264875A (ja) | 電力半導体変換器の制御装置 | |
JP3865011B2 (ja) | Pwmサイクロコンバータ | |
JPH0821861A (ja) | 電力変換装置の故障検出回路 | |
JPH01292790A (ja) | マグネトロン用インバータ電源 | |
JPH10146050A (ja) | スイッチング電源装置およびインバータ装置 | |
JPH0768385A (ja) | プラズマアーク電源装置 | |
JP2001212669A (ja) | 電源装置 | |
JP2001178148A (ja) | 自励式変換器の保護装置 | |
JPH06189475A (ja) | 無停電電源装置 | |
JP3096236B2 (ja) | 電源装置 | |
JPH0226262A (ja) | 直流電源装置 | |
JPH0681496B2 (ja) | 突入電流防止回路 | |
JPH08266050A (ja) | 電圧共振型電源装置 | |
JP3453014B2 (ja) | アーク加工用電源装置 | |
JP3601255B2 (ja) | インバータ装置の負荷短絡検出方法 | |
JPH07176390A (ja) | 放電灯点灯装置 | |
KR0137111Y1 (ko) | 인버터용 구동 제어 전원 감시 장치 | |
JPH06121461A (ja) | 無停電電源装置の並列運転保護方式 | |
JPS6147051B2 (ja) | ||
JPS639280Y2 (ja) |