JPH07264502A - パネル表示装置 - Google Patents
パネル表示装置Info
- Publication number
- JPH07264502A JPH07264502A JP6056020A JP5602094A JPH07264502A JP H07264502 A JPH07264502 A JP H07264502A JP 6056020 A JP6056020 A JP 6056020A JP 5602094 A JP5602094 A JP 5602094A JP H07264502 A JPH07264502 A JP H07264502A
- Authority
- JP
- Japan
- Prior art keywords
- code
- video ram
- display
- data
- screen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】 (修正有)
【目的】 ウインドウの表示内容を一定時間毎に変化さ
せ、ウインドウに使用者が理解しやすい様に動画を表示
できるパネル表示装置を提供することを目的とする。 【構成】 カウンタ22から所定時間間隔で発生するオ
ーバーフロー信号OFをCPU2が受ける度に、CPU
2からは異なる第1コード及び第2コードが発生し、ビ
デオRAM1に書き込まれる。従って、TV画面には、
所定時間毎に、TV受像機、VTR等が有する各種機能
を動画として表示できる。
せ、ウインドウに使用者が理解しやすい様に動画を表示
できるパネル表示装置を提供することを目的とする。 【構成】 カウンタ22から所定時間間隔で発生するオ
ーバーフロー信号OFをCPU2が受ける度に、CPU
2からは異なる第1コード及び第2コードが発生し、ビ
デオRAM1に書き込まれる。従って、TV画面には、
所定時間毎に、TV受像機、VTR等が有する各種機能
を動画として表示できる。
Description
【0001】
【産業上の利用分野】本発明は、パネル表示装置に関
し、特に、TV、VTR等が有する複数の機能を、使用
者が容易に認識して選択できる様に、TV画面上に複数
のウインドウを形成してこの複数のウインドウ内部に前
記複数の機能を示す絵柄を表示するパネル表示装置に関
する。
し、特に、TV、VTR等が有する複数の機能を、使用
者が容易に認識して選択できる様に、TV画面上に複数
のウインドウを形成してこの複数のウインドウ内部に前
記複数の機能を示す絵柄を表示するパネル表示装置に関
する。
【0002】
【従来の技術】最近では、TV画面上に情報を表示する
所謂オンスクリーン機能を備えたTV受像機、VTR等
が普及している。ところで、TV、VTR等が有する複
数の機能を、使用者が容易に認識して選択できる様に、
TV画面上に複数のウインドゥを形成してこの複数のウ
インドウ内部に前記複数の機能を絵柄で表示する、所謂
アイコン機能を有するTV、VTRも最近目立つ様にな
ってきた。
所謂オンスクリーン機能を備えたTV受像機、VTR等
が普及している。ところで、TV、VTR等が有する複
数の機能を、使用者が容易に認識して選択できる様に、
TV画面上に複数のウインドゥを形成してこの複数のウ
インドウ内部に前記複数の機能を絵柄で表示する、所謂
アイコン機能を有するTV、VTRも最近目立つ様にな
ってきた。
【0003】図4はアイコン機能をTV画面上に表示し
た場合の一例を示す図である。図4において、(16)
はTV画面、(17)(18)はTV、VTR等の各種
機能を絵柄で表示する為のウインドウである。前記ウイ
ンドウ(17)(18)内部の絵柄表示は一例であり、
例えば、ウインドウ(17)にはスピーカと音符記号が
表示されている。これは、TV受像機のスピーカから放
音される音声の種類(ステレオ、モノラル、サラウンド
等)の選択を使用者に知らせるものである。また、ウイ
ンドウ(18)にはTV受像機、アンテナ、VTRが表
示されている。これは、TV受像機をアンテナと接続す
るか或はVTRと接続するかの切り換えを使用者に知ら
せるものである。例えば、ウインドウ(18)を選択し
てそのプルダウンメニューの中でアンテナを選択する
と、TV受像機がアンテナと接続され、TV画面には各
放送局から送信された映像がリアルタイムで写し出され
ることになる。また、ウインドウ(18)のプルダウン
メニューの中でVTRを選択すると、TV受像機がVT
Rと接続され、TV画面でVTRの再生映像を見ること
ができる。尚、図4は、2種類のウインドウ(17)
(18)を示したものであり、3種類以上のウインドウ
を表示して図4と異なる機能を絵柄表示することもでき
る。
た場合の一例を示す図である。図4において、(16)
はTV画面、(17)(18)はTV、VTR等の各種
機能を絵柄で表示する為のウインドウである。前記ウイ
ンドウ(17)(18)内部の絵柄表示は一例であり、
例えば、ウインドウ(17)にはスピーカと音符記号が
表示されている。これは、TV受像機のスピーカから放
音される音声の種類(ステレオ、モノラル、サラウンド
等)の選択を使用者に知らせるものである。また、ウイ
ンドウ(18)にはTV受像機、アンテナ、VTRが表
示されている。これは、TV受像機をアンテナと接続す
るか或はVTRと接続するかの切り換えを使用者に知ら
せるものである。例えば、ウインドウ(18)を選択し
てそのプルダウンメニューの中でアンテナを選択する
と、TV受像機がアンテナと接続され、TV画面には各
放送局から送信された映像がリアルタイムで写し出され
ることになる。また、ウインドウ(18)のプルダウン
メニューの中でVTRを選択すると、TV受像機がVT
Rと接続され、TV画面でVTRの再生映像を見ること
ができる。尚、図4は、2種類のウインドウ(17)
(18)を示したものであり、3種類以上のウインドウ
を表示して図4と異なる機能を絵柄表示することもでき
る。
【0004】
【発明が解決しようとする課題】しかしながら、図4の
ウインドウ(17)(18)内部には常に同一の絵柄が
表示され続けており、言わば、スチル写真を見ているよ
うなものである。この表示状態では、ウインドウ内部の
絵柄が使用者に何を認識させようとしているのか分かり
にくく、場合によってはウインドウの内容を理解できな
い問題があった。
ウインドウ(17)(18)内部には常に同一の絵柄が
表示され続けており、言わば、スチル写真を見ているよ
うなものである。この表示状態では、ウインドウ内部の
絵柄が使用者に何を認識させようとしているのか分かり
にくく、場合によってはウインドウの内容を理解できな
い問題があった。
【0005】そこで、本発明は、ウインドウの表示内容
を一定時間毎に変化させ、ウインドウに使用者が理解し
やすい様に動画を表示できるパネル表示装置を提供する
ことを目的とする。
を一定時間毎に変化させ、ウインドウに使用者が理解し
やすい様に動画を表示できるパネル表示装置を提供する
ことを目的とする。
【0006】
【課題を解決するための手段】本発明は、前記問題点を
解決する為に成されたものであり、その特徴とするとこ
ろは、特定のフォントで形成された文字、図柄等を示す
複数のデータが記憶されたキャラクタROMと、前記キ
ャラクタROMをアクセスする為の第1コードが表示パ
ネル上の表示部分に対応するアドレスに記憶され、前記
第1コードに従い前記キャラクタROMから読み出され
る前記データを修飾する為の第2コードが直前のアドレ
スに記憶されるビデオRAMと、を有し、前記表示パネ
ルに、前記キャラクタROMから読み出された前記デー
タを所定の修飾を加えた状態で表示するパネル表示装置
において、所定時間を計数する毎にトリガ信号を発生す
る計数手段と、前記トリガ信号を受ける毎に、前記表示
パネルでの表示状態を変える、前記ビデオRAMに書き
込む第1コード及び第2コードを発生する発生手段と、
を備え、所定時間毎に、前記表示パネルへの出力表示を
変える点である。
解決する為に成されたものであり、その特徴とするとこ
ろは、特定のフォントで形成された文字、図柄等を示す
複数のデータが記憶されたキャラクタROMと、前記キ
ャラクタROMをアクセスする為の第1コードが表示パ
ネル上の表示部分に対応するアドレスに記憶され、前記
第1コードに従い前記キャラクタROMから読み出され
る前記データを修飾する為の第2コードが直前のアドレ
スに記憶されるビデオRAMと、を有し、前記表示パネ
ルに、前記キャラクタROMから読み出された前記デー
タを所定の修飾を加えた状態で表示するパネル表示装置
において、所定時間を計数する毎にトリガ信号を発生す
る計数手段と、前記トリガ信号を受ける毎に、前記表示
パネルでの表示状態を変える、前記ビデオRAMに書き
込む第1コード及び第2コードを発生する発生手段と、
を備え、所定時間毎に、前記表示パネルへの出力表示を
変える点である。
【0007】
【作用】本発明によれば、計数手段から所定時間間隔で
発生するトリガ信号を発生手段が受ける度に、発生手段
からは異なる第1コード及び第2コードが発生し、ビデ
オRAMに書き込まれる。従って、表示パネルには、所
定時間毎に異なる表示を実現できる。
発生するトリガ信号を発生手段が受ける度に、発生手段
からは異なる第1コード及び第2コードが発生し、ビデ
オRAMに書き込まれる。従って、表示パネルには、所
定時間毎に異なる表示を実現できる。
【0008】
【実施例】本発明の詳細を図面に従って具体的に説明す
る。図2は、TV画面に2個のウインドウを形成し、該
ウインドウ内部に異なる絵柄を表示した状態を示す図で
ある。図3も同様な図であるが、図2と同じ機能を知ら
せているもののウインドウ内部の表示内容が異なるもの
である。本実施例では、図2及び図3の表示内容を一定
時間毎に繰り返し表示し、1個のウインドウ内部の絵柄
情報を動画とすることにより、使用者の認識をより容易
とさせる一例について説明する。因みに、図2及び図3
において、(19)はTV画面、(20)(21)はT
V、VTR等が有する各種機能を使用者に知らせる為の
ウインドウである。図2において、ウインドウ(20)
内部にはスピーカ及び1個の音符記号が表示されてお
り、ウインドウ(21)内部にはTV受像機とアンテナ
との接続状態が表示されている。また、図3において、
ウインドウ(20)内部にはスピーカと2個の音符記号
とが表示されており、ウインドウ(21)内部にはTV
受像機とVTRとの接続状態が表示されている。
る。図2は、TV画面に2個のウインドウを形成し、該
ウインドウ内部に異なる絵柄を表示した状態を示す図で
ある。図3も同様な図であるが、図2と同じ機能を知ら
せているもののウインドウ内部の表示内容が異なるもの
である。本実施例では、図2及び図3の表示内容を一定
時間毎に繰り返し表示し、1個のウインドウ内部の絵柄
情報を動画とすることにより、使用者の認識をより容易
とさせる一例について説明する。因みに、図2及び図3
において、(19)はTV画面、(20)(21)はT
V、VTR等が有する各種機能を使用者に知らせる為の
ウインドウである。図2において、ウインドウ(20)
内部にはスピーカ及び1個の音符記号が表示されてお
り、ウインドウ(21)内部にはTV受像機とアンテナ
との接続状態が表示されている。また、図3において、
ウインドウ(20)内部にはスピーカと2個の音符記号
とが表示されており、ウインドウ(21)内部にはTV
受像機とVTRとの接続状態が表示されている。
【0009】図1は、本発明のパネル表示装置を示す図
であり、図1を動作させることにより、図2及び図3の
表示を交互に繰り返す動作を実現する。尚、該パネル表
示装置はマイクロコンピュータに内蔵され、また、該パ
ネル表示装置の出力情報はTV画面に送出されるものと
する。図1において、(1)はビデオRAMであり、図
2及び図3に示す絵柄等を示す第1コードがTV画面の
表示部分に対応するアドレスに記憶され、絵柄等の色、
背景色等の修飾情報を示す第2コードが直前のアドレス
に記憶されるものである。ここで、後述するキャラクタ
ROMは、図2及び図3の表示を行う為の絵柄情報を記
憶している。特に、TV画面にはドットを用いて表示を
行う為、キャラクタROMの各アドレスには、TV画面
に表示すべき内容を縦mドット×横nドットで分割した
個々の情報(ドットパターンを示す情報であり、ドット
ありで「1」、ドット無しで「0」で表されるデータ)
が記憶されている。即ち、ビデオRAM(1)から表示
位置(縦mドット×横nドットのフォント単位)に対応
した第1コードが読み出されると、この第1コードによ
ってこの表示位置に表示すべきドットデータが記憶され
た前記キャラクタROMのアドレスがアクセスされる様
になっている。特に、TV画面の中で、表示内容の一部
又は全部を同じ修飾状態にして連続表示する場合、ビデ
オRAM(1)は、修飾状態が変更される1番目の第1
コードが記憶されるアドレスの直前のアドレスに、第2
コードが記憶されるだけで済む様になっている。また、
本実施例では、ビデオRAM(1)の各アドレスは9ビ
ットで構成されるものとし、その最上位ビットが第1コ
ード及び第2コードの判定の為に割り振られ、残りの8
ビットが第1コード又は第2コードの記憶の為に割り振
られている。例えば、「0」の最上位ビットが第1コー
ドの判別を意味し、「1」の最上位ビットが第2コード
の判別を意味する様に取り決めたとすると、「000〜
0FF」H(Hはヘキサデシマル)の256種類の第1
コードがビデオRAM(1)に記憶され、「100〜1
FF」Hの256種類の第2コードがビデオRAM
(1)の残余のアドレスに記憶可能となっている。そし
て、ビデオRAM(1)から記憶コードを読み出すと同
時に最上位ビットを解読することにより、当該コードが
如何なるコードであるのかを判別している。
であり、図1を動作させることにより、図2及び図3の
表示を交互に繰り返す動作を実現する。尚、該パネル表
示装置はマイクロコンピュータに内蔵され、また、該パ
ネル表示装置の出力情報はTV画面に送出されるものと
する。図1において、(1)はビデオRAMであり、図
2及び図3に示す絵柄等を示す第1コードがTV画面の
表示部分に対応するアドレスに記憶され、絵柄等の色、
背景色等の修飾情報を示す第2コードが直前のアドレス
に記憶されるものである。ここで、後述するキャラクタ
ROMは、図2及び図3の表示を行う為の絵柄情報を記
憶している。特に、TV画面にはドットを用いて表示を
行う為、キャラクタROMの各アドレスには、TV画面
に表示すべき内容を縦mドット×横nドットで分割した
個々の情報(ドットパターンを示す情報であり、ドット
ありで「1」、ドット無しで「0」で表されるデータ)
が記憶されている。即ち、ビデオRAM(1)から表示
位置(縦mドット×横nドットのフォント単位)に対応
した第1コードが読み出されると、この第1コードによ
ってこの表示位置に表示すべきドットデータが記憶され
た前記キャラクタROMのアドレスがアクセスされる様
になっている。特に、TV画面の中で、表示内容の一部
又は全部を同じ修飾状態にして連続表示する場合、ビデ
オRAM(1)は、修飾状態が変更される1番目の第1
コードが記憶されるアドレスの直前のアドレスに、第2
コードが記憶されるだけで済む様になっている。また、
本実施例では、ビデオRAM(1)の各アドレスは9ビ
ットで構成されるものとし、その最上位ビットが第1コ
ード及び第2コードの判定の為に割り振られ、残りの8
ビットが第1コード又は第2コードの記憶の為に割り振
られている。例えば、「0」の最上位ビットが第1コー
ドの判別を意味し、「1」の最上位ビットが第2コード
の判別を意味する様に取り決めたとすると、「000〜
0FF」H(Hはヘキサデシマル)の256種類の第1
コードがビデオRAM(1)に記憶され、「100〜1
FF」Hの256種類の第2コードがビデオRAM
(1)の残余のアドレスに記憶可能となっている。そし
て、ビデオRAM(1)から記憶コードを読み出すと同
時に最上位ビットを解読することにより、当該コードが
如何なるコードであるのかを判別している。
【0010】さて、上記したマイクロコンピュータの1
マシンサイクルは、プログラムの解読結果に基づきビデ
オRAM(1)の書き込み読み出し動作を行うCPUタ
イミングと、CPUの動作とは無関係にビデオRAM
(1)の読み出し動作を行うOSD(On Screen Displa
y)タイミングとから成る。具体的には、1マシンサイ
クルは、3期間のCPUタイミング及び3期間のOSD
タイミングを交互に繰り返す6ステートから成ってい
る。ビデオRAM(1)は、CPUタイミング及びOS
Dタイミングで独立にアクセスされる為、構成が簡単な
シングルポートで事足りることになる。この技術は、本
件出願人による特願平4−106608号に記載済であ
る。
マシンサイクルは、プログラムの解読結果に基づきビデ
オRAM(1)の書き込み読み出し動作を行うCPUタ
イミングと、CPUの動作とは無関係にビデオRAM
(1)の読み出し動作を行うOSD(On Screen Displa
y)タイミングとから成る。具体的には、1マシンサイ
クルは、3期間のCPUタイミング及び3期間のOSD
タイミングを交互に繰り返す6ステートから成ってい
る。ビデオRAM(1)は、CPUタイミング及びOS
Dタイミングで独立にアクセスされる為、構成が簡単な
シングルポートで事足りることになる。この技術は、本
件出願人による特願平4−106608号に記載済であ
る。
【0011】(2)は例えば8ビット演算処理を行う上
記CPUであり、プログラムデータの解読結果に従い、
論理演算を行ったり、ビデオRAM(1)に書き込みを
行う目的でアドレスデータ、第1コード、第2コード等
をデータバス(3)を介して転送したり、ビデオRAM
(1)に既に書き込まれた内容を確認する目的で上記コ
ードをデータバス(3)を介して取り込んだりするもの
である。(4)はローアドレスレジスタであり、ビデオ
RAM(1)のローアドレスデータがCPU(2)から
データバス(3)を介してセットされるものである。同
様に、(5)はカラムアドレスレジスタであり、ビデオ
RAM(1)のカラムアドレスデータがCPU(2)か
らデータバス(3)を介してセットされるものである。
記CPUであり、プログラムデータの解読結果に従い、
論理演算を行ったり、ビデオRAM(1)に書き込みを
行う目的でアドレスデータ、第1コード、第2コード等
をデータバス(3)を介して転送したり、ビデオRAM
(1)に既に書き込まれた内容を確認する目的で上記コ
ードをデータバス(3)を介して取り込んだりするもの
である。(4)はローアドレスレジスタであり、ビデオ
RAM(1)のローアドレスデータがCPU(2)から
データバス(3)を介してセットされるものである。同
様に、(5)はカラムアドレスレジスタであり、ビデオ
RAM(1)のカラムアドレスデータがCPU(2)か
らデータバス(3)を介してセットされるものである。
【0012】(6)はキャラクタROMであり、テレビ
画面上に表示しようとしている絵柄を縦mドット×横n
ドットに分割した情報が各アドレスに記憶されている。
このキャラクタROM(6)はビデオRAM(1)から
読み出される第1コードでアクセスされ、横nドット分
のデータを水平走査に応じて縦方向にm回読み出すもの
である。
画面上に表示しようとしている絵柄を縦mドット×横n
ドットに分割した情報が各アドレスに記憶されている。
このキャラクタROM(6)はビデオRAM(1)から
読み出される第1コードでアクセスされ、横nドット分
のデータを水平走査に応じて縦方向にm回読み出すもの
である。
【0013】(7)は表示映像の垂直方向の開始位置を
検出する垂直位置検出回路である。垂直位置検出回路
(7)は、テレビ信号中に存在する垂直同期信号Vsync
の立上りでリセットされた後に水平同期信号Hsyncの立
上りをバイナリで計数する第1カウンタ機能、及び、水
平走査が表示文字の垂直方向の開始位置まで行われた時
の水平同期信号Hsyncの数が予めバイナリでセットされ
る第1レジスタ機能を有している。そして、垂直位置検
出回路(7)は、前記第1カウンタ機能が前記第1レジ
スタ機能の値を計数した時点から、m個の水平同期信号
Hsyncの立上りが印加される毎にインクリメントされる
ローアドレスデータを発生する。尚、垂直位置検出回路
(7)は、ローアドレスデータがインクリメントされる
毎に、m個の水平同期信号Hsyncの立上りをバイナリで
計数した値をキャラクタROM(6)に導出している。
従って、キャラクタROM(6)は、ビデオRAM
(1)の第1コードでアクセスされ更に水平同期信号H
syncを取り込むことにより、各表示文字の横nドットデ
ータを縦方向にm回読み出せる様になっている。(8)
は表示文字の水平方向の開始位置を検出する水平位置検
出回路である。水平位置検出回路(8)は、水平同期信
号Hsyncの立上りでリセットされた後にドットクロック
DCKの立上りをバイナリで計数する第2カウンタ機
能、及び、水平走査が表示文字の水平方向の開始位置ま
で行われた時のドットクロックDCKの数が予めバイナ
リでセットされる第2レジスタ機能を有している。尚、
ドットクロックDCKは、水平走査線が横方向の各ドッ
トを通過する毎に各周期を繰り返すものである。そし
て、水平位置検出回路(7)は、前記第2カウンタ機能
が前記第2レジスタ機能の値を計数した時点から、n個
のドットクロックDCKの立上りが印加される毎にイン
クリメントされるカラムアドレスデータを発生する。
検出する垂直位置検出回路である。垂直位置検出回路
(7)は、テレビ信号中に存在する垂直同期信号Vsync
の立上りでリセットされた後に水平同期信号Hsyncの立
上りをバイナリで計数する第1カウンタ機能、及び、水
平走査が表示文字の垂直方向の開始位置まで行われた時
の水平同期信号Hsyncの数が予めバイナリでセットされ
る第1レジスタ機能を有している。そして、垂直位置検
出回路(7)は、前記第1カウンタ機能が前記第1レジ
スタ機能の値を計数した時点から、m個の水平同期信号
Hsyncの立上りが印加される毎にインクリメントされる
ローアドレスデータを発生する。尚、垂直位置検出回路
(7)は、ローアドレスデータがインクリメントされる
毎に、m個の水平同期信号Hsyncの立上りをバイナリで
計数した値をキャラクタROM(6)に導出している。
従って、キャラクタROM(6)は、ビデオRAM
(1)の第1コードでアクセスされ更に水平同期信号H
syncを取り込むことにより、各表示文字の横nドットデ
ータを縦方向にm回読み出せる様になっている。(8)
は表示文字の水平方向の開始位置を検出する水平位置検
出回路である。水平位置検出回路(8)は、水平同期信
号Hsyncの立上りでリセットされた後にドットクロック
DCKの立上りをバイナリで計数する第2カウンタ機
能、及び、水平走査が表示文字の水平方向の開始位置ま
で行われた時のドットクロックDCKの数が予めバイナ
リでセットされる第2レジスタ機能を有している。尚、
ドットクロックDCKは、水平走査線が横方向の各ドッ
トを通過する毎に各周期を繰り返すものである。そし
て、水平位置検出回路(7)は、前記第2カウンタ機能
が前記第2レジスタ機能の値を計数した時点から、n個
のドットクロックDCKの立上りが印加される毎にイン
クリメントされるカラムアドレスデータを発生する。
【0014】(9)はアドレス切換回路であり、タイミ
ング切換信号C/Oに応じて、ローアドレスレジスタ
(4)又は垂直位置検出回路(7)の保持データを切り
換えて出力するものである。ここで、タイミング切換信
号C/Oは、CPUタイミングでハイレベル、OSDタ
イミングでローレベルとなる信号である。即ち、アドレ
ス切換回路(9)は、タイミング切換信号C/Oがハイ
レベルの時にローアドレスレジスタ(4)の保持データ
をビデオRAM(1)に導出し、タイミング切換信号C
/Oがローレベルの時に垂直位置検出回路(7)の保持
データをビデオRAM(1)に導出することになる。同
様に、(10)もアドレス切換回路であり、タイミング
切換信号C/Oがハイレベルの時にカラムアドレスレジ
スタ(5)の保持データをビデオRAM(1)に導出
し、タイミング切換信号C/Oがローレベルの時に水平
位置検出回路(8)の保持データをビデオRAM(1)
に導出するものである。従って、ビデオRAM(1)
は、CPUタイミングではローアドレスレジスタ(4)
及びカラムアドレスレジスタ(5)の合成データでアク
セスされ、OSDタイミングでは垂直位置検出回路
(7)及び水平位置検出回路(8)の合成データでアク
セスされることになる。
ング切換信号C/Oに応じて、ローアドレスレジスタ
(4)又は垂直位置検出回路(7)の保持データを切り
換えて出力するものである。ここで、タイミング切換信
号C/Oは、CPUタイミングでハイレベル、OSDタ
イミングでローレベルとなる信号である。即ち、アドレ
ス切換回路(9)は、タイミング切換信号C/Oがハイ
レベルの時にローアドレスレジスタ(4)の保持データ
をビデオRAM(1)に導出し、タイミング切換信号C
/Oがローレベルの時に垂直位置検出回路(7)の保持
データをビデオRAM(1)に導出することになる。同
様に、(10)もアドレス切換回路であり、タイミング
切換信号C/Oがハイレベルの時にカラムアドレスレジ
スタ(5)の保持データをビデオRAM(1)に導出
し、タイミング切換信号C/Oがローレベルの時に水平
位置検出回路(8)の保持データをビデオRAM(1)
に導出するものである。従って、ビデオRAM(1)
は、CPUタイミングではローアドレスレジスタ(4)
及びカラムアドレスレジスタ(5)の合成データでアク
セスされ、OSDタイミングでは垂直位置検出回路
(7)及び水平位置検出回路(8)の合成データでアク
セスされることになる。
【0015】(11)はラッチ回路であり、第1コード
及び第2コードを判別する判別コード、即ち第1コード
を判別する時に「0」、第2コードを判別する時に
「1」となる判別コードが、CPU(2)からデータバ
ス(3)を介して転送されセットされるものである。
尚、ラッチ回路(11)の内容を確認する目的で、該ラ
ッチ回路(11)の内容はデータバス(3)を介してC
PU(2)に取り込まれる様になっている。(12)は
データ切換回路であり、タイミング切換信号C/Oに応
じて、ビデオRAM(1)に対して判別コードを含む第
1コード及び第2コードの書き込み読み出しを行うもの
である。即ち、CPUタイミングで、書き込み状態のビ
デオRAM(1)がローアドレスレジスタ(4)及びカ
ラムアドレスレジスタ(5)の両データに対応するアド
レスをアクセスされ、CPU(2)が判別コードの後に
第1コード又は第2コードを発生すると、ビデオRAM
(1)の該アドレスには判別コードを含む9ビットの第
1コード又は第2コードが記憶される。同様に、CPU
タイミングで、読み出し状態のビデオRAM(1)がロ
ーアドレスレジスタ(4)及びカラムアドレスレジスタ
(5)の両データに対応するアドレスをアクセスされる
と、ビデオRAM(1)の該アドレスからは判別コード
を含む第1コード又は第2コードが読み出され、判別コ
ードはラッチ回路(13)に一旦セットされデータバス
(3)を介してCPU(2)に取り込まれ、第1コード
及び第2コードはそのままデータバス(3)を介してC
PU(2)に取り込まれる。一方、OSDタイミング
で、読み出し状態のビデオRAM(1)が垂直位置検出
回路(7)及び水平位置検出回路(8)の両データに対
応するアドレスをアクセスされると、ビデオRAM
(1)の該アドレスからは判別コードを含む第1コード
又は第2コードが読み出され、判別コードを含む第1コ
ードはキャラクタROM(6)に取り込まれ、判別コー
ドを含む第2コードは後述のアトリビュート制御回路に
取り込まれる。(14)は上記アトリビュート制御回路
であり、タイミング切換信号C/Oがローレベルからハ
イレベルに立上った時に第2コードを取り込んで解読
し、各表示文字毎に文字修飾を行うアトリビュート制御
データを発生するものである。(15)は出力処理回路
であり、キャラクタROM(6)から出力されるドット
パターンデータ及びアトリビュート制御回路(14)か
ら出力されるアトリビュート制御データに信号処理を施
し、画面表示できる状態のRGB信号を発生するもので
ある。
及び第2コードを判別する判別コード、即ち第1コード
を判別する時に「0」、第2コードを判別する時に
「1」となる判別コードが、CPU(2)からデータバ
ス(3)を介して転送されセットされるものである。
尚、ラッチ回路(11)の内容を確認する目的で、該ラ
ッチ回路(11)の内容はデータバス(3)を介してC
PU(2)に取り込まれる様になっている。(12)は
データ切換回路であり、タイミング切換信号C/Oに応
じて、ビデオRAM(1)に対して判別コードを含む第
1コード及び第2コードの書き込み読み出しを行うもの
である。即ち、CPUタイミングで、書き込み状態のビ
デオRAM(1)がローアドレスレジスタ(4)及びカ
ラムアドレスレジスタ(5)の両データに対応するアド
レスをアクセスされ、CPU(2)が判別コードの後に
第1コード又は第2コードを発生すると、ビデオRAM
(1)の該アドレスには判別コードを含む9ビットの第
1コード又は第2コードが記憶される。同様に、CPU
タイミングで、読み出し状態のビデオRAM(1)がロ
ーアドレスレジスタ(4)及びカラムアドレスレジスタ
(5)の両データに対応するアドレスをアクセスされる
と、ビデオRAM(1)の該アドレスからは判別コード
を含む第1コード又は第2コードが読み出され、判別コ
ードはラッチ回路(13)に一旦セットされデータバス
(3)を介してCPU(2)に取り込まれ、第1コード
及び第2コードはそのままデータバス(3)を介してC
PU(2)に取り込まれる。一方、OSDタイミング
で、読み出し状態のビデオRAM(1)が垂直位置検出
回路(7)及び水平位置検出回路(8)の両データに対
応するアドレスをアクセスされると、ビデオRAM
(1)の該アドレスからは判別コードを含む第1コード
又は第2コードが読み出され、判別コードを含む第1コ
ードはキャラクタROM(6)に取り込まれ、判別コー
ドを含む第2コードは後述のアトリビュート制御回路に
取り込まれる。(14)は上記アトリビュート制御回路
であり、タイミング切換信号C/Oがローレベルからハ
イレベルに立上った時に第2コードを取り込んで解読
し、各表示文字毎に文字修飾を行うアトリビュート制御
データを発生するものである。(15)は出力処理回路
であり、キャラクタROM(6)から出力されるドット
パターンデータ及びアトリビュート制御回路(14)か
ら出力されるアトリビュート制御データに信号処理を施
し、画面表示できる状態のRGB信号を発生するもので
ある。
【0016】(22)はカウンタであり、図2及び図3
に示すアイコン画面を表示する為の指示信号をCPU
(2)が受け取ると、CPU(2)から発生するリセッ
ト信号RSTによってリセットされ、タイミング切換信
号C/Oの立上りを所定時間(例えば1秒)だけ計数し
てオーバーフロー信号OFを出力し、該オーバーフロー
信号OFで自己をリセットする、という動作を繰り返す
ものである。CPU(2)は、前記オーバーフロー信号
OFを受け取る度に、図2及び図3に示すアイコン画面
をTV画面(19)に交互に表示する為に、図2のアイ
コン画面を表示する為のローアドレスデータ及びカラム
アドレスデータを各々CPUタイミングでデータバス
(3)を介してローアドレスレジスタ(4)及びカラム
アドレスレジスタ(5)にセットし、このアドレスデー
タでアクセスされたビデオRAM(1)のアドレスに図
2のアイコン画面に対応する第1及び第2コードを書き
込む動作と、図3のアイコン画面を表示する為のローア
ドレスデータ及びカラムアドレスデータを各々CPUタ
イミングでデータバス(3)を介してローアドレスレジ
スタ(4)及びカラムアドレスレジスタ(5)にセット
し、このアドレスデータでアクセスされたビデオRAM
(1)のアドレスに図3のアイコン画面に対応する第1
及び第2コードを書き込む動作と、を繰り返す。
に示すアイコン画面を表示する為の指示信号をCPU
(2)が受け取ると、CPU(2)から発生するリセッ
ト信号RSTによってリセットされ、タイミング切換信
号C/Oの立上りを所定時間(例えば1秒)だけ計数し
てオーバーフロー信号OFを出力し、該オーバーフロー
信号OFで自己をリセットする、という動作を繰り返す
ものである。CPU(2)は、前記オーバーフロー信号
OFを受け取る度に、図2及び図3に示すアイコン画面
をTV画面(19)に交互に表示する為に、図2のアイ
コン画面を表示する為のローアドレスデータ及びカラム
アドレスデータを各々CPUタイミングでデータバス
(3)を介してローアドレスレジスタ(4)及びカラム
アドレスレジスタ(5)にセットし、このアドレスデー
タでアクセスされたビデオRAM(1)のアドレスに図
2のアイコン画面に対応する第1及び第2コードを書き
込む動作と、図3のアイコン画面を表示する為のローア
ドレスデータ及びカラムアドレスデータを各々CPUタ
イミングでデータバス(3)を介してローアドレスレジ
スタ(4)及びカラムアドレスレジスタ(5)にセット
し、このアドレスデータでアクセスされたビデオRAM
(1)のアドレスに図3のアイコン画面に対応する第1
及び第2コードを書き込む動作と、を繰り返す。
【0017】これより、1秒置きに図2と図3のアイコ
ン画面を交互に繰り返す動画を実現できる。以上より、
使用者が、TV受像機、VTR等が有する機能をTV画
面上で従来よりも確実に理解できるようになる。
ン画面を交互に繰り返す動画を実現できる。以上より、
使用者が、TV受像機、VTR等が有する機能をTV画
面上で従来よりも確実に理解できるようになる。
【0018】
【発明の効果】本発明によれば、所定時間置きに異なる
映像をTV画面上に交互に繰り返し表示できる。従っ
て、TV受像機、VTR等が有する各種機能をTV画面
上で動画として表示でき、従来に比べて使用者が確実且
つ容易に機能認識をできる利点が得られる。
映像をTV画面上に交互に繰り返し表示できる。従っ
て、TV受像機、VTR等が有する各種機能をTV画面
上で動画として表示でき、従来に比べて使用者が確実且
つ容易に機能認識をできる利点が得られる。
【図1】本発明のパネル表示装置を示す図である。
【図2】本発明の画面表示の一部を示す図である。
【図3】本発明の画面表示の他の一部を示す図である。
【図4】従来の画面表示を示す図である。
(1) ビデオRAM (2) CPU (6) キャラクタROM (19) TV画面 (22) カウンタ
Claims (2)
- 【請求項1】 特定のフォントで形成された文字、図柄
等を示す複数のデータが記憶されたキャラクタROM
と、前記キャラクタROMをアクセスする為の第1コー
ドが表示パネル上の表示部分に対応するアドレスに記憶
され、前記第1コードに従い前記キャラクタROMから
読み出される前記データを修飾する為の第2コードが直
前のアドレスに記憶されるビデオRAMと、を有し、前
記表示パネルに、前記キャラクタROMから読み出され
た前記データを所定の修飾を加えた状態で表示するパネ
ル表示装置において、 所定時間を計数する毎にトリガ信号を発生する計数手段
と、 前記トリガ信号を受ける毎に、前記表示パネルでの表示
状態を変える、前記ビデオRAMに書き込む第1コード
及び第2コードを発生する発生手段と、を備え、 所定時間毎に、前記表示パネルへの出力表示を変えるこ
とを特徴とするパネル表示装置。 - 【請求項2】 前記発生手段は、前記トリガ信号を受け
る度に、少なくとも2種類の第1コード及び第2コード
を繰り返し発生することを特徴とする請求項1記載のパ
ネル表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6056020A JPH07264502A (ja) | 1994-03-25 | 1994-03-25 | パネル表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6056020A JPH07264502A (ja) | 1994-03-25 | 1994-03-25 | パネル表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07264502A true JPH07264502A (ja) | 1995-10-13 |
Family
ID=13015389
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6056020A Pending JPH07264502A (ja) | 1994-03-25 | 1994-03-25 | パネル表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07264502A (ja) |
-
1994
- 1994-03-25 JP JP6056020A patent/JPH07264502A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1143745B1 (en) | Image processing apparatus | |
US4200869A (en) | Data display control system with plural refresh memories | |
US6876397B2 (en) | Menu display apparatus | |
JP2975796B2 (ja) | 文字表示装置 | |
JP3369591B2 (ja) | 文字表示装置 | |
JPH07264502A (ja) | パネル表示装置 | |
US5486842A (en) | On-screen display circuit of the interlaced scanning type | |
US5640172A (en) | On-screen display circuit | |
JP3579064B2 (ja) | 文字表示装置 | |
KR0182809B1 (ko) | 문자 발생기 | |
JP3101499B2 (ja) | 文字表示装置 | |
US6034673A (en) | Information display device and process for video display equipment using codes corresponding to font data | |
US5355150A (en) | Sub-screen data storage control unit | |
JP3291330B2 (ja) | 文字表示装置及びそれを備えたマイクロコンピュータ | |
JPS643429B2 (ja) | ||
US6686968B1 (en) | Extended character displaying method and apparatus for refreshing teletext pages | |
KR950010885B1 (ko) | 방송방식 채널절환장치 | |
SU1109787A1 (ru) | Устройство дл отображени информации на экране телевизионного индикатора | |
JP3000630B2 (ja) | モニター装置 | |
JPH05183830A (ja) | 文字表示装置 | |
JPH0553550A (ja) | 表示メモリ制御装置 | |
KR100195092B1 (ko) | 비디오 카세트 플레이어 및 메세지 디스플레이 방법 | |
JPH08339175A (ja) | 文字表示装置 | |
KR0139232B1 (ko) | 온 스크린 디스플레이(osd)장치의 문자표시 제어방법(a letter expression controlling me thod of osd system) | |
JPH06101817B2 (ja) | 複画面表示制御回路及びそれを備えた映像機器 |