JPH07254659A - 並列サブエレメント形半導体装置のパッケージ及びパッケージング方法 - Google Patents
並列サブエレメント形半導体装置のパッケージ及びパッケージング方法Info
- Publication number
- JPH07254659A JPH07254659A JP7000761A JP76195A JPH07254659A JP H07254659 A JPH07254659 A JP H07254659A JP 7000761 A JP7000761 A JP 7000761A JP 76195 A JP76195 A JP 76195A JP H07254659 A JPH07254659 A JP H07254659A
- Authority
- JP
- Japan
- Prior art keywords
- sub
- contact
- elements
- gate
- lid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
- H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Die Bonding (AREA)
- Packaging Frangible Articles (AREA)
Abstract
(57)【要約】
【目的】 本発明は、装置の製造収率を高めるために複
数のサブエレメントを有する半導体装置のパッケージと
パッケージング方法の提供を目的とする。 【構成】 本発明の半導体電力装置のパッケージとパッ
ケージング方法において、各サブエレメントは、箔を取
り付けること、及び、リッドを通して延在する箔からタ
ブを垂下させることによりパッケージのリッドを通して
サブエレメントの接点に別個に接続される。作動可能サ
ブエレメントのタブはパッケージの外側に接続し得、非
作動サブエレメントのタブは接続しない状態のままか、
或いは、覆うことが可能である。
数のサブエレメントを有する半導体装置のパッケージと
パッケージング方法の提供を目的とする。 【構成】 本発明の半導体電力装置のパッケージとパッ
ケージング方法において、各サブエレメントは、箔を取
り付けること、及び、リッドを通して延在する箔からタ
ブを垂下させることによりパッケージのリッドを通して
サブエレメントの接点に別個に接続される。作動可能サ
ブエレメントのタブはパッケージの外側に接続し得、非
作動サブエレメントのタブは接続しない状態のままか、
或いは、覆うことが可能である。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置のパッケージ
に係り、特に、複数のサブエレメントを有し、その非作
動サブエレメントは作動可能サブエレメントに接続され
ない半導体装置のパッケージとパッケージング方法とに
関する。
に係り、特に、複数のサブエレメントを有し、その非作
動サブエレメントは作動可能サブエレメントに接続され
ない半導体装置のパッケージとパッケージング方法とに
関する。
【０００２】
【従来の技術】ある半導体装置、特に、電力装置は、か
かる装置に関連する大電流を伝導し得るために大きな作
動領域を必要とする。周知の如く、電流伝導容量は作動
領域のサイズの関数である。しかし、作動領域のサイズ
の増大につれて、収率（即ち、製造された装置が作動可
能である百分率）は減少する。高電力半導体装置におい
て、収率は数パーセントに過ぎない可能性がある。半導
体装置が作動可能である可能性を高めるために、装置の
作動領域を収率のより高い小形のサブエレメントに分割
することが可能であり、各サブエレメントは必要なサイ
ズの作動領域を形成するために他のサブエレメントの作
動領域に並列に選択的に接続し得る作動領域を有する。
全てのサブエレメントが作動可能ではなく（典型的に、
収率は１００％には届かない）、サブエレメントの数は
選択し得るので、利用可能なサブエレメントの数は平均
で装置の電流定格に適合する。
かる装置に関連する大電流を伝導し得るために大きな作
動領域を必要とする。周知の如く、電流伝導容量は作動
領域のサイズの関数である。しかし、作動領域のサイズ
の増大につれて、収率（即ち、製造された装置が作動可
能である百分率）は減少する。高電力半導体装置におい
て、収率は数パーセントに過ぎない可能性がある。半導
体装置が作動可能である可能性を高めるために、装置の
作動領域を収率のより高い小形のサブエレメントに分割
することが可能であり、各サブエレメントは必要なサイ
ズの作動領域を形成するために他のサブエレメントの作
動領域に並列に選択的に接続し得る作動領域を有する。
全てのサブエレメントが作動可能ではなく（典型的に、
収率は１００％には届かない）、サブエレメントの数は
選択し得るので、利用可能なサブエレメントの数は平均
で装置の電流定格に適合する。
【０００３】一例として図１を参照するに、その電流定
格を実現するために４ユニットの作動領域を必要とする
半導体装置１０は、各々は約７０％の収率と１ユニット
の作動領域を有する６個のサブエレメント１２を含む
（サブエレメントの境界は図１に点線で示す）。４個以
上のサブエレメントが作動可能である可能性は、４ユニ
ットからなる単一作動領域の収率よりも遙に優れてい
る。サブエレメントは各々に作動領域１６とゲート１８
とを有し、終端領域１４により装置の縁から隔離しても
よい。作動領域１６は非作動サブエレメントが作動可能
サブエレメントの動作を妨害しないようシリコン基板内
で互いに隔離されることが望ましい。作動領域間の距離
は装置上の場所を節約するために、局部的なキャリヤー
の寿命を短縮する如く、作動領域間のキャリヤー伝播の
長さを短縮することにより縮小される。
格を実現するために４ユニットの作動領域を必要とする
半導体装置１０は、各々は約７０％の収率と１ユニット
の作動領域を有する６個のサブエレメント１２を含む
（サブエレメントの境界は図１に点線で示す）。４個以
上のサブエレメントが作動可能である可能性は、４ユニ
ットからなる単一作動領域の収率よりも遙に優れてい
る。サブエレメントは各々に作動領域１６とゲート１８
とを有し、終端領域１４により装置の縁から隔離しても
よい。作動領域１６は非作動サブエレメントが作動可能
サブエレメントの動作を妨害しないようシリコン基板内
で互いに隔離されることが望ましい。作動領域間の距離
は装置上の場所を節約するために、局部的なキャリヤー
の寿命を短縮する如く、作動領域間のキャリヤー伝播の
長さを短縮することにより縮小される。
【０００４】
【発明が解決しようとする課題】複数のサブエレメント
を有する半導体装置の製造は新しい問題を生じ、本発明
は、少なくとも部分的には、上記の問題の幾つか：例え
ば、電気的接点は作動可能サブエレメントに形成すべき
であるが、非作動サブエレメントには形成すべきではな
い；製造工程中、何時及び如何にしてサブエレメントを
テストするか；電気的接続部は作動可能サブエレメント
間の何処に配置すべきであるか；如何にして装置のパッ
ケージを通して作動可能サブエレメントに電気的接続を
行うかを解決することを意図している。
を有する半導体装置の製造は新しい問題を生じ、本発明
は、少なくとも部分的には、上記の問題の幾つか：例え
ば、電気的接点は作動可能サブエレメントに形成すべき
であるが、非作動サブエレメントには形成すべきではな
い；製造工程中、何時及び如何にしてサブエレメントを
テストするか；電気的接続部は作動可能サブエレメント
間の何処に配置すべきであるか；如何にして装置のパッ
ケージを通して作動可能サブエレメントに電気的接続を
行うかを解決することを意図している。
【０００５】本発明の目的は、複数のサブエレメントを
有し、作動可能サブエレメントが電気的に接続され、非
作動サブエレメントは接続されていない半導体装置のパ
ッケージと、かかる装置のパッケージング方法を提供
し、複数のサブエレメントを有し、作動可能サブエレメ
ントへの電気的接続は、装置のパッケージング後にパッ
ケージのリッドの上部になされる半導体装置のパッケー
ジと、かかる装置のパッケージング方法を提供すること
である。
有し、作動可能サブエレメントが電気的に接続され、非
作動サブエレメントは接続されていない半導体装置のパ
ッケージと、かかる装置のパッケージング方法を提供
し、複数のサブエレメントを有し、作動可能サブエレメ
ントへの電気的接続は、装置のパッケージング後にパッ
ケージのリッドの上部になされる半導体装置のパッケー
ジと、かかる装置のパッケージング方法を提供すること
である。
【０００６】本発明の他の目的は、複数のサブエレメン
トを有し、各サブエレメントの作動領域とゲートは、装
置のパッケージのリッドを通して別個に接続させられる
半導体装置のパッケージと、かかる装置のパッケージン
グ方法を提供し、複数のサブエレメントを有し、サブエ
レメントのゲートに対する接点は、サブエレメントの作
動領域のサイズを縮小させることなく、ゲートパッドに
接合される半導体装置のパッケージと、かかる装置のパ
ッケージング方法を提供することである。
トを有し、各サブエレメントの作動領域とゲートは、装
置のパッケージのリッドを通して別個に接続させられる
半導体装置のパッケージと、かかる装置のパッケージン
グ方法を提供し、複数のサブエレメントを有し、サブエ
レメントのゲートに対する接点は、サブエレメントの作
動領域のサイズを縮小させることなく、ゲートパッドに
接合される半導体装置のパッケージと、かかる装置のパ
ッケージング方法を提供することである。
【０００７】
【課題を解決するための手段】本発明による半導体装置
のパッケージは、基板上に複数のサブエレメントを有
し、上記サブエレメントの各々は、ゲートと、端子と、
電気的に接続されていない非作動サブエレメントと共
に、対応する他のサブエレメントの接点に電気的に接続
され得る各ゲート及び端子への接点とを有する半導体装
置のパッケージであって、上記接点の各々に対し一つ
で、その各々は上記接点の夫々に電気的伝導性の関係で
取り付けられ、そこから垂下する接点ピンを有する複数
の伝導性金属箔と；複数の開口を有し、上記接点ピンの
各々に対し一つずつ複数のサブエレメントを覆うリッド
と；電気的接点を形成するよう作動可能サブエレメント
に関連する上記接点ピンを囲み、電気的接続がなされな
いよう非作動サブエレメントに関連する上記接点ピンを
取り囲む上記開口の各々のシールとからなる。
のパッケージは、基板上に複数のサブエレメントを有
し、上記サブエレメントの各々は、ゲートと、端子と、
電気的に接続されていない非作動サブエレメントと共
に、対応する他のサブエレメントの接点に電気的に接続
され得る各ゲート及び端子への接点とを有する半導体装
置のパッケージであって、上記接点の各々に対し一つ
で、その各々は上記接点の夫々に電気的伝導性の関係で
取り付けられ、そこから垂下する接点ピンを有する複数
の伝導性金属箔と；複数の開口を有し、上記接点ピンの
各々に対し一つずつ複数のサブエレメントを覆うリッド
と；電気的接点を形成するよう作動可能サブエレメント
に関連する上記接点ピンを囲み、電気的接続がなされな
いよう非作動サブエレメントに関連する上記接点ピンを
取り囲む上記開口の各々のシールとからなる。
【０００８】
【実施例】以下に添付図面を参照してその例に限定され
ることなく本発明を説明する。図２を参照するに、接点
パッド２４を伴う作動領域２２と、ゲート接点パッド２
６とを有する単一のサブエレメント２０に適用された本
発明の一実施例が示されている。明瞭化のために他のザ
ブエレメント２０は省略されているが、図２に示す一実
施例は複数のサブエレメントを有する半導体装置に適用
し得る（例えば、本発明を利用して２５個のサブエレメ
ントを有する装置が製造された）。その上、本発明は、
ゲートと作動領域（典型的には、ＭＯＳゲート形バイポ
ーラ装置のような電力装置におけるアノード又はカソー
ド端子）とを有するサブエレメント２０の説明に限定さ
れることはなく、装置の動作部分がサブエレメントに分
割される可能性のある他の形の半導体装置にも適用し得
る。本発明は装置の反対側の端子に接続させるのにも使
用し得る。
ることなく本発明を説明する。図２を参照するに、接点
パッド２４を伴う作動領域２２と、ゲート接点パッド２
６とを有する単一のサブエレメント２０に適用された本
発明の一実施例が示されている。明瞭化のために他のザ
ブエレメント２０は省略されているが、図２に示す一実
施例は複数のサブエレメントを有する半導体装置に適用
し得る（例えば、本発明を利用して２５個のサブエレメ
ントを有する装置が製造された）。その上、本発明は、
ゲートと作動領域（典型的には、ＭＯＳゲート形バイポ
ーラ装置のような電力装置におけるアノード又はカソー
ド端子）とを有するサブエレメント２０の説明に限定さ
れることはなく、装置の動作部分がサブエレメントに分
割される可能性のある他の形の半導体装置にも適用し得
る。本発明は装置の反対側の端子に接続させるのにも使
用し得る。
【０００９】金属シート２８及び３０は上記接点パッド
２６及び２４に取り付け可能であり、金属箔３２及び３
４はそこに取り付けてもよく、金属箔３２及び３４の各
々は、そこから垂下しサブエレメント２０の表面から離
れる向きに延在するタブ３６及び３８を有する。上記の
シートと箔は、銅、ニッケル、アルミニウムのような従
来の材料でもよく、接着、ハンダ等の従来の方法、好ま
しくは接着を使用して取り付け得る。ゲート接点パッド
２６に取り付けられたシート２８は、箔３２が取り付け
られ得るよう望ましくは上記パッド２６よりも大きい
（これにより、タブ３６からパッド２６への電気的接続
が行われる）。ゲートの接点パッドは必要ではあるが、
作動領域に使用し得るサブエレメントの場所を取るの
で、そこに接点を取り付けるのに充分な場所を有すると
共にできる限り小さいことが望ましい。シート２８が存
在するために、ゲート接点パッドのサイズを拡大する必
要性は除かれる。上記シート２８は作動領域２２を含む
サブエレメントの他の部分の上に重ねてもよく、適当な
絶縁体でそこから隔離してもよい。その上、タブ３６及
び３８は、半導体装置が動作する回路に接続し得るのに
充分な大きさであることが望ましい。
２６及び２４に取り付け可能であり、金属箔３２及び３
４はそこに取り付けてもよく、金属箔３２及び３４の各
々は、そこから垂下しサブエレメント２０の表面から離
れる向きに延在するタブ３６及び３８を有する。上記の
シートと箔は、銅、ニッケル、アルミニウムのような従
来の材料でもよく、接着、ハンダ等の従来の方法、好ま
しくは接着を使用して取り付け得る。ゲート接点パッド
２６に取り付けられたシート２８は、箔３２が取り付け
られ得るよう望ましくは上記パッド２６よりも大きい
（これにより、タブ３６からパッド２６への電気的接続
が行われる）。ゲートの接点パッドは必要ではあるが、
作動領域に使用し得るサブエレメントの場所を取るの
で、そこに接点を取り付けるのに充分な場所を有すると
共にできる限り小さいことが望ましい。シート２８が存
在するために、ゲート接点パッドのサイズを拡大する必
要性は除かれる。上記シート２８は作動領域２２を含む
サブエレメントの他の部分の上に重ねてもよく、適当な
絶縁体でそこから隔離してもよい。その上、タブ３６及
び３８は、半導体装置が動作する回路に接続し得るのに
充分な大きさであることが望ましい。
【００１０】図３を参照するに、サブエレメント２０を
有する半導体装置４０（明瞭化のためにサブエレメント
の中の一つだけを示す）は、リッド４４でカップ４２に
パッケージングすることが可能である。タブ３６及び３
８はリッド４４の開口４６を通って延在するので、適当
に接続することが可能である。カップ４２とリッド４４
は従来のものでよく、図示したのと異なる方法で取り付
けてもよい。セラミックである上記リッドは、密封又は
非密封パッケージ内の金属製カップにダイレクト銅ボン
ド（ＤＢＣ）で接合してもよく、或いは、上記リッドは
接合面の適当な金属化の後に拡散接合を使用してカップ
に接合してもよい。その上、上記リッドは、カップを充
填するプラスチック製のカプセル化材料でもよく、或い
は、リッドは、カップの必要性を無くして接合面が得ら
れるよう基板の縁を延在させ半導体装置の基板に直接取
り付けてもよい。シール４８は開口４６を閉じる必要に
応じて設けることが可能である。
有する半導体装置４０（明瞭化のためにサブエレメント
の中の一つだけを示す）は、リッド４４でカップ４２に
パッケージングすることが可能である。タブ３６及び３
８はリッド４４の開口４６を通って延在するので、適当
に接続することが可能である。カップ４２とリッド４４
は従来のものでよく、図示したのと異なる方法で取り付
けてもよい。セラミックである上記リッドは、密封又は
非密封パッケージ内の金属製カップにダイレクト銅ボン
ド（ＤＢＣ）で接合してもよく、或いは、上記リッドは
接合面の適当な金属化の後に拡散接合を使用してカップ
に接合してもよい。その上、上記リッドは、カップを充
填するプラスチック製のカプセル化材料でもよく、或い
は、リッドは、カップの必要性を無くして接合面が得ら
れるよう基板の縁を延在させ半導体装置の基板に直接取
り付けてもよい。シール４８は開口４６を閉じる必要に
応じて設けることが可能である。
【００１１】図４を参照するに、カップ５２に６個のサ
ブエレメントを有する半導体装置のリッド５０が示さ
れ、作動可能サブエレメントのタブ３６及び３８は、リ
ッド５０の上方に延在し、必要に応じてゲート接点回路
５４及び装置端子回路５６等に接続することが可能であ
る。非作動サブエレメント（図４の例には２つある）
は、電気的に接続され得ないよう適当な材料５８で覆い
又は密封してもよい。非作動サブエレメントのタブの長
さは、リッド５０の表面６０の上方に延在しないよう例
えば、切断により短くしてもよい。或いは、非作動サブ
エレメントのタブは表面６０の上方に延在させ、接続し
ない状態で残し、及び／又は、製造者又は使用者に警告
するため印を付してもよい。
ブエレメントを有する半導体装置のリッド５０が示さ
れ、作動可能サブエレメントのタブ３６及び３８は、リ
ッド５０の上方に延在し、必要に応じてゲート接点回路
５４及び装置端子回路５６等に接続することが可能であ
る。非作動サブエレメント（図４の例には２つある）
は、電気的に接続され得ないよう適当な材料５８で覆い
又は密封してもよい。非作動サブエレメントのタブの長
さは、リッド５０の表面６０の上方に延在しないよう例
えば、切断により短くしてもよい。或いは、非作動サブ
エレメントのタブは表面６０の上方に延在させ、接続し
ない状態で残し、及び／又は、製造者又は使用者に警告
するため印を付してもよい。
【００１２】本発明の他の一実施例によれば、シート２
８及び３０（図２に示す）は取り除いてもよいが、箔３
２とタブ３６のサイズは、作動領域のサイズを維持すべ
き場合には、同等の量縮小する必要がある。他の実施例
によれば、シート３０は取り除かれ、箔３４は接点パッ
ド２４に直接取り付けてもよい。
８及び３０（図２に示す）は取り除いてもよいが、箔３
２とタブ３６のサイズは、作動領域のサイズを維持すべ
き場合には、同等の量縮小する必要がある。他の実施例
によれば、シート３０は取り除かれ、箔３４は接点パッ
ド２４に直接取り付けてもよい。
【００１３】本発明のパッケージング方法の一実施例に
よれば、サブエレメントは作動可能であるかどうかの判
定は装置の製造の適当な段階で行うことが可能である。
好ましい一実施例において、サブエレメントのテストは
装置の製造終了後に行われる。
よれば、サブエレメントは作動可能であるかどうかの判
定は装置の製造の適当な段階で行うことが可能である。
好ましい一実施例において、サブエレメントのテストは
装置の製造終了後に行われる。
【図１】サブエレメントを有する半導体装置の平面図で
ある。
ある。
【図２】明瞭にするために一つのサブエレメントだけを
示す本発明の一実施例の分解図である。
示す本発明の一実施例の分解図である。
【図３】明瞭にするために一つのサブエレメントだけを
示す本発明の一実施例の垂直方向断面図である。
示す本発明の一実施例の垂直方向断面図である。
【図４】パッケージのリッドを通して延在するサブエレ
メントの接点を示す本発明のパッケージングされた装置
の図である。
メントの接点を示す本発明のパッケージングされた装置
の図である。
１０，４０ 半導体装置 １２，２０ サブエレメント １４ 終端領域 １６，２２ 作動領域 １８ ゲート ２４ 接点パッド ２６ ゲート接点パッド ２８，３０ 金属シート ３２ 箔 ３６，３８ タブ ４２，５２ カップ ４４，５０ リッド ４６ 開口 ４８ シール ５４ ゲート接点回路 ５６ 装置端子回路 ５８ 材料 ６０ 表面
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ドナルド エル ワトラウス アメリカ合衆国 ニューヨーク 12065 クリフトン・パーク オールド・コーチ・ ロード 24 (72)発明者 ホーマー エイチ グラスコック セカン ド アメリカ合衆国 マサチューセッツ 02054 ミリス エクスチェインジ スト リート 225
Claims (14)
- 【請求項１】 基板上に複数のサブエレメントを有し、
上記サブエレメントの各々は、ゲートと、端子と、電気
的に接続されていない非作動サブエレメントと共に対応
する他のサブエレメントの接点に電気的に接続され得る
各ゲート及び端子への接点とを有する半導体装置のパッ
ケージであって、 上記接点の各々に対し一つで、その各々は該接点の夫々
に電気的伝導性の関係で取り付けられ、そこから垂下す
る接点ピンを有する複数の伝導性金属箔と；複数の開口
を有し、該接点ピンの各々に対し一つずつ複数のサブエ
レメントを覆うリッドと；電気的接点を形成するよう作
動可能サブエレメントに関連する該接点ピンを囲み、電
気的接続がなされないよう非作動サブエレメントに関連
する該接点ピンを囲む該開口の各々に対するシールとか
らなるパッケージ。 - 【請求項２】 非作動サブエレメントに関連する前記接
点ピンは前記リッドを通って延在しないよう短くされ、
作動可能サブエレメントに関連する該接点ピンは該リッ
ドを通って延在する請求項１記載のパッケージ。 - 【請求項３】 上記ゲート接点の各々に対し、夫々の上
記ゲート接点よりも実質的に大きく、上記ゲート接点及
び該金属箔に接合される複数の電気的伝導性シートは、
上記基板を保持し前記リッドが接合されるカップを更に
有する請求項１又は２記載のパッケージ。 - 【請求項４】 リッドで被覆された複数のサブエレメン
トを有し、上記サブエレメントの各々は、電気的に接続
されていない非作動サブエレメントと共に、対応する他
のサブエレメントのパッドに電気的に接続され得る複数
の電気的接点パッドを有する半導体装置のパッケージで
あって、 各々上記リッドを通って延在する部分を有し、各々作動
可能サブエレメントのパッドに接続される第１の接点ピ
ンと、該第１の接点ピンの該延在する部分に接続する作
動可能サブエレメントの間の電気的接続部と、各々非作
動サブエレメントのパッドに関連し、電気的接続部は形
成されない第２の接点ピンとからなるパッケージ。 - 【請求項５】 前記第１及び第２の接点ピンの各々は、
そこから垂下するタブを有するパッドと電気的伝導性の
関係にある金属箔よりなり、各々接点パッド及び夫々の
該金属箔に接合され、上記接点パッドの各々に対し、複
数の電気的伝導性シートを更に有する、請求項４記載の
パッケージ。 - 【請求項６】 上記半導体装置は少なくとも六つのサブ
エレメントを有するＭＯＳゲート形電力装置であり、 上記接点パッドは、各サブエレメントに対しゲート接点
及びエミッタ接点からなり、 上記ゲート接点に接合される各ゲート接点の各々に対
し、夫々のゲート接点より実質的に大きい複数の電気的
伝導性シートを更に有する、請求項４又は５記載のパッ
ケージ。 - 【請求項７】 基板上に複数のサブエレメントを有し、
上記サブエレメントの各々は、電気的に接続されていな
い非作動サブエレメントと共に対応する他のサブエレメ
ントの接点に電気的に接続され得る複数の電気的接点を
有する半導体装置のパッケージング方法であって、 接点の夫々に電気的伝導性の関係で取り付けられ、そこ
から垂下する接点ピンを有する伝導性金属箔を接点の各
々に取り付け、 複数の開口を有し、接点ピンの各々に対し一つある複数
のサブエレメントをリッドで覆い、 上記接点ピンを夫々の開口を通して延在させ、どのサブ
エレメントが作動可能であるかを判定し、 作動可能サブエレメントの夫々の接点ピンを電気的接続
する段階よりなる方法。 - 【請求項８】 電気的接点が形成されないよう非作動サ
ブエレメントに関連する接点ピンの上記開口を覆い、 上記接点の各々に対し、複数の電気的伝導性シートを設
け、 上記金属箔の上記シートを接合する段階を更に有する請
求項７記載の方法。 - 【請求項９】 上記接点はサブエレメントの各々に対し
ゲート接点を有し、上記伝導性シートは夫々のゲート接
点よりは大きく、 上記基板を保持するカップを設け、 上記リッドを上記カップに接合する段階を有する請求項
８記載の方法。 - 【請求項１０】 複数のサブエレメントを有し、上記サ
ブエレメントの各々は、電気的に接続されていない非作
動サブエレメントと共に他のサブエレメントの対応する
パッドに電気的に接続され得る少なくとも一の電気的接
点パッドを有する半導体装置のパッケージング方法であ
って、 電気的接点が形成され得るよう作動可能サブエレメント
のパッドに関連する電気的接点ピンをパッケージのリッ
ドを通して延在させ、 電気的接点が形成され得ないよう非作動サブエレメント
のパッドに関連する電気的接点ピンを覆う段階を有する
方法。 - 【請求項１１】 非作動サブエレメントのパッドに関連
する上記接点ピンの長さを縮小し、 縮小された長さのピンのリッドを通す開口を密封する段
階を有することを特徴とする請求項１０記載の方法。 - 【請求項１２】 複数のサブエレメントを有し、上記サ
ブエレメントの各々は電気的に接続されていない非作動
サブエレメントと共に他のサブエレメントの対応するパ
ッドに電気的に接続され得る複数の電気的接点を有する
半導体装置のパッケージング方法であって、 パッケージのリッドを通して延在する作動可能サブエレ
メントのパッドに関連する接点ピンを電気的に接続し、 非作動サブエレメントのパッドに関連する接点ピンは電
気的に接続させないパッケージング方法。 - 【請求項１３】 上記接点ピンの各々は垂下するタブを
有する金属箔よりなり、 上記金属箔を関連する接点パッドに接合し、 上記接点パッドの各々に対し、複数の電気的伝導性シー
トを設け、 上記シートを上記接点パッドとその夫々の金属箔とに接
合する段階を更に有する請求項１２記載の方法。 - 【請求項１４】 上記半導体装置は少なくとも六つのサ
ブエレメントを有するＣＭＯＳゲート形電力装置であ
り、上記接点パッドは各サブエレメントに対しゲート接
点とエミッタ接点とを有し、 ゲート接点の各々に対し、各々は実質的にその各々のゲ
ート接点よりも大きい複数の電気的伝導性シートを設
け、上記シートを上記ゲート接点に接合する段階を有す
る請求項１２記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/177,974 US5473193A (en) | 1994-01-06 | 1994-01-06 | Package for parallel subelement semiconductor devices |
| US177974 | 1994-01-06 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07254659A true JPH07254659A (ja) | 1995-10-03 |
Family
ID=22650686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7000761A Withdrawn JPH07254659A (ja) | 1994-01-06 | 1995-01-06 | 並列サブエレメント形半導体装置のパッケージ及びパッケージング方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5473193A (ja) |
| EP (1) | EP0662715B1 (ja) |
| JP (1) | JPH07254659A (ja) |
| KR (1) | KR950034710A (ja) |
| CA (1) | CA2139453A1 (ja) |
| DE (1) | DE69428770D1 (ja) |
| DK (1) | DK0662715T3 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5767546A (en) * | 1994-12-30 | 1998-06-16 | Siliconix Incorporated | Laternal power mosfet having metal strap layer to reduce distributed resistance |
| US5665996A (en) * | 1994-12-30 | 1997-09-09 | Siliconix Incorporated | Vertical power mosfet having thick metal layer to reduce distributed resistance |
| US7692211B1 (en) | 2001-07-03 | 2010-04-06 | Silicon Power Corporation | Super GTO-based power blocks |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4007452A (en) * | 1975-07-28 | 1977-02-08 | Intel Corporation | Wafer scale integration system |
| JPS57181131A (en) * | 1981-04-30 | 1982-11-08 | Toshiba Corp | Pressure-contact type semiconductor device |
| JPS60239051A (ja) * | 1984-05-11 | 1985-11-27 | Mitsubishi Electric Corp | 半導体装置 |
| EP0244767A3 (en) * | 1986-05-05 | 1988-08-03 | Silicon Power Corporation | Hermetic semiconductor enclosure and process of manufacture |
| JPS63278264A (ja) * | 1987-05-08 | 1988-11-15 | Mitsubishi Electric Corp | Ｍｏｓｆｅｔモジユ−ル |
| US5038197A (en) * | 1990-06-26 | 1991-08-06 | Harris Semiconductor Patents, Inc. | Hermetically sealed die package with floating source |
| DE59107655D1 (de) * | 1991-02-22 | 1996-05-09 | Asea Brown Boveri | Abschaltbares Hochleistungs-Halbleiterbauelement |
| US5248901A (en) * | 1992-01-21 | 1993-09-28 | Harris Corporation | Semiconductor devices and methods of assembly thereof |
-
1994
- 1994-01-06 US US08/177,974 patent/US5473193A/en not_active Expired - Lifetime
- 1994-12-30 DK DK94120975T patent/DK0662715T3/da active
- 1994-12-30 EP EP94120975A patent/EP0662715B1/en not_active Expired - Lifetime
- 1994-12-30 DE DE69428770T patent/DE69428770D1/de not_active Expired - Lifetime
-
1995
- 1995-01-03 CA CA002139453A patent/CA2139453A1/en not_active Abandoned
- 1995-01-05 KR KR1019950000109A patent/KR950034710A/ko not_active Application Discontinuation
- 1995-01-06 JP JP7000761A patent/JPH07254659A/ja not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| DK0662715T3 (da) | 2001-12-03 |
| EP0662715B1 (en) | 2001-10-24 |
| US5473193A (en) | 1995-12-05 |
| DE69428770D1 (de) | 2001-11-29 |
| CA2139453A1 (en) | 1995-07-07 |
| KR950034710A (ko) | 1995-12-28 |
| EP0662715A1 (en) | 1995-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2931741B2 (ja) | 半導体装置 | |
| JP2004079760A (ja) | 半導体装置及びその組立方法 | |
| US6365433B1 (en) | Semiconductor device and manufacturing method thereof | |
| JPH10261756A (ja) | 半導体装置およびその製造方法 | |
| WO2007023747A1 (ja) | 半導体チップおよびその製造方法ならびに半導体装置 | |
| US7229855B2 (en) | Process for assembling a double-sided circuit component | |
| JP4886104B2 (ja) | ボールグリッドアレイを具えるパワー半導体実装パッケージ | |
| JPH07254659A (ja) | 並列サブエレメント形半導体装置のパッケージ及びパッケージング方法 | |
| US6441472B1 (en) | Semiconductor device and method of manufacturing the same | |
| JP2003068975A (ja) | 半導体装置およびその製造方法 | |
| US6147410A (en) | Electronic component and method of manufacture | |
| JPH05315467A (ja) | 混成集積回路装置 | |
| JP2539763B2 (ja) | 半導体装置の実装方法 | |
| JPH0878599A (ja) | 集積回路パッケージ及びその製造方法 | |
| JPH0974158A (ja) | 高電力混成集積回路用パッケージ | |
| JPH05129505A (ja) | 電子回路素子搭載用リードフレーム | |
| JP2000252414A (ja) | 半導体装置 | |
| JP3089384B2 (ja) | 集積回路素子搭載用基板 | |
| JP2000243883A (ja) | 半導体ダイを実装するためのＡＬＮ絶縁層を有するアルミニウム外装ＡＬＳｉＣ基板 | |
| JPH05109940A (ja) | 混成集積回路 | |
| JPH0448768A (ja) | 半導体装置及びその製造方法 | |
| JP2002016215A (ja) | 半導体装置モジュール | |
| JPH0697359A (ja) | Ｌｓｉチップの実装構造 | |
| JPH08279572A (ja) | 半導体パッケージ及びその実装構造 | |
| JPH07147299A (ja) | 半導体集積回路装置およびその実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020402 |