JPH07250483A - 電子インバータの案内系 - Google Patents
電子インバータの案内系Info
- Publication number
- JPH07250483A JPH07250483A JP6117229A JP11722994A JPH07250483A JP H07250483 A JPH07250483 A JP H07250483A JP 6117229 A JP6117229 A JP 6117229A JP 11722994 A JP11722994 A JP 11722994A JP H07250483 A JPH07250483 A JP H07250483A
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- current control
- effect transistor
- control element
- mosfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/38—Means for preventing simultaneous conduction of switches
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/538—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a push-pull configuration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
- Inverter Devices (AREA)
- Power Conversion In General (AREA)
- Amplifiers (AREA)
- Electronic Switches (AREA)
- General Induction Heating (AREA)
- Confectionery (AREA)
- Addition Polymer Or Copolymer, Post-Treatments, Or Chemical Modifications (AREA)
- Control Of Eletrric Generators (AREA)
- Control Of Electric Motors In General (AREA)
- Thyristor Switches And Gates (AREA)
- Cookers (AREA)
Abstract
(57)【要約】
【目的】 比較的低コストであるが、効率が高く、過渡
現象による MOSFET の誤った作動を排除できるか、最小
にできる、 MOSFET または IGBT から成る制御系のイン
バータを提供する。 【構成】 電子インバータの各アームの MOSFET または
IGBT １，２が SCR１５あるいは TRAIAC １５′に直列
になってトリガされて、高レベル整流器の端子に接続し
ている各 MOSFET または IGBT の導電期間中に導通状態
になる。 SCRあるいは TRAIAC の案内は MOSFET の案内
から、あるいは遅延を付けて、あるいは条件付けして行
われる。この回路はインバータの出力に生じる有効過渡
現象を除去する。
現象による MOSFET の誤った作動を排除できるか、最小
にできる、 MOSFET または IGBT から成る制御系のイン
バータを提供する。 【構成】 電子インバータの各アームの MOSFET または
IGBT １，２が SCR１５あるいは TRAIAC １５′に直列
になってトリガされて、高レベル整流器の端子に接続し
ている各 MOSFET または IGBT の導電期間中に導通状態
になる。 SCRあるいは TRAIAC の案内は MOSFET の案内
から、あるいは遅延を付けて、あるいは条件付けして行
われる。この回路はインバータの出力に生じる有効過渡
現象を除去する。
Description
【０００１】
【産業上の利用分野】この発明は、電子インバータの案
内系、より詳しくは改良された案内回路を有するソース
・ゲート・ドレイン半導体、特に電界効果トランジスタ
と特に MOSFET あるいは IGBT のブリッジ回路網を使用
する電子インバータに関する。
内系、より詳しくは改良された案内回路を有するソース
・ゲート・ドレイン半導体、特に電界効果トランジスタ
と特に MOSFET あるいは IGBT のブリッジ回路網を使用
する電子インバータに関する。
【０００２】
【従来の技術】最近の装置や自動機に使用される交流の
単相や多相電流に同期する同期電子モータの速度制御は
供給電流の周波数を可変して行われる。この可変はイン
バータで得られ、インバータは安定した周波数（通常 5
0 Hzあるいは 60 Hz) を有する電源電圧を、例えば 1 H
z から数百 Hz の範囲にある連続可変周波数に変換でき
る。
単相や多相電流に同期する同期電子モータの速度制御は
供給電流の周波数を可変して行われる。この可変はイン
バータで得られ、インバータは安定した周波数（通常 5
0 Hzあるいは 60 Hz) を有する電源電圧を、例えば 1 H
z から数百 Hz の範囲にある連続可変周波数に変換でき
る。
【０００３】この目的に合った通常のインバータはシリ
コン制御整流器（SCR)を使用するが、この整流器は回路
網の電源の過渡現象あるいは反転操作で生じる過渡現象
に非常に敏感であり、ヒューズの破壊や過負荷となる問
題を有する。
コン制御整流器（SCR)を使用するが、この整流器は回路
網の電源の過渡現象あるいは反転操作で生じる過渡現象
に非常に敏感であり、ヒューズの破壊や過負荷となる問
題を有する。
【０００４】この問題を避けるため、アナログ演算モー
ドの出力トランジスタが SCRで構成される on/off スイ
ッチに置き換わった。もっと最近では、インバータ、特
に大規模集積（LSI)でのインバータには、MOSFETトラン
ジスタあるいは IGBT トランジスタが使用され、以前の
SCRや出力トランジスタとは相当異なる。この中では、
インバータは従来の出力トランジスタ等を特徴付ける電
流よりは電圧を制御する装置である。MOSFET（酸化金属
半導体電界効果トランジスタ) および IGBT (絶縁ゲー
トバイポーラトランジスタ) は、ソース、ドレインおよ
びゲート端子を有し、かなりな出力を最小のゲート出力
で制御するために使用される。これ等の装置は共通の陰
極あるいは陽極を有する二つのダイオードで構成されて
いる。
ドの出力トランジスタが SCRで構成される on/off スイ
ッチに置き換わった。もっと最近では、インバータ、特
に大規模集積（LSI)でのインバータには、MOSFETトラン
ジスタあるいは IGBT トランジスタが使用され、以前の
SCRや出力トランジスタとは相当異なる。この中では、
インバータは従来の出力トランジスタ等を特徴付ける電
流よりは電圧を制御する装置である。MOSFET（酸化金属
半導体電界効果トランジスタ) および IGBT (絶縁ゲー
トバイポーラトランジスタ) は、ソース、ドレインおよ
びゲート端子を有し、かなりな出力を最小のゲート出力
で制御するために使用される。これ等の装置は共通の陰
極あるいは陽極を有する二つのダイオードで構成されて
いる。
【０００５】例えばインバータ回路で MOSFET を使用す
ると、 MOSFET が電子部品が燃えたり、あるいはヒュー
ズが回路を遮断する恐れと共に、回路中の過渡寄生電圧
により望ましくないスイッチングする問題を除去できな
い。
ると、 MOSFET が電子部品が燃えたり、あるいはヒュー
ズが回路を遮断する恐れと共に、回路中の過渡寄生電圧
により望ましくないスイッチングする問題を除去できな
い。
【０００６】ただ一つの直流電圧発生器Ｖの利用可能性
を持って、可変周波数ｆの或る出力を供給するには、周
波数ｆの負荷の電流を切り換えるので十分である。この
整流あるいは開閉は、正の半波であり、負荷を流れる交
流の主値が零値を有するように、厳密に一定時間と共に
実施する必要がある。この目的のため、インバータを少
なくとも２つのアームを有するブリッジ回路にし（単相
インバータの場合には２つのアームであり、３相シンバ
ータの場合には３つのアーム）、各アームがブリッジ回
路のアームの各半分で２つのアームを有する。出力端末
はアームのスイッチの間で負荷に接続され、これ等のア
ームは整流回路網の直流端末の間に橋絡されている。
を持って、可変周波数ｆの或る出力を供給するには、周
波数ｆの負荷の電流を切り換えるので十分である。この
整流あるいは開閉は、正の半波であり、負荷を流れる交
流の主値が零値を有するように、厳密に一定時間と共に
実施する必要がある。この目的のため、インバータを少
なくとも２つのアームを有するブリッジ回路にし（単相
インバータの場合には２つのアームであり、３相シンバ
ータの場合には３つのアーム）、各アームがブリッジ回
路のアームの各半分で２つのアームを有する。出力端末
はアームのスイッチの間で負荷に接続され、これ等のア
ームは整流回路網の直流端末の間に橋絡されている。
【０００７】同じアームの２つのスイッチを同時に閉ざ
すと、電源が MOSFET あるいは IGBT および／または短
絡通路にある保護ヒューズあるいは他の部品を介して短
絡される。
すと、電源が MOSFET あるいは IGBT および／または短
絡通路にある保護ヒューズあるいは他の部品を介して短
絡される。
【０００８】MOSFET または IGBT を使用している場合
には、これ等の素子は前記アーム内でスイッチを形成
し、通常のインバータ回路が電源回路網の交流から直流
出力を発生する整流器・コンデンサ回路網、エネルギ回
復用で MOSFET を破壊的な過渡電圧サージに対して保護
するダイオード、 MOSFET のシーケンス制御用の制御ユ
ニットおよび制御ユニットに必要な電源を有する。
には、これ等の素子は前記アーム内でスイッチを形成
し、通常のインバータ回路が電源回路網の交流から直流
出力を発生する整流器・コンデンサ回路網、エネルギ回
復用で MOSFET を破壊的な過渡電圧サージに対して保護
するダイオード、 MOSFET のシーケンス制御用の制御ユ
ニットおよび制御ユニットに必要な電源を有する。
【０００９】MOSFET トランジスタを案内するには、 MO
SFET のドレインが異なった電圧レベルである限り、特
別なアームの MOSFET の各案内回路が共通な導線を有し
ていないことが重要である。
SFET のドレインが異なった電圧レベルである限り、特
別なアームの MOSFET の各案内回路が共通な導線を有し
ていないことが重要である。
【００１０】MOSFET 電力トランジスタを使用するイン
バータを取り扱う時の問題の一つは、電源回路網に必ず
存在するか、あるいは負荷で発生するトランジスタによ
る誤った案内信号である。
バータを取り扱う時の問題の一つは、電源回路網に必ず
存在するか、あるいは負荷で発生するトランジスタによ
る誤った案内信号である。
【００１１】回路の他の部分、通常回路の容量性の部品
に生じる過渡現象は MOSFET のゲートに導入され、非導
通の場合、この MOSFET を導通状態にする。従って、回
路の導通電圧波形に悪影響を与える。一般に、 MOSFET
のソース・ドレインダイオード成分は平滑シーケンスと
干渉しない。何故なら、この成分は高速ダイオードであ
るからである。
に生じる過渡現象は MOSFET のゲートに導入され、非導
通の場合、この MOSFET を導通状態にする。従って、回
路の導通電圧波形に悪影響を与える。一般に、 MOSFET
のソース・ドレインダイオード成分は平滑シーケンスと
干渉しない。何故なら、この成分は高速ダイオードであ
るからである。
【００１２】説明したような MOSFET に係わる問題を解
決するため、周波数に関して制御すべき MOSFET の経費
の 10 倍のコストになる複雑な案内回路を提供すること
が今まで要求されている。
決するため、周波数に関して制御すべき MOSFET の経費
の 10 倍のコストになる複雑な案内回路を提供すること
が今まで要求されている。
【００１３】
【発明が解決しようとする課題】それ故、この発明の課
題は、上に述べた難点を排除した、 MOSFET または IGB
T インバータの改良された制御系を提供することにあ
る。
題は、上に述べた難点を排除した、 MOSFET または IGB
T インバータの改良された制御系を提供することにあ
る。
【００１４】この発明の他の課題は、比較的低コストで
あるが、効率が高く、過渡現象による MOSFET の誤った
作動を排除できるか、最小にできる、 MOSFET または I
GBTを利用する電子インバータを提供することにある。
あるが、効率が高く、過渡現象による MOSFET の誤った
作動を排除できるか、最小にできる、 MOSFET または I
GBTを利用する電子インバータを提供することにある。
【００１５】この発明の課題は、今までのインバータ、
特に MOSFET または IGBT を利用するインバータの欠点
を排除する、改良された電子インバータを提供すること
でもある。
特に MOSFET または IGBT を利用するインバータの欠点
を排除する、改良された電子インバータを提供すること
でもある。
【００１６】
【課題を解決するための手段】上記の課題は、この発明
により、交流入力端と直流出力端を有する整流回路網、
前記直流出力端の間に接続され、ソース、ドレインおよ
びゲート端子を有する２つの電界効果トランジスタを含
み、各アームの２つの電界効果トランジスタのソース端
子とドレイン端子が直列に接続され、各アームが交流負
荷に接続する出力端を有する複数のアーム、各アームの
前記電界効果トランジスタの一方を周期的に交互に導通
状態にして、前記負荷に交流を流すため、前記電界効果
トランジスタのゲートに接続されたタイミング手段、前
記電界効果トランジスタの各々の両端に接続されている
各１個の保護ダイオード、前記アームの各々の電界効果
トランジスタの一つと前記直流出力端とに直列であり、
各電界効果トランジスタに付属する各１個のゲートトリ
ガできる電流制御素子、および電流制御素子が指定され
ている電界効果トランジスタの要求される導電状態期間
の間のみ周期的に電流制御素子をトリガして導通状態に
する前記ゲートトリガ可能な電流制御素子用の案内回
路、から成る電子インバータによって解決されている。
により、交流入力端と直流出力端を有する整流回路網、
前記直流出力端の間に接続され、ソース、ドレインおよ
びゲート端子を有する２つの電界効果トランジスタを含
み、各アームの２つの電界効果トランジスタのソース端
子とドレイン端子が直列に接続され、各アームが交流負
荷に接続する出力端を有する複数のアーム、各アームの
前記電界効果トランジスタの一方を周期的に交互に導通
状態にして、前記負荷に交流を流すため、前記電界効果
トランジスタのゲートに接続されたタイミング手段、前
記電界効果トランジスタの各々の両端に接続されている
各１個の保護ダイオード、前記アームの各々の電界効果
トランジスタの一つと前記直流出力端とに直列であり、
各電界効果トランジスタに付属する各１個のゲートトリ
ガできる電流制御素子、および電流制御素子が指定され
ている電界効果トランジスタの要求される導電状態期間
の間のみ周期的に電流制御素子をトリガして導通状態に
する前記ゲートトリガ可能な電流制御素子用の案内回
路、から成る電子インバータによって解決されている。
【００１７】この発明による他の有利な構成は、特許請
求の範囲の従属請求項に記載されている。
求の範囲の従属請求項に記載されている。
【００１８】
【作用】この発明の一つの構成によれば、SCR あるいは
TRIACの案内回路は、MOSFETまたは IGBT である各電界
効果トランジスタの導通開始に応答して電流制御素子を
トリガするタイミング手段に接続している。
TRIACの案内回路は、MOSFETまたは IGBT である各電界
効果トランジスタの導通開始に応答して電流制御素子を
トリガするタイミング手段に接続している。
【００１９】あるいは、この案内回路は各電界効果トラ
ンジスタの導通開始に遅延を持って応答する。更に他の
構成では、ここでは条件制御と呼ぶが、案内回路は、他
の電流制御素子に対応する他方のアームの電界効果トラ
ンジスタが導通すると、一方のアームの電界効果トラン
ジスタに対応する電流制御素子のトリガーを防止する条
件トリガ手段を有する。
ンジスタの導通開始に遅延を持って応答する。更に他の
構成では、ここでは条件制御と呼ぶが、案内回路は、他
の電流制御素子に対応する他方のアームの電界効果トラ
ンジスタが導通すると、一方のアームの電界効果トラン
ジスタに対応する電流制御素子のトリガーを防止する条
件トリガ手段を有する。
【００２０】電流制御素子、つまり SCRあるいは TRIAC
のゲートを誤ってトリガーすることを防止するため、こ
の案内回路は主要なトリガ電位を必要とするように設計
される。
のゲートを誤ってトリガーすることを防止するため、こ
の案内回路は主要なトリガ電位を必要とするように設計
される。
【００２１】電流制御素子は直流出力の正の端子と MOS
FET または IGBT の間、つまり所謂上部 MOSFET または
IGBT と整流器・コンデンサ回路網の高レベル出力端と
の間に配設されている。
FET または IGBT の間、つまり所謂上部 MOSFET または
IGBT と整流器・コンデンサ回路網の高レベル出力端と
の間に配設されている。
【００２２】この発明の動作原理は、もちろん、非常に
簡単である。アームを形成する二つの MOSFET に直列
に、電源＋Vat と上部 MOSFET の間でインバータを形成
するブリッジの各アームに、SCR あるいは TRIACである
付加的な電流制御装置がある。適当な回路により、アー
ムの上部 MOSFET のトリガが行われると、補助制御装置
のトリガが行われ、それ以外ではトリガが不可能である
から生じない。何故なら、前記 MOSFET が直接＋Vat に
接続していないからである。 MOSFET または IGBT によ
って要求される出力と比べて、SCR あるいは TRIACが大
きな案内出力を必要とするなら、インバータの案内論理
回路がそのようなトリガを行わない場合、上部 MOSFET
の誤ったトリガの恐れが防止される。
簡単である。アームを形成する二つの MOSFET に直列
に、電源＋Vat と上部 MOSFET の間でインバータを形成
するブリッジの各アームに、SCR あるいは TRIACである
付加的な電流制御装置がある。適当な回路により、アー
ムの上部 MOSFET のトリガが行われると、補助制御装置
のトリガが行われ、それ以外ではトリガが不可能である
から生じない。何故なら、前記 MOSFET が直接＋Vat に
接続していないからである。 MOSFET または IGBT によ
って要求される出力と比べて、SCR あるいは TRIACが大
きな案内出力を必要とするなら、インバータの案内論理
回路がそのようなトリガを行わない場合、上部 MOSFET
の誤ったトリガの恐れが防止される。
【００２３】
【実施例】以下、図面を参照してこの発明を好適実施例
に基づきより詳しく説明する。図１と図２にはそれぞれ
単相負荷および三相負荷に対する従来技術のインバータ
回路を示す。負荷はブリッジ回路の出力端Ｒ，Ｓあるい
はＲ，Ｓ，Ｔに接続されている。図１の単相回路はソー
スドレイン通路を直接にした MOSFET または IGBT １，
２，３，４を有する２つのブリッジアームを有し、出力
端Ｒ，ＳあるいはＲ，Ｓ，Ｔは各アームの２つの MOSFE
T または IGBT の間に接続されている。スイッチ１，
２，３，４に並列に、過渡電圧サージから MOSFET また
は IGBT を保護するためにある各エネルギ回復ダイオー
ド５，６，７，８が逆方向に接続されている。整流器と
コンデンサの整流回路９を有する。整流回路９は単相あ
るいは多相交流回路に接続され、高圧端子＋Vat に対し
て 0 Vと見なす低圧端子に比べて高圧端子＋Vat で正で
ある電圧の直流に前記交流を変換する。
に基づきより詳しく説明する。図１と図２にはそれぞれ
単相負荷および三相負荷に対する従来技術のインバータ
回路を示す。負荷はブリッジ回路の出力端Ｒ，Ｓあるい
はＲ，Ｓ，Ｔに接続されている。図１の単相回路はソー
スドレイン通路を直接にした MOSFET または IGBT １，
２，３，４を有する２つのブリッジアームを有し、出力
端Ｒ，ＳあるいはＲ，Ｓ，Ｔは各アームの２つの MOSFE
T または IGBT の間に接続されている。スイッチ１，
２，３，４に並列に、過渡電圧サージから MOSFET また
は IGBT を保護するためにある各エネルギ回復ダイオー
ド５，６，７，８が逆方向に接続されている。整流器と
コンデンサの整流回路９を有する。整流回路９は単相あ
るいは多相交流回路に接続され、高圧端子＋Vat に対し
て 0 Vと見なす低圧端子に比べて高圧端子＋Vat で正で
ある電圧の直流に前記交流を変換する。
【００２４】制御ユニット１０はインバータを形成する
MOSFET トランジスタのトリガと遮断のシーケンスを決
める。 MOSFET トランジスタ１，２，３，４は各案内ユ
ニット１１，１２，１３，１４を有する。これ等のユニ
ットは周知のもので、ブロック１０からの信号に応じて
MOSFET １，２，３，４を制御するに必要な信号を形成
する。
MOSFET トランジスタのトリガと遮断のシーケンスを決
める。 MOSFET トランジスタ１，２，３，４は各案内ユ
ニット１１，１２，１３，１４を有する。これ等のユニ
ットは周知のもので、ブロック１０からの信号に応じて
MOSFET １，２，３，４を制御するに必要な信号を形成
する。
【００２５】電源電圧＋Vat から、電源２８は制御と案
内回路を動作させる動作直流電圧 Vccを供給する。図１
あるいは図２のインバータの動作原理は明らかで、周知
のものである。 MOSFET １と４は負荷を介して出力電流
に対して交流の各相の半サイクルの間同時に導通状態に
なる。他方、 MOSFET ３と２は他の半サイクルで導通状
態になり、スイチング周期はサイクルの周波数、従って
負荷端子ＲＳとＲＳＴに接続されるモータの速度を決め
る。
内回路を動作させる動作直流電圧 Vccを供給する。図１
あるいは図２のインバータの動作原理は明らかで、周知
のものである。 MOSFET １と４は負荷を介して出力電流
に対して交流の各相の半サイクルの間同時に導通状態に
なる。他方、 MOSFET ３と２は他の半サイクルで導通状
態になり、スイチング周期はサイクルの周波数、従って
負荷端子ＲＳとＲＳＴに接続されるモータの速度を決め
る。
【００２６】図３は、二つのドレインが異なった二つの
電圧レベルにあるので、各アームを形成する MOSFET １
と２の二つの案内回路１１と１２に共通の導線がないこ
とを示す。それ等の MOSFET の案内電圧は、例えば図４
Ａと図４Ｂに示すような案内回路に関して絶縁されてい
る必要がある。図４Ａでは、絶縁回路は変圧器５０であ
る。この変圧器の一次巻線はトリガ回路１０に接続して
いる。そして、コンデンサ５１により橋絡されている二
次回路は MOSFET １のゲートとソースの端子間に接続さ
れている。
電圧レベルにあるので、各アームを形成する MOSFET １
と２の二つの案内回路１１と１２に共通の導線がないこ
とを示す。それ等の MOSFET の案内電圧は、例えば図４
Ａと図４Ｂに示すような案内回路に関して絶縁されてい
る必要がある。図４Ａでは、絶縁回路は変圧器５０であ
る。この変圧器の一次巻線はトリガ回路１０に接続して
いる。そして、コンデンサ５１により橋絡されている二
次回路は MOSFET １のゲートとソースの端子間に接続さ
れている。
【００２７】図４Ｂでは、光電絶縁部材が使用されてい
る。ここでは、光信号に敏感な三極管のような増幅器５
２が、入力端子５５の抵抗５４を介してタイミング回路
１０から入力を受け取る発光ダイオード５３に並列にさ
れている。この増幅器５２は抵抗５７に直列にダイオー
ド５６により橋絡され、コンデンサ５８によって橋絡さ
れている。
る。ここでは、光信号に敏感な三極管のような増幅器５
２が、入力端子５５の抵抗５４を介してタイミング回路
１０から入力を受け取る発光ダイオード５３に並列にさ
れている。この増幅器５２は抵抗５７に直列にダイオー
ド５６により橋絡され、コンデンサ５８によって橋絡さ
れている。
【００２８】各アームの MOSFET トランジスタは、どん
なに短くても、同時導通期間がなしに交互に導通状態に
なるようにタイミング回路１０によって制御される。何
故なら、同時導通がほんの少しでもあれば、＋Vat と 0
V の間を短絡し、 MOSFET トランジスタを破壊するから
である。
なに短くても、同時導通期間がなしに交互に導通状態に
なるようにタイミング回路１０によって制御される。何
故なら、同時導通がほんの少しでもあれば、＋Vat と 0
V の間を短絡し、 MOSFET トランジスタを破壊するから
である。
【００２９】図５から分かるように、 MOSFET の等価回
路はそれぞれドレインとゲート、ゲートとソースおよび
ドレインとソースの間のコンデンサを表す容量素子Ｃd
g, ＣgsとＣdsを示す。抵抗Ｒd は案内回路１１の内部
抵抗を示す。 MOSFET に固有なこれ等の容量性素子があ
るため、過渡現象が MOSFET を作動させうる。
路はそれぞれドレインとゲート、ゲートとソースおよび
ドレインとソースの間のコンデンサを表す容量素子Ｃd
g, ＣgsとＣdsを示す。抵抗Ｒd は案内回路１１の内部
抵抗を示す。 MOSFET に固有なこれ等の容量性素子があ
るため、過渡現象が MOSFET を作動させうる。
【００３０】図６Ａと図６Ｂには、各ブリッジの一方の
アームに対する図１あるいは図２の回路の変更が示して
ある。この変更は、同じアームの二つの MOSFET が同時
に導通状態になることを防止するようにされている。図
６Ａの回路では、SCR １５が上部 MOSFET １のドレイン
とＤＣ電源の高圧端子、つまり＋Vat の間に接続され、
この SCRのゲートは案内回路１６によってトリガされ
る。
アームに対する図１あるいは図２の回路の変更が示して
ある。この変更は、同じアームの二つの MOSFET が同時
に導通状態になることを防止するようにされている。図
６Ａの回路では、SCR １５が上部 MOSFET １のドレイン
とＤＣ電源の高圧端子、つまり＋Vat の間に接続され、
この SCRのゲートは案内回路１６によってトリガされ
る。
【００３１】図６Ｂでは、上部 MOSFET １と＋Vat の間
にトライアック１５′が使用されている。SCR あるいは
トライアックをトリガして阻止（非導通）状態から導通
状態にするため、通常 10 mAの電流を伴う 5〜 11 ボル
トの電圧パルスがゲートと陰極の間に必要である。
にトライアック１５′が使用されている。SCR あるいは
トライアックをトリガして阻止（非導通）状態から導通
状態にするため、通常 10 mAの電流を伴う 5〜 11 ボル
トの電圧パルスがゲートと陰極の間に必要である。
【００３２】図７から分かるように、SCR あるいはトラ
イアックをトリガする前に、信号Ｖgs（図７）を MOSFE
T のゲートとソースの間に印加し、次いで直ぐ SCR１５
あるいはトライアック１５′のゲートと陰極の間に信号
Ｖgkを印加する必要があり、これにより、電流Ｉdsがド
レイン・ソース通路を＋Vat からこの領域の端子Ｒへに
流れる。信号ＶGSを有効にするため、ドレインとソース
の間の MOSFET １の固有な抵抗Ｒdon は無限からミリオ
ームの範囲の極度に低い値まで減少する。
イアックをトリガする前に、信号Ｖgs（図７）を MOSFE
T のゲートとソースの間に印加し、次いで直ぐ SCR１５
あるいはトライアック１５′のゲートと陰極の間に信号
Ｖgkを印加する必要があり、これにより、電流Ｉdsがド
レイン・ソース通路を＋Vat からこの領域の端子Ｒへに
流れる。信号ＶGSを有効にするため、ドレインとソース
の間の MOSFET １の固有な抵抗Ｒdon は無限からミリオ
ームの範囲の極度に低い値まで減少する。
【００３３】SCR１５あるいはトライアック１５′が阻
止されている間、案内回路１６は零あるいは負になる信
号電圧Ｖgsを出力しない時には、ドレインとソースの間
の抵抗は再び無限になり、 MOSFET １を流れる電流が阻
止される。 MOSFET １を流れる電流が止まると、SCR あ
るいはトライアックを流れる電流も無くなり、SCR ある
いはトライアックも動作しなくなる。従って、 MOSFET
を非動作トリガに対して保護することが復帰する。
止されている間、案内回路１６は零あるいは負になる信
号電圧Ｖgsを出力しない時には、ドレインとソースの間
の抵抗は再び無限になり、 MOSFET １を流れる電流が阻
止される。 MOSFET １を流れる電流が止まると、SCR あ
るいはトライアックを流れる電流も無くなり、SCR ある
いはトライアックも動作しなくなる。従って、 MOSFET
を非動作トリガに対して保護することが復帰する。
【００３４】図８Ａは低い反転電流Ｉrec が、どのよう
に MOSFET １の固有なダイオードＤsdを流れるかを示
す。この電流は SCR１５あるいはトライアック１５′の
電位バリヤを再形成するために必要であり、トライアッ
ク１５′に対して示してある。この反転電流が MOSFET
に危険であると見なされるなら、 MOSFET の本来のダイ
オードＤsdに平行に外部ダイオード１７を設けるとよい
（図８Ｂ）。
に MOSFET １の固有なダイオードＤsdを流れるかを示
す。この電流は SCR１５あるいはトライアック１５′の
電位バリヤを再形成するために必要であり、トライアッ
ク１５′に対して示してある。この反転電流が MOSFET
に危険であると見なされるなら、 MOSFET の本来のダイ
オードＤsdに平行に外部ダイオード１７を設けるとよい
（図８Ｂ）。
【００３５】もちろん、ダイオード５はインバータによ
って供給される誘導性負荷に対して使用されるバイパス
ダイオードを表す。誘導性負荷による反転電流の再循環
期間にあって、ダイオード５の陽極と陰極の間の電圧低
下が 0.7ボルトの最大値となる。これに関連してトライ
アック１５′は１ボルト以上の電圧低下を有するので、
トライアック１５′が非作動が保証される（図９Ａと図
９Ｂを参照）。
って供給される誘導性負荷に対して使用されるバイパス
ダイオードを表す。誘導性負荷による反転電流の再循環
期間にあって、ダイオード５の陽極と陰極の間の電圧低
下が 0.7ボルトの最大値となる。これに関連してトライ
アック１５′は１ボルト以上の電圧低下を有するので、
トライアック１５′が非作動が保証される（図９Ａと図
９Ｂを参照）。
【００３６】この発明によれば、トライアックあるいは
SCRを案内するのに、異なる３つの方法を使用できる。
これ等は、 − MOSFET の案内ユニットによりトリガを行う −遅れたトリガを行う −条件付きのトリガを行う である。
SCRを案内するのに、異なる３つの方法を使用できる。
これ等は、 − MOSFET の案内ユニットによりトリガを行う −遅れたトリガを行う −条件付きのトリガを行う である。
【００３７】MOSFET の案内ユニットによるトリガに
は、図１０Ａと図１０Ｂを参照しよう。ここでは、 MOS
FET のタイミング回路からの信号が抵抗６０を介して発
光ダイオード６１に印加される。このダイオード６１
は、光電絶縁体で周知のように回路６２をトリガする。
もちろん、ユニット６２は SCR１５あるいはトライアッ
ク１５′をトリガする。抵抗２０は光増幅器６２を横切
って接続されている。図１２Ａと図１２Ｂは光電結合の
他の形態を示す。
は、図１０Ａと図１０Ｂを参照しよう。ここでは、 MOS
FET のタイミング回路からの信号が抵抗６０を介して発
光ダイオード６１に印加される。このダイオード６１
は、光電絶縁体で周知のように回路６２をトリガする。
もちろん、ユニット６２は SCR１５あるいはトライアッ
ク１５′をトリガする。抵抗２０は光増幅器６２を横切
って接続されている。図１２Ａと図１２Ｂは光電結合の
他の形態を示す。
【００３８】MOSFET のタイミング回路で SCRあるいは
トライアックをトリガするには、案内部１１と SCR１５
あるいはトライアック１５′のゲートの間に異なった三
つのタイプの結合を使用できる。直結は、抵抗１８が導
通状態で、ダイオード１９が0V に接続され、SCR ある
いはトライアックがトリガできない場合、ダイオード１
９を介して抵抗６３とトランジスタ１８からなる分圧器
で行える。しかし、トランジスタ１８が阻止されている
場合、ゲート１５は抵抗１８とダイオード１９を経由し
て＋Vat によってトリガされる（図１１Ａと図１１
Ｂ）。図４Ａに示すように、変圧器回路を利用して、機
械的な結合も行える。
トライアックをトリガするには、案内部１１と SCR１５
あるいはトライアック１５′のゲートの間に異なった三
つのタイプの結合を使用できる。直結は、抵抗１８が導
通状態で、ダイオード１９が0V に接続され、SCR ある
いはトライアックがトリガできない場合、ダイオード１
９を介して抵抗６３とトランジスタ１８からなる分圧器
で行える。しかし、トランジスタ１８が阻止されている
場合、ゲート１５は抵抗１８とダイオード１９を経由し
て＋Vat によってトリガされる（図１１Ａと図１１
Ｂ）。図４Ａに示すように、変圧器回路を利用して、機
械的な結合も行える。
【００３９】光電結合は既に説明した。ツエナーダイオ
ード２１に直列にされた抵抗２０を有する図１２Ａと図
１２Ｂに示す改良により、ツエナーダイオードの電圧が
コンデンサ２２を充電でき、 SCR１５あるいはトライア
ック１５′をトリガして導通状態にする光電発光部、つ
まりＬＥＤ２３に供給できる。
ード２１に直列にされた抵抗２０を有する図１２Ａと図
１２Ｂに示す改良により、ツエナーダイオードの電圧が
コンデンサ２２を充電でき、 SCR１５あるいはトライア
ック１５′をトリガして導通状態にする光電発光部、つ
まりＬＥＤ２３に供給できる。
【００４０】ブリッジ２０，２１と２２で遅延する電流
は無視できる。過渡現象により MOSFET が誤ってトリガ
されても、ブリッジのアームの他の MOSFET に何ら損傷
を与えない。
は無視できる。過渡現象により MOSFET が誤ってトリガ
されても、ブリッジのアームの他の MOSFET に何ら損傷
を与えない。
【００４１】図１３Ａと図１３Ｂの回路は遅延するトリ
ガを保証する。 SCR１５あるいはトライアック１５′の
ゲートは＋Vat から抵抗２０を介して供給される弛緩発
振器２４によって案内される。しかし、この発振器は、
MOSFET １がトリガされた場合にのみ、機能し、これは
過渡現象が存在する場合に生じる。しかし、一度出力が
供給されると、過渡現象の平均期間に比べて長い時間間
隔Ｔr が経過した後のみに、SCR あるいはトライアック
をトリガできるパルスを発生する。
ガを保証する。 SCR１５あるいはトライアック１５′の
ゲートは＋Vat から抵抗２０を介して供給される弛緩発
振器２４によって案内される。しかし、この発振器は、
MOSFET １がトリガされた場合にのみ、機能し、これは
過渡現象が存在する場合に生じる。しかし、一度出力が
供給されると、過渡現象の平均期間に比べて長い時間間
隔Ｔr が経過した後のみに、SCR あるいはトライアック
をトリガできるパルスを発生する。
【００４２】弛緩発振器は DIAC, UCT等の回路に基づい
ている。図１４は、他のブリッジアームの上部 MOSFET
が導通状態で、一方の分岐路のトライアック１５′ある
いは１５″のトリガを阻止する接続を使用する、条件付
きでトリガするためで、単相インバータに適用できる回
路を示す。
ている。図１４は、他のブリッジアームの上部 MOSFET
が導通状態で、一方の分岐路のトライアック１５′ある
いは１５″のトリガを阻止する接続を使用する、条件付
きでトリガするためで、単相インバータに適用できる回
路を示す。
【００４３】MOSFET １と４あるいは３と２が自動的に
導通状態になる場合に、インバータは真価を発揮する。
MOSFET ４は零ボルトの端子Ｓで信号案内１４により導
通状態になる。ダイオード２６′と抵抗２７′を経由し
て、トライアック１５′のゲート（トライアックの陰極
は＋Vat に接続されている) はトリガさせない電流にま
で達する。トリガに必要なより高い電圧が印加される時
のみ、トライアックが導通状態になる。
導通状態になる場合に、インバータは真価を発揮する。
MOSFET ４は零ボルトの端子Ｓで信号案内１４により導
通状態になる。ダイオード２６′と抵抗２７′を経由し
て、トライアック１５′のゲート（トライアックの陰極
は＋Vat に接続されている) はトリガさせない電流にま
で達する。トリガに必要なより高い電圧が印加される時
のみ、トライアックが導通状態になる。
【００４４】
【発明の効果】以上説明したように、この発明による M
OSFET または IGBT インバータにより、従来技術に見ら
れる難点を排除でき。そして、比較的低コストである
が、効率が高く、過渡現象による MOSFET の誤った作動
を排除できるか、最小にできる。
OSFET または IGBT インバータにより、従来技術に見ら
れる難点を排除でき。そして、比較的低コストである
が、効率が高く、過渡現象による MOSFET の誤った作動
を排除できるか、最小にできる。
【図１】単相系で MOSFET のタイミングを制御する制御
器の出力端が MOSFET の制御回路に接続し、 MOSFET を
使用する従来技術の電子インバータの回路図である。
器の出力端が MOSFET の制御回路に接続し、 MOSFET を
使用する従来技術の電子インバータの回路図である。
【図２】３相インバータであるが、簡単のためタイミン
グ回路の出力端が個々の MOSFET 制御回路に接続させて
いない図１と同様な回路図である。
グ回路の出力端が個々の MOSFET 制御回路に接続させて
いない図１と同様な回路図である。
【図３】この発明で解決される問題を説明するために使
用する図１と図２の回路で使用されるような MOSFET の
ブリッジの一つアームの詳細回路図である。
用する図１と図２の回路で使用されるような MOSFET の
ブリッジの一つアームの詳細回路図である。
【図４】MOSFET のタイミング回路の絶縁を示す二種の
回路図である。
回路図である。
【図５】この発明の原理を説明する MOSFET の等価回路
である。
である。
【図６】それぞれ SCRあるいはトライアックを使用する
この発明により改良されたインバータのアームの回路図
である。
この発明により改良されたインバータのアームの回路図
である。
【図７】例えば図６Ａの回路の SCRに対して MOSFET の
ゲートに加わる信号を表す波形図である。
ゲートに加わる信号を表す波形図である。
【図８】この発明によるインバータの MOSFET の過渡動
作を防止する保護電圧バリヤを与える反転電流の発生を
示す等価回路であり、図８Ｂの回路では更に外部ダイオ
ードがある。
作を防止する保護電圧バリヤを与える反転電流の発生を
示す等価回路であり、図８Ｂの回路では更に外部ダイオ
ードがある。
【図９】トライアックの両端の電圧が１ボルトになる
と、トライアックを非導通にする条件を示す図である。
と、トライアックを非導通にする条件を示す図である。
【図１０】この発明による光電絶縁回路のそれぞれ SCR
とトライアックの保護素子を示す回路図である。
とトライアックの保護素子を示す回路図である。
【図１１】分圧器を介する直結を使用するこの発明によ
る SCRとトライアックの保護系の回路図である。
る SCRとトライアックの保護系の回路図である。
【図１２】光電結合を利用し、それぞれ SCRとトライア
ックを使用する回路の回路図である。
ックを使用する回路の回路図である。
【図１３】それぞれ、図１２Ａと図１２Ｂの回路の詳細
回路図である。
回路図である。
【図１４】トライアックの誤ったトリガを防止し、ブリ
ッジのアームを保護する単相インバータの回路図であ
る。
ッジのアームを保護する単相インバータの回路図であ
る。
１，２，３，４ MOSFET あるいは IGBT ５，６，７，８ 逆流防止ダイオード １０ タイミング回路 １１，１２，１３，１４，１６ 案内ユニット １５ SCR １５′ トライアック
Claims (10)
- 【請求項１】 交流入力端と直流出力端を有する整流回
路網、 前記直流出力端の間に接続され、ソース、ドレインおよ
びゲート端子を有する２つの電界効果トランジスタを含
み、各アームの２つの電界効果トランジスタのソース端
子とドレイン端子が直列に接続され、各アームが交流負
荷に接続する出力端を有する複数のアーム、 各アームの前記電界効果トランジスタの一方を周期的に
交互に導通状態にして、前記負荷に交流を流すため、前
記電界効果トランジスタのゲートに接続されたタイミン
グ手段、 前記電界効果トランジスタの各々の両端に接続されてい
る各１個の保護ダイオード、 前記アームの各々の電界効果トランジスタの一つと前記
直流出力端とに直列であり、各電界効果トランジスタに
付属する各１個のゲートトリガできる電流制御素子、お
よび電流制御素子が指定されている電界効果トランジス
タの要求される導電状態期間の間のみ周期的に電流制御
素子をトリガして導通状態にする前記ゲートトリガ可能
な電流制御素子用の案内回路、から成ることを特徴とす
る電子インバータ。 - 【請求項２】 前記案内回路は各電界効果トランジスタ
の導通状態の開始に応答して前記電流制御素子をトリガ
するタイミング手段に接続していることを特徴とする請
求項１に記載のインバータ。 - 【請求項３】 前記案内回路は各電界効果トランジスタ
の導通状態の開始に遅延を持って応答することを特徴と
する請求項１に記載のインバータ。 - 【請求項４】 他方の電流制御素子に指定されている他
方のアームの電界効果トランジスタが導通状態になった
時、一方のアームの電界効果トランジスタに指定されて
いる電流制御素子のトリガを防止する条件付きトリガ手
段を有することを特徴とする請求項１に記載のインバー
タ。 - 【請求項５】 前記パイロット回路は主要なトリガ電位
を必要として、それ故に前記電流制御素子の誤ったトリ
ガを防止することを特徴とする請求項１に記載のインバ
ータ。 - 【請求項６】 前記電流制御素子は酸化金属半導体電界
効果トランジスタであることを特徴とする請求項１に記
載のインバータ。 - 【請求項７】 前記電流制御素子は前記直流出力端の正
の端子と各酸化金属半導体電界効果トランジスタとの間
に配設されていることを特徴とする請求項６に記載のイ
ンバータ。 - 【請求項８】 前記電流制御素子の各々はシリコン制御
整流器（SCR)であることを特徴とする請求項７に記載の
インバータ。 - 【請求項９】 前記電流制御素子の各々はトライアック
であることを特徴とする請求項７に記載のインバータ。 - 【請求項１０】 前記電界効果トランジスタは絶縁ゲー
トバイポーラトランジスタであることを特徴とする請求
項１に記載のインバータ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT93A000249 | 1993-02-11 | ||
| IT93BO000249A IT1266376B1 (it) | 1993-05-31 | 1993-05-31 | Perfezionamento nei sistemi di pilotaggio degli inverter elettronici. |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07250483A true JPH07250483A (ja) | 1995-09-26 |
Family
ID=11339104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6117229A Withdrawn JPH07250483A (ja) | 1993-05-31 | 1994-05-30 | 電子インバータの案内系 |
Country Status (13)
| Country | Link |
|---|---|
| US (1) | US5859769A (ja) |
| EP (1) | EP0627808B1 (ja) |
| JP (1) | JPH07250483A (ja) |
| AT (1) | ATE141726T1 (ja) |
| BR (1) | BR9401748A (ja) |
| DE (1) | DE69400389T2 (ja) |
| DK (1) | DK0627808T3 (ja) |
| ES (1) | ES2093506T3 (ja) |
| FI (1) | FI942521A (ja) |
| GR (1) | GR3021728T3 (ja) |
| IT (1) | IT1266376B1 (ja) |
| NO (1) | NO941994L (ja) |
| PL (1) | PL173992B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019115030A (ja) * | 2017-12-20 | 2019-07-11 | 富士電機株式会社 | 電流遮断器 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6111329A (en) * | 1999-03-29 | 2000-08-29 | Graham; Gregory S. | Armature for an electromotive device |
| EP1045501A3 (en) * | 1999-04-14 | 2003-02-12 | GATE S.p.A. | A piloting circuit for an inductive load, in particular for a dc electric motor |
| US6873085B2 (en) * | 2001-05-16 | 2005-03-29 | G & G Technology, Inc. | Brushless motor |
| US20040071003A1 (en) * | 2002-09-04 | 2004-04-15 | G & G Technology, Inc. | Split phase polyphase inverter |
| DE102006049507B4 (de) * | 2006-10-17 | 2016-05-25 | Sew-Eurodrive Gmbh & Co Kg | Anlage und Verfahren zum Betreiben einer Anlage |
| DK2908036T3 (da) * | 2014-02-18 | 2016-05-30 | Möhlenhoff GmbH | Omskiftningsarrangement til indstilling af en ventil |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5194529A (ja) * | 1975-02-15 | 1976-08-19 | ||
| CA1143787A (en) * | 1978-09-21 | 1983-03-29 | Richard H. Baker | Bridge converter circuit |
| DE3101484A1 (de) * | 1981-01-19 | 1982-08-05 | Siemens Ag | Schaltungsanordnung fuer einen drehstromumrichter |
| DE3229426A1 (de) * | 1982-08-05 | 1984-02-09 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Reihenschaltung zweier leistungs-halbleiterschalter |
| DE3240778A1 (de) * | 1982-11-04 | 1984-05-10 | Siemens AG, 1000 Berlin und 8000 München | Elektronischer schalter |
| US4686618A (en) * | 1986-03-17 | 1987-08-11 | General Electric Company | Fault protection for GTO voltage-source inverters |
| JPH06100889B2 (ja) * | 1987-12-21 | 1994-12-12 | 株式会社日立製作所 | 駆動回路 |
| DE3743436C1 (de) * | 1987-12-21 | 1989-05-11 | Siemens Ag | Schaltentlasteter,verlustarmer Dreipunktwechselrichter |
| JP2664927B2 (ja) * | 1988-04-25 | 1997-10-22 | 日本電気株式会社 | 信号発生回路 |
| JP2585739B2 (ja) * | 1988-08-12 | 1997-02-26 | 株式会社日立製作所 | 電力変換装置 |
| US5383109A (en) * | 1993-12-10 | 1995-01-17 | University Of Colorado | High power factor boost rectifier apparatus |
-
1993
- 1993-05-31 IT IT93BO000249A patent/IT1266376B1/it active IP Right Grant
-
1994
- 1994-05-27 DK DK94830256.7T patent/DK0627808T3/da active
- 1994-05-27 AT AT94830256T patent/ATE141726T1/de not_active IP Right Cessation
- 1994-05-27 ES ES94830256T patent/ES2093506T3/es not_active Expired - Lifetime
- 1994-05-27 DE DE69400389T patent/DE69400389T2/de not_active Expired - Fee Related
- 1994-05-27 EP EP94830256A patent/EP0627808B1/en not_active Expired - Lifetime
- 1994-05-30 NO NO941994A patent/NO941994L/no unknown
- 1994-05-30 JP JP6117229A patent/JPH07250483A/ja not_active Withdrawn
- 1994-05-30 FI FI942521A patent/FI942521A/fi unknown
- 1994-05-30 BR BR9401748A patent/BR9401748A/pt not_active Application Discontinuation
- 1994-05-31 PL PL94303656A patent/PL173992B1/pl unknown
-
1996
- 1996-07-15 US US08/680,105 patent/US5859769A/en not_active Expired - Fee Related
- 1996-11-20 GR GR960403123T patent/GR3021728T3/el unknown
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019115030A (ja) * | 2017-12-20 | 2019-07-11 | 富士電機株式会社 | 電流遮断器 |
Also Published As
| Publication number | Publication date |
|---|---|
| FI942521A (fi) | 1994-12-01 |
| BR9401748A (pt) | 1994-12-06 |
| EP0627808B1 (en) | 1996-08-21 |
| GR3021728T3 (en) | 1997-02-28 |
| PL173992B1 (pl) | 1998-05-29 |
| EP0627808A2 (en) | 1994-12-07 |
| ATE141726T1 (de) | 1996-09-15 |
| ITBO930249A0 (it) | 1993-05-31 |
| ITBO930249A1 (it) | 1994-12-01 |
| PL303656A1 (en) | 1994-12-12 |
| NO941994L (no) | 1994-12-01 |
| DE69400389D1 (de) | 1996-09-26 |
| IT1266376B1 (it) | 1996-12-27 |
| EP0627808A3 (en) | 1995-03-22 |
| FI942521A0 (fi) | 1994-05-30 |
| DE69400389T2 (de) | 1997-03-27 |
| US5859769A (en) | 1999-01-12 |
| DK0627808T3 (da) | 1996-12-23 |
| ES2093506T3 (es) | 1996-12-16 |
| NO941994D0 (no) | 1994-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4870555A (en) | High-efficiency DC-to-DC power supply with synchronous rectification | |
| US4706177A (en) | DC-AC inverter with overload driving capability | |
| US7355368B2 (en) | Efficient in-rush current limiting circuit with dual gated bidirectional hemts | |
| US10033378B2 (en) | Apparatus and method for solid state power control of current load | |
| US6351397B1 (en) | Protection apparatus and protection method of PWM cycloconverter | |
| EP2747260B1 (en) | Method for operating an electrical power rectifier, and an electrical power rectifier | |
| US8730699B2 (en) | Current-source power converter using normally-on field effect transistors | |
| WO2000041293A1 (fr) | Dispositif onduleur | |
| US20030086231A1 (en) | Power conversion apparatus | |
| JPH07250483A (ja) | 電子インバータの案内系 | |
| US11489333B2 (en) | Inrush current limiting transformer energization apparatuses, methods, systems, and technique | |
| CA2106504C (en) | Conversion apparatus | |
| JPH05219752A (ja) | 電力変換装置の短絡保護装置 | |
| KR0133530B1 (ko) | 구동회로 | |
| JP3558324B2 (ja) | 電圧駆動型素子のゲート駆動装置 | |
| Prigmore et al. | An IGCT-based electronic circuit breaker design for a 12.47 kV distribution system | |
| US6377482B1 (en) | Device and method for line-voltage dependent thyristor controlled pre-charging of output capacitors in a three-level pulse rectifier system | |
| JP2002247865A (ja) | 交流チョッパ装置 | |
| JP2019153976A (ja) | 直流遮断器 | |
| KR20190116261A (ko) | 차단 회로용 전원 공급 회로 | |
| JP6869625B2 (ja) | 電力変換装置 | |
| US6356060B1 (en) | Switching circuit and method for use in a switching circuit | |
| Baharom et al. | Development of a Gate Drive with Overcurrent Protection Circuit using IR2110 for Fast Switching Half-Bridge Converter | |
| JPH0884479A (ja) | スイッチング回路の安全装置 | |
| JP2001007691A (ja) | 交流２線式スイッチの電源制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010731 |