JPH07249555A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH07249555A JPH07249555A JP3730794A JP3730794A JPH07249555A JP H07249555 A JPH07249555 A JP H07249555A JP 3730794 A JP3730794 A JP 3730794A JP 3730794 A JP3730794 A JP 3730794A JP H07249555 A JPH07249555 A JP H07249555A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- substrate
- semiconductor device
- compound semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【目的】 熱歪みによる影響を低減し、プロセスの制御
性を良くし、歩留まりの高い半導体装置及びその製造方
法を提供する。 【構成】 異種半導体基板を直接接着させることにより
作製される半導体装置において、異種半導体基板の内の
一方のＳｉ基板１上に形成される化合物半導体の多結晶
層からなる歪吸収層２と、この歪吸収層２上に接合され
るもう一方の半導体基板であるＩｎＰ層５／ＧａＩｎＡ
ｓＰ層４が積層された化合物半導体多層基板６とを設け
る。
性を良くし、歩留まりの高い半導体装置及びその製造方
法を提供する。 【構成】 異種半導体基板を直接接着させることにより
作製される半導体装置において、異種半導体基板の内の
一方のＳｉ基板１上に形成される化合物半導体の多結晶
層からなる歪吸収層２と、この歪吸収層２上に接合され
るもう一方の半導体基板であるＩｎＰ層５／ＧａＩｎＡ
ｓＰ層４が積層された化合物半導体多層基板６とを設け
る。
Description
【０００１】
【産業上の利用分野】本発明は、異なる半導体材料を集
積一体化することにより作製される半導体装置及びその
製造方法に関するものである。
積一体化することにより作製される半導体装置及びその
製造方法に関するものである。
【０００２】
【従来の技術】従来、この種の半導体装置としては、Ｉ
ｎＰとＳｉのような異種半導体材料の集積一体化を実現
するために、基板を直接接着させる技術を用いている
（例えば、既に、本願出願人にかかる特願平４−２４０
５６５号として提案している）。この基板の直接接着
は、まず、接着させようとしている両基板の表面を洗浄
処理した後、基板の鏡面同士を接触させ、４５０〜７０
０℃程度の温度で熱処理を施すことによって実現され
る。
ｎＰとＳｉのような異種半導体材料の集積一体化を実現
するために、基板を直接接着させる技術を用いている
（例えば、既に、本願出願人にかかる特願平４−２４０
５６５号として提案している）。この基板の直接接着
は、まず、接着させようとしている両基板の表面を洗浄
処理した後、基板の鏡面同士を接触させ、４５０〜７０
０℃程度の温度で熱処理を施すことによって実現され
る。
【０００３】この方法によれば、異種半導体基板上の結
晶成長技術によって得られる半導体単結晶より、格子欠
陥の少ない結晶を得ることが可能となる。
晶成長技術によって得られる半導体単結晶より、格子欠
陥の少ない結晶を得ることが可能となる。
【０００４】
【発明が解決しようとする課題】しかしながら、異種半
導体基板は異なる熱膨張係数を持つので、熱処理を行う
ことにより、熱歪みがかかり、基板の一部にクラックが
生じたり、部分的に基板が剥がれるなどの現象が起こ
り、プロセスの制御性が良くないという問題があった。
導体基板は異なる熱膨張係数を持つので、熱処理を行う
ことにより、熱歪みがかかり、基板の一部にクラックが
生じたり、部分的に基板が剥がれるなどの現象が起こ
り、プロセスの制御性が良くないという問題があった。
【０００５】本発明は、以上述べた熱歪みによる影響を
低減し、プロセスの制御性を良くし、歩留まりの高い半
導体装置及びその製造方法を提供することを目的とす
る。
低減し、プロセスの制御性を良くし、歩留まりの高い半
導体装置及びその製造方法を提供することを目的とす
る。
【０００６】
【課題を解決するための手段】本発明は、上記目的を達
成するために、異種半導体基板を直接接着させることに
より作製される半導体装置において、前記異種半導体基
板の内の一方の半導体基板上に形成される化合物半導体
の多結晶層からなる歪吸収層と、この歪吸収層上に接合
されるもう一方の半導体基板である化合物半導体多層基
板とを設けるようにしたものである。
成するために、異種半導体基板を直接接着させることに
より作製される半導体装置において、前記異種半導体基
板の内の一方の半導体基板上に形成される化合物半導体
の多結晶層からなる歪吸収層と、この歪吸収層上に接合
されるもう一方の半導体基板である化合物半導体多層基
板とを設けるようにしたものである。
【０００７】また、異種半導体基板を直接接着させるこ
とにより作製される半導体装置の製造方法において、接
着される両半導体基板の少なくとも一方の表面に化合物
半導体の多結晶層からなる歪吸収層を形成する工程と、
この歪吸収層の表面及びもう一方の化合物半導体多層基
板の表面処理を行う工程と、その表面処理を施された面
を直接接着させる工程とを施すようにしたものである。
とにより作製される半導体装置の製造方法において、接
着される両半導体基板の少なくとも一方の表面に化合物
半導体の多結晶層からなる歪吸収層を形成する工程と、
この歪吸収層の表面及びもう一方の化合物半導体多層基
板の表面処理を行う工程と、その表面処理を施された面
を直接接着させる工程とを施すようにしたものである。
【０００８】
【作用】本発明によれば、例えば、図１に示すように、
Ｓｉ基板１上に低温で成長させた多結晶歪吸収層２を形
成した後に、別途用意したＩｎＰ基板３上にＩｎＰ層５
／ＧａＩｎＡｓＰ層４が形成された化合物半導体多層基
板６と直接接着するようにしたので、ＳｉとＩｎＰの熱
膨張係数の違いによる熱歪みによる影響を低減させ、か
つ、接着工程に必要な熱処理の温度を下げることができ
る。
Ｓｉ基板１上に低温で成長させた多結晶歪吸収層２を形
成した後に、別途用意したＩｎＰ基板３上にＩｎＰ層５
／ＧａＩｎＡｓＰ層４が形成された化合物半導体多層基
板６と直接接着するようにしたので、ＳｉとＩｎＰの熱
膨張係数の違いによる熱歪みによる影響を低減させ、か
つ、接着工程に必要な熱処理の温度を下げることができ
る。
【０００９】これにより、クラックや剥がれのない高歩
留まりの接着プロセスが可能となり、また、処理温度の
低温化により、予め作りつけてあるデバイスの特性劣化
の少ない、良質な異種半導体集積型デバイスを作製する
ことができる。
留まりの接着プロセスが可能となり、また、処理温度の
低温化により、予め作りつけてあるデバイスの特性劣化
の少ない、良質な異種半導体集積型デバイスを作製する
ことができる。
【００１０】
【実施例】以下、本発明の実施例について図を参照しな
がら詳細に説明する。図１は本発明の第１の実施例を示
す半導体装置の製造工程断面図である。ここでは、一つ
の例として、Ｓｉ基板と、ＩｎＰ基板上にＩｎＰ層／Ｇ
ａＩｎＡｓＰ層を有する化合物半導体多層基板とを直接
接着させる場合を示す。
がら詳細に説明する。図１は本発明の第１の実施例を示
す半導体装置の製造工程断面図である。ここでは、一つ
の例として、Ｓｉ基板と、ＩｎＰ基板上にＩｎＰ層／Ｇ
ａＩｎＡｓＰ層を有する化合物半導体多層基板とを直接
接着させる場合を示す。
【００１１】（１）まず、図１（ａ）に示すように、Ｓ
ｉ基板１上に有機金属気相成長法（ＭＯＣＶＤ）などを
用いて、多結晶歪吸収層２を結晶成長させる。この多結
晶歪吸収層２の材質としては、４５０℃程度の低温で結
晶成長させたＩｎＰが好適である。通常、ＩｎＰの半導
体単結晶を成長させる場合、成長温度は６５０℃程度に
設定される。成長温度がこれ以下の場合は、結晶性が悪
くなり、４５０℃程度だと多結晶になる。この多結晶層
はその層内に多くの粒界を含んでいるため、層内部で変
形を生じやすく、そのために歪みを吸収する効果があ
る。この後に行う直接接着を好適に実現するためには、
この歪吸収層の表面は鏡面である必要があり、そのため
に平坦性の優れたＭＯＣＶＤ法で結晶成長させることが
望ましい。平坦性に優れた方法であればＭＯＣＶＤ法で
なくても良い。
ｉ基板１上に有機金属気相成長法（ＭＯＣＶＤ）などを
用いて、多結晶歪吸収層２を結晶成長させる。この多結
晶歪吸収層２の材質としては、４５０℃程度の低温で結
晶成長させたＩｎＰが好適である。通常、ＩｎＰの半導
体単結晶を成長させる場合、成長温度は６５０℃程度に
設定される。成長温度がこれ以下の場合は、結晶性が悪
くなり、４５０℃程度だと多結晶になる。この多結晶層
はその層内に多くの粒界を含んでいるため、層内部で変
形を生じやすく、そのために歪みを吸収する効果があ
る。この後に行う直接接着を好適に実現するためには、
この歪吸収層の表面は鏡面である必要があり、そのため
に平坦性の優れたＭＯＣＶＤ法で結晶成長させることが
望ましい。平坦性に優れた方法であればＭＯＣＶＤ法で
なくても良い。
【００１２】また、平坦性に優れた方法で結晶成長させ
ても、多結晶層の厚みが厚くなると、表面の平坦性が悪
くなり、鏡面でなくなる傾向があるので、多結晶歪吸収
層の厚みは、１０００Å以下であることが望ましい。つ
まり、薄膜であることが望ましい。この多結晶歪吸収層
２は、また接着層としての役割も果たすので、比較的低
温で、反応性が強いものが、後の接着を実現するに際し
て都合が良い。Ｓｉは熱的に非常に安定なので、この用
途に向かない。
ても、多結晶層の厚みが厚くなると、表面の平坦性が悪
くなり、鏡面でなくなる傾向があるので、多結晶歪吸収
層の厚みは、１０００Å以下であることが望ましい。つ
まり、薄膜であることが望ましい。この多結晶歪吸収層
２は、また接着層としての役割も果たすので、比較的低
温で、反応性が強いものが、後の接着を実現するに際し
て都合が良い。Ｓｉは熱的に非常に安定なので、この用
途に向かない。
【００１３】ここで使用するＩｎＰは、４５０℃程度で
表面からのＰの離脱、及びＩｎの表面マイグレーション
が起き、反応性が高いので、本発明の目的に適する。ま
た、ＧａＡｓ等の他の化合物半導体も、上述のような反
応性が高ければ、多結晶の歪吸収層として用いることが
できる。更に、従来使われている半田材などの金属をこ
の層の代わりに使用すると、金属が光を遮るので、デバ
イスの応用上、使用できない場合が多い。
表面からのＰの離脱、及びＩｎの表面マイグレーション
が起き、反応性が高いので、本発明の目的に適する。ま
た、ＧａＡｓ等の他の化合物半導体も、上述のような反
応性が高ければ、多結晶の歪吸収層として用いることが
できる。更に、従来使われている半田材などの金属をこ
の層の代わりに使用すると、金属が光を遮るので、デバ
イスの応用上、使用できない場合が多い。
【００１４】また、エポキシ樹脂等の透明な材質の使用
も考えられるが、その場合は、電気的導通を得ることが
できず、これも応用上、使用が限られている。本発明に
よる多結晶歪吸収層を用いれば、光を遮ることなく、か
つ電気的導通も得られる点で、半田剤、エポキシ樹脂等
に比べて大きな利点がある。 （２）次に、図１（ｂ）に示すように、ＩｎＰ基板３上
にＩｎＰ層５／ＧａＩｎＡｓＰ層４が積層された化合物
半導体多層基板６を別途用意する。
も考えられるが、その場合は、電気的導通を得ることが
できず、これも応用上、使用が限られている。本発明に
よる多結晶歪吸収層を用いれば、光を遮ることなく、か
つ電気的導通も得られる点で、半田剤、エポキシ樹脂等
に比べて大きな利点がある。 （２）次に、図１（ｂ）に示すように、ＩｎＰ基板３上
にＩｎＰ層５／ＧａＩｎＡｓＰ層４が積層された化合物
半導体多層基板６を別途用意する。
【００１５】（３）次に、図１（ｃ）に示すように、多
結晶歪吸収（ＩｎＰ）層２の表面をＨ2 ＳＯ4 ：Ｈ
2 Ｏ：Ｈ2 Ｏ2 ＝３：１：１の混合液、及びＨＦで処理
し、水洗いを行う。 （４）同様に、図１（ｄ）に示すように、化合物半導体
多層基板６の表面、つまり、ＩｎＰ層５の表面を、Ｈ2
ＳＯ4 ：Ｈ2 Ｏ：Ｈ2 Ｏ2 ＝３：１：１の混合液、及び
ＨＦで処理し、水洗いを行う。
結晶歪吸収（ＩｎＰ）層２の表面をＨ2 ＳＯ4 ：Ｈ
2 Ｏ：Ｈ2 Ｏ2 ＝３：１：１の混合液、及びＨＦで処理
し、水洗いを行う。 （４）同様に、図１（ｄ）に示すように、化合物半導体
多層基板６の表面、つまり、ＩｎＰ層５の表面を、Ｈ2
ＳＯ4 ：Ｈ2 Ｏ：Ｈ2 Ｏ2 ＝３：１：１の混合液、及び
ＨＦで処理し、水洗いを行う。
【００１６】（５）その後、両基板をスピン乾燥し、図
１（ｅ）に示すように、室温大気中で両基板の鏡面同士
を接触させる。 （６）最後に、図１（ｆ）に示すように、Ｈ2 雰囲気中
で４５０℃〜５５０℃程度の温度で熱処理して、目的と
する直接接着を完了する。ここで、上述のように、Ｉｎ
Ｐは４５０℃程度で表面の反応性が高くなるので、４５
０℃〜５５０℃程度の温度で十分良好な接着を得ること
ができる。
１（ｅ）に示すように、室温大気中で両基板の鏡面同士
を接触させる。 （６）最後に、図１（ｆ）に示すように、Ｈ2 雰囲気中
で４５０℃〜５５０℃程度の温度で熱処理して、目的と
する直接接着を完了する。ここで、上述のように、Ｉｎ
Ｐは４５０℃程度で表面の反応性が高くなるので、４５
０℃〜５５０℃程度の温度で十分良好な接着を得ること
ができる。
【００１７】なお、上記先行技術の場合は、Ｓｉの表面
とＩｎＰ表面を直接接着する場合は、Ｓｉの表面が非常
に安定なため、表面での原子再配列が起き難く、比較的
高い温度でないと十分な接着が行われ難い。それに比べ
て、本発明による方法では、ＩｎＰ同士の間での接着に
なるので、比較的低い４５０〜５５０℃の温度で十分な
接着が得られるという利点もある。
とＩｎＰ表面を直接接着する場合は、Ｓｉの表面が非常
に安定なため、表面での原子再配列が起き難く、比較的
高い温度でないと十分な接着が行われ難い。それに比べ
て、本発明による方法では、ＩｎＰ同士の間での接着に
なるので、比較的低い４５０〜５５０℃の温度で十分な
接着が得られるという利点もある。
【００１８】また、このような直接接着によらず、例え
ば、Ｓｉ基板上にＩｎＰ単結晶を成長させる技術によっ
ては、格子欠陥が多いという問題以外にも、ＩｎＰ単結
晶を成長させるために、６５０℃程度まで温度を上げな
くてはならず、プロセス温度の低温化という点で結晶成
長による異種半導体集積技術より、本発明の方法のほう
が優れているといえる。
ば、Ｓｉ基板上にＩｎＰ単結晶を成長させる技術によっ
ては、格子欠陥が多いという問題以外にも、ＩｎＰ単結
晶を成長させるために、６５０℃程度まで温度を上げな
くてはならず、プロセス温度の低温化という点で結晶成
長による異種半導体集積技術より、本発明の方法のほう
が優れているといえる。
【００１９】図２は本発明の第２の実施例を示す半導体
装置の製造工程断面図である。 （１）まず、図２（ａ）に示すように、Ｓｉ基板１１上
に有機金属気相成長法（ＭＯＣＶＤ）などを用いて、多
結晶歪吸収層１２を結晶成長させる。この多結晶歪吸収
層１２の材質としては、４５０℃程度の低温で結晶成長
させたＧａＡｓが好適である。
装置の製造工程断面図である。 （１）まず、図２（ａ）に示すように、Ｓｉ基板１１上
に有機金属気相成長法（ＭＯＣＶＤ）などを用いて、多
結晶歪吸収層１２を結晶成長させる。この多結晶歪吸収
層１２の材質としては、４５０℃程度の低温で結晶成長
させたＧａＡｓが好適である。
【００２０】なお、多結晶層の厚みが厚くなると、表面
の平坦性が悪くなり、鏡面でなくなる傾向があるので、
多結晶歪吸収層１２の厚みは１０００Å以下であること
が望ましい。つまり、薄膜であることが望ましい。この
多結晶歪吸収層１２は、また接着層としての役割も果た
すので、比較的低温で、反応性が強いものが、後の接着
を実現するに際して都合が良い。
の平坦性が悪くなり、鏡面でなくなる傾向があるので、
多結晶歪吸収層１２の厚みは１０００Å以下であること
が望ましい。つまり、薄膜であることが望ましい。この
多結晶歪吸収層１２は、また接着層としての役割も果た
すので、比較的低温で、反応性が強いものが、後の接着
を実現するに際して都合が良い。
【００２１】（２）次に、図２（ｂ）に示すように、Ｇ
ａＡｓ基板１３上にＡｌＧａＡｓ層１６／ＧａＡｓ層１
５／ＡｌＧａＡｓ層１４が形成された化合物半導体多層
基板１７を別途用意する。 （３）次に、図２（ｃ）に示すように、多結晶歪吸収
（ＧａＡｓ）層１２の表面をＨ2 ＳＯ4 ：Ｈ2 Ｏ：Ｈ2
Ｏ2 ＝３：１：１の混合液、及びＨＦで処理し、水洗い
を行う。
ａＡｓ基板１３上にＡｌＧａＡｓ層１６／ＧａＡｓ層１
５／ＡｌＧａＡｓ層１４が形成された化合物半導体多層
基板１７を別途用意する。 （３）次に、図２（ｃ）に示すように、多結晶歪吸収
（ＧａＡｓ）層１２の表面をＨ2 ＳＯ4 ：Ｈ2 Ｏ：Ｈ2
Ｏ2 ＝３：１：１の混合液、及びＨＦで処理し、水洗い
を行う。
【００２２】（４）同様に、図２（ｄ）に示すように、
化合物半導体多層基板１７の表面、つまり、ＡｌＧａＡ
ｓ層１６の表面を、Ｈ2 ＳＯ4 ：Ｈ2 Ｏ：Ｈ2 Ｏ2 ＝
３：１：１の混合液で処理し、水洗いを行う。 （５）その後、両基板をスピン乾燥し、図２（ｅ）に示
すように、室温大気中で両基板の鏡面同士を接触させ
る。
化合物半導体多層基板１７の表面、つまり、ＡｌＧａＡ
ｓ層１６の表面を、Ｈ2 ＳＯ4 ：Ｈ2 Ｏ：Ｈ2 Ｏ2 ＝
３：１：１の混合液で処理し、水洗いを行う。 （５）その後、両基板をスピン乾燥し、図２（ｅ）に示
すように、室温大気中で両基板の鏡面同士を接触させ
る。
【００２３】（６）最後に、Ｈ2 雰囲気中で４５０℃〜
５５０℃程度の温度で熱処理して、目的とする直接接着
を完了する。なお、上記実施例における化合物半導体多
層基板６，１７は一例にすぎず、表面を鏡面とすること
ができるものであれば、他の材料からなる多層の化合物
半導体基板を用いることができることは言うまでもな
い。
５５０℃程度の温度で熱処理して、目的とする直接接着
を完了する。なお、上記実施例における化合物半導体多
層基板６，１７は一例にすぎず、表面を鏡面とすること
ができるものであれば、他の材料からなる多層の化合物
半導体基板を用いることができることは言うまでもな
い。
【００２４】このように構成される異種半導体集積型デ
バイスは、例えば、半導体レーザ等の発光素子として用
いることができる。なお、本発明は上記実施例に限定さ
れるものではなく、本発明の趣旨に基づいて種々の変形
が可能であり、これらを本発明の範囲から排除するもの
ではない。
バイスは、例えば、半導体レーザ等の発光素子として用
いることができる。なお、本発明は上記実施例に限定さ
れるものではなく、本発明の趣旨に基づいて種々の変形
が可能であり、これらを本発明の範囲から排除するもの
ではない。
【００２５】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、半導体（Ｓｉ）基板上に低温で成長させた多結
晶歪吸収層を形成した後に、別途用意した化合物半導体
多層基板と直接接着するようにしたので、半導体（Ｓ
ｉ）基板と化合物半導体多層基板の熱膨張係数の違いに
よる熱歪みによる影響を低減させ、かつ、接着工程に必
要な熱処理の温度を下げることができる。
よれば、半導体（Ｓｉ）基板上に低温で成長させた多結
晶歪吸収層を形成した後に、別途用意した化合物半導体
多層基板と直接接着するようにしたので、半導体（Ｓ
ｉ）基板と化合物半導体多層基板の熱膨張係数の違いに
よる熱歪みによる影響を低減させ、かつ、接着工程に必
要な熱処理の温度を下げることができる。
【００２６】これにより、クラックや剥がれのない高歩
留まりの接着プロセスが可能となり、また、処理温度の
低温化により、予め作りつけてあるデバイスの特性劣化
の少ない、良質な異種半導体集積型デバイスを作製する
ことができる。
留まりの接着プロセスが可能となり、また、処理温度の
低温化により、予め作りつけてあるデバイスの特性劣化
の少ない、良質な異種半導体集積型デバイスを作製する
ことができる。
【図１】本発明の第１の実施例を示す半導体装置の製造
工程断面図である。
工程断面図である。
【図２】本発明の第２の実施例を示す半導体装置の製造
工程断面図である。
工程断面図である。
１，１１ Ｓｉ基板 ２，１２ 多結晶歪吸収層 ３ ＩｎＰ基板 ４ ＧａＩｎＡｓＰ層 ５ ＩｎＰ層 ６，１７ 化合物半導体多層基板 １３ ＧａＡｓ基板 １４ ＡｌＧａＡｓ層 １５ ＧａＡｓ層 １６ ＡｌＧａＡｓ層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 上條 健 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内
Claims (7)
- 【請求項１】 異種半導体基板を直接接着させることに
より作製される半導体装置において、（ａ）前記異種半
導体基板の内の一方の半導体基板上に形成される化合物
半導体の多結晶層からなる歪吸収層と、（ｂ）該歪吸収
層上に接合されるもう一方の半導体基板である化合物半
導体多層基板とを有する半導体装置。 - 【請求項２】 前記異種半導体基板はＳｉ基板と多層の
化合物半導体層を有するＩｎＰ基板である請求項１記載
の半導体装置。 - 【請求項３】 前記異種半導体基板はＳｉ基板と多層の
化合物半導体層を有するＧａＡｓ基板である請求項１記
載の半導体装置。 - 【請求項４】 前記多層の化合物半導体層はＩｎＰ／Ｇ
ａＩｎＡｓＰ／ＩｎＰまたはＡｌＧａＡｓ／ＧａＡｓ／
ＡｌＧａＡｓ／ＧａＡｓからなる請求項１記載の半導体
装置。 - 【請求項５】 異種半導体基板を直接接着させることに
より作製される半導体装置の製造方法において、（ａ）
接着される両半導体基板の少なくとも一方の表面に化合
物半導体の多結晶層からなる歪吸収層を形成する工程
と、（ｂ）該歪吸収層の表面及びもう一方の化合物半導
体多層基板の表面処理を行う工程と、（ｃ）その表面処
理を施された面を直接接着させる工程とを施すことを特
徴とする半導体装置の製造方法。 - 【請求項６】 前記歪吸収層は多結晶化合物半導体層を
４５０℃程度の低温で結晶成長させる請求項５記載の半
導体装置の製造方法。 - 【請求項７】 前記直接接着工程は４５０〜５５０℃と
比較的低い温度で行うことを特徴とする請求項５又は６
記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3730794A JPH07249555A (ja) | 1994-03-08 | 1994-03-08 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3730794A JPH07249555A (ja) | 1994-03-08 | 1994-03-08 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07249555A true JPH07249555A (ja) | 1995-09-26 |
Family
ID=12494046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3730794A Pending JPH07249555A (ja) | 1994-03-08 | 1994-03-08 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07249555A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004001495A2 (fr) * | 2002-06-21 | 2003-12-31 | Asulab S.A. | Cellule d'affichage, notamment a cristal liquide, ou cellule photovoltaique comprenant des moyens pour sa connexion a un circuit electronique de commande |
-
1994
- 1994-03-08 JP JP3730794A patent/JPH07249555A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004001495A2 (fr) * | 2002-06-21 | 2003-12-31 | Asulab S.A. | Cellule d'affichage, notamment a cristal liquide, ou cellule photovoltaique comprenant des moyens pour sa connexion a un circuit electronique de commande |
| EP1376212A1 (fr) * | 2002-06-21 | 2004-01-02 | Asulab S.A. | Cellule d'affichage, notamment à cristal liquide, ou cellule photovoltaique comprenant des moyens pour sa connexion à électronique de commande |
| WO2004001495A3 (fr) * | 2002-06-21 | 2004-03-04 | Asulab Sa | Cellule d'affichage, notamment a cristal liquide, ou cellule photovoltaique comprenant des moyens pour sa connexion a un circuit electronique de commande |
| US7826023B2 (en) | 2002-06-21 | 2010-11-02 | Asulab S.A. | Display cell, in particular liquid crystal, or photovoltaic cell comprising means for connection to an electronic control circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6210479B1 (en) | Product and process for forming a semiconductor structure on a host substrate | |
| US6274518B1 (en) | Method for producing a group III nitride compound semiconductor substrate | |
| US7078318B2 (en) | Method for depositing III-V semiconductor layers on a non-III-V substrate | |
| JPH07307259A (ja) | Ｓｉ基板上化合物半導体積層構造の製造方法 | |
| JPH0794420A (ja) | 化合物半導体結晶基板の製造方法 | |
| JP2002053399A (ja) | 窒化物半導体基板の製造方法および窒化物半導体基板 | |
| JP2557546B2 (ja) | 半導体装置の製造方法 | |
| JPH07249555A (ja) | 半導体装置及びその製造方法 | |
| JPH02194519A (ja) | 複合半導体基板およびその製造方法 | |
| JP2003068593A (ja) | 半導体積層基板およびその製造方法 | |
| JPH10229218A (ja) | 窒化物半導体基板の製造方法および窒化物半導体基板 | |
| US5855954A (en) | Composite structure for manufacturing a microelectronic component and a process for manufacturing the composite structure | |
| JP2624119B2 (ja) | 複合型半導体積層構造の製造方法 | |
| JP2608658B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0963951A (ja) | 半導体基板の製造方法及び半導体装置の製造方法 | |
| JP2002151409A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS6066811A (ja) | 化合物半導体装置の製造方法 | |
| JP2002134422A (ja) | 窒化物半導体膜の製造方法および窒化物半導体基板の製造方法 | |
| JPH01218009A (ja) | 結晶成長方法 | |
| KR100425092B1 (ko) | 실리콘 컴플라이언트 기판 제조방법 | |
| JP2608443B2 (ja) | 半導体ウエハの製造方法 | |
| JPH0770473B2 (ja) | 半導体基板の製造方法 | |
| JPS6398120A (ja) | 結晶成長方法 | |
| JPH01189909A (ja) | 複合半導体基板 | |
| JP3300857B2 (ja) | 貼り合わせ半導体ウエハ及びその製造方法 |