JPH07245720A - Filter circuit device - Google Patents
Filter circuit deviceInfo
- Publication number
- JPH07245720A JPH07245720A JP6033401A JP3340194A JPH07245720A JP H07245720 A JPH07245720 A JP H07245720A JP 6033401 A JP6033401 A JP 6033401A JP 3340194 A JP3340194 A JP 3340194A JP H07245720 A JPH07245720 A JP H07245720A
- Authority
- JP
- Japan
- Prior art keywords
- histograph
- signal
- output
- circuit
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Picture Signal Circuits (AREA)
- Facsimile Image Signal Circuits (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、映像信号などの信号に
含まれるノイズを除去するフィルタ回路装置に関するも
のである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a filter circuit device for removing noise contained in signals such as video signals.
【０００２】[0002]
【従来の技術】図７は、映像信号に重畳されたノイズ信
号を除去する従来のフィルタ回路装置を示している。図
７において、１は映像信号源、２は伝搬ノイズ源であ
り、映像信号源１から出力される映像信号に伝搬ノイズ
源２のノイズが加算回路３で加算される。図７は、映像
信号源１と伝搬ノイズ源２とを模擬的に分けて示してい
るが、車載用テレビジョン受信機などでは、受信映像信
号にマルチパスノイズやフェージングによるノイズなど
が重畳されるものである。図７において、４は映像信号
の周波数帯域を通過させるローパスフィルタであり、ノ
イズが重畳された映像信号をローパスフィルタ４を通過
させることにより、映像信号の周波数帯域より低い周波
数のノイズが除去されるものである。2. Description of the Related Art FIG. 7 shows a conventional filter circuit device for removing a noise signal superimposed on a video signal. In FIG. 7, 1 is a video signal source, 2 is a propagation noise source, and the noise of the propagation noise source 2 is added to the video signal output from the video signal source 1 by the addition circuit 3. FIG. 7 shows the video signal source 1 and the propagation noise source 2 in a simulated manner, but in a vehicle-mounted television receiver or the like, multipath noise or noise due to fading is superimposed on the received video signal. It is a thing. In FIG. 7, reference numeral 4 is a low-pass filter that passes the frequency band of the video signal. By passing the video signal on which noise is superimposed through the low-pass filter 4, noise of a frequency lower than the frequency band of the video signal is removed. It is a thing.
【０００３】[0003]
【発明が解決しようとする課題】しかしながら、上記従
来例のように信号に重畳されたノイズを除去するため
に、ローパスフィルタを使用する場合、信号の周波数帯
域内のノイズを除去することができない問題があるとと
もに、ローパスフィルタを使用することにより、信号の
位相遅れや信号の立ち上がり特性に歪みが発生する問題
があった。However, when a low-pass filter is used to remove the noise superimposed on the signal as in the above-mentioned conventional example, the noise in the frequency band of the signal cannot be removed. In addition, there is a problem in that the use of the low-pass filter causes phase delay of the signal and distortion of the rising characteristic of the signal.
【０００４】本発明は、上記従来の問題点を解消するも
のであり、信号の周波数帯域内のノイズを除去すること
ができ、また信号の位相遅れ、信号の立ち上がり特性に
おける歪みが発生しないフィルタ回路装置を提供するこ
とを目的とするものである。The present invention solves the above-mentioned conventional problems and is capable of removing noise in the frequency band of a signal, and does not cause phase delay of the signal or distortion in the rising characteristics of the signal. The purpose is to provide a device.
【０００５】[0005]
【課題を解決するための手段】本発明は、上記目的を達
成するために、ディジタル信号をヒストグラフデータに
変換するヒストグラフ変換手段と、上記ヒストグラフ変
換手段で変換された上記ヒストグラフデータを遅延手段
で遅延させたデータと遅延させる前のデータとをビット
毎に比較し、比較結果が同一ならばそのまま出力し、比
較結果が同一でないなら前回の結果を出力するフィルタ
手段と、上記フィルタ手段の出力を逆ヒストグラフ変換
する逆ヒストグラフ変換手段とを具備したことを特徴と
するものである。In order to achieve the above object, the present invention provides a histograph conversion means for converting a digital signal into histograph data, and a delay means for delaying the histograph data converted by the histograph conversion means. The data delayed by and the data before being delayed are compared bit by bit, and if the comparison result is the same, it is output as it is, and if the comparison result is not the same, the previous result is output, and the output of the filter means. And an inverse histograph converting means for performing an inverse histograph conversion.
【０００６】[0006]
【作用】本発明は上記のような構成であり、ノイズが重
畳された信号が入力されると、ヒストグラフ変換手段に
よりヒストグラフデータに変換され、フィルタ手段で
は、ヒストグラフデータを任意ビット遅延したデータと
遅延させる前のデータとを各ビット毎比較し、比較結果
が同一（０と０、または１と１）であれば、そのまま
（０または１）を出力し、比較結果が同一でない（０と
１、または１と０）ならば、前回の比較結果を出力す
る。次にフィルタ手段の出力が逆ヒストグラフ変換手段
で逆変換されて出力されるものであり、ノイズが重畳さ
れたディジタル信号を上記各手段で処理することによ
り、ノイズが除去されるものである。The present invention has the above-described structure. When a signal on which noise is superimposed is input, it is converted into histograph data by histograph conversion means, and the histograph data is delayed by arbitrary bits in the filter means. And the data before being delayed are compared for each bit, and if the comparison result is the same (0 and 0, or 1 and 1), the value (0 or 1) is output as it is, and the comparison result is not the same (0 and 0). If 1 or 1 and 0), the previous comparison result is output. Next, the output of the filter means is inversely transformed by the inverse histograph transforming means and output, and the noise is removed by processing the digital signal on which the noise is superimposed by each of the above means.
【０００７】[0007]
【実施例】以下に本発明の一実施例について図１ととも
に説明する。図１において、１は映像信号源、２は伝搬
ノイズ源、３は加算回路であり、図１では模擬的に映像
信号源１と伝搬ノイズ源２とを分け、加算回路３で映像
信号にノイズが重畳されるように図示している。５はノ
イズが重畳されたアナログ映像信号をディジタル信号に
変換するアナログ・ディジタル変換回路（Ａ／Ｄ変換回
路）、６はＡ／Ｄ変換回路５から出力される２進数のデ
ィジタル信号をヒストグラフデータに変換するヒストグ
ラフ変換回路であり、このヒストグラフ変換回路６は表
１に示す２進数−ヒストグラフデータ変換テーブルに従
って２進数を棒グラフデータ（ヒストグラフデータ）に
変換するものである。DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to FIG. In FIG. 1, reference numeral 1 is a video signal source, 2 is a propagation noise source, and 3 is an adding circuit. In FIG. 1, the video signal source 1 and the propagation noise source 2 are simulated and noise is added to the video signal by the adding circuit 3. Are superposed. Reference numeral 5 is an analog / digital conversion circuit (A / D conversion circuit) for converting an analog video signal on which noise is superimposed into a digital signal, and 6 is histograph data of a binary digital signal output from the A / D conversion circuit 5. The histograph conversion circuit 6 converts the binary number into bar graph data (histograph data) according to the binary number-histograph data conversion table shown in Table 1.
【０００８】[0008]
【表１】 [Table 1]
【０００９】図１において、７はフィルタ回路であり、
このフィルタ回路７は表２に示す変換をヒストグラフデ
ータの各横並びのビットについて行うものである。表２
においてｔiは時刻を示し、またｔi-1は、アナログ信号
をサンプリングする周期をＴとしたときｔi−ｔi-1＝Ｔ
となる時刻を示すものである。In FIG. 1, 7 is a filter circuit,
The filter circuit 7 performs the conversion shown in Table 2 for each horizontally arranged bit of histograph data. Table 2
, T i indicates the time, and t i−1 is t i −t i−1 = T, where T is the cycle of sampling the analog signal.
It shows the time when.
【００１０】また、表２のＱjiは、時刻ｔiにサンプリ
ングされたディジタル信号Ｄiをヒストグラフ変換した
結果を示している。よって引数ｉはサンプリング時刻を
示し、引数ｊはヒストグラフのレベルを示すものであ
る。Further, Q ji in Table 2 shows the result of the histogram conversion of the digital signal D i sampled at the time t i . Therefore, the argument i indicates the sampling time, and the argument j indicates the level of the histograph.
【００１１】[0011]
【表２】 [Table 2]
【００１２】図１において、８は逆ヒストグラフ変換回
路であり、前記フィルタ回路７でフィルタリングしたデ
ータを表３に示す逆ヒストグラフ変換テーブルに従って
２進数に変換するものである。なお、表３に示すテーブ
ルは、表１に示すヒストグラフ変換テーブルに対して逆
のテーブルである。In FIG. 1, reference numeral 8 denotes an inverse histograph conversion circuit, which converts the data filtered by the filter circuit 7 into a binary number according to the inverse histograph conversion table shown in Table 3. The table shown in Table 3 is the reverse table to the histograph conversion table shown in Table 1.
【００１３】[0013]
【表３】 [Table 3]
【００１４】図１において、９は逆ヒストグラフ変換回
路８で変換された逆ヒストグラフデータをアナログ信号
に変換するディジタル・アナログ変換回路である。In FIG. 1, reference numeral 9 is a digital-analog converter circuit for converting the inverse histograph data converted by the inverse histograph converter circuit 8 into an analog signal.
【００１５】次に上記実施例の動作について説明する。
図２（Ａ）はノイズが重畳された結果急峻に変化する部
分を有するアナログ信号であり、このアナログ信号がア
ナログ・ディジタル変換回路５に入力されディジタル信
号に変換される。このアナログ信号を、時刻ｔ1、ｔ2、
ｔ3、ｔ4、ｔ5、ｔ6、ｔ7、ｔ8、ｔ9、ｔ10でＡ／Ｄ変
換した結果を表４に（Ａ／Ｄ変換値）として示す。Next, the operation of the above embodiment will be described.
FIG. 2A shows an analog signal having a portion that changes abruptly as a result of superposition of noise, and this analog signal is input to the analog / digital conversion circuit 5 and converted into a digital signal. This analog signal is transmitted at times t 1 , t 2 ,
The results of A / D conversion at t 3 , t 4 , t 5 , t 6 , t 7 , t 8 , t 9 , and t 10 are shown in Table 4 as (A / D conversion value).
【００１６】表４の（ヒストグラフ変換値）は、表４に
示す（Ａ／Ｄ変換値）をヒストグラフ変換回路６でヒス
トグラフ変換した結果を示している。例えば、表４にお
ける時刻ｔ4の（Ａ／Ｄ変換値）（0 0 1 1)は、表１の
テーブルに従って変換され、ヒストグラフ変換値(0 0 0
0 0 0 0 0 0 0 0 0 0 1 1 1)になる。なお、表
４においてヒストグラフ変換値は下位８ビットのみを示
し、上位８ビットは省略している。The (histograph conversion value) of Table 4 shows the result of the histograph conversion of the (A / D conversion value) shown in Table 4 by the histograph conversion circuit 6. For example, at time t 4 in Table 4 (A / D conversion value) (0 0 1 1) is converted in accordance with Table 1 table, Hisutogurafu conversion value (0 0 0
0 0 0 0 0 0 0 0 0 0 1 1 1). In Table 4, the histogram conversion value shows only the lower 8 bits, and the upper 8 bits are omitted.
【００１７】[0017]
【表４】 [Table 4]
【００１８】表５は、表４における（ヒストグラフ変換
値）をフィルタ回路７でフィルタリングした結果を（フ
ィルタリング結果）として示している。フィルタ回路７
での変換は表２に従って行われるものであり、例えば表
５における（ヒストグラフ変換値）の最下位ビットの時
刻ｔ4における変換は、時刻ｔ4の値は「１」、時刻ｔ 3
の値は「１」であるため、時刻ｔ4における（フィルタ
リング結果）は「１」となるものであり、表５における
（ヒストグラフ変換値）の各時刻においてビット毎に同
様のフィルタリング変換を行った結果は、表５に（フィ
ルタリング結果）として示す通りである。Table 5 shows the (histograph conversion in Table 4
The result of filtering the value) by the filter circuit 7 is
Filtering result). Filter circuit 7
Conversion is performed according to Table 2.
When the least significant bit of (histograph converted value) in 5
Tick tFourAt time tFourValue is "1", time t 3
Since the value of is 1, the time tFourIn (filter
The ring result) is “1”, and
Same for each bit at each time of (Histtograph conversion value)
The results of filtering conversion like
It is as shown as the result of the filtering).
【００１９】[0019]
【表５】 [Table 5]
【００２０】フィルタ回路７の出力は逆ヒストグラフ変
換回路８に入力され、表３に示すテーブルに従って変換
される。表６は、表５に示す（フィルタリング結果）を
逆ヒストグラフ変換した結果を示している。なお、表６
に示すテーブルは、表１に示すヒストグラフ変換テーブ
ルに対して逆のテーブルである。The output of the filter circuit 7 is input to the inverse histograph conversion circuit 8 and converted according to the table shown in Table 3. Table 6 shows the result of inverse histogram conversion of the (filtering result) shown in Table 5. Table 6
The table shown in is a reverse table to the histograph conversion table shown in Table 1.
【００２１】[0021]
【表６】 [Table 6]
【００２２】逆ヒストグラフ変換回路８で変換されて出
力されたディジタル信号は、図１のディジタル・アナロ
グ変換回路９でアナログ信号に変換されて出力されるも
のである。図２（Ｂ）はディジタル・アナログ変換回路
９の出力を示している。本実施例によれば、図２（Ａ）
に示すノイズが重畳されたアナログ信号が、図２（Ｂ）
に示すように、ノイズが除去された信号が得られるもの
である。The digital signal converted and output by the inverse histograph conversion circuit 8 is converted into an analog signal by the digital / analog conversion circuit 9 of FIG. 1 and output. FIG. 2B shows the output of the digital-analog conversion circuit 9. According to this embodiment, FIG.
The analog signal on which the noise shown in Fig. 2 is superimposed is shown in Fig. 2 (B).
As shown in, a signal from which noise is removed can be obtained.
【００２３】図３（Ａ）は、破線で示す矩形の信号にノ
イズが重畳された信号を示し、また図３（Ｂ）は、上記
実施例のフィルタ回路装置で処理して出力された信号を
示している。図３からも明らかなように、上記実施例に
よれば、矩形波信号に重畳されている急峻に変化するノ
イズが除去され、本来の矩形波信号に近い波形が得られ
るものである。FIG. 3A shows a signal in which noise is superimposed on a rectangular signal indicated by a broken line, and FIG. 3B shows a signal processed and output by the filter circuit device of the above embodiment. Shows. As is apparent from FIG. 3, according to the above-described embodiment, the steeply changing noise superimposed on the rectangular wave signal is removed, and a waveform close to the original rectangular wave signal is obtained.
【００２４】図４は、図１におけるフィルタ回路７の１
ビット分の回路を示している。図４において、１０、１
３は１サンプリング遅延回路、１１、１５は論理積回
路、１２、１４は論理和回路である。信号線１６より入
力された信号は、１サンプリング遅延回路１０により遅
延された信号と論理積回路１１により論理積が計算され
るとともに、論理和回路１２により論理和が計算され
る。論理積回路１１の出力と１サンプリング遅延手段１
３の出力は、論理和回路１４で論理和が計算され、また
論理和回路３６の出力と論理和回路１４の出力は論理積
回路１５で論理積が計算され、出力線１７を介して出力
されるものである。図４に示すフィルタ回路７の入出力
の関係は表２に示す通りであり、１サンプリング前のデ
ータ（時刻ｔ i-1のデータ）と時刻ｔiにおける入力デー
タが（０，０）の場合の出力は（０）、（０，１）また
は（１，０）の場合には前回の値が出力され、また
（１，１）の場合の出力は（１）となるものである。FIG. 4 is a circuit diagram of the filter circuit 7 of FIG.
A circuit for bits is shown. In FIG. 4, 10, 1
3 is a 1-sampling delay circuit, 11 and 15 are logical product times
Paths 12, 14 are OR circuits. Input from signal line 16
The input signal is delayed by the 1-sampling delay circuit 10.
A logical product is calculated by the delayed signal and the logical product circuit 11.
At the same time, the logical sum is calculated by the logical sum circuit 12.
It Output of AND circuit 11 and 1 sampling delay means 1
The output of 3 is ORed by the OR circuit 14,
The output of the logical sum circuit 36 and the output of the logical sum circuit 14 are logical products.
The logical product is calculated in the circuit 15 and output through the output line 17.
It is what is done. Input / output of the filter circuit 7 shown in FIG.
The relationship is as shown in Table 2.
Data (time t i-1Data) and time tiInput data in
When the data is (0,0), the output is (0), (0,1)
Is (1,0), the previous value is output, and
In the case of (1,1), the output is (1).
【００２５】図５は前記ヒストグラフ変換回路６の一例
を示している。このヒストグラフ変換回路６は、Ａ／Ｄ
変換回路５から出力され入力端１８に入力される４ビッ
ト（Ｄ0，Ｄ1，Ｄ2，Ｄ3）の２進数を表１に示すヒスト
グラフデータに変換して出力端１９（ＤＨ0，ＤＨ1，Ｄ
Ｈ2，・・・・・ＤＨE，ＤＨF）に出力するものであ
り、ＮＯＲ回路２０とＯＲ回路２１とで構成される。FIG. 5 shows an example of the histograph conversion circuit 6. This histograph conversion circuit 6 has an A / D
The 4-bit (D 0 , D 1 , D 2 , D 3 ) binary number output from the conversion circuit 5 and input to the input terminal 18 is converted into histograph data shown in Table 1 and output terminal 19 (DH 0 , DH 1 , D
H 2 , ... DH E , DH F ) and is composed of a NOR circuit 20 and an OR circuit 21.
【００２６】図６は前記逆ヒストグラフ変換回路８の一
例を示している。この逆ヒストグラフ変換回路８は、フ
ィルタ回路７から出力され入力端２２に入力されるヒス
トグラフデータを４ビットの２進数に変換して出力端
（Ｄ0，Ｄ1，Ｄ2，Ｄ3）２３に出力するものであり、Ａ
ＮＤ回路２４とＯＲ回路２５とで構成されている。FIG. 6 shows an example of the inverse histograph conversion circuit 8. The inverse histograph conversion circuit 8 converts the histograph data output from the filter circuit 7 and input to the input end 22 into a 4-bit binary number, and outputs it (D 0 , D 1 , D 2 , D 3 ) 23. Output to
It is composed of an ND circuit 24 and an OR circuit 25.
【００２７】上記実施例によれば、信号の周波数帯域内
のノイズを除去することができ、また信号の位相遅れ、
信号の立ち上がり特性における歪みが発生しない利点を
有するものである。また、上記実施例のアナログ・ディ
ジタル変換回路５、ヒストグラフ変換回路６、フィルタ
回路７、逆ヒストグラフ変換回路８、ディジタル・アナ
ログ変換回路９は、すべてディジタル回路で構成できる
ため、ディスクリート部品を用いることなく、集積回路
化できるものである。According to the above embodiment, noise in the frequency band of the signal can be removed, and the phase delay of the signal,
This has the advantage that no distortion occurs in the rising characteristics of the signal. Further, since the analog / digital conversion circuit 5, the histograph conversion circuit 6, the filter circuit 7, the inverse histograph conversion circuit 8, and the digital / analog conversion circuit 9 of the above-described embodiment can all be configured by digital circuits, there is no need to use discrete parts. , Which can be integrated into a circuit.
【００２８】[0028]
【発明の効果】本発明は、上記のような構成であり、本
発明によれば、信号の周波数帯域内のノイズを除去する
ことができるとともに、信号の位相遅れが無く、信号の
立ち上がり特性に歪みが発生しないフィルタリングを行
うことができる利点を有するものである。The present invention has the above-described structure. According to the present invention, noise in the frequency band of a signal can be removed, there is no phase delay of the signal, and the rising characteristics of the signal are improved. This has the advantage that filtering can be performed without distortion.
【図１】本発明の一実施例におけるフィルタ回路装置の
ブロック図FIG. 1 is a block diagram of a filter circuit device according to an embodiment of the present invention.
【図２】同実施例のフィルタ回路装置における入力波形
および出力波形を示す図FIG. 2 is a diagram showing an input waveform and an output waveform in the filter circuit device of the embodiment.
【図３】同実施例のフィルタ回路装置における他の入力
波形及び出力波形を示す図FIG. 3 is a diagram showing another input waveform and an output waveform in the filter circuit device of the same embodiment.
【図４】同実施例のフィルタ回路装置のフィルタ回路の
ブロック図FIG. 4 is a block diagram of a filter circuit of the filter circuit device according to the embodiment.
【図５】同実施例のフィルタ回路装置のヒストグラフ変
換回路の電気回路図FIG. 5 is an electric circuit diagram of a histograph conversion circuit of the filter circuit device of the embodiment.
【図６】同実施例のフィルタ回路装置の逆ヒストグラフ
変換回路の電気回路図FIG. 6 is an electric circuit diagram of an inverse histograph conversion circuit of the filter circuit device of the embodiment.
【図７】従来のフィルタ回路装置のブロック図FIG. 7 is a block diagram of a conventional filter circuit device.
５ アナログ・ディジタル変換回路 ６ ヒストグラフ変換回路 ７ フィルタ回路 ８ 逆ヒストグラフ変換回路 ９ ディジタル・アナログ変換回路 5 analog / digital conversion circuit 6 histograph conversion circuit 7 filter circuit 8 inverse histograph conversion circuit 9 digital / analog conversion circuit
Claims (2)
変換するヒストグラフ変換手段と、上記ヒストグラフ変
換手段で変換された上記ヒストグラフデータを遅延手段
で遅延させたデータと遅延させる前のデータとをビット
毎に比較し、比較結果が同一ならばそのまま出力し、比
較結果が同一でないなら前回の結果を出力するフィルタ
手段と、上記フィルタ手段の出力を逆ヒストグラフ変換
する逆ヒストグラフ変換手段とを具備してなるフィルタ
回路装置。1. A histograph converting means for converting a digital signal into histograph data, and data for delaying the histograph data converted by the histograph converting means by delay means and data before being delayed for each bit. If the comparison results are the same, the comparison result is output as it is, and if the comparison results are not the same, the previous result is output, and a filter having an inverse histograph conversion means for performing an inverse histograph conversion on the output of the filter means. Circuit device.
るアナログ・ディジタル変換手段と、上記アナログ・デ
ィジタル変換手段から出力されるディジタル信号をヒス
トグラフデータに変換するヒストグラフ変換手段と、上
記ヒストグラフ変換手段で変換された上記ヒストグラフ
データを遅延手段で遅延させたデータと遅延させる前の
データとをビット毎に比較し、比較結果が同一ならばそ
のまま出力し、比較結果が同一でないなら前回の結果を
出力するフィルタ手段と、上記フィルタ手段の出力を逆
ヒストグラフ変換する逆ヒストグラフ変換手段と、上記
逆ヒストグラフ変換手段の出力をアナログ信号に変換す
るディジタル・アナログ変換手段とを具備してなるフィ
ルタ回路装置。2. An analog / digital conversion means for converting an analog signal into a digital signal, a histograph conversion means for converting a digital signal output from the analog / digital conversion means into histograph data, and conversion by the histograph conversion means. The above-described histograph data is compared bit by bit with the data delayed by the delay means and the data before being delayed, and if the comparison result is the same, it is output as it is, and if the comparison result is not the same, the previous result is output. A filter circuit device comprising: filter means, inverse histograph conversion means for inverse histograph converting the output of the filter means, and digital-analog conversion means for converting the output of the inverse histograph conversion means into an analog signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03340194A JP3236440B2 (en) | 1994-03-03 | 1994-03-03 | Filter circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03340194A JP3236440B2 (en) | 1994-03-03 | 1994-03-03 | Filter circuit device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07245720A true JPH07245720A (en) | 1995-09-19 |
| JP3236440B2 JP3236440B2 (en) | 2001-12-10 |
Family
ID=12385581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03340194A Expired - Fee Related JP3236440B2 (en) | 1994-03-03 | 1994-03-03 | Filter circuit device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3236440B2 (en) |
-
1994
- 1994-03-03 JP JP03340194A patent/JP3236440B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3236440B2 (en) | 2001-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5068716A (en) | Sampling rate converter | |
| US6275836B1 (en) | Interpolation filter and method for switching between integer and fractional interpolation rates | |
| US6437827B1 (en) | Filtering video signals containing chrominance information | |
| JPS63138570A (en) | Signal recording device | |
| JPH07235861A (en) | Sampling frequency conversion method of using weighted average | |
| JP3236440B2 (en) | Filter circuit device | |
| JP2000307384A (en) | Digital filter, oversampling analog/digital or digital/ analog converting device using the same | |
| US8379740B2 (en) | Wide-band signal processor | |
| JPH0330574A (en) | Pseudo half tone binarization device | |
| JPH09238363A (en) | Digital color encoder | |
| EP1570574B1 (en) | Multirate filter and a display system and a mobile telephone comprising said multirate filter | |
| JPH02211720A (en) | A/d converting device | |
| JPH0683439B2 (en) | Digital sample frequency reduction device | |
| JPH05292133A (en) | Digital demodulation circuit | |
| JPH03249847A (en) | Modulation/demodulation device | |
| JP2576120B2 (en) | D / A converter | |
| JPH0515087B2 (en) | ||
| JP2002300224A (en) | Receiver | |
| JPH06223174A (en) | Image reducing circuit | |
| KR100289404B1 (en) | Apparatus and method for reducing pattern jitter by using quasi locally symmetric wave signal | |
| JP2973736B2 (en) | CODEC for digital telephone | |
| JP3127526B2 (en) | Digital / analog converter | |
| JP2563277B2 (en) | Video signal processing device | |
| JP2002185323A (en) | Sampling device | |
| JP2000004266A (en) | Digital demodulation circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080928 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080928 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090928 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090928 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |