JP3127526B2 - Digital / analog converter - Google Patents

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【産業上の利用分野】この発明は、デジタルオーディオ
機器において、デジタル信号処理回路の後段に接続され
るデジタル／アナログ変換器に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital / analog converter connected to a stage subsequent to a digital signal processing circuit in digital audio equipment.

【０００２】[0002]

【従来の技術】デジタルオ―ディオ機器に於けるデジタ
ル／アナログ変換は、デジタル信号処理回路からのＮビ
ットのデジタル信号をアナログ信号（アナログ階段波）
に変換し、ＬＰＦ（ロ―パスフィルタ）を介してアナロ
グ値に変換する構成になっている。しかし、従来技術に
於いて、ＬＰＦに入力されるアナログ信号の高周波成分
は多く、ＬＰＦによる高周波成分カットは必要不可欠で
ある。現在、オ―バ―サンプリング等の技術が導入さ
れ、ＬＰＦの高周波成分カットの負担を軽減することが
実施されているが、ＬＰＦによる聴感上の品質低下、即
ち、位相特性の劣化による歪、遅延時間の増大は防ぎよ
うもない。2. Description of the Related Art Digital / analog conversion in digital audio equipment is performed by converting an N-bit digital signal from a digital signal processing circuit into an analog signal (analog staircase wave).
To an analog value via an LPF (low-pass filter). However, in the related art, there are many high-frequency components of an analog signal input to the LPF, and high-frequency component cut by the LPF is indispensable. At present, techniques such as oversampling have been introduced to reduce the burden of cutting the high-frequency components of the LPF, but the quality of the audibility due to the LPF is reduced, that is, distortion and delay due to deterioration of the phase characteristic are reduced. The increase in time cannot be prevented.

【０００３】[0003]

【発明が解決しようとする課題】この発明は、デジタル
信号からアナログ信号に変換する最初の段階で、高周波
成分を除去し後段ＬＰＦの負担を極度に低減もしくは省
略することを可能にし、聴感上の品質を大幅に向上させ
ることができるデジタル／アナログ変換器の提供を課題
とする。SUMMARY OF THE INVENTION The present invention makes it possible to remove high-frequency components at the first stage of conversion from a digital signal to an analog signal, thereby extremely reducing or omitting the burden on the latter-stage LPF. An object of the present invention is to provide a digital / analog converter capable of greatly improving quality.

【０００４】[0004]

【課題を解決するための手段】上記課題を解決すべく、In order to solve the above problems,

【０００５】本発明に係わる一のデジタル／アナログ変
換器は、デジタル信号処理回路の各サンプリング点のＮ
ビット・デジタルデ―タを偶数番目と奇数番目とに分離
してサンプルし、偶数番目をサンプルしたデ―タ列の奇
数番目には、１サンプリング前の偶数番目デ―タの反転
デ―タを挿入し、他方、奇数番目をサンプルしたデ―タ
列の偶数番目には、１サンプリング前の奇数番目デ―タ
の反転デ―タを挿入して生成した２組のデジタル信号出
力を、各々第一デジタル／アナログ変換回路及び第二デ
ジタル／アナログ変換回路に入力し、各々のアナログ信
号出力を、各々の第一積分回路及び第二積分回路に入力
し、得られた積分波形を加算することを特徴とする。[0005] One digital-to-analog converter according to the present invention is a digital-to-analog converter.
The bit digital data is sampled by separating it into even-numbered and odd-numbered data. Inverted data of the even-numbered data one sample before is sampled as the odd-numbered data in the even-numbered data sequence. On the other hand, two sets of digital signal outputs generated by inserting inverted data of the odd-numbered data one sample before are inserted into the even-numbered ones of the odd-numbered sampled data rows. One digital / analog conversion circuit and a second digital / analog conversion circuit, each analog signal output is input to each of the first integration circuit and the second integration circuit, and the obtained integrated waveforms are added. Features.

【０００６】[0006]

【発明の作用・効果】デジタル信号処理回路からのＮビ
ットのデジタル信号の各サンプリング点でデジタル信号
を偶数番目と奇数番目とに分離し、２組のデジタル信号
を得て、各々をアナログ信号に変換し積分して、加算す
るようにしたものである。The digital signal is separated into an even number and an odd number at each sampling point of the N-bit digital signal from the digital signal processing circuit to obtain two sets of digital signals, each of which is converted into an analog signal. The conversion, integration, and addition are performed.

【０００７】本発明によれば、非常に滑らかなアナログ
波形を再生することが可能となり、後段のＬＰＦを完全
に除去することも可能である。さらに、信号周波数の変
化に伴う位相の変化も原理上発生せず、デジタル入力か
らアナログ出力までのデジタル／アナログ変換時間も最
小となる。このため、聴感上の品質を大幅に向上させる
ことが可能である。According to the present invention, it is possible to reproduce a very smooth analog waveform, and it is also possible to completely remove the latter LPF. Furthermore, no change in phase occurs in principle with a change in signal frequency, and the digital / analog conversion time from digital input to analog output is minimized. For this reason, it is possible to greatly improve the quality of hearing.

【０００８】[0008]

【実施例】以下、この発明の実施例を図面に基づいて説
明する。Embodiments of the present invention will be described below with reference to the drawings.

【０００９】実施例 （図１、図２） この実施例は本発明に係わるデジタル／アナログ変換器
に関するものである。Embodiment (FIGS. 1 and 2) This embodiment relates to a digital / analog converter according to the present invention.

【００１０】図１に於いて、公知のデジタル信号処理回
路（図示せず）からのデジタル信号は、２値のマルチプ
レクサＭＵＸ１、ＭＵＸ２に入力されるとともに、シフ
トレジスタ等で構成される１サンプリング・レ―トの遅
延及び反転機能を有するデジタル遅延回路ＳＤを介して
前記２値のマルチプレクサＭＵＸ１、ＭＵＸ２の他方の
入力に接続される。In FIG. 1, a digital signal from a well-known digital signal processing circuit (not shown) is input to binary multiplexers MUX1 and MUX2, and a one-sampler / resonator composed of a shift register and the like. Connected to the other inputs of the binary multiplexers MUX1 and MUX2 via a digital delay circuit SD having a delay function and an inversion function.

【００１１】２値のマルチプレクサＭＵＸ１、ＭＵＸ２
のセレクト信号Ｃ、ＣＢ（ＣＢはＣの論理反転）は、信
号ＣＮＴを制御信号としてマルチプレクサ制御回路ＭＣ
によって生成され、１サンプリング毎に論理１、０、
１、０、・・・ とトグルする信号である。Binary multiplexers MUX1, MUX2
Select signals C and CB (CB is a logical inversion of C) of the multiplexer control circuit MC using the signal CNT as a control signal.
Generated by the logic 1, 0,
It is a signal that toggles as 1, 0,.

【００１２】以上の構成により、２値のマルチプレクサ
ＭＵＸ１、ＭＵＸ２の出力信号ＤＰ、ＤＱは、デジタル
入力のサンプリング・デ―タ値をＤ１、Ｄ２、Ｄ３、
・・・としたとき、以下のデ―タ値が出力される。With the above configuration, the output signals DP and DQ of the binary multiplexers MUX1 and MUX2 represent the sampling data values of the digital inputs D1, D2, D3,
..., the following data values are output.

【００１３】 デジタル入力信号 Ｄ１ Ｄ２ Ｄ３ Ｄ４ Ｄ５ Ｄ６ デジタル遅延回路出力信号 −Ｄ０ −Ｄ１ −Ｄ２ −Ｄ３ −Ｄ４ −Ｄ５ セレクト信号 Ｃ １ ０ １ ０ １ ０ セレクト信号 ＣＢ ０ １ ０ １ ０ １ 出力信号 ＤＰ Ｄ１ −Ｄ１ Ｄ３ −Ｄ３ Ｄ５ −Ｄ５ 出力信号 ＤＱ −Ｄ０ Ｄ２ −Ｄ２ Ｄ４ −Ｄ４ Ｄ６ （マイナスは論理反転を示す）Digital input signal D1 D2 D3 D4 D5 D6 Digital delay circuit output signal −D0 −D1 −D2 −D3 −D4 −D5 Select signal C 1 0 1 0 1 0 Select signal CB 0 1 0 1 0 1 1 Output signal DP D1 -D1 D3 -D3 D5 -D5 Output signal DQ -D0 D2 -D2 D4 -D4 D6 (Negative indicates logical inversion)

【００１４】即ち、２値のマルチプレクサＭＵＸ１、Ｍ
ＵＸ２の出力信号ＤＰ、ＤＱには、元のデジタルデ―タ
の奇数番目、偶数番目のデ―タが反転デ―タとともに出
力される。（実際のデジタルデ―タには、奇数／偶数の
識別は無く、説明の便宜上の表現である）That is, binary multiplexers MUX1, MUX
As the output signals DP and DQ of UX2, odd-numbered and even-numbered data of the original digital data are output together with inverted data. (There is no odd / even discrimination in the actual digital data, and it is an expression for convenience of explanation.)

【００１５】この様子を図２に示す。図２（Ａ）の波形
は、デジタル信号処理回路から入力されるデジタル信号
のデータ値を大きさとして表した波形である。図２
（Ｂ）の実線の波形は、２値のマルチプレクサＭＵＸ１
の出力信号ＤＰのデジタル信号データ値を大きさとして
表した波形であり、点線は、後で述べる積分回路ＩＴ１
の出力であるアナログ信号の波形である。図２（Ｃ）の
実線の波形は、２値のマルチプレクサＭＵＸ２の出力信
号ＤＰのデジタル信号データ値を大きさとして表した波
形であり、点線は、後で述べる積分回路ＩＴ２の出力で
あるアナログ信号の波形である。図２（Ｄ）の実線の波
形は、後で述べる加算回路ＡＤの出力であるアナログ信
号の波形であり、積分回路ＩＴ１の出力信号と積分回路
ＩＴ２の出力信号を合成した波形である。点線は、積分
回路ＩＴ１の出力信号と積分回路ＩＴ２の出力信号との
波形を重ねて描いた波形である。FIG. 2 shows this state. The waveform in FIG. 2A is a waveform in which the data value of a digital signal input from the digital signal processing circuit is represented as a magnitude. FIG.
The waveform of the solid line in (B) is a binary multiplexer MUX1.
Is a waveform representing the digital signal data value of the output signal DP as a magnitude, and a dotted line indicates an integration circuit IT1 described later.
3 is a waveform of an analog signal which is an output of FIG. The waveform of the solid line in FIG. 2C is a waveform representing the magnitude of the digital signal data value of the output signal DP of the binary multiplexer MUX2, and the dotted line is the analog signal which is the output of the integration circuit IT2 described later. It is a waveform of. The waveform of the solid line in FIG. 2D is a waveform of an analog signal which is an output of the addition circuit AD described later, and is a waveform obtained by combining the output signal of the integration circuit IT1 and the output signal of the integration circuit IT2. The dotted line is a waveform obtained by superimposing the waveform of the output signal of the integration circuit IT1 and the waveform of the output signal of the integration circuit IT2.

【００１６】図２（Ｂ）、（Ｃ）の実線の波形は、図２
（Ａ）の元デジタルデ―タを上記の方法に従い、それぞ
れ奇数、偶数部分に分解される様子を示している。The waveforms shown by solid lines in FIGS. 2B and 2C are shown in FIG.
The original digital data of (A) is decomposed into odd and even parts according to the above method.

【００１７】次に２値のマルチプレクサＭＵＸ１、ＭＵ
Ｘ２の出力信号ＤＰ、ＤＱは、図１に示す様に、デジタ
ル値をアナログ値に変換するラダー抵抗型デジタル／ア
ナログ変換回路ＤＡＣ１、ＤＡＣ２にそれぞれ入力さ
れ、出力アナログ値ＡＰ、ＡＱ（階段波）が得られる。Next, binary multiplexers MUX1 and MU
As shown in FIG. 1, the output signals DP and DQ of X2 are input to ladder resistance type digital / analog conversion circuits DAC1 and DAC2 for converting digital values to analog values, respectively, and output analog values AP and AQ (step wave). Is obtained.

【００１８】出力アナログ値ＡＰ、ＡＱは、さらに積分
回路ＩＴ１、積分回路ＩＴ２に入力され、図２（Ｂ）、
（Ｃ）の点線に示す積分波形の出力信号ＩＰ、ＩＱに変
換される。The output analog values AP and AQ are further input to an integration circuit IT1 and an integration circuit IT2.
The output signals are converted into output signals IP and IQ having an integral waveform shown by a dotted line in FIG.

【００１９】この出力信号ＩＰ、ＩＱは、図１の最終段
回路の加算回路ＡＤにて加算合成され、図２（Ｄ）の実
線に示す合成波となる。図２（Ｄ）の実線波形は、図２
（Ａ）の階段波のコ―ナを直線補間したものと同等であ
り、滑らかなアナログ波形となる。The output signals IP and IQ are added and synthesized by the adder circuit AD of the last stage circuit in FIG. 1 to form a synthesized wave indicated by a solid line in FIG. The solid line waveform in FIG.
This is equivalent to a linear interpolation of the corner of the staircase wave shown in FIG.

【００２０】以上、本発明によれば、非常に滑らかなア
ナログ波形を再生することが可能となり、後段のＬＰＦ
を完全に除去することも可能である。さらに、信号周波
数の変化に伴う位相の変化も原理上発生せず、デジタル
入力からアナログ出力までのデジタル／アナログ変換時
間も最小となる。このため、聴感上の品質を大幅に向上
させることが可能である。As described above, according to the present invention, a very smooth analog waveform can be reproduced, and the LPF at the subsequent stage can be reproduced.
Can be completely removed. Furthermore, no change in phase occurs in principle with a change in signal frequency, and the digital / analog conversion time from digital input to analog output is minimized. For this reason, it is possible to greatly improve the quality of hearing.

【図面の簡単な説明】[Brief description of the drawings]

【図１】実施例に係わるデジタル／アナログ変換器の構
成図FIG. 1 is a configuration diagram of a digital / analog converter according to an embodiment.

【図２】実施例に係わるデジタル／アナログ変換器の動
作を説明するための波形図FIG. 2 is a waveform chart for explaining the operation of the digital / analog converter according to the embodiment.

【符号の説明】[Explanation of symbols]

ＳＤ デジタル遅延回路 ＭＣ マルチプレクサ制御回路 ＭＵＸ１、ＭＵＸ２ ２値のマルチプレクサ ＤＡＣ１、ＤＡＣ２ デジタル／アナログ変換回路 ＩＴ１、ＩＴ２ 積分回路 ＡＤ 加算回路 SD Digital delay circuit MC Multiplexer control circuit MUX1, MUX2 Binary multiplexer DAC1, DAC2 Digital / analog conversion circuit IT1, IT2 Integrator circuit AD adder circuit

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】デジタル信号処理回路の各サンプリング点
のＮビット・デジタルデ―タを偶数番目と奇数番目とに
分離してサンプルし、偶数番目をサンプルしたデ―タ列
の奇数番目には、１サンプリング前の偶数番目デ―タの
反転デ―タを挿入し、他方、奇数番目をサンプルしたデ
―タ列の偶数番目には、１サンプリング前の奇数番目デ
―タの反転デ―タを挿入して生成した２組のデジタル信
号出力を、各々第一デジタル／アナログ変換回路及び第
二デジタル／アナログ変換回路に入力し、各々のアナロ
グ信号出力を、各々の第一積分回路及び第二積分回路に
入力し、得られた積分波形を加算することを特徴とする
デジタル／アナログ変換器。An N-bit digital data at each sampling point of a digital signal processing circuit is sampled by separating it into even-numbered and odd-numbered data. The inverted data of the even-numbered data before one sampling is inserted, while the inverted data of the odd-numbered data before one sampling is inserted into the even-numbered data sequence of the sampled odd-numbered data. The two sets of digital signal outputs generated by insertion are input to a first digital / analog conversion circuit and a second digital / analog conversion circuit, respectively, and the analog signal outputs are respectively converted to a first integration circuit and a second integration circuit. A digital-to-analog converter, which inputs to a circuit and adds the obtained integrated waveform.