JPH07245237A - Dielectric capacitor and manufacturing method thereof - Google Patents
Dielectric capacitor and manufacturing method thereofInfo
- Publication number
- JPH07245237A JPH07245237A JP446395A JP446395A JPH07245237A JP H07245237 A JPH07245237 A JP H07245237A JP 446395 A JP446395 A JP 446395A JP 446395 A JP446395 A JP 446395A JP H07245237 A JPH07245237 A JP H07245237A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- dielectric
- iridium
- lower electrode
- ferroelectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は誘電体キャパシタに関
するものであり、特にその強誘電性の向上に関するもの
である。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a dielectric capacitor, and more particularly to improvement of its ferroelectricity.
【０００２】従来の強誘電体キャパシタを、図２９に示
す。シリコン基板２の上に、酸化シリコン層４が形成さ
れている。その上に、白金からなる下部電極６が設けら
れている。下部電極６の上には、強誘電体層であるＰＺ
Ｔ(PbZrXTi1-XO3)膜８が設けられ、さらにその上には、
白金からなる上部電極１０が設けられている。このよう
にして、下部電極６、ＰＺＴ膜８、上部電極１０によ
り、強誘電体キャパシタが形成される。FIG. 29 shows a conventional ferroelectric capacitor. A silicon oxide layer 4 is formed on the silicon substrate 2. A lower electrode 6 made of platinum is provided thereon. PZ, which is a ferroelectric layer, is formed on the lower electrode 6.
A T (PbZr X Ti 1-X O 3 ) film 8 is provided, and further thereon,
An upper electrode 10 made of platinum is provided. In this way, the lower electrode 6, the PZT film 8 and the upper electrode 10 form a ferroelectric capacitor.
【０００３】なお、ここで、下部電極６として白金を用
いているのは、次のような理由によるものである。ＰＺ
Ｔ膜８は、配向膜の上に形成しなければならない。アモ
ルファス膜の上に形成すると、配向しないため強誘電性
が損なわれてしまうからである。一方、下部電極６は、
シリコン基板２から絶縁した状態で形成しなければなら
ない。このため、シリコン基板２上に酸化シリコン層４
を形成している。この酸化シリコン層４はアモルファス
である。一般に、アモルファスの上に形成した膜は無配
向膜となるが、白金はアモルファスの上においても、配
向膜となる性質を有している。このような理由から、下
部電極として白金が用いられている。The reason why platinum is used as the lower electrode 6 is as follows. PZ
The T film 8 must be formed on the alignment film. This is because if it is formed on an amorphous film, it will not be oriented and the ferroelectricity will be impaired. On the other hand, the lower electrode 6 is
It must be formed in a state of being insulated from the silicon substrate 2. Therefore, the silicon oxide layer 4 is formed on the silicon substrate 2.
Is formed. This silicon oxide layer 4 is amorphous. In general, a film formed on an amorphous film is a non-oriented film, but platinum has a property of forming an oriented film even on an amorphous film. For this reason, platinum is used as the lower electrode.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、上記の
ような従来の強誘電体キャパシタには、次のような問題
点があった。However, the conventional ferroelectric capacitors as described above have the following problems.
【０００５】白金は酸素を透過しやすいため、強誘電体
（ＰＺＴ）内の酸素の抜け出し、経年変化および分極反
転の繰り返しによって強誘電性が低下するという問題が
あった。つまり、図３０に示すように、白金の柱状結晶
の間から、強誘電体中の酸素が抜け出すおそれがあっ
た。Since platinum easily permeates oxygen, there is a problem that oxygen escapes from the ferroelectric substance (PZT), deterioration over time and repeated polarization inversion deteriorate the ferroelectricity. That is, as shown in FIG. 30, oxygen in the ferroelectric substance may escape from between the columnar crystals of platinum.
【０００６】また、このような問題は高誘電率を有する
誘電体を用いたキャパシタにおいても同様に生じてい
た。Further, such a problem similarly occurs in a capacitor using a dielectric having a high dielectric constant.
【０００７】この発明は、上記の問題点を解決して、経
年劣化および分極反転の繰り返しによる劣化の少ない強
誘電体キャパシタまたは高誘電率を有する誘電体キャパ
シタを提供することを目的とする。It is an object of the present invention to solve the above problems and provide a ferroelectric capacitor or a dielectric capacitor having a high dielectric constant, which is less likely to deteriorate over time and to be repeatedly deteriorated due to repeated polarization inversion.
【０００８】[0008]
【課題を解決するための手段】なお、この発明におい
て、「キャパシタ」とは絶縁体の両側に電極が設けられ
た構造を指すものであり、電気の蓄積に用いられると否
とにかかわらず、この構造を有するものを含む概念であ
る。In the present invention, the term "capacitor" refers to a structure in which electrodes are provided on both sides of an insulator, regardless of whether or not it is used for storing electricity. It is a concept including those having this structure.
【０００９】請求項１の誘電体キャパシタは、少なくと
も酸化イリジウム層を有する下部電極、下部電極の上に
形成され、強誘電体または高誘電率を有する誘電体によ
って構成される誘電体層、誘電体層の上に形成された上
部電極、を備えている。The dielectric capacitor according to claim 1 is a lower electrode having at least an iridium oxide layer, a dielectric layer formed on the lower electrode and made of a ferroelectric or a dielectric having a high dielectric constant, a dielectric. An upper electrode formed on the layer.
【００１０】請求項２の誘電体キャパシタは、前記下部
電極は、スパッタリングによって形成された酸化イリジ
ウム層によって構成されていることを特徴としている。The dielectric capacitor of claim 2 is characterized in that the lower electrode is composed of an iridium oxide layer formed by sputtering.
【００１１】請求項３の誘電体キャパシタは、前記酸化
イリジウム層の上に結晶配向性の良い導電体層が形成さ
れて下部電極が構成されており、当該導電体層の上に強
誘電体層が形成されていることを特徴としている。In the dielectric capacitor according to a third aspect of the present invention, a conductor layer having a good crystal orientation is formed on the iridium oxide layer to form a lower electrode, and the ferroelectric layer is formed on the conductor layer. Is formed.
【００１２】請求項４の誘電体キャパシタは、前記導電
体層は、白金層であることを特徴としている。The dielectric capacitor of claim 4 is characterized in that the conductive layer is a platinum layer.
【００１３】請求項５の誘電体キャパシタは、前記導電
体層は、イリジウム層であることを特徴としている。According to a fifth aspect of the dielectric capacitor, the conductive layer is an iridium layer.
【００１４】請求項６の誘電体キャパシタは、前記導電
体層は、白金とイリジウムの合金層であることを特徴と
している。The dielectric capacitor according to claim 6 is characterized in that the conductor layer is an alloy layer of platinum and iridium.
【００１５】請求項７の誘電体キャパシタは、前記下部
電極は、基板の上に形成された酸化シリコン層の上に形
成されており、前記下部電極は、前記酸化シリコン層に
接する接合層を有していることを特徴としている。In the dielectric capacitor of claim 7, the lower electrode is formed on a silicon oxide layer formed on a substrate, and the lower electrode has a bonding layer in contact with the silicon oxide layer. It is characterized by doing.
【００１６】請求項８の誘電体キャパシタは、前記下部
電極は、イリジウム層およびその上に形成された酸化イ
リジウム層によって構成されていることを特徴としてい
る。The dielectric capacitor of claim 8 is characterized in that the lower electrode is composed of an iridium layer and an iridium oxide layer formed thereon.
【００１７】請求項９の誘電体キャパシタは、前記下部
電極は、イリジウム層の表面を酸化して形成されたもの
であることを特徴としている。The dielectric capacitor according to claim 9 is characterized in that the lower electrode is formed by oxidizing the surface of the iridium layer.
【００１８】請求項１０の誘電体キャパシタは、前記酸
化イリジウム層の上に結晶配向性の良い導電体層が形成
されて下部電極が構成されており、当該導電体層の上に
強誘電体層が形成されていることを特徴としている。According to a tenth aspect of the present invention, in the dielectric capacitor, a conductor layer having a good crystal orientation is formed on the iridium oxide layer to form a lower electrode, and the ferroelectric layer is formed on the conductor layer. Is formed.
【００１９】請求項１１の誘電体キャパシタは、前記導
電体層は、白金層であることを特徴としている。The dielectric capacitor of claim 11 is characterized in that the conductor layer is a platinum layer.
【００２０】請求項１２の誘電体キャパシタは、前記導
電体層は、イリジウム層であることを特徴としている。The dielectric capacitor of claim 12 is characterized in that the conductive layer is an iridium layer.
【００２１】請求項１３の誘電体キャパシタは、前記導
電体層は、白金とイリジウムの合金層であることを特徴
としている。The dielectric capacitor according to claim 13 is characterized in that the conductor layer is an alloy layer of platinum and iridium.
【００２２】請求項１４の誘電体キャパシタは、前記下
部電極は、基板の上に形成された酸化シリコン層の上に
形成されており、前記下部電極は、前記酸化シリコン層
に接する接合層を有していることを特徴としている。In the dielectric capacitor of claim 14, the lower electrode is formed on a silicon oxide layer formed on a substrate, and the lower electrode has a bonding layer in contact with the silicon oxide layer. It is characterized by doing.
【００２３】請求項１５の誘電体キャパシタは、下部電
極、下部電極の上に形成され、強誘電体または高誘電率
を有する誘電体によって構成される誘電体層、誘電体層
の上に形成された上部電極、を備えた誘電体キャパシタ
において、前記下部電極は、イリジウム層の表面に結晶
配向性の良い導電性薄膜を形成した後、酸化して形成し
たものであることを特徴としている。A dielectric capacitor according to a fifteenth aspect is formed on the lower electrode and the lower electrode, and is formed on the dielectric layer and the dielectric layer formed of a ferroelectric substance or a dielectric substance having a high dielectric constant. In the dielectric capacitor including the upper electrode, the lower electrode is formed by forming a conductive thin film having a good crystal orientation on the surface of the iridium layer and then oxidizing the thin film.
【００２４】請求項１６の誘電体キャパシタは、前記導
線性薄膜は、白金であることを特徴としている。The dielectric capacitor of claim 16 is characterized in that the conductive thin film is platinum.
【００２５】請求項１７の誘電体キャパシタは、前記導
線性薄膜は、イリジウムおよび白金の合金であることを
特徴としている。The dielectric capacitor of claim 17 is characterized in that the conductive thin film is an alloy of iridium and platinum.
【００２６】請求項１８の誘電体キャパシタは、下部電
極、下部電極の上に形成され、強誘電体または高誘電率
を有する誘電体によって構成される誘電体層、誘電体層
の上に形成され、少なくとも酸化イリジウム層を有する
上部電極、を備えている。The dielectric capacitor of claim 18 is formed on the lower electrode and the lower electrode, and is formed on the dielectric layer and the dielectric layer which are formed of a ferroelectric or a dielectric having a high dielectric constant. , An upper electrode having at least an iridium oxide layer.
【００２７】請求項１９の誘電体キャパシタは、前記上
部電極は、スパッタリングによって形成された酸化イリ
ジウム層によって構成されていることを特徴としてい
る。The dielectric capacitor of claim 19 is characterized in that the upper electrode is composed of an iridium oxide layer formed by sputtering.
【００２８】請求項２０の誘電体キャパシタは、前記上
部電極は、イリジウム層およびその上に形成された酸化
イリジウム層によって構成されていることを特徴として
いる。The dielectric capacitor of claim 20 is characterized in that the upper electrode is composed of an iridium layer and an iridium oxide layer formed thereon.
【００２９】請求項２１の誘電体キャパシタは、前記上
部電極は、イリジウム層の表面を酸化して形成されたも
のであることを特徴としている。The dielectric capacitor of claim 21 is characterized in that the upper electrode is formed by oxidizing the surface of the iridium layer.
【００３０】請求項２２の誘電体キャパシタは、少なく
とも酸化イリジウム層を有する下部電極、下部電極の上
に形成され、強誘電体または高誘電率を有する誘電体に
よって構成される誘電体層、誘電体層の上に形成され、
少なくとも酸化イリジウム層を有する上部電極、を備え
ている。A dielectric capacitor according to a twenty-second aspect is a lower electrode having at least an iridium oxide layer, a dielectric layer formed on the lower electrode and made of a ferroelectric or a dielectric having a high dielectric constant, a dielectric. Formed on layers,
And an upper electrode having at least an iridium oxide layer.
【００３１】[0031]
【作用および発明の効果】請求項１の誘電体キャパシタ
は、下部電極に酸化イリジウム層を有している。したが
って、誘電体層からの酸素の抜け出しを防止することが
でき、誘電特性の経年変化を抑えることができる。The dielectric capacitor according to the present invention has the iridium oxide layer on the lower electrode. Therefore, it is possible to prevent the escape of oxygen from the dielectric layer, and to suppress the secular change in the dielectric characteristics.
【００３２】請求項３、請求項１０の誘電体キャパシタ
は、酸化イリジウム層の上に結晶配向性の良い導電層を
設け、この導電層の上に誘電体層を設けている。したが
って、誘電体層の配向性が良くなり、誘電特性の経年変
化を抑えることができる。According to the third and tenth aspects of the dielectric capacitor, the conductive layer having a good crystal orientation is provided on the iridium oxide layer, and the dielectric layer is provided on the conductive layer. Therefore, the orientation of the dielectric layer is improved, and the secular change in the dielectric characteristics can be suppressed.
【００３３】請求項５、請求項１２の誘電体キャパシタ
は、酸化イリジウム層の上にイリジウム層を設け、この
イリジウム層の上に誘電体層を設けている。したがっ
て、誘電体層の配向性がさらに良くなり、誘電特性の経
年変化を抑えることができる。In the dielectric capacitors according to the fifth and twelfth aspects, the iridium layer is provided on the iridium oxide layer, and the dielectric layer is provided on the iridium layer. Therefore, the orientation of the dielectric layer is further improved, and the secular change in the dielectric characteristics can be suppressed.
【００３４】請求項１５の誘電体キャパシタは、イリジ
ウム表面に結晶配向性の良い薄膜導電体を設けた後、酸
化処理を行って形成している。したがって、誘電体層の
酸素の抜け出しを防止できるとともに、良好な配向性を
持つ誘電体層を得ることができる。したがって、誘電特
性の経年変化を極めてかなり抑えることができる。A dielectric capacitor according to a fifteenth aspect is formed by providing a thin film conductor having a good crystal orientation on the surface of iridium and then subjecting it to an oxidation treatment. Therefore, escape of oxygen from the dielectric layer can be prevented, and a dielectric layer having good orientation can be obtained. Therefore, the secular change of the dielectric properties can be suppressed extremely considerably.
【００３５】請求項１８の誘電体キャパシタは、上部電
極に酸化イリジウム層を有している。したがって、誘電
体層からの酸素の抜け出しを防止することができ、誘電
特性の経年変化を抑えることができる。The dielectric capacitor of claim 18 has an iridium oxide layer on the upper electrode. Therefore, it is possible to prevent the escape of oxygen from the dielectric layer, and to suppress the secular change in the dielectric characteristics.
【００３６】請求項２２の誘電体キャパシタは、上部電
極および下部電極の双方に酸化イリジウム層を有してい
る。したがって、誘電体層からの酸素の抜け出しを確実
に防止することができ、誘電特性の経年変化を抑えるこ
とができる。The dielectric capacitor of claim 22 has iridium oxide layers on both the upper electrode and the lower electrode. Therefore, it is possible to reliably prevent the escape of oxygen from the dielectric layer, and to suppress the secular change in the dielectric characteristics.
【００３７】すなわち、強誘電性、高誘電性の良好な誘
電体キャパシタを提供することができる。That is, it is possible to provide a dielectric capacitor having good ferroelectricity and high dielectricity.
【００３８】[0038]
【実施例】図１に、この発明の一実施例による強誘電体
キャパシタの構図を示す。シリコン基板２の上に、酸化
シリコン層４、下部電極１２、強誘電体膜（強誘電体
層）８、上部電極１５が設けられている。下部電極１２
は酸化イリジウムによって形成されており、上部電極１
５も酸化イリジウムによって形成されている。FIG. 1 shows the composition of a ferroelectric capacitor according to an embodiment of the present invention. A silicon oxide layer 4, a lower electrode 12, a ferroelectric film (ferroelectric layer) 8 and an upper electrode 15 are provided on the silicon substrate 2. Lower electrode 12
Is formed of iridium oxide, and the upper electrode 1
5 is also formed of iridium oxide.
【００３９】図２に、白金とイリジウムの物性を比較し
て掲げる。この表からも明らかなように、酸化イリジウ
ムの抵抗率は、４９×１０-6Ωcmであって、電極材料と
して問題はない。FIG. 2 shows a comparison of the physical properties of platinum and iridium. As is clear from this table, the resistivity of iridium oxide is 49 × 10 −6 Ωcm, and there is no problem as an electrode material.
【００４０】従来例の図３０に示すように、白金は柱状
の結晶であるため、強誘電体膜８中の酸素を透過してし
まう。この実施例では、酸化イリジウムを下部電極１２
として用いている。この酸化イリジウム層１２は、柱状
結晶でないため酸素を透過しにくい。したがって、強誘
電体膜８の酸素の欠乏を防ぐことができる。上部電極１
５についても同様である。これにより、強誘電体膜８の
強誘電性が向上した。この点については、後に実験デー
タとともに詳述する。As shown in FIG. 30 of the conventional example, since platinum is a columnar crystal, oxygen in the ferroelectric film 8 is transmitted. In this embodiment, iridium oxide is used as the lower electrode 12.
Used as. Since this iridium oxide layer 12 is not a columnar crystal, it hardly transmits oxygen. Therefore, deficiency of oxygen in the ferroelectric film 8 can be prevented. Upper electrode 1
The same applies to 5. As a result, the ferroelectricity of the ferroelectric film 8 is improved. This point will be described later in detail together with experimental data.
【００４１】なお、上記実施例では、下部電極１２、上
部電極１５の双方を酸化イリジウムによって形成してい
るので、酸素の透過を確実に防止することができる。し
かし、何れか一方だけでも、ある程度の効果を得ること
ができる。この点についても、後述する。In the above embodiment, since both the lower electrode 12 and the upper electrode 15 are made of iridium oxide, it is possible to reliably prevent the permeation of oxygen. However, a certain degree of effect can be obtained by using only one of them. This point will also be described later.
【００４２】上記のような強誘電体キャパシタは、たと
えば、図３に示すように、トランジスタ２４と組み合わ
せて、不揮発性メモリとして用いることができる。The ferroelectric capacitor as described above can be used as a non-volatile memory in combination with the transistor 24, for example, as shown in FIG.
【００４３】図４に、この発明の一実施例による強誘電
体キャパシタの製造工程を示す。シリコン基板２の表面
を熱酸化し、酸化シリコン層４を形成する（図４Ａ）。
ここでは、酸化シリコン層４の厚さを６００ｎｍとし
た。次に、イリジウムをターゲットとして用いて、反応
性スパッタリングにより酸化イリジウムを、酸化シリコ
ン層４の上に形成し、これを下部電極１２とする（図４
Ｂ）。ここでは、２００ｎｍの厚さに形成した。FIG. 4 shows a manufacturing process of a ferroelectric capacitor according to an embodiment of the present invention. The surface of the silicon substrate 2 is thermally oxidized to form the silicon oxide layer 4 (FIG. 4A).
Here, the thickness of the silicon oxide layer 4 is 600 nm. Next, using iridium as a target, iridium oxide is formed on the silicon oxide layer 4 by reactive sputtering, and this is used as the lower electrode 12 (FIG. 4).
B). Here, it is formed to a thickness of 200 nm.
【００４４】次に、この下部電極１２の上に、ゾルゲル
法によって、強誘電体層８としてＰＺＴ膜を形成する
（図４Ｃ）。出発原料として、Pb(CH3COO)2・3H2O,Zr(tー
OC4H9)4、Ti(i-OC3H7)4の混合溶液を用いた。この混合溶
液をスピンコートした後、１５０度（摂氏、以下同じ）
で乾燥させ、ドライエアー雰囲気において４００度で３
０秒の仮焼成を行った。これを５回繰り返した後、Ｏ2
雰囲気中で、７００度以上の熱処理を施した。このよう
にして、２５０ｎｍの強誘電体層８を形成した。なお、
ここでは、PbZrxTi1-xO3において、ｘを０．５２として
（以下ＰＺＴ（５２・４８）と表わす）、ＰＺＴ膜を形
成している。Next, a PZT film is formed as the ferroelectric layer 8 on the lower electrode 12 by the sol-gel method (FIG. 4C). As starting materials, Pb (CH 3 COO) 2 · 3H 2 O, Zr (t chromatography
A mixed solution of OC 4 H 9 ) 4 and Ti (i-OC 3 H 7 ) 4 was used. After spin-coating this mixed solution, 150 degrees Celsius (the same applies below)
And dry it in a dry air atmosphere at 400 degrees for 3
It was calcined for 0 seconds. After repeating this 5 times, O 2
Heat treatment was performed at 700 ° C. or higher in the atmosphere. In this way, the 250 nm ferroelectric layer 8 was formed. In addition,
Here, in PbZr x Ti 1-x O 3 , x is set to 0.52 (hereinafter referred to as PZT (52 · 48)) to form a PZT film.
【００４５】さらに、強誘電体層８の上に、反応性スパ
ッタリングにより酸化イリジウムを形成し、上部電極１
５とする（図４Ｄ）。ここでは、２００ｎｍの厚さに形
成した。このようにして、強誘電体キャパシタを得るこ
とができる。Further, iridium oxide is formed on the ferroelectric layer 8 by reactive sputtering, and the upper electrode 1
5 (FIG. 4D). Here, it is formed to a thickness of 200 nm. In this way, a ferroelectric capacitor can be obtained.
【００４６】図５および図６に、強誘電体膜８としてＰ
ＺＴ（５２／４８）を用いて、強誘電体キャパシタを形
成した場合の、残留分極Ｐｒの疲労を示す。試験は、図
８のような構造で、ａ点とｂ点間に電圧を印加すること
によって行った。図７に示すような５Ｖと−５Ｖの電圧
を、上部電極１５と下部電極１２の間に印加して、残留
分極Ｐｒの劣化を測定した。なお、５Ｖと−５Ｖの電圧
の印加を１サイクルとした。また、電圧は、５００ＫＨ
ｚの周波数で印加した。In FIG. 5 and FIG. 6, P is used as the ferroelectric film 8.
The fatigue of the remanent polarization Pr when a ferroelectric capacitor is formed using ZT (52/48) is shown. The test was performed by applying a voltage between points a and b in the structure as shown in FIG. Voltages of 5V and -5V as shown in FIG. 7 were applied between the upper electrode 15 and the lower electrode 12 to measure the deterioration of the remanent polarization Pr. The application of voltages of 5 V and -5 V was set as one cycle. The voltage is 500KH
It was applied at a frequency of z.
【００４７】図５および図６の縦軸は、最初の残留分極
をＰｏとし、疲労後の残留分極をＰｒとしたとき、Ｐｒ
／Ｐｏの値を表わしている。つまり、この値が大きいほ
ど劣化が著しいことになる。横軸は、図７の電圧を、何
サイクル繰り返して印加したかを表わしている。図中、
曲線５０は、上部電極１５、下部電極１２ともに酸化イ
リジウムで構成した場合、曲線５２は上部電極１５を白
金で、下部電極１２を酸化イリジウムで構成した場合、
曲線５４は上部電極１５を酸化イリジウムで、下部電極
１２を白金で構成した場合、上部電極１５、下部電極１
２ともに白金で構成した場合の特性変化である。The vertical axes of FIGS. 5 and 6 are Pr when the initial remanent polarization is Po and the remanent polarization after fatigue is Pr.
It represents the value of / Po. That is, the larger this value is, the more remarkable the deterioration is. The horizontal axis represents how many cycles the voltage of FIG. 7 was applied repeatedly. In the figure,
A curved line 50 is formed when both the upper electrode 15 and the lower electrode 12 are made of iridium oxide, and a curved line 52 is formed when the upper electrode 15 is made of platinum and the lower electrode 12 is made of iridium oxide.
A curved line 54 indicates that when the upper electrode 15 is made of iridium oxide and the lower electrode 12 is made of platinum, the upper electrode 15 and the lower electrode 1
2 is a characteristic change when both are made of platinum.
【００４８】この図からも明らかなように、上部電極１
５または下部電極１２のいずれかを酸化イリジウムで構
成すると、残留分極Ｐｒの劣化がかなり改善されること
が明らかである。特に、上部電極１５および下部電極１
２の双方を酸化イリジウムで構成すると、１０10サイク
ルまで劣化がほとんど生じないことが明らかである。As is clear from this figure, the upper electrode 1
It is clear that if either 5 or the lower electrode 12 is made of iridium oxide, the deterioration of the remanent polarization Pr is considerably improved. In particular, the upper electrode 15 and the lower electrode 1
It is clear that when both 2 are composed of iridium oxide, deterioration hardly occurs up to 10 10 cycles.
【００４９】ところで、酸化イリジウムは、下地層が配
向しているか否かにかかわらず配向性を有しない。この
ため、酸化イリジウムの上に形成される強誘電体膜８
も、配向しないこととなる。By the way, iridium oxide has no orientation regardless of whether the underlayer is oriented. Therefore, the ferroelectric film 8 formed on the iridium oxide
Will not be oriented.
【００５０】酸化イリジウムが下地層の配向いかんにか
かわらず、配向性をもたないことを検証するため、次の
ような試験を行った。シリコン基板２上に、直接、酸化
イリジウムを下部電極１２として形成した強誘電体キャ
パシタと、酸化シリコン層４上に酸化イリジウムを下部
電極１２として形成した強誘電体キャパシタとの特性の
比較を行った。図９に、そのヒステリシス特性を示す。
図９Ａが、酸化シリコン層４上に下部電極１２を形成し
た場合であり、図３Ｂがシリコン基板２上に、直接、酸
化イリジウムを下部電極１２として形成した場合であ
る。このグラフから明らかなように、酸化イリジウムの
下地層が、シリコンであるか酸化シリコンであるかにか
かわらず、強誘電体膜８の特性が同じであることが示さ
れている。これは、酸化イリジウムが、下地層が配向し
ているか否かにかかわらず、配向性を持たないためであ
ると思われる。The following test was conducted to verify that iridium oxide has no orientation regardless of the orientation of the underlayer. The characteristics of a ferroelectric capacitor in which iridium oxide was formed as the lower electrode 12 directly on the silicon substrate 2 and a ferroelectric capacitor in which iridium oxide was formed as the lower electrode 12 on the silicon oxide layer 4 were compared. . FIG. 9 shows the hysteresis characteristic.
9A shows a case where the lower electrode 12 is formed on the silicon oxide layer 4, and FIG. 3B shows a case where iridium oxide is directly formed on the silicon substrate 2 as the lower electrode 12. As is clear from this graph, it is shown that the characteristics of the ferroelectric film 8 are the same regardless of whether the underlayer of iridium oxide is silicon or silicon oxide. This is probably because iridium oxide has no orientation regardless of whether the underlayer is oriented.
【００５１】下部電極１２の酸化イリジウム層が配向し
ていないと、その上に形成される強誘電体膜８の配向性
も悪くなる。したがって、酸化イリジウム層を用いつ
つ、強誘電体層８の配向性を向上させれば、さらに残留
分極Ｐｒの疲労特性が向上する。If the iridium oxide layer of the lower electrode 12 is not oriented, the orientation of the ferroelectric film 8 formed thereon will be poor. Therefore, if the orientation of the ferroelectric layer 8 is improved while using the iridium oxide layer, the fatigue characteristics of the remanent polarization Pr are further improved.
【００５２】これのためには、酸化イリジウム層の上に
白金層を形成して下部電極１２を構成すればよい。この
ようにした場合の、特性の変化を図１０Ａに示す。この
グラフは、縦軸が分極の大きさを表わしており、横軸が
図６と同じ電圧の印加サイクルを表わしている。また、
このグラフでは、図１０Ｂに示すヒステリシス特性の特
徴量Ｐｒ、Ｐｍａｘ、Ｐ、Ｎの変化を示している。グラ
フから明らかなように、酸化イリジウム層の上に白金層
を設けることにより、特性の劣化がさらに改善されてい
る。つまり、１０11サイクルまで、劣化がほとんど生じ
ていない。For this purpose, a platinum layer may be formed on the iridium oxide layer to form the lower electrode 12. FIG. 10A shows changes in the characteristics in this case. In this graph, the vertical axis represents the magnitude of polarization, and the horizontal axis represents the same voltage application cycle as in FIG. Also,
This graph shows changes in the characteristic amounts Pr, Pmax, P and N of the hysteresis characteristic shown in FIG. 10B. As is clear from the graph, the deterioration of the characteristics is further improved by providing the platinum layer on the iridium oxide layer. That is, there is almost no deterioration up to 10 11 cycles.
【００５３】なお、白金層に代えて、イリジウム層や白
金とイリジウムの合金等の、配向性の良い導電体層を設
けてもよい（後述のように、図２７の構造のものを用い
てもよい）。特に、白金とイリジウムの合金は、配合比
を変えることで格子定数を選択することができ、強誘電
体層との格子定数のマッチングをとりやすい。Instead of the platinum layer, an iridium layer or a conductor layer having a good orientation such as an alloy of platinum and iridium may be provided (as will be described later, the structure shown in FIG. 27 may be used. Good). In particular, for the alloy of platinum and iridium, the lattice constant can be selected by changing the compounding ratio, and it is easy to match the lattice constant with the ferroelectric layer.
【００５４】図１１に、強誘電体層８としてＰＺＴ（５
２／４８）を用い、下部電極１２としてPtxIr1-xを用い
て、白金とイリジウムの組成比ｘを変化させた場合の、
残留分極Ｐｒと抗電界Ｅｃの変化をグラフで示す。この
図からも明らかなように、下部電極１２として、白金の
みを用いた場合（ｘ＝１．０の場合）に比べて、イリジ
ウムとの合金を用いた場合の方が、残留分極Ｐｒが高い
値を示すことが明らかである。すなわち、強誘電性が向
上しているといえる。白金０％〜５０％の範囲において
顕著な特性の改善が得られており、特に白金２５％程度
をピークとして、２０％〜３０％の混合比において、極
めて優れた特性が得られている。したがって、酸化イリ
ジウム層の上に上記合金を形成すれば、優れた特性の強
誘電体膜８を得ることができる。In FIG. 11, PZT (5
2/48) and Pt x Ir 1-x is used as the lower electrode 12, and the composition ratio x of platinum and iridium is changed,
A graph showing changes in the remanent polarization Pr and the coercive electric field Ec. As is clear from this figure, the remanent polarization Pr is higher when the alloy with iridium is used as the lower electrode 12 than when only platinum is used (when x = 1.0). It is clear that it gives a value. That is, it can be said that the ferroelectricity is improved. In the range of 0% to 50% of platinum, remarkable improvement of the characteristics is obtained, and particularly at a mixing ratio of 20% to 30% with a peak of about 25% of platinum, extremely excellent characteristics are obtained. Therefore, if the above alloy is formed on the iridium oxide layer, the ferroelectric film 8 having excellent characteristics can be obtained.
【００５５】なお、酸化イリジウム層の上に導電層を形
成して電極として用いる場合においても、図５、図６の
場合と同様に、上下双方の電極１５、１２に酸化イリジ
ウム層を有するように形成するのが好ましい。Even when a conductive layer is formed on the iridium oxide layer and used as an electrode, the upper and lower electrodes 15 and 12 have the iridium oxide layer as in the case of FIGS. 5 and 6. It is preferably formed.
【００５６】図１２、図１３に、上部電極１５に酸化イ
リジウム層とイリジウム層を用いた場合のヒステリシス
特性（図１２Ａ、図１３Ａ）と、上部電極１５にイリジ
ウム層のみを用いた場合のヒステリシス特性（図１２
Ｂ、図１３Ｂ）を示す。なお、下部電極は、両方の場合
ともに、酸化イリジウム層とイリジウム層によって形成
した。初期特性（図１２Ａ、図１２Ｂ）は双方とも変わ
らないが、１０8回（サイクル）にわたってパルスを印
加した後の特性（図１３Ａ、図１３Ｂ）は、明らかに、
上部電極１５にも酸化イリジウム層とイリジウム層を用
いた場合の方が優れている。これも、やはり、酸化イリ
ジウム層による酸素の抜け出しの防止による効果である
と思われる。FIGS. 12 and 13 show hysteresis characteristics when the iridium oxide layer and the iridium layer are used for the upper electrode 15 (FIGS. 12A and 13A) and the hysteresis characteristics when only the iridium layer is used for the upper electrode 15. (Fig. 12
B, FIG. 13B). The lower electrode was formed of an iridium oxide layer and an iridium layer in both cases. Both the initial characteristics (FIGS. 12A and 12B) are the same, but the characteristics (FIGS. 13A and 13B) after applying the pulse for 10 8 times (cycles) are clearly
It is better to use the iridium oxide layer and the iridium layer for the upper electrode 15 as well. This also seems to be the effect of preventing the escape of oxygen by the iridium oxide layer.
【００５７】なお、酸化イリジウム層の上に、白金を設
けた場合と、イリジウムを設けた場合とでは、上記のよ
うな残留分極Ｐｒ、抗電界Ｅｃの経年変化特性に違いは
なかった。しかしながら、強誘電体層８に一定方向のパ
ルスを連続的に印加したり、一定方向の分極状態のまま
長時間保持すると分極特性がかたよってしまうインプリ
ント特性において差が生じた。It should be noted that there is no difference in the secular change characteristics of the remanent polarization Pr and the coercive electric field Ec between the case where platinum is provided on the iridium oxide layer and the case where iridium is provided. However, if a pulse in a fixed direction is continuously applied to the ferroelectric layer 8 or if a polarized state in the fixed direction is maintained for a long time, the polarization characteristic becomes distorted, resulting in a difference in imprint characteristics.
【００５８】図１４に、酸化イリジウム層の上に白金を
設けて下部電極１２を形成した場合の、強誘電体キャパ
シタの特性を示す。このグラフは、分極状態にある強誘
電体キャパシタ（強誘電体膜８）に、分極方向とは異な
る電圧を印加した場合（図１５Ａに示す反転モード）
と、分極方向と同じ電圧を印加した場合（図１５Ｂに示
す非反転モード）の電流（単位面積当りの電流）の時間
的変化を示したものである。反転モードとなった場合の
ほうが大きな電流が流れることがわかる。FIG. 14 shows the characteristics of the ferroelectric capacitor when platinum is provided on the iridium oxide layer to form the lower electrode 12. This graph shows that when a voltage different from the polarization direction is applied to the ferroelectric capacitor (ferroelectric film 8) in the polarized state (inversion mode shown in FIG. 15A).
15A and 15B show temporal changes in current (current per unit area) when the same voltage as the polarization direction is applied (non-inversion mode shown in FIG. 15B). It can be seen that a larger current flows in the inversion mode.
【００５９】この特性は、強誘電体キャパシタをメモリ
として用いたときに利用される。つまり、電圧を印加し
たときの電流の積分値をしきい値と比べて大小を判断
し、記録されていた情報を読み出すのに用いられる。し
たがって、使用期間の経過とともに、反転モードＱPの
場合の電流積分値が減少したり（つまり、しきい値に近
づく）、非反転モードの場合の電流積分値が増加したり
（つまり、しきい値に近づく）すると、誤読み出しを生
じるおそれがある。This characteristic is utilized when the ferroelectric capacitor is used as a memory. In other words, it is used to judge the magnitude of the integrated value of the current when a voltage is applied by comparing it with the threshold value and read the recorded information. Therefore, the integrated current value in the inversion mode QP decreases (that is, approaches the threshold value) or the integrated current value in the non-inversion mode increases (that is, the threshold value) with the passage of the use period. Approaching) may cause erroneous reading.
【００６０】図１６に、強誘電体膜８（上部電極１５、
下部電極１２ともに、酸化イリジウム層の上に白金を設
けて形成した場合）に、同方向のパルスを３×１０9回
印加した後の、反転、非反転モードにおける電流を示
す。この実験結果からも明らかなように、反転モードＱ
P+の際の電流積分値が減少し、ほとんど、最初の非反転
モードＱU-の積分値に等しくなるところまで近づいてい
る。In FIG. 16, the ferroelectric film 8 (upper electrode 15,
Both lower electrodes 12 are formed by providing platinum on the iridium oxide layer), and currents in the inversion and non-inversion modes after applying a pulse in the same direction 3 × 10 9 times are shown. As is clear from this experimental result, the inversion mode Q
The integrated current value at P + decreases and almost reaches the value equal to the integrated value of the first non-inversion mode QU − .
【００６１】図１７に、上記の場合の電流積分値の変化
を示す。横軸はパルスの印加サイクル（回数）であり、
縦軸は電流積分値である。グラフからもわかるように、
１０4回を越えたあたりから、電流積分値が大きく変化
しているのがわかる。FIG. 17 shows the change in the integrated current value in the above case. The horizontal axis is the pulse application cycle (number of times),
The vertical axis represents the integrated current value. As you can see from the graph,
It can be seen that the integrated current value has changed significantly after the number of times exceeds 10 4.
【００６２】図１８に、上部電極１５、下部電極１２と
もに、酸化イリジウム層の上にイリジウム層を設けて形
成した場合の、強誘電体膜８の電流積分値の変化を示
す。グラフからも明らかなように、電流積分値がほとん
ど変化せず、良好な特性が選られている。つまり、上記
のようなインプリント特性に関して、酸化イリジウムの
上に白金を形成した電極よりも、酸化イリジウムの上に
イリジウムを形成した電極の方が優れていることが明ら
かとなった。FIG. 18 shows changes in the integrated current value of the ferroelectric film 8 when both the upper electrode 15 and the lower electrode 12 are formed by forming an iridium layer on the iridium oxide layer. As is clear from the graph, the current integrated value hardly changes and good characteristics are selected. That is, it was revealed that the electrode having iridium oxide formed on iridium oxide was superior to the electrode having platinum formed on iridium oxide with respect to the imprint characteristics as described above.
【００６３】図１９に、上記の実験に用いた強誘電体キ
ャパシタの各層における元素の含有量を分析した結果を
示す。図１９Ａが酸化イリジウムの上に白金を形成した
場合であり、図１９Ｂが酸化イリジウムの上にイリジウ
ムを形成した場合である。横軸は上部電極の表面からの
深さを示し、縦軸は各元素の含有量を示している。FIG. 19 shows the result of analyzing the content of elements in each layer of the ferroelectric capacitor used in the above experiment. FIG. 19A shows a case where platinum is formed on iridium oxide, and FIG. 19B shows a case where iridium is formed on iridium oxide. The horizontal axis represents the depth from the surface of the upper electrode, and the vertical axis represents the content of each element.
【００６４】このグラフから明らかなことは、図１９Ａ
の場合には、強誘電体層８中の鉛（Ｐｂ）成分が、下部
電極の白金（Ｐｔ）のところまで浸透していることであ
る。これに対し、図１９Ｂの場合には、強誘電体中８の
鉛（Ｐｂ）成分は、ほとんど下部電極のほうに浸透して
いない。これが、上記のような、インプリント特性に影
響を与えているものと思われる。What is apparent from this graph is FIG. 19A.
In this case, the lead (Pb) component in the ferroelectric layer 8 penetrates to the platinum (Pt) of the lower electrode. On the other hand, in the case of FIG. 19B, the lead (Pb) component 8 in the ferroelectric substance hardly penetrates into the lower electrode. This seems to have an influence on the imprint characteristics as described above.
【００６５】図２０に、この発明の他の実施例による強
誘電体キャパシタの構造を示す。この実施例では、下部
電極１２と酸化シリコン層４との間に、チタン層（５ｎ
ｍ）を接合層３０として設けている。一般に、酸化イリ
ジウムと酸化シリコンとの密着性はあまり良くない。こ
のため、部分的に合金層がはがれ、強誘電特性を劣化さ
せるおそれがある。特に、合金中のイリジウムの比率が
高くなるほど、このことが顕著となる。そこで、この実
施例では、酸化シリコン層４と密着性のよいチタン層を
接合層３０として設けている。これにより、強誘電特性
を改善している。なお、チタン層は、スパッタリングに
よって形成すればよい。FIG. 20 shows the structure of a ferroelectric capacitor according to another embodiment of the present invention. In this embodiment, a titanium layer (5n) is formed between the lower electrode 12 and the silicon oxide layer 4.
m) is provided as the bonding layer 30. In general, the adhesion between iridium oxide and silicon oxide is not very good. Therefore, the alloy layer may be partly peeled off, and the ferroelectric characteristics may be deteriorated. In particular, this becomes remarkable as the ratio of iridium in the alloy increases. Therefore, in this embodiment, a titanium layer having good adhesion to the silicon oxide layer 4 is provided as the bonding layer 30. This improves the ferroelectric characteristics. Note that the titanium layer may be formed by sputtering.
【００６６】なお、上記実施例では、接合層３０として
チタン層を用いたが、接合性を改善する材料であれば、
どのようなものでもよい。例えば、白金層を用いてもよ
い。Although the titanium layer is used as the bonding layer 30 in the above embodiment, any material that improves the bonding property can be used.
It can be anything. For example, a platinum layer may be used.
【００６７】上記各実施例では、強誘電体膜８としてＰ
ＺＴを用いているが、酸化物強誘電体であれば、どのよ
うなものを用いてもよい。たとえば、Ba4Ti3O12を用い
てもよい。In each of the above embodiments, the ferroelectric film 8 is made of P
Although ZT is used, any oxide ferroelectric material may be used. For example, Ba 4 Ti 3 O 12 may be used.
【００６８】この発明の他の実施例によるキャパシタを
図２１に示す。この実施例では、強誘電体層８に代え
て、高誘電率を有する誘電体層９０を用いている。酸化
シリコン層４の上に、酸化イリジウムの下部電極１２を
設け、その上にSrTiO3,(Sr,Ba)TiO3のペロブスカイト構
造を有する高誘電率薄膜を誘電体層９０として形成し
た。この場合も、強誘電体の場合と同様、誘電性の改善
が図られた。つまり、強誘電体層について述べたこと
が、高誘電率を有する誘電体層にも適用できることが明
らかとなった。A capacitor according to another embodiment of the present invention is shown in FIG. In this embodiment, instead of the ferroelectric layer 8, a dielectric layer 90 having a high dielectric constant is used. A lower electrode 12 of iridium oxide was provided on the silicon oxide layer 4, and a high dielectric constant thin film having a perovskite structure of SrTiO 3 , (Sr, Ba) TiO 3 was formed thereon as a dielectric layer 90. Also in this case, the improvement of the dielectric property was achieved as in the case of the ferroelectric substance. That is, it has been clarified that what has been described about the ferroelectric layer can be applied to the dielectric layer having a high dielectric constant.
【００６９】図２２に、この発明の他の実施例による強
誘電体キャパシタの構造を示す。シリコン基板２の上
に、酸化シリコン層４、下部電極１２、強誘電体膜（強
誘電体層）８、上部電極１５が設けられている。下部電
極１２は、イリジウム層１１とその上に形成された酸化
イリジウム層によって形成されている。また、上部電極
１５は、イリジウム層７とその上に形成された酸化イリ
ジウム層９によって形成されている。FIG. 22 shows the structure of a ferroelectric capacitor according to another embodiment of the present invention. A silicon oxide layer 4, a lower electrode 12, a ferroelectric film (ferroelectric layer) 8 and an upper electrode 15 are provided on the silicon substrate 2. The lower electrode 12 is formed by the iridium layer 11 and the iridium oxide layer formed thereon. The upper electrode 15 is formed by the iridium layer 7 and the iridium oxide layer 9 formed thereon.
【００７０】下部電極１２近傍の拡大図を、図２３に示
す。イリジウム層１１は、柱状の結晶であるため、強誘
電体膜８中の酸素を透過してしまう。この実施例では、
イリジウム層１１の上部表面に酸化イリジウム層１３を
形成している。前述のように、この酸化イリジウム層１
３によって強誘電体膜８の酸素の欠乏を防ぐことができ
る。上部電極１５についても同様である。An enlarged view of the vicinity of the lower electrode 12 is shown in FIG. Since the iridium layer 11 is a columnar crystal, it transmits oxygen in the ferroelectric film 8. In this example,
An iridium oxide layer 13 is formed on the upper surface of the iridium layer 11. As described above, this iridium oxide layer 1
By 3, the deficiency of oxygen in the ferroelectric film 8 can be prevented. The same applies to the upper electrode 15.
【００７１】上記実施例では、下部電極１２、上部電極
１５の双方に酸化イリジウム層を形成しているので、経
年変化の少ない優れた特性の強誘電体キャパシタを得る
ことができる。なお、下部電極１２、上部電極１５の何
れか一方を、上記の構造にしても、ある程度の効果は得
られる。この点についても、後述する。In the above embodiment, since the iridium oxide layer is formed on both the lower electrode 12 and the upper electrode 15, it is possible to obtain a ferroelectric capacitor having excellent characteristics with little secular change. Even if one of the lower electrode 12 and the upper electrode 15 has the above structure, some effects can be obtained. This point will also be described later.
【００７２】図２４に、この強誘電体キャパシタの製造
工程を示す。シリコン基板２の表面を熱酸化し、酸化シ
リコン層４を形成する（図２４Ａ）。ここでは、酸化シ
リコン層４の厚さを６００ｎｍとした。次に、イリジウ
ムをターゲットとして用いて、イリジウム層１１を、酸
化シリコン層４の上に形成する（図２４Ｂ）。次に、Ｏ
2雰囲気中で８００度、１分の熱処理を行い、イリジウ
ム層１１の表面に酸化イリジウム層１３を形成する。こ
のイリジウム層１１と酸化イリジウム層１３を、下部電
極１２とする。ここでは、下部電極を、２００ｎｍの厚
さに形成した。FIG. 24 shows the manufacturing process of this ferroelectric capacitor. The surface of the silicon substrate 2 is thermally oxidized to form the silicon oxide layer 4 (FIG. 24A). Here, the thickness of the silicon oxide layer 4 is 600 nm. Next, using iridium as a target, the iridium layer 11 is formed on the silicon oxide layer 4 (FIG. 24B). Then O
The iridium oxide layer 13 is formed on the surface of the iridium layer 11 by performing heat treatment at 800 ° C. for 1 minute in 2 atmospheres. The iridium layer 11 and the iridium oxide layer 13 are used as the lower electrode 12. Here, the lower electrode was formed to a thickness of 200 nm.
【００７３】次に、この下部電極１２の上に、ゾルゲル
法によって、強誘電体層８としてＰＺＴ膜を形成する
（図２４Ｃ）。出発原料として、Pb(CH3COO)2・3H2O,Zr
(tーOC4H9)4、Ti(i-OC3H7)4の混合溶液を用いた。この混
合溶液をスピンコートした後、１５０度（摂氏、以下同
じ）で乾燥させ、ドライエアー雰囲気において４００度
で３０秒の仮焼成を行った。これを５回繰り返した後、
Ｏ2雰囲気中で、７００度以上の熱処理を施した。この
ようにして、２５０ｎｍの強誘電体層８を形成した。な
お、ここでは、PbZrXTi1-XO3において、ｘを０．５２と
して（以下ＰＺＴ（５２・４８）と表わす）、ＰＺＴ膜
を形成している。Next, a PZT film is formed as the ferroelectric layer 8 on the lower electrode 12 by the sol-gel method (FIG. 24C). As starting materials, Pb (CH 3 COO) 2 · 3H 2 O, Zr
A mixed solution of (t-OC 4 H9) 4 and Ti (i-OC 3 H 7 ) 4 was used. After spin-coating this mixed solution, it was dried at 150 degrees Celsius (the same applies hereinafter) and pre-baked at 400 degrees for 30 seconds in a dry air atmosphere. After repeating this 5 times,
Heat treatment was performed at 700 ° C. or higher in an O 2 atmosphere. In this way, the 250 nm ferroelectric layer 8 was formed. Here, in PbZr X Ti 1-X O 3 , x was set to 0.52 (hereinafter referred to as PZT (52 · 48)) to form a PZT film.
【００７４】さらに、強誘電体層８の上に、スパッタリ
ングによりイリジウム層７を形成する。次に、Ｏ2雰囲
気中で８００度、１分の熱処理を行い、イリジウム層７
の表面に酸化イリジウム層９を形成する（図２４Ｄ）。
このイリジウム層７と酸化イリジウム層９を、上部電極
１５とする。ここでは、上部電極１５を、２００ｎｍの
厚さに形成した。このようにして、強誘電体キャパシタ
を得ることができる。Further, the iridium layer 7 is formed on the ferroelectric layer 8 by sputtering. Next, the iridium layer 7 is heat-treated in an O 2 atmosphere at 800 ° C. for 1 minute.
An iridium oxide layer 9 is formed on the surface of (FIG. 24D).
The iridium layer 7 and the iridium oxide layer 9 are used as the upper electrode 15. Here, the upper electrode 15 is formed to a thickness of 200 nm. In this way, a ferroelectric capacitor can be obtained.
【００７５】図２５、図２６に、このようにして得られ
た強誘電体キャパシタの残留分極Ｐｒの疲労特性を示
す。このグラフの測定は、図５、図６と同様の方法によ
って行った。25 and 26 show the fatigue characteristics of the remanent polarization Pr of the ferroelectric capacitor thus obtained. The measurement of this graph was performed by the same method as in FIGS.
【００７６】図２５、図２６の縦軸は、最初の残留分極
をＰｏとし、疲労後の残留分極をＰｒとしたとき、Ｐｒ
／Ｐｏの値を表わしている。横軸は、図７の電圧を、何
サイクル繰り返して印加したかを表わしている。図中、
曲線αは、下部電極１２のみを、上記実施例のように製
造した場合である。ここでは、酸化シリコン層４を６０
０ｎｍとし、下部電極１２（イリジウム層１１の表面を
酸化したもの）を２００ｎｍとし、強誘電体膜８（ＰＺ
Ｔ（５２／４８））を２５０ｎｍとし、上部電極を白金
で構成した。曲線βは、下部電極１２のイリジウム層の
表面を酸化しなかった場合である（他の条件は曲線αと
同じ）。また、曲線γは、下部電極１２を白金によって
形成した場合である（他の条件は曲線αと同じ）。The vertical axes of FIGS. 25 and 26 represent Pr when the initial remanent polarization is Po and the remanent polarization after fatigue is Pr.
It represents the value of / Po. The horizontal axis represents how many cycles the voltage of FIG. 7 was applied repeatedly. In the figure,
Curve α is the case where only the lower electrode 12 is manufactured as in the above-described embodiment. Here, the silicon oxide layer 4 is set to 60
0 nm, the lower electrode 12 (the surface of the iridium layer 11 is oxidized) is 200 nm, and the ferroelectric film 8 (PZ
T (52/48)) was set to 250 nm, and the upper electrode was composed of platinum. The curve β is the case where the surface of the iridium layer of the lower electrode 12 was not oxidized (other conditions are the same as the curve α). The curve γ is the case where the lower electrode 12 is made of platinum (other conditions are the same as the curve α).
【００７７】この図からも明らかなように、イリジウム
層１１の表面を酸化して酸化イリジウム層１３を形成し
た場合には、残留分極Ｐｒの劣化はかなり改善されてい
る。なお、白金（曲線γ）に比べて、イリジウム（酸化
しない場合）（曲線β）の方が優れているのは、特別に
酸化処理をしなくとも、他の工程等でイリジウムが酸化
されるためであると考えられる。As is clear from this figure, when the surface of the iridium layer 11 is oxidized to form the iridium oxide layer 13, the deterioration of the remanent polarization Pr is considerably improved. It should be noted that iridium (when not oxidized) (curve β) is superior to platinum (curve γ) because iridium is oxidized in other steps without special oxidation treatment. Is considered to be.
【００７８】なお、この実施例についても、図２０で説
明したような接合層３０を設けることが好ましい。Also in this embodiment, it is preferable to provide the bonding layer 30 as described with reference to FIG.
【００７９】また、ここで説明したイリジウムの表面を
酸化するという実施例は、強誘電体膜だけでなく前述の
高誘電率を有する誘電体膜にも適用でき、同様の効果を
得ることができる。The embodiment of oxidizing the surface of iridium described here is applicable not only to the ferroelectric film but also to the above-mentioned dielectric film having a high dielectric constant, and the same effect can be obtained. .
【００８０】上記のように、イリジウム層の表面を酸化
することにより強誘電体膜の酸素の抜け出しを防止でき
るが、表面に酸化イリジウムが形成されて、強誘電体膜
の配向性が悪くなる。これは、既に述べたように、酸化
イリジウム層１３の上に、イリジウム層、白金層、これ
らの合金層等を設けることにより解決できる（図１０参
照）。しかし、次のようにして、下部電極を形成しても
解決できる。As described above, by oxidizing the surface of the iridium layer, the escape of oxygen from the ferroelectric film can be prevented, but iridium oxide is formed on the surface and the orientation of the ferroelectric film deteriorates. This can be solved by providing an iridium layer, a platinum layer, an alloy layer thereof, or the like on the iridium oxide layer 13 as described above (see FIG. 10). However, the problem can be solved by forming the lower electrode as follows.
【００８１】まず、図２７に示すように、イリジウム層
１１の上に白金層８０（薄膜導電体）をごく薄く設け
る。ここでは、３０ｎｍとした。次に、この状態で熱処
理を行う。表面の白金層８０は酸素と反応しないので、
酸化されない。また、白金層８０は、薄く形成されてい
るので、その下のイリジウム層１１の結晶間が酸化さ
れ、酸化イリジウムが形成されて酸素の透過を防ぐ。し
たがって、表面は配向性に優れたままでありながら、酸
素の透過を防ぐことのできる下部電極１２を形成するこ
とができる。なお、薄膜導電体としては、配向性が良
く、酸化しにくい導電体であれば、どのようなものを使
用してもよい。First, as shown in FIG. 27, a platinum layer 80 (thin film conductor) is provided very thinly on the iridium layer 11. Here, it is set to 30 nm. Next, heat treatment is performed in this state. Since the platinum layer 80 on the surface does not react with oxygen,
Not oxidized. Further, since the platinum layer 80 is thinly formed, the crystal grains of the iridium layer 11 therebelow are oxidized, and iridium oxide is formed to prevent the permeation of oxygen. Therefore, it is possible to form the lower electrode 12 capable of preventing the permeation of oxygen while the surface has excellent orientation. As the thin film conductor, any conductor may be used as long as it has good orientation and is hard to oxidize.
【００８２】なお、このような薄膜白金層８０を形成し
たのち酸化したイリジウム層１１は、単独で下部電極１
２として使用できる。しかし、スパッタリングで形成し
た酸化イリジウム層の上に配向性の良い導電層（イリジ
ウム層、白金層等）を設けて配向性を改善した実施例
（図１０参照）においての、配向性の良い導電層として
用いることもできる。The iridium layer 11 obtained by forming the thin film platinum layer 80 and then oxidizing the same is used alone as the lower electrode 1.
It can be used as 2. However, in the embodiment (see FIG. 10) in which the conductive layer having good orientation (iridium layer, platinum layer, etc.) is provided on the iridium oxide layer formed by sputtering to improve the orientation, the conductive layer having good orientation is provided. Can also be used as
【００８３】図２８Ｂに、酸化イリジウム（５０ｎｍ）
の上に、図２７の構造のイリジウム層（２００ｎｍ）お
よび白金層（３０ｎｍ）を設けて酸化処理したものを下
部電極１２とした場合の、強誘電体８のヒステリシス特
性を示す。また、図２８Ａに、酸化イリジウム層（５０
ｎｍ）の上にイリジウム層（２００ｎｍ）を設けて酸化
処理した場合の、強誘電体８のヒステリシス特性を示
す。図から明らかなように、図２７の構造のものを用い
た場合のほうが、ヒステリシス特性が優れている。FIG. 28B shows iridium oxide (50 nm).
27 shows hysteresis characteristics of the ferroelectric substance 8 when the lower electrode 12 is obtained by providing an iridium layer (200 nm) and a platinum layer (30 nm) having the structure of FIG. Further, in FIG. 28A, an iridium oxide layer (50
(nm) is provided with an iridium layer (200 nm) and subjected to oxidation treatment, the hysteresis characteristics of the ferroelectric substance 8 are shown. As is apparent from the figure, the hysteresis characteristic is superior when the structure shown in FIG. 27 is used.
【００８４】また、ここで説明した実施例は、強誘電体
膜だけでなく前述の高誘電率を有する誘電体膜にも適用
でき、同様の効果を得ることができる。Further, the embodiment described here can be applied not only to the ferroelectric film but also to the above-mentioned dielectric film having a high dielectric constant, and the same effect can be obtained.
【図１】この発明の一実施例による強誘電体キャパシタ
の構図を示す図である。FIG. 1 is a diagram showing a composition of a ferroelectric capacitor according to an embodiment of the present invention.
【図２】白金とイリジウムの物性を表わす図である。FIG. 2 is a diagram showing physical properties of platinum and iridium.
【図３】強誘電体キャパシタ２２を用いた不揮発性メモ
リを示す図である。FIG. 3 is a diagram showing a nonvolatile memory using a ferroelectric capacitor 22.
【図４】強誘電体キャパシタの製造工程を示す図であ
る。FIG. 4 is a diagram showing a manufacturing process of a ferroelectric capacitor.
【図５】電極材料を変えた場合の残留分極の経年変化を
示すグラフである。FIG. 5 is a graph showing a secular change in remanent polarization when an electrode material is changed.
【図６】電極材料を変えた場合の残留分極の経年変化を
示すグラフである。FIG. 6 is a graph showing a secular change in remanent polarization when an electrode material is changed.
【図７】疲労試験を行う際に、印加した電圧を示す図で
ある。FIG. 7 is a diagram showing a voltage applied when a fatigue test is performed.
【図８】疲労試験のための構造を示す図である。FIG. 8 is a diagram showing a structure for a fatigue test.
【図９】酸化イリジウムが下地層の影響を受けないこと
を検証した結果を表わすグラフである。FIG. 9 is a graph showing a result of verifying that iridium oxide is not affected by an underlayer.
【図１０】酸化イリジウムの上に白金を設けた場合の残
留分極Ｐｒの変化を示すグラフである。FIG. 10 is a graph showing changes in remanent polarization Pr when platinum is provided on iridium oxide.
【図１１】白金とイリジウムの合金の混合比を変えた場
合の残留分極Ｐｒと抗電界Ｅｃの変化を示す図である。FIG. 11 is a diagram showing changes in remanent polarization Pr and coercive electric field Ec when the mixing ratio of platinum and iridium alloy is changed.
【図１２】下部電極と上部電極の双方に酸化イリジウム
層を設けた場合と、下部電極のみに設けた場合とを比較
するグラフである。FIG. 12 is a graph comparing the case where an iridium oxide layer is provided on both the lower electrode and the upper electrode with the case where only the lower electrode is provided.
【図１３】下部電極と上部電極の双方に酸化イリジウム
層を設けた場合と、下部電極のみに設けた場合とを比較
するグラフである。FIG. 13 is a graph comparing a case where an iridium oxide layer is provided on both the lower electrode and the upper electrode with a case where the iridium oxide layer is provided only on the lower electrode.
【図１４】強誘電体に電圧を印加した場合に生じる電流
の時間的変化を示すグラフである。FIG. 14 is a graph showing a change over time in current generated when a voltage is applied to a ferroelectric.
【図１５】図１４のグラフにおいて、電圧の印加方向を
示す図である。15 is a diagram showing a voltage application direction in the graph of FIG.
【図１６】インプリント特性によって図１４の特性が変
化した状態を示すグラフである。16 is a graph showing a state in which the characteristics of FIG. 14 are changed by the imprint characteristics.
【図１７】インプリント特性を示すグラフである。FIG. 17 is a graph showing imprint characteristics.
【図１８】インプリント特性を示すグラフである。FIG. 18 is a graph showing imprint characteristics.
【図１９】インプリント特性に差が生じることの原因を
説明するための図である。FIG. 19 is a diagram for explaining the cause of a difference in imprint characteristics.
【図２０】接合層３０を設けた実施例を示す図である。FIG. 20 is a diagram showing an example in which a bonding layer 30 is provided.
【図２１】高誘電率を有する誘電体９０を用いた場合の
実施例を示す図である。FIG. 21 is a diagram showing an example in which a dielectric 90 having a high dielectric constant is used.
【図２２】他の実施例による強誘電体キャパシタの構造
を示す図である。FIG. 22 is a diagram showing a structure of a ferroelectric capacitor according to another example.
【図２３】酸化イリジウム層が酸素の抜け出しを防止す
るメカニズムを示す図である。FIG. 23 is a diagram showing a mechanism by which an iridium oxide layer prevents the escape of oxygen.
【図２４】図２２の強誘電体キャパシタの製造工程を示
す図である。FIG. 24 is a diagram showing a manufacturing process of the ferroelectric capacitor of FIG. 22.
【図２５】残留分極の経年変化を比較して示す図であ
る。FIG. 25 is a diagram showing a comparison of secular changes in remanent polarization.
【図２６】残留分極の経年変化を比較して示す図であ
る。FIG. 26 is a diagram comparing and showing changes over time in remanent polarization.
【図２７】イリジウムの表面に薄膜白金を設けて酸化を
行う実施例を示す図である。FIG. 27 is a diagram showing an example in which thin film platinum is provided on the surface of iridium to perform oxidation.
【図２８】図２７の電極を用いた場合の効果を比較して
示すグラフである。FIG. 28 is a graph showing a comparison of the effects when the electrodes of FIG. 27 are used.
【図２９】従来の強誘電体キャパシタの構造を示す図で
ある。FIG. 29 is a diagram showing a structure of a conventional ferroelectric capacitor.
【図３０】白金による下部電極６から酸素が抜け出す状
態を示す図である。FIG. 30 is a diagram showing a state where oxygen is released from the lower electrode 6 by platinum.
２．．．シリコン基板 ４．．．酸化シリコン層 ８．．．強誘電体層 １２．．．下部電極 １５．．．上部電極 ９０．．．高誘電率を有する誘電体層 2. ． ． Silicon substrate 4. ． ． Silicon oxide layer 8. ． ． Ferroelectric layer 12. ． ． Lower electrode 15. ． ． Upper electrode 90. ． ． Dielectric layer with high dielectric constant
Claims (28)
電極、 下部電極の上に形成され、強誘電体または高誘電率を有
する誘電体によって構成される誘電体層、 誘電体層の上に形成された上部電極、 を備えた誘電体キャパシタ。1. A lower electrode having at least an iridium oxide layer, a dielectric layer formed on the lower electrode and made of a ferroelectric substance or a dielectric substance having a high dielectric constant, and formed on the dielectric layer. A dielectric capacitor having an upper electrode.
化イリジウム層によって構成されていることを特徴とす
るもの。2. The dielectric capacitor according to claim 1, wherein the lower electrode is composed of an iridium oxide layer formed by sputtering.
いて、 前記酸化イリジウム層の上に結晶配向性の良い導電体層
が形成されて下部電極が構成されており、当該導電体層
の上に強誘電体層が形成されていることを特徴とするも
の。3. The dielectric capacitor according to claim 1, wherein a conductor layer having a good crystal orientation is formed on the iridium oxide layer to form a lower electrode, and the conductor layer is formed on the conductor layer. What is characterized in that a ferroelectric layer is formed.
もの。5. The dielectric capacitor according to claim 3, wherein the conductor layer is an iridium layer.
を特徴とするもの。6. The dielectric capacitor according to claim 3, wherein the conductor layer is an alloy layer of platinum and iridium.
体キャパシタにおいて、 前記下部電極は、基板の上に形成された酸化シリコン層
の上に形成されており、 前記下部電極は、前記酸化シリコン層に接する接合層を
有していることを特徴とするもの。7. The dielectric capacitor according to claim 1, 2, 3, 4, 5 or 6, wherein the lower electrode is formed on a silicon oxide layer formed on a substrate. Has a bonding layer in contact with the silicon oxide layer.
た酸化イリジウム層によって構成されていることを特徴
とするもの。8. The dielectric capacitor according to claim 1, wherein the lower electrode is composed of an iridium layer and an iridium oxide layer formed thereon.
れたものであることを特徴とするもの。9. The dielectric capacitor according to claim 8, wherein the lower electrode is formed by oxidizing the surface of an iridium layer.
おいて、 前記酸化イリジウム層の上に結晶配向性の良い導電体層
が形成されて下部電極が構成されており、当該導電体層
の上に強誘電体層が形成されていることを特徴とするも
の。10. The dielectric capacitor according to claim 8, wherein a conductor layer having a good crystal orientation is formed on the iridium oxide layer to form a lower electrode, and the conductor layer is formed on the conductor layer. What is characterized in that a ferroelectric layer is formed.
て、 前記導電体層は、白金層であることを特徴とするもの。11. The dielectric capacitor according to claim 10, wherein the conductor layer is a platinum layer.
て、 前記導電体層は、イリジウム層であることを特徴とする
もの。12. The dielectric capacitor according to claim 10, wherein the conductor layer is an iridium layer.
て、 前記導電体層は、白金とイリジウムの合金層であること
を特徴とするもの。13. The dielectric capacitor according to claim 10, wherein the conductor layer is an alloy layer of platinum and iridium.
または１３の誘電体キャパシタにおいて、 前記下部電極は、基板の上に形成された酸化シリコン層
の上に形成されており、 前記下部電極は、前記酸化シリコン層に接する接合層を
有していることを特徴とするもの。14. The method according to claim 17, 8, 9, 10, 11, and 12.
Or the dielectric capacitor of 13, wherein the lower electrode is formed on a silicon oxide layer formed on a substrate, and the lower electrode has a bonding layer in contact with the silicon oxide layer. Characterized by.
する誘電体によって構成される誘電体層、 誘電体層の上に形成された上部電極、 を備えた誘電体キャパシタにおいて、 前記下部電極は、イリジウム層の表面に結晶配向性の良
い導電性薄膜を形成した後、酸化して形成したものであ
ることを特徴とするもの。15. A lower electrode, a dielectric layer formed on the lower electrode and made of a ferroelectric or a dielectric having a high dielectric constant, and an upper electrode formed on the dielectric layer. In the dielectric capacitor, the lower electrode is formed by forming a conductive thin film having a good crystal orientation on the surface of the iridium layer and then oxidizing the conductive thin film.
て、 前記導線性薄膜は、白金であることを特徴とするもの。16. The dielectric capacitor according to claim 15, wherein the conductive thin film is platinum.
て、 前記導線性薄膜は、イリジウムおよび白金の合金である
ことを特徴とするもの。17. The dielectric capacitor according to claim 15, wherein the conductive thin film is an alloy of iridium and platinum.
する誘電体によって構成される誘電体層、 誘電体層の上に形成され、少なくとも酸化イリジウム層
を有する上部電極、 を備えた誘電体キャパシタ。18. A lower electrode, a dielectric layer formed on the lower electrode and made of a ferroelectric substance or a dielectric substance having a high dielectric constant, and formed on the dielectric layer and having at least an iridium oxide layer. A dielectric capacitor having an upper electrode.
て、 前記上部電極は、スパッタリングによって形成された酸
化イリジウム層によって構成されていることを特徴とす
るもの。19. The dielectric capacitor according to claim 18, wherein the upper electrode is composed of an iridium oxide layer formed by sputtering.
て、 前記上部電極は、イリジウム層およびその上に形成され
た酸化イリジウム層によって構成されていることを特徴
とするもの。20. The dielectric capacitor according to claim 18, wherein the upper electrode is composed of an iridium layer and an iridium oxide layer formed thereon.
て、 前記上部電極は、イリジウム層の表面を酸化して形成さ
れたものであることを特徴とするもの。21. The dielectric capacitor according to claim 20, wherein the upper electrode is formed by oxidizing the surface of an iridium layer.
部電極、 下部電極の上に形成され、強誘電体または高誘電率を有
する誘電体によって構成される誘電体層、 誘電体層の上に形成され、少なくとも酸化イリジウム層
を有する上部電極、 を備えた誘電体キャパシタ。22. A lower electrode having at least an iridium oxide layer, a dielectric layer formed on the lower electrode and made of a ferroelectric substance or a dielectric substance having a high dielectric constant, formed on the dielectric layer, A dielectric capacitor comprising: an upper electrode having at least an iridium oxide layer.
化イリジウム層を下部電極として形成するステップ、 下部電極の上に強誘電体膜または高誘電率を有する誘電
体膜を誘電体層として形成するステップ、 誘電体層の上に上部電極を形成するステップ、 を備えた誘電体キャパシタの製造方法。23. A step of forming an iridium oxide layer as a lower electrode on a substrate by sputtering, a step of forming a ferroelectric film or a dielectric film having a high dielectric constant as a dielectric layer on the lower electrode, A method of manufacturing a dielectric capacitor, comprising: forming an upper electrode on the dielectric layer.
ウム層を形成するステップ、 前記イリジウム層の表面を酸化するステップ、 表面が酸化されたイリジウムの上に強誘電体膜または高
誘電率を有する誘電体膜を誘電体層として形成するステ
ップ、 誘電体層の上に上部電極を形成するステップ、 を備えた誘電体キャパシタの製造方法。24. A step of forming an iridium layer on a substrate by sputtering, a step of oxidizing the surface of the iridium layer, a ferroelectric film or a dielectric film having a high dielectric constant on the surface-oxidized iridium. A method of manufacturing a dielectric capacitor, comprising: forming a dielectric layer; and forming an upper electrode on the dielectric layer.
体膜を誘電体層として形成するステップ、 誘電体層の上に、スパッタリングによって、酸化イリジ
ウム層を上部電極として形成するステップ、 を備えた誘電体キャパシタの製造方法。25. A step of forming a lower electrode on a substrate, a step of forming a ferroelectric film or a dielectric film having a high dielectric constant as a dielectric layer on the lower electrode, and sputtering on the dielectric layer. And forming an iridium oxide layer as an upper electrode by the method.
体膜を誘電体層として形成するステップ、 誘電体層の上にスパッタリングによってイリジウム層を
形成するステップ、 前記イリジウム層の表面を酸化するステップ、 を備えた誘電体キャパシタの製造方法。26. A step of forming a lower electrode on a substrate, a step of forming a ferroelectric film or a dielectric film having a high dielectric constant as a dielectric layer on the lower electrode, and sputtering on the dielectric layer. A method of manufacturing a dielectric capacitor, comprising: forming an iridium layer; and oxidizing a surface of the iridium layer.
ウム層を形成するステップ、 前記イリジウム層の表面に結晶配向性の良い薄膜導電体
を形成するステップ、 表面に薄膜導電体が形成されたイリジウム層を酸化する
ステップ、 酸化処理されたイリジウム層の上に強誘電体膜または高
誘電率を有する誘電体膜を誘電体層として形成するステ
ップ、 誘電体層の上に上部電極を形成するステップ、 を備えた誘電体キャパシタの製造方法。27. A step of forming an iridium layer on a substrate by sputtering, a step of forming a thin film conductor having good crystal orientation on the surface of the iridium layer, and an oxidation of the iridium layer having a thin film conductor formed on the surface thereof. A step of forming a ferroelectric film or a dielectric film having a high dielectric constant as a dielectric layer on the oxidized iridium layer, and forming an upper electrode on the dielectric layer. Body capacitor manufacturing method.
ャパシタの製造方法において、 前記酸化処理は、誘電体層を形成する際の熱処理と併用
したことを特徴とするもの。28. The method of manufacturing a dielectric capacitor according to claim 24, 26 or 27, wherein the oxidation treatment is combined with a heat treatment for forming a dielectric layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00446395A JP3461398B2 (en) | 1994-01-13 | 1995-01-13 | Dielectric capacitor and method of manufacturing the same |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6-2247 | 1994-01-13 | ||
| JP224794 | 1994-01-13 | ||
| JP224594 | 1994-01-13 | ||
| JP6-2245 | 1994-01-13 | ||
| JP00446395A JP3461398B2 (en) | 1994-01-13 | 1995-01-13 | Dielectric capacitor and method of manufacturing the same |
Related Child Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001273692A Division JP3954339B2 (en) | 1994-01-13 | 2001-09-10 | Dielectric capacitor |
| JP2002018643A Division JP3689674B2 (en) | 1994-01-13 | 2002-01-28 | Dielectric capacitor and method of manufacturing the same |
| JP2003271076A Division JP3810391B2 (en) | 1994-01-13 | 2003-07-04 | Dielectric capacitor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07245237A true JPH07245237A (en) | 1995-09-19 |
| JP3461398B2 JP3461398B2 (en) | 2003-10-27 |
Family
ID=27275266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00446395A Expired - Fee Related JP3461398B2 (en) | 1994-01-13 | 1995-01-13 | Dielectric capacitor and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3461398B2 (en) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10242078A (en) * | 1997-02-25 | 1998-09-11 | Sharp Corp | Multilayer electrode using oxide conductor |
| US6146906A (en) * | 1998-09-16 | 2000-11-14 | Nec Corporation | DC magnetron sputtering method for manufacturing electrode of ferroelectric capacitor |
| US6398349B1 (en) | 1998-03-04 | 2002-06-04 | Seiko Epson Corporation | Piezoelectric device, ink-jet printing head, and method for manufacturing same, and printer |
| US6599757B1 (en) | 1998-10-14 | 2003-07-29 | Seiko Epson Corporation | Method for manufacturing ferroelectric thin film device, ink jet recording head, and ink jet printer |
| US6730955B2 (en) | 2001-03-16 | 2004-05-04 | Nec Electronics Corporation | Semiconductor memory and process for fabricating the same |
| US7101026B2 (en) | 1997-11-25 | 2006-09-05 | Seiko Epson Corporation | Ink jet recording head and ink jet recorder having a compression film with a compressive stress and removal part incorporated therein |
| JP2006287255A (en) * | 1995-09-19 | 2006-10-19 | Seiko Epson Corp | Piezoelectric thin-film element and ink jet recording head |
| US7443649B2 (en) | 1995-07-07 | 2008-10-28 | Rohm Co., Ltd. | Ferroelectric capacitor |
| WO2008149622A1 (en) * | 2007-05-30 | 2008-12-11 | Kyocera Corporation | Capacitor, resonator, filter device, communication device and electric circuit |
| JP2011054977A (en) * | 1995-09-19 | 2011-03-17 | Seiko Epson Corp | Piezoelectric element and inkjet recording head |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3954339B2 (en) * | 1994-01-13 | 2007-08-08 | ローム株式会社 | Dielectric capacitor |
| JP3981142B2 (en) * | 1994-01-13 | 2007-09-26 | ローム株式会社 | Ferroelectric capacitor and manufacturing method thereof |
| JP3954390B2 (en) * | 1994-01-13 | 2007-08-08 | ローム株式会社 | Dielectric capacitor |
| JP3954635B2 (en) * | 1994-01-13 | 2007-08-08 | ローム株式会社 | Method for manufacturing dielectric capacitor |
-
1995
- 1995-01-13 JP JP00446395A patent/JP3461398B2/en not_active Expired - Fee Related
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7443649B2 (en) | 1995-07-07 | 2008-10-28 | Rohm Co., Ltd. | Ferroelectric capacitor |
| JP2011109112A (en) * | 1995-09-19 | 2011-06-02 | Seiko Epson Corp | Piezoelectric element, and inkjet recording head |
| JP2011054977A (en) * | 1995-09-19 | 2011-03-17 | Seiko Epson Corp | Piezoelectric element and inkjet recording head |
| JP4572346B2 (en) * | 1995-09-19 | 2010-11-04 | セイコーエプソン株式会社 | Piezoelectric thin film element and ink jet recording head |
| JP2006287255A (en) * | 1995-09-19 | 2006-10-19 | Seiko Epson Corp | Piezoelectric thin-film element and ink jet recording head |
| JPH10242078A (en) * | 1997-02-25 | 1998-09-11 | Sharp Corp | Multilayer electrode using oxide conductor |
| US7101026B2 (en) | 1997-11-25 | 2006-09-05 | Seiko Epson Corporation | Ink jet recording head and ink jet recorder having a compression film with a compressive stress and removal part incorporated therein |
| US7651201B2 (en) | 1997-11-25 | 2010-01-26 | Seiko Epson Corporation | Ink jet recording head and ink jet recorder |
| US6398349B1 (en) | 1998-03-04 | 2002-06-04 | Seiko Epson Corporation | Piezoelectric device, ink-jet printing head, and method for manufacturing same, and printer |
| US6146906A (en) * | 1998-09-16 | 2000-11-14 | Nec Corporation | DC magnetron sputtering method for manufacturing electrode of ferroelectric capacitor |
| US6730524B2 (en) | 1998-10-14 | 2004-05-04 | Seiko Epson Corporation | Method for manufacturing ferroelectric thin film device, ink jet recording head, and ink jet printer |
| US6955927B2 (en) | 1998-10-14 | 2005-10-18 | Seiko Epson Corporation | Method for manufacturing ferroelectric thin film device, ink jet recording head and ink jet printer |
| US6880920B2 (en) | 1998-10-14 | 2005-04-19 | Seiko Epson Corporation | Electromechanical transducer with an adhesive layer and an anti-diffusion layer |
| US6767085B2 (en) | 1998-10-14 | 2004-07-27 | Seiko Epson Corporation | Method for manufacturing ferroelectric thin film device, ink jet recording head, and ink jet printer |
| US6767086B2 (en) | 1998-10-14 | 2004-07-27 | Seiko Epson Corporation | Method for manufacturing ferroelectric thin film device, ink jet recording head, and ink jet printer |
| US6599757B1 (en) | 1998-10-14 | 2003-07-29 | Seiko Epson Corporation | Method for manufacturing ferroelectric thin film device, ink jet recording head, and ink jet printer |
| US6887752B2 (en) | 2001-03-16 | 2005-05-03 | Nec Electronics Corporation | Semiconductor memory and process for fabricating the same |
| US6730955B2 (en) | 2001-03-16 | 2004-05-04 | Nec Electronics Corporation | Semiconductor memory and process for fabricating the same |
| WO2008149622A1 (en) * | 2007-05-30 | 2008-12-11 | Kyocera Corporation | Capacitor, resonator, filter device, communication device and electric circuit |
| US8487718B2 (en) | 2007-05-30 | 2013-07-16 | Kyocera Corporation | Capacitor, resonator, filter apparatus, communication device, and electric circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3461398B2 (en) | 2003-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3929513B2 (en) | Dielectric capacitor and manufacturing method thereof | |
| Moazzami et al. | Electrical characteristics of ferroelectric PZT thin films for DRAM applications | |
| JP3461398B2 (en) | Dielectric capacitor and method of manufacturing the same | |
| JP3247023B2 (en) | Dielectric capacitor, non-volatile memory and method of manufacturing the same | |
| JP3349612B2 (en) | Dielectric capacitor and method of manufacturing the same | |
| JP3810391B2 (en) | Dielectric capacitor | |
| JP2005303324A (en) | Dielectric capacitor | |
| JP3689674B2 (en) | Dielectric capacitor and method of manufacturing the same | |
| JP3954339B2 (en) | Dielectric capacitor | |
| JP3689703B2 (en) | Dielectric capacitor and method of manufacturing the same | |
| JP3689702B2 (en) | Method for manufacturing dielectric capacitor | |
| JP4554631B2 (en) | Dielectric capacitor and manufacturing method thereof | |
| JP3954635B2 (en) | Method for manufacturing dielectric capacitor | |
| JP3981142B2 (en) | Ferroelectric capacitor and manufacturing method thereof | |
| JP3954390B2 (en) | Dielectric capacitor | |
| JP2003100993A (en) | Semiconductor memory cell | |
| JP3924928B2 (en) | Ferroelectric material and ferroelectric memory | |
| JP2003179212A5 (en) | ||
| JP2001048645A (en) | Ferroelectric thin film and its production | |
| JP3496528B2 (en) | Ferroelectric memory and method of manufacturing the same | |
| JP4255495B2 (en) | Dielectric capacitor | |
| JPH0817678A (en) | Ferroelectric material thin film | |
| JP2007184623A (en) | Dielectric capacitor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |