JPH07240902A - Television signal processor - Google Patents

Television signal processor

Info

Publication number
JPH07240902A
JPH07240902A JP6029583A JP2958394A JPH07240902A JP H07240902 A JPH07240902 A JP H07240902A JP 6029583 A JP6029583 A JP 6029583A JP 2958394 A JP2958394 A JP 2958394A JP H07240902 A JPH07240902 A JP H07240902A
Authority
JP
Japan
Prior art keywords
signal
circuit
frequency
vertical
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6029583A
Other languages
Japanese (ja)
Other versions
JP2751819B2 (en
Inventor
Koji Handa
宏治 半田
Kenichiro Hayashi
健一郎 林
Teiji Kageyama
定司 影山
Yoshio Yasumoto
吉雄 安本
Hideyo Uehata
秀世 上畠
Akira Kisoda
晃 木曽田
Takaya Hayashi
貴也 林
Yasuyo Ogata
康世 小方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP6029583A priority Critical patent/JP2751819B2/en
Publication of JPH07240902A publication Critical patent/JPH07240902A/en
Application granted granted Critical
Publication of JP2751819B2 publication Critical patent/JP2751819B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Color Television Systems (AREA)
  • Television Systems (AREA)

Abstract

PURPOSE:To form a receiver corresponding to a high definition television broadcasting system while reducing cost rather than the conventional one by sharing parts for realizing respective functions at the television signal processor based on the high definition television broadcasting system. CONSTITUTION:An LD/VH signal is reproduced from a reinforce signal superimposed on the non-image part of a television signal by an LD/VH demodulation circuit 107 and a main image part correlation circuit 305, and this LD/VH signal is respectively separated into an LD signal and a VH signal by using the frame comb line filter of a Y/C/LD/VH separator circuit 101. On the other hand, the signal of a main image part is respectively separated into a luminance signal and a chrominance signal by using the same frame comb line filter as the filter, which consists of the Y/C/LD/VH separator circuit 101, used for this LD/VH separation. The LD signal, VH signal and luminance signal are mixed by executing prescribed signal processing, and this mixed signal and the chrominance signal are displayed on a display 328.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、現行のテレビジョン放
送方式と両立性を保持しながら、ワイドアスペクト化及
び高画質化を図る高精細テレビジョン放送方式に則った
信号を処理するテレビジョン信号処理装置に関するもの
である。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a television signal for processing a signal conforming to a high definition television broadcasting system for achieving wide aspect and high image quality while maintaining compatibility with the existing television broadcasting system. The present invention relates to a processing device.

【０００２】[0002]

【従来の技術】現行のテレビジョン放送方式、例えばＮ
ＴＳＣ（National Television SystemCommittee）放送
方式と両立性を保持しつつ、ワイドアスペクト化及び高
画質化を目指した高精細テレビジョン放送方式が検討さ
れている。このＥＤＴＶ放送方式において、ワイドアス
ペクト化を達成する手法にレターボックス方式がある。2. Description of the Related Art Current television broadcasting systems such as N
A high-definition television broadcasting system aiming at wide aspect ratio and high image quality is being studied while maintaining compatibility with the TSC (National Television System Committee) broadcasting system. In this EDTV broadcasting system, there is a letterbox system as a technique for achieving a wide aspect.

【０００３】これは、例えばＮＴＳＣ放送方式の場合、
１フィールドあたり約２４０本ある有効走査線の内、画
面中央部分の約１８０本（この部分を、以下では主画部
と呼ぶ）を用いてアスペクト比１６：９の主信号を伝送
する。また、このとき上下に生じる、１フィールドあた
り約６０本の画像の無い部分（この部分を、以下では無
画部と呼ぶ）の走査線を用いて、何らかの補強信号を伝
送することが考えられている。このような補強信号とし
て例えば、画像の水平周波数高域信号、垂直周波数高域
信号（以下では、ＶＨ信号と呼ぶ）及び垂直−時間周波
数高域信号（以下では、ＶＴ信号と呼ぶ）などが考えら
れる。For example, in the case of NTSC broadcasting system,
A main signal having an aspect ratio of 16: 9 is transmitted by using about 180 lines (this part is hereinafter referred to as a main image part) in the central portion of the screen among about 240 effective scanning lines per field. In addition, it is conceivable that some reinforcement signal is transmitted by using the scanning lines of the approximately 60 image-less portions per field (this portion will be referred to as a non-image portion hereinafter) that occur vertically at this time. There is. As such a reinforcement signal, for example, a horizontal frequency high frequency signal of an image, a vertical frequency high frequency signal (hereinafter referred to as VH signal), a vertical-time frequency high frequency signal (hereinafter referred to as VT signal), and the like are considered. To be

【０００４】また、ＶＴ信号としては、主としてライン
間の差分を補強信号とするＬＤ信号と、フレーム間の差
分を補強信号とするＦＤ信号の２種類があるが、以下の
説明においてはＶＴ信号として前者のＬＤ信号を用いた
場合を例にとり説明する。また、上記ＬＤ信号とＶＨ信
号が水平方向に１／３倍に圧縮され、無画部に周波数多
重されて伝送されるものとする。また、ＶＨ信号は垂直
−時間周波数領域において垂直周波数で４８０／２ｃｐ
ｈ、時間周波数で１５Ｈｚの位置にシフトされて多重さ
れているものとする。更に、Ｑ軸位相を有した副搬送波
を上記ＬＤ、ＶＨ信号で変調して伝送するものとする
（例えば、テレビジョン学会技術報告 Ｖｏｌ．１７，
Ｎｏ．６５，１９〜２４頁及び２５〜３０頁）。また、
上記ＥＤＴＶの信号を現行受像機で受信した際に、無画
部に生じる視覚上の妨害が問題となる。この妨害低減手
法として、主画部の信号からＬＤ信号と相関の高い信号
信号を抽出して、上記信号をＬＤ信号から減じて伝送す
るという手法が用いられているものとする（例えば、テ
レビジョン学会技術報告Ｖｏｌ．１７，Ｎｏ．６５，２
５〜３０頁及び３７〜４１頁）。There are two types of VT signals, an LD signal that mainly uses a difference between lines as a reinforcement signal and an FD signal that uses a difference between frames as a reinforcement signal. In the following description, the VT signal is used. The case of using the former LD signal will be described as an example. Further, it is assumed that the LD signal and the VH signal are compressed in the horizontal direction by a factor of ⅓, frequency-multiplexed in the non-picture portion and transmitted. The VH signal has a vertical frequency of 480/2 cp in the vertical-time frequency domain.
It is assumed that they are multiplexed by being shifted to a position of 15 Hz at a time frequency of h. Further, it is assumed that a subcarrier having a Q-axis phase is modulated by the LD and VH signals and transmitted (see, for example, Technical Report of Television Society Vol.
No. 65, pages 19-24 and 25-30). Also,
When the signal of the EDTV is received by the current receiver, the visual disturbance that occurs in the non-image part becomes a problem. As this interference reduction method, a method is used in which a signal signal having a high correlation with the LD signal is extracted from the signal of the main picture portion and the signal is subtracted from the LD signal and transmitted (for example, a television. Academic Technical Report Vol.17, No.65,2
5-30 and 37-41).

【０００５】以下に本発明に関わる従来のテレビジョン
信号処理装置について図面を用いて説明する。図３は、
ＥＤＴＶ信号を受信するテレビジョン信号処理装置の一
構成例を示したものである。A conventional television signal processing apparatus according to the present invention will be described below with reference to the drawings. Figure 3
1 shows an example of the configuration of a television signal processing device that receives an EDTV signal.

【０００６】図３において、テレビジョン信号入力端子
３０１は、Ａ／Ｄ変換器３０２の入力に接続される。Ａ
／Ｄ変換器３０２の出力はＹ／Ｃ分離回路３０３の入力
及びＬＤ／ＶＨ復調回路３０４の入力に接続される。Ｌ
Ｄ／ＶＨ復調回路３０４の出力は主画部相関回路３０５
の第一の入力に接続される。Ｙ／Ｃ分離回路３０３の第
一の出力は、主画部相関回路３０５の第二の入力、水平
ローパスフィルタ（以下、ローパスフィルタについては
ＬＰＦと略する）３０７の入力及び水平ハイパスフィル
タ（以下、ハイパスフィルタについてはＨＰＦと略す
る）３１０の入力に接続される。Ｙ／Ｃ分離回路３０３
の第二の出力はＱ復調回路３１７の入力及びＩ復調回路
３２２の入力に接続される。In FIG. 3, the television signal input terminal 301 is connected to the input of the A / D converter 302. A
The output of the / D converter 302 is connected to the input of the Y / C separation circuit 303 and the input of the LD / VH demodulation circuit 304. L
The output of the D / VH demodulation circuit 304 is the main image section correlation circuit 305.
Connected to the first input of. The first output of the Y / C separation circuit 303 is the second input of the main image section correlation circuit 305, the input of a horizontal low-pass filter (hereinafter, a low-pass filter is abbreviated as LPF) 307, and the horizontal high-pass filter (hereinafter, A high-pass filter is abbreviated as HPF) 310. Y / C separation circuit 303
The second output of is connected to the input of the Q demodulation circuit 317 and the input of the I demodulation circuit 322.

【０００７】主画部相関回路３０５の出力は、ＬＤ／Ｖ
Ｈ分離回路３０６の入力に接続される。ＬＤ／ＶＨ分離
回路３０６の第一の出力は、ＶＨ処理回路３０８の入力
に接続される。ＬＤ／ＶＨ分離回路３０６の第二の出力
は、ＬＤ処理回路３０９の第一の入力に接続される。水
平ＬＰＦ３０７の出力は、ＬＤ処理回路３０９の第二の
入力に接続される。水平ＨＰＦ３１０の出力は、走査線
補間回路３１１の入力に接続される。ＬＤ処理回路３０
９の出力は、加算器３１２の第一の入力に接続される。
走査線補間回路３１１の出力は、加算器３１２の第二の
入力に接続される。加算器３１２の出力は、３→４変換
回路３１３の入力に接続される。ＶＨ処理回路３０８の
出力は、加算器３１４の第一の入力に接続される。３→
４変換回路３１３の出力は、加算器３１４の第二の入力
に接続される。加算器３１４の出力は、倍速変換回路３
１５の入力に接続される。倍速変換回路３１５の出力
は、Ｄ／Ａ変換器３１６の入力に接続される。Ｄ／Ａ変
換器３１６の出力は、マトリクス回路３２７の第一の入
力に接続される。The output of the main picture section correlation circuit 305 is LD / V.
It is connected to the input of the H separation circuit 306. The first output of the LD / VH separation circuit 306 is connected to the input of the VH processing circuit 308. The second output of the LD / VH separation circuit 306 is connected to the first input of the LD processing circuit 309. The output of the horizontal LPF 307 is connected to the second input of the LD processing circuit 309. The output of the horizontal HPF 310 is connected to the input of the scanning line interpolation circuit 311. LD processing circuit 30
The output of 9 is connected to the first input of adder 312.
The output of the scan line interpolation circuit 311 is connected to the second input of the adder 312. The output of the adder 312 is connected to the input of the 3 → 4 conversion circuit 313. The output of the VH processing circuit 308 is connected to the first input of the adder 314. 3 →
The output of the 4-conversion circuit 313 is connected to the second input of the adder 314. The output of the adder 314 is the double speed conversion circuit 3
It is connected to 15 inputs. The output of the double speed conversion circuit 315 is connected to the input of the D / A converter 316. The output of the D / A converter 316 is connected to the first input of the matrix circuit 327.

【０００８】Ｑ復調回路３１７の出力は、走査線補間回
路３１８の入力に接続される。走査線補間回路３１８の
出力は、３→４変換回路３１９の入力に接続される。３
→４変換回路３１９の出力は倍速変換回路３２０の入力
に接続される。倍速変換回路３２０の出力は、Ｄ／Ａ変
換器３２１の入力に接続される。Ｄ／Ａ変換器３２１の
出力は、マトリクス回路３２７の第二の入力に接続され
る。The output of the Q demodulation circuit 317 is connected to the input of the scanning line interpolation circuit 318. The output of the scanning line interpolation circuit 318 is connected to the input of the 3 → 4 conversion circuit 319. Three
The output of the → 4 conversion circuit 319 is connected to the input of the double speed conversion circuit 320. The output of the double speed conversion circuit 320 is connected to the input of the D / A converter 321. The output of the D / A converter 321 is connected to the second input of the matrix circuit 327.

【０００９】Ｉ復調回路３２２の出力は、走査線補間回
路３２３の入力に接続される。走査線補間回路３２３の
出力は、３→４変換回路３２４の入力に接続される。３
→４変換回路３２４の出力は倍速変換回路３２５の入力
に接続される。倍速変換回路３２５の出力は、Ｄ／Ａ変
換器３２６の入力に接続される。Ｄ／Ａ変換器３２６の
出力は、マトリクス回路３２７の第三の入力に接続され
る。マトリクス回路３２７の第一、第二及び第三の出力
は、表示器３２８の第一、第二及び第三の入力に接続さ
れる。The output of the I demodulation circuit 322 is connected to the input of the scanning line interpolation circuit 323. The output of the scanning line interpolation circuit 323 is connected to the input of the 3 → 4 conversion circuit 324. Three
The output of the → 4 conversion circuit 324 is connected to the input of the double speed conversion circuit 325. The output of the double speed conversion circuit 325 is connected to the input of the D / A converter 326. The output of the D / A converter 326 is connected to the third input of the matrix circuit 327. The first, second and third outputs of matrix circuit 327 are connected to the first, second and third inputs of indicator 328.

【００１０】以下に、図３を用いてＥＤＴＶ信号を受信
するテレビジョン信号処理装置の動作を説明する。Ａ／
Ｄ変換器３０２は、入力されたテレビジョン信号をディ
ジタル信号に変換する。Ｙ／Ｃ分離回路３０３は、入力
されたテレビジョン信号を輝度信号及び色信号に分離
し、それぞれ第一及び第二の出力から出力する。ＬＤ／
ＶＨ復調回路３０４は、入力されたテレビジョン信号中
の無画部に多重された補強信号を、Ｑ軸位相を有した副
搬送波を用いて復調して出力する。主画部相関回路３０
５は、主画部の信号からＬＤ信号と相関の高い信号を抽
出し、この信号を復調した補強信号に加算して出力す
る。ＬＤ／ＶＨ分離回路３０６は、補強信号をＶＨ信号
とＬＤ信号に分離して、それぞれ第一及び第二の出力か
ら出力する。ＶＨ処理回路３０８は、入力されたＶＨ信
号を垂直−時間周波数領域においてシフトし、水平３倍
伸張し、仮想的に０を挿入して垂直周波数低域信号を抽
出する。更に、抽出された信号を垂直周波数高域にシフ
トし、４８０本の順次走査信号として出力する。The operation of the television signal processing device for receiving the EDTV signal will be described below with reference to FIG. A /
The D converter 302 converts the input television signal into a digital signal. The Y / C separation circuit 303 separates the input television signal into a luminance signal and a color signal, and outputs the luminance signal and the color signal from the first and second outputs, respectively. LD /
The VH demodulation circuit 304 demodulates the reinforcing signal multiplexed in the non-picture part in the input television signal using a subcarrier having a Q-axis phase and outputs the demodulated signal. Main picture section correlation circuit 30
Reference numeral 5 extracts a signal having a high correlation with the LD signal from the signal of the main image portion, adds this signal to the demodulated reinforcement signal, and outputs it. The LD / VH separation circuit 306 separates the reinforcement signal into a VH signal and an LD signal, and outputs them from the first and second outputs, respectively. The VH processing circuit 308 shifts the input VH signal in the vertical-time frequency domain, horizontally expands it three times, and virtually inserts 0 to extract a vertical frequency low-frequency signal. Further, the extracted signal is shifted to a high vertical frequency range and output as 480 progressive scanning signals.

【００１１】水平ＬＰＦ３０７は、輝度信号の水平周波
数低域信号を抽出して出力する。ＬＤ信号処理回路３０
９は、入力されたＬＤ信号を水平３倍伸張し、仮想的に
０挿入し垂直周波数高域信号を抽出する。更に、入力さ
れた輝度信号の水平周波数低域信号に０挿入して垂直周
波数低域信号を抽出し、これを上記のＬＤ信号と加算す
ることで、水平周波数低域信号に関しては折り返しのな
い順次走査信号を出力する。The horizontal LPF 307 extracts and outputs a horizontal frequency low frequency signal of the luminance signal. LD signal processing circuit 30
Reference numeral 9 horizontally expands the inputted LD signal by three times, virtually inserts 0, and extracts a vertical frequency high frequency signal. Furthermore, by inserting 0 into the horizontal frequency low-frequency signal of the input luminance signal to extract the vertical frequency low-frequency signal, and by adding this to the LD signal described above, the horizontal frequency low-frequency signal is not sequentially folded. Output a scanning signal.

【００１２】水平ＨＰＦ３１０は、入力された輝度信号
の水平周波数高域信号を出力する。走査線補間回路３１
１は、主画部の輝度信号の水平周波数高域信号を走査線
補間することにより順次走査化した輝度信号を出力す
る。加算器３１２は、ＬＤ処理回路３０９が出力する輝
度信号の水平周波数低域信号と、走査線補間回路３１１
が出力する水平周波数高域信号を加算し出力する。３→
４変換回路３１３は、入力された３６０本の輝度信号を
４８０本の輝度信号に変換する。加算器３１４は、入力
された輝度信号とＶＨ信号を加算して出力する。倍速変
換回路３１５は、入力された輝度信号を倍速変換し出力
する。Ｄ／Ａ変換器３１６は、入力された輝度信号をア
ナログ信号に変換して、マトリクス回路３２７の第一の
入力に出力する。The horizontal HPF 310 outputs a horizontal frequency high frequency signal of the input luminance signal. Scan line interpolation circuit 31
1 outputs a luminance signal sequentially scanned by interpolating the horizontal frequency high frequency signal of the luminance signal of the main picture portion by scanning line. The adder 312 includes the horizontal frequency low-frequency signal of the luminance signal output from the LD processing circuit 309 and the scanning line interpolation circuit 311.
The horizontal frequency high frequency signals output by are added and output. 3 →
The 4-conversion circuit 313 converts the input 360 luminance signals into 480 luminance signals. The adder 314 adds the input luminance signal and VH signal and outputs the result. The double speed conversion circuit 315 double speed converts the input luminance signal and outputs it. The D / A converter 316 converts the input luminance signal into an analog signal and outputs the analog signal to the first input of the matrix circuit 327.

【００１３】Ｑ復調回路３１７は、入力された色信号を
Ｑ軸位相を有した副搬送波を用いて復調する。走査線補
間回路３１８は、入力されたＱ信号を走査線補間し、３
６０本の順次走査信号に変換する。３→４変換回路３１
９は、３６０本のＱ信号を４８０本のＱ信号に変換す
る。倍速変換回路３２０は、入力されたＱ信号を倍速変
換し出力する。Ｄ／Ａ変換器３２１は、入力されたＱ信
号をアナログ信号に変換し、マトリクス回路の第二の入
力に出力する。The Q demodulation circuit 317 demodulates the input color signal using a subcarrier having a Q-axis phase. The scan line interpolation circuit 318 scan line interpolates the input Q signal, and outputs 3
It is converted into 60 sequential scanning signals. 3 → 4 conversion circuit 31
9 converts 360 Q signals into 480 Q signals. The double speed conversion circuit 320 double-speed converts the input Q signal and outputs it. The D / A converter 321 converts the input Q signal into an analog signal and outputs it to the second input of the matrix circuit.

【００１４】Ｉ復調回路３２２は、入力された色信号を
Ｉ軸位相を有した副搬送波を用いて復調する。走査線補
間回路３２３は、入力されたＩ信号を走査線補間し、３
６０本の順次走査信号に変換する。３→４変換回路３２
４は、３６０本のＩ信号を４８０本のＩ信号に変換す
る。倍速変換回路３２５は、入力されたＩ信号を倍速変
換し出力する。Ｄ／Ａ変換器３２６は、入力されたＩ信
号をアナログ信号に変換し、マトリクス回路の第三の入
力に出力する。マトリクス回路３２７は、輝度信号、Ｉ
信号及びＱ信号をＲ、Ｇ、Ｂ信号に変換し、表示器３２
８に出力する。The I demodulation circuit 322 demodulates the input color signal using a subcarrier having an I axis phase. The scanning line interpolation circuit 323 performs scanning line interpolation on the input I signal, and
It is converted into 60 sequential scanning signals. 3 → 4 conversion circuit 32
Reference numeral 4 converts 360 I signals into 480 I signals. The double speed conversion circuit 325 double speed converts the input I signal and outputs it. The D / A converter 326 converts the input I signal into an analog signal and outputs the analog signal to the third input of the matrix circuit. The matrix circuit 327 uses the luminance signal, I
The signal and Q signal are converted into R, G, B signals, and the display 32
Output to 8.

【００１５】[0015]

【発明が解決しようとする課題】しかしながら上記の従
来の構成例では、各機能毎に完結した構成になっている
ために、現行放送方式対応の受像機と比較して、構成が
複雑になりコストがかかるという問題点を有していた。However, in the above-mentioned conventional configuration example, since the configuration is completed for each function, the configuration becomes complicated and the cost is reduced as compared with the receiver for the current broadcasting system. It had a problem that it was costly.

【００１６】本発明は上記従来の問題点を解決するもの
で、各機能を実現する為の部品を共用することにより、
従来よりも低コストでＥＤＴＶ放送方式にも対応しうる
テレビジョン信号処理装置を提供することを目的とす
る。The present invention solves the above-mentioned conventional problems, and by sharing parts for realizing each function,
It is an object of the present invention to provide a television signal processing device that can support an EDTV broadcasting system at a lower cost than before.

【００１７】さらに、補強信号を時分割多重することに
よりメモリ等の配線数を削減することを目的とする。Further, it is an object of the present invention to reduce the number of wires such as a memory by time-division multiplexing the reinforcement signal.

【００１８】[0018]

【課題を解決するための手段】この目的を達成するため
に本発明の第一のテレビジョン信号処理装置は、高精細
テレビジョン信号の無画部に多重された少なくとも２種
類の補強信号を分離する処理と、主画部の信号を輝度信
号と色信号とに分離する処理とを、一つの信号処理回路
で実現する。In order to achieve this object, a first television signal processing device of the present invention separates at least two kinds of reinforcing signals multiplexed in a non-picture part of a high definition television signal. And a process of separating the signal of the main image portion into a luminance signal and a color signal are realized by one signal processing circuit.

【００１９】また、本発明の第二のテレビジョン信号処
理装置は、高精細テレビジョン信号の無画部に多重され
た補強信号を復調する処理と、主画部で伝送された色信
号を復調する処理を一つの信号処理回路で実現する。The second television signal processing device of the present invention further comprises a process of demodulating a reinforcement signal multiplexed in a non-picture part of a high definition television signal and a color signal transmitted in the main picture part. The processing to be performed is realized by one signal processing circuit.

【００２０】また、本発明の第三のテレビジョン信号処
理装置は、高精細テレビジョン信号の主画部で伝送され
た輝度信号から、垂直−時間周波数高域信号と相関の高
い信号を抽出して、無画部に多重された補強信号に加算
することにより、前記垂直−時間周波数高域信号を再生
する処理と、前記主画部で伝送された信号を輝度信号と
色信号に分離する処理とを一つの信号処理回路で実現す
る。The third television signal processing apparatus of the present invention extracts a signal highly correlated with the vertical-time frequency high frequency signal from the luminance signal transmitted in the main picture portion of the high definition television signal. Processing to reproduce the vertical-time frequency high frequency signal by adding it to the reinforcement signal multiplexed in the non-picture section, and processing to separate the signal transmitted in the main picture section into a luminance signal and a chrominance signal. And are realized by one signal processing circuit.

【００２１】また、本発明の第四のテレビジョン信号処
理装置は、高精細テレビジョン信号の主画部で伝送され
た輝度信号から、垂直−時間周波数高域信号と相関の高
い信号を抽出して、無画部に多重された補強信号に加算
することにより、垂直−時間周波数信号を再生する処理
と、前記主画部で伝送された輝度信号に０挿入して垂直
周波数低域信号を抽出し、更に再生された前記垂直−時
間周波数高域信号に０挿入して垂直周波数高域信号を抽
出し、前記垂直周波数低域信号と前記垂直周波数高域信
号を加算する処理と、前記主画部の信号を順次走査化す
る処理とを一つの信号処理回路で実現することを特徴と
する。The fourth television signal processing apparatus of the present invention extracts a signal having a high correlation with the vertical-time frequency high frequency signal from the luminance signal transmitted in the main picture portion of the high definition television signal. Then, the vertical-time frequency signal is reproduced by adding it to the reinforcement signal multiplexed in the non-picture part, and 0 is inserted in the luminance signal transmitted in the main picture part to extract the vertical frequency low-frequency signal. And inserting 0 into the reproduced vertical-time frequency high-frequency signal to extract a vertical frequency high-frequency signal, adding the vertical frequency low-frequency signal and the vertical frequency high-frequency signal, and the main image It is characterized in that one signal processing circuit realizes a process of sequentially scanning the signals of the parts.

【００２２】また、本発明の第五のテレビジョン信号処
理装置は、高精細テレビジョン信号の無画部に多重され
伝送された補強信号のデータを時分割多重して処理する
ことを特徴とする。Further, a fifth television signal processing device of the present invention is characterized in that the data of the reinforcement signal which is multiplexed and transmitted in the non-picture part of the high definition television signal is time division multiplexed and processed. .

【００２３】[0023]

【作用】この構成によって、本発明の第一のテレビジョ
ン信号処理装置は、高精細テレビジョン信号の無画部に
多重された少なくとも２種類の補強信号を分離する処理
において用いるフレーム遅延回路と、主画部の信号を輝
度信号と色信号とに分離する処理において用いるフレー
ム遅延回路とを共用する。With this configuration, the first television signal processing device of the present invention comprises a frame delay circuit used in a process for separating at least two kinds of reinforcing signals multiplexed in the non-picture part of a high definition television signal, The frame delay circuit used in the process of separating the signal of the main picture portion into the luminance signal and the color signal is shared.

【００２４】また、本発明の第二のテレビジョン信号処
理装置は、高精細テレビジョン信号の無画部に多重され
た補強信号を復調する処理において用いる副搬送波発生
回路及び乗算器と、主画部で伝送された色信号を復調す
る処理において用いる副搬送波発生回路及び乗算器とを
共用する。The second television signal processing device of the present invention includes a sub-carrier generation circuit and a multiplier used in a process of demodulating a reinforcement signal multiplexed in a non-picture part of a high definition television signal, and a main picture. The sub-carrier generation circuit and the multiplier used in the process of demodulating the color signal transmitted by the unit are shared.

【００２５】また、本発明の第三のテレビジョン信号処
理装置は、高精細テレビジョン信号の主画部において伝
送された輝度信号から、垂直−時間周波数高域信号と相
関の高い信号を抽出する処理において用いる１ライン遅
延回路と、前記主画部で伝送された信号を輝度信号と色
信号に分離するラインくしフィルタ処理において用いる
１ライン遅延回路とを共用する。Further, the third television signal processing apparatus of the present invention extracts a signal having a high correlation with the vertical-time frequency high frequency signal from the luminance signal transmitted in the main picture portion of the high definition television signal. The 1-line delay circuit used in the processing and the 1-line delay circuit used in the line comb filter processing for separating the signal transmitted in the main image portion into the luminance signal and the color signal are shared.

【００２６】また、本発明の第四のテレビジョン信号処
理装置は、高精細テレビジョン信号の主画部で伝送され
た輝度信号から、垂直−時間周波数高域信号と相関の高
い信号を抽出する処理において用いる少なくとも一つ以
上の１ライン遅延回路及びフィールド遅延回路と、主画
部で伝送された輝度信号に０挿入して垂直周波数低域信
号を抽出する処理、叉は無画部に多重された前記垂直−
時間周波数高域信号に０挿入して垂直周波数高域信号を
抽出する処理において用いる少なくとも一つ以上の１ラ
イン遅延回路と、入力テレビジョン信号を順次走査化す
る処理において用いる少なくとも一つ以上の１ライン遅
延回路及びフィールド遅延回路とを共用する。Further, the fourth television signal processing apparatus of the present invention extracts a signal having a high correlation with the vertical-time frequency high frequency signal from the luminance signal transmitted in the main picture portion of the high definition television signal. At least one or more one-line delay circuits and field delay circuits used in the process, and a process of inserting 0 into the luminance signal transmitted in the main picture part to extract the vertical frequency low-frequency signal, or multiplexed in the non-picture part. Vertical-
At least one 1-line delay circuit used in the process of inserting 0 into the time-frequency high-frequency signal to extract the vertical frequency high-frequency signal, and at least one or more 1-line delay circuit used in the process of sequentially scanning the input television signal. The line delay circuit and the field delay circuit are shared.

【００２７】以上のことより、各機能を実現する為の部
品を共用することにより、メモリ等の個数を減らし、受
像機のコスト低減を実現する。As described above, by sharing the parts for realizing each function, the number of memories and the like can be reduced and the cost of the receiver can be reduced.

【００２８】また、高精細テレビジョン信号の無画部に
多重された補強信号を時分割時分割多重することにより
メモリ等の配線数を削減する。Further, the number of wires such as a memory is reduced by time-division time-division-multiplexing the reinforcement signal multiplexed in the non-picture part of the high-definition television signal.

【００２９】[0029]

【実施例】以下に、第１の実施例〜第５の実施例を示す
が、これらの第１の実施例〜第５の実施例において入力
される信号は、従来例において既述したレターボックス
方式の高精細テレビジョン放送方式に則った信号である
ものとする。また、ＶＴ信号としては、主としてライン
間の差分を補強信号とするＬＤ信号と、フレーム間の差
分を補強信号とするＦＤ信号の２種類があるが、以下の
説明においてはＶＴ信号として前者のＬＤ信号を用いた
場合を例にとり説明する。また、上記ＬＤ信号とＶＨ信
号が水平方向に１／３倍に圧縮され、無画部において周
波数多重されて伝送されるものとする。また、ＶＨ信号
は垂直−時間周波数領域において垂直周波数で４８０／
２ｃｐｈ、時間周波数で１５Ｈｚの位置にシフトされて
多重されているものとする。更に、Ｑ軸位相を有した副
搬送波を上記ＬＤ、ＶＨ信号で変調して伝送するものと
する。また、上記高精細テレビジョン信号を現行受像機
で受信した際に、無画部に生じる視覚上の妨害が問題と
なるが、この妨害低減手法として、主画部の信号から伝
送するＬＤ信号と相関の高い信号を抽出して、上記信号
をＬＤ信号から減じて伝送するという手法が用いられて
いるものとする。また、以下の実施例において、従来例
と同じ符号を有する構成要素は、従来例と同じ動作をす
るものとする。以下に本発明に関わるテレビジョン信号
処理装置について図面を用いて説明する。EXAMPLES The first to fifth examples will be described below. The signals input in these first to fifth examples are the letterboxes already described in the conventional example. The signal shall be in conformity with the high definition television broadcasting system of the system. There are two types of VT signals, an LD signal that mainly uses a difference between lines as a reinforcement signal and an FD signal that uses a difference between frames as a reinforcement signal. In the following description, the former LD is used as a VT signal. The case where a signal is used will be described as an example. Further, it is assumed that the LD signal and the VH signal are compressed in the horizontal direction by a factor of ⅓, frequency-multiplexed in the non-picture portion and transmitted. Also, the VH signal has a vertical frequency of 480 /
It is assumed that 2 cph is shifted and multiplexed at a position of 15 Hz in time frequency. Further, it is assumed that a subcarrier having a Q-axis phase is modulated by the LD and VH signals and transmitted. Further, when the above-mentioned high-definition television signal is received by the current receiver, a visual disturbance that occurs in the non-picture portion becomes a problem. It is assumed that a method of extracting a signal having a high correlation, subtracting the signal from the LD signal, and transmitting the signal is used. Further, in the following embodiments, components having the same reference numerals as those in the conventional example operate in the same manner as in the conventional example. A television signal processing device according to the present invention will be described below with reference to the drawings.

【００３０】図１は、本発明のテレビジョン信号処理装
置の第一の実施例のブロック図を示したものである。図
１において、テレビジョン信号入力端子３０１はＡ／Ｄ
変換器３０２の入力に接続され、Ａ／Ｄ変換器３０２の
出力はＬＤ／ＶＨ復調回路１０７の入力に接続される。
ＬＤ／ＶＨ復調回路１０７の出力は主画部相関回路３０
５の第一の入力に接続される。主画部相関回路３０５の
出力は、Ｙ／Ｃ／ＬＤ／ＶＨ分離回路１０１のテレビジ
ョン信号入力端子１０２に接続される。FIG. 1 is a block diagram of a first embodiment of a television signal processing device of the present invention. In FIG. 1, the television signal input terminal 301 is an A / D
It is connected to the input of the converter 302, and the output of the A / D converter 302 is connected to the input of the LD / VH demodulation circuit 107.
The output of the LD / VH demodulation circuit 107 is the main image section correlation circuit 30.
5 is connected to the first input. The output of the main image section correlation circuit 305 is connected to the television signal input terminal 102 of the Y / C / LD / VH separation circuit 101.

【００３１】Ｙ／Ｃ／ＬＤ／ＶＨ分離回路１０１の輝度
信号出力端子１０５は、主画部相関回路３０５の第二の
入力、水平ＬＰＦ３０７の入力及び水平ＨＰＦ３１０の
入力に接続される。Ｙ／Ｃ／ＬＤ／ＶＨ分離回路１０１
の色信号出力端子１０６はＱ復調回路３１７の入力及び
Ｉ復調回路３２２の入力に接続される。Ｙ／Ｃ／ＬＤ／
ＶＨ分離回路１０１のＶＨ信号出力端子１０３はＶＨ処
理回路３０８の入力に接続され、Ｙ／Ｃ／ＬＤ／ＶＨ分
離回路１０１のＬＤ信号出力端子１０４はＬＤ処理回路
３０９の第一の入力に接続される。水平ＬＰＦ３０７の
出力は、ＬＤ処理回路３０９の第二の入力に接続され
る。The luminance signal output terminal 105 of the Y / C / LD / VH separation circuit 101 is connected to the second input of the main image section correlation circuit 305, the input of the horizontal LPF 307 and the input of the horizontal HPF 310. Y / C / LD / VH separation circuit 101
The color signal output terminal 106 of is connected to the input of the Q demodulation circuit 317 and the input of the I demodulation circuit 322. Y / C / LD /
The VH signal output terminal 103 of the VH separation circuit 101 is connected to the input of the VH processing circuit 308, and the LD signal output terminal 104 of the Y / C / LD / VH separation circuit 101 is connected to the first input of the LD processing circuit 309. It The output of the horizontal LPF 307 is connected to the second input of the LD processing circuit 309.

【００３２】水平ＨＰＦ３１０の出力は、走査線補間回
路３１１の入力に接続される。ＬＤ処理回路３０９の出
力は、加算器３１２の第一の入力に接続される。走査線
補間回路３１１の出力は加算器３１２の第二の入力に接
続され、加算器３１２の出力は３→４変換回路３１３の
入力に接続される。ＶＨ処理回路３０８の出力は、加算
器３１４の第一の入力に接続される。３→４変換回路３
１３の出力は、加算器３１４の第二の入力に接続され
る。加算器３１４の出力は倍速変換回路３１５の入力に
接続され、倍速変換回路３１５の出力はＤ／Ａ変換器３
１６の入力に接続される。Ｄ／Ａ変換器３１６の出力
は、マトリクス回路３２７の第一の入力に接続される。The output of the horizontal HPF 310 is connected to the input of the scanning line interpolation circuit 311. The output of the LD processing circuit 309 is connected to the first input of the adder 312. The output of the scanning line interpolation circuit 311 is connected to the second input of the adder 312, and the output of the adder 312 is connected to the input of the 3 → 4 conversion circuit 313. The output of the VH processing circuit 308 is connected to the first input of the adder 314. 3 → 4 conversion circuit 3
The output of 13 is connected to the second input of adder 314. The output of the adder 314 is connected to the input of the double speed conversion circuit 315, and the output of the double speed conversion circuit 315 is the D / A converter 3.
It is connected to 16 inputs. The output of the D / A converter 316 is connected to the first input of the matrix circuit 327.

【００３３】Ｑ復調回路３１７の出力は、走査線補間回
路３１８の入力に接続される。走査線補間回路３１８の
出力は、３→４変換回路３１９の入力に接続される。３
→４変換回路３１９の出力は倍速変換回路３２０の入力
に接続される、倍速変換回路３２０の出力はＤ／Ａ変換
器３２１の入力に接続される。Ｄ／Ａ変換器３２１の出
力は、マトリクス回路３２７の第二の入力に接続され
る。The output of the Q demodulation circuit 317 is connected to the input of the scanning line interpolation circuit 318. The output of the scanning line interpolation circuit 318 is connected to the input of the 3 → 4 conversion circuit 319. Three
The output of the → 4 conversion circuit 319 is connected to the input of the double speed conversion circuit 320, and the output of the double speed conversion circuit 320 is connected to the input of the D / A converter 321. The output of the D / A converter 321 is connected to the second input of the matrix circuit 327.

【００３４】Ｉ復調回路３２２の出力は、走査線補間回
路３２３の入力に接続される。走査線補間回路３２３の
出力は、３→４変換回路３２４の入力に接続される。３
→４変換回路３２４の出力は倍速変換回路３２５の入力
に接続される。倍速変換回路３２５の出力はＤ／Ａ変換
器３２６の入力に接続される。Ｄ／Ａ変換器３２６の出
力は、マトリクス回路３２７の第三の入力に接続され
る。マトリクス回路３２７の第一、第二及び第三の出力
は、表示器３２８の第一、第二及び第三の入力に接続さ
れる。The output of the I demodulation circuit 322 is connected to the input of the scanning line interpolation circuit 323. The output of the scanning line interpolation circuit 323 is connected to the input of the 3 → 4 conversion circuit 324. Three
The output of the → 4 conversion circuit 324 is connected to the input of the double speed conversion circuit 325. The output of the double speed conversion circuit 325 is connected to the input of the D / A converter 326. The output of the D / A converter 326 is connected to the third input of the matrix circuit 327. The first, second and third outputs of matrix circuit 327 are connected to the first, second and third inputs of indicator 328.

【００３５】次に、図１を用いて本実施例のテレビジョ
ン信号処理装置の動作について説明する。図１におい
て、Ａ／Ｄ変換器３０２は、入力されたテレビジョン信
号をディジタル信号に変換する。ＬＤ／ＶＨ復調回路１
０７は、Ｑ軸位相を有する副搬送波を用いて、無画部に
多重されたＬＤ／ＶＨ信号を復調する。主画部相関回路
３０５は、主画部の信号からＬＤ信号と相関の高い信号
を抽出し、この信号を復調した補強信号に加算して出力
する。Next, the operation of the television signal processing apparatus of this embodiment will be described with reference to FIG. In FIG. 1, the A / D converter 302 converts the input television signal into a digital signal. LD / VH demodulation circuit 1
Reference numeral 07 demodulates the LD / VH signal multiplexed in the non-picture part using the subcarrier having the Q-axis phase. The main image section correlation circuit 305 extracts a signal having a high correlation with the LD signal from the signal of the main image section, adds this signal to the demodulated reinforcement signal, and outputs it.

【００３６】Ｙ／Ｃ／ＬＤ／ＶＨ分離回路１０１は、入
力されたテレビジョン信号のうち、主画部の信号を輝度
信号及び色信号に、無画部の信号をＬＤ信号及びＶＨ信
号にそれぞれ分離して、輝度信号を輝度信号出力端子１
０５に、また色信号を色信号出力端子１０６に、ＬＤ信
号をＬＤ信号出力端子１０４に、ＶＨ信号をＶＨ信号出
力端子１０３にそれぞれ出力する。ＶＨ処理回路３０８
は、入力されたＶＨ信号を垂直−時間周波数領域におい
てシフトし水平方向に３倍伸張して、仮想的に０挿入し
垂直ＬＰＦで垂直周波数低域信号を抽出する。更に、抽
出された信号を垂直周波数高域にシフトし、４８０本の
順次走査信号として出力する。水平ＬＰＦ３０７は、輝
度信号の水平周波数低域信号を抽出して出力する。ＬＤ
処理回路３０９は、入力されたＬＤ信号を水平３倍伸張
し、仮想的に０挿入し垂直周波数高域信号を抽出する。
更に、入力された輝度信号の水平周波数低域信号に０挿
入して垂直周波数低域信号を抽出し、これを上記のＬＤ
信号と加算することで、水平周波数低域信号に関しては
折り返しのない順次走査信号を出力する。Of the input television signals, the Y / C / LD / VH separation circuit 101 converts the signals of the main picture portion into luminance signals and chrominance signals, and the signals of the non-picture portion into LD signals and VH signals, respectively. Separate and output the luminance signal to the luminance signal output terminal 1
05, the color signal to the color signal output terminal 106, the LD signal to the LD signal output terminal 104, and the VH signal to the VH signal output terminal 103, respectively. VH processing circuit 308
Shifts the input VH signal in the vertical-time frequency domain, expands it three times in the horizontal direction, virtually inserts 0, and extracts the vertical frequency low-frequency signal by the vertical LPF. Further, the extracted signal is shifted to a high vertical frequency range and output as 480 progressive scanning signals. The horizontal LPF 307 extracts and outputs the horizontal frequency low-frequency signal of the luminance signal. LD
The processing circuit 309 horizontally expands the input LD signal by three times, virtually inserts 0, and extracts a vertical frequency high frequency signal.
Further, 0 is inserted in the horizontal frequency low-frequency signal of the input luminance signal to extract the vertical frequency low-frequency signal, and the vertical frequency low-frequency signal is extracted.
By adding to the signal, a horizontal scanning low-frequency signal is output as a progressive scanning signal that is not folded back.

【００３７】水平ＨＰＦ３１０は、入力された輝度信号
の水平周波数高域信号を抽出し、出力する。走査線補間
回路３１１は、水平ＨＰＦ３１０が出力した輝度信号の
水平周波数高域信号を走査線補間により順次走査化す
る。加算器３１２は、輝度信号の上記水平周波数低域信
号と、上記水平周波数高域信号を加算する。３→４変換
回路３１３は、入力された３６０本の輝度信号を４８０
本の輝度信号に変換する。加算器３１４は、入力された
輝度信号とＶＨ信号を加算して出力する。倍速変換回路
３１５は、入力された輝度信号を倍速変換し出力する。
Ｄ／Ａ変換器３１６は、入力された輝度信号をアナログ
信号に変換してマトリクス回路３２７の第一の入力に出
力する。The horizontal HPF 310 extracts a horizontal frequency high frequency signal of the input luminance signal and outputs it. The scanning line interpolation circuit 311 sequentially scans the horizontal frequency high frequency signal of the luminance signal output from the horizontal HPF 310 by scanning line interpolation. The adder 312 adds the horizontal frequency low band signal of the luminance signal and the horizontal frequency high band signal. The 3 → 4 conversion circuit 313 converts the input 360 luminance signals to 480
Convert to the luminance signal of the book. The adder 314 adds the input luminance signal and VH signal and outputs the result. The double speed conversion circuit 315 double speed converts the input luminance signal and outputs it.
The D / A converter 316 converts the input luminance signal into an analog signal and outputs it to the first input of the matrix circuit 327.

【００３８】Ｑ復調回路３１７は、入力された色信号を
Ｑ軸位相を有する副搬送波を用いて復調する。走査線補
間回路３１８は、入力されたＱ信号を走査線補間し、３
６０本の順次走査信号に変換する。３→４変換回路３１
９は、３６０本のＱ信号を４８０本のＱ信号に変換す
る。倍速変換回路３２０は、入力されたＱ信号を倍速変
換し出力する。Ｄ／Ａ変換器３２１は、入力されたＱ信
号をアナログ信号に変換し、マトリクス回路の第二の入
力に出力する。The Q demodulation circuit 317 demodulates the input color signal using a subcarrier having a Q-axis phase. The scan line interpolation circuit 318 scan line interpolates the input Q signal, and outputs 3
It is converted into 60 sequential scanning signals. 3 → 4 conversion circuit 31
9 converts 360 Q signals into 480 Q signals. The double speed conversion circuit 320 double-speed converts the input Q signal and outputs it. The D / A converter 321 converts the input Q signal into an analog signal and outputs it to the second input of the matrix circuit.

【００３９】Ｉ復調回路３２２は、入力された色信号を
Ｉ軸位相を有した副搬送波を用いて復調する。走査線補
間回路３２３は、入力されたＩ信号を走査線補間し、３
６０本の順次走査信号に変換する。３→４変換回路３２
４は、３６０本のＩ信号を４８０本のＩ信号に変換す
る。倍速変換回路３２５は、入力されたＩ信号を倍速変
換し出力する。Ｄ／Ａ変換器３２６は、入力されたＩ信
号をアナログ信号に変換し、マトリクス回路３２７の第
三の入力に出力する。マトリクス回路３２７は、輝度信
号、Ｉ信号及びＱ信号をＲ、Ｇ、Ｂ信号に変換し、表示
器３２８に出力する。The I demodulation circuit 322 demodulates the input color signal using a subcarrier having an I-axis phase. The scanning line interpolation circuit 323 performs scanning line interpolation on the input I signal, and
It is converted into 60 sequential scanning signals. 3 → 4 conversion circuit 32
Reference numeral 4 converts 360 I signals into 480 I signals. The double speed conversion circuit 325 double speed converts the input I signal and outputs it. The D / A converter 326 converts the input I signal into an analog signal and outputs it to the third input of the matrix circuit 327. The matrix circuit 327 converts the luminance signal, the I signal, and the Q signal into R, G, and B signals and outputs them to the display device 328.

【００４０】図２は、図１に示したＹ／Ｃ／ＬＤ／ＶＨ
分離回路１０１の一構成例を示したものである。テレビ
ジョン信号入力端子１０２は、加算器２０３の第一の入
力、及び１ライン遅延回路２０１の入力、及び加算器２
０６の第一の入力、及び加算器２１３の第一の入力、及
び動き検出回路２１０の入力、及び加算器２１２の第一
の入力に接続される。１ライン遅延回路２０１の出力
は、５２４ライン遅延回路２０２の入力、及び加算器２
０３の第二の入力に接続される。５２４ライン遅延回路
２０２の出力は、加算器２０６の第二の入力に接続され
る。加算器２０３の出力は、係数器２０４の入力に接続
される。係数器２０４の出力は、水平ＢＰＦ２０５の入
力に接続される。水平ＢＰＦ２０５の出力は、ミキサ２
０９の第一の入力に接続される。加算器２０６の出力
は、係数器２０７の入力に接続される。係数器２０７の
出力は、水平ＢＰＦ２０８の入力及び係数器２１１の第
一の入力に接続される。水平ＢＰＦ２０８の出力は、ミ
キサ２０９の第二の入力に接続される。FIG. 2 shows the Y / C / LD / VH shown in FIG.
3 shows an example of the configuration of the separation circuit 101. The television signal input terminal 102 has a first input of the adder 203, an input of the 1-line delay circuit 201, and the adder 2
06 input, a first input of an adder 213, an input of a motion detection circuit 210, and a first input of an adder 212. The output of the 1-line delay circuit 201 is the input of the 524-line delay circuit 202 and the adder 2
03 second input. The output of the 524 line delay circuit 202 is connected to the second input of the adder 206. The output of the adder 203 is connected to the input of the coefficient multiplier 204. The output of the coefficient unit 204 is connected to the input of the horizontal BPF 205. The output of the horizontal BPF 205 is the mixer 2
09 is connected to the first input. The output of the adder 206 is connected to the input of the coefficient multiplier 207. The output of the coefficient unit 207 is connected to the input of the horizontal BPF 208 and the first input of the coefficient unit 211. The output of horizontal BPF 208 is connected to the second input of mixer 209.

【００４１】動き検出回路２１０の出力は、係数器２１
１の第二の入力及びミキサ２０９の第三の入力に接続さ
れる。ミキサ２０９の出力は、色信号出力端子１０６及
び加算器２１３の第二の入力に接続される。加算器２１
３の出力は、輝度信号出力端子１０５に接続される。係
数器２１１の出力は、ＶＨ信号出力端子１０３及び加算
器２１２の第二の入力に接続される。加算器２１２の出
力は、ＬＤ信号出力端子１０４に接続される。The output of the motion detection circuit 210 is the coefficient unit 21.
Connected to the second input of 1 and the third input of mixer 209. The output of the mixer 209 is connected to the color signal output terminal 106 and the second input of the adder 213. Adder 21
The output of No. 3 is connected to the luminance signal output terminal 105. The output of the coefficient multiplier 211 is connected to the VH signal output terminal 103 and the second input of the adder 212. The output of the adder 212 is connected to the LD signal output terminal 104.

【００４２】次に、図２を用いて第１の実施例に係るＹ
／Ｃ／ＬＤ／ＶＨ分離回路１０１の動作について説明す
る。動き検出回路２１０は、入力テレビジョン信号から
周知の回路構成にて動き信号を抽出し、動き情報Ｋ（静
止ではＫ＝０、動きではＫ＝１で、０≦Ｋ≦１）を出力
する。１ライン遅延回路２０１、５２４ライン遅延回路
２０２、加算器２０６及び係数器２０７から構成される
フレームくしフィルタは、時間周波数１５Ｈｚ近傍の信
号を抽出する。係数器２１１は、上記時間周波数１５Ｈ
ｚ近傍の信号に（１−Ｋ）を乗算する処理を施して、Ｖ
Ｈ信号として加算器２１２及びＶＨ信号出力端子１０３
に出力する。加算器２１２は、入力された信号からＶＨ
信号を減算することにより、補強信号からＬＤ信号を抽
出し、ＬＤ信号出力端子１０４からＬＤ信号を出力す
る。以上説明した機能は、図３の従来例においてＬＤ／
ＶＨ分離回路３０６に相当する。Next, referring to FIG. 2, Y according to the first embodiment will be described.
The operation of the / C / LD / VH separation circuit 101 will be described. The motion detection circuit 210 extracts a motion signal from an input television signal by a well-known circuit configuration, and outputs motion information K (K = 0 for stationary, K = 1 for motion, 0 ≦ K ≦ 1). The frame comb filter including the 1-line delay circuit 201, the 524-line delay circuit 202, the adder 206, and the coefficient unit 207 extracts a signal near the time frequency of 15 Hz. The coefficient unit 211 uses the time frequency 15H
A signal in the vicinity of z is multiplied by (1-K) to obtain V
As an H signal, an adder 212 and a VH signal output terminal 103
Output to. The adder 212 calculates VH from the input signal.
The LD signal is extracted from the reinforcement signal by subtracting the signal, and the LD signal is output from the LD signal output terminal 104. The function described above is the same as the LD / LD in the conventional example of FIG.
It corresponds to the VH separation circuit 306.

【００４３】１ライン遅延回路２０１、加算器２０３及
び係数器２０４により構成されるラインくしフィルタ
は、動画の場合に色信号を抽出する。また、上記のフレ
ームくしフィルタにより、静止画の場合に色信号を抽出
する。ミキサ２０９は、動き検出回路２１０が出力した
上記動き情報Ｋを用いて、水平ＢＰＦ２０５が出力する
動画処理して抽出された色信号に動き情報Ｋを乗算した
信号と、水平ＢＰＦ２０８が出力する静止画処理して抽
出された色信号に（１−Ｋ）を乗算した信号とを加算し
て、３次元Ｙ／Ｃ分離された色信号を色信号出力端子１
０６より出力する。加算器２１３は、ミキサ２０９が出
力した色信号を、入力テレビジョン信号から減算するこ
とにより輝度信号を抽出し、輝度信号出力端子１０５か
ら輝度信号を出力する。以上の機能は、図３の従来例に
おいてＹ／Ｃ分離回路３０３の機能に相当する。The line comb filter composed of the one-line delay circuit 201, the adder 203 and the coefficient unit 204 extracts a color signal in the case of a moving image. The frame comb filter extracts a color signal in the case of a still image. The mixer 209 uses the motion information K output by the motion detection circuit 210 to multiply the motion signal K by the color signal extracted by the moving image output by the horizontal BPF 205 and the still image output by the horizontal BPF 208. The color signal extracted by processing is added to the signal obtained by multiplying (1-K) to obtain the color signal separated by the three-dimensional Y / C color signal output terminal 1.
Output from 06. The adder 213 extracts the luminance signal by subtracting the color signal output from the mixer 209 from the input television signal, and outputs the luminance signal from the luminance signal output terminal 105. The above functions correspond to the functions of the Y / C separation circuit 303 in the conventional example of FIG.

【００４４】なお、本実施例において、図２の中で示し
たＹ／Ｃ分離回路は一例であって、他の構成のＹ／Ｃ分
離回路であっても、ＬＤ／ＶＨ分離部分と、Ｙ／Ｃ分離
部分とのメモリ等の共用化を目的とする構成であれば構
わない。In the present embodiment, the Y / C separation circuit shown in FIG. 2 is an example, and even if the Y / C separation circuit has another structure, the LD / VH separation portion and the Y / C separation circuit Any configuration may be used as long as it is intended to share a memory and the like with the / C separation portion.

【００４５】図４は、本発明のテレビジョン信号処理装
置の第二の実施例のブロック図を示したものである。図
４において、テレビジョン信号入力端子３０１は、Ａ／
Ｄ変換器３０２の入力に接続される。Ａ／Ｄ変換器３０
２の出力はＹ／Ｃ分離回路４０６の入力に接続される。
Ｙ／Ｃ分離回路４０６の第一の出力は、ｆｓｃ復調回路
４０１のＣ／ＬＤ／ＶＨ信号入力端子４０２に接続され
る。Ｙ／Ｃ分離回路４０６の第二の出力は、主画部相関
回路３０５の第二の入力、水平ＬＰＦ３０７の入力及び
水平ＨＰＦ３１０の入力に接続される。FIG. 4 is a block diagram of a second embodiment of the television signal processing device of the present invention. In FIG. 4, the television signal input terminal 301 is
It is connected to the input of the D converter 302. A / D converter 30
The output of 2 is connected to the input of the Y / C separation circuit 406.
The first output of the Y / C separation circuit 406 is connected to the C / LD / VH signal input terminal 402 of the fsc demodulation circuit 401. The second output of the Y / C separation circuit 406 is connected to the second input of the main image section correlation circuit 305, the input of the horizontal LPF 307, and the input of the horizontal HPF 310.

【００４６】ｆｓｃ復調回路４０１のＬＤ／ＶＨ信号出
力端子４０３は、主画部相関回路３０５の第一の入力に
接続される。主画部相関回路３０５の出力は、ＬＤ／Ｖ
Ｈ分離回路３０６の入力に接続される。ＬＤ／ＶＨ分離
回路３０６の第一の出力は、ＶＨ処理回路３０８の入力
に接続され、ＬＤ／ＶＨ分離回路３０６の第二の出力
は、ＬＤ処理回路３０９の第一の入力に接続される。水
平ＬＰＦ３０７の出力は、ＬＤ信号処理回路３０９の第
二の入力に接続される。水平ＨＰＦ３１０の出力は、走
査線補間回路３１１の入力に接続される。ＬＤ信号処理
回路３０９の出力は、加算器３１２の第一の入力に接続
される。走査線補間回路３１１の出力は、加算器３１２
の第二の入力に接続される。加算器３１２の出力は、３
→４変換回路３１３の入力に接続される。ＶＨ処理回路
３０８の出力は、加算器３１４の第一の入力に接続さ
れ、３→４変換回路３１３の出力は、加算器３１４の第
二の入力に接続される。加算器３１４の出力は、倍速変
換回路３１５の入力に接続され、倍速変換回路３１５の
出力は、Ｄ／Ａ変換器３１６の入力に接続される。Ｄ／
Ａ変換器３１６の出力は、マトリクス回路３２７の第一
の入力に接続される。The LD / VH signal output terminal 403 of the fsc demodulation circuit 401 is connected to the first input of the main image section correlation circuit 305. The output of the main image section correlation circuit 305 is LD / V.
It is connected to the input of the H separation circuit 306. The first output of the LD / VH separation circuit 306 is connected to the input of the VH processing circuit 308, and the second output of the LD / VH separation circuit 306 is connected to the first input of the LD processing circuit 309. The output of the horizontal LPF 307 is connected to the second input of the LD signal processing circuit 309. The output of the horizontal HPF 310 is connected to the input of the scanning line interpolation circuit 311. The output of the LD signal processing circuit 309 is connected to the first input of the adder 312. The output of the scanning line interpolation circuit 311 is the adder 312.
Connected to the second input of. The output of the adder 312 is 3
→ 4 is connected to the input of the conversion circuit 313. The output of the VH processing circuit 308 is connected to the first input of the adder 314, and the output of the 3 → 4 conversion circuit 313 is connected to the second input of the adder 314. The output of the adder 314 is connected to the input of the double speed conversion circuit 315, and the output of the double speed conversion circuit 315 is connected to the input of the D / A converter 316. D /
The output of the A converter 316 is connected to the first input of the matrix circuit 327.

【００４７】ｆｓｃ復調回路４０１のＱ信号出力端子４
０４は、走査線補間回路３１８の入力に接続される。走
査線補間回路３１８の出力は、３→４変換回路３１９の
入力に接続される。３→４変換回路３１９の出力は倍速
変換回路３２０の入力に接続され、倍速変換回路３２０
の出力は、Ｄ／Ａ変換器３２１の入力に接続される。Ｄ
／Ａ変換器３２１の出力は、マトリクス回路３２７の第
二の入力に接続される。Q signal output terminal 4 of the fsc demodulation circuit 401
04 is connected to the input of the scanning line interpolation circuit 318. The output of the scanning line interpolation circuit 318 is connected to the input of the 3 → 4 conversion circuit 319. The output of the 3 → 4 conversion circuit 319 is connected to the input of the double speed conversion circuit 320, and
The output of is connected to the input of the D / A converter 321. D
The output of the / A converter 321 is connected to the second input of the matrix circuit 327.

【００４８】ｆｓｃ復調回路４０１のＩ信号出力端子４
０５は、走査線補間回路３２３の入力に接続される。走
査線補間回路３２３の出力は、３→４変換回路３２４の
入力に接続される。３→４変換回路３２４の出力は倍速
変換回路３２５の入力に接続される。倍速変換回路３２
５の出力は、Ｄ／Ａ変換器３２６の入力に接続される。
Ｄ／Ａ変換器３２６の出力は、マトリクス回路３２７の
第三の入力に接続される。マトリクス回路３２７の第
一、第二及び第三の出力は、表示器３２８の第一、第二
及び第三の入力に接続される。I signal output terminal 4 of the fsc demodulation circuit 401
05 is connected to the input of the scanning line interpolation circuit 323. The output of the scanning line interpolation circuit 323 is connected to the input of the 3 → 4 conversion circuit 324. The output of the 3 → 4 conversion circuit 324 is connected to the input of the double speed conversion circuit 325. Double speed conversion circuit 32
The output of 5 is connected to the input of D / A converter 326.
The output of the D / A converter 326 is connected to the third input of the matrix circuit 327. The first, second and third outputs of matrix circuit 327 are connected to the first, second and third inputs of indicator 328.

【００４９】次に、図４を用いて本実施例のテレビジョ
ン処理装置の動作について説明する。Ａ／Ｄ変換器３０
２は、入力されたテレビジョン信号をディジタル信号に
変換する。Ｙ／Ｃ分離回路４０６は、無画部の領域にお
いてはＬＤ／ＶＨ信号をそのまま第一の出力へ出力し、
主画部の領域においては、テレビジョン信号から輝度信
号と色信号を分離し、それぞれ第二、第一の出力へ出力
する。ｆｓｃ復調回路４０１は、色信号及びＬＤ／ＶＨ
信号をＱ軸位相を有した副搬送波により復調して、Ｑ復
調されたＱ信号とＬＤ／ＶＨ信号を、それぞれ走査線補
間回路３１８及び主画部相関回路３０５に出力する。ま
た、ｆｓｃ復調回路４０１は、色信号をＩ軸位相を有し
た副搬送波により復調してＩ信号を走査線補間回路３２
３に出力する。これ以後の動作は、従来例と同一であ
る。Next, the operation of the television processing apparatus of this embodiment will be described with reference to FIG. A / D converter 30
2 converts the input television signal into a digital signal. The Y / C separation circuit 406 outputs the LD / VH signal as it is to the first output in the non-picture area.
In the area of the main picture portion, the luminance signal and the color signal are separated from the television signal and output to the second and first outputs, respectively. The fsc demodulation circuit 401 uses a color signal and LD / VH
The signal is demodulated by the subcarrier having the Q-axis phase, and the Q-demodulated Q signal and LD / VH signal are output to the scanning line interpolation circuit 318 and the main image section correlation circuit 305, respectively. Further, the fsc demodulation circuit 401 demodulates the color signal by the subcarrier having the I-axis phase and the I signal is scanned line interpolation circuit 32.
Output to 3. The subsequent operation is the same as the conventional example.

【００５０】図５（ａ）は、図４に示したｆｓｃ復調回
路４０１の一構成例を示したものである。図５（ａ）に
おいて、Ｃ／ＬＤ／ＶＨ信号入力端子４０２は、水平Ｂ
ＰＦ５０１の入力、水平ＢＰＦ５０２の入力及び制御信
号発生回路５０３の入力に接続される。制御信号発生回
路５０３の出力は、セレクタ５０４の第一の入力に接続
される。水平ＢＰＦ５０１の出力は、セレクタ５０４の
第二の入力に接続される。水平ＢＰＦ５０２の出力は、
セレクタ５０４の第三の入力に接続される。セレクタ５
０４の出力は、Ｑ復調回路５０５の入力及びＩ復調回路
５０６の入力に接続される。Ｑ復調回路５０５の出力
は、ＬＤ／ＶＨ信号出力端子４０３及びＱ信号出力端子
４０４に出力される。Ｉ復調回路５０６の出力は、Ｉ信
号出力端子４０５に出力される。FIG. 5A shows a configuration example of the fsc demodulation circuit 401 shown in FIG. In FIG. 5A, the C / LD / VH signal input terminal 402 is a horizontal B
It is connected to the input of the PF 501, the input of the horizontal BPF 502, and the input of the control signal generation circuit 503. The output of the control signal generation circuit 503 is connected to the first input of the selector 504. The output of the horizontal BPF 501 is connected to the second input of the selector 504. The output of the horizontal BPF 502 is
It is connected to the third input of the selector 504. Selector 5
The output of 04 is connected to the input of the Q demodulation circuit 505 and the input of the I demodulation circuit 506. The output of the Q demodulation circuit 505 is output to the LD / VH signal output terminal 403 and the Q signal output terminal 404. The output of the I demodulation circuit 506 is output to the I signal output terminal 405.

【００５１】次に、図５（ａ）を用いて、図４のｆｓｃ
復調回路４０１の動作について説明する。図４のＹ／Ｃ
分離回路４０６は、既述したように主画部の期間は色信
号を分離し、また無画部の期間はＬＤ／ＶＨ信号をその
ままｆｓｃ復調回路４０１のＣ／ＬＤ／ＶＨ信号入力端
子４０２に出力する。水平ＢＰＦ５０１は、入力された
信号から約１．５ＭＨｚの帯域の色信号を抽出する。ま
た同様に水平ＢＰＦ５０２は、約３ＭＨｚの帯域の信号
を抽出することにより、３倍伸長前のＬＤ／ＶＨ信号を
抽出する。制御信号発生回路５０３は、入力されたテレ
ビジョン信号の垂直同期信号６０４等から、図６に示し
た制御信号６０１を出力する。セレクタ５０４は、制御
信号発生回路５０３が出力する制御信号６０１がＨｉｇ
ｈ（図６において、６０２で示される上下無画部の合計
６０ライン期間）の場合には、水平ＢＰＦ５０２が出力
するＬＤ／ＶＨ信号を選択して出力し、同様にＬｏｗ
（図６において、６０３で示される主画部の１８０ライ
ン期間）の場合には、水平ＢＰＦ５０１が出力する色信
号を出力する。Ｑ復調回路５０５は、入力テレビジョン
信号のバースト信号等から発生させたＱ軸位相を有する
副搬送波を用いて、ＬＤ／ＶＨ信号及びＱ信号を復調
し、ＬＤ／ＶＨ信号をＬＤ／ＶＨ信号出力端子４０３か
ら無画部の期間に出力し、Ｑ信号を主画部の期間にＱ信
号出力端子４０４から出力する。同様に、Ｉ復調回路５
０６は、入力された色信号をＩ軸位相を有した副搬送波
で復調し、Ｉ信号出力端子４０５に主画部の期間に出力
する。以上の構成により、図３の従来例におけるＬＤ／
ＶＨ信号復調回路３０４及びＱ復調回路３１７及びＩ復
調回路３２２の機能を一つの回路で実現する。Next, referring to FIG. 5A, the fsc of FIG.
The operation of the demodulation circuit 401 will be described. Y / C in FIG.
As described above, the separation circuit 406 separates the color signal during the main image portion, and the LD / VH signal is directly input to the C / LD / VH signal input terminal 402 of the fsc demodulation circuit 401 during the non-image portion. Output. The horizontal BPF 501 extracts a color signal in the band of about 1.5 MHz from the input signal. Similarly, the horizontal BPF 502 extracts the LD / VH signal before the 3-fold expansion by extracting the signal in the band of about 3 MHz. The control signal generation circuit 503 outputs the control signal 601 shown in FIG. 6 from the vertical synchronizing signal 604 or the like of the input television signal. The selector 504 outputs the control signal 601 output from the control signal generation circuit 503 to High.
In the case of h (a total of 60 line periods of the upper and lower non-picture portions indicated by 602 in FIG. 6), the LD / VH signal output by the horizontal BPF 502 is selected and output, and similarly Low.
In the case of (180 line period of the main image portion indicated by 603 in FIG. 6), the color signal output by the horizontal BPF 501 is output. The Q demodulation circuit 505 demodulates the LD / VH signal and the Q signal by using the subcarrier having the Q-axis phase generated from the burst signal of the input television signal or the like, and outputs the LD / VH signal to the LD / VH signal. The signal is output from the terminal 403 during the non-image portion, and the Q signal is output from the Q signal output terminal 404 during the main image portion. Similarly, the I demodulation circuit 5
Reference numeral 06 demodulates the input color signal by a subcarrier having an I-axis phase and outputs the demodulated color signal to the I signal output terminal 405 during the main image section. With the above configuration, the LD /
The functions of the VH signal demodulation circuit 304, the Q demodulation circuit 317, and the I demodulation circuit 322 are realized by one circuit.

【００５２】次に図５（ｂ）を用いて、図４に示したｆ
ｓｃ復調回路４０１の他の構成例を説明する。Ｑ復調回
路５０５は、入力テレビジョン信号のバースト信号等か
ら発生させたＱ軸位相を有する副搬送波を用いて、入力
テレビジョン信号の主画部の色信号及び無画部のＬＤ／
ＶＨ信号を復調する。同様に、Ｉ復調回路５０６は入力
された色信号をＩ軸位相を有した副搬送波で復調する。
制御信号発生回路５０３は、入力されたテレビジョン信
号の垂直同期信号６０４等から、図６に示した制御信号
６０１を出力する。出力切換回路５０７は、制御信号発
生回路５０３が出力する制御信号６０１がＨｉｇｈ（図
６において６０２の期間）の場合には、Ｑ復調回路５０
５が出力する信号を水平ＬＰＦ５０８に出力し、同様に
Ｌｏｗ（図６において６０３の期間）の場合には、Ｑ復
調回路５０５が出力する信号を水平ＬＰＦ５０９に出力
する。水平ＬＰＦ５０８は、復調されたＬＤ／ＶＨ信号
を抽出し、ＬＤ／ＶＨ信号出力端子４０３に出力する。
水平ＬＰＦ５０９は、復調されたＱ信号を抽出し、Ｑ信
号出力端子４０４に出力する。水平ＬＰＦ４０５は、復
調されたＩ信号を抽出し、Ｉ信号出力端子４０５に出力
する。Next, using FIG. 5B, f shown in FIG.
Another configuration example of the sc demodulation circuit 401 will be described. The Q demodulation circuit 505 uses the subcarrier having the Q-axis phase generated from the burst signal of the input television signal or the like to generate the color signal of the main picture portion of the input television signal and the LD / of the non-picture portion LD /
Demodulate the VH signal. Similarly, the I demodulation circuit 506 demodulates the input color signal with a subcarrier having an I-axis phase.
The control signal generation circuit 503 outputs the control signal 601 shown in FIG. 6 from the vertical synchronizing signal 604 or the like of the input television signal. When the control signal 601 output from the control signal generation circuit 503 is High (the period of 602 in FIG. 6), the output switching circuit 507 outputs the Q demodulation circuit 50.
5 outputs to the horizontal LPF 508. Similarly, in the case of Low (a period 603 in FIG. 6), the signal output from the Q demodulation circuit 505 is output to the horizontal LPF 509. The horizontal LPF 508 extracts the demodulated LD / VH signal and outputs it to the LD / VH signal output terminal 403.
The horizontal LPF 509 extracts the demodulated Q signal and outputs it to the Q signal output terminal 404. The horizontal LPF 405 extracts the demodulated I signal and outputs it to the I signal output terminal 405.

【００５３】図７は、本発明のテレビジョン信号処理装
置の第三の実施例のブロック図を示したものである。図
７において、テレビジョン信号入力端子３０１は、Ａ／
Ｄ変換器３０２の入力に接続される。Ａ／Ｄ変換器３０
２の出力は、ＬＤ／ＶＨ復調回路７０６の入力に接続さ
れる。ＬＤ／ＶＨ復調回路７０６の出力は、主画部相間
＆Ｙ／Ｃ分離回路７０１のテレビジョン信号入力端子７
０２に接続される。主画部相間＆Ｙ／Ｃ分離回路７０１
のＬＤ／ＶＨ信号出力端子７０３は、ＬＤ／ＶＨ分離回
路７０９の入力に接続される。主画部相間＆Ｙ／Ｃ分離
回路７０１の輝度信号出力端子７０４は、水平ＬＰＦ３
０７の入力及び水平ＨＰＦ３１０の入力に接続される。
ＬＤ／ＶＨ分離回路７０９の第一の出力は、ＶＨ処理回
路７０８の入力に接続される。ＬＤ／ＶＨ分離回路７０
９の第二の出力は、ＬＤ処理回路７０７の第一の入力に
接続される。水平ＬＰＦ３０７の出力は、ＬＤ処理回路
７０７の第二の入力に接続される。水平ＨＰＦ３１０の
出力は、走査線補間回路３１１の入力に接続される。Ｌ
Ｄ処理回路７０７の出力は、加算器３１２の第一の入力
に接続され、走査線補間回路３１１の出力は、加算器３
１２の第二の入力に接続される。加算器３１２の出力
は、３→４変換回路３１３の入力に接続される。ＶＨ処
理回路７０８の出力は、加算器３１４の第一の入力に接
続される。３→４変換回路３１３の出力は、加算器３１
４の第二の入力に接続される。加算器３１４の出力は、
倍速変換回路３１５の入力に接続される。倍速変換回路
３１５の出力は、Ｄ／Ａ変換器３１６の入力に接続され
る。Ｄ／Ａ変換器３１６の出力は、マトリクス回路３２
７の第一の入力に接続される。FIG. 7 is a block diagram of a third embodiment of the television signal processing device of the present invention. In FIG. 7, the television signal input terminal 301 is
It is connected to the input of the D converter 302. A / D converter 30
The output of 2 is connected to the input of the LD / VH demodulation circuit 706. The output of the LD / VH demodulation circuit 706 is the television signal input terminal 7 of the main picture part interphase & Y / C separation circuit 701.
02 is connected. Main picture phase and Y / C separation circuit 701
The LD / VH signal output terminal 703 of is connected to the input of the LD / VH separation circuit 709. The luminance signal output terminal 704 of the main image portion phase-to-phase & Y / C separation circuit 701 is connected to the horizontal LPF 3
07 input and the input of horizontal HPF 310.
The first output of the LD / VH separation circuit 709 is connected to the input of the VH processing circuit 708. LD / VH separation circuit 70
The second output of 9 is connected to the first input of the LD processing circuit 707. The output of the horizontal LPF 307 is connected to the second input of the LD processing circuit 707. The output of the horizontal HPF 310 is connected to the input of the scanning line interpolation circuit 311. L
The output of the D processing circuit 707 is connected to the first input of the adder 312, and the output of the scanning line interpolation circuit 311 is the output of the adder 3
12 connected to the second input. The output of the adder 312 is connected to the input of the 3 → 4 conversion circuit 313. The output of the VH processing circuit 708 is connected to the first input of the adder 314. The output of the 3 → 4 conversion circuit 313 is the adder 31.
4 to the second input. The output of the adder 314 is
It is connected to the input of the double speed conversion circuit 315. The output of the double speed conversion circuit 315 is connected to the input of the D / A converter 316. The output of the D / A converter 316 is the matrix circuit 32.
7 to the first input.

【００５４】主画部相関＆Ｙ／Ｃ分離回路７０１の色信
号出力端子７０５は、Ｑ復調回路３１７の入力及びＩ復
調回路３２２の入力に接続される。Ｑ復調回路３１７の
出力は、走査線補間回路３１８の入力に接続される。走
査線補間回路３１８の出力は、３→４変換回路３１９の
入力に接続される。３→４変換回路３１９の出力は倍速
変換回路３２０の入力に接続される。倍速変換回路３２
０の出力は、Ｄ／Ａ変換器３２１の入力に接続される。
Ｄ／Ａ変換器３２１の出力は、マトリクス回路３２７の
第二の入力に接続される。The color signal output terminal 705 of the main image section correlation & Y / C separation circuit 701 is connected to the input of the Q demodulation circuit 317 and the input of the I demodulation circuit 322. The output of the Q demodulation circuit 317 is connected to the input of the scanning line interpolation circuit 318. The output of the scanning line interpolation circuit 318 is connected to the input of the 3 → 4 conversion circuit 319. The output of the 3 → 4 conversion circuit 319 is connected to the input of the double speed conversion circuit 320. Double speed conversion circuit 32
The output of 0 is connected to the input of the D / A converter 321.
The output of the D / A converter 321 is connected to the second input of the matrix circuit 327.

【００５５】Ｉ復調回路３２２の出力は、走査線補間回
路３２３の入力に接続される。走査線補間回路３２３の
出力は、３→４変換回路３２４の入力に接続される。３
→４変換回路３２４の出力は倍速変換回路３２５の入力
に接続される。倍速変換回路３２５の出力は、Ｄ／Ａ変
換器３２６の入力に接続される。Ｄ／Ａ変換器３２６の
出力は、マトリクス回路３２７の第三の入力に接続され
る。マトリクス回路３２７の第一、第二及び第三の出力
は、表示器３２８の第一、第二及び第三の入力に接続さ
れる。The output of the I demodulation circuit 322 is connected to the input of the scanning line interpolation circuit 323. The output of the scanning line interpolation circuit 323 is connected to the input of the 3 → 4 conversion circuit 324. Three
The output of the → 4 conversion circuit 324 is connected to the input of the double speed conversion circuit 325. The output of the double speed conversion circuit 325 is connected to the input of the D / A converter 326. The output of the D / A converter 326 is connected to the third input of the matrix circuit 327. The first, second and third outputs of matrix circuit 327 are connected to the first, second and third inputs of indicator 328.

【００５６】次に、図７を用いて本実施例のテレビジョ
ン信号処理装置の動作について説明する。図７におい
て、Ａ／Ｄ変換器３０２は、入力テレビジョン信号をデ
ィジタル信号に変換する。ＬＤ／ＶＨ復調回路７０６
は、無画部の期間はＬＤ／ＶＨ信号をＱ軸位相を有した
副搬送波を用いて復調し、主画部の期間は主画部の信号
をそのまま出力する。Next, the operation of the television signal processing apparatus of this embodiment will be described with reference to FIG. In FIG. 7, an A / D converter 302 converts an input television signal into a digital signal. LD / VH demodulation circuit 706
Outputs the LD / VH signal using a subcarrier having a Q-axis phase during the non-picture section, and outputs the main-picture signal as it is during the main-picture section.

【００５７】主画部相関＆Ｙ／Ｃ分離回路７０１は、入
力されたテレビジョン信号の主画部から、ＬＤ信号と相
関の高い信号を抽出し、この抽出した信号を３倍伸長し
たＬＤ／ＶＨ信号に付加してＬＤ信号を再生し、ＬＤ／
ＶＨ信号出力端子７０３から出力する。また、主画部に
おいて色信号と輝度信号を分離してそれぞれ色信号出力
端子７０５及び輝度信号出力端子７０４から出力する。
ＬＤ／ＶＨ分離回路７０９は、入力されたＬＤ／ＶＨ信
号をＬＤ信号とＶＨ信号とに分離して、それぞれを出力
する。ＶＨ処理回路７０８は、入力されたＶＨ信号を垂
直−時間周波数領域においてシフトし、仮想的に０挿入
して垂直周波数低域信号を抽出する。更に、抽出された
信号を垂直周波数高域にシフトし、順次走査信号として
出力する。ＬＤ信号処理回路７０７は、入力されたＬＤ
信号に仮想的に０を挿入して垂直周波数高域信号を抽出
し順次走査信号を出力する。更に、入力された輝度信号
の水平周波数低域信号に０挿入して垂直周波数低域信号
を抽出し、これを上記のＬＤ信号と加算することで、水
平周波数低域信号に関しては折り返しのない順次走査信
号を出力する。以下の動作は従来例と同一であるので、
説明を省略する。The main picture portion correlation & Y / C separation circuit 701 extracts a signal having a high correlation with the LD signal from the main picture portion of the inputted television signal, and LD / VH which is obtained by expanding the extracted signal three times. Add to the signal and reproduce the LD signal, LD /
It is output from the VH signal output terminal 703. Further, the main image section separates the color signal and the luminance signal and outputs them from the color signal output terminal 705 and the luminance signal output terminal 704, respectively.
The LD / VH separation circuit 709 separates the input LD / VH signal into an LD signal and a VH signal and outputs them. The VH processing circuit 708 shifts the input VH signal in the vertical-time frequency domain and virtually inserts 0 to extract a vertical frequency low-frequency signal. Further, the extracted signal is shifted to a high vertical frequency range and output as a sequential scanning signal. The LD signal processing circuit 707 receives the input LD
Virtually inserting 0 into the signal to extract the vertical frequency high band signal and outputting the progressive scanning signal. Furthermore, by inserting 0 into the horizontal frequency low-frequency signal of the input luminance signal to extract the vertical frequency low-frequency signal, and by adding this to the LD signal described above, the horizontal frequency low-frequency signal is not sequentially folded. Output a scanning signal. Since the following operation is the same as the conventional example,
The description is omitted.

【００５８】図８は、図７に示した主画部相関＆Ｙ／Ｃ
分離回路７０１の一構成例を示したものである。図８に
おいて、テレビジョン信号入力端子７０２は、１ライン
遅延回路８０４の入力、加算器８１２の第一の入力、加
算器８１４の第一の入力、動き検出回路８２０の入力及
び３倍伸張回路８０１の入力に接続される。３倍伸長回
路８０１の出力は、加算器８０２の第一の入力に接続さ
れる。１ライン遅延回路８０４の出力は、５２３ライン
遅延回路８０５の入力及び加算器８１２の第二の入力に
接続される。５２３ライン遅延回路８０５の出力は係数
器８０８の入力及び１ライン遅延回路８０６の入力に接
続される。１ライン遅延回路８０６の出力は、係数器８
０９の入力及び、１ライン遅延回路８０７の入力及び加
算器８１４の第二の入力に接続される。１ライン遅延回
路８０７の出力は、係数器８１０の入力、及び加算器８
１９の第一の入力に接続される。係数器８０８の出力
は、加算器８１１の第一の入力に接続される。係数器８
０９の出力は加算器８１１の第二の入力に接続される。
係数器８１０の出力は加算器８１１の第三の入力に接続
される。加算器８１１の出力は、水平ＬＰＦ８０３の入
力に接続される。水平ＬＰＦ８０３の出力は、加算器８
０２の第二の入力に接続される。加算器８０２の出力
は、ＬＤ／ＶＨ信号出力端子７０３に接続される。加算
器８１４の出力は、係数器８１５の入力に接続される。
係数器８１５の出力は、水平ＢＰＦ８１７の入力に接続
される。水平ＢＰＦ８１７の出力は、ミキサ８１８の第
一の入力に接続される。加算器８１２の出力は、係数器
８１３の入力に接続される。係数器８１３の出力は、水
平ＢＰＦ８１６の入力に接続される。水平ＢＰＦ８１６
の出力はミキサ８１８の第二の入力に接続される。動き
検出回路８２０の出力は、ミキサ８１８の第三の入力に
接続される。ミキサ８１８の出力は、色信号出力端子７
０５及び加算器８１９の第二の入力に出力される。加算
器８１９の出力は、輝度信号出力端子７０４に接続され
る。FIG. 8 shows the main picture portion correlation & Y / C shown in FIG.
6 shows an example of the configuration of a separation circuit 701. In FIG. 8, a television signal input terminal 702 has an input of a 1-line delay circuit 804, a first input of an adder 812, a first input of an adder 814, an input of a motion detection circuit 820, and a triple expansion circuit 801. Connected to the input of. The output of the triple expansion circuit 801 is connected to the first input of the adder 802. The output of the 1-line delay circuit 804 is connected to the input of the 523-line delay circuit 805 and the second input of the adder 812. The output of the 523 line delay circuit 805 is connected to the input of the coefficient multiplier 808 and the input of the 1 line delay circuit 806. The output of the 1-line delay circuit 806 is the coefficient unit 8
09 input, one-line delay circuit 807 input and adder 814 second input. The output of the 1-line delay circuit 807 is input to the coefficient unit 810 and the adder 8
19 connected to the first input. The output of the coefficient multiplier 808 is connected to the first input of the adder 811. Coefficient unit 8
The output of 09 is connected to the second input of adder 811.
The output of the coefficient unit 810 is connected to the third input of the adder 811. The output of the adder 811 is connected to the input of the horizontal LPF 803. The output of the horizontal LPF 803 is the adder 8
02 to the second input. The output of the adder 802 is connected to the LD / VH signal output terminal 703. The output of the adder 814 is connected to the input of the coefficient multiplier 815.
The output of the coefficient multiplier 815 is connected to the input of the horizontal BPF 817. The output of horizontal BPF 817 is connected to the first input of mixer 818. The output of the adder 812 is connected to the input of the coefficient multiplier 813. The output of the coefficient unit 813 is connected to the input of the horizontal BPF 816. Horizontal BPF816
Is connected to the second input of mixer 818. The output of motion detection circuit 820 is connected to the third input of mixer 818. The output of the mixer 818 is the color signal output terminal 7
05 and the second input of the adder 819. The output of the adder 819 is connected to the luminance signal output terminal 704.

【００５９】次に、図８及び図９を用いて、図７に示し
た主画部相関＆Ｙ／Ｃ分離回路７０１の動作について説
明する。図９は、垂直−時間方向における走査線とフィ
ールドとの関係を図示したものである。また、図９のａ
〜ｅ及びｘはそれぞれ図８における記号と対応してお
り、図９中の○印は、主画部により伝送される走査線を
示しており、×印は受信側で補間される補間走査線を示
している。３倍伸長回路８０１は、無画部のＬＤ／ＶＨ
信号を水平方向に３倍伸長する際に、図９のフィールド
９０１の無画部に多重されて伝送される補強信号ｘを、
１フィールド遅延させてフィールド９０２のｘの位置に
配置するものとする。走査線ａに対して走査線ｃ、ｄ、
ｅは、それぞれ５２４、５２５、５２６ライン遅延され
ているので、図９のフィールド９０３上に示した場所に
位置する。Next, the operation of the main image portion correlation & Y / C separation circuit 701 shown in FIG. 7 will be described with reference to FIGS. 8 and 9. FIG. 9 illustrates the relationship between scan lines and fields in the vertical-time direction. Also, in FIG.
8e and 8e correspond to the symbols in FIG. 8, the ◯ mark in FIG. 9 indicates a scanning line transmitted by the main image portion, and the x mark indicates an interpolation scanning line interpolated on the receiving side. Is shown. The triple expansion circuit 801 is a LD / VH
When the signal is expanded three times in the horizontal direction, the reinforcement signal x multiplexed and transmitted in the non-picture part of the field 901 in FIG.
It is assumed to be delayed by one field and placed at the position x of the field 902. Scan lines c, d,
Since e is delayed by 524, 525 and 526 lines respectively, it is located at the location shown on field 903 in FIG.

【００６０】１ライン遅延回路８０６及び８０７、係数
器８０８、８０９及び８１０及び加算器８１１で構成す
る垂直ＢＰＦは、走査線ｃ、ｄ、ｅの信号を用いて、Ｌ
Ｄ信号と相関の高い垂直周波数中域信号を抽出する。水
平ＬＰＦ８０３は、上記の垂直周波数中域成分から水平
周波数低域信号を抽出する。加算器８０２は、補強信号
ｘに上記のＬＤ信号と相関の高い信号を加算する。以上
のＬＤ信号を再生する機能が、図３の従来例において主
画部相関回路３０５に相当するものである。また、ライ
ンくしフィルタ（１ライン遅延回路８０４、加算器８１
２及び係数器８１３により構成される）及びフレームく
しフィルタ（１ライン遅延回路８０４、５２３ライン遅
延回路８０５、１ライン遅延回路８０６、加算器８１４
及び係数器８１５により構成される）及びミキサ８１８
から構成されるＹ／Ｃ分離回路は、第１の実施例におい
て説明した動き適応処理により、入力テレビジョン信号
から色信号を分離して色信号出力端子７０５から出力す
る。加算器８１９は、入力テレビジョン信号から色信号
を減算することにより輝度信号を抽出し、輝度信号出力
端子７０４から出力する。以上の機能が図３の従来例に
おけるＹ／Ｃ分離回路３０３に相当する。以上の構成に
より、主画部相関回路とＹ／Ｃ分離回路を一つの回路に
集約することで、回路の簡略化を実現している。The vertical BPF composed of the 1-line delay circuits 806 and 807, the coefficient units 808, 809 and 810, and the adder 811 uses the signals of the scanning lines c, d, and e to make L
A vertical frequency middle band signal having a high correlation with the D signal is extracted. The horizontal LPF 803 extracts a horizontal frequency low band signal from the vertical frequency middle band component. The adder 802 adds a signal having a high correlation with the above LD signal to the reinforcement signal x. The above-mentioned function of reproducing the LD signal corresponds to the main image section correlation circuit 305 in the conventional example of FIG. In addition, a line comb filter (1 line delay circuit 804, adder 81
2 and a coefficient unit 813) and a frame comb filter (1 line delay circuit 804, 523 line delay circuit 805, 1 line delay circuit 806, adder 814)
And a mixer 818) and a mixer 818.
The Y / C separation circuit composed of 1 separates the color signal from the input television signal by the motion adaptation processing described in the first embodiment, and outputs the color signal from the color signal output terminal 705. The adder 819 extracts the luminance signal by subtracting the color signal from the input television signal, and outputs the luminance signal from the luminance signal output terminal 704. The above functions correspond to the Y / C separation circuit 303 in the conventional example of FIG. With the above configuration, the main circuit correlation circuit and the Y / C separation circuit are integrated into one circuit, thereby realizing simplification of the circuit.

【００６１】図１０は、本発明のテレビジョン信号処理
装置の第四の実施例のブロック図を示したものである。
図１０において、テレビジョン信号入力端子３０１は、
Ａ／Ｄ変換器３０２の入力に接続される。Ａ／Ｄ変換器
３０２の出力はＹ／Ｃ分離回路３０３の入力及びＬＤ／
ＶＨ復調回路３０４の入力に接続される。ＬＤ／ＶＨ復
調回路３０４の出力はＬＤ／ＶＨ分離回路３０６の入力
に接続される。ＬＤ／ＶＨ分離回路３０６の第二の出力
は、主画面相間＆輝度処理回路１００１のＬＤ信号入力
端子１００２に接続される。ＬＤ／ＶＨ分離回路３０６
の第一の出力は、ＶＨ処理回路３０８の入力に接続され
る。Ｙ／Ｃ分離回路３０３の第一の出力は、主画部相関
＆輝度処理回路１００１の輝度信号入力端子１００３に
接続される。Ｙ／Ｃ分離回路３０３の第二の出力はＱ復
調回路３１７の入力及びＩ復調回路３２２の入力に接続
される。FIG. 10 shows a block diagram of a fourth embodiment of the television signal processing apparatus of the present invention.
In FIG. 10, the television signal input terminal 301 is
It is connected to the input of the A / D converter 302. The output of the A / D converter 302 is the input of the Y / C separation circuit 303 and the LD /
It is connected to the input of the VH demodulation circuit 304. The output of the LD / VH demodulation circuit 304 is connected to the input of the LD / VH separation circuit 306. The second output of the LD / VH separation circuit 306 is connected to the LD signal input terminal 1002 of the main screen phase & brightness processing circuit 1001. LD / VH separation circuit 306
Has a first output connected to the input of the VH processing circuit 308. The first output of the Y / C separation circuit 303 is connected to the luminance signal input terminal 1003 of the main image section correlation & luminance processing circuit 1001. The second output of the Y / C separation circuit 303 is connected to the input of the Q demodulation circuit 317 and the input of the I demodulation circuit 322.

【００６２】主画部相関＆輝度処理回路１００１の輝度
信号出力端子１００４及び１００５は、３→４変換回路
３１３の入力に接続される。ＶＨ処理回路３０８の出力
は、加算器３１４の第一の入力に接続される。３→４変
換回路３１３の出力は、加算器３１４の第二の入力に接
続される。加算器３１４の出力は、倍速変換回路３１５
の入力に接続される。倍速変換回路３１５の出力は、Ｄ
／Ａ変換器３１６の入力に接続される。Ｄ／Ａ変換器３
１６の出力は、マトリクス回路３２７の第一の入力に接
続される。The luminance signal output terminals 1004 and 1005 of the main image section correlation & luminance processing circuit 1001 are connected to the inputs of the 3 → 4 conversion circuit 313. The output of the VH processing circuit 308 is connected to the first input of the adder 314. The output of the 3 → 4 conversion circuit 313 is connected to the second input of the adder 314. The output of the adder 314 is the double speed conversion circuit 315.
Connected to the input of. The output of the double speed conversion circuit 315 is D
It is connected to the input of the / A converter 316. D / A converter 3
The output of 16 is connected to the first input of matrix circuit 327.

【００６３】Ｑ復調回路３１７の出力は、走査線補間回
路３１８の入力に接続される。走査線補間回路３１８の
出力は、３→４変換回路３１９の入力に接続される。３
→４変換回路３１９の出力は倍速変換回路３２０の入力
に接続される。倍速変換回路３２０の出力は、Ｄ／Ａ変
換器３２１の入力に接続される。Ｄ／Ａ変換器３２１の
出力は、マトリクス回路３２７の第二の入力に接続され
る。The output of the Q demodulation circuit 317 is connected to the input of the scanning line interpolation circuit 318. The output of the scanning line interpolation circuit 318 is connected to the input of the 3 → 4 conversion circuit 319. Three
The output of the → 4 conversion circuit 319 is connected to the input of the double speed conversion circuit 320. The output of the double speed conversion circuit 320 is connected to the input of the D / A converter 321. The output of the D / A converter 321 is connected to the second input of the matrix circuit 327.

【００６４】Ｉ復調回路３２２の出力は、走査線補間回
路３２３の入力に接続される。走査線補間回路３２３の
出力は、３→４変換回路３２４の入力に接続される。３
→４変換回路３２４の出力は倍速変換回路３２５の入力
に接続される。倍速変換回路３２５の出力は、Ｄ／Ａ変
換器３２６の入力に接続される。Ｄ／Ａ変換器３２６の
出力は、マトリクス回路３２７の第三の入力に接続され
る。マトリクス回路３２７の第一、第二及び第三の出力
は、表示器３２８の第一、第二及び第三の入力に接続さ
れる。The output of the I demodulation circuit 322 is connected to the input of the scanning line interpolation circuit 323. The output of the scanning line interpolation circuit 323 is connected to the input of the 3 → 4 conversion circuit 324. Three
The output of the → 4 conversion circuit 324 is connected to the input of the double speed conversion circuit 325. The output of the double speed conversion circuit 325 is connected to the input of the D / A converter 326. The output of the D / A converter 326 is connected to the third input of the matrix circuit 327. The first, second and third outputs of matrix circuit 327 are connected to the first, second and third inputs of indicator 328.

【００６５】次に、図１０を用いて本実施例のテレビジ
ョン信号処理装置の動作について説明する。図１０にお
いて、Ａ／Ｄ変換器３０２は入力テレビジョン信号をデ
ィジタル信号に変換する。ＬＤ／ＶＨ復調回路３０４は
Ｑ軸位相を有する副搬送波を用いてＬＤ／ＶＨ信号を復
調する。ＬＤ／ＶＨ分離回路３０６は、復調されたＬＤ
／ＶＨ信号をＶＨ信号とＬＤ信号に分離して、それぞれ
第一及び第二の出力から出力する。主画部相関＆輝度処
理回路１００１は、ＬＤ信号入力端子１００２に入力さ
れたＬＤ信号に主画部相関処理を施す。更に、上記ＬＤ
信号に０挿入し、垂直周波数高域信号を抽出する。ま
た、Ｙ／Ｃ分離回路３０３が出力する輝度信号に０挿入
し垂直周波数低域信号を抽出し、上記ＬＤ信号と加算す
ることで、水平周波数低域信号においては、折返しのな
い順次走査信号を生成する。さらに水平周波数高域信号
に関しては、走査線補間して補間走査線を生成し順次走
査信号を出力する。以後の動作は従来例と同一であるの
で説明を省略する。Next, the operation of the television signal processing apparatus of this embodiment will be described with reference to FIG. In FIG. 10, an A / D converter 302 converts an input television signal into a digital signal. The LD / VH demodulation circuit 304 demodulates the LD / VH signal using a subcarrier having a Q-axis phase. The LD / VH separation circuit 306 is a demodulated LD.
The / VH signal is separated into a VH signal and an LD signal and output from the first and second outputs, respectively. The main image portion correlation & luminance processing circuit 1001 performs main image portion correlation processing on the LD signal input to the LD signal input terminal 1002. Furthermore, the LD
0 is inserted in the signal and the vertical frequency high frequency signal is extracted. Further, by inserting 0 into the luminance signal output from the Y / C separation circuit 303, extracting the vertical frequency low-frequency signal, and adding it to the LD signal, the horizontal scanning low-frequency signal is converted into a sequential scanning signal that does not fold back. To generate. Further, with respect to the horizontal frequency high frequency signal, scanning line interpolation is performed to generate an interpolated scanning line, and a sequential scanning signal is output. Since the subsequent operation is the same as that of the conventional example, the description is omitted.

【００６６】図１１は、図１０における主画部相関輝度
処理回路１００１の一構成例を示したものである。図１
１において、輝度信号入力端子１００３は、１ライン遅
延回路１１０１の入力、加算器１１０３の第一の入力、
動き検出回路１１２９の入力、及び制御信号発生回路１
１１３の入力に接続される。１ライン遅延回路１１０１
の出力は、セレクタ１１１２の第一の入力、２６０ライ
ン遅延回路１１０２の入力、加算器１１０３の第二の入
力及び加算器１１２１の第一の入力に接続される。２６
０ライン遅延回路１１０２の出力は、係数器１１０８の
入力及び１ライン遅延回路１１０５の入力に接続され
る。１ライン遅延回路１１０５の出力は、係数器１１０
９の入力及び１ライン遅延回路１１０６の入力に接続さ
れる。１ライン遅延回路１１０６の出力は、係数器１１
１０の入力及びミキサ１１０７の第一の入力に接続され
る。FIG. 11 shows an example of the structure of the main image portion correlation luminance processing circuit 1001 in FIG. Figure 1
1, the luminance signal input terminal 1003 is the input of the 1-line delay circuit 1101, the first input of the adder 1103,
Input of motion detection circuit 1129 and control signal generation circuit 1
It is connected to the input of 113. 1-line delay circuit 1101
Is connected to the first input of the selector 1112, the input of the 260 line delay circuit 1102, the second input of the adder 1103 and the first input of the adder 1121. 26
The output of the 0-line delay circuit 1102 is connected to the input of the coefficient unit 1108 and the input of the 1-line delay circuit 1105. The output of the 1-line delay circuit 1105 is the coefficient multiplier 110.
9 inputs and 1 line delay circuit 1106 inputs. The output of the 1-line delay circuit 1106 is the coefficient unit 11
10 inputs and the first input of mixer 1107.

【００６７】係数器１１０８の出力は、加算器１１１１
の第一の入力に接続される。係数器１１０９の出力は、
加算器１１１１の第二の入力に接続される。係数器１１
１０の出力は、加算器１１１１の第三の入力に接続され
る。加算器１１１１の出力は、水平ＬＰＦ１１１５の入
力に接続される。水平ＬＰＦ１１１５の出力は、加算器
１１１６の第一の入力に接続される。The output of the coefficient unit 1108 is the adder 1111.
Connected to the first input of. The output of the coefficient unit 1109 is
It is connected to the second input of the adder 1111. Coefficient unit 11
The output of 10 is connected to the third input of adder 1111. The output of the adder 1111 is connected to the input of the horizontal LPF 1115. The output of horizontal LPF 1115 is connected to the first input of adder 1116.

【００６８】ＬＤ信号入力端子１００２は、３倍伸長回
路１１１４の入力に接続される。３倍伸長回路１１１４
の出力は、加算器１１１６の第二の入力に接続される。
加算器１１１６の出力は、１ライン遅延回路１１１７の
入力及び係数器１１２２の入力に接続される。１ライン
遅延回路１１１７の出力は、１ライン遅延回路１１１８
の入力、加算器１１１９の第一の入力及び係数器１１２
３の入力に接続される。１ライン遅延回路１１１８の出
力は、加算器１１１９の第二の入力及び係数器１１２４
の入力に接続される。係数器１１２２の出力は、加算器
１１２５の第一の入力に接続される。係数器１１２３の
出力は、加算器１１２５の第二の入力に接続される。係
数器１１２４の出力は、加算器１１２５の第三の入力に
接続される。加算器１１２５の出力は、加算器１１２６
の第一の入力に接続される。The LD signal input terminal 1002 is connected to the input of the triple expansion circuit 1114. Triple expansion circuit 1114
The output of is connected to the second input of adder 1116.
The output of the adder 1116 is connected to the input of the 1-line delay circuit 1117 and the input of the coefficient multiplier 1122. The output of the 1-line delay circuit 1117 is the 1-line delay circuit 1118.
Input, first input of adder 1119 and coefficient multiplier 112
3 inputs. The output of the 1-line delay circuit 1118 is the second input of the adder 1119 and the coefficient unit 1124.
Connected to the input of. The output of the coefficient multiplier 1122 is connected to the first input of the adder 1125. The output of the coefficient multiplier 1123 is connected to the second input of the adder 1125. The output of the coefficient multiplier 1124 is connected to the third input of the adder 1125. The output of the adder 1125 is the adder 1126.
Connected to the first input of.

【００６９】加算器１１０３の出力は、係数器１１０４
の入力に接続される。係数器１１０４の出力は、ミキサ
１１０７の第二の入力及び水平ＬＰＦ１１３０の入力に
接続される。水平ＬＰＦ１１３０の出力は、加算器１１
２６の第二の入力に接続される。動き検出回路１１２９
の出力はミキサ１１０７の第三の入力に接続される。加
算器１１１９の出力は、係数器１１２０の入力に接続さ
れる。係数器１１２０の出力は、加算器１１２１の第二
の入力に接続される。加算器１１２１の出力は、セレク
タ１１１２の第二の入力に接続される。The output of the adder 1103 is the coefficient unit 1104.
Connected to the input of. The output of the coefficient unit 1104 is connected to the second input of the mixer 1107 and the input of the horizontal LPF 1130. The output of the horizontal LPF 1130 is the adder 11
26 to the second input. Motion detection circuit 1129
Is connected to the third input of mixer 1107. The output of the adder 1119 is connected to the input of the coefficient multiplier 1120. The output of the coefficient unit 1120 is connected to the second input of the adder 1121. The output of the adder 1121 is connected to the second input of the selector 1112.

【００７０】制御信号発生回路１１１３の第一の出力
は、セレクタ１１１２の第三の入力に接続される。セレ
クタ１１１２の出力は、現ライン信号出力端子１００４
に接続される。ミキサ１１０７の出力は、セレクタ１１
３１の第一の入力、及び水平ＨＰＦ１１２８の入力に接
続される。加算器１１２６の出力は、加算器１１２７の
第一の入力に接続される。水平ＨＰＦ１１２８の出力
は、加算器１１２７の第二の入力に接続される。加算器
１１２７の入力は、セレクタ１１３１の第二の入力に接
続される。制御信号発生回路の第二の出力は、セレクタ
１３３１の第三の入力に接続される。セレクタ１３３１
の出力は、補間ライン出力端子１００５に接続される。The first output of the control signal generation circuit 1113 is connected to the third input of the selector 1112. The output of the selector 1112 is the current line signal output terminal 1004.
Connected to. The output of the mixer 1107 is the selector 11
31 connected to the first input and to the input of the horizontal HPF 1128. The output of adder 1126 is connected to the first input of adder 1127. The output of horizontal HPF 1128 is connected to the second input of adder 1127. The input of the adder 1127 is connected to the second input of the selector 1131. The second output of the control signal generation circuit is connected to the third input of the selector 1331. Selector 1331
Is connected to the interpolation line output terminal 1005.

【００７１】次に、図１１及び図１２を用いて回路の動
作について説明する。また、本実施例の如き受信側のフ
ィルタとしては、一例として主画部信号抽出用に３タッ
プの垂直ＬＰＦ、ＬＤ信号抽出用に５タップの垂直ＨＰ
Ｆを用いている。この図１１に示した主画部相関＆輝度
処理回路１００１は、図３の従来例において、それぞれ
独立した機能を有する主画部相関回路３０５、水平ＬＰ
Ｆ３０７、水平ＨＰＦ１０、ＬＤ処理回路３０９、走査
線補間回路３１１及び加算器３１２をメモリ等を共用す
ることにより、一回路に集約して簡略化したものであ
る。Next, the operation of the circuit will be described with reference to FIGS. 11 and 12. Further, as a filter on the receiving side as in the present embodiment, as an example, a vertical LPF of 3 taps for extracting a main picture portion signal, and a vertical HP of 5 taps for extracting an LD signal.
F is used. The main image section correlation & luminance processing circuit 1001 shown in FIG. 11 has a main image section correlation circuit 305 and a horizontal LP which have independent functions in the conventional example of FIG.
The F307, the horizontal HPF 10, the LD processing circuit 309, the scanning line interpolation circuit 311, and the adder 312 are shared by a memory and the like, and are integrated into one circuit for simplification.

【００７２】図１２は、垂直−時間方向における走査線
とフィールドとの関係を図示したものである。また、図
１２のａ〜ｅ及びｘ、ｙ、ｚはそれぞれ図１１における
記号と対応しており、図１２中の○印は、主画部により
伝送される走査線を示しており、×印は、受信側で補間
される補間走査線を示している。３倍伸張回路１１１４
は、無画部のＬＤ信号を、水平３倍伸張して、フィール
ド１２０１の走査線ｘの位置に配置するものとする。図
１１において、１ライン遅延回路１１０５及び１１０
６、係数器１１０８、１１０９及び１１１０、加算器１
１１１から垂直ＢＰＦが構成される。この垂直ＢＰＦ
は、図１２において、フィールド１２０１の前フィール
ド１２０２の走査線ｃ、ｄ、ｅの信号を用いて主画部の
輝度信号から、ＬＤ信号と相関の高い信号を抽出する。
加算器１１１６において、ＬＤ信号ｘに受信側で上記の
ＬＤ信号と相関の高い信号を加算することで、送信側に
おいて主画部相関処理されたＬＤ信号を再生する。以上
の機能は、従来例の図３において、主画部相関回路３０
５に相当するものである。FIG. 12 shows the relationship between the scanning line and the field in the vertical-time direction. In addition, a to e and x, y, and z in FIG. 12 correspond to the symbols in FIG. 11, respectively, and a circle mark in FIG. 12 indicates a scanning line transmitted by the main image portion, and an x mark. Indicates an interpolation scan line which is interpolated on the receiving side. Triple expansion circuit 1114
In this case, the LD signal of the non-image part is horizontally expanded three times and placed at the position of the scanning line x of the field 1201. In FIG. 11, 1-line delay circuits 1105 and 110
6, coefficient units 1108, 1109 and 1110, adder 1
A vertical BPF is composed of 111. This vertical BPF
In FIG. 12, a signal having a high correlation with the LD signal is extracted from the luminance signal of the main image portion using the signals of the scanning lines c, d, and e of the field 1202 before the field 1201.
In the adder 1116, the LD signal x is added to the signal having a high correlation with the LD signal on the receiving side, so that the LD signal subjected to the main image portion correlation processing is reproduced on the transmitting side. The above-described function is the same as that of the conventional example shown in FIG.
It is equivalent to 5.

【００７３】次に、本実施例において、図３の走査線補
間回路３１１に相当する機能について説明する。入力テ
レビジョン信号が静止画の場合には、図１２において現
フィールド１２０１の走査線ｂに対し２６２ライン前の
前フィールド１２０２の走査線ｅを補間信号として使用
し（フィールド間補間）、動画の場合には現フィールド
１２０１の走査線ａと走査線ｂとから補間走査線を生成
する（ライン間補間）。動き検出回路１１２９は、動き
に応じて動き情報Ｋを出力する。ミキサ１１０７は、前
記のフィールド間補間及びライン間補間により得られた
信号を、動き情報Ｋ（０≦Ｋ≦１）に応じてミックスし
て補間走査線として出力する。以上までの機能が図３の
従来例の走査線補間回路３１１に相当するものである。Next, a function corresponding to the scanning line interpolation circuit 311 of FIG. 3 in this embodiment will be described. When the input television signal is a still image, the scanning line e of the previous field 1202, which is 262 lines before the scanning line b of the current field 1201 in FIG. 12, is used as an interpolation signal (inter-field interpolation). , An interpolation scanning line is generated from the scanning line a and the scanning line b of the current field 1201 (interpolation between lines). The motion detection circuit 1129 outputs motion information K according to the motion. The mixer 1107 mixes the signals obtained by the inter-field interpolation and the inter-line interpolation, according to the motion information K (0 ≦ K ≦ 1), and outputs the mixed scanning lines. The above-described functions correspond to the scanning line interpolation circuit 311 of the conventional example shown in FIG.

【００７４】次に、図３におけるＬＤ処理回路３０９に
対応する機能の説明を行う。図１１において、１ライン
遅延回路１１１８、加算器１１１９及び係数器１１２０
で構成されるフィルタ及び１ライン遅延回路１１１７、
１ライン遅延回路１１１８、係数器１１２２、係数器１
１２３、係数器１１２４及び加算器１１２５で構成され
るフィルタが、ＬＤ信号に０挿入し、垂直周波数高域信
号を抽出する５タップの垂直ＨＰＦに相当する。また、
１ライン遅延回路１１０１の出力及び１ライン遅延回路
１１０１、加算器１１０３、係数器１１０４で構成され
るフィルタが、輝度信号に０挿入し、垂直周波数低域を
抽出する３タップの垂直ＬＰＦに相当する。そして、加
算器１１２１及び加算器１１２６においてこれらの信号
を加算することにより、水平周波数低域信号に関しては
折り返しのない順次走査信号を出力する。Next, the function corresponding to the LD processing circuit 309 in FIG. 3 will be described. In FIG. 11, a 1-line delay circuit 1118, an adder 1119, and a coefficient unit 1120
And a 1-line delay circuit 1117 composed of
1-line delay circuit 1118, coefficient multiplier 1122, coefficient multiplier 1
A filter including 123, a coefficient unit 1124, and an adder 1125 corresponds to a 5-tap vertical HPF that inserts 0 into an LD signal and extracts a vertical frequency high frequency signal. Also,
An output of the 1-line delay circuit 1101 and a filter including the 1-line delay circuit 1101, the adder 1103, and the coefficient unit 1104 correspond to a 3-tap vertical LPF that inserts 0 into the luminance signal and extracts the vertical frequency low band. . Then, by adding these signals in the adder 1121 and the adder 1126, the horizontal scanning low-frequency signal is output as a progressive scanning signal without folding back.

【００７５】水平ＨＰＦ１１２８は、動き適応処理によ
り走査線補間された輝度信号の水平周波数高域信号を出
力する。加算器１１２７は、上記の輝度信号の補間走査
線の水平周波数高域信号とＬＤ信号を用いて順次走査化
された輝度信号の水平周波数低域信号を加算する。ま
た、制御信号発生回路１１１３は、入力テレビジョン信
号の識別制御信号から現行ＮＴＳＣ信号かまたは高精細
テレビジョン信号かを識別し、制御信号を出力する。セ
レクタ１１１２及び１１３１は、制御信号発生回路１１
１３からの出力に応じて現行ＮＴＳＣ信号を順次走査化
した信号もしくは、ＬＤ信号を用いて順次走査化した信
号を出力する。The horizontal HPF 1128 outputs the horizontal frequency high frequency signal of the luminance signal interpolated by the scanning line by the motion adaptive processing. The adder 1127 adds the horizontal frequency low frequency signal of the luminance signal sequentially scanned using the horizontal frequency high frequency signal of the interpolation scanning line of the luminance signal and the LD signal. Further, the control signal generation circuit 1113 discriminates the current NTSC signal or the high definition television signal from the discrimination control signal of the input television signal and outputs the control signal. The selectors 1112 and 1131 are for the control signal generation circuit 11
In response to the output from 13, the current NTSC signal is sequentially scanned or a signal obtained by sequentially scanning the LD signal is output.

【００７６】なお、本実施例においては受信側の輝度信
号の復調に際して、垂直３タップ及び垂直５タップの組
のフィルタを用いたが、これはあきまでも一例であっ
て、これ以外のタップ数の組でもよいことは言うまでも
ない。In the present embodiment, when demodulating the luminance signal on the receiving side, a filter having a set of vertical 3 taps and vertical 5 taps was used, but this is only an example and the number of taps other than this is used. Needless to say, a pair of may be used.

【００７７】図１３は、本発明の第五の実施例の一構成
例を示している。以下、本実施例において、ＬＤ／ＶＨ
信号は水平周波数が１ＭＨｚに帯域制限され、更に８ビ
ットで量子化されているものと仮定して説明する。FIG. 13 shows a structural example of the fifth embodiment of the present invention. Hereinafter, in this embodiment, LD / VH
It is assumed that the signal has a horizontal frequency band-limited to 1 MHz and is further quantized with 8 bits.

【００７８】以下、本発明の第５の実施例を図１３を用
いて説明する。図１３において、ＬＤ／ＶＨ信号入力端
子１３０１は、３倍伸張回路１３０２の入力に接続され
る。３倍伸張回路１３０２の出力は、時分割多重回路１
３０３の入力に接続される。時分割多重回路１３０３の
出力は、メモリ１３０４の入力に接続される。メモリ１
３０４の出力は、時分割多重復元回路１３０５の入力に
接続される。時分割多重復元回路１３０５の出力は、Ｌ
Ｄ／ＶＨ信号出力回路１３０６に接続される。The fifth embodiment of the present invention will be described below with reference to FIG. In FIG. 13, the LD / VH signal input terminal 1301 is connected to the input of the triple expansion circuit 1302. The output of the triple expansion circuit 1302 is the time division multiplexing circuit 1
Connected to the input of 303. The output of the time division multiplexing circuit 1303 is connected to the input of the memory 1304. Memory 1
The output of 304 is connected to the input of the time division multiplexing decompression circuit 1305. The output of the time division multiplexing decompression circuit 1305 is L
It is connected to the D / VH signal output circuit 1306.

【００７９】以下、図１３を用いて本実施例のテレビジ
ョン信号処理装置の動作について説明する。ＬＤ信号及
びＶＨ信号をディジタル信号処理回路において歪なく再
現するためには、２ＭＨｚ以上のサンプリング周波数で
サンプリングする必要がある。この制約により、補強信
号のサンプリング周波数は２ＭＨｚ以上であればどのよ
うな周波数を用いても再現可能となる。テレビジョンの
ディジタル信号処理においては、通常は色副搬送波の周
波数ｆｓｃ（≒３.５８ＭＨｚ）の整数倍のサンプリン
グ周波数が多く用いられる。このため、例えば、４ｆｓ
ｃを用いた場合には、ＬＤ信号及びＶＨ信号は伝送ビッ
ト数を現行の８ビットからビット数を削減して伝送する
ことが可能である。ここでは、サンプリング周波数とし
て、４ｆｓｃを用いた場合を例にとり説明する。The operation of the television signal processing apparatus of this embodiment will be described below with reference to FIG. In order to reproduce the LD signal and the VH signal in the digital signal processing circuit without distortion, it is necessary to sample at a sampling frequency of 2 MHz or higher. Due to this restriction, it is possible to reproduce any frequency as long as the sampling frequency of the reinforcement signal is 2 MHz or more. In digital signal processing of television, a sampling frequency that is an integral multiple of the frequency fsc of the color subcarrier (≈3.58 MHz) is usually used. Therefore, for example, 4fs
When c is used, the LD signal and the VH signal can be transmitted by reducing the number of transmission bits from the current 8 bits. Here, a case where 4 fsc is used as the sampling frequency will be described as an example.

【００８０】３倍伸張回路１３０２は、入力されたＬＤ
／ＶＨ信号を３倍伸張し、水平周波数低域信号を抽出し
出力する。時分割多重回路１３０３は、入力８ビット信
号を４ｆｓｃでサンプリングすることにより時分割多重
を施して、ビット数削減を行い２ビットでＬＤ／ＶＨ信
号を出力する。これにより、メモリ１３０４の入出力は
２本の信号線で良い。時分割多重復元回路１３０５は、
メモリ１３０４から出力された２ビットのＬＤ／ＶＨ信
号を再び８ビットの信号に復元する。The triple expansion circuit 1302 receives the input LD
The / VH signal is expanded three times to extract the horizontal frequency low frequency signal and output it. The time division multiplexing circuit 1303 performs time division multiplexing by sampling the input 8-bit signal at 4 fsc to reduce the number of bits and outputs an LD / VH signal with 2 bits. Therefore, the input and output of the memory 1304 may be two signal lines. The time division multiplexing decompression circuit 1305
The 2-bit LD / VH signal output from the memory 1304 is restored to an 8-bit signal again.

【００８１】次に、図１４は第５の実施例の時分割多重
回路１３０３の一構成例を示したものである。以下にお
いては、８ビットのＬＤ信号あるいはＶＨ信号が入力さ
れたとして、その８ビット信号を４ｆｓｃのクロックで
サンプリングし時分割多重することにより、信号を２ビ
ット信号にして伝送する場合について説明する。図１４
において、ＬＤ／ＶＨ信号入力端子１４０１は、ラッチ
１４０２の第一の入力に接続される。クロックｆｓｃ
は、ラッチ１４０２の第二の入力に接続される。ラッチ
１４０２の第一、第二、第三及び第四の出力は、セレク
タ１４０３の第一、第二、第三及び第四の入力に接続さ
れる。クロック４ｆｓｃは選択信号発生回路１４０４の
入力及びラッチ１４０５の第二の入力に接続される。選
択信号発生回路１４０４の出力は、セレクタ１４０３の
第五の入力に接続される。セレクタ１４０３の出力は、
ラッチ１４０５の第一の入力に接続される。ラッチ１４
０５の出力は、ＬＤ／ＶＨ信号出力端子１４０６に接続
される。Next, FIG. 14 shows an example of the configuration of the time division multiplexing circuit 1303 of the fifth embodiment. In the description below, assuming that an 8-bit LD signal or VH signal is input, the 8-bit signal is sampled at a clock of 4 fsc and time-division multiplexed to transmit the signal as a 2-bit signal. 14
In, the LD / VH signal input terminal 1401 is connected to the first input of the latch 1402. Clock fsc
Is connected to the second input of latch 1402. The first, second, third and fourth outputs of the latch 1402 are connected to the first, second, third and fourth inputs of the selector 1403. The clock 4fsc is connected to the input of the selection signal generation circuit 1404 and the second input of the latch 1405. The output of the selection signal generation circuit 1404 is connected to the fifth input of the selector 1403. The output of the selector 1403 is
Connected to the first input of latch 1405. Latch 14
The output of 05 is connected to the LD / VH signal output terminal 1406.

【００８２】次に、図１４及び図１５を用いて、第５の
実施例の時分割多重回路１３０３の動作について説明す
る。図１５は、クロックｆｓｃ１５０１及び４ｆｓｃ１
５０２、入力データ１５０３、選択信号発生回路１４０
５の出力１５０４及びセレクタ１４０３の出力データ１
５０５のタイミング図を示したものである。図１４にお
いて、ラッチ１４０２は、入力された８ビットの信号１
５０３を上位ビットから２ビットずつを一組として
「Ａ」「Ｂ」「Ｃ」「Ｄ」とし、入力されたクロックｆ
ｓｃ１５０１で入力データをサンプリングし、各々出力
する。選択信号発生回路１４０４は、入力されたクロッ
ク４ｆｓｃ１５０２毎に、セレクタ回路に入力された４
組の２ビット信号入力を順番に切替えるように、選択信
号１５０４を出力する。セレクタ回路１４０３は、選択
信号発生回路１４０４が出力する選択信号が「１」なら
入力信号「Ａ」を選択し、出力する。同様に、選択信号
「２」が入力されたら「Ｂ」、「３」が入力された場合
には「Ｃ」、「４」が入力された場合には、「Ｄ」を選
択し出力する。この時分割多重された信号１５０５を、
ラッチ回路１４０５において４ｆｓｃでサンプリングし
てＬＤ／ＶＨ信号出力端子１４０６に出力する。Next, the operation of the time division multiplexing circuit 1303 of the fifth embodiment will be described with reference to FIGS. 14 and 15. FIG. 15 shows clocks fsc1501 and 4fsc1.
502, input data 1503, selection signal generation circuit 140
5 output 1504 and selector 1403 output data 1
5 shows a timing diagram of 505. In FIG. 14, a latch 1402 indicates an input 8-bit signal 1
The input clock f
Input data is sampled in sc1501 and output. The selection signal generation circuit 1404 receives the 4 clocks input to the selector circuit for each input clock 4 fsc 1502.
The selection signal 1504 is output so as to switch the 2-bit signal input of the set in order. The selector circuit 1403 selects and outputs the input signal “A” if the selection signal output from the selection signal generation circuit 1404 is “1”. Similarly, when the selection signal "2" is input, "B" is selected, when "3" is input, "C" is selected, and when "4" is input, "D" is selected and output. This time division multiplexed signal 1505 is
The latch circuit 1405 samples at 4 fsc and outputs it to the LD / VH signal output terminal 1406.

【００８３】次に、図１６は第５の実施例の時分割多重
復元回路１３０５の一構成例を示したものである。図１
６において、ＬＤ／ＶＨ信号入力端子１６０１は、ラッ
チ１６０２の第一の入力に接続される。クロックｆｓｃ
は、ラッチ１６０５の第五の入力に接続される。クロッ
ク４ｆｓｃは選択信号発生回路１６０４の入力及びラッ
チ１６０２の第二の入力に接続される。ラッチ１６０２
の出力は、出力切換回路１６０３の第一の入力に接続さ
れる。選択信号発生回路１６０４の出力は、出力切換回
路１６０３の第二の入力に接続される。出力切換回路１
６０３の第一、第二、第三及び第四の出力は、ラッチ１
６０５の第一、第二、第三及び第四の入力に接続され
る。ラッチ１６０５の出力は、ＬＤ／ＶＨ信号出力端子
１６０６に接続される。Next, FIG. 16 shows an example of the configuration of the time division multiplexing decompression circuit 1305 of the fifth embodiment. Figure 1
6, the LD / VH signal input terminal 1601 is connected to the first input of the latch 1602. Clock fsc
Is connected to the fifth input of latch 1605. The clock 4fsc is connected to the input of the selection signal generation circuit 1604 and the second input of the latch 1602. Latch 1602
The output of is connected to the first input of the output switching circuit 1603. The output of the selection signal generating circuit 1604 is connected to the second input of the output switching circuit 1603. Output switching circuit 1
The first, second, third and fourth outputs of 603 are latch 1
Connected to the first, second, third and fourth inputs of 605. The output of the latch 1605 is connected to the LD / VH signal output terminal 1606.

【００８４】次に、図１６及び図１５を用いて、第５の
実施例の時分割多重復元回路１３０５の動作について説
明する。図１６において、ラッチ１６０２は、入力され
た２ビットの信号１５０５を４ｆｓｃでサンプリングし
て出力する。選択信号発生回路１６０４は、入力された
クロック４ｆｓｃ１５０２毎に選択信号１５０４を出力
する。出力切換回路１６０３は、選択信号発生回路１６
０４が出力する選択信号１５０４が「１」なら入力信号
を出力端子Ａに出力する。同様に、選択信号「２」が入
力されたらＢに、「３」が入力された場合にはＣに、
「４」が入力された場合にはＤに、それぞれ出力する。
この出力データを、ラッチ回路１６０５においてｆｓｃ
でサンプリングすることにより時分割多重された信号を
復元してＬＤ／ＶＨ信号出力端子１６０６にＬＤ／ＶＨ
信号を出力する。Next, the operation of the time division multiplex decompression circuit 1305 of the fifth embodiment will be described with reference to FIGS. 16 and 15. In FIG. 16, the latch 1602 samples the input 2-bit signal 1505 at 4 fsc and outputs it. The selection signal generation circuit 1604 outputs the selection signal 1504 for each input clock 4fsc 1502. The output switching circuit 1603 includes a selection signal generation circuit 16
If the selection signal 1504 output from 04 is “1”, the input signal is output to the output terminal A. Similarly, when the selection signal “2” is input, it is input to B, and when “3” is input, it is input to C,
When "4" is input, it is output to D respectively.
This output data is fsc in the latch circuit 1605.
The time-division-multiplexed signal is restored by sampling at the LD / VH signal output terminal 1606.
Output a signal.

【００８５】なお、本実施例においては、クロックを４
ｆｓｃと規定したが、より高速のクロックを用いても良
いことはいうまでもない。また、本実施例においては、
入力された８ビット信号を時分割多重して２ビット信号
として伝送したが、他のビット数の場合でも良いことは
言うまでもない。また、メモリは他の機能を有するＩＣ
でもよい。また、本実施例においては、補強信号とし
て、ＬＤ信号とＶＨ信号を用いたが、どちらか一方のみ
であってもよい。In this embodiment, the clock is set to 4
Although defined as fsc, it goes without saying that a faster clock may be used. In addition, in this embodiment,
Although the input 8-bit signal was time-division multiplexed and transmitted as a 2-bit signal, it goes without saying that another number of bits may be used. In addition, the memory is an IC that has other functions.
But it is okay. Although the LD signal and the VH signal are used as the reinforcement signals in this embodiment, only one of them may be used.

【００８６】[0086]

【発明の効果】以上のように、本発明のテレビジョン信
号処理装置は、多重された補強信号を分離する補強信号
分離回路と、主画部の信号を輝度信号と色信号とに分離
するＹ／Ｃ分離回路とを一つの回路で構成する、また
は、補強信号復調回路と色信号復調回路を一つの回路で
構成する、または、主画部の輝度信号から、無画部の補
強信号と相関の高い信号を抽出して、補強信号に加算す
ることにより補強信号を再生する主画部相関回路と、Ｙ
／Ｃ分離回路とを一つの回路で構成する、または、主画
部の輝度信号から、無画部の補強信号と相関の高い信号
を抽出して、補強信号に加算することにより補強信号を
再生する主画部回路と、入力テレビジョン信号を順次走
査化する走査線補間回路とを一つの回路で構成すること
により、各機能を実現する為の部品を共用し、従来より
も低コストでＥＤＴＶ放送方式等にも対応しうるテレビ
ジョン信号処理装置を提供することが可能となる。As described above, the television signal processing apparatus of the present invention has a reinforcement signal separation circuit for separating the multiplexed reinforcement signals and a Y for separating the main picture signal into a luminance signal and a chrominance signal. A / C separation circuit is composed of one circuit, or a reinforcement signal demodulation circuit and a chrominance signal demodulation circuit are composed of one circuit, or the luminance signal of the main image portion is correlated with the reinforcement signal of the non-image portion. And a Y-correlation circuit for reproducing the reinforcement signal by extracting a signal having a high
A / C separation circuit is composed of a single circuit, or a signal having a high correlation with the reinforcement signal of the non-image area is extracted from the luminance signal of the main image area and added to the reinforcement signal to reproduce the reinforcement signal. The main picture section circuit and the scanning line interpolation circuit that sequentially scans the input television signal are configured by a single circuit, so that parts for realizing each function are shared, and the EDTV can be manufactured at a lower cost than before. It is possible to provide a television signal processing device that is compatible with a broadcasting system and the like.

【００８７】また、補強信号を時分割多重することによ
り、伝送ビットを削減し、これによりメモリ等の配線数
を削減することが可能となる。By time-division-multiplexing the reinforcement signal, it is possible to reduce the number of transmission bits and thereby reduce the number of wires such as a memory.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の第一の実施例におけるテレビジョン信
号処理装置を示したブロック図FIG. 1 is a block diagram showing a television signal processing device according to a first embodiment of the present invention.

【図２】本発明の第一の実施例に係るＹ／Ｃ／ＬＤ／Ｖ
Ｈ分離回路の一構成例を示したブロック図FIG. 2 shows Y / C / LD / V according to the first embodiment of the present invention.
Block diagram showing one configuration example of the H separation circuit

【図３】従来例におけるテレビジョン信号処理装置を示
したブロック図FIG. 3 is a block diagram showing a television signal processing device in a conventional example.

【図４】本発明の第二の実施例におけるテレビジョン信
号処理装置を示したブロック図FIG. 4 is a block diagram showing a television signal processing device according to a second embodiment of the present invention.

【図５】（ａ）は本発明の第二の実施例のｆｓｃ復調回
路の一構成例を示したブロック図 （ｂ）は本発明の第二の実施例のｆｓｃ復調回路の別の
一構成例を示したブロック図FIG. 5A is a block diagram showing a configuration example of an fsc demodulation circuit according to a second embodiment of the present invention. FIG. 5B is another configuration of the fsc demodulation circuit according to a second embodiment of the present invention. Block diagram showing an example

【図６】本発明に係る制御信号発生回路が出力する制御
信号を示す波形図FIG. 6 is a waveform diagram showing a control signal output by a control signal generation circuit according to the present invention.

【図７】本発明の第三の実施例におけるテレビジョン信
号処理装置を示したブロック図FIG. 7 is a block diagram showing a television signal processing device according to a third embodiment of the present invention.

【図８】本発明の第三の実施例に係る主画部相関＆Ｙ／
Ｃ分離回路の一構成例を示したブロック図FIG. 8 is a main image portion correlation & Y / according to the third embodiment of the present invention.
Block diagram showing a configuration example of a C separation circuit

【図９】本発明の第三の実施例に係る主画部相関＆Ｙ／
Ｃ分離回路における走査線とフィールドとの関係を示し
た摸式図FIG. 9 is a main image portion correlation & Y / according to the third embodiment of the present invention.
Schematic diagram showing the relationship between scanning lines and fields in the C separation circuit

【図１０】本発明の第四の実施例におけるテレビジョン
信号処理装置を示したブロック図FIG. 10 is a block diagram showing a television signal processing device according to a fourth embodiment of the present invention.

【図１１】本発明の第三の実施例に係る主画部相関＆輝
度処理回路の一構成例を示したブロック図FIG. 11 is a block diagram showing a configuration example of a main image portion correlation & luminance processing circuit according to a third embodiment of the present invention.

【図１２】本発明の第四の実施例に係る主画部相関＆輝
度処理回路における走査線とフィールドとの関係を示し
た摸式図FIG. 12 is a schematic diagram showing a relationship between scanning lines and fields in a main image section correlation & luminance processing circuit according to a fourth example of the present invention.

【図１３】本発明の第五の実施例におけるテレビジョン
信号処理装置を示したブロック図FIG. 13 is a block diagram showing a television signal processing device according to a fifth embodiment of the present invention.

【図１４】本発明の第五の実施例に係る時分割多重回路
の一構成例を示したブロック図FIG. 14 is a block diagram showing a configuration example of a time division multiplexing circuit according to a fifth embodiment of the present invention.

【図１５】本発明の第五の実施例のクロックに対する入
力データ、選択信号発生回路の出力、及びセレクタの出
力データとの関係を示した図FIG. 15 is a diagram showing a relationship between input data with respect to a clock, an output of a selection signal generating circuit, and output data of a selector according to a fifth embodiment of the present invention.

【図１６】本発明の第五の実施例に係る時分割多重復元
回路の一構成例を示したブロック図FIG. 16 is a block diagram showing a configuration example of a time division multiplexing decompression circuit according to a fifth embodiment of the present invention.

【符号の説明】[Explanation of symbols]

１０１ Ｙ／Ｃ／ＬＤ／ＶＨ分離回路 ３０１ テレビジョン信号入力端子 ３０２ Ａ／Ｄ変換器 ３０３ Ｙ／Ｃ分離回路 ３０４ ＬＤ／ＶＨ復調回路 ３０５ 主画部相関回路 ３０６ ＬＤ／ＶＨ分離回路 ３０７ 水平ＬＰＦ ３０８ ＶＨ処理回路 ３０９ ＬＤ処理回路 ３１０ 水平ＨＰＦ ３１１、３１８、３２３ 走査線補間回路 ３１２ 加算器 ３１３、３１９、３２４ ３→４変換回路 ３１４ 加算器 ３１５、３２０、３２５ 倍速変換回路 ３１６、３２１、３２６ Ｄ／Ａ変換器 ３１７ Ｑ復調回路 ３２２ Ｉ復調回路 ３２７ マトリクス回路 ３２８ 表示器 ４０１ ｆｓｃ復調回路 ７０１ 主画部相関＆Ｙ／Ｃ分離回路 １００１ 主画部相関＆輝度処理回路 １３０３ 時分割多重回路 １３０５ 時分割多重復元回路 101 Y / C / LD / VH Separation Circuit 301 Television Signal Input Terminal 302 A / D Converter 303 Y / C Separation Circuit 304 LD / VH Demodulation Circuit 305 Main Image Correlation Circuit 306 LD / VH Separation Circuit 307 Horizontal LPF 308 VH processing circuit 309 LD processing circuit 310 Horizontal HPF 311, 318, 323 Scan line interpolation circuit 312 Adder 313, 319, 324 3 → 4 conversion circuit 314 Adder 315, 320, 325 Double speed conversion circuit 316, 321, 326 D / A converter 317 Q demodulation circuit 322 I demodulation circuit 327 Matrix circuit 328 Display 401 401 fsc demodulation circuit 701 Main image correlation & Y / C separation circuit 1001 Main image correlation & luminance processing circuit 1303 Time division multiplexing circuit 1305 Time division multiplexing restoration circuit

フロントページの続き (72)発明者 安本 吉雄 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 上畠 秀世 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 木曽田 晃 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 林 貴也 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 小方 康世 大阪府門真市大字門真1006番地 松下電器 産業株式会社内Front page continuation (72) Inventor Yoshio Yasumoto, Osaka Prefecture Kadoma City 1006 Kadoma, Matsushita Electric Industrial Co., Ltd. Inventor Akira Kisoda 1006 Kadoma, Kadoma-shi, Osaka Prefecture Matsushita Electric Industrial Co., Ltd. (72) Inventor Takaya Hayashi 1006 Kadoma, Kadoma City Osaka Prefecture Matsuda Denki Sangyo Co., Ltd. 1006 Kadoma, Kadoma-shi, Matsushita Electric Industrial Co., Ltd.

Claims (25)

【特許請求の範囲】[Claims] 【請求項１】現行の４：３のアスペクト比を有する画像
表示領域の中心部（主画部）に、前記４：３のアスペク
ト比より大きなアスペクト比を有する画像を配置し、前
記現行画像表示領域の残りの表示領域（無画部）に画質
改善のための少なくとも２種類の補強信号を多重して伝
送する高精細テレビジョン放送方式に則った信号を処理
する受信側の処理装置であって、前記無画部に多重され
た少なくとも２種類の補強信号を分離する処理と、前記
主画部の信号を輝度信号と色信号とに分離する処理と
を、一つの信号処理回路で実現することを特徴とするテ
レビジョン信号処理装置。1. An image having an aspect ratio larger than the aspect ratio of 4: 3 is arranged in the central portion (main image portion) of an image display area having a current aspect ratio of 4: 3 to display the current image. A processing device on the receiving side for processing a signal conforming to a high-definition television broadcasting system, in which at least two kinds of reinforcement signals for image quality improvement are multiplexed and transmitted in the remaining display area (non-image part) of the area. Realizing, in a single signal processing circuit, a process of separating at least two types of reinforcement signals multiplexed in the non-picture part and a process of separating the signal of the main picture part into a luminance signal and a color signal. And a television signal processing device. 【請求項２】信号処理回路は、無画部に多重された少な
くとも２種類の補強信号を分離する処理において用いる
フレーム遅延回路と、主画部の信号を輝度信号と色信号
とに分離する処理において用いるフレーム遅延回路とを
共用することを特徴とする請求項１記載のテレビジョン
信号処理装置。2. A signal processing circuit, a frame delay circuit used in a process of separating at least two kinds of reinforcing signals multiplexed in a non-picture part, and a process of separating a signal of a main picture part into a luminance signal and a chrominance signal. The television signal processing apparatus according to claim 1, wherein the television signal processing apparatus is also used as a frame delay circuit used in the above. 【請求項３】信号処理回路は、フレーム遅延回路と加算
器からなり１５Ｈｚ近傍の信号を抽出するフレームくし
フィルタと、入力テレビジョン信号の動きを検出し、動
き情報を出力する動き検出回路と、前記動き情報に応じ
て前記フレームくしフィルタが抽出した信号の振幅を制
御して第一の補強信号として出力する補強信号制御回路
と、無画部に多重された信号から前記第一の補強信号制
御回路の出力を減じて、第二の補強信号を抽出する加算
器と、少なくとも一つ以上の１ライン遅延回路と加算器
からなるラインくしフィルタと、前記動き情報に応じて
前記ラインくしフィルタの出力と前記フレームくしフィ
ルタの出力とを混合して色信号として出力するミキサ
と、前記入力テレビジョン信号の主画部の信号から前記
ミキサの出力を減じることで輝度信号を抽出する加算器
とを具備することを特徴とする請求項１または請求項２
記載のテレビジョン信号処理装置。3. A signal processing circuit comprising a frame delay circuit and an adder, a frame comb filter for extracting a signal in the vicinity of 15 Hz, and a motion detection circuit for detecting a motion of an input television signal and outputting motion information. A reinforcement signal control circuit that controls the amplitude of the signal extracted by the frame comb filter according to the motion information and outputs it as a first reinforcement signal, and the first reinforcement signal control from a signal multiplexed in a non-image area. An adder for subtracting the output of the circuit to extract the second reinforcement signal, a line comb filter including at least one or more one-line delay circuits and an adder, and an output of the line comb filter according to the motion information. And a mixer that mixes the output of the frame comb filter and outputs as a color signal, and subtracts the output of the mixer from the signal of the main picture part of the input television signal. Claim 1 or claim 2, characterized in that it comprises an adder for extracting a luminance signal by
The described television signal processing device. 【請求項４】補強信号は、垂直−時間周波数高域信号及
び垂直周波数高域信号であることを特徴とする請求項１
から請求項３のいずれかに記載のテレビジョン信号処理
装置。4. The reinforcement signal is a vertical-time frequency high frequency signal and a vertical frequency high frequency signal.
4. The television signal processing device according to claim 3. 【請求項５】垂直周波数高域信号は、時間周波数領域に
おいて、送信側で時間周波数１５Ｈｚにシフトした後、
多重して伝送される信号であることを特徴とする請求項
４記載のテレビジョン信号処理装置。5. The vertical frequency high-frequency signal, after being shifted to a time frequency of 15 Hz on the transmission side in the time frequency domain,
The television signal processing device according to claim 4, wherein the television signal processing device is a signal that is multiplexed and transmitted. 【請求項６】現行の４：３のアスペクト比を有する画像
表示領域の中心部（主画部）に、前記４：３のアスペク
ト比より大きなアスペクト比を有する画像を配置し、前
記現行画像表示領域の残りの表示領域（無画部）に画質
改善のための補強信号を副搬送波を用いて変調した後、
多重して伝送する高精細テレビジョン放送方式に則った
信号を処理する受信側の処理装置であって、前記無画部
に多重された前記補強信号を復調する処理と、前記主画
部で伝送された色信号を復調する処理を一つの信号処理
回路で実現することを特徴とするテレビジョン信号処理
装置。6. An image having an aspect ratio larger than the aspect ratio of 4: 3 is arranged in the central portion (main image portion) of an image display area having a current aspect ratio of 4: 3, and the current image display is performed. After modulating the reinforcement signal for improving the image quality in the remaining display area (non-image area) of the area using the subcarrier,
A processing device on the reception side for processing a signal conforming to a high-definition television broadcasting system to be multiplexed and transmitted, in which a process of demodulating the reinforcing signal multiplexed in the non-picture section and a transmission in the main picture section A television signal processing device, characterized in that a single signal processing circuit realizes a process of demodulating the generated color signal. 【請求項７】信号処理回路は、無画部に多重された補強
信号を復調する処理において用いる副搬送波発生回路及
び乗算器と、主画部で伝送された色信号を復調する処理
において用いる副搬送波発生回路及び乗算器とを共用す
ることを特徴とする請求項６記載のテレビジョン信号処
理装置。7. A signal processing circuit, a sub-carrier generation circuit and a multiplier used in a process of demodulating a reinforcement signal multiplexed in a non-picture part, and a sub-carrier used in a process of demodulating a color signal transmitted in the main picture part. 7. The television signal processing device according to claim 6, wherein the carrier wave generating circuit and the multiplier are shared. 【請求項８】信号処理回路は、色信号を抽出する第一の
水平バンドパスフィルタと、補強信号を抽出する第二の
水平バンドパスフィルタと、入力テレビジョン信号をも
とに制御信号を発生する制御信号発回路と、前記制御信
号をもとにそれぞれ主画部と無画部とで前記第一の水平
バンドパスフィルタの出力と前記第二の水平バンドパス
フィルタの出力とを切替えて出力するセレクタと、前記
セレクタが出力した信号を復調するＱ復調回路とＩ復調
回路とを具備することを特徴とする請求項６または請求
項７記載のテレビジョン信号処理装置。8. A signal processing circuit generates a control signal based on an input television signal, and a first horizontal bandpass filter for extracting a color signal, a second horizontal bandpass filter for extracting a reinforcement signal. And a control signal generating circuit for switching between the output of the first horizontal bandpass filter and the output of the second horizontal bandpass filter between the main image section and the non-image section based on the control signal. 8. The television signal processing apparatus according to claim 6 or 7, further comprising: a selector that operates, a Q demodulation circuit that demodulates a signal output by the selector, and an I demodulation circuit. 【請求項９】信号処理回路は、入力された信号を復調す
るＱ復調回路とＩ復調回路と、入力テレビジョン信号を
もとに制御信号を発生する制御信号発生回路と、前記制
御信号をもとに前記Ｑ復調回路の出力を無画部と主画部
で切替えて、それぞれ第一の出力及び第二の出力から出
力する出力切り換え回路と、前記の第一の出力から補強
信号を抽出する第一の水平ローパスフィルタと、前記第
二の出力からＱ信号を抽出する第二の水平ローパスフィ
ルタと、前記Ｉ復調回路の出力からＩ信号を抽出する第
三の水平ローパスフィルタとを具備することを特徴とす
る請求項６または請求項７記載のテレビジョン信号処理
装置。9. A signal processing circuit further includes a Q demodulation circuit and an I demodulation circuit for demodulating an input signal, a control signal generation circuit for generating a control signal based on an input television signal, and the control signal. In addition, the output of the Q demodulation circuit is switched between the non-image part and the main image part to output from the first output and the second output, respectively, and the reinforcement signal is extracted from the first output. A first horizontal low-pass filter; a second horizontal low-pass filter that extracts a Q signal from the second output; and a third horizontal low-pass filter that extracts an I signal from the output of the I demodulation circuit. The television signal processing device according to claim 6 or 7, characterized in that. 【請求項１０】補強信号として、垂直−時間周波数高域
信号及び垂直周波数高域信号のうち、少なくとも一種類
の補強信号を用いることを特徴とする請求項６から請求
項９のいずれかに記載のテレビジョン信号処理装置。10. The augmentation signal according to claim 6, wherein at least one type of augmentation signal of a vertical-time frequency high-frequency signal and a vertical frequency high-frequency signal is used as the augmentation signal. Television signal processing device. 【請求項１１】現行の４：３のアスペクト比を有する画
像表示領域の中心部（主画部）に、前記４：３のアスペ
クト比より大きなアスペクト比を有する画像を配置し、
前記現行画像表示領域の残りの表示領域（無画部）に画
質改善のための補強信号として、前記主画部で伝送され
た輝度信号から垂直−時間周波数高域信号と相関の高い
信号を抽出し、この信号を前記垂直−時間周波数高域信
号から減じた信号を用いる高精細テレビジョン放送方式
に則った信号を処理する受信側の処理装置であって、前
記主画部で伝送された輝度信号から、前記垂直−時間周
波数高域信号と相関の高い信号を抽出して、前記補強信
号に加算することにより、前記垂直−時間周波数高域信
号を再生する処理と、前記主画部で伝送された信号を前
記輝度信号と色信号に分離する処理とを一つの信号処理
回路で実現することを特徴とするテレビジョン信号処理
装置。11. An image having an aspect ratio larger than the aspect ratio of 4: 3 is arranged in the central portion (main image portion) of an image display area having a current aspect ratio of 4: 3,
A signal highly correlated with the vertical-time frequency high-frequency signal is extracted from the luminance signal transmitted in the main image portion as a reinforcement signal for image quality improvement in the remaining display area (non-image portion) of the current image display area. Then, a processing device on the receiving side for processing a signal conforming to a high-definition television broadcasting system using a signal obtained by subtracting this signal from the vertical-time frequency high-frequency signal, and the luminance transmitted by the main image section. A process of extracting a signal having a high correlation with the vertical-time frequency high-frequency signal from the signal and adding the signal to the reinforcing signal to reproduce the vertical-time frequency high-frequency signal, and transmitting the main image section. A television signal processing device, characterized in that a single signal processing circuit realizes the processing of separating the generated signal into the luminance signal and the color signal. 【請求項１２】信号処理回路は、主画部において伝送さ
れた輝度信号から、垂直−時間周波数高域信号と相関の
高い信号を抽出する処理において用いる１ライン遅延回
路と、前記主画部で伝送された信号を前記輝度信号と色
信号に分離するラインくしフィルタ処理において用いる
１ライン遅延回路とを共用することを特徴とする請求項
１１記載のテレビジョン信号処理装置。12. A 1-line delay circuit used in the process of extracting a signal having a high correlation with a vertical-time frequency high frequency signal from a luminance signal transmitted in the main image section, and the signal processing circuit in the main image section. 12. The television signal processing device according to claim 11, wherein the television signal processing device shares a one-line delay circuit used in line comb filter processing for separating the transmitted signal into the luminance signal and the chrominance signal. 【請求項１３】信号処理回路は、無画部の補強信号を水
平方向に３倍伸長する３倍伸長回路と、１ライン遅延回
路とフレーム遅延回路と、垂直−時間周波数高域信号と
相関の高い信号を輝度信号から抽出する少なくとも一つ
以上の１ライン遅延回路と加算器からなる垂直バンドパ
スフィルタと、抽出した前記垂直−時間周波数高域信号
と相関の高い前記輝度信号の水平周波数低域信号を抽出
する水平ローパスフィルタと、前記補強信号に前記垂直
−時間周波数高域信号と相関の高い信号を加算する加算
器と、少なくとも一つ以上の１ライン遅延回路と加算器
からなるラインくしフィルタと、前記フレーム遅延回路
と加算器からなり時間周波数１５Ｈｚ近傍の信号を抽出
するフレームくしフィルタと、入力テレビジョン信号の
動きを検出し、動き情報を出力する動き検出回路と、前
記動き情報に応じて前記ラインくしフィルタの出力と前
記フレームくしフィルタの出力とを混合して色信号とし
て出力するミキサと、前記入力テレビジョン信号の主画
部の信号から前記ミキサの出力を減じることで輝度信号
を抽出する加算器とを具備することを特徴とする請求項
１１または請求項１２記載のテレビジョン信号処理装
置。13. A signal processing circuit correlates with a triple expansion circuit for expanding a reinforcement signal of a non-picture part three times in the horizontal direction, a one-line delay circuit, a frame delay circuit, and a vertical-time frequency high frequency signal. A vertical bandpass filter including at least one or more one-line delay circuit and an adder for extracting a high signal from a luminance signal, and a horizontal frequency low band of the luminance signal having a high correlation with the extracted vertical-time frequency high band signal. A horizontal low-pass filter for extracting a signal, an adder for adding a signal highly correlated with the vertical-time frequency high frequency signal to the reinforcement signal, and a line comb filter including at least one or more one-line delay circuits and an adder And a frame comb filter, which is composed of the frame delay circuit and an adder and extracts a signal near a time frequency of 15 Hz, and a motion of an input television signal is detected and A motion detection circuit that outputs information, a mixer that mixes the output of the line comb filter and the output of the frame comb filter according to the motion information, and outputs the mixed color signal as a color signal, and a main image portion of the input television signal. 13. The television signal processing device according to claim 11 or 12, further comprising an adder that extracts a luminance signal by subtracting the output of the mixer from the signal of FIG. 【請求項１４】現行の４：３のアスペクト比を有する画
像表示領域の中心部（主画部）に、前記４：３のアスペ
クト比より大きなアスペクト比を有する画像を配置し、
前記現行画像表示領域の残りの表示領域（無画部）に画
質改善のための補強信号として、前記主画部で伝送され
た輝度信号から垂直−時間周波数高域信号と相関の高い
信号を抽出し、この信号を前記垂直−時間周波数高域信
号から減じた補強信号を用いる高精細テレビジョン放送
方式に則った信号を処理する受信側の処理装置であっ
て、前記主画部で伝送された輝度信号から、前記垂直−
時間周波数高域信号と相関の高い信号を抽出して、前記
補強信号に加算することにより、前記垂直−時間周波数
高域信号を再生する処理と、入力テレビジョン信号を順
次走査化する処理とを一つの信号処理回路で実現するこ
とを特徴とするテレビジョン信号処理装置。14. An image having an aspect ratio larger than the aspect ratio of 4: 3 is arranged in a central portion (main image portion) of an image display area having a current aspect ratio of 4: 3,
A signal highly correlated with the vertical-time frequency high-frequency signal is extracted from the luminance signal transmitted in the main image portion as a reinforcement signal for image quality improvement in the remaining display area (non-image portion) of the current image display area. A signal processing device on the receiving side that processes a signal conforming to a high-definition television broadcasting system using a reinforcement signal obtained by subtracting this signal from the vertical-time frequency high frequency signal, and transmitted by the main image section. From the luminance signal, the vertical-
A process of extracting the signal highly correlated with the time-frequency high-frequency signal and adding it to the reinforcement signal to reproduce the vertical-time-frequency high-frequency signal, and a process of sequentially scanning the input television signal. A television signal processing device, which is realized by one signal processing circuit. 【請求項１５】信号処理回路は、主画部で伝送された輝
度信号から、垂直−時間周波数高域信号と相関の高い信
号を抽出する処理において用いる少なくとも一つ以上の
１ライン遅延回路及びフィールド遅延回路と、入力テレ
ビジョン信号を順次走査化する処理において用いる少な
くとも一つ以上の１ライン遅延回路及びフィールド遅延
回路とを共用することを特徴とする請求項１４記載のテ
レビジョン信号処理装置。15. A signal processing circuit, wherein at least one or more one-line delay circuits and fields used in a process of extracting a signal having a high correlation with a vertical-time frequency high frequency signal from a luminance signal transmitted in a main image section. 15. The television signal processing device according to claim 14, wherein the delay circuit is shared by at least one or more one-line delay circuits and field delay circuits used in the process of sequentially scanning the input television signal. 【請求項１６】信号処理回路は、無画部の補強信号を水
平方向に３倍伸長する３倍伸長回路と、フィールド遅延
回路と、垂直−時間周波数高域信号と相関の高い信号を
輝度信号から抽出する少なくとも一つ以上の１ライン遅
延回路と加算器からなる垂直バンドパスフィルタと、抽
出した前記垂直−時間周波数高域信号と相関の高い前記
輝度信号の水平周波数低域信号を抽出する水平ローパス
フィルタと、前記補強信号に前記垂直−時間周波数高域
信号と相関の高い信号を加算する加算器と、少なくとも
一つ以上の１ライン遅延回路と加算器から構成されたフ
ィールド内補間回路と、フィールド遅延回路から構成さ
れたフィールド間補間回路と、入力テレビジョン信号の
動きを検出し、動き情報を出力する動き検出回路と、前
記フィールド内処理された信号と前記フィールド間処理
された信号とを、前記動き情報に応じて混合するミキサ
とを具備することを特徴とする請求項１４または請求項
１５記載のテレビジョン信号処理装置。16. A signal processing circuit, a triple expansion circuit for expanding a reinforcement signal of a non-picture part three times in a horizontal direction, a field delay circuit, and a signal highly correlated with a vertical-time frequency high-frequency signal as a luminance signal. A vertical bandpass filter including at least one or more one-line delay circuit and an adder, and a horizontal frequency low-frequency signal of the luminance signal highly correlated with the extracted vertical-time frequency high-frequency signal. A low-pass filter, an adder for adding a signal highly correlated with the vertical-time frequency high-frequency signal to the reinforcement signal, an intra-field interpolation circuit including at least one or more one-line delay circuits and an adder, An inter-field interpolating circuit composed of a field delay circuit, a motion detecting circuit for detecting a motion of an input television signal and outputting motion information, and the field internal processing Signal and the the processed signal between fields, according to claim 14 or claim 15 television signal processing apparatus according to; and a mixer for mixing in accordance with the motion information. 【請求項１７】現行の４：３のアスペクト比を有する画
像表示領域の中心部（主画部）に、前記４：３のアスペ
クト比より大きなアスペクト比を有する画像を配置し、
前記現行画像表示領域の残りの表示領域（無画部）に画
質改善のための補強信号として垂直−時間周波数高域信
号を多重して伝送する高精細テレビジョン放送方式に則
った信号を処理する受信側の処理装置であって、前記主
画部で伝送された輝度信号に０挿入して垂直周波数低域
信号を抽出し、更に無画部に多重された前記垂直−時間
周波数高域信号に０挿入して垂直周波数高域信号を抽出
し、前記垂直周波数低域信号と前記垂直周波数高域信号
を加算する処理と、入力テレビジョン信号を順次走査化
する処理とを一つの信号処理回路で実現することを特徴
とするテレビジョン信号処理装置。17. An image having an aspect ratio larger than the aspect ratio of 4: 3 is arranged in the central portion (main image portion) of an image display area having a current aspect ratio of 4: 3,
A signal conforming to a high-definition television broadcasting system in which a vertical-time frequency high-frequency signal is multiplexed and transmitted as a reinforcement signal for image quality improvement in the remaining display area (non-image portion) of the current image display area is processed. A processing device on the receiving side, in which 0 is inserted into the luminance signal transmitted by the main image section to extract a vertical frequency low-frequency signal, and further the vertical-time frequency high-frequency signal is multiplexed in the non-image section. 0 is inserted to extract a vertical frequency high frequency signal, the processing of adding the vertical frequency low frequency signal and the vertical frequency high frequency signal, and the processing of sequentially scanning the input television signal are performed by one signal processing circuit. A television signal processing device which is realized. 【請求項１８】信号処理回路は、主画部で伝送された輝
度信号に０挿入して垂直周波数低域信号を抽出し、更に
無画部に多重された垂直−時間周波数高域信号に０挿入
して垂直周波数高域信号を抽出する処理において用いる
少なくとも一つ以上の１ライン遅延回路と、入力テレビ
ジョン信号を順次走査化する処理において用いる少なく
とも一つ以上の１ライン遅延回路とを共用することを特
徴とする請求項１７記載のテレビジョン信号処理装置。18. A signal processing circuit inserts 0 into a luminance signal transmitted in a main picture part to extract a vertical frequency low-frequency signal, and further, into a vertical-time frequency high-frequency signal multiplexed in a non-picture part. At least one or more one-line delay circuits used in the process of inserting and extracting the vertical frequency high frequency signal and at least one or more one-line delay circuit used in the process of sequentially scanning the input television signal are shared. 18. The television signal processing device according to claim 17, wherein: 【請求項１９】信号処理回路は、主画部で伝送された輝
度信号に０挿入して垂直周波数低域信号を抽出する少な
くとも一つ以上の１ライン遅延回路と加算器からなる垂
直ローパスフィルタと、無画部に多重して伝送された垂
直−時間周波数高域信号に０挿入して垂直周波数高域信
号を抽出する少なくとも一つ以上の１ライン遅延回路と
加算器からなる垂直ハイパスフィルタと少なくとも一つ
以上の前記１ライン遅延回路と加算器から構成されたフ
ィールド内補間回路と、フィールド遅延回路と加算器か
ら構成されたフィールド間補間回路と、入力テレビジョ
ン信号の動きを検出し、動き情報を出力する動き検出回
路と、前記フィールド内処理された信号と前記フィール
ド間処理された信号とを、前記動き情報に応じて混合す
るミキサとを具備することを特徴とする請求項１７また
は請求項１８記載のテレビジョン信号処理装置。19. A signal processing circuit, a vertical low-pass filter comprising at least one or more one-line delay circuit for adding 0 to a luminance signal transmitted in a main picture section to extract a vertical frequency low-frequency signal, and an adder. A vertical high-pass filter including at least one one-line delay circuit and an adder that inserts 0 into the vertical-time frequency high-frequency signal multiplexed and transmitted to the non-picture part to extract the vertical frequency high-frequency signal. An intra-field interpolating circuit composed of one or more one-line delay circuits and an adder, an inter-field interpolating circuit composed of a field delay circuit and an adder, and a motion information for detecting a motion of an input television signal. And a mixer for mixing the intra-field processed signal and the inter-field processed signal according to the motion information. Television signal processing apparatus according to claim 17 or claim 18 wherein Rukoto. 【請求項２０】現行の４：３のアスペクト比を有する画
像表示領域の中心部（主画部）に、前記４：３のアスペ
クト比より大きなアスペクト比を有する画像を配置し、
前記現行画像表示領域の残りの表示領域（無画部）に画
質改善のための補強信号として、前記主画部で伝送され
た輝度信号から垂直−時間周波数高域成分と相関の高い
信号を抽出し、この信号を前記垂直−時間周波数高域信
号から減じた信号を用いる高精細テレビジョン放送方式
に則った信号を処理する受信側の処理装置であって、前
記主画部で伝送された輝度信号から、前記垂直−時間周
波数高域信号と相関の高い信号を抽出して、前記補強信
号に加算することにより、前記垂直−時間周波数信号を
再生する処理と、前記主画部で伝送された輝度信号に０
挿入して垂直周波数低域信号を抽出し、更に再生された
前記垂直−時間周波数高域信号に０挿入して垂直周波数
高域信号を抽出し、前記垂直周波数低域信号と前記垂直
周波数高域信号を加算する処理と、入力テレビジョン信
号を順次走査化する処理とを一つの信号処理回路で実現
することを特徴とするテレビジョン信号処理装置。20. An image having an aspect ratio larger than the aspect ratio of 4: 3 is arranged in the central portion (main image portion) of an image display area having a current aspect ratio of 4: 3,
A signal having a high correlation with the vertical-time frequency high frequency component is extracted from the luminance signal transmitted in the main image portion as a reinforcement signal for image quality improvement in the remaining display area (non-image portion) of the current image display area. Then, a processing device on the receiving side that processes a signal conforming to a high-definition television broadcasting system using a signal obtained by subtracting this signal from the vertical-time frequency high frequency signal, and the luminance transmitted by the main image section. From the signal, a signal having a high correlation with the vertical-time frequency high frequency signal is extracted and added to the reinforcement signal to reproduce the vertical-time frequency signal, and transmitted by the main image section. 0 for luminance signal
The vertical frequency low frequency band signal is inserted to extract the vertical frequency low frequency band signal, 0 is inserted into the reproduced vertical-time frequency high frequency band signal to extract the vertical frequency high frequency band signal, and the vertical frequency low frequency band signal and the vertical frequency high frequency band signal are extracted. A television signal processing device, wherein a single signal processing circuit realizes a process of adding signals and a process of sequentially scanning an input television signal. 【請求項２１】信号処理回路は、主画部で伝送された輝
度信号から、垂直−時間周波数高域信号と相関の高い信
号を抽出する処理において用いる少なくとも一つ以上の
１ライン遅延回路と少なくとも一つ以上のフィールド遅
延回路と、主画部で伝送された輝度信号に０挿入して垂
直周波数低域信号を抽出する処理、または無画部に多重
された前記垂直−時間周波数高域信号に０挿入して垂直
周波数高域信号を抽出する処理において用いる少なくと
も一つ以上の１ライン遅延回路と、入力テレビジョン信
号を順次走査化する処理において用いる少なくとも一つ
以上の１ライン遅延回路とフィールド遅延回路とを共用
することを特徴とする請求項２０記載のテレビジョン信
号処理装置。21. A signal processing circuit, and at least one or more one-line delay circuit used in a process of extracting a signal having a high correlation with a vertical-time frequency high frequency signal from a luminance signal transmitted by a main image section. One or more field delay circuits and a process of inserting 0 in the luminance signal transmitted in the main image part to extract a vertical frequency low frequency signal, or the vertical-time frequency high frequency signal multiplexed in the non-image part At least one or more one-line delay circuits used in the process of inserting 0 to extract the vertical frequency high frequency signal, and at least one or more one-line delay circuit and field delay used in the process of sequentially scanning the input television signal. The television signal processing device according to claim 20, wherein the television signal processing device is shared with a circuit. 【請求項２２】信号処理回路は、無画部の補強信号を水
平方向に３倍伸長する３倍伸長回路と、少なくとも一つ
以上のフィールド遅延回路と、垂直−時間周波数高域信
号と相関の高い信号を輝度信号から抽出する少なくとも
一つ以上の１ライン遅延回路と加算器とからなる垂直バ
ンドパスフィルタと、抽出した前記垂直−時間周波数高
域信号と相関の高い前記輝度信号の水平周波数低域信号
を抽出する水平ローパスフィルタと、前記補強信号に前
記垂直−時間周波数高域信号と相関の高い信号を加算す
る加算器と、主画部で伝送された輝度信号に０挿入して
垂直周波数低域信号を抽出する少なくとも一つ以上の１
ライン遅延回路と加算器からなる垂直ローパスフィルタ
と、再生された垂直−時間周波数高域信号に０挿入して
垂直周波数高域信号を抽出する少なくとも一つ以上の１
ライン遅延回路と加算器からなる垂直ハイパスフィルタ
と、少なくとも一つ以上の１ライン遅延回路及び加算器
から構成されたフィールド内補間回路と、フィールド遅
延回路から構成されたフィールド間補間回路と、入力テ
レビジョン信号の動きを検出し、動き情報を出力する動
き検出回路と、前記フィールド内処理された信号と前記
フィールド間処理された信号とを前記動き情報に応じて
混合するミキサとを具備することを特徴とする請求項２
０または請求項２１記載のテレビジョン信号処理装置。22. A signal processing circuit correlates a triple expansion circuit for expanding a reinforcement signal of a non-picture part three times in a horizontal direction, at least one field delay circuit, and a vertical-time frequency high frequency signal. A vertical bandpass filter including at least one or more one-line delay circuit and an adder for extracting a high signal from a luminance signal, and a horizontal frequency low of the luminance signal having a high correlation with the extracted vertical-time frequency high frequency signal. A horizontal low-pass filter for extracting a frequency signal, an adder for adding a signal highly correlated with the vertical-time frequency high frequency signal to the reinforcement signal, and a vertical frequency by inserting 0 in the luminance signal transmitted in the main image section. At least one or more 1 for extracting the low frequency signal
A vertical low-pass filter including a line delay circuit and an adder, and at least one 1 for inserting a 0 into the regenerated vertical-time frequency high frequency signal to extract the vertical frequency high frequency signal.
Vertical high-pass filter composed of line delay circuit and adder, intra-field interpolation circuit composed of at least one or more one-line delay circuit and adder, inter-field interpolation circuit composed of field delay circuit, and input television A motion detection circuit that detects motion of a John signal and outputs motion information; and a mixer that mixes the intra-field processed signal and the inter-field processed signal according to the motion information. Claim 2 characterized by the above-mentioned.
0 or the television signal processing device according to claim 21. 【請求項２３】現行の４：３のアスペクト比を有する画
像表示領域の中心部（主画部）に、前記４：３のアスペ
クト比より大きなアスペクト比を有する画像を配置し、
前記現行画像表示領域の残りの表示領域（無画部）に画
質改善のための少なくとも一種類の補強信号を多重して
伝送する高精細テレビジョン放送方式に則った信号を処
理する受信側の処理装置であって、前記補強信号を時分
割多重処理することを特徴とするテレビジョン信号処理
装置。23. An image having an aspect ratio larger than the aspect ratio of 4: 3 is arranged in a central portion (main image portion) of an image display area having a current aspect ratio of 4: 3,
Receiving side processing for processing a signal conforming to a high-definition television broadcasting system in which at least one kind of reinforcement signal for image quality improvement is multiplexed and transmitted in the remaining display area (non-image part) of the current image display area A television signal processing device, characterized in that the reinforcing signal is time-division multiplexed. 【請求項２４】時分割多重処理は、入力された信号を周
波数ｆでサンプリングし量子化した最低２ビットのデー
タをビット方向にｎ個（ｎは、２以上の整数）のデータ
に分割し、前記周波数ｆの少なくともｎ倍の周波数でｎ
個に分割された前記のデータを順番に切り換えて出力す
る処理である請求項２３記載のテレビジョン信号処理装
置。24. The time division multiplexing processing divides at least 2-bit data obtained by sampling and quantizing an input signal at a frequency f into n (n is an integer of 2 or more) data in the bit direction, N at a frequency that is at least n times the frequency f
24. The television signal processing device according to claim 23, which is a process of sequentially switching and outputting the data divided into pieces. 【請求項２５】補強信号として、垂直−時間周波数高域
信号及び垂直周波数高域信号のうち、少なくとも一種類
の補強信号を用いることを特徴とする請求項２３または
請求項２４記載のテレビジョン信号処理装置。25. The television signal according to claim 23 or 24, wherein at least one type of a reinforcement signal of a vertical-time frequency high band signal and a vertical frequency high band signal is used as the reinforcement signal. Processing equipment.
JP6029583A 1994-02-28 1994-02-28 Television signal processor Expired - Lifetime JP2751819B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6029583A JP2751819B2 (en) 1994-02-28 1994-02-28 Television signal processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6029583A JP2751819B2 (en) 1994-02-28 1994-02-28 Television signal processor

Publications (2)

Publication Number Publication Date
JPH07240902A true JPH07240902A (en) 1995-09-12
JP2751819B2 JP2751819B2 (en) 1998-05-18

Family

ID=12280111

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6029583A Expired - Lifetime JP2751819B2 (en) 1994-02-28 1994-02-28 Television signal processor

Country Status (1)

Country Link
JP (1) JP2751819B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6621315B2 (en) 2001-11-07 2003-09-16 Samsung Electronics Co., Ltd. Delay locked loop circuit and method having adjustable locking resolution

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06125531A (en) * 1992-10-13 1994-05-06 Nippon Hoso Kyokai <Nhk> Signal multiplex transmitting method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06125531A (en) * 1992-10-13 1994-05-06 Nippon Hoso Kyokai <Nhk> Signal multiplex transmitting method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6621315B2 (en) 2001-11-07 2003-09-16 Samsung Electronics Co., Ltd. Delay locked loop circuit and method having adjustable locking resolution

Also Published As

Publication number Publication date
JP2751819B2 (en) 1998-05-18

Similar Documents

Publication Publication Date Title
US5333054A (en) Apparatus for reducing noise in a video signal by processing a luminance and chrominance component
JPH0810927B2 (en) Multiplex signal transmission and reception device and method thereof
JPH07240902A (en) Television signal processor
US5510847A (en) TV signal decoding apparatus using luminance and color signal selection
US4999701A (en) High definition NTSC compatible television system with increased horizontal bandwidth and reduced color artifacts
JP2765999B2 (en) Television receiver
JPH0787418A (en) Demodulation system for edtv vertical reinforcing signal
EP0467403A2 (en) Multiplexed signal transmitting apparatus and multiplexed signal receiving apparatus
JP3322057B2 (en) EDTV2 signal processing device
JP2751844B2 (en) Wide television signal processing device and wide television signal receiving device
JP2848946B2 (en) Television signal processing circuit
JPH06292239A (en) Television signal processing unit
JP3097140B2 (en) Television signal receiving and processing device
JPH07154758A (en) Television signal processor
JP3185544B2 (en) High definition wide aspect television decoder and color demodulation circuit used therefor
JPH07274040A (en) Device and method for interpolating scanning line for television signal
JPH06350975A (en) Method for constituting television signal
JPH04339487A (en) Television receiver
JPH0884325A (en) Edtv 2 receiver
JPH07143258A (en) Television signal processor
JPH07226948A (en) Television signal processor
JPS63123289A (en) High definition television signal transmitter and receiver
JPH0846930A (en) Multiplex signal reproduction device
JPH07203479A (en) Television signal reception processing unit
JPH04347991A (en) Motion adaptive three-dimensional y/c separator circuit