JPH07236230A - 電圧変動抑制装置の制御装置 - Google Patents
電圧変動抑制装置の制御装置Info
- Publication number
- JPH07236230A JPH07236230A JP6024657A JP2465794A JPH07236230A JP H07236230 A JPH07236230 A JP H07236230A JP 6024657 A JP6024657 A JP 6024657A JP 2465794 A JP2465794 A JP 2465794A JP H07236230 A JPH07236230 A JP H07236230A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- voltage
- fluctuation
- reactive power
- detected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
- Y02E40/10—Flexible AC transmission systems [FACTS]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
- Y02E40/30—Reactive power compensation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
- Y02E40/50—Arrangements for eliminating or reducing asymmetry in polyphase networks
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】
【目的】 系統の電圧変動を抑制する目的で設置する無
効電力補償装置（ＳＶＣ）において、受電３相不平衡電
圧、及び負荷の消費する無効電力変動による各相の瞬時
電圧変動ΔＶ、及び３相不平衡電圧変動を効率よく補償
する。 【構成】 第１の発明は、各相毎に検出した系統の電圧
変動ΔＶに、ＴＣＲの最大出力の約１／２を待機動作点
とするバイアス電圧を加算して行なうサイリスタ制御リ
アクトル（ＴＣＲ）のΔＶ検出制御において、直流検出
した各相電圧ＶU，ＶV，ＶWを、直流化した３相平均電
圧Ｖ3と比較することにより検出した、各相の不平衡分
で上記バイアス電圧をシフトさせることによって３相不
平衡を抑制する。第２の発明は、上記方式を、各相負荷
の無効電力ＱLを検出して行なう。
効電力補償装置（ＳＶＣ）において、受電３相不平衡電
圧、及び負荷の消費する無効電力変動による各相の瞬時
電圧変動ΔＶ、及び３相不平衡電圧変動を効率よく補償
する。 【構成】 第１の発明は、各相毎に検出した系統の電圧
変動ΔＶに、ＴＣＲの最大出力の約１／２を待機動作点
とするバイアス電圧を加算して行なうサイリスタ制御リ
アクトル（ＴＣＲ）のΔＶ検出制御において、直流検出
した各相電圧ＶU，ＶV，ＶWを、直流化した３相平均電
圧Ｖ3と比較することにより検出した、各相の不平衡分
で上記バイアス電圧をシフトさせることによって３相不
平衡を抑制する。第２の発明は、上記方式を、各相負荷
の無効電力ＱLを検出して行なう。
Description
【０００１】
【産業上の利用分野】この発明は、３相電力系統の電圧
変動を抑制する目的で配置する無効電力補償装置（以下
ＳＶＣという。）の制御装置に関し、特に各相の電圧変
動の抑制と同時に、３相不平衡電圧変動の抑制を行なう
制御装置を提供することを目的とする。
変動を抑制する目的で配置する無効電力補償装置（以下
ＳＶＣという。）の制御装置に関し、特に各相の電圧変
動の抑制と同時に、３相不平衡電圧変動の抑制を行なう
制御装置を提供することを目的とする。
【０００２】
【従来の技術】ＳＶＣは、無効電力ΔＱSVCの増減補償
によって、電力系統に設置される電力変換器などの負荷
の無効電力変動ΔＱLによる電圧変動ΔＶ（≒ＸS・ΔＱ
L）を抑制する〔但し、ＸSは電源側インピーダンス〕。
によって、電力系統に設置される電力変換器などの負荷
の無効電力変動ΔＱLによる電圧変動ΔＶ（≒ＸS・ΔＱ
L）を抑制する〔但し、ＸSは電源側インピーダンス〕。
【０００３】このＳＶＣは、上記電圧変動の抑制を各相
毎に行なう他、系統電圧の３相不平衡の抑制にも利用さ
れる。
毎に行なう他、系統電圧の３相不平衡の抑制にも利用さ
れる。
【０００４】この従来例である特開昭５９−１８５１２
４号公報の電圧変動抑制装置は、各相毎に検出した電圧
を、固定基準値Ｖrefと比較して、各相の電圧変動ΔＶ
を検出し、これをＳＶＣが直接に補償の対象とする線間
電圧の変動成分に変換した後、ＳＶＣを制御している。
４号公報の電圧変動抑制装置は、各相毎に検出した電圧
を、固定基準値Ｖrefと比較して、各相の電圧変動ΔＶ
を検出し、これをＳＶＣが直接に補償の対象とする線間
電圧の変動成分に変換した後、ＳＶＣを制御している。
【０００５】上記従来方式は、検出した相電圧を共通の
固定基準値Ｖrefと比較し、その差分を０とするように
補償を行うので、各相の電圧変動の抑制とともに、３相
電圧不平衡をも抑制することになる。
固定基準値Ｖrefと比較し、その差分を０とするように
補償を行うので、各相の電圧変動の抑制とともに、３相
電圧不平衡をも抑制することになる。
【０００６】
【発明が解決しようとする課題】ＳＶＣの設備容量Ｑ
SVCは、経済上の理由から予定した電圧変動ΔＶの範囲
（例えば系統の定格電圧の１０％）を補償し得る大きさ
に定められる。そして、所定の待機動作点を中心に、電
圧の低下に対して出力を絞り込み、電圧上昇に対して出
力を増加させるという増減制御によって、電圧変動を抑
制する。したがって、待機動作点を約１／２ＱSVCに調
整して、補償動作を増減いずれの方向にも均等に行なえ
るようにすることが、設備を有効利用し性能を向上する
ために好ましい。
SVCは、経済上の理由から予定した電圧変動ΔＶの範囲
（例えば系統の定格電圧の１０％）を補償し得る大きさ
に定められる。そして、所定の待機動作点を中心に、電
圧の低下に対して出力を絞り込み、電圧上昇に対して出
力を増加させるという増減制御によって、電圧変動を抑
制する。したがって、待機動作点を約１／２ＱSVCに調
整して、補償動作を増減いずれの方向にも均等に行なえ
るようにすることが、設備を有効利用し性能を向上する
ために好ましい。
【０００７】しかし、上記従来方式は、検出した系統電
圧を固定基準値Ｖrefと比較し、その差分によってＳＶ
Ｃの出力を決定しているため、待機動作点が系統の状態
によって変動し、不明確になる問題があった。例えば、
受電トランスのタップ位置及び受電電圧の変動によっ
て、系統電圧の長周期成分が変動すると、ＳＶＣの待機
動作点が上限又は下限に移動することがあり、この場合
はΔＶに応じて出力を増減させるというＳＶＣ本来の補
償動作ができないばかりか、３相不平衡電圧変動をさら
に増大させることにもなる。
圧を固定基準値Ｖrefと比較し、その差分によってＳＶ
Ｃの出力を決定しているため、待機動作点が系統の状態
によって変動し、不明確になる問題があった。例えば、
受電トランスのタップ位置及び受電電圧の変動によっ
て、系統電圧の長周期成分が変動すると、ＳＶＣの待機
動作点が上限又は下限に移動することがあり、この場合
はΔＶに応じて出力を増減させるというＳＶＣ本来の補
償動作ができないばかりか、３相不平衡電圧変動をさら
に増大させることにもなる。
【０００８】また、電圧変動抑制装置に要求される性能
を考えると、例えば、重粒子加速電源などの負荷運転に
伴う電圧変動を補償する場合においては、３相不平衡分
も含めて、ΔＶ≒１０％変動をΔＶε≒１％程度まで抑
制する必要がある。ここで、３相不平衡は受電電源のわ
ずかな３相不平衡電圧が３相負荷の定電流制御により増
長された結果であり、ΔＶ3≒数％不平衡が予想され、
これをΔＶ3ε≒０.数％に補償する必要がある。
を考えると、例えば、重粒子加速電源などの負荷運転に
伴う電圧変動を補償する場合においては、３相不平衡分
も含めて、ΔＶ≒１０％変動をΔＶε≒１％程度まで抑
制する必要がある。ここで、３相不平衡は受電電源のわ
ずかな３相不平衡電圧が３相負荷の定電流制御により増
長された結果であり、ΔＶ3≒数％不平衡が予想され、
これをΔＶ3ε≒０.数％に補償する必要がある。
【０００９】このような補償性能を得るためには、各相
の電圧変動及び３相電圧不平衡を、なるべく瞬時に補償
し、応答遅れによる制御誤差を小さくする必要がある。
の電圧変動及び３相電圧不平衡を、なるべく瞬時に補償
し、応答遅れによる制御誤差を小さくする必要がある。
【００１０】そこで、この発明は、待機動作点を適正化
するとともに、３相不平衡を解消しながら、各相の瞬時
電圧変動を高速な応答速度をもって抑制できるＳＶＣの
制御方式を提供することを目的とする。
するとともに、３相不平衡を解消しながら、各相の瞬時
電圧変動を高速な応答速度をもって抑制できるＳＶＣの
制御方式を提供することを目的とする。
【００１１】
【課題を解決するための手段】この発明は、３相電力系
統の電圧変動を、サイリスタ制御リアクトルによる無効
電力の増減補償によって抑制する電圧変動抑制装置とし
て、次の２方式を提案する。
統の電圧変動を、サイリスタ制御リアクトルによる無効
電力の増減補償によって抑制する電圧変動抑制装置とし
て、次の２方式を提案する。
【００１２】第１の制御方式は、系統電圧を検出してＳ
ＶＣを制御するもので、各相毎に検出した電圧変動ΔＶ
に、サイリスタ制御リアクトルの最大出力の約１／２を
待機動作点とするバイアス電圧を加算して、サイリスタ
制御リアクトルの各相の制御信号ＶCを作成する制御信
号発生回路と、直流化して検出した各相の電圧ＶU，
ＶV，ＶWを、直流化した３相平均電圧Ｖ3と比較し、そ
の差分によって、３相電圧不平衡を解消するように上記
各相のバイアス電圧をシフトさせる不平衡抑制回路とを
具備したことを特徴とする。
ＶＣを制御するもので、各相毎に検出した電圧変動ΔＶ
に、サイリスタ制御リアクトルの最大出力の約１／２を
待機動作点とするバイアス電圧を加算して、サイリスタ
制御リアクトルの各相の制御信号ＶCを作成する制御信
号発生回路と、直流化して検出した各相の電圧ＶU，
ＶV，ＶWを、直流化した３相平均電圧Ｖ3と比較し、そ
の差分によって、３相電圧不平衡を解消するように上記
各相のバイアス電圧をシフトさせる不平衡抑制回路とを
具備したことを特徴とする。
【００１３】第２の制御方式は、負荷の無効電力ＱLを
検出してＳＶＣを制御するもので、各相毎に検出した負
荷の無効電力変動ΔＱに、待機動作点を決定するバイア
ス電圧を加算して、サイリスタ制御リアクトルの各相の
制御信号ＶCを作成する制御信号発生回路と、直流化し
て検出した各相の負荷の無効電力ＱLU，ＱLV，ＱLWを、
直流化した３相平均の無効電力Ｑ3と比較し、その差分
によって、３相の無効電力不平衡を解消するように上記
各相のバイアス電圧をシフトさせる不平衡抑制回路とを
具備したことを特徴とする。
検出してＳＶＣを制御するもので、各相毎に検出した負
荷の無効電力変動ΔＱに、待機動作点を決定するバイア
ス電圧を加算して、サイリスタ制御リアクトルの各相の
制御信号ＶCを作成する制御信号発生回路と、直流化し
て検出した各相の負荷の無効電力ＱLU，ＱLV，ＱLWを、
直流化した３相平均の無効電力Ｑ3と比較し、その差分
によって、３相の無効電力不平衡を解消するように上記
各相のバイアス電圧をシフトさせる不平衡抑制回路とを
具備したことを特徴とする。
【００１４】
【作用】上記第１の制御方式は、制御信号発生回路にお
いて、各相毎に検出した電圧変動ΔＶで、ＳＶＣ出力を
所定の待機動作点から増減制御して、電圧の瞬時変圧を
抑制する。
いて、各相毎に検出した電圧変動ΔＶで、ＳＶＣ出力を
所定の待機動作点から増減制御して、電圧の瞬時変圧を
抑制する。
【００１５】この電圧変動ΔＶの検出は、直流化した各
相電圧を比例積分（ＰＩ）しながら、その出力の長周期
成分を負帰還除去することによって、高速に行なえる。
また、不平衡抑制回路は、直流検出した各相の電圧を３
相平均電圧Ｖ3と比較して各相の不平衡電圧を検出し、
前記待機動作点を、ＳＶＣの最大出力の約１／２から、
この不平衡電圧分だけシフトさせることによって、電圧
不平衡を抑制する。この不平衡電圧検出に用いる３相平
均電圧は、各相の電圧を２乗したものをアナログ加算器
で瞬時加算して得ることにより、この応答遅れをなくし
不平衡抑制を精度高く行なえる。
相電圧を比例積分（ＰＩ）しながら、その出力の長周期
成分を負帰還除去することによって、高速に行なえる。
また、不平衡抑制回路は、直流検出した各相の電圧を３
相平均電圧Ｖ3と比較して各相の不平衡電圧を検出し、
前記待機動作点を、ＳＶＣの最大出力の約１／２から、
この不平衡電圧分だけシフトさせることによって、電圧
不平衡を抑制する。この不平衡電圧検出に用いる３相平
均電圧は、各相の電圧を２乗したものをアナログ加算器
で瞬時加算して得ることにより、この応答遅れをなくし
不平衡抑制を精度高く行なえる。
【００１６】また上記第２の制御方式は、電圧変動の原
因となる負荷の無効電力を検出してＳＶＣを制御するも
ので、検出対象が異なるだけで原理的には第１の制御方
式と同様である。第２の制御方式は、フィードフォワー
ド制御となり、第１の方式に比べ高速応答が得られ、補
償性能の向上が期待できる。
因となる負荷の無効電力を検出してＳＶＣを制御するも
ので、検出対象が異なるだけで原理的には第１の制御方
式と同様である。第２の制御方式は、フィードフォワー
ド制御となり、第１の方式に比べ高速応答が得られ、補
償性能の向上が期待できる。
【００１７】
【実施例】図１は、系統電圧ＶU，ＶV，ＶWを検出して
ＳＶＣの制御を行なう本発明の第１の制御方式を示す。
ＳＶＣの制御を行なう本発明の第１の制御方式を示す。
【００１８】図１の３相電力系統において、１は系統母
線で、変電所電源ＥSに電源側インピーダンスＸSを通し
てつながれ電力変換器などの３相負荷２に給電してい
る。この系統母線１には、電圧変動を抑制するＳＶＣが
設置される。
線で、変電所電源ＥSに電源側インピーダンスＸSを通し
てつながれ電力変換器などの３相負荷２に給電してい
る。この系統母線１には、電圧変動を抑制するＳＶＣが
設置される。
【００１９】ＳＶＣは、サイリスタ制御リアクトル（以
下ＴＣＲという。）とフィルタ（以下ＦＬという。）を
系統母線１に並列接続したもので、ＴＣＲは、高インピ
ーダンス変圧器３と逆並列接続サイリスタ４を直列接続
して構成される。なお、この高インピーダンス変圧器３
は、通常の変圧器とリアクトルで構成してもよい。この
ＴＣＲ及びＦＬは、各相毎に設置される。
下ＴＣＲという。）とフィルタ（以下ＦＬという。）を
系統母線１に並列接続したもので、ＴＣＲは、高インピ
ーダンス変圧器３と逆並列接続サイリスタ４を直列接続
して構成される。なお、この高インピーダンス変圧器３
は、通常の変圧器とリアクトルで構成してもよい。この
ＴＣＲ及びＦＬは、各相毎に設置される。
【００２０】このＳＶＣの制御装置５は、各相の電圧を
直流検出する直流化回路６と、３相平均電圧を算出する
平均電圧検出器７と、各相毎にＳＶＣの制御信号ＶCを
作成する制御信号発生回路８U，８V，８Wと、各相の不
平衡電圧を検出し、これに応じて制御信号ＶCのバイア
ス電圧をシフトさせる不平衡制御回路９と、制御信号Ｖ
Cに応じてＴＣＲのゲートパルスを発生する位相制御回
路１０U，１０V，１０Wとから構成される。これらの回
路は、共用される平均電圧検出器７を除き、各相とも同
一構成である。
直流検出する直流化回路６と、３相平均電圧を算出する
平均電圧検出器７と、各相毎にＳＶＣの制御信号ＶCを
作成する制御信号発生回路８U，８V，８Wと、各相の不
平衡電圧を検出し、これに応じて制御信号ＶCのバイア
ス電圧をシフトさせる不平衡制御回路９と、制御信号Ｖ
Cに応じてＴＣＲのゲートパルスを発生する位相制御回
路１０U，１０V，１０Wとから構成される。これらの回
路は、共用される平均電圧検出器７を除き、各相とも同
一構成である。
【００２１】まず直流化回路６について説明する。１１
は２乗検波器で、電圧変成器ＰＴで取り出した各相の電
圧ＶU，ＶV，ＶWを２乗して直流化を行なう。１２はバ
ンドリジェクトフィルタ（以下ＢＲＦという。）で、２
乗演算によって生じたリップル分を除去する。
は２乗検波器で、電圧変成器ＰＴで取り出した各相の電
圧ＶU，ＶV，ＶWを２乗して直流化を行なう。１２はバ
ンドリジェクトフィルタ（以下ＢＲＦという。）で、２
乗演算によって生じたリップル分を除去する。
【００２２】この直流化回路６における、２乗検波器１
１およびＢＲＦ１２を用いた相電圧の直流検出の原理に
ついて説明する。
１およびＢＲＦ１２を用いた相電圧の直流検出の原理に
ついて説明する。
【数１】 となる。
【００２３】通常、系統電圧ＶSは、第３高調波、第５
高調波等で波形歪みが生じているので、実際の(1) 式
は、以下のように高調波成分を含有したものとなる。 Ｖ2 S＝Ｖ2 L（ｃｏｓ２ωｔ＋１）＋ＶL・ＶN・｛ｃｏｓ（ωN＋ω）ｔ ＋ｃｏｓ（ωN−ω）ｔ｝＋Ｖ2 N・ｃｏｓ（２ωｎｔ＋１） ………(2) ＶL＞＞ＶNであるので、(2) 式中右辺３項は≒０とな
る。
高調波等で波形歪みが生じているので、実際の(1) 式
は、以下のように高調波成分を含有したものとなる。 Ｖ2 S＝Ｖ2 L（ｃｏｓ２ωｔ＋１）＋ＶL・ＶN・｛ｃｏｓ（ωN＋ω）ｔ ＋ｃｏｓ（ωN−ω）ｔ｝＋Ｖ2 N・ｃｏｓ（２ωｎｔ＋１） ………(2) ＶL＞＞ＶNであるので、(2) 式中右辺３項は≒０とな
る。
【００２４】そこで、１項、２項のリップル分の除去を
考慮すれば良く、リップル除去に
考慮すれば良く、リップル除去に
【数２】 のＴｗｉｎＴ回路（ＢＲＦ）１２を使用する。
【００２５】このＢＲＦは、ハード回路定数により
【数３】 と近似できるものである。
【００２６】すなわち、(2) 式中右辺１項に対しては、
ωN＝２π・ｆNのＢＲＦを、２項に対しては、ωN＝４
π・ｆNのＢＲＦを２乗検波器１１に縦続接続して、各
成分を個々に除去させる。
ωN＝２π・ｆNのＢＲＦを、２項に対しては、ωN＝４
π・ｆNのＢＲＦを２乗検波器１１に縦続接続して、各
成分を個々に除去させる。
【００２７】この結果、Ｖ2 Lが求められ、開平の演算を
することにより、系統電圧ＶSの直流成分ＶLを取出すこ
とができる。但し、ΔＶ変化分のみを検出して行なう増
減補償では、検出値の線形性の要求度が小さいので、図
示例では開平器は省略している。
することにより、系統電圧ＶSの直流成分ＶLを取出すこ
とができる。但し、ΔＶ変化分のみを検出して行なう増
減補償では、検出値の線形性の要求度が小さいので、図
示例では開平器は省略している。
【００２８】次に平均電圧検出器７について説明する。
平均電圧検出器７は、前記２乗検波器１１で作成した各
相電圧の２乗値を３相一括して加算する加算器１３と、
所定の係数を掛けるとともにリップル分を除去するロー
パスフィルタ（ＬＰＦ）１４とから構成されるもので、
その動作原理は次のようになる。
平均電圧検出器７は、前記２乗検波器１１で作成した各
相電圧の２乗値を３相一括して加算する加算器１３と、
所定の係数を掛けるとともにリップル分を除去するロー
パスフィルタ（ＬＰＦ）１４とから構成されるもので、
その動作原理は次のようになる。
【００２９】
【数４】
【００３０】３相加算器１３で、これら３相分の２乗値
を一括加算すると、三角関数で表される第２項の総和は
０となり、加算値（ＶTA）2は、
を一括加算すると、三角関数で表される第２項の総和は
０となり、加算値（ＶTA）2は、
【数５】 従って、加算のゲインを１／３とし、開閉器にて開平す
れば、３相平均電圧ＶL3が直流信号として求められるこ
とになる。
れば、３相平均電圧ＶL3が直流信号として求められるこ
とになる。
【００３１】但し、受電電圧の不平衡及び検出系誤差等
により、リップルの発生が予想されるので、ＬＰＦ２０
でこれを除去する。
により、リップルの発生が予想されるので、ＬＰＦ２０
でこれを除去する。
【００３２】例えば、本発明の解決すべき課題として、
先に述べた具体的数値例〔約１０％の６倍リップルを、
１／１００に低減する目標〕の対策を考える。商用周波
数ｆ a＝５０ＨZとすると、ｆr＝５０×６＝３００ＨZ、
リップル率≒１０％〔２ｓｉｎ（θ＋π／３）〕であ
る。
先に述べた具体的数値例〔約１０％の６倍リップルを、
１／１００に低減する目標〕の対策を考える。商用周波
数ｆ a＝５０ＨZとすると、ｆr＝５０×６＝３００ＨZ、
リップル率≒１０％〔２ｓｉｎ（θ＋π／３）〕であ
る。
【００３３】このリップル率≒１０％を１／１００（−
４０ｄＢ）にするには、ＬＰＦのｆCは、ｆC＝３００Ｈ
Z／１００＝３ＨZから、Ｔ3＝１／（２πｆC）≒５０ｍ
ｓとする。また、加算のゲインを１／３にする必要があ
るため、ＬＰＦの伝達関数は〔−１／３／（１＋Ｓ
Ｔ3）〕とする。なお、上述した開平演算は、図示例で
は直流化回路６の処理に対応させるため、省略してい
る。
４０ｄＢ）にするには、ＬＰＦのｆCは、ｆC＝３００Ｈ
Z／１００＝３ＨZから、Ｔ3＝１／（２πｆC）≒５０ｍ
ｓとする。また、加算のゲインを１／３にする必要があ
るため、ＬＰＦの伝達関数は〔−１／３／（１＋Ｓ
Ｔ3）〕とする。なお、上述した開平演算は、図示例で
は直流化回路６の処理に対応させるため、省略してい
る。
【００３４】次に制御信号発生回路８U，８V，８Wにつ
いて説明する。制御信号発生回路８U，８V，８Wは、比
例積分回路１５、積分回路１６、及び減算器１７によっ
て構成される電圧変動検出器１８と、この検出器１８の
出力にＳＶＣの待機動作点を決定するバイアス電圧を加
算する加算器１９及び集合器２０から構成される。
いて説明する。制御信号発生回路８U，８V，８Wは、比
例積分回路１５、積分回路１６、及び減算器１７によっ
て構成される電圧変動検出器１８と、この検出器１８の
出力にＳＶＣの待機動作点を決定するバイアス電圧を加
算する加算器１９及び集合器２０から構成される。
【００３５】上記電圧変動検出器１８の出力は、直流化
信号を伝達関数Ｋ2／（１＋ＳＴ2）で表わされる比例積
分回路１５に通して得られる比例積分（ＰＩ）出力であ
るが、この出力を伝達関数（−１／ＳＴ3）で表される
積分回路１６によって通して取り出した長周期成分を、
減算器１７で負帰還することによって、完全積分器の構
成となり、直流化信号の変動分ΔＶのみを定常偏差０
で、高速に取り出すことができる。
信号を伝達関数Ｋ2／（１＋ＳＴ2）で表わされる比例積
分回路１５に通して得られる比例積分（ＰＩ）出力であ
るが、この出力を伝達関数（−１／ＳＴ3）で表される
積分回路１６によって通して取り出した長周期成分を、
減算器１７で負帰還することによって、完全積分器の構
成となり、直流化信号の変動分ΔＶのみを定常偏差０
で、高速に取り出すことができる。
【００３６】次に、各相の不平衡電圧を検出し、これに
応じて制御信号ＶCのバイアス電圧をシフトさせる不平
衡制御回路９について説明する。この回路９は、加算器
２１、比例積分回路２２、基準電圧発生器２３、加算器
２４、及び係数器２５から構成される。
応じて制御信号ＶCのバイアス電圧をシフトさせる不平
衡制御回路９について説明する。この回路９は、加算器
２１、比例積分回路２２、基準電圧発生器２３、加算器
２４、及び係数器２５から構成される。
【００３７】加算器２１は、自相の直流化回路６の電圧
検出値ＶU，ＶV，ＶWと上記平均電圧検出器１８の出力
Ｖ3（−の反転出力）とを加算して、各相の不平衡電圧
ΔＶ3を検出する。
検出値ＶU，ＶV，ＶWと上記平均電圧検出器１８の出力
Ｖ3（−の反転出力）とを加算して、各相の不平衡電圧
ΔＶ3を検出する。
【００３８】伝達関数Ｋ4／（１＋ＳＴ4）で表される比
例積分回路２２は、不平衡電圧ΔＶ3の検出応答速度
を、各相の電圧変動ΔＶの検出応答速度と一致させる
〔ＳＴ4＝ＳＴ2とする〕とともに、係数Ｋ4によって不
平衡抑制の感度を調整する。
例積分回路２２は、不平衡電圧ΔＶ3の検出応答速度
を、各相の電圧変動ΔＶの検出応答速度と一致させる
〔ＳＴ4＝ＳＴ2とする〕とともに、係数Ｋ4によって不
平衡抑制の感度を調整する。
【００３９】加算器２４は、比例積分回路２２の出力
に、基準電圧発生器２３の出力するＳＶＣの最大出力Ｑ
SVCに相当する基準電圧を加算する。
に、基準電圧発生器２３の出力するＳＶＣの最大出力Ｑ
SVCに相当する基準電圧を加算する。
【００４０】係数器２５は、加算器２４の出力を１／２
倍することにより、各相毎のバイアス電圧を、基準とな
るＳＶＣの最大出力の約１／２相当の電圧から、各相の
不平衡分を解消するだけシフトした値とし、制御信号発
生回路８U，８V，８Wの加算器１９に出力する。
倍することにより、各相毎のバイアス電圧を、基準とな
るＳＶＣの最大出力の約１／２相当の電圧から、各相の
不平衡分を解消するだけシフトした値とし、制御信号発
生回路８U，８V，８Wの加算器１９に出力する。
【００４１】位相制御回路１０U，１０V，１０Wは、上
記制御信号ＶCと電源同期回路２６で作成したノコギリ
波状の電源周期信号ＶPLLと比較し、商用周波の各半波
期間毎に、その交差タイミングでＴＣＲのゲートパルス
を発生する。制御信号ＶC、点弧角β、及びＴＣＲ電流
ＩTCRは、図１中右下部分に図示したような関係とな
る。制御信号ＶCが最小の０Ｖのとき点弧角βは最小
で、１制御サイクルの最も早い時期に点弧を開始して、
ＴＣＲ電流ＩTCRを最大、すなわち各相に供給する無効
電力ＱTCRを最大とし、制御信号ＶCが増加するにつれて
点弧角βを遅らせ、無効電力ＱTCRを減少させる。
記制御信号ＶCと電源同期回路２６で作成したノコギリ
波状の電源周期信号ＶPLLと比較し、商用周波の各半波
期間毎に、その交差タイミングでＴＣＲのゲートパルス
を発生する。制御信号ＶC、点弧角β、及びＴＣＲ電流
ＩTCRは、図１中右下部分に図示したような関係とな
る。制御信号ＶCが最小の０Ｖのとき点弧角βは最小
で、１制御サイクルの最も早い時期に点弧を開始して、
ＴＣＲ電流ＩTCRを最大、すなわち各相に供給する無効
電力ＱTCRを最大とし、制御信号ＶCが増加するにつれて
点弧角βを遅らせ、無効電力ＱTCRを減少させる。
【００４２】この補償動作は、系統電圧ＶLの瞬時電圧
変動ΔＶを、待機動作点１／２ＱSVCからの無効電力の
出力変化ΔＱSVCによって打ち消すものである（ΔＶ−
ＸS・ΔＱTCR≒０）。
変動ΔＶを、待機動作点１／２ＱSVCからの無効電力の
出力変化ΔＱSVCによって打ち消すものである（ΔＶ−
ＸS・ΔＱTCR≒０）。
【００４３】すなわち、３相平衡時はΔＶ3＝０である
ので、ＳＶＣの各相の待機動作点は１／２ΔＱSVCとな
り、ＳＶＣはこの位置を中心に出力が増減制御され、各
相の瞬時電圧変動ΔＶを抑制する。
ので、ＳＶＣの各相の待機動作点は１／２ΔＱSVCとな
り、ＳＶＣはこの位置を中心に出力が増減制御され、各
相の瞬時電圧変動ΔＶを抑制する。
【００４４】３相不平衡になると、各相毎に検出された
不平衡電圧ΔＶ3によって、各相の待機動作点は１／２
（ΔＳＶＣ±ΔＶ3）に自動的にシフトされ、このシフ
ト量による無効電力ΔＱ3の補償により、不平衡を抑制
して、系統電圧を３相平衡にしながら、瞬時電圧変動の
抑制をも行なう。
不平衡電圧ΔＶ3によって、各相の待機動作点は１／２
（ΔＳＶＣ±ΔＶ3）に自動的にシフトされ、このシフ
ト量による無効電力ΔＱ3の補償により、不平衡を抑制
して、系統電圧を３相平衡にしながら、瞬時電圧変動の
抑制をも行なう。
【００４５】次に、電圧変動の抑制応答時間を検討す
る。上記実施例で、瞬時電圧変動ΔＶの抑制を行なうΔ
Ｖ検出制御の性能は、系統の電圧変動（交流）をいかに
高速・正確にＳＶＣ制御信号（リップルのない直流信
号）に変換するかによって決まる。これを行なう直流化
回路６の遅れ要素は、２乗検波器１１の出力中の２ωｔ
成分を除去するＢＲＦ１２であるが、その応答時間は５
ｍｓ程度にでき、実用上十分なものとなっている。
る。上記実施例で、瞬時電圧変動ΔＶの抑制を行なうΔ
Ｖ検出制御の性能は、系統の電圧変動（交流）をいかに
高速・正確にＳＶＣ制御信号（リップルのない直流信
号）に変換するかによって決まる。これを行なう直流化
回路６の遅れ要素は、２乗検波器１１の出力中の２ωｔ
成分を除去するＢＲＦ１２であるが、その応答時間は５
ｍｓ程度にでき、実用上十分なものとなっている。
【００４６】この直流化回路６を採用した場合、制御信
号発生回路８U，８V，８Wの自動制御ループ定数は、５
０ＨZベースで、以下の値にできる。
号発生回路８U，８V，８Wの自動制御ループ定数は、５
０ＨZベースで、以下の値にできる。
【００４７】 ループゲインＧL（W）＝ΔＶ・Ｋ2……１倍 ループ時定数τL≒ＳＴ2……（半サイクル／１０ｍｓ） リファレンス時定数性τref≒ＳＴ3……（数サイクル／
５０ｍｓ）である。
５０ｍｓ）である。
【００４８】また、平均電圧検出器７は、２乗検波出力
を瞬時に交流加算するので、この検出応答時間は原理的
には０となる。しかし、実系統では受電点の３相不平衡
及び各相の電圧検出系誤差を考慮する必要があり、商用
電源の６倍リップル（１０％程度）を除去するＬＰＦ１
４を付加している。このＬＰＦ１４の応答時間は約５０
ｍｓであり、不平衡電圧の検出応答時間として十分高速
である。
を瞬時に交流加算するので、この検出応答時間は原理的
には０となる。しかし、実系統では受電点の３相不平衡
及び各相の電圧検出系誤差を考慮する必要があり、商用
電源の６倍リップル（１０％程度）を除去するＬＰＦ１
４を付加している。このＬＰＦ１４の応答時間は約５０
ｍｓであり、不平衡電圧の検出応答時間として十分高速
である。
【００４９】次に、各相の負荷の無効電力ＱLU，ＱLV，
ＱLWを検出し、Ｑ制御により、各相の瞬時電圧変動ΔＶ
と不平衡電圧ΔＶ3を抑制する本発明の第２の制御方式
を説明する。
ＱLWを検出し、Ｑ制御により、各相の瞬時電圧変動ΔＶ
と不平衡電圧ΔＶ3を抑制する本発明の第２の制御方式
を説明する。
【００５０】この場合の構成例は図２に示すようにな
る。この回路は、系統電圧ＶLの検出に代え、電圧変成
器ＰＴで検出した各相の系統電圧ＶU，ＶV，ＶWと、電
流変成器ＣＴで検出した各相の負荷電流ＩLU，ＩLV，Ｉ
LWから、無効電力検出器２７によって、各相の負荷の無
効電力ＱLU，ＱLV，ＱLWを算出し、これから各相の瞬時
無効電力変動ΔＱLと無効電力の不平衡ΔＱ3を検出す
る。各相の瞬時負荷変動ΔＱLU，ΔＱLV，ΔＱLWは、Ｂ
ＲＦ１２でリップル分を取り除いて得た無効電力の直流
検出値に対し、その長周期成分を積分回路２８で取り出
し、減算器２９で減算することによって得られる。系統
電圧の３相不平衡ΔＶ3は、受電電源のわずかな３相不
平衡電圧が３相負荷の定電流制御により増長された結果
であるので、無効電力の不平衡分ΔＱ3を検出すること
により、系統電圧の３相不平衡ΔＶ3の抑制が可能にな
る。図２において、図１と同一符号を付した他の部分
は、同等物の使用を表す。
る。この回路は、系統電圧ＶLの検出に代え、電圧変成
器ＰＴで検出した各相の系統電圧ＶU，ＶV，ＶWと、電
流変成器ＣＴで検出した各相の負荷電流ＩLU，ＩLV，Ｉ
LWから、無効電力検出器２７によって、各相の負荷の無
効電力ＱLU，ＱLV，ＱLWを算出し、これから各相の瞬時
無効電力変動ΔＱLと無効電力の不平衡ΔＱ3を検出す
る。各相の瞬時負荷変動ΔＱLU，ΔＱLV，ΔＱLWは、Ｂ
ＲＦ１２でリップル分を取り除いて得た無効電力の直流
検出値に対し、その長周期成分を積分回路２８で取り出
し、減算器２９で減算することによって得られる。系統
電圧の３相不平衡ΔＶ3は、受電電源のわずかな３相不
平衡電圧が３相負荷の定電流制御により増長された結果
であるので、無効電力の不平衡分ΔＱ3を検出すること
により、系統電圧の３相不平衡ΔＶ3の抑制が可能にな
る。図２において、図１と同一符号を付した他の部分
は、同等物の使用を表す。
【００５１】図２の構成は、瞬時電圧変動ΔＶの抑制と
３相不平衡の抑制を、その原因となる負荷の瞬時無効電
力変動ΔＱ及び無効電力不平衡分ΔＱ3の検出によって
フィードフォワード制御するので、ΔＶ検出制御のよう
な応答遅れがなく、性能向上が期待できる。なお、３相
不平衡の抑制については、図１に示す直流検出器６、平
均電圧検出器７を用い、系統電圧ＶLのみからバイアス
電圧のシフト量を決定することも可能である。
３相不平衡の抑制を、その原因となる負荷の瞬時無効電
力変動ΔＱ及び無効電力不平衡分ΔＱ3の検出によって
フィードフォワード制御するので、ΔＶ検出制御のよう
な応答遅れがなく、性能向上が期待できる。なお、３相
不平衡の抑制については、図１に示す直流検出器６、平
均電圧検出器７を用い、系統電圧ＶLのみからバイアス
電圧のシフト量を決定することも可能である。
【００５２】
【発明の効果】本発明の第１の発明は、ＳＶＣ各相の待
機動作点を３相不平衡電圧に追従させたこと、及び各相
のΔＶ補償量を検出する電圧変動検出器１８を完全積分
器構成としたことから、受電電源の長周期変動及び３相
不平衡があっても、ＳＶＣは制御動作領域内で効率良
く、ΔＶ補償することができる。本方式によると、各相
ΔＶ変動は１サイクル以下の応答、３相不平衡補償は数
サイクルの応答が実現できる。
機動作点を３相不平衡電圧に追従させたこと、及び各相
のΔＶ補償量を検出する電圧変動検出器１８を完全積分
器構成としたことから、受電電源の長周期変動及び３相
不平衡があっても、ＳＶＣは制御動作領域内で効率良
く、ΔＶ補償することができる。本方式によると、各相
ΔＶ変動は１サイクル以下の応答、３相不平衡補償は数
サイクルの応答が実現できる。
【００５３】本発明の第２の発明は、各相ΔＶ変動及び
３相不平衡の原因となる負荷の無効電力を直接検出し、
オープンループ制御にて補償を行なうからΔＶ制御の応
答遅れがなく、さらに補償性能を向上できる。
３相不平衡の原因となる負荷の無効電力を直接検出し、
オープンループ制御にて補償を行なうからΔＶ制御の応
答遅れがなく、さらに補償性能を向上できる。
【図１】系統電圧を検出してΔＶ制御を行なう、第１の
発明の電圧変動抑制装置の制御装置の実施例を示す回路
ブロック図
発明の電圧変動抑制装置の制御装置の実施例を示す回路
ブロック図
【図２】負荷の無効電力を検出してＱ制御を行なう、第
２の発明の電圧変動抑制装置の制御装置の実施例を示す
回路ブロック図
２の発明の電圧変動抑制装置の制御装置の実施例を示す
回路ブロック図
５ ＳＶＣの制御装置 ６ 直流化回路 ７ 平均電圧検出器 ８U，８V，８W 制御信号発生回路 ９ 不平衡抑制回路 １０U，１０V，１０W 位相制御回路 ＳＶＣ 無効電力補償装置 ＴＣＲ サイリスタ制御リアクトル
Claims (2)
- 【請求項１】 ３相電力系統の電圧変動を、サイリスタ
制御リアクトルによる無効電力の増減補償によって抑制
する電圧変動抑制装置において、 各相毎に検出した電圧変動ΔＶに、サイリスタ制御リア
クトルの最大出力の約１／２を待機動作点とするバイア
ス電圧を加算して、サイリスタ制御リアクトルの各相の
制御信号ＶCを作成する制御信号発生回路と、 直流化して検出した各相の電圧ＶU，ＶV，ＶWを、直流
化した３相平均電圧Ｖ3と比較し、その差分によって、
３相電圧不平衡を解消するように上記各相のバイアス電
圧をシフトさせる不平衡抑制回路とを具備したことを特
徴とする電圧変動抑制装置の制御装置。 - 【請求項２】 ３相電力系統の電圧変動を、サイリスタ
制御リアクトルによる無効電力の増減補償によって抑制
する電圧変動抑制装置において、 各相毎に検出した負荷の無効電力変動ΔＱに、サイリス
タ制御リアクトルの最大出力の約１／２を待機動作点と
するバイアス電圧を加算して、サイリスタ制御リアクト
ルの各相の制御信号ＶCを作成する制御信号発生回路
と、 直流化して検出した各相の負荷の無効電力ＱLU，ＱLV，
ＱLWを、直流化した３相平均の無効電力Ｑ3と比較し、
その差分によって、３相の無効電力不平衡を解消するよ
うに上記各相のバイアス電圧をシフトさせる不平衡抑制
回路とを具備したことを特徴とする電圧変動抑制装置の
制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6024657A JPH07236230A (ja) | 1994-02-23 | 1994-02-23 | 電圧変動抑制装置の制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6024657A JPH07236230A (ja) | 1994-02-23 | 1994-02-23 | 電圧変動抑制装置の制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07236230A true JPH07236230A (ja) | 1995-09-05 |
Family
ID=12144223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6024657A Withdrawn JPH07236230A (ja) | 1994-02-23 | 1994-02-23 | 電圧変動抑制装置の制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07236230A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1320719C (zh) * | 2001-11-28 | 2007-06-06 | Abb股份有限公司 | 用于补偿工业负载无功功率消耗的方法和装置 |
| JP2007259567A (ja) * | 2006-03-22 | 2007-10-04 | Toshiba Mitsubishi-Electric Industrial System Corp | 電力変換回路の制御装置 |
| JP2008040733A (ja) * | 2006-08-04 | 2008-02-21 | Mitsubishi Electric Corp | 無効電力制御装置及び無効電力補償装置 |
| CN110912159A (zh) * | 2019-11-12 | 2020-03-24 | 许继变压器有限公司 | 一种三相负荷不平衡调节*** |
-
1994
- 1994-02-23 JP JP6024657A patent/JPH07236230A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1320719C (zh) * | 2001-11-28 | 2007-06-06 | Abb股份有限公司 | 用于补偿工业负载无功功率消耗的方法和装置 |
| JP2007259567A (ja) * | 2006-03-22 | 2007-10-04 | Toshiba Mitsubishi-Electric Industrial System Corp | 電力変換回路の制御装置 |
| JP2008040733A (ja) * | 2006-08-04 | 2008-02-21 | Mitsubishi Electric Corp | 無効電力制御装置及び無効電力補償装置 |
| CN110912159A (zh) * | 2019-11-12 | 2020-03-24 | 许继变压器有限公司 | 一种三相负荷不平衡调节*** |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5212630A (en) | Parallel inverter system | |
| US6134127A (en) | PWM harmonic control | |
| JP5003819B2 (ja) | 系統安定化装置 | |
| Zhou et al. | Time delay compensation-based fast current controller for active power filters | |
| JPH03183324A (ja) | 電圧変動及び高調波の抑制装置 | |
| JP3130694B2 (ja) | 電圧変動及び高調波の抑制装置 | |
| JP5979404B1 (ja) | 分散型電源の制御方法及び制御装置 | |
| JPH07236230A (ja) | 電圧変動抑制装置の制御装置 | |
| JPH0515070A (ja) | 並列運転制御装置 | |
| JP3598871B2 (ja) | 単独運転検出機能を有する系統連系用電力変換システム | |
| JPH0698469A (ja) | 電圧検出形無効電力補償装置の制御方式 | |
| JPH08140268A (ja) | 無効電力補償装置の制御装置 | |
| JP2000276243A (ja) | 半導体スイッチの制御装置 | |
| Acuña et al. | Simple and robust multi-objective predictive control method for a single-phase three-level NPC converter based active power filter | |
| JP7326635B1 (ja) | 位相同期制御回路およびそれを用いた電力変換装置 | |
| JPS62222166A (ja) | 交流信号検出装置 | |
| EP4318917A1 (en) | Power conversion device and control device | |
| JP3142029B2 (ja) | 分散配置型電源設備における逆充電検出回路 | |
| JP2725538B2 (ja) | 電圧変動抑制装置 | |
| Martinez et al. | An improved current mode control of a three-phase rectifier based on positive-sequence detection | |
| JP2606946Y2 (ja) | 電圧変動抑制装置の制御装置 | |
| JP2792085B2 (ja) | 無効電力補償装置の制御方式 | |
| JPH0731301Y2 (ja) | 無効電力補償装置の制御装置 | |
| JPH11178322A (ja) | 位相同期制御装置 | |
| JPH02134574A (ja) | 交流電圧検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010508 |