JPH0698469A - 電圧検出形無効電力補償装置の制御方式 - Google Patents
電圧検出形無効電力補償装置の制御方式Info
- Publication number
- JPH0698469A JPH0698469A JP4246981A JP24698192A JPH0698469A JP H0698469 A JPH0698469 A JP H0698469A JP 4246981 A JP4246981 A JP 4246981A JP 24698192 A JP24698192 A JP 24698192A JP H0698469 A JPH0698469 A JP H0698469A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- control
- phase
- voltage detection
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
- Y02E40/10—Flexible AC transmission systems [FACTS]
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】
【目的】 Ｖ制御方式の無効電力補償装置（ＳＶＣ）に
おいて、制御の高速化を図り、アーク炉のように急峻か
つ不規則な変動負荷に対しても、電圧変動抑制を可能と
する。 【構成】 系統電圧ＶLの直流信号Ｖcを検出するため設
けられ、この応答時間が、制御系全体の応答速度の主要
因となる調節計回路の遅れ時間の規準となっている電圧
検出回路を、次の演算式で表される演算回路で構成す
る。 【数２】
おいて、制御の高速化を図り、アーク炉のように急峻か
つ不規則な変動負荷に対しても、電圧変動抑制を可能と
する。 【構成】 系統電圧ＶLの直流信号Ｖcを検出するため設
けられ、この応答時間が、制御系全体の応答速度の主要
因となる調節計回路の遅れ時間の規準となっている電圧
検出回路を、次の演算式で表される演算回路で構成す
る。 【数２】
Description
【０００１】
【産業上の利用分野】この発明は、交流電力系統に設置
した無効電力補償装置（以下ＳＶＣと呼称する）の制御
を、検出した系統電圧ＶLと目標基準電圧Ｖrefの差分に
基づいて行う電圧検出形ＳＶＣ制御方式に関する。
した無効電力補償装置（以下ＳＶＣと呼称する）の制御
を、検出した系統電圧ＶLと目標基準電圧Ｖrefの差分に
基づいて行う電圧検出形ＳＶＣ制御方式に関する。
【０００２】
【従来の技術】ＳＶＣは、電力系統に供給する無効電力
を増減することによって、負荷変動に基づく電圧変動を
抑制する。このＳＶＣの制御は、負荷の無効電力変動を
検出し、これによってオープンループのＱ制御を行うこ
とが、高速制御が可能なことから好ましい。特に、フリ
ッカレベルの電圧変動を抑制したい場合、高速応答は不
可欠で、例えば１０msec以下の応答速度が必要になる。
を増減することによって、負荷変動に基づく電圧変動を
抑制する。このＳＶＣの制御は、負荷の無効電力変動を
検出し、これによってオープンループのＱ制御を行うこ
とが、高速制御が可能なことから好ましい。特に、フリ
ッカレベルの電圧変動を抑制したい場合、高速応答は不
可欠で、例えば１０msec以下の応答速度が必要になる。
【０００３】しかし、ＳＶＣの設置場所が限定され、負
荷電流を容易に検出できない場合などには、負荷の無効
電力を検出できないため、上記Ｑ制御方式を採用できな
い。
荷電流を容易に検出できない場合などには、負荷の無効
電力を検出できないため、上記Ｑ制御方式を採用できな
い。
【０００４】このような系統では、系統電圧ＶLの直流
信号（実効値）を検出し、これが目標基準電圧Ｖrefに
追従するようにＳＶＣの発生する無効電力を増減するＶ
制御（ＡＶＲ制御）を行っている。この目標基準電圧Ｖ
refは、例えば、ローパスフィルタで取出した系統電圧
ＶLの長周期成分（変電所の送り出し電圧に相当する）
を用いる。
信号（実効値）を検出し、これが目標基準電圧Ｖrefに
追従するようにＳＶＣの発生する無効電力を増減するＶ
制御（ＡＶＲ制御）を行っている。この目標基準電圧Ｖ
refは、例えば、ローパスフィルタで取出した系統電圧
ＶLの長周期成分（変電所の送り出し電圧に相当する）
を用いる。
【０００５】Ｖ制御はフィードバック制御であり、系統
安定化のために一次の遅れ要素を持つ調節計回路を必要
とし、上記Ｑ制御に比べて応答性で劣るという問題があ
る。
安定化のために一次の遅れ要素を持つ調節計回路を必要
とし、上記Ｑ制御に比べて応答性で劣るという問題があ
る。
【０００６】この応答性に関係する部分を伝達関数で表
したＳＶＣの制御系は図４のようになる。図４におい
て、１は系統母線で、変電所電源ＥSに電源側インピ−
ダンスＸSを通してつながれ、遠方の変動負荷２に給電
する。
したＳＶＣの制御系は図４のようになる。図４におい
て、１は系統母線で、変電所電源ＥSに電源側インピ−
ダンスＸSを通してつながれ、遠方の変動負荷２に給電
する。
【０００７】３は系統母線１に接続されたＳＶＣで、サ
イリスタ制御リアクトル（以下ＴＣＲと呼称する）とフ
ィルタ（以下ＦＣと呼称する）を並列接続したものであ
る。ＴＣＲは、逆並列接続サイリスタ４と遅相電力Ｑ
TCRを発生する高インピーダンス変圧器等のリアクトル
ＸLとから構成され、ＦＣは、一定の進相電力ＱFCを発
生するコンデンサ５と、このコンデンサ５とで高調波を
吸収する小容量の直列リアクトル６とから構成される。
イリスタ制御リアクトル（以下ＴＣＲと呼称する）とフ
ィルタ（以下ＦＣと呼称する）を並列接続したものであ
る。ＴＣＲは、逆並列接続サイリスタ４と遅相電力Ｑ
TCRを発生する高インピーダンス変圧器等のリアクトル
ＸLとから構成され、ＦＣは、一定の進相電力ＱFCを発
生するコンデンサ５と、このコンデンサ５とで高調波を
吸収する小容量の直列リアクトル６とから構成される。
【０００８】７はＰＬＬ回路で、変成器ＰＴ1を介して
系統母線１から系統電圧ＶLを受け、電源同期信号を作
る。８は電圧検出回路で、整流器９およびリップル除去
用のローパスフィルタ１０から構成され、変成器ＰＴ1
を介して受けた系統電圧ＶLから直流信号Ｖcを出力す
る。ローパスフィルタ１０の伝達関数Ｇ1（Ｓ）は１／
（１＋ＳＴ1）である。
系統母線１から系統電圧ＶLを受け、電源同期信号を作
る。８は電圧検出回路で、整流器９およびリップル除去
用のローパスフィルタ１０から構成され、変成器ＰＴ1
を介して受けた系統電圧ＶLから直流信号Ｖcを出力す
る。ローパスフィルタ１０の伝達関数Ｇ1（Ｓ）は１／
（１＋ＳＴ1）である。
【０００９】１１は基準電圧発生回路で、ローパスフィ
ルタから構成され、上記直流信号Ｖ cから系統電圧ＶLの
長周期成分を目標基準電圧Ｖrefとして取出す。この伝
達関数Ｇ2（Ｓ）は、１／（１＋ＳＴ2）である。
ルタから構成され、上記直流信号Ｖ cから系統電圧ＶLの
長周期成分を目標基準電圧Ｖrefとして取出す。この伝
達関数Ｇ2（Ｓ）は、１／（１＋ＳＴ2）である。
【００１０】１２は加算器で、検出した系統電圧ＶLの
直流信号Ｖcと目標基準電圧Ｖrefの差を出力する。１３
はＡＶＲ制御を行う調節計回路で、伝達関数としてＫ3
／（１＋ＳＴ3）を持つ。
直流信号Ｖcと目標基準電圧Ｖrefの差を出力する。１３
はＡＶＲ制御を行う調節計回路で、伝達関数としてＫ3
／（１＋ＳＴ3）を持つ。
【００１１】１４はパルス発生器で、調節計回路１３の
出力と前記電源同期信号を比較し、正負のトリガパルス
を生成する。１５はトリガパルスをサイリスタのゲート
Ｇ1，Ｇ2に出力するパルス増幅器である。
出力と前記電源同期信号を比較し、正負のトリガパルス
を生成する。１５はトリガパルスをサイリスタのゲート
Ｇ1，Ｇ2に出力するパルス増幅器である。
【００１２】上記構成は、系統電圧ＶLの直流信号Ｖ
cと、基準電圧発生回路１１により取出した目標基準電
圧Ｖrefとの差（Ｖc−Ｖref）を、一定の応答遅れを持
たせた調節計回路１３に入力し、その出力で、ＴＣＲを
制御する。すなわち、系統電圧Ｖ Lの直流信号Ｖcが、目
標基準電圧Ｖrefに近づくようにＴＣＲの遅相電力ＱTCR
を増減して、電圧変動を抑制する。
cと、基準電圧発生回路１１により取出した目標基準電
圧Ｖrefとの差（Ｖc−Ｖref）を、一定の応答遅れを持
たせた調節計回路１３に入力し、その出力で、ＴＣＲを
制御する。すなわち、系統電圧Ｖ Lの直流信号Ｖcが、目
標基準電圧Ｖrefに近づくようにＴＣＲの遅相電力ＱTCR
を増減して、電圧変動を抑制する。
【００１３】
【発明が解決しようとする課題】上記制御系の応答速度
を、伝達関数から検討する。電圧検出回路８の伝達関数
Ｇ1（Ｓ）はローパスフィルタ１０の１／（１＋ＳＴ1）
である。また、基準電圧発生回路１１の伝達関数Ｇ
2（Ｓ）は、１／（１＋ＳＴ2）であり、これと並列の、
加算器１２に電圧検出信号Ｖcを入力する信号線を含め
た伝達関数Ｇ2′（Ｓ）は１＋１／（１＋ＳＴ2）とな
る。調節計回路１３の伝達関数はＧ3（Ｓ）はＫ3／（１
＋ＳＴ3）である。
を、伝達関数から検討する。電圧検出回路８の伝達関数
Ｇ1（Ｓ）はローパスフィルタ１０の１／（１＋ＳＴ1）
である。また、基準電圧発生回路１１の伝達関数Ｇ
2（Ｓ）は、１／（１＋ＳＴ2）であり、これと並列の、
加算器１２に電圧検出信号Ｖcを入力する信号線を含め
た伝達関数Ｇ2′（Ｓ）は１＋１／（１＋ＳＴ2）とな
る。調節計回路１３の伝達関数はＧ3（Ｓ）はＫ3／（１
＋ＳＴ3）である。
【００１４】したがって、制御系全体の伝達関数はＧ0
（Ｓ）は、 Ｇ0（Ｓ）＝Ｇ1（Ｓ）・｛（１＋Ｇ2（Ｓ）・Ｇ3（Ｓ）｝ となる。
（Ｓ）は、 Ｇ0（Ｓ）＝Ｇ1（Ｓ）・｛（１＋Ｇ2（Ｓ）・Ｇ3（Ｓ）｝ となる。
【００１５】ここで、基準電圧発生回路１１は長周期成
分を取出すため、ＳＴ2を大きくしてあり、１＋Ｇ
2（Ｓ）≒１とみなせる。
分を取出すため、ＳＴ2を大きくしてあり、１＋Ｇ
2（Ｓ）≒１とみなせる。
【００１６】したがって、制御系全体の伝達関数は、 Ｇ0（Ｓ）≒Ｇ1（Ｓ）・Ｇ3（Ｓ）…… となる。
【００１７】この伝達関数Ｇ0（Ｓ）による電圧変動抑
制の応答速度を考える。系統の電圧変動ΔＶは、電源側
インピ−ダンスＸSにおいて、負荷２の無効電力変動Δ
ＱL（フリッカ変化分）に応じて発生する（ΔＶ＝ΔＱL
・ＸS）。ＳＶＣは、ＴＣＲの無効電力の変化分ΔＱTCR
で補償することによって、これを抑制しようとする（Δ
ＱTCR＝−ΔＱL＝−ΔＶ／ＸS）。ところが検出される
ΔＶは、伝達関数Ｇ0（Ｓ）を通して、ＴＣＲの無効電
力ＱTCRを変化させる。この関係は、Ｇ0（Ｓ）＝ΔＱ
TCR／ΔＶとなっている。
制の応答速度を考える。系統の電圧変動ΔＶは、電源側
インピ−ダンスＸSにおいて、負荷２の無効電力変動Δ
ＱL（フリッカ変化分）に応じて発生する（ΔＶ＝ΔＱL
・ＸS）。ＳＶＣは、ＴＣＲの無効電力の変化分ΔＱTCR
で補償することによって、これを抑制しようとする（Δ
ＱTCR＝−ΔＱL＝−ΔＶ／ＸS）。ところが検出される
ΔＶは、伝達関数Ｇ0（Ｓ）を通して、ＴＣＲの無効電
力ＱTCRを変化させる。この関係は、Ｇ0（Ｓ）＝ΔＱ
TCR／ΔＶとなっている。
【００１８】ここで、Ｇ0（Ｓ）の各一次遅れ要素Ｓ
Ｔ1,ＳＴ3は、フィードバック制御系では、制御の安定
化のため、ＳＴ1＜＜ＳＴ3とする必要がある。前記リッ
プル除去用のローパスフィルタ１０のＳＴ1は、ＳＴ1≒
１サイクル（２０msec／５０ＨZ）より、短くすること
ができない。ＳＴ3はＳＴ1の５倍程度必要であることか
ら、ＳＶＣの高速制御は期待できない。
Ｔ1,ＳＴ3は、フィードバック制御系では、制御の安定
化のため、ＳＴ1＜＜ＳＴ3とする必要がある。前記リッ
プル除去用のローパスフィルタ１０のＳＴ1は、ＳＴ1≒
１サイクル（２０msec／５０ＨZ）より、短くすること
ができない。ＳＴ3はＳＴ1の５倍程度必要であることか
ら、ＳＶＣの高速制御は期待できない。
【００１９】このＶ制御採用による応答遅れは、アーク
炉のように負荷変動が急峻でかつ不規則に変化する電圧
変動（フリッカ）ΔＶを抑制対象とする場合に、応答が
追付かず、その改善効果は著しく低下する。
炉のように負荷変動が急峻でかつ不規則に変化する電圧
変動（フリッカ）ΔＶを抑制対象とする場合に、応答が
追付かず、その改善効果は著しく低下する。
【００２０】そこで、この発明は、Ｖ制御を採用した場
合でも、高速制御が可能な制御方式を提供することを目
的とする。
合でも、高速制御が可能な制御方式を提供することを目
的とする。
【００２１】
【課題を解決するための手段】この発明が提供する電圧
検出形ＳＶＣの制御方式は、検出した系統電圧ＶLの直
流信号Ｖcと目標基準電圧Ｖrefとの差を、安定化のため
充分に大きな応答遅れを持たせた増幅回路である調節計
回路に入力し、その出力で、系統母線に接続したサイリ
スタ制御リアクトルの発生する無効電力を増減制御し
て、系統電圧ＶLを目標電圧Ｖrefに追従させるようにし
た電圧検出形の無効電力補償装置において、系統電圧の
相電圧と、この９０°遅れの相電圧を、各々２乗器で直
流信号に変換し、両者を瞬時加算してリップルを除去す
ることにより、系統電圧ＶLの直流信号Ｖcを求める電圧
検出回路を具備したことを特徴とする。
検出形ＳＶＣの制御方式は、検出した系統電圧ＶLの直
流信号Ｖcと目標基準電圧Ｖrefとの差を、安定化のため
充分に大きな応答遅れを持たせた増幅回路である調節計
回路に入力し、その出力で、系統母線に接続したサイリ
スタ制御リアクトルの発生する無効電力を増減制御し
て、系統電圧ＶLを目標電圧Ｖrefに追従させるようにし
た電圧検出形の無効電力補償装置において、系統電圧の
相電圧と、この９０°遅れの相電圧を、各々２乗器で直
流信号に変換し、両者を瞬時加算してリップルを除去す
ることにより、系統電圧ＶLの直流信号Ｖcを求める電圧
検出回路を具備したことを特徴とする。
【００２２】この電圧検出回路の上記演算処理は、具体
的には、次の演算式で表せる。
的には、次の演算式で表せる。
【数１】
【００２３】
【作用】上記演算式に基づき瞬時値の演算を行うと、検
出の各時点で、系統電圧ＶLについて実効値対応の直流
信号ＶCが得られる。
出の各時点で、系統電圧ＶLについて実効値対応の直流
信号ＶCが得られる。
【００２４】すなわち、ＶLとＶL′は９０°の位相差を
持ち、ＶL 2＝Ｖl 2・ｃｏｓ2ωθ、ＶL 2′＝Ｖl 2・ｓｉ
ｎ2ωθと表され、ｃｏｓ2ωθ＋ｓｉｎ2ωθ＝１よ
り、各瞬時値を２乗して、瞬時加算すると各時点でリッ
プルが除去されたＶL 2が求められる。加算により２倍電
圧になっているので、係数器で１／２を掛け、これを開
平すると、実効値対応の直流信号Ｖcが得られる。
持ち、ＶL 2＝Ｖl 2・ｃｏｓ2ωθ、ＶL 2′＝Ｖl 2・ｓｉ
ｎ2ωθと表され、ｃｏｓ2ωθ＋ｓｉｎ2ωθ＝１よ
り、各瞬時値を２乗して、瞬時加算すると各時点でリッ
プルが除去されたＶL 2が求められる。加算により２倍電
圧になっているので、係数器で１／２を掛け、これを開
平すると、実効値対応の直流信号Ｖcが得られる。
【００２５】この電圧検出回路１６の検出遅れは、演算
時間だけであり、前記リップル除去用のローパスフィル
タ１０を用いた場合の１／１０程度の数msecで求めるこ
とができる。調節計回路１３の一次遅れ要素ＳＴ3も、
これに対応させ、従来同様に、その５倍程度とすればよ
いから、ＳＶＣの制御系の応答速度は、従来の１／１０
程度に速めることができる。
時間だけであり、前記リップル除去用のローパスフィル
タ１０を用いた場合の１／１０程度の数msecで求めるこ
とができる。調節計回路１３の一次遅れ要素ＳＴ3も、
これに対応させ、従来同様に、その５倍程度とすればよ
いから、ＳＶＣの制御系の応答速度は、従来の１／１０
程度に速めることができる。
【００２６】これによってＶ制御方式（フィードバック
制御）で、Ｑ制御方式（オープンループ制御）並の応答
性が確保でき、ＳＶＣの性能を向上できる。
制御）で、Ｑ制御方式（オープンループ制御）並の応答
性が確保でき、ＳＶＣの性能を向上できる。
【００２７】
【実施例】図１に、この発明の一実施例を示す。これ
は、電圧検出回路１６を、従来のローパスフィルタ１０
を用いた従来の電圧検出回路８と置換えたもので、同一
符号を付けて示す他の部分は、図３に示す従来構成と同
一乃至同等の構成である。
は、電圧検出回路１６を、従来のローパスフィルタ１０
を用いた従来の電圧検出回路８と置換えたもので、同一
符号を付けて示す他の部分は、図３に示す従来構成と同
一乃至同等の構成である。
【００２８】この発明は、系統電圧を直流化した制御信
号Ｖcの算出に、系統電圧ＶLと系統電圧より９０°遅れ
た電圧ＶL′を用い、それらの瞬時値を２乗した値を瞬
時加算し、１／２倍し、開平する。したがって、系統電
圧の９０°遅れの電圧を取出すΔ−Ｙ結線の変成器ＰＴ
2を増設し、瞬時値を２乗する２乗器１７，１８、加算
器１９、係数器２０、開閉器２１を設けている。
号Ｖcの算出に、系統電圧ＶLと系統電圧より９０°遅れ
た電圧ＶL′を用い、それらの瞬時値を２乗した値を瞬
時加算し、１／２倍し、開平する。したがって、系統電
圧の９０°遅れの電圧を取出すΔ−Ｙ結線の変成器ＰＴ
2を増設し、瞬時値を２乗する２乗器１７，１８、加算
器１９、係数器２０、開閉器２１を設けている。
【００２９】この電圧検出回路１６の詳細を、３相回路
で示すと図２のようになる。この電圧検出回路１６は、
３相分設けられたＳＶＣに対応し、Ｕ相、Ｖ相、Ｗ相の
夫々について設けられる。
で示すと図２のようになる。この電圧検出回路１６は、
３相分設けられたＳＶＣに対応し、Ｕ相、Ｖ相、Ｗ相の
夫々について設けられる。
【００３０】変成器ＰＴ1は、Ｙ−Ｙ結線で相電圧を位
相変化なしに取出す。なお、Δ結線の三次回路が設けら
れ、第３高調波を吸収している。
相変化なしに取出す。なお、Δ結線の三次回路が設けら
れ、第３高調波を吸収している。
【００３１】変成器ＰＴ2は、Δ−Ｙ結線で９０°の位
相差を作り出す。すなわち１次側のＵ相に対し２次側の
Ｖ′相は９０°遅れる。
相差を作り出す。すなわち１次側のＵ相に対し２次側の
Ｖ′相は９０°遅れる。
【００３２】Ｕ相の電圧検出回路１６uの演算を波形図
で示すと図３のようになる。すなわち、Ｕ相の電圧検出
回路１６uは、Ｕ相の電圧Ｖuと、これから９０°遅れた
Ｖ′相の電圧Ｖv′を受ける。そして、これらを２乗器
１７,１８で２乗し、加算器１９で瞬時加算する。さら
に、係数器２０で１／２倍し、開平器２１で開平して、
Ｕ相の実効値対応の直流信号Ｖcuを算出する。
で示すと図３のようになる。すなわち、Ｕ相の電圧検出
回路１６uは、Ｕ相の電圧Ｖuと、これから９０°遅れた
Ｖ′相の電圧Ｖv′を受ける。そして、これらを２乗器
１７,１８で２乗し、加算器１９で瞬時加算する。さら
に、係数器２０で１／２倍し、開平器２１で開平して、
Ｕ相の実効値対応の直流信号Ｖcuを算出する。
【００３３】一次Ｖ相と二次Ｗ′相、一次Ｗ相と二次
Ｕ′相の電圧も、上記同様に９０°の位相差を持つ。そ
こで、Ｖ相とＷ相の電圧検出回路１６v,１６wの演算
も、これらの電圧を受けて、同様に行われ、夫々、Ｖ相
の直流信号Ｖcv、Ｗ相の直流信号Ｖcwを出力する。
Ｕ′相の電圧も、上記同様に９０°の位相差を持つ。そ
こで、Ｖ相とＷ相の電圧検出回路１６v,１６wの演算
も、これらの電圧を受けて、同様に行われ、夫々、Ｖ相
の直流信号Ｖcv、Ｗ相の直流信号Ｖcwを出力する。
【００３４】なお、変成器ＰＴ1,ＰＴ2に、振幅の出力
誤差があると、図３に示された２乗器の出力波形からわ
かるように、電源の４倍周期のリップルが発生するの
で、この場合は各２乗器１７,１８の出力レベルで調整
する。
誤差があると、図３に示された２乗器の出力波形からわ
かるように、電源の４倍周期のリップルが発生するの
で、この場合は各２乗器１７,１８の出力レベルで調整
する。
【００３５】上記電圧検出回路１６においては、系統電
圧ＶLの検出遅れは演算時間だけで決定され、数msecの
回路が実現できる。調節計回路１３のＳＴ3は、この高
速化された電圧検出回路１６の応答速度に応じて決定す
ればよく、例えば、ＳＴ3＝５・ＳＴ1≒１０msec程度に
できる。
圧ＶLの検出遅れは演算時間だけで決定され、数msecの
回路が実現できる。調節計回路１３のＳＴ3は、この高
速化された電圧検出回路１６の応答速度に応じて決定す
ればよく、例えば、ＳＴ3＝５・ＳＴ1≒１０msec程度に
できる。
【００３６】この応答速度は、オープンループのＱ制御
方式の時間遅れに近づくもので、これによって、Ｖ制御
方式で、Ｑ制御方式のフリッカ改善効果と同程度のもの
が期待できる。
方式の時間遅れに近づくもので、これによって、Ｖ制御
方式で、Ｑ制御方式のフリッカ改善効果と同程度のもの
が期待できる。
【００３７】
【発明の効果】この発明によれば、電圧検出回路１６
で、系統電圧ＶLの直流変換が瞬時に行え、この応答時
間ＳＴ1の５倍程度に設定される次段調節計回路１３の
応答時間ＳＴ3を、従来の１／１０程度に短縮できる。
これによって、Ｖ制御方式の高速化が達成される。
で、系統電圧ＶLの直流変換が瞬時に行え、この応答時
間ＳＴ1の５倍程度に設定される次段調節計回路１３の
応答時間ＳＴ3を、従来の１／１０程度に短縮できる。
これによって、Ｖ制御方式の高速化が達成される。
【図１】この発明の一実施例を示す電圧検出形ＳＶＣ制
御装置の制御系統図
御装置の制御系統図
【図２】図１の電圧検出回路を三相回路で示す図
【図３】図１の電圧検出回路の演算の内容を示す電圧波
形図
形図
【図４】従来の電圧検出形ＳＶＣ制御装置の制御系統図
１ 系統母線 ２ 負荷 ３ 無効電力補償装置（ＳＶＣ） １１ 基準電圧発生回路 １２ 加算器 １３ 調節計回路 １４ パルス発生器 １５ パルス増幅器 １６ 電圧検出回路 １７,１８ ２乗器 １９ 加算器 ２０ 係数器 ２１ 開閉器 ＰＴ1 位相差なく系統電圧の相電圧を取出す変成器 ＰＴ2 ９０°の位相遅れで相電圧を取出す変成器
Claims (1)
- 【請求項１】 検出した系統電圧ＶLと目標基準電圧Ｖ
refとの差を、安定化のため系統電圧の検出時間に対し
て充分に大きな応答遅れを持たせた調節計回路に入力
し、その出力で、系統母線に接続したサイリスタ制御リ
アクトルの発生する無効電力を増減制御して、系統電圧
ＶLを目標電圧Ｖrefに追従させるようにした電圧検出形
の無効電力補償装置において、 系統電圧の相電圧と、この９０°遅れの相電圧を、各々
２乗器で直流信号に変換し、両者を瞬時加算してリップ
ルを除去することにより、系統の直流電圧ＶLを求める
電圧検出回路を具備したことを特徴とする電圧検出形無
効電力補償装置の制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4246981A JPH0698469A (ja) | 1992-09-17 | 1992-09-17 | 電圧検出形無効電力補償装置の制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4246981A JPH0698469A (ja) | 1992-09-17 | 1992-09-17 | 電圧検出形無効電力補償装置の制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0698469A true JPH0698469A (ja) | 1994-04-08 |
Family
ID=17156597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4246981A Withdrawn JPH0698469A (ja) | 1992-09-17 | 1992-09-17 | 電圧検出形無効電力補償装置の制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0698469A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105388372A (zh) * | 2015-10-23 | 2016-03-09 | 中国电力科学研究院 | 一种风电场无功补偿装置动态响应时间检测方法 |
| CN106199286A (zh) * | 2016-08-20 | 2016-12-07 | 国网山西省电力公司电力科学研究院 | 风电场动态无功补偿装置响应速度测试方法 |
| JP2017147875A (ja) * | 2016-02-18 | 2017-08-24 | 富士電機株式会社 | 無効電力出力装置、無効電力出力装置の制御方法及び電力システム |
| JP2018148664A (ja) * | 2017-03-03 | 2018-09-20 | 富士電機株式会社 | 無効電力補償装置及び該装置の制御方式 |
| JP2019140898A (ja) * | 2018-02-13 | 2019-08-22 | 富士電機株式会社 | 無効電力補償装置及びその制御プログラム、並びに無効電力補償システム |
| CN114895231A (zh) * | 2022-07-12 | 2022-08-12 | 南京宏泰半导体科技有限公司 | 一种高端电压差分采样校准***及方法 |
-
1992
- 1992-09-17 JP JP4246981A patent/JPH0698469A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105388372A (zh) * | 2015-10-23 | 2016-03-09 | 中国电力科学研究院 | 一种风电场无功补偿装置动态响应时间检测方法 |
| CN105388372B (zh) * | 2015-10-23 | 2018-08-28 | 中国电力科学研究院 | 一种风电场无功补偿装置动态响应时间检测方法 |
| JP2017147875A (ja) * | 2016-02-18 | 2017-08-24 | 富士電機株式会社 | 無効電力出力装置、無効電力出力装置の制御方法及び電力システム |
| CN106199286A (zh) * | 2016-08-20 | 2016-12-07 | 国网山西省电力公司电力科学研究院 | 风电场动态无功补偿装置响应速度测试方法 |
| JP2018148664A (ja) * | 2017-03-03 | 2018-09-20 | 富士電機株式会社 | 無効電力補償装置及び該装置の制御方式 |
| JP2019140898A (ja) * | 2018-02-13 | 2019-08-22 | 富士電機株式会社 | 無効電力補償装置及びその制御プログラム、並びに無効電力補償システム |
| CN114895231A (zh) * | 2022-07-12 | 2022-08-12 | 南京宏泰半导体科技有限公司 | 一种高端电压差分采样校准***及方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101129072B1 (ko) | 순시전압저하 보상회로, 전력변환장치, 순시전압저하 보상방법 및 순시전압저하 보상프로그램을 기록한 컴퓨터에 의해 판독 가능한 기록매체 | |
| JP6796029B2 (ja) | 新エネルギー源統合電力変換装置 | |
| JP6490249B2 (ja) | 電力変換装置および電力変換システム | |
| JP4575272B2 (ja) | 分散型電源システム及び系統安定化方法 | |
| JP4230648B2 (ja) | 無効電力直列補償器用コントローラ | |
| US8560136B2 (en) | System stabilizing device | |
| US7778053B2 (en) | Power system having a voltage regulator with a notch filter | |
| US4903184A (en) | Reactive power controller | |
| US5804949A (en) | Thyristor-controlled series capacitor triggering system | |
| Hassan et al. | A robust PLL for grid interactive voltage source converters | |
| US5065304A (en) | Controller for AC power converter | |
| US5438253A (en) | Static var generator using self-commutated inverter | |
| Le Roux et al. | Integrated active rectifier and power quality compensator with reduced current measurement | |
| JPH0698469A (ja) | 電圧検出形無効電力補償装置の制御方式 | |
| JP4971758B2 (ja) | 電力変換装置 | |
| US10063242B2 (en) | Phase-locked loop method for use in utility electricity parallel-connection system | |
| Razali et al. | Real-time implementation of dq control for grid connected three phase voltage source converter | |
| JP2000217258A (ja) | 自励式交直変換器制御装置および遮断器回路制御装置 | |
| JP3570913B2 (ja) | 半導体スイッチの制御装置 | |
| JPH0919065A (ja) | インバータの同期切り換え回路 | |
| JPH0432621B2 (ja) | ||
| Zaveri et al. | Simulation and analysis of control strategies for DSTATCOM | |
| JP2781602B2 (ja) | 電力変換器の制御装置及びそのシステム | |
| JP3254999B2 (ja) | Ｐｗｍ制御自励式整流装置 | |
| JPH08140268A (ja) | 無効電力補償装置の制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991130 |