JPH07236124A - Clock signal generator - Google Patents

Abstract

PURPOSE:To surely stabilize a horizontal synchronizing signal (SYN) in a video signal by simple constitution by controlling the oscillation frequency of a clock signal by a sampling pulse generated by the use of a horizontal SYN in a composite SYN and a false horizontal SYN generated based upon a horizontal SYN in an input video signal. CONSTITUTION:A sampling pulse S21 is generated by the use of a horizontal SYN included in a composite SYN S10 and a false horizontal SYN S20 generated in accordance with the horizontal SYN in an input video signal S1 based upon the SYN S10 during the vertical synchronzing section SV of the signal S1. The inclination part of an inclined wave signal S15 generated in accordance with a clock signal S13 to be inserted into the horizontal SYN is sampled and held to control the oscillation frequency of the clock signal S13. Consequently a pull-in state generated immediately after the vertical synchronizing section can quickly be stabilized by simple constitution.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【目次】以下の順序で本発明を説明する。 産業上の利用分野 従来の技術（図３〜図５） 発明が解決しようとする課題（図３〜図５） 課題を解決するための手段（図１〜図３） 作用（図１〜図３） 実施例（図１〜図３） 発明の効果[Table of Contents] The present invention will be described in the following order. Field of Industrial Application Conventional Technology (FIGS. 3 to 5) Problems to be Solved by the Invention (FIGS. 3 to 5) Means for Solving Problems (FIGS. 1 to 3) Actions (FIGS. 1 to 3) ) Example (FIGS. 1 to 3) Effect of the invention

【０００２】[0002]

【産業上の利用分野】本発明はクロツク信号発生装置に
関し、例えばビデオテープレコーダ（ＶＴＲ）の再生映
像信号の時間軸誤差補正装置用の書込みクロツク発生回
路に適用し得る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a clock signal generator, and can be applied to, for example, a write clock generator circuit for a time axis error compensator of a reproduced video signal of a video tape recorder (VTR).

【０００３】[0003]

【従来の技術】従来、ＶＴＲで再生された再生映像信号
には、時間軸誤差が含まれているが、これを除去するた
めに時間軸誤差補正装置が用いられる。すなわち、図３
に示すように、この時間軸誤差補正装置１では入力され
る再生映像信号Ｓ１がアナログデイジタル変換回路（Ａ
／Ｄ）２でデイジタル映像信号Ｄ１に変換される。この
デイジタル映像信号Ｄ１は再生映像信号Ｓ１と同期して
いる。従つてこの再生映像信号Ｓ１と同じ時間軸誤差を
有する書込みクロツク信号ＷＣＫが書込みクロツク発生
回路３で発生され、この書込みクロツク信号ＷＣＫに応
じてデイジタル映像信号Ｄ１がメモリ４に書き込まれ
る。2. Description of the Related Art Conventionally, a reproduced video signal reproduced by a VTR includes a time base error, but a time base error correction device is used to remove the time base error. That is, FIG.
As shown in FIG. 2, in the time axis error correction device 1, the reproduced video signal S1 input is an analog digital conversion circuit (A
/ D) 2 is converted into a digital video signal D1. This digital video signal D1 is synchronized with the reproduced video signal S1. Accordingly, the write clock signal WCK having the same time axis error as that of the reproduced video signal S1 is generated by the write clock generation circuit 3, and the digital video signal D1 is written in the memory 4 according to the write clock signal WCK.

【０００４】メモリ４に書き込まれたデイジタル映像信
号Ｄ１は、読出しクロツク発生回路５で発生された読出
しクロツク信号ＲＣＫに応じて読み出される。この読出
しクロツク発生回路５は、書込みクロツク信号ＷＣＫと
同一の周波数で時間軸誤差を全く含まない読出しクロツ
ク信号ＲＣＫを発生する。従つてメモリ４より読み出さ
れたデイジタル映像信号Ｄ２では時間軸誤差が除去され
ており、これがデイジタルアナログ変換回路（Ｄ／Ａ）
６に供給され、アナログ信号でなる映像信号Ｓ２に変換
される。なおこの映像信号Ｓ２は同期信号及びバースト
信号が含まれていない。従つて映像信号Ｓ２は同期／バ
ースト付加回路７に入力されて、同期信号及びバースト
が付加されて映像信号Ｓ３として送出される。The digital video signal D1 written in the memory 4 is read according to the read clock signal RCK generated by the read clock generation circuit 5. This read clock generation circuit 5 generates a read clock signal RCK having the same frequency as the write clock signal WCK and containing no time axis error. Therefore, the digital video signal D2 read from the memory 4 has the time axis error removed, and this is the digital analog conversion circuit (D / A).
6 and is converted into a video signal S2 which is an analog signal. The video signal S2 does not include a sync signal and a burst signal. Accordingly, the video signal S2 is input to the sync / burst adding circuit 7, the sync signal and the burst are added, and the video signal S2 is sent out as the video signal S3.

【０００５】ここでこの時間軸誤差補正装置１の書込み
クロツク発生回路３として、リセツトタイプの自動周波
数追従回路の位相比較に台形波サンプルホールド方式を
採用するものがある。すなわちこの書込みクロツク発生
回路５においては、まず再生映像信号Ｓ１が同期信号分
離回路１０に入力され、この結果得られる複合同期信号
Ｓ１０（図５（Ａ））が垂直同期区間（Ｖ区間）検出回
路１１、リセツトパルス生成回路１２及びスイツチ回路
１３にそれぞれ入力される。Here, as the write clock generation circuit 3 of the time axis error correction device 1, there is one that adopts a trapezoidal wave sample hold method for phase comparison of a reset type automatic frequency tracking circuit. That is, in the write clock generation circuit 5, the reproduced video signal S1 is first input to the sync signal separation circuit 10, and the resultant composite sync signal S10 (FIG. 5A) is the vertical sync section (V section) detection circuit. 11, the reset pulse generation circuit 12 and the switch circuit 13, respectively.

【０００６】Ｖ区間検出回路１１は入力される複合同期
信号Ｓ１０より垂直同期パルス及び等化パルスの期間で
なる垂直同期区間を検出し、この垂直同期区間を表す垂
直同期区間信号ＳＶをリセツトパルス生成回路１２及び
スイツチ回路１３に供給する。リセツトパルス生成回路
１２は入力される複合同期信号Ｓ１０及び垂直同期区間
信号ＳＶに応じて、垂直同期区間に続く最初の水平同期
信号のタイミングで立ち上がるリセツトパルスＳ１１
（図５（Ｅ））を生成する。The V section detection circuit 11 detects a vertical sync section consisting of a vertical sync pulse and an equalization pulse from the input composite sync signal S10 and generates a vertical sync section signal SV representing this vertical sync section as a reset pulse. It is supplied to the circuit 12 and the switch circuit 13. The reset pulse generation circuit 12 resets pulse S11 which rises at the timing of the first horizontal sync signal following the vertical sync interval in response to the input composite sync signal S10 and vertical sync interval signal SV.
(FIG. 5 (E)) is generated.

【０００７】またスイツチ回路１３は垂直同期区間信号
ＳＶに基づいて、垂直同期区間の間オフ状態となり、こ
れにより複合同期信号のうち水平同期信号ＳＨのみが、
サンプルパルス生成回路１４に供給される。このサンプ
ルパルス生成回路１４は水平同期信号ＳＨのタイミング
で立ち上がるサンプルパルスＳ１２（図５（Ｄ））を生
成する。Further, the switch circuit 13 is turned off during the vertical synchronizing section based on the vertical synchronizing section signal SV, whereby only the horizontal synchronizing signal SH of the composite synchronizing signal is
It is supplied to the sample pulse generation circuit 14. The sample pulse generation circuit 14 generates a sample pulse S12 (FIG. 5 (D)) which rises at the timing of the horizontal synchronizing signal SH.

【０００８】ここでクロツク生成回路１５は可変周波数
発振器（ＶＣＯ）で構成されており、映像信号の水平周
期に対して一定のクロツク信号Ｓ１３を発生し、カウン
タ回路１６に入力する。カウンタ回路１６は入力される
クロツク信号Ｓ１３をカウントし、所定カウント数で立
ち上がり続く所定カウント数で立ち下がる矩形波信号Ｓ
１４（図５（Ｂ））を発生し、これを位相検出用傾斜波
生成回路１７に入力する。なおカウンタ回路１６はリセ
ツトパルスＳ１１のタイミングでリセツトされる。The clock generation circuit 15 is composed of a variable frequency oscillator (VCO), generates a constant clock signal S13 with respect to the horizontal period of the video signal, and inputs it to the counter circuit 16. The counter circuit 16 counts the input clock signal S13 and keeps rising at a predetermined count number and continues to fall at a predetermined count number.
14 (FIG. 5 (B)) is generated and is input to the phase detection gradient wave generation circuit 17. The counter circuit 16 is reset at the timing of the reset pulse S11.

【０００９】位相検出用傾斜波生成回路１７は入力され
る矩形波信号Ｓ１７の立ち下がりエツジに傾斜部（ＴＲ
ＡＰＥ）を付した傾斜波信号Ｓ１５（図５（Ｃ））を生
成し、これをサンプルホールド回路１８に送出する。サ
ンプルホールド回路１８は、入力される傾斜波信号Ｓ１
５の傾斜部（ＴＲＡＰＥ）をサンプリングパルスＳ１２
のタイミングでサンプルすると共にホールドし、このホ
ールド電圧を位相エラー信号ＳERとして、クロツク生成
回路１５にフイードバツクする。これによりクロツク生
成回路１５では、再生映像信号Ｓ１と同じ時間軸誤差を
有するクロツク信号が生成され、書込みクロツク信号Ｗ
ＣＫとして送出される。The phase-detecting ramp wave generation circuit 17 has a ramp portion (TR) at the falling edge of the input rectangular wave signal S17.
An APE) -added ramp wave signal S15 (FIG. 5C) is generated and sent to the sample hold circuit 18. The sample hold circuit 18 receives the input ramp wave signal S1.
Sampling pulse S12 for the inclined portion (TRAPE) of 5
Is sampled and held at the timing of, and the hold voltage is fed back to the clock generation circuit 15 as the phase error signal SER. As a result, the clock generation circuit 15 generates a clock signal having the same time axis error as the reproduced video signal S1, and the write clock signal W is generated.
It is sent as CK.

【００１０】[0010]

【発明が解決しようとする課題】ところで上述の構成の
書込みクロツク発生回路では、垂直同期パルス及び等化
パルスの区間でなる垂直同期区間の間、サンプルパルス
を出力せず最後に検出した位相エラー電圧ＳERを保持さ
せる。従つて理想的に位相エラー電圧ＳERが保持されれ
ば垂直同期区間の直後にサンプルする際、検出電圧は変
動することがないが、実際にはサンプルホールド用のコ
ンデンサが放電をしてしまうため、ホールド区間では少
しずつエラー電圧が下がり次に位相差検出を行なうとき
にその分に見合つた変動が起きてしまう問題がある。By the way, in the write clock generation circuit having the above-mentioned configuration, the phase error voltage detected at the end without outputting the sample pulse during the vertical synchronizing section which is the section of the vertical synchronizing pulse and the equalizing pulse. Hold SER. Therefore, if the phase error voltage SER is ideally held, the detection voltage does not fluctuate when sampling immediately after the vertical synchronization section, but in reality the sample-hold capacitor discharges, In the hold section, the error voltage gradually decreases, and there is a problem that when the phase difference is detected next time, fluctuations corresponding to that amount occur.

【００１１】また上述のように時間軸誤差補正装置１に
入力される映像信号Ｓ１は、ビデオテープレコーダの再
生信号が多いが、この再生映像信号では垂直同期区間近
辺でスイツチングが行われた信号である。実際上スイツ
チングは回転ヘツドの切り替え点であり、当然前後で水
平周期はヘツド取付誤差等により変化する。このためそ
の出力信号に追従しようとすると書込みクロツク発生回
路は乱れ、水平同期信号に対して正確にクロツク信号を
内挿できなくなる。As described above, the video signal S1 input to the time axis error correction device 1 is often a reproduction signal of the video tape recorder, but this reproduction video signal is a signal which is switched in the vicinity of the vertical synchronization section. is there. Actually, the switching is a switching point of the rotary head, and naturally the horizontal cycle changes before and after the head due to a head mounting error or the like. Therefore, if the output clock signal is to be followed, the write clock generation circuit is disturbed and the clock signal cannot be accurately interpolated with respect to the horizontal synchronizing signal.

【００１２】このため上述のように垂直同期区間の間、
位相エラー信号ＳERを保持するようにして、垂直同期区
間の直後で内挿されるクロツク信号を数えるカウンタ１
６のみリセツトして引き込みを早するものや、入力され
る再生映像信号の水平同期信号から再生速度情報を検出
し、この再生速度情報を用いて傾斜波信号の傾斜部分の
スタート時点からサンプリング時点までの時間幅を再生
速度に応じて変化させるものがあるが（特開昭63-13178
7 号公報）、その分回路的に複雑になり、実用上未だ不
十分であつた。Therefore, as described above, during the vertical synchronization period,
Counter 1 for holding the phase error signal SER and counting the clock signals interpolated immediately after the vertical synchronization section
Resetting only 6 to speed up the pull-in, or detecting the playback speed information from the horizontal sync signal of the input playback video signal, and using this playback speed information from the start time of the tilt part of the tilt wave signal to the sampling time There is one that changes the time width of the playback according to the playback speed (JP-A-63-13178).
(Gazette No. 7), however, the circuit became complicated accordingly, and it was still insufficient for practical use.

【００１３】また時間軸誤差補正装置の書込みクロツク
信号は、このカウンタの値をデコードして作られるが、
このリセツト動作により水平同期信号の位相が瞬時にず
れたりデコード値によつては出力されないため、水平周
期を用いて垂直同期を検出するとずれを生じることがあ
つた。The write clock signal of the time axis error correction device is made by decoding the value of this counter.
Due to this reset operation, the phase of the horizontal synchronizing signal is instantaneously shifted or is not output depending on the decoded value. Therefore, when vertical synchronization is detected using the horizontal period, a shift may occur.

【００１４】本発明は以上の点を考慮してなされたもの
で、簡易な構成で確実に映像信号の水平周期に応じたク
ロツク信号を生成し得るクロツク信号発生装置を提案し
ようとするものである。The present invention has been made in consideration of the above points, and it is an object of the present invention to propose a clock signal generator capable of reliably generating a clock signal according to the horizontal period of a video signal with a simple structure. .

【００１５】[0015]

【課題を解決するための手段】かかる課題を解決するた
め本発明においては、入力映像信号Ｓ１に応じたクロツ
ク信号ＷＣＫを発生するクロツク信号発生装置２０にお
いて、入力映像信号Ｓ１より複合同期信号Ｓ１０を分離
する同期信号分離手段１０と、複合同期信号Ｓ１０中の
垂直同期パルス及び等化パルスの期間でなる垂直同期区
間ＳＶを検出する垂直同期区間検出手段１１と、複合同
期信号Ｓ１０に基づいて、入力映像信号Ｓ１の垂直同期
区間の間、入力映像信号Ｓ１の水平同期信号に応じた疑
似水平同期信号Ｓ２０を生成する疑似水平同期信号生成
手段２１と、複合同期信号Ｓ１０に含まれる水平同期信
号及び疑似水平同期信号生成手段２１より得られる疑似
水平同期信号Ｓ２０に応じてサンプリングパルスＳ２１
を生成するサンプリングパルス生成手段２３と、映像信
号の水平周期に内挿する所定周波数のクロツク信号Ｓ１
３を発生する可変周波数発振手段１５と、クロツク信号
Ｓ１３を分周して、映像信号の水平周期に応じた周波数
の矩形波信号Ｓ１４を発生する分周手段１６と、その分
周手段１６より得られる矩形波信号Ｓ１４に基づいて、
位相エラー検出用の傾斜波信号Ｓ１５を生成する傾斜波
生成手段１７と、傾斜波信号Ｓ１５をサンプリングパル
ス生成手段２３で得られるサンプリングパルスＳ２１で
サンプリングして、位相エラー電圧ＳERとして可変周波
数発振手段１５を制御するサンプルホールド手段１８と
を設け、可変周波数発振手段１５より入力映像信号Ｓ１
に応じたクロツク信号ＷＣＫを発生するようにした。In order to solve such a problem, in the present invention, a clock signal generator 20 for generating a clock signal WCK corresponding to an input video signal S1 outputs a composite sync signal S10 from the input video signal S1. Based on the composite sync signal S10, the sync signal separating means 10 for separating, the vertical sync interval detecting means 11 for detecting the vertical sync interval SV which is the period of the vertical sync pulse and the equalization pulse in the composite sync signal S10, and the input based on the composite sync signal S10. During the vertical synchronizing section of the video signal S1, the pseudo horizontal synchronizing signal generating means 21 for generating the pseudo horizontal synchronizing signal S20 according to the horizontal synchronizing signal of the input video signal S1, and the horizontal synchronizing signal and the pseudo included in the composite synchronizing signal S10. The sampling pulse S21 is generated according to the pseudo horizontal synchronizing signal S20 obtained from the horizontal synchronizing signal generating means 21.
And a clock signal S1 having a predetermined frequency to be inserted into the horizontal period of the video signal.
Variable frequency oscillating means 15 for generating 3 and frequency dividing means 16 for dividing the clock signal S13 to generate a rectangular wave signal S14 having a frequency corresponding to the horizontal cycle of the video signal. Based on the rectangular wave signal S14
A ramp wave generating means 17 for generating a ramp wave signal S15 for detecting a phase error, and a ramp pulse signal S15 are sampled by a sampling pulse S21 obtained by a sampling pulse generating means 23 to obtain a variable frequency oscillating means 15 as a phase error voltage SER. And a sample hold means 18 for controlling the input image signal S1
The clock signal WCK corresponding to the above is generated.

【００１６】また本発明においては、メモリ手段４を用
いて入力映像信号Ｓ１の時間軸誤差を補正する時間軸誤
差補正装置１で、入力映像信号Ｓ１に応じてメモリ手段
４に対する書込みクロツク信号ＷＣＫを発生するクロツ
ク信号発生装置２０において、入力映像信号Ｓ１より複
合同期信号Ｓ１０を分離する同期信号分離手段１０と、
複合同期信号Ｓ１０中の垂直同期パルス及び等化パルス
の期間でなる垂直同期区間ＳＶを検出する垂直同期区間
検出手段１１と、複合同期信号Ｓ１０に基づいて、入力
映像信号Ｓ１の垂直同期区間ＳＶの間、入力映像信号Ｓ
１の水平同期信号に応じた疑似水平同期信号Ｓ２０を生
成する疑似水平同期信号生成手段２１と、複合同期信号
Ｓ１０に含まれる水平同期信号及び疑似水平同期信号生
成手段２１より得られる疑似水平同期信号Ｓ２０に応じ
てサンプリングパルスＳ２１を生成するサンプリングパ
ルス生成手段２０と、映像信号の水平周期に内挿する所
定周波数のクロツク信号Ｓ１３を発生する可変周波数発
振手段１５と、クロツク信号Ｓ１３を分周して、映像信
号の水平周期に応じた周波数の矩形波信号Ｓ１４を発生
する分周手段１６と、その分周手段１６より得られる矩
形波信号Ｓ１４に基づいて、位相エラー検出用の傾斜波
信号Ｓ１５を生成する傾斜波生成手段１７と、傾斜波信
号Ｓ１５をサンプリングパルス生成手段２３で得られる
サンプリングパルスＳ２１でサンプリングして、位相エ
ラー電圧ＳERとして可変周波数発振手段１５を制御する
サンプルホールド手段１８とを設け、可変周波数発振手
段１５より入力映像信号Ｓ１に応じたクロツク信号ＷＣ
Ｋを発生するようにした。In the present invention, the time axis error correction device 1 for correcting the time axis error of the input video signal S1 by using the memory means 4 outputs the write clock signal WCK to the memory means 4 according to the input video signal S1. In the generated clock signal generator 20, a sync signal separation means 10 for separating the composite sync signal S10 from the input video signal S1,
A vertical synchronization section detecting means 11 for detecting a vertical synchronization section SV which is a period of a vertical synchronization pulse and an equalization pulse in the composite synchronization signal S10, and a vertical synchronization section SV of the input video signal S1 based on the composite synchronization signal S10. Input video signal S
Pseudo-horizontal synchronization signal generation means 21 for generating the pseudo-horizontal synchronization signal S20 according to the horizontal synchronization signal 1 and the horizontal synchronization signal included in the composite synchronization signal S10 and the pseudo-horizontal synchronization signal obtained by the pseudo-horizontal synchronization signal generation means 21. Sampling pulse generating means 20 for generating a sampling pulse S21 in response to S20, variable frequency oscillating means 15 for generating a clock signal S13 of a predetermined frequency to be inserted in the horizontal period of the video signal, and clock signal S13 by dividing the frequency. , A frequency dividing means 16 for generating a rectangular wave signal S14 having a frequency corresponding to the horizontal period of the video signal, and a gradient wave signal S15 for phase error detection based on the rectangular wave signal S14 obtained from the frequency dividing means 16. The ramp wave generating means 17 for generating the ramp wave signal S15 and the sampling pulse generated by the sampling pulse generating means 23 are used for the sampling pulse. S21 is sampled at, provided a sample-and-hold means 18 for controlling the variable frequency oscillation means 15 as a phase error voltage SER, clock signal WC corresponding to the input video signal S1 from the variable frequency oscillation means 15
K is generated.

【００１７】[0017]

【作用】複合同期信号Ｓ１０に含まれる水平同期信号
と、複合同期信号Ｓ１０に基づいて入力映像信号Ｓ１の
垂直同期区間ＳＶの間、入力映像信号Ｓ１の水平同期信
号に応じて生成された疑似水平同期信号Ｓ２０とを用い
て生成されたサンプリングパルスＳ２１によつて、水平
周期に内挿されるクロツク信号Ｓ１３に応じて生成され
た傾斜波信号Ｓ１５の傾斜部分をサンプルホールドし
て、クロツク信号ＷＣＫの発振周波数を制御するように
したことにより、簡易な構成で垂直同期区間直後の引き
込みを早く安定にし得る。The horizontal sync signal included in the composite sync signal S10 and the pseudo horizontal generated according to the horizontal sync signal of the input video signal S1 during the vertical sync interval SV of the input video signal S1 based on the composite sync signal S10. The sampling pulse S21 generated by using the synchronization signal S20 samples and holds the sloped portion of the sloped wave signal S15 generated according to the clock signal S13 interpolated in the horizontal period, and oscillates the clock signal WCK. By controlling the frequency, the pull-in immediately after the vertical synchronization section can be stabilized quickly with a simple configuration.

【００１８】[0018]

【実施例】以下図面について、本発明の一実施例を詳述
する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described in detail below with reference to the drawings.

【００１９】図４との対応部分に同一符号を付して示す
図１において、２０は全体として時間軸誤差補正装置１
（図３）に用いられる書込みクロツク発生回路を示す。
この実施例の場合、同期信号分離回路１０より得られる
複合同期信号Ｓ１０（図２（Ａ））が、疑似水平同期信
号生成（疑似Ｈ生成）回路２１、スイツチ回路２２及び
Ｖ区間検出回路１１にそれぞれ入力される。疑似Ｈ生成
回路２１は入力される複合同期信号Ｓ１０に基づいて、
入力映像信号Ｓ１の垂直同期区間の間、入力映像信号Ｓ
１の水平同期信号に応じた疑似水平同期信号Ｓ２０を生
成し、これをスイツチ回路２２に供給する。In FIG. 1 in which parts corresponding to those in FIG. 4 are designated by the same reference numerals, numeral 20 indicates a time axis error correction device 1 as a whole.
A write clock generation circuit used in FIG. 3 is shown.
In the case of this embodiment, the composite sync signal S10 (FIG. 2A) obtained from the sync signal separation circuit 10 is supplied to the pseudo horizontal sync signal generation (pseudo H generation) circuit 21, the switch circuit 22 and the V section detection circuit 11. Each is entered. The pseudo H generation circuit 21 is based on the input composite synchronizing signal S10,
During the vertical synchronization section of the input video signal S1, the input video signal S
The pseudo horizontal synchronizing signal S20 is generated according to the horizontal synchronizing signal of 1, and is supplied to the switch circuit 22.

【００２０】スイツチ回路２２は垂直同期区間信号ＳＶ
に基づいて、垂直同期区間以外の間、同期信号分離回路
１０から入力される複合同期信号Ｓ１０を選択し、これ
により複合同期信号Ｓ１０中の水平同期信号をサンプル
パルス発生回路２３に送出する。逆に垂直同期区間の
間、疑似Ｈ生成回路２１から入力される疑似水平同期信
号Ｓ２０を選択し、これをサンプルパルス発生回路２３
に送出する。これによりサンプルパルス発生回路２３
は、垂直同期区間以外の間水平同期信号のタイミングで
立ち上がるサンプルパルス（図２（Ｄ））を発生すると
共に、垂直同期区間の間、疑似水平同期信号Ｓ２０のタ
イミングで立ち上がるサンプルパルス（図２（Ｅ））を
発生し、これらを組み合わせたサンプルパルスＳ２１が
サンプルホールド回路１８に供給される。The switch circuit 22 outputs a vertical synchronizing section signal SV.
On the basis of the above, the composite sync signal S10 input from the sync signal separation circuit 10 is selected during the period other than the vertical sync interval, and the horizontal sync signal in the composite sync signal S10 is thereby sent to the sample pulse generation circuit 23. On the contrary, during the vertical synchronizing period, the pseudo horizontal synchronizing signal S20 input from the pseudo H generating circuit 21 is selected and is selected by the sample pulse generating circuit 23.
Send to. As a result, the sample pulse generating circuit 23
Generates a sample pulse (FIG. 2 (D)) which rises at the timing of the horizontal synchronizing signal during the period other than the vertical synchronizing period, and also rises at the timing of the pseudo horizontal synchronizing signal S20 during the vertical synchronizing period (see FIG. 2 ( E)) is generated, and a sample pulse S21 that is a combination thereof is supplied to the sample hold circuit 18.

【００２１】ここでクロツク生成回路１５は可変周波数
発振器（ＶＣＯ）で構成されており、映像信号の水平周
期に対して一定のクロツク信号Ｓ１３を発生し、カウン
タ回路１６に入力する。カウンタ回路１６は入力される
クロツク信号Ｓ１３をカウントし、所定カウント数で立
ち上がり続く所定カウント数で立ち下がる矩形波信号Ｓ
１４（図２（Ｂ））を発生し、これを位相検出用傾斜波
生成回路１７に入力する。位相検出用傾斜波生成回路１
７は入力される矩形波信号Ｓ１４の立ち下がりエツジに
傾斜部（ＴＲＡＰＥ）を付した傾斜波信号Ｓ１５（図２
（Ｃ））を生成し、これをサンプルホールド回路１８に
送出する。The clock generation circuit 15 is composed of a variable frequency oscillator (VCO), generates a constant clock signal S13 with respect to the horizontal period of the video signal, and inputs it to the counter circuit 16. The counter circuit 16 counts the input clock signal S13 and keeps rising at a predetermined count number and continues to fall at a predetermined count number.
14 (FIG. 2 (B)) is generated and is input to the phase detection gradient wave generation circuit 17. Gradient wave generation circuit 1 for phase detection
Reference numeral 7 denotes a ramp wave signal S15 (FIG. 2) in which the falling edge of the input rectangular wave signal S14 is provided with a ramp portion (TRAPE).
(C)) is generated and sent to the sample hold circuit 18.

【００２２】サンプルホールド回路１８は、入力される
傾斜波信号Ｓ１５の傾斜部（ＴＲＡＰＥ）をサンプリン
グパルスＳ２１のタイミングでサンプリングすると共に
ホールドし、このホールド電圧を位相エラー信号ＳERと
して、クロツク生成回路１５にフイードバツクする。こ
れによりクロツク生成回路１５では、再生映像信号Ｓ１
と同じ時間軸誤差を有するクロツク信号が生成され、こ
れがカウンタ１６を通じて書込みクロツク信号ＷＣＫと
して送出される。The sample hold circuit 18 samples and holds the slope portion (TRAPE) of the input ramp wave signal S15 at the timing of the sampling pulse S21, and holds this hold voltage as the phase error signal SER to the clock generation circuit 15. Feed back. As a result, the clock generation circuit 15 reproduces the reproduced video signal S1.
A clock signal having the same time base error as that of is generated, and this clock signal is sent out as a write clock signal WCK through the counter 16.

【００２３】このようにこの実施例の書込みクロツク発
生回路２０の場合、従来位相エラー電圧ＳERをホールド
していた垂直同期区間の間も、疑似水平同期信号Ｓ２０
に応じて生成したサンプリングパルスＳ２１を用いて傾
斜波信号Ｓ１５の傾斜部（ＴＲＡＰＥ）をサンプルホー
ルドして位相エラー電圧ＳERを検出する。実際上傾斜波
信号Ｓ１５自体常に出力されているため、垂直同期区間
の間も正しい位相が検出できる。またホールド電圧の放
電の影響も１水平周期分に減らすことができる。なお通
常水平周期の間はクロツクの周波数を変動させないよう
にホールドしているので。この影響はほとんど無視し得
る。As described above, in the case of the write clock generation circuit 20 of this embodiment, the pseudo horizontal sync signal S20 is maintained even during the vertical sync section in which the phase error voltage SER is conventionally held.
Using the sampling pulse S21 generated according to the above, the slope portion (TRAPE) of the slope wave signal S15 is sampled and held to detect the phase error voltage SER. In fact, since the ramp wave signal S15 itself is always output, the correct phase can be detected even during the vertical synchronization section. Further, the influence of the discharge of the hold voltage can be reduced to one horizontal period. It should be noted that during the normal horizontal cycle, the clock frequency is held so as not to fluctuate. This effect is almost negligible.

【００２４】以上の構成において、実際のビデオテープ
レコーダの再生映像信号Ｓ１では、垂直同期区間の前に
ドラムのヘツドスイツチング（図２（Ｈ））があり、垂
直同期区間内又は数ライン前で水平同期信号の間隔が乱
れる。このため必ずその部分で位相エラー電圧の変動が
発生する。これが垂直同期区間内にあるビデオテープレ
コーダのフオーマツトでは垂直同期区間の間、位相エラ
ー電圧をホールドしてしまうと垂直同期区間直後のあば
れはさらに増大する（図２（Ｉ））。これに対してこの
実施例では垂直同期区間内に引き込んでしまうため、あ
ばれを１水平周期分に抑制することができる（図２
（Ｊ））。With the above construction, in the reproduced video signal S1 of the actual video tape recorder, the head switching of the drum (FIG. 2 (H)) is present before the vertical synchronizing section, and within the vertical synchronizing section or before several lines. The horizontal sync signal interval is disturbed. Therefore, the phase error voltage always fluctuates at that portion. In the format of the video tape recorder in the vertical synchronization section, if the phase error voltage is held during the vertical synchronization section, the blur immediately after the vertical synchronization section further increases (FIG. 2 (I)). On the other hand, in this embodiment, since it is pulled into the vertical synchronization section, the flare can be suppressed to one horizontal period (FIG. 2).
(J)).

【００２５】以上の構成によれば、複合同期信号Ｓ１０
に含まれる水平同期信号と、複合同期信号Ｓ１０に基づ
いて入力映像信号Ｓ１の垂直同期区間の間、入力映像信
号Ｓ１の水平同期信号に応じて生成された疑似水平同期
信号Ｓ２０とを用いて生成されたサンプリングパルスＳ
２１によつて、水平周期に内挿されるクロツク信号Ｓ１
３に応じて生成された傾斜波信号Ｓ１５の傾斜部をサン
プルホールドして、クロツク信号Ｓ１３の発振周波数を
制御するようにしたことにより、簡易な構成で垂直同期
区間直後の引き込みを早く安定にし得る。According to the above configuration, the composite synchronizing signal S10
And a pseudo horizontal synchronization signal S20 generated according to the horizontal synchronization signal of the input video signal S1 during the vertical synchronization section of the input video signal S1 based on the composite synchronization signal S10. Sampling pulse S
21, the clock signal S1 is interpolated in the horizontal cycle.
By controlling the oscillating frequency of the clock signal S13 by sample-holding the inclined portion of the inclined wave signal S15 generated according to 3, it is possible to quickly and stably pull in immediately after the vertical synchronization section with a simple configuration. .

【００２６】さらに上述の構成によれば、特に垂直同期
区間にドラムのヘツドスイツチング位置を有するビデオ
テープレコーダのフオーマツトにおいて、再生映像信号
の時間軸誤差を補正する際に、垂直同期区間で引込を収
斂させることができるため、画面上部を安定させること
ができる。Further, according to the above construction, in the format of the video tape recorder having the head switching position of the drum in the vertical synchronizing section, when the time axis error of the reproduced video signal is corrected, the pull-in is performed in the vertical synchronizing section. Since it can be converged, the upper part of the screen can be stabilized.

【００２７】なお上述の実施例においては、傾斜波信号
として矩形波の立ち下がり部分に傾斜部を有するものを
生成し、この傾斜部をサンプルホールドして、位相エラ
ー電圧を検出するようにしたが、傾斜波信号はこれに限
らず、矩形波の立ち上がり部分のみや、立ち上がり及び
立ち下がり部分の双方に傾斜部を有するものや、鋸歯状
の信号波形を有するものを用いても、上述の実施例と同
様の効果を実現できる。In the above-described embodiment, the ramp wave signal having the ramp portion at the falling portion of the rectangular wave is generated, and the ramp error signal is sampled and held to detect the phase error voltage. However, the ramp wave signal is not limited to this, and the above-described embodiment may be used even if only a rising portion of a rectangular wave, a rising portion having both rising and falling portions, and a sawtooth-shaped signal waveform are used. The same effect as can be achieved.

【００２８】また上述の実施例では、複合同期信号中の
水平同期信号と及び疑似水平同期信号とを垂直同期区間
に応じてスイツチ回路で切り替えた場合について述べた
が、スイツチ回路に代え、垂直同期区間に応動するゲー
ト回路や論理和回路等で構成するようにしても良い。Further, in the above-mentioned embodiment, the case where the horizontal synchronizing signal and the pseudo horizontal synchronizing signal in the composite synchronizing signal are switched by the switch circuit according to the vertical synchronizing section has been described. It may be configured by a gate circuit or an OR circuit which responds to the section.

【００２９】さらに上述の実施例においては、本発明に
よるクロツク信号発生装置をＶＴＲの再生映像信号につ
いての時間軸誤差補正装置の書込みクロツク信号を発生
するものに用いた場合について述べたが、本発明はこれ
に限らず、入力映像信号に同期したクロツク信号を発生
する場合に広く適用して好適なものである。Further, in the above embodiment, the case where the clock signal generator according to the present invention is used for generating the write clock signal of the time axis error correction device for the reproduced video signal of the VTR has been described. Is not limited to this, and is widely applicable and suitable for generating a clock signal synchronized with an input video signal.

【００３０】[0030]

【発明の効果】上述のように本発明によれば、複合同期
信号に含まれる水平同期信号と、複合同期信号に基づい
て入力映像信号の垂直同期区間の間、入力映像信号の水
平同期信号に応じて生成された疑似水平同期信号とを用
いて生成されたサンプリングパルスによつて、水平周期
に内挿されるクロツク信号に応じて生成された傾斜波信
号の傾斜部をサンプルホールドして、クロツク信号の発
振周波数を制御するようにしたことにより、簡易な構成
で垂直同期区間直後の引き込みを早く安定にし得るクロ
ツク信号発生装置を実現できる。As described above, according to the present invention, the horizontal sync signal of the input video signal is added to the horizontal sync signal included in the composite sync signal and the vertical sync section of the input video signal based on the composite sync signal. The sampling signal generated using the pseudo horizontal sync signal generated in response to the sampling signal is used to sample and hold the slope portion of the slope wave signal generated in response to the clock signal interpolated in the horizontal period, and to generate the clock signal. By controlling the oscillation frequency of the clock signal generator, it is possible to realize a clock signal generator capable of stabilizing the pull-in immediately after the vertical synchronization section with a simple structure.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明によるクロツク信号発生装置の一実施例
を示すブロツク図である。FIG. 1 is a block diagram showing an embodiment of a clock signal generator according to the present invention.

【図２】図１のクロツク信号発生装置の動作の説明に供
するタイミングチヤートである。FIG. 2 is a timing chart for explaining the operation of the clock signal generator of FIG.

【図３】クロツク信号発生装置が用いられる時間軸誤差
補正装置の構成を示すブロツク図である。FIG. 3 is a block diagram showing a configuration of a time axis error correction device in which a clock signal generation device is used.

【図４】従来のクロツク信号発生装置を示すブロツク図
である。FIG. 4 is a block diagram showing a conventional clock signal generator.

【図５】図４のクロツク信号発生装置の動作の説明に供
するタイミングチヤートである。5 is a timing chart for explaining the operation of the clock signal generator of FIG.

【符号の説明】[Explanation of symbols]

１……時間軸誤差補正装置、２……アナログデイジタル
変換回路、３……書込みクロツク発生回路、４……メモ
リ、５……読出しクロツク発生回路、６……デイジタル
アナログ変換回路、７……同期／バースト付加回路、１
０……同期信号分離回路、１１……Ｖ区間検出回路、１
２……リセツトパルス発生回路、１３、２２……スイツ
チ回路、１４、２３……サンプルパルス発生回路、１５
……クロツク生成回路、１６……カウンタ回路、１７…
…位相検出用傾斜波生成回路、１８……サンプルホール
ド回路、１９……増幅回路、２０……クロツク信号発生
装置、２１……疑似Ｈ生成回路。1 ... Time axis error correction device, 2 ... Analog digital conversion circuit, 3 ... Write clock generation circuit, 4 ... Memory, 5 ... Read clock generation circuit, 6 ... Digital analog conversion circuit, 7 ... Synchronization / Burst addition circuit, 1
0 ... Sync signal separation circuit, 11 ... V section detection circuit, 1
2 ... Reset pulse generation circuit, 13, 22 ... Switch circuit, 14, 23 ... Sample pulse generation circuit, 15
... Clock generation circuit, 16 ... Counter circuit, 17 ...
… Slope wave generation circuit for phase detection, 18 …… Sample hold circuit, 19 …… Amplification circuit, 20 …… Clock signal generator, 21 …… Pseudo H generation circuit.

Claims (3)

【特許請求の範囲】[Claims] 【請求項１】入力映像信号に応じたクロツク信号を発生
するクロツク信号発生装置において、 上記入力映像信号より複合同期信号を分離する同期信号
分離手段と、 上記複合同期信号中の垂直同期パルス及び等化パルスの
期間でなる垂直同期区間を検出する垂直同期区間検出手
段と、 上記複合同期信号に基づいて、上記入力映像信号の上記
垂直同期区間の間、上記入力映像信号の水平同期信号に
応じた疑似水平同期信号を生成する疑似水平同期信号生
成手段と、 上記複合同期信号に含まれる上記水平同期信号及び上記
疑似水平同期信号生成手段より得られる上記疑似水平同
期信号に応じてサンプリングパルスを生成するサンプリ
ングパルス生成手段と、 映像信号の水平周期に内挿する所定周波数のクロツク信
号を発生する可変周波数発振手段と、 上記クロツク信号を分周して、上記映像信号の上記水平
周期に応じた周波数の矩形波信号を発生する分周手段
と、 当該分周手段より得られる上記矩形波信号に基づいて、
位相エラー検出用の傾斜波信号を生成する傾斜波生成手
段と、 上記傾斜波信号を上記サンプリングパルス生成手段で得
られるサンプリングパルスでサンプリングして、位相エ
ラー電圧として上記可変周波数発振手段を制御するサン
プルホールド手段とを具え、上記可変周波数発振手段よ
り上記入力映像信号に応じた上記クロツク信号を発生す
るようにしたことを特徴とするクロツク信号発生装置。1. A clock signal generating device for generating a clock signal according to an input video signal, a sync signal separating means for separating a composite sync signal from the input video signal, a vertical sync pulse in the composite sync signal and the like. A vertical synchronization section detecting means for detecting a vertical synchronization section formed by a period of a pulse of a pulse, and a horizontal synchronization signal of the input video signal during the vertical synchronization section of the input video signal based on the composite synchronization signal. Pseudo-horizontal synchronization signal generating means for generating a pseudo-horizontal synchronization signal, and a sampling pulse in accordance with the horizontal synchronization signal included in the composite synchronization signal and the pseudo-horizontal synchronization signal obtained by the pseudo-horizontal synchronization signal generating means. Sampling pulse generating means and a variable frequency oscillator for generating a clock signal of a predetermined frequency that is interpolated in the horizontal period of the video signal. If, by dividing the clock signal, a frequency dividing means for generating a square wave signal having a frequency corresponding to the horizontal period of the video signal, based on the square-wave signal obtained from the dividing unit,
A ramp wave generating means for generating a ramp wave signal for phase error detection, and a sample for controlling the variable frequency oscillating means as a phase error voltage by sampling the ramp wave signal with a sampling pulse obtained by the sampling pulse generating means. A clock signal generator comprising: holding means, wherein the variable frequency oscillating means generates the clock signal according to the input video signal. 【請求項２】メモリ手段を用いて入力映像信号の時間軸
誤差を補正する時間軸誤差補正装置で、上記入力映像信
号に応じて上記メモリ手段に対する書込みクロツク信号
を発生するクロツク信号発生装置において、 上記入力映像信号より複合同期信号を分離する同期信号
分離手段と、 上記複合同期信号中の垂直同期パルス及び等化パルスの
区間で期間でなる垂直同期区間を検出する垂直同期区間
検出手段と、 上記複合同期信号に基づいて、上記入力映像信号の上記
垂直同期区間の間、上記入力映像信号の水平同期信号に
応じた疑似水平同期信号を生成する疑似水平同期信号生
成手段と、 上記複合同期信号に含まれる上記水平同期信号及び上記
疑似水平同期信号生成手段より得られる上記疑似水平同
期信号に応じてサンプリングパルスを生成するサンプリ
ングパルス生成手段と、 映像信号の水平周期に内挿する所定周波数のクロツク信
号を発生する可変周波数発振手段と、 上記クロツク信号を分周して、上記映像信号の上記水平
周期に応じた周波数の矩形波信号を発生する分周手段
と、 当該分周手段より得られる上記矩形波信号に基づいて、
位相エラー検出用の傾斜波信号を生成する傾斜波生成手
段と、 上記傾斜波信号を上記サンプリングパルス生成手段で得
られるサンプリングパルスでサンプリングして、位相エ
ラー電圧として上記可変周波数発振手段を制御するサン
プルホールド手段とを具え、上記可変周波数発振手段よ
り上記入力映像信号に応じた上記クロツク信号を発生す
るようにしたことを特徴とするクロツク信号発生装置。2. A time axis error correcting device for correcting a time axis error of an input video signal by using a memory means, wherein the clock signal generating device generates a write clock signal for the memory means according to the input video signal. A sync signal separating means for separating a composite sync signal from the input video signal; a vertical sync section detecting means for detecting a vertical sync section consisting of a section of a vertical sync pulse and an equalization pulse in the composite sync signal; Pseudo horizontal sync signal generating means for generating a pseudo horizontal sync signal according to the horizontal sync signal of the input video signal during the vertical sync interval of the input video signal based on the composite sync signal; A sampling pulse is generated in accordance with the included horizontal synchronizing signal and the pseudo horizontal synchronizing signal obtained from the pseudo horizontal synchronizing signal generating means. Sampling pulse generating means, a variable frequency oscillating means for generating a clock signal of a predetermined frequency to be interpolated in the horizontal period of the video signal, and a frequency corresponding to the horizontal period of the video signal by dividing the clock signal. Based on the rectangular wave signal obtained from the frequency dividing means and the frequency dividing means,
A ramp wave generating means for generating a ramp wave signal for phase error detection, and a sample for controlling the variable frequency oscillating means as a phase error voltage by sampling the ramp wave signal with a sampling pulse obtained by the sampling pulse generating means. A clock signal generator comprising: holding means, wherein the variable frequency oscillating means generates the clock signal according to the input video signal. 【請求項３】上記複合同期信号に含まれる上記水平同期
信号と、上記疑似水平同期信号生成手段より得られる上
記疑似水平同期信号とがそれぞれ入力され、上記垂直同
期区間検出手段で検出された上記垂直同期区間に応じ
て、上記水平同期信号又は上記疑似水平同期信号を選択
して上記サンプリングパルス生成手段に出力するスイツ
チ手段を具えることを特徴とする請求項１又は請求項２
に記載のクロツク信号発生装置。3. The horizontal synchronizing signal contained in the composite synchronizing signal and the pseudo horizontal synchronizing signal obtained from the pseudo horizontal synchronizing signal generating means are respectively inputted and detected by the vertical synchronizing section detecting means. 3. A switch means for selecting the horizontal synchronizing signal or the pseudo horizontal synchronizing signal according to a vertical synchronizing section and outputting the selected horizontal synchronizing signal or the pseudo horizontal synchronizing signal to the sampling pulse generating means.
The clock signal generator described in 1.