JP3613883B2 - Video signal reproducing apparatus and reproducing method thereof - Google Patents
Video signal reproducing apparatus and reproducing method thereof Download PDFInfo
- Publication number
- JP3613883B2 JP3613883B2 JP07935696A JP7935696A JP3613883B2 JP 3613883 B2 JP3613883 B2 JP 3613883B2 JP 07935696 A JP07935696 A JP 07935696A JP 7935696 A JP7935696 A JP 7935696A JP 3613883 B2 JP3613883 B2 JP 3613883B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- video signal
- read
- write
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、少なくとも1フイールド単位で記録されている映像信号を再生する映像信号再生装置に係わり、特に記録媒体として磁気テープ等を使用したVTR、又は、ディスク状の記録媒体を使用した再生手段に対して有用な映像信号再生装置とその方法に関するものである。
【0002】
【従来の技術】
映像信号を記録し、又は再生するような装置の場合は、一般的にその機械的な精度によって再生された信号の時間軸が変動する。例えばVTRの場合はドラムの回転速度エラーや、テープの伸縮によって再生された映像信号にジッタ成分が重畳され、画質を劣化するという問題がある。
そこで、再生信号の揺らぎの原因となるジッタ成分を除去するために、TBC回路(Time Base Correcter)を採用して再生映像信号のジッタ成分を除去し出力画質が良好になるようにしている。
【0003】
ところで、一般的に映像信号をTBCに供給してジッタ成分を除去する場合は所定の映像データをメモリに書込み、このメモリに書込まれたデータを一定周期のクロックで読み出しているため、書込み系のクロック周波数と、読み出し系のクロック周波数の平均周波数が一致していないと、メモリの書込みアドレスが読み出しアドレスを追い越したり、又は読み出しアドレスが書込みアドレスとの位置まで後退してしまうと問題がある。
【0004】
このような現象が生じると、もはやTBCとしての機能を失うことになる。
そこで、読み出しクロックから形成された基準同期信号(TBCVD)を回転ドラムサーボ回路のサーボ制御信号として帰還して、映像信号の再生速度をコントロールし、時間軸の飛び越し等がおきないようにすることが考えられている。又、このようなサーボ回路でも時間軸の飛び越しが防止できない場合は、さらに、TBCの読み出しアドレスと、書込みアドレスを常に監視しておき、この両者のアドレスが同一、又は接近又したときは、読み出し側のアドレスを書込み側のアドレスからある程度離れた位置まで飛ばし、両者が接近して追い越しが発生することを防止する場合もある。
【0005】
【発明が解決しようとする課題】
ところで、上記したようなTBCの場合でも、磁気テープ等に記録されている映像信号の水平走査周波数が異なる場合、例えば、ゲームソフトの内容を記憶したテープを再生する場合は、1垂直期間内の水平走査周波数が262、または263とされており、かつ、ノンインターレースの映像となっているので、従来のテレビ信号である262.5とされているインターレース方式の水平走査周波数で読取り用のクロックを生成し、メモリから映像信号を読み出すと、ハーフHの差で書込みクロックの周波数が低く(もしくは高く)なる。
すると両者のクロック周波数の差は常に存在することになるから、頻繁に上記したようなデータの飛び越しが生じ、正常の時間軸補正動作ができなくなり、再生画像の品質を劣化するという問題が生じる。
【0006】
以下この点を図7、図8で説明する。
上記したような時間軸補正回路は、メモリ5としてFIFOタイプの半導体メモリを使用しており、映像信号のライン毎に時間軸の補正をすることも可能であるが、前記したように書込み側のクロックの平均周波数と読み出し側の平均周波数が異なっていると、書込み側のアドレスが読み出し側のアドレスを越える(逆の場合もある)飛び越しによって時間軸補正作用が破綻する。
すなわち、図7に示すように回転ドラムのサーボ回路に供給される基準の垂直制御信号(ドラムスイッチ信号)TBCVDが、リードクロックとして262.5Hの周期で形成されており、メモリの書込制御信号WVDがこのクロック262.5の周期でデータを書込むように形成され、メモリの読み出し制御信号RVDの読み出し側の基準クロックが同じく262.5Hとされているときは、同図(b )にみられるように例えばフイールドF1の部分も、時間が経過したフイールドFnの部分も、常に読み出し側が書込み側に対して一定の時間遅れでデータを読み出すように制御することができ、飛び越しがほぼない状態で動作させることができる。
この書込み側と、読み出し側の時間差はメモリ数にもよるが、タイミングによって任意に設定でき、例えば図示の場合はラインメモリ数5で時間遅れ差を2Hとしたものである。
【0007】
しかし、同一の再生装置を使用して1フイールドが262Hからなる映像信号を再生し、TBCによって時間軸補正かけようとすると、例えば図8に示すようにドラムサーボは制御信号TBCVDとして262.5Hの周期で回転制御されているが、1フイールドの期間内に再生される水平走査周波数は262Hであり、この信号を262Hのライトクロック周波数で形成された書込制御信号WVDでメモリに書込むと、読み出すリードクロック周波数262.5Hで形成された読み出し制御信号RVDのライトクロック周波数の平均周波数が異なったものになるから、同図(b)に示すように当初2Hに設定されていた読み出しと書込みの時間差が時間の経過と共に縮小し、飛び越しが発生するようになる。
本発明はこのような観点に基づいてなされたもので、標準信号から外れた映像信号に対しても、安定した時間軸補正をすることができる映像信号再生装置を提供するものである。
【0008】
【課題を解決するための手段】
本発明の映像信号再生装置は、少なくとも1フイールド単位で記録されている映像信号を再生する再生手段と、上記再生手段から再生された映像信号の同期信号を分離する同期分離手段と、上記同期分離手段の出力に基づいて上記映像信号を記録手段に記憶するための書込制御手段と、上記記録手段に記録されたデータを基準の信号で読み出す読出制御手段と、上記読出制御手段のタイミング信号に基づいて上記再生手段の回転サーボを行う制御信号を供給する制御信号発生手段とを備え、
上記制御信号発生手段から出力される制御信号を、上記書込制御手段より出力される書込制御信号の1フィールド内の書込サンプル数に基づいて変調することにより、再生手段から再生される映像信号の転送速度をその映像ソースの走査周波数に合わせて調整できるようにするものである。
【0009】
【発明の実施の形態】
図1は本発明による映像信号再生装置の特に時間軸補正回路(TBC)の部分を中心としたブロック図であって、
1は磁気テープが巻回されている回転ドラム、2は前記回転ドラムの回転数をコントロールするための回転サーボ回路、3は再生信号からビデオ信号を復調するための再生信号処理回路、4は再生された映像信号から同期信号として垂直同期信号VD、水平同期信号HD、およびフイールド判別信号等を検出する同期信号分離回路を示す。
同期信号分離回路4から出力される垂直、及び水平同期信号によりPLL回路に同期をかけ、書込クロック信号WCKが書込みクロック信号発生回路10より出力され、A/D変換器5及びアドレスコントロール回路8に対して供給されると共に、この書込みクロック信号WCKに同期してメモリ6に対する書込制御信号WHD、およびWVD信号が形成される。
【0010】
9は各種の基準信号を生成する同期信号発生器、11はメモリ6に記憶された映像データを一定の読み出しクロック信号RCKによって読み出すための読出クロック信号発生器であって、この読出クロック信号発生器11の出力に基づいて読み出し用のアドレス信号RVD、RHDが形成され、メモリ6に記録された再生映像信号をジッタのない状態で順次読み出すと同時に、D/A変換器7において読み出したディジタルデータをアナログ信号に変換している。
そして、アナログ信号に変換された映像信号は次のビデオ信号処理回路20に入力され、映像信号としてモニター等に供給される。
ビデオ信号処理回路は汎用されているものであって、その詳細な説明を省略する。なお、再生映像信号がディジタル処理されている場合は、ディジタル的な信号処理回路を使用すると共に、A/D変換器、D/A変換器等を省略することができることはいうまでもない。
【0011】
記憶手段としては、例えば半導体ラインメモリが使用される。
12は再生手段を構成する回転ドラムにサーボをかけるための制御信号TBCVDを発生するTBCVD発生回路であって、後で述べるように
書込み側のクロックをカウンタ等によって計数し、この計数値で読み出し側のクロック周期で制御信号を変調するようにしている。
【0012】
上記したような、時間軸補正回路は、メモリとしてFIFOタイプの半導体メモリを使用しており、映像信号のライン毎に時間軸の補正をすることも可能であるが、前記したように書込み側のクロックの平均周波数と読み出し側の平均周波数が異なっていると、書込み側のアドレスが読み出し側のアドレスを越える(逆の場合もある)飛び越しによって時間軸補正作用が破綻する。
本発明はこのような問題点をなくすためにドラムにサーボをかけるための基準垂直同期信号として、書込み側のクロックをカウンタ等によって計数し、この計数値で、読み出し側から出力されている基準のTBCVDを変調することにより、ドラムサーボをかけるようにする。
【0013】
図2は本発明の再生装置に適応される時間軸補正回路の読み出し、書込みおよびドラムサーボをかける垂直制御信号TBCVDのタイミングを示したものであり、メモリの書込基準となる書込垂直同期信号WVD、および読み出し基準となる読出垂直同期信号RVDを示している。
又、波形D、およびEは、上記書込基準垂直信号WVD、及び読込基準垂直同期信号RVDの位相を検出するためのダウンウインドウ信号、およびアップウィンドウ信号である。
【0014】
このようなウインドウ信号D、Eを設けておくと、例えば、書込み側の周波数が遅い場合や、書込み時に水平同期信号が脱落して書込みデータが少なくなると、相対的に読み出し側の基準垂直同期信号の周期が長くなる。
そのため、例えばC’に示すように読出し側の基準垂直同期信号がWVDの立ち下がり点T1が、ダウンウインドウ信号Dで検出されることになる。
そして、このような状態がある時間続くと必然的に書込データに対して読み込みタイミングが追いつく状態になり、TBCの動作が破綻するが、本発明の再生装置の場合は、このような場合にドラムサーボ信号となっているTBCVDの周期が短くなるように制御して再生信号の転送速度を高くし(記録系のクロックを高くする)結果的に書込基準垂直同期信号を示す信号B’及びドラムサーボVD信号A’を形成して書込みと読み出しのタイミングが重複しない前の状態になるように制御する。
【0015】
又、ノイズ等により同期分離の誤検出により水平同期信号の数が増加し、その結果書込みクロックの周波数が高くなったときは、逆に読み出し側の読出基準信号がC”に示すように書込垂直同期信号WVDから離れた方向に向かい、その立ち下がり点T2がアップウインドウ信号Eで検出されるようになる。
この状態がある時間続くとTBCVDの周期が長くなるように制御され、記録信号が読み出し信号を飛び越す状態を回避するものである。
【0016】
上記したようなウインドウ信号D、およびEによる読み書きタイミングの接近の検出は、前記TBCVD発生器12に入力される同期信号発生器9より出力されるウインドウ信号D、E及び書込み、読み出しクロック等で形成される制御信号の出力を比較することにより行われ、例えば、1フイールド単位でウインドウ信号によって検出された検出信号をカウンタで計数しながら、そのカウンタ値よってドラムサーボ用のTBCVDの周期が変調されるようにすれば良い。
【0017】
又、書込み、読み出しのタイミングを常にカウンタによって計数しながら、上記したサーボ用のTBCVDの周期を変調することもできる。
例えば前記した図に示すように同期分離された水平同期信号HD、及び垂直同期信号VDを書込クロック発生回路10に入力し、水平同期信号にロックした書込クロック信号WCKを発生すると共に、この書込みクロック信号WCKで同期化されたメモリ書込用の水平制御信号WMHD、及び垂直制御信号WMVD、を形成する。
なお、垂直制御信号WMVDは水平制御信号WMHDをカウントしているHカウンタのハーフH(1ラインのクロックが910の場合は455クロックに対応する)で同期化して出力されるようにしている。
図3はこれらの信号から変調されたTBCVDを形成する回路例を示したもので、メモリ書き込み基準となる垂直制御信号WMVDの間隔を書込クロックを計数するVカウンタ13によりカウントし、このカウント値Nをラッチして比較器14の一方の端子に供給する。
【0018】
TBCVD発生器12は、読み出しクロックRCKをカウントしている読み出しカウンタ15と比較器14、およびフリップフロップ16を備え、読み出しカウンタ15の出力と前記カウント値Nとが等しくなったときに、フリップフロップ16をリセットし、TBCVDの立ち下がり点を決定する。
そしてこの点から所定の期間(通常VDのブランキング期間3H程度)をおいてフリップフロップ16をセットする。
【0019】
上記読み出しカウンタ15によってTBCVDを変調する実施例では、読み出しクロックRCKと書込みクロックWCKの平均的な数が常に一定値となるよるようにTBCVDの周期、つまりドラムの回転数が制御されることになるから、結果的メモリに書き込まれた映像データの書込みスピードと、読み出しスピードの平均値が一致することになる。その結果、例えば、メモリとして小容量のラインメモリ等を使用し、前記したような走査線が異なる映像ソースの映像信号を再生する場合でも、時間軸補正効果が破綻しないという利点がある。
【0020】
なお、微妙な周波数の差の時間蓄積により書込み/読み出しのアドレスの接近がおきたとき、例えばある一定時間連続して両者のアドレスが接近していたとすると、(ジッタによる瞬間的なアドレスの接近と間違えないようにするため)
その差を広げる方向にTBCVDの周期を変えることでマージンを確保すればよい。すなわち書込み側が早い場合はTBCVDの周期を長くし、逆の場合はTBCVDの周期を短くする。
【0021】
上記TBCVD変調回路例は、ドラムサーボ用のTBCVDの間隔をクロックで計数するようにしたが、ライン単位でメモリをインクリメントしながらTBCを行う構成を取った場合、水平同期信号の検出ミスが生じるとそのラインの信号を書込めない場合が生じる。この時は書込みと読み出しのクロックの平均周波数が同じでも、リード/ライトのアドレスの接近が生じ、特に再生装置のスイッチングポジションの付近で不連続になる可能性が多い。
その時の対応として、図4に示すように書込ラインカウンタ17と、読出ラインカウンタ18、および、例えば5ラインのハーフHラッチ回路19を設け、書込み側で水平同期信号が変化(脱落、増加)したときにも、対応できるようにしても良い。
【0022】
5ラインのハーフHラッチ回路19を管理する書込ラインカウンタ17(WMHDでインクリメントされる)の値に応じてハーフHラッチ回路19に入力されている書込み垂直同期信号WMVDをハーフH毎にその極性(H、L)を蓄えておく。1ラインについてハーフH毎にサンプリングすることになるから、図5に示すように1−A(ラインNo1の前半)、1ーB(ラインNo1の後半)のように二つのラッチが各ライン毎に必要になる。
このWMVD信号のラッチ信号をある基準位相で定められた読み出し側のラインカウンタ18(例えば初期位相が2H遅れている)のハーフH信号(RHALFH)に応じて読み出すと、図5に示すように映像信号に同期した読み出し垂直同期信号(RVD)を出力することができる。
そして、このRVD信号を前記TBCVD発生器に与えることにより、ハーフH単位でTBCVDの変調が可能になる。
【0023】
図6は書込み側の水平同期信号WMHDが欠落して1V内の映像信号が基準より少なくなった場合の動作例を示している。すなわち1V内の水平同期信号が少なくなった場合に対応する。
この例のように、WMHDの立ち下がりの直前(欠落)の部分でWMHD信号が抜けると、書込みラインカウンタ17はインクリメントができない。そのためメモリにはこのラインの信号を書込むことができない。したがって、読み出し側で見た場合は欠落前では2H遅れの信号が読み出されていたものが、欠落後は1H遅れで読み出されていることになる。そして読み出された垂直同期信号RVDは基準の長さより1H短くなっているので、この信号をTBCVD発生器に与えることによりTBCVDの変調を行うことができる。
【0024】
なお、図4のハーフHラッチ回路19で1−A、2ーA、3−A、4−A、5−Aはフイールド判別信号FLDの前半(A)をラッチし、1ーB、2ーB、3ーB、4ーB、5ーBはフイールド判別信号の後半(B)をラッチするから、このハーフHラッチ回路によって書込みラインのA、Bを指定し、読み出しラインのA、Bを指定することもできる。
【0025】
【発明の効果】
以上説明したように、本発明の映像信号再生装置は、再生された映像信号のジッタを除去する時間軸補正回路の読み出し側基準信号を、書込み側の同期信号によって変調し、この変調された垂直同期信号によって映像信号を再生する再生手段の回転制御を行うようにしているから、映像信号が標準のテレビ信号と異なる走査周波数を有している場合でも、再生時に生じるジッタ成分を時間軸補正回路によって修正するように、適性な書込み及び読み出しが行われることになる。
【0026】
又、再生映像信号の信号の劣化によって水平同期信号が欠落したり、再生映像信号のノイズ等によって水平走査線の数に変動が生じる場合でも、時間軸を修正するためのメモリに対する書込みタイミング、及び読み出しタイミングに飛び越しが発生することを防止することができるというが利点がある。
【図面の簡単な説明】
【図1】本発明の映像信号再生装置の主要部を示すブロック図である。
【図2】本発明による時間軸補正の概要を示す説明波形図である。
【図3】TBCVDの変調回路例を示すブロック図である。
【図4】TBCVDの変調をハーフHラインカウンタで行うための回路例を示す。
【図5】ハーフHラインカウンタで書込み垂直同期信号をラッチし、それを読み出すときの説明波形図である。
【図6】図5の場合で水平同期信号に欠落が生じたときに説明波形図である。
【図7】TBCにおいて読み出しと書込みのタイミングに飛び越しが生じないときの説明図である。
【図8】TBCにおいて読み出しと書込みのタイミングに飛び越しがおきる場合の説明図である。
【符号の説明】
1 回点ドラム 2 回転サーボ回路、3 再生信号処理回路、4 同期信号分離回路、6 メモリ、12 TBCVD発生回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a video signal reproducing apparatus for reproducing a video signal recorded in at least one field unit, and more particularly to a reproducing means using a VTR using a magnetic tape or the like as a recording medium or a disk-shaped recording medium. The present invention relates to a useful video signal reproducing apparatus and method.
[0002]
[Prior art]
In the case of an apparatus that records or reproduces a video signal, the time axis of the reproduced signal generally varies depending on its mechanical accuracy. For example, in the case of a VTR, there is a problem that a drum rotation speed error or a jitter component is superimposed on a video signal reproduced by tape expansion and contraction, thereby degrading image quality.
Therefore, in order to remove a jitter component that causes fluctuations in the reproduction signal, a TBC circuit (Time Base Corrector) is employed to remove the jitter component of the reproduction video signal so that the output image quality is improved.
[0003]
By the way, in general, when a video signal is supplied to the TBC and a jitter component is removed, predetermined video data is written into a memory, and the data written in the memory is read out with a clock of a fixed period. If the average frequency of the read clock frequency and the average clock frequency of the read system do not match, there is a problem that the write address of the memory overtakes the read address or the read address moves backward to the position of the write address.
[0004]
When such a phenomenon occurs, the function as TBC is lost.
Therefore, the reference synchronization signal (TBCVD) formed from the read clock is fed back as the servo control signal of the rotary drum servo circuit to control the reproduction speed of the video signal so that the time axis is not skipped. It is considered. In addition, when such a servo circuit cannot prevent the jump of the time axis, the TBC read address and the write address are always monitored, and when both addresses are the same or close, the read is performed. In some cases, the address on the side is skipped to a position somewhat away from the address on the writing side, and both of them approach to prevent overtaking.
[0005]
[Problems to be solved by the invention]
By the way, even in the case of TBC as described above, when the horizontal scanning frequency of the video signal recorded on the magnetic tape or the like is different, for example, when playing back the tape storing the contents of the game software, Since the horizontal scanning frequency is 262 or 263 and the video is non-interlaced, the reading clock is set at the interlaced horizontal scanning frequency of 262.5 which is a conventional television signal. When the video signal is generated and read from the memory, the frequency of the write clock is lowered (or increased) by the difference of half H.
Then, since there is always a difference between the clock frequencies of the two, data skips frequently as described above, so that a normal time axis correction operation cannot be performed and the quality of the reproduced image is deteriorated.
[0006]
This point will be described below with reference to FIGS.
The time axis correction circuit as described above uses a FIFO type semiconductor memory as the
That is, as shown in FIG. 7, the reference vertical control signal (drum switch signal) TBCVD supplied to the servo circuit of the rotating drum is formed with a period of 262.5H as a read clock, and the memory write control signal When the WVD is formed so as to write data at the cycle of the clock 262.5 and the reference clock on the read side of the memory read control signal RVD is also set to 262.5H, see FIG. For example, both the field F1 part and the field Fn part over time can be controlled so that the reading side always reads data with a certain time delay from the writing side, and there is almost no skipping. It can be operated.
Although the time difference between the writing side and the reading side depends on the number of memories, it can be set arbitrarily depending on the timing. For example, in the case shown in the figure, the number of line memories is 5 and the time delay difference is 2H.
[0007]
However, when a video signal having one field of 262H is reproduced using the same reproducing apparatus and time axis correction is applied by TBC, for example, as shown in FIG. 8, the drum servo has a control signal TBCVD of 262.5H. Although the rotation is controlled in a cycle, the horizontal scanning frequency reproduced within one field period is 262H, and when this signal is written to the memory with the write control signal WVD formed at the write clock frequency of 262H, Since the average frequency of the write clock frequency of the read control signal RVD formed at the read clock frequency of 262.5H is different, as shown in FIG. The time difference decreases with time, and jumps occur.
The present invention has been made based on such a viewpoint, and provides a video signal reproducing apparatus capable of performing stable time base correction even for a video signal deviating from a standard signal.
[0008]
[Means for Solving the Problems]
The video signal reproduction apparatus of the present invention comprises a reproduction means for reproducing a video signal recorded in at least one field unit, a synchronization separation means for separating a synchronization signal of the video signal reproduced from the reproduction means, and the synchronization separation. Write control means for storing the video signal in the recording means based on the output of the means, read control means for reading out the data recorded in the recording means as a reference signal, and timing signals of the read control means Control signal generating means for supplying a control signal for performing rotation servo of the reproducing means based on,
A video reproduced from the reproducing means by modulating the control signal output from the control signal generating means based on the number of write samples in one field of the write control signal output from the write control means. The signal transfer speed can be adjusted in accordance with the scanning frequency of the video source.
[0009]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 is a block diagram of a video signal reproducing apparatus according to the present invention, particularly focusing on a time axis correction circuit (TBC).
1 is a rotating drum on which a magnetic tape is wound, 2 is a rotating servo circuit for controlling the rotational speed of the rotating drum, 3 is a reproduction signal processing circuit for demodulating a video signal from the reproduction signal, and 4 is a
The PLL circuit is synchronized with the vertical and horizontal synchronizing signals output from the synchronizing
[0010]
Then, the video signal converted into an analog signal is input to the next video
The video signal processing circuit is widely used and will not be described in detail. Needless to say, when the reproduced video signal is digitally processed, a digital signal processing circuit can be used, and an A / D converter, a D / A converter, and the like can be omitted.
[0011]
For example, a semiconductor line memory is used as the storage means.
[0012]
The time axis correction circuit as described above uses a FIFO type semiconductor memory as a memory, and can correct the time axis for each line of the video signal. If the average frequency of the clock is different from the average frequency on the reading side, the time axis correction operation is broken by jumping over the address on the writing side (or vice versa).
In the present invention, in order to eliminate such problems, the write side clock is counted by a counter or the like as a reference vertical synchronization signal for servoing the drum, and the reference value output from the read side is counted by this count value. Drum servo is applied by modulating TBCVD.
[0013]
FIG. 2 shows the timing of the vertical control signal TBCVD for applying the read, write and drum servo of the time base correction circuit applied to the reproducing apparatus of the present invention, and the write vertical synchronization signal which becomes the write reference of the memory WVD and read vertical synchronization signal RVD serving as a read reference are shown.
Waveforms D and E are a down window signal and an up window signal for detecting the phases of the write reference vertical signal WVD and the read reference vertical synchronization signal RVD.
[0014]
By providing such window signals D and E, for example, when the write side frequency is slow, or when the horizontal sync signal drops during writing and the write data decreases, the reference vertical sync signal on the read side becomes relatively small. The period of becomes longer.
For this reason, for example, as shown at C ′, the falling point T1 of the reference vertical synchronization signal on the reading side of WVD is detected by the down window signal D.
If such a state continues for a certain period of time, the read timing will inevitably catch up with the write data, and the operation of the TBC will break down. In the case of the reproducing apparatus of the present invention, Control is performed so that the cycle of TBCVD serving as the drum servo signal is shortened to increase the transfer speed of the reproduction signal (increase the clock of the recording system). As a result, the signal B ′ indicating the write reference vertical synchronization signal and The drum servo VD signal A ′ is formed and controlled so that the writing and reading timing are not overlapped.
[0015]
Also, when the number of horizontal sync signals increases due to false detection of sync separation due to noise, etc., and as a result the write clock frequency becomes high, the read side read reference signal is written as indicated by C ″. In the direction away from the vertical synchronizing signal WVD, the falling point T2 is detected by the up window signal E.
If this state continues for a certain period of time, the cycle of TBCVD is controlled to be long, and a state in which the recording signal skips the readout signal is avoided.
[0016]
Detection of the approach of the read / write timing by the window signals D and E as described above is formed by the window signals D and E output from the
[0017]
Also, the servo TBCVD cycle can be modulated while always counting the timing of writing and reading with a counter.
For example, the horizontal synchronization signal HD and the vertical synchronization signal VD that are synchronously separated as shown in the above-described figure are input to the write
Note that the vertical control signal WMVD is output in synchronization with the half H of the H counter that counts the horizontal control signal WMHD (corresponding to 455 clocks when the clock of one line is 910).
FIG. 3 shows an example of a circuit for forming a TBCVD modulated from these signals. The interval of the vertical control signal WMVD serving as a memory write reference is counted by a
[0018]
The
From this point, the flip-
[0019]
In the embodiment in which TBCVD is modulated by the
[0020]
In addition, when the address of writing / reading occurs due to time accumulation of a subtle frequency difference, for example, if both addresses are approaching continuously for a certain period of time, (the instantaneous address approach due to jitter) (In order not to make a mistake)
A margin may be secured by changing the TBCVD cycle in a direction to widen the difference. That is, the TBCVD cycle is lengthened when the writing side is fast, and the TBCVD cycle is shortened when the writing side is reverse.
[0021]
In the above TBCVD modulation circuit example, the drum servo TBCVD interval is counted with a clock. However, when the TBC is performed while incrementing the memory in units of lines, a detection error of the horizontal synchronization signal occurs. There is a case where the signal of the line cannot be written. At this time, even when the average frequency of the write and read clocks is the same, the read / write address approaches, and there is a high possibility of discontinuity particularly near the switching position of the reproducing apparatus.
As a countermeasure at that time, as shown in FIG. 4, a
[0022]
The polarity of the write vertical synchronizing signal WMVD input to the half H latch circuit 19 in accordance with the value of the write line counter 17 (incremented by WMHD) that manages the 5-line half H latch circuit 19 for each half H (H, L) is stored. Since one line is sampled every half H, as shown in FIG. 5, two latches such as 1-A (first half of line No. 1) and 1-B (second half of line No. 1) are provided for each line. I need it.
When the latch signal of the WMVD signal is read according to the half-H signal (RHALFH) of the
By applying this RVD signal to the TBCVD generator, TBCVD can be modulated in half H units.
[0023]
FIG. 6 shows an operation example in the case where the horizontal synchronization signal WMHD on the writing side is missing and the video signal within 1V becomes less than the reference. That is, it corresponds to the case where the horizontal synchronizing signal within 1V is reduced.
As in this example, if the WMHD signal is lost immediately before (falling) the WMHD falls, the
[0024]
In the half-H latch circuit 19 of FIG. 4, 1-A, 2-A, 3-A, 4-A, 5-A latch the first half (A) of the field discrimination signal FLD, and 1-B, 2- B, 3-B, 4-B, 5-B latch the second half (B) of the field discrimination signal, so this half-H latch circuit specifies A and B for the write line, and A and B for the read line. It can also be specified.
[0025]
【The invention's effect】
As described above, the video signal reproducing apparatus of the present invention modulates the read-side reference signal of the time axis correction circuit for removing the jitter of the reproduced video signal by the write-side synchronization signal, and this modulated vertical signal. Since the rotation control of the reproducing means for reproducing the video signal by the synchronization signal is performed, even when the video signal has a scanning frequency different from that of the standard television signal, the jitter component generated at the time of reproduction is corrected by the time axis correction circuit. As a result, proper writing and reading will be performed.
[0026]
In addition, even when the horizontal sync signal is lost due to signal degradation of the reproduced video signal or the number of horizontal scanning lines varies due to noise of the reproduced video signal, the write timing to the memory for correcting the time axis, and There is an advantage in that it is possible to prevent jumping in the read timing.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a main part of a video signal reproduction apparatus of the present invention.
FIG. 2 is an explanatory waveform diagram showing an outline of time axis correction according to the present invention.
FIG. 3 is a block diagram showing an example of a TBCVD modulation circuit.
FIG. 4 shows an example of a circuit for performing TBCVD modulation with a half-H line counter.
FIG. 5 is an explanatory waveform diagram when a write vertical synchronization signal is latched and read by a half H line counter.
FIG. 6 is an explanatory waveform diagram in the case of FIG. 5 when a horizontal synchronization signal is lost.
FIG. 7 is an explanatory diagram when no jump occurs between read and write timings in TBC.
FIG. 8 is an explanatory diagram when a jump occurs between read and write timings in TBC.
[Explanation of symbols]
1-
Claims (4)
上記再生手段から再生された映像信号の同期信号を分離する同期分離手段と、 上記同期分離手段の出力に基づいて上記映像信号を記憶手段に記憶するための書込制御手段と、
上記記憶手段に記録されたデータを基準の信号で読み出す読出制御手段と、
上記読出制御手段のタイミング信号に基づいて上記再生手段の回転サーボを行う制御信号を供給する制御信号発生手段とを備え、
上記制御信号発生手段から出力された上記制御信号を、上記書込制御手段より出力される書込制御信号の1フィールド内の書込サンプル数に基づいて変調することを特徴とする映像信号再生装置。Playback means for playing back video signals recorded in units of at least one field;
Synchronization separation means for separating the synchronization signal of the video signal reproduced from the reproduction means; write control means for storing the video signal in the storage means based on the output of the synchronization separation means;
Read control means for reading out data recorded in the storage means with a reference signal;
Control signal generating means for supplying a control signal for performing rotation servo of the reproducing means based on the timing signal of the reading control means,
A video signal reproducing apparatus for modulating the control signal output from the control signal generating means based on the number of write samples in one field of the write control signal output from the write control means .
上記映像信号を再生する再生手段の回転制御が、上記記憶手段にデータを書込む記録制御信号の1フィールド内の書込サンプル数に対応してコントロールされていることを特徴とする映像信号再生方法。The video signal recorded in at least one field is continuously reproduced from the recording medium, the reproduced video signal is written to the storage means with reference to the synchronization signal, and the video signal is read from the storage means by the reference read signal. In the video signal playback method to read out ,
A video signal reproduction method characterized in that the rotation control of the reproduction means for reproducing the video signal is controlled in accordance with the number of write samples in one field of a recording control signal for writing data in the storage means. .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07935696A JP3613883B2 (en) | 1996-03-08 | 1996-03-08 | Video signal reproducing apparatus and reproducing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07935696A JP3613883B2 (en) | 1996-03-08 | 1996-03-08 | Video signal reproducing apparatus and reproducing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09247606A JPH09247606A (en) | 1997-09-19 |
JP3613883B2 true JP3613883B2 (en) | 2005-01-26 |
Family
ID=13687627
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP07935696A Expired - Fee Related JP3613883B2 (en) | 1996-03-08 | 1996-03-08 | Video signal reproducing apparatus and reproducing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3613883B2 (en) |
-
1996
- 1996-03-08 JP JP07935696A patent/JP3613883B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09247606A (en) | 1997-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH084336B2 (en) | Skew-distortion remover | |
US5138503A (en) | Field or frame recording method and apparatus for an electronic still camera | |
US5461487A (en) | Video playback device capable of removing time base errors from video signals | |
JP2757505B2 (en) | Time axis correction device | |
US5280396A (en) | Video signal processing apparatus for correcting time base of video signal | |
JP3613883B2 (en) | Video signal reproducing apparatus and reproducing method thereof | |
US5245482A (en) | Magnetic recording/reproducing apparatus with skew correction | |
JPS5989085A (en) | Reproducer of digital television signal | |
US5502572A (en) | Variable speed video signal reproducing apparatus | |
JP3173128B2 (en) | Time axis fluctuation correction circuit | |
JP2697108B2 (en) | Magnetic recording / reproducing device | |
JPH0232834B2 (en) | ||
JPS59221186A (en) | Time axis correcting device | |
JPS6123485A (en) | Time axis correcting device | |
JP3079629B2 (en) | Signal processing device | |
KR100618290B1 (en) | Data transmission apparatus and data transmission method | |
JPS60160276A (en) | Video signal processing unit | |
JP2001136493A (en) | Video signal processor | |
KR19980024600A (en) | How to change image signal playback time | |
JPH03789Y2 (en) | ||
JP2707745B2 (en) | Video special playback device | |
JP3225809B2 (en) | Variable speed playback device | |
JPH0546756B2 (en) | ||
JPH01305785A (en) | Jitter correction device | |
JP2000341625A (en) | Device and method for recording digital information signal |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040323 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040514 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041012 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041025 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071112 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |