JPH07235636A - 半導体装置及びその積層構造体 - Google Patents
半導体装置及びその積層構造体Info
- Publication number
- JPH07235636A JPH07235636A JP6022770A JP2277094A JPH07235636A JP H07235636 A JPH07235636 A JP H07235636A JP 6022770 A JP6022770 A JP 6022770A JP 2277094 A JP2277094 A JP 2277094A JP H07235636 A JPH07235636 A JP H07235636A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor device
- package
- external
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 本発明は半導体装置及びその積層構造体に関
し、積層して実装する際における位置ずれの問題が無
く、また、実装効率を上げられることを目的とする。 【構成】 ICパッケージ13の外部リード20には、
貫通穴20aが形成されている。ICパッケージ12の
外部リード18には、貫通リード部18bが形成されて
いる。ICパッケージ13の樹脂部15の上面15cに
ICパッケージ12の下面15dを合わせて積層する際
に、貫通リード部18bがICパッケージ13の外部リ
ード19の貫通穴20aに貫通して接続される。また貫
通リード部18bの先端部18b1 は、基板21の導体
パターンに接続される。
し、積層して実装する際における位置ずれの問題が無
く、また、実装効率を上げられることを目的とする。 【構成】 ICパッケージ13の外部リード20には、
貫通穴20aが形成されている。ICパッケージ12の
外部リード18には、貫通リード部18bが形成されて
いる。ICパッケージ13の樹脂部15の上面15cに
ICパッケージ12の下面15dを合わせて積層する際
に、貫通リード部18bがICパッケージ13の外部リ
ード19の貫通穴20aに貫通して接続される。また貫
通リード部18bの先端部18b1 は、基板21の導体
パターンに接続される。
Description
【0001】
【産業上の利用分野】本発明は半導体装置及びその積層
構造体に係り、特に、積層して実装されるICパッケー
ジに関する。
構造体に係り、特に、積層して実装されるICパッケー
ジに関する。
【0002】近年、電子機器類の多機能化、メモリの大
容量化等に伴い、ICパッケージをいかに実装していく
かが問題となっている。2次元実装においては、基板に
よって実装面積に限界が生じるため、3次元に積み重ね
て実装して実装効率を上げることが行われている。この
ように積層して実装されるICパッケージでは、容易に
積層して実装できることが必要とされている。
容量化等に伴い、ICパッケージをいかに実装していく
かが問題となっている。2次元実装においては、基板に
よって実装面積に限界が生じるため、3次元に積み重ね
て実装して実装効率を上げることが行われている。この
ように積層して実装されるICパッケージでは、容易に
積層して実装できることが必要とされている。
【0003】
【従来の技術】従来、高密度実装のために、フラットパ
ッケージ等のICパッケージを積層して実装することが
行われている。
ッケージ等のICパッケージを積層して実装することが
行われている。
【0004】図17は、従来の一例のICパッケージの
積層構造体121の説明図を示す。図17の例では、樹
脂部125の両側から外部リード127,129が延出
しているICパッケージ122,123を積み重ねて実
装している。下段のICパッケージ123の外部リード
129の肩部に貫通穴129bを設け、上段のICパッ
ケージ122の外部リード127の下端127aを貫通
穴129cに挿入して、外部リード127,129同士
を接続している。外部リード129の下端129aが基
板131の導体部に設けた穴に挿入されて接続されてい
る。3段以上積み重ねる場合は、ICパッケージ122
と同じICパッケージを更に積み重ねていく。
積層構造体121の説明図を示す。図17の例では、樹
脂部125の両側から外部リード127,129が延出
しているICパッケージ122,123を積み重ねて実
装している。下段のICパッケージ123の外部リード
129の肩部に貫通穴129bを設け、上段のICパッ
ケージ122の外部リード127の下端127aを貫通
穴129cに挿入して、外部リード127,129同士
を接続している。外部リード129の下端129aが基
板131の導体部に設けた穴に挿入されて接続されてい
る。3段以上積み重ねる場合は、ICパッケージ122
と同じICパッケージを更に積み重ねていく。
【0005】図18は、従来の別の例のICパッケージ
の積層構造体131の説明図を示す。図18の例では、
樹脂部135の両側から外部リード138,141が延
出しているICパッケージ132,133を積み重ねて
実装している。外部リード138,141には、夫々、
リードコンタクトピン143を貫通させるための貫通穴
138a,141aが設けてある。リードコンタクトピ
ン143が貫通穴138a,141aに貫通することに
より、外部リード138,141同士が接続されてい
る。外部リード141の下端141bは、基板131の
導体部に接続されている。
の積層構造体131の説明図を示す。図18の例では、
樹脂部135の両側から外部リード138,141が延
出しているICパッケージ132,133を積み重ねて
実装している。外部リード138,141には、夫々、
リードコンタクトピン143を貫通させるための貫通穴
138a,141aが設けてある。リードコンタクトピ
ン143が貫通穴138a,141aに貫通することに
より、外部リード138,141同士が接続されてい
る。外部リード141の下端141bは、基板131の
導体部に接続されている。
【0006】3段以上積み重ねる場合は、ICパッケー
ジ132と同じICパッケージを更に積み重ねて、全部
のICパッケージの外部リードを貫通するリードコンタ
クトピンを用いる。
ジ132と同じICパッケージを更に積み重ねて、全部
のICパッケージの外部リードを貫通するリードコンタ
クトピンを用いる。
【0007】図19は、従来の更に別の例のICパッケ
ージの積層構造体151の説明図を示す。図19の例で
は、樹脂部155の両側から外部リード157,158
が延出しているICパッケージ152,153を積み重
ねて実装している。下段のICパッケージ153では、
外部リード158の肩部158bを外側に広くとってあ
る。上段のICパッケージ152の外部リード157の
下端157aが、肩部158bに載せられた状態で、外
部リード157,158同士が接続されている。外部リ
ード158の下端158aは、基板131の導体部に接
続されている。3段以上積み重ねる場合は、同様にし
て、下段の外部リードの肩部に上段の外部リードの下端
を載せていく。
ージの積層構造体151の説明図を示す。図19の例で
は、樹脂部155の両側から外部リード157,158
が延出しているICパッケージ152,153を積み重
ねて実装している。下段のICパッケージ153では、
外部リード158の肩部158bを外側に広くとってあ
る。上段のICパッケージ152の外部リード157の
下端157aが、肩部158bに載せられた状態で、外
部リード157,158同士が接続されている。外部リ
ード158の下端158aは、基板131の導体部に接
続されている。3段以上積み重ねる場合は、同様にし
て、下段の外部リードの肩部に上段の外部リードの下端
を載せていく。
【0008】
【発明が解決しようとする課題】図17に示す従来のI
Cパッケージの積層構造体121では、下段のICパッ
ケージの外部リードに設けた貫通穴に上段のICパッケ
ージの外部リードの下端を挿入してICパッケージを積
み重ねる。このため、外部リードの下端が樹脂部125
側にずれる等、各段で外部リードの位置ずれがあると、
この位置ずれが加算されて、積層構造体全体の位置ずれ
が大きくなるという問題がある。
Cパッケージの積層構造体121では、下段のICパッ
ケージの外部リードに設けた貫通穴に上段のICパッケ
ージの外部リードの下端を挿入してICパッケージを積
み重ねる。このため、外部リードの下端が樹脂部125
側にずれる等、各段で外部リードの位置ずれがあると、
この位置ずれが加算されて、積層構造体全体の位置ずれ
が大きくなるという問題がある。
【0009】図18に示す従来のICパッケージの積層
構造体131では、各段のICパッケージの外部リード
に設けた貫通穴にリードコンタクトピンを貫通させた状
態でICパッケージを積み重ねる。このため、各段で外
部リードの位置ずれにより貫通穴の位置がずれると、リ
ードコンタクトピンを貫通させることが困難になった
り、リードコンタクトピンの下端部の位置が大きくずれ
たりする問題がある。
構造体131では、各段のICパッケージの外部リード
に設けた貫通穴にリードコンタクトピンを貫通させた状
態でICパッケージを積み重ねる。このため、各段で外
部リードの位置ずれにより貫通穴の位置がずれると、リ
ードコンタクトピンを貫通させることが困難になった
り、リードコンタクトピンの下端部の位置が大きくずれ
たりする問題がある。
【0010】図19に示す従来のICパッケージの積層
構造体151では、下段の外部リードの肩部に上段の外
部リードの下端を載せていく。このため、下段の外部リ
ードの肩部を広くとる必要があり、その分実装効率が悪
くなるという問題がある。
構造体151では、下段の外部リードの肩部に上段の外
部リードの下端を載せていく。このため、下段の外部リ
ードの肩部を広くとる必要があり、その分実装効率が悪
くなるという問題がある。
【0011】本発明は、上記の点に鑑みてなされたもの
で、積層して実装する際における位置ずれの問題が無
く、また、実装効率を上げられる半導体装置を提供する
ことを目的とする。
で、積層して実装する際における位置ずれの問題が無
く、また、実装効率を上げられる半導体装置を提供する
ことを目的とする。
【0012】
【課題を解決するための手段】上記課題は、請求項1の
発明では、内部リードで半導体素子に接続されたリード
部材の外部リードが封止用の樹脂部より露出した形状を
有する半導体装置が積層されて基板に実装される半導体
装置の積層構造体において、外部リードに貫通穴を設け
た、1つ又は積層された2つ以上の第1の半導体装置
と、基板から最も離れた位置で上記第1の半導体装置に
積層され、上記第1の半導体装置の外部リードの貫通穴
に貫通して基板まで達し上記第1の半導体装置の外部リ
ード及び基板の導体部に接続される貫通リード部を外部
リードに設けている第2の半導体装置とからなる構成と
することにより解決される。
発明では、内部リードで半導体素子に接続されたリード
部材の外部リードが封止用の樹脂部より露出した形状を
有する半導体装置が積層されて基板に実装される半導体
装置の積層構造体において、外部リードに貫通穴を設け
た、1つ又は積層された2つ以上の第1の半導体装置
と、基板から最も離れた位置で上記第1の半導体装置に
積層され、上記第1の半導体装置の外部リードの貫通穴
に貫通して基板まで達し上記第1の半導体装置の外部リ
ード及び基板の導体部に接続される貫通リード部を外部
リードに設けている第2の半導体装置とからなる構成と
することにより解決される。
【0013】請求項2の発明では、内部リードで半導体
素子に接続されたリード部材が封止用の樹脂部に埋設さ
れた形状を有し、複数個が積層されて基板に実装される
半導体装置において、上記リード部材の上記樹脂部に埋
設されている部分に貫通穴を設け、上記樹脂部を貫通し
て上記貫通穴に通じる案内穴を設けており、上記案内穴
を介して上記貫通穴に貫通する接続用ピンにより、積層
された各半導体装置の上記リード部材同士が接続される
構成とする。
素子に接続されたリード部材が封止用の樹脂部に埋設さ
れた形状を有し、複数個が積層されて基板に実装される
半導体装置において、上記リード部材の上記樹脂部に埋
設されている部分に貫通穴を設け、上記樹脂部を貫通し
て上記貫通穴に通じる案内穴を設けており、上記案内穴
を介して上記貫通穴に貫通する接続用ピンにより、積層
された各半導体装置の上記リード部材同士が接続される
構成とする。
【0014】請求項3の発明では、所定ピッチで配設さ
れている前記リード部材の前記樹脂部に埋設されている
部分に幅広部を千鳥状に設け、前記幅広部に前記貫通穴
を設けた構成とする。
れている前記リード部材の前記樹脂部に埋設されている
部分に幅広部を千鳥状に設け、前記幅広部に前記貫通穴
を設けた構成とする。
【0015】請求項4の発明では、内部リードで半導体
素子に接続されたリード部材の外部リードが封止用の樹
脂部より露出した形状を有し、複数個が積層されて基板
に実装される半導体装置において、上記外部リードの内
部リード側の端部付近に、表面を露出させて上記樹脂部
に埋設されている第1の接続用端子部を設け、上記外部
リードの内部リードから遠い側の端部付近に、第2の接
続用端子部を設け、互いに積層される一方の半導体装置
の第1の接続用端子部と他方の半導体装置の第2の接続
用端子部とが接続される構成とする。
素子に接続されたリード部材の外部リードが封止用の樹
脂部より露出した形状を有し、複数個が積層されて基板
に実装される半導体装置において、上記外部リードの内
部リード側の端部付近に、表面を露出させて上記樹脂部
に埋設されている第1の接続用端子部を設け、上記外部
リードの内部リードから遠い側の端部付近に、第2の接
続用端子部を設け、互いに積層される一方の半導体装置
の第1の接続用端子部と他方の半導体装置の第2の接続
用端子部とが接続される構成とする。
【0016】請求項5の発明では、前記第1の接続用端
子部は、前記リード部材の幅に略等しい幅で前記樹脂部
の縁を切欠いた切欠部の中に配設しており、互いに積層
される一方の半導体装置の第1の接続用端子部が配設さ
れた切欠部に、他方の半導体装置の第2の接続用端子部
が嵌合される構成とする。
子部は、前記リード部材の幅に略等しい幅で前記樹脂部
の縁を切欠いた切欠部の中に配設しており、互いに積層
される一方の半導体装置の第1の接続用端子部が配設さ
れた切欠部に、他方の半導体装置の第2の接続用端子部
が嵌合される構成とする。
【0017】請求項6の発明では、内部リードで半導体
素子に接続されたリード部材の外部リードが封止用の樹
脂部より露出した形状を有する半導体装置が積層されて
基板に実装される半導体装置の積層構造体において、樹
脂部材に固定されており前記各半導体装置の外部リード
を対応する他の半導体装置の外部リード又は基板の導体
部に接続する接続用導体と、上記接続用導体が露出する
ように上記樹脂部材に形成されており上記接続用導体に
接続するために各半導体装置の外部リードが挿入される
窓部とを備えた外部リード接続用部材を設けた構成とす
る。
素子に接続されたリード部材の外部リードが封止用の樹
脂部より露出した形状を有する半導体装置が積層されて
基板に実装される半導体装置の積層構造体において、樹
脂部材に固定されており前記各半導体装置の外部リード
を対応する他の半導体装置の外部リード又は基板の導体
部に接続する接続用導体と、上記接続用導体が露出する
ように上記樹脂部材に形成されており上記接続用導体に
接続するために各半導体装置の外部リードが挿入される
窓部とを備えた外部リード接続用部材を設けた構成とす
る。
【0018】請求項7の発明では、前記外部リード接続
用部材に放熱用部材を配設した構成とする。
用部材に放熱用部材を配設した構成とする。
【0019】
【作用】請求項1の発明では、基板から最も離れた第2
の半導体装置の基板に対する実装位置は、他の第1の半
導体装置の外部リードの位置ずれに左右されない。ま
た、第1の半導体装置の基板に対する実装位置は、貫通
穴に貫通する第1の半導体装置の外部リードの貫通リー
ド部の位置で決まる。このため、積層した構造体全体の
位置ずれは、第1の半導体装置の外部リードの位置ずれ
のみで決まり、位置ずれを小さくすることを可能とす
る。
の半導体装置の基板に対する実装位置は、他の第1の半
導体装置の外部リードの位置ずれに左右されない。ま
た、第1の半導体装置の基板に対する実装位置は、貫通
穴に貫通する第1の半導体装置の外部リードの貫通リー
ド部の位置で決まる。このため、積層した構造体全体の
位置ずれは、第1の半導体装置の外部リードの位置ずれ
のみで決まり、位置ずれを小さくすることを可能とす
る。
【0020】請求項2の発明では、形状の変化、位置ず
れが起きにくい樹脂部に埋設されているリード部材の部
分に貫通穴を設け、接続用ピンを貫通穴に貫通させて各
段のリード部材同士を接続する。このため、従来の積層
構造と異なり各段での貫通穴の位置ずれにより接続用ピ
ンを貫通させることが困難になることを無くすことを可
能とし、また、案内穴により接続用ピンの位置が案内さ
れるため、接続用ピンを容易に貫通穴に貫通させること
を可能とする。
れが起きにくい樹脂部に埋設されているリード部材の部
分に貫通穴を設け、接続用ピンを貫通穴に貫通させて各
段のリード部材同士を接続する。このため、従来の積層
構造と異なり各段での貫通穴の位置ずれにより接続用ピ
ンを貫通させることが困難になることを無くすことを可
能とし、また、案内穴により接続用ピンの位置が案内さ
れるため、接続用ピンを容易に貫通穴に貫通させること
を可能とする。
【0021】請求項3の発明では、幅広部に貫通穴を設
けているため、リード部材の強度を高めることを可能と
する。
けているため、リード部材の強度を高めることを可能と
する。
【0022】請求項4の発明では、内部リード側の端部
付近に樹脂部から表面を露出させて設けた第1の接続用
端子部と第1の接続用端子部に接続される第2の接続用
端子部により、積層される各段の外部リード同士が接続
される。このため、従来の積層構造体と異なり下段の外
部リードの肩部を広くとる必要が無く、その分実装効率
を上げることを可能とする。
付近に樹脂部から表面を露出させて設けた第1の接続用
端子部と第1の接続用端子部に接続される第2の接続用
端子部により、積層される各段の外部リード同士が接続
される。このため、従来の積層構造体と異なり下段の外
部リードの肩部を広くとる必要が無く、その分実装効率
を上げることを可能とする。
【0023】請求項5の発明では、下段の半導体装置の
切欠部に上段の半導体装置の外部リードの第2の接続用
端子部を嵌合させるだけで位置決めができ、積層する場
合に、容易に位置合わせを行うことを可能とする。
切欠部に上段の半導体装置の外部リードの第2の接続用
端子部を嵌合させるだけで位置決めができ、積層する場
合に、容易に位置合わせを行うことを可能とする。
【0024】請求項6の発明では、各段の半導体装置の
外部リードを接続するのに、プリント基板に比べて安価
な、接続用導体を樹脂部材で固定した外部リード接続用
部材を用いている。このため、半導体装置の積層構造体
のコストを低減することを可能とする。
外部リードを接続するのに、プリント基板に比べて安価
な、接続用導体を樹脂部材で固定した外部リード接続用
部材を用いている。このため、半導体装置の積層構造体
のコストを低減することを可能とする。
【0025】請求項7の発明では、外部リード接続用部
材に放熱用部材を配設したため、、極めて良好な放熱特
性を実現することを可能とする。
材に放熱用部材を配設したため、、極めて良好な放熱特
性を実現することを可能とする。
【0026】
【実施例】図1は、本発明の第1実施例のICパッケー
ジの積層構造体11の斜視図を示し、図2は側面図を示
す。第1実施例では、図3、図4に示す第1の半導体装
置であるICパッケージ13と第2の半導体装置である
ICパッケージ12を積み重ねて実装している。第1の
半導体装置であるICパッケージ13は、最上段以外に
配設され、第2の半導体装置であるICパッケージ12
は、基板21から最も離れた最上段に配設される。図1
では、ICパッケージ12、13の2個を積層した例
で、ICパッケージ13は基板21に対向して配設され
ている。
ジの積層構造体11の斜視図を示し、図2は側面図を示
す。第1実施例では、図3、図4に示す第1の半導体装
置であるICパッケージ13と第2の半導体装置である
ICパッケージ12を積み重ねて実装している。第1の
半導体装置であるICパッケージ13は、最上段以外に
配設され、第2の半導体装置であるICパッケージ12
は、基板21から最も離れた最上段に配設される。図1
では、ICパッケージ12、13の2個を積層した例
で、ICパッケージ13は基板21に対向して配設され
ている。
【0027】ICパッケージ13のリードフレーム19
の外部リード20は、樹脂部15の両側面部15a,1
5bから真っ直ぐに延出しており、貫通穴20aが形成
されている。
の外部リード20は、樹脂部15の両側面部15a,1
5bから真っ直ぐに延出しており、貫通穴20aが形成
されている。
【0028】ICパッケージ12のリードフレーム17
の外部リード18は、樹脂部15の両側面部15a,1
5bからL字状に延出しており、幅の広い基部18aの
先に幅の狭い貫通リード部18bが形成されている。
の外部リード18は、樹脂部15の両側面部15a,1
5bからL字状に延出しており、幅の広い基部18aの
先に幅の狭い貫通リード部18bが形成されている。
【0029】図1、図2に示すように、ICパッケージ
13の樹脂部15の上面15cにICパッケージ12の
下面15dを合わせて積層する際に、貫通リード部18
bがICパッケージ13の外部リード19の貫通穴20
aに貫通する。また貫通リード部18bの先端部18b
1 は、基板21の導体パターンに設けた穴に挿入され
る。このように、ICパッケージ12,13が積層され
た状態で、貫通穴20a部分で、貫通リード部18bが
外部リード20に接合され、また貫通リード部18bの
先端部18b1 は、基板21の導体パターンに半田等で
接合される。
13の樹脂部15の上面15cにICパッケージ12の
下面15dを合わせて積層する際に、貫通リード部18
bがICパッケージ13の外部リード19の貫通穴20
aに貫通する。また貫通リード部18bの先端部18b
1 は、基板21の導体パターンに設けた穴に挿入され
る。このように、ICパッケージ12,13が積層され
た状態で、貫通穴20a部分で、貫通リード部18bが
外部リード20に接合され、また貫通リード部18bの
先端部18b1 は、基板21の導体パターンに半田等で
接合される。
【0030】3個以上のICパッケージを積層する場合
は、ICパッケージ13を複数個積層してその上に、I
Cパッケージ13を積み重ねる。この場合、ICパッケ
ージ13の貫通リード部18bの長さを、基板21まで
達する長さにする。
は、ICパッケージ13を複数個積層してその上に、I
Cパッケージ13を積み重ねる。この場合、ICパッケ
ージ13の貫通リード部18bの長さを、基板21まで
達する長さにする。
【0031】第1実施例では、最上段のICパッケージ
12の基板21に対する実装位置は、他のICパッケー
ジ12の外部リード20の位置ずれに左右されずに、外
部リード18の位置のみで決まる。また、ICパッケー
ジ13の基板21に対する実装位置は、貫通穴20aに
貫通するICパッケージ12の貫通リード部18の位置
で決まる。
12の基板21に対する実装位置は、他のICパッケー
ジ12の外部リード20の位置ずれに左右されずに、外
部リード18の位置のみで決まる。また、ICパッケー
ジ13の基板21に対する実装位置は、貫通穴20aに
貫通するICパッケージ12の貫通リード部18の位置
で決まる。
【0032】このため、積層した構造体11全体の位置
ずれは、最上段のICパッケージ13の外部リード18
の位置ずれのみで決まり、位置ずれを小さくすることが
できる。従って、図17に示した従来の積層構造体と異
なり、各段の外部リードの位置ずれが加算されて積層構
造体全体の位置ずれが大きくなるという問題を解消する
ことができる。
ずれは、最上段のICパッケージ13の外部リード18
の位置ずれのみで決まり、位置ずれを小さくすることが
できる。従って、図17に示した従来の積層構造体と異
なり、各段の外部リードの位置ずれが加算されて積層構
造体全体の位置ずれが大きくなるという問題を解消する
ことができる。
【0033】図5は、本発明の第2実施例のICパッケ
ージの積層構造体31の斜視図を示し、図6は側面から
見た断面図を示す。第2実施例では、図7、図8に示す
ICパッケージ32とICパッケージ33を積み重ねて
実装している。
ージの積層構造体31の斜視図を示し、図6は側面から
見た断面図を示す。第2実施例では、図7、図8に示す
ICパッケージ32とICパッケージ33を積み重ねて
実装している。
【0034】ICパッケージ33のリードフレーム41
の外部リード43は、樹脂部35の両側面部35a,3
5bからクランク状に延出しており、基板21の導体パ
ターンに接続される先端部43aが形成されている。
の外部リード43は、樹脂部35の両側面部35a,3
5bからクランク状に延出しており、基板21の導体パ
ターンに接続される先端部43aが形成されている。
【0035】リードフレーム41の内部リード42は、
ワイヤ48で半導体素子47に接続されている。また、
内部リード42には、貫通穴42aが形成されている。
樹脂部35には、樹脂部35を上下に貫通して貫通穴4
2aに通じる案内穴45が形成されている。
ワイヤ48で半導体素子47に接続されている。また、
内部リード42には、貫通穴42aが形成されている。
樹脂部35には、樹脂部35を上下に貫通して貫通穴4
2aに通じる案内穴45が形成されている。
【0036】ICパッケージ32は、外部リード39を
除き、ICパッケージ33と同様の構造である。ICパ
ッケージ32のリードフレーム37の外部リード39
は、樹脂部35の両側面部35a,35bから真っ直ぐ
に延出している。
除き、ICパッケージ33と同様の構造である。ICパ
ッケージ32のリードフレーム37の外部リード39
は、樹脂部35の両側面部35a,35bから真っ直ぐ
に延出している。
【0037】リードフレーム37の内部リード38は、
ワイヤ48で半導体素子47に接続されている。また、
内部リード38には、貫通穴38aが形成されており、
樹脂部35には、樹脂部35を上下に貫通して貫通穴3
8aに通じる案内穴40が形成されている。
ワイヤ48で半導体素子47に接続されている。また、
内部リード38には、貫通穴38aが形成されており、
樹脂部35には、樹脂部35を上下に貫通して貫通穴3
8aに通じる案内穴40が形成されている。
【0038】図5、図6に示すように、ICパッケージ
33の樹脂部35の上面35cにICパッケージ32の
下面35dを合わせて積層される。この際、ICパッケ
ージ33の案内穴45と、ICパッケージ32の案内穴
40の位置が合うように位置決めされる。このように積
層された状態で、リードコンタクトピン51(接続用ピ
ン)が案内穴40,45を介して貫通穴38a,42a
に貫通される。リードコンタクトピン51は、貫通穴3
8a部分で内部リード38に接続され、貫通穴42a部
分で内部リード42に接続される。また外部リード43
の先端部43aは、基板21の導体パターンに接合され
る。
33の樹脂部35の上面35cにICパッケージ32の
下面35dを合わせて積層される。この際、ICパッケ
ージ33の案内穴45と、ICパッケージ32の案内穴
40の位置が合うように位置決めされる。このように積
層された状態で、リードコンタクトピン51(接続用ピ
ン)が案内穴40,45を介して貫通穴38a,42a
に貫通される。リードコンタクトピン51は、貫通穴3
8a部分で内部リード38に接続され、貫通穴42a部
分で内部リード42に接続される。また外部リード43
の先端部43aは、基板21の導体パターンに接合され
る。
【0039】3個以上のICパッケージを積層する場合
は、ICパッケージ33の上に、ICパッケージ32を
複数個積み重ねる。この場合、積み重ねるICパッケー
ジ32の数に応じて、リードコンタクトピン51の長さ
を設定する。
は、ICパッケージ33の上に、ICパッケージ32を
複数個積み重ねる。この場合、積み重ねるICパッケー
ジ32の数に応じて、リードコンタクトピン51の長さ
を設定する。
【0040】第2実施例では、形状の変化、位置ずれが
起きにくい内部リード38,42に貫通穴38a,42
aを設け、リードコンタクトピン51をこの貫通穴38
a,42aに貫通させて積層する各段のリードフレーム
37,41同士を接続する。このため、図18に示した
従来の積層構造と異なり、各段での外部リードに設けた
貫通穴の位置ずれによりリードコンタクトピンを貫通さ
せることが困難になることがない。
起きにくい内部リード38,42に貫通穴38a,42
aを設け、リードコンタクトピン51をこの貫通穴38
a,42aに貫通させて積層する各段のリードフレーム
37,41同士を接続する。このため、図18に示した
従来の積層構造と異なり、各段での外部リードに設けた
貫通穴の位置ずれによりリードコンタクトピンを貫通さ
せることが困難になることがない。
【0041】また、案内穴40,45により、リードコ
ンタクトピン51の位置が案内されるため、リードコン
タクトピン51を容易に貫通穴38a,42aに貫通さ
せることができる。
ンタクトピン51の位置が案内されるため、リードコン
タクトピン51を容易に貫通穴38a,42aに貫通さ
せることができる。
【0042】図9は、第3実施例のICパッケージ53
の斜視図を示す。ICパッケージ53は、第2実施例の
ICパッケージ33の変形例である。ICパッケージ5
3では、樹脂部55は、リードフレーム61の下側の下
樹脂部57と上側の上樹脂部56からなる。上樹脂部5
6は、下樹脂部57より幅が狭く、下樹脂部57の両側
の縁に、リード露出部57aが形成されている。
の斜視図を示す。ICパッケージ53は、第2実施例の
ICパッケージ33の変形例である。ICパッケージ5
3では、樹脂部55は、リードフレーム61の下側の下
樹脂部57と上側の上樹脂部56からなる。上樹脂部5
6は、下樹脂部57より幅が狭く、下樹脂部57の両側
の縁に、リード露出部57aが形成されている。
【0043】リードフレーム61の外部リード63は、
樹脂部55の両側のリード露出部57aからクランク状
に延出しており、内部リード側の端部は、表面を露出さ
せた状態でリード露出部57aに埋設されている。この
内部リード側の端部に形成されたリード幅の広い幅広部
63aには、貫通穴64が設けてある。
樹脂部55の両側のリード露出部57aからクランク状
に延出しており、内部リード側の端部は、表面を露出さ
せた状態でリード露出部57aに埋設されている。この
内部リード側の端部に形成されたリード幅の広い幅広部
63aには、貫通穴64が設けてある。
【0044】上記幅広部63aは、リード露出部57a
の外縁と内縁とに、千鳥状に配設されている。
の外縁と内縁とに、千鳥状に配設されている。
【0045】ICパッケージ53は、第2実施例と同様
に積み重ねられて、下樹脂部57に設けた図示しない案
内穴を介して、貫通穴64にリードコトタクトピンが貫
通される。これにより、積層された各段のICパッケー
ジ53のリードフレーム61同士が接続される。
に積み重ねられて、下樹脂部57に設けた図示しない案
内穴を介して、貫通穴64にリードコトタクトピンが貫
通される。これにより、積層された各段のICパッケー
ジ53のリードフレーム61同士が接続される。
【0046】図9の例では、リード幅の広い幅広部63
aに貫通穴64を設けているため、リードピッチが狭い
場合でも、リードフレーム61の強度を十分に取ること
ができる。
aに貫通穴64を設けているため、リードピッチが狭い
場合でも、リードフレーム61の強度を十分に取ること
ができる。
【0047】図10は、本発明の第4実施例のICパッ
ケージの積層構造体71の斜視図を示し、図11は側面
図を示す。第4実施例では、図12に示すICパッケー
ジ72を積み重ねて実装している。
ケージの積層構造体71の斜視図を示し、図11は側面
図を示す。第4実施例では、図12に示すICパッケー
ジ72を積み重ねて実装している。
【0048】ICパッケージ72では、樹脂部75は、
リードフレーム79の下側の下樹脂部77と上側の上樹
脂部76からなる。上樹脂部76は、下樹脂部77より
幅が狭く、下樹脂部77の両側の縁に、リード露出部7
7aが形成されている。
リードフレーム79の下側の下樹脂部77と上側の上樹
脂部76からなる。上樹脂部76は、下樹脂部77より
幅が狭く、下樹脂部77の両側の縁に、リード露出部7
7aが形成されている。
【0049】リードフレーム79の外部リード80は、
樹脂部75の両側のリード露出部77aから略コの字状
に延出している。外部リード80の内部リード側の端部
には、表面を露出させた状態でリード露出部77aに埋
設されている端子部80a(第1の接続用端子部)が形
成されている。
樹脂部75の両側のリード露出部77aから略コの字状
に延出している。外部リード80の内部リード側の端部
には、表面を露出させた状態でリード露出部77aに埋
設されている端子部80a(第1の接続用端子部)が形
成されている。
【0050】外部リード80の内部リードから遠い側の
端部には、幾分湾曲した端子部80b(第2の接続用端
子部)が形成されている。端子部80bは、下樹脂部7
7の下面77bに設けた凸部77cにより、上下方向の
位置を決められている。
端部には、幾分湾曲した端子部80b(第2の接続用端
子部)が形成されている。端子部80bは、下樹脂部7
7の下面77bに設けた凸部77cにより、上下方向の
位置を決められている。
【0051】図10、図11に示すように、ICパッケ
ージ72の上樹脂部76の上面76aに積み重ねるIC
パッケージ72の下樹脂部77の下面77bを合わせて
積層される。この際、下側のICパッケージ72の外部
リード80の端子部80aに、上側のICパッケージ7
2の外部リード80の対応する端子部80bが接触する
ように位置決めされる。このように積層された状態で、
下側のICパッケージ72の端子部80aと上側のIC
パッケージ72の端子部80bとが、半田等で接合され
る。また、最下段のICパッケージ72の端子部80b
が、基板21の導体パターンに接合される。
ージ72の上樹脂部76の上面76aに積み重ねるIC
パッケージ72の下樹脂部77の下面77bを合わせて
積層される。この際、下側のICパッケージ72の外部
リード80の端子部80aに、上側のICパッケージ7
2の外部リード80の対応する端子部80bが接触する
ように位置決めされる。このように積層された状態で、
下側のICパッケージ72の端子部80aと上側のIC
パッケージ72の端子部80bとが、半田等で接合され
る。また、最下段のICパッケージ72の端子部80b
が、基板21の導体パターンに接合される。
【0052】なお、積み重ねるICパッケージ72の個
数は、2個に限られず、3個以上のICパッケージ72
を積層することもできる。
数は、2個に限られず、3個以上のICパッケージ72
を積層することもできる。
【0053】第4実施例のICパッケージ72では、リ
ード露出部77aに設けた端子部80aと下樹脂部77
の裏面に設けた端子部80bにより、積層される各段の
外部リード80同士が接続される。このため、図19に
示す従来の積層構造体と異なり下段の外部リードの肩部
を広くとる必要が無く、その分実装効率を上げることが
できる。
ード露出部77aに設けた端子部80aと下樹脂部77
の裏面に設けた端子部80bにより、積層される各段の
外部リード80同士が接続される。このため、図19に
示す従来の積層構造体と異なり下段の外部リードの肩部
を広くとる必要が無く、その分実装効率を上げることが
できる。
【0054】なお、基板21に載置される最下段のIC
パッケージ72では、端子部80bが外側に延出する形
状としてもよい。
パッケージ72では、端子部80bが外側に延出する形
状としてもよい。
【0055】図13(A)は、本発明の第5実施例のI
Cパッケージの積層構造体91の上面図を示し、図13
(B)は図13(A)のD方向を見た側面図を示し、図
13(C)は、図13(A)のE方向を見た側面図を示
す。第5実施例では、図13(C)に示すICパッケー
ジ92,93を積み重ねて実装している。
Cパッケージの積層構造体91の上面図を示し、図13
(B)は図13(A)のD方向を見た側面図を示し、図
13(C)は、図13(A)のE方向を見た側面図を示
す。第5実施例では、図13(C)に示すICパッケー
ジ92,93を積み重ねて実装している。
【0056】ICパッケージ92では、リードフレーム
96の外部リード97は、樹脂部95の両側から略コの
字状に延出している。各外部リード97ごとに、外部リ
ード97の幅に略等しい幅で樹脂部95の縁を切欠いた
切欠部95e(図13中斜線部)が設けてあり、切欠部
95eの底部に、外部リード97の端子部97a(第1
の接続用端子部)が表面を露出させている。外部リード
97の内部リードから遠い側の端部には、端子部97b
(第2の接続用端子部)が形成されている。
96の外部リード97は、樹脂部95の両側から略コの
字状に延出している。各外部リード97ごとに、外部リ
ード97の幅に略等しい幅で樹脂部95の縁を切欠いた
切欠部95e(図13中斜線部)が設けてあり、切欠部
95eの底部に、外部リード97の端子部97a(第1
の接続用端子部)が表面を露出させている。外部リード
97の内部リードから遠い側の端部には、端子部97b
(第2の接続用端子部)が形成されている。
【0057】ICパッケージ93では、リードフレーム
98の外部リード99は、樹脂部95の両側からクラン
ク状に延出している。各外部リード99ごとに、外部リ
ード99の幅に略等しい幅で樹脂部95の縁を切欠いた
切欠部95eが設けてあり、切欠部95eの底部に、外
部リード99の端子部99a(第1の接続用端子部)が
表面を露出させている。外部リード99の内部リードか
ら遠い側の端部には、基板21に接続するための端子部
99bが形成されている。
98の外部リード99は、樹脂部95の両側からクラン
ク状に延出している。各外部リード99ごとに、外部リ
ード99の幅に略等しい幅で樹脂部95の縁を切欠いた
切欠部95eが設けてあり、切欠部95eの底部に、外
部リード99の端子部99a(第1の接続用端子部)が
表面を露出させている。外部リード99の内部リードか
ら遠い側の端部には、基板21に接続するための端子部
99bが形成されている。
【0058】図13(B),(C)に示すように、IC
パッケージ93の樹脂部95の上面95cに、積み重ね
るICパッケージ92の樹脂部95の下面95dを合わ
せて積層される。この際、下側のICパッケージ93の
切欠部95eに、上側のICパッケージ92の外部リー
ド97の端子部97bが嵌合し、下側のICパッケージ
93の端子部99aと上側のICパッケージ92の端子
部97bとが接続される。
パッケージ93の樹脂部95の上面95cに、積み重ね
るICパッケージ92の樹脂部95の下面95dを合わ
せて積層される。この際、下側のICパッケージ93の
切欠部95eに、上側のICパッケージ92の外部リー
ド97の端子部97bが嵌合し、下側のICパッケージ
93の端子部99aと上側のICパッケージ92の端子
部97bとが接続される。
【0059】第5実施例では、第4実施例同様に、下段
の外部リードの肩部を広くとる必要が無く、その分実装
効率を上げることができる。また、切欠部95eに上段
のICパッケージの外部リード97の端子部97bを嵌
合させるだけで位置決めができ、積層する場合に、容易
に位置合わせを行うことができる。
の外部リードの肩部を広くとる必要が無く、その分実装
効率を上げることができる。また、切欠部95eに上段
のICパッケージの外部リード97の端子部97bを嵌
合させるだけで位置決めができ、積層する場合に、容易
に位置合わせを行うことができる。
【0060】図14は、本発明の第6実施例のICパッ
ケージの積層構造体101の側面図を示す。第6実施例
のICパッケージの積層構造体101は、ICパッケー
ジ102を複数積み重ねて、外部リード接続用部材11
0により各外部リード105を接続した構造である。I
Cパッケージ102の樹脂部103の両側面103a,
103bからは、クランク状の外部リード105が延出
している。下側のICパッケージ102の樹脂部103
の上面103cに、上側のICパッケージ102の樹脂
部103の下面103dを合わせて、積み重ねられる。
ケージの積層構造体101の側面図を示す。第6実施例
のICパッケージの積層構造体101は、ICパッケー
ジ102を複数積み重ねて、外部リード接続用部材11
0により各外部リード105を接続した構造である。I
Cパッケージ102の樹脂部103の両側面103a,
103bからは、クランク状の外部リード105が延出
している。下側のICパッケージ102の樹脂部103
の上面103cに、上側のICパッケージ102の樹脂
部103の下面103dを合わせて、積み重ねられる。
【0061】図15(A),(B)は外部リード接続用
部材110の斜視図を示し、図16(A),(B)は、
外部リード接続用部材110の平面図と側面図を示す。
部材110の斜視図を示し、図16(A),(B)は、
外部リード接続用部材110の平面図と側面図を示す。
【0062】外部リード接続用部材110では、接続用
導体である複数のリードフレーム111が、樹脂部材1
17により固定されて配設されている。リードフレーム
111の下側は、樹脂部材117から突出しており、下
端部113が基板21の導体パターンに設けた穴に挿入
される。
導体である複数のリードフレーム111が、樹脂部材1
17により固定されて配設されている。リードフレーム
111の下側は、樹脂部材117から突出しており、下
端部113が基板21の導体パターンに設けた穴に挿入
される。
【0063】リードフレーム111の上側の樹脂部材1
17内には、接続用リード部112が所定のパターンに
形成されている。樹脂部材117のICパッケージ10
2側の面には、接続用リード部112の所定位置が露出
するように、窓部115a,115bが形成されてい
る。各ICパッケージ102の外部リード105の先端
部105aは、対応する窓部115a又は窓部115b
に挿入されて、定められた接続用リード部112に接触
して接続される。リードフレーム111の接続用リード
部112は、図16(A)に示すように、各外部リード
105の接続先に応じてパターンが決められている。例
えば、リードフレーム111aは、接続用リード部11
2により、各段のICパッケージ102の外部リード1
05を並列に接続するものである。また、リードフレー
ム111bは、接続用リード部112により、特定の段
のICパッケージ102の外部リード105を基板の導
体パターンに接続するものである。
17内には、接続用リード部112が所定のパターンに
形成されている。樹脂部材117のICパッケージ10
2側の面には、接続用リード部112の所定位置が露出
するように、窓部115a,115bが形成されてい
る。各ICパッケージ102の外部リード105の先端
部105aは、対応する窓部115a又は窓部115b
に挿入されて、定められた接続用リード部112に接触
して接続される。リードフレーム111の接続用リード
部112は、図16(A)に示すように、各外部リード
105の接続先に応じてパターンが決められている。例
えば、リードフレーム111aは、接続用リード部11
2により、各段のICパッケージ102の外部リード1
05を並列に接続するものである。また、リードフレー
ム111bは、接続用リード部112により、特定の段
のICパッケージ102の外部リード105を基板の導
体パターンに接続するものである。
【0064】また、他の外部リード又は基板の導体パタ
ーンに接続する必要のない外部リード105が接触する
カ所に対しては、独立のパッド114を設けておく。
ーンに接続する必要のない外部リード105が接触する
カ所に対しては、独立のパッド114を設けておく。
【0065】また、樹脂部材117の外側の面には、各
ICパッケージ102で発生した熱を効率良く放熱する
ための放熱板118が埋め込まれている。
ICパッケージ102で発生した熱を効率良く放熱する
ための放熱板118が埋め込まれている。
【0066】第6実施例では、各段のICパッケージの
外部リード105を接続するのに、従来用いられている
プリント基板ではなく、リードフレーム111を樹脂部
材117で固定した外部リード接続用部材110を用い
ている。リード接続用部材110は、プリント基板に比
べて、安価に製作することができ、積層構造体101の
コストを低減することができる。
外部リード105を接続するのに、従来用いられている
プリント基板ではなく、リードフレーム111を樹脂部
材117で固定した外部リード接続用部材110を用い
ている。リード接続用部材110は、プリント基板に比
べて、安価に製作することができ、積層構造体101の
コストを低減することができる。
【0067】また、放熱板118を容易に設けることが
できるため、極めて良好な放熱特性を実現することがで
きる。
できるため、極めて良好な放熱特性を実現することがで
きる。
【0068】なお、上記各実施例において、ICパッケ
ージとしては、上記のリードフレーム方式に限られず、
TAB(Tape Automated Bondin
g)方式のICパッケージでも可能である。
ージとしては、上記のリードフレーム方式に限られず、
TAB(Tape Automated Bondin
g)方式のICパッケージでも可能である。
【0069】
【発明の効果】上述の如く、請求項1の発明によれば、
基板から最も離れた第2の半導体装置の実装位置は、他
の第1の半導体装置の位置ずれに左右されず、また、第
1の半導体装置の実装位置は、貫通穴に貫通する第1の
半導体装置の貫通リード部の位置で決まるため、積層し
た構造体全体の位置ずれは、第1の半導体装置の外部リ
ードの位置ずれのみで決まり、位置ずれを小さくするこ
とができる特長を有する。
基板から最も離れた第2の半導体装置の実装位置は、他
の第1の半導体装置の位置ずれに左右されず、また、第
1の半導体装置の実装位置は、貫通穴に貫通する第1の
半導体装置の貫通リード部の位置で決まるため、積層し
た構造体全体の位置ずれは、第1の半導体装置の外部リ
ードの位置ずれのみで決まり、位置ずれを小さくするこ
とができる特長を有する。
【0070】請求項2の発明によれば、形状の変化、位
置ずれが起きにくい樹脂部に埋設されているリード部材
の部分に貫通穴を設け、接続用ピンを貫通穴に貫通させ
て各段のリード部材同士を接続するため、従来の積層構
造と異なり各段での貫通穴の位置ずれにより接続用ピン
を貫通させることが困難になることを無くすことがで
き、また、案内穴により接続用ピンの位置が案内される
ため、接続用ピンを容易に貫通穴に貫通させることがで
きる。
置ずれが起きにくい樹脂部に埋設されているリード部材
の部分に貫通穴を設け、接続用ピンを貫通穴に貫通させ
て各段のリード部材同士を接続するため、従来の積層構
造と異なり各段での貫通穴の位置ずれにより接続用ピン
を貫通させることが困難になることを無くすことがで
き、また、案内穴により接続用ピンの位置が案内される
ため、接続用ピンを容易に貫通穴に貫通させることがで
きる。
【0071】請求項3の発明によれば、幅広部に貫通穴
を設けているため、リード部材の強度を高めることがで
きる。
を設けているため、リード部材の強度を高めることがで
きる。
【0072】請求項4の発明によれば、内部リード側の
端部付近に樹脂部から表面を露出させて設けた第1の接
続用端子部と第1の接続用端子部に接続される第2の接
続用端子部により、積層される各段の外部リード同士が
接続されるため、従来の積層構造体と異なり下段の外部
リードの肩部を広くとる必要が無く、その分実装効率を
上げることができる。
端部付近に樹脂部から表面を露出させて設けた第1の接
続用端子部と第1の接続用端子部に接続される第2の接
続用端子部により、積層される各段の外部リード同士が
接続されるため、従来の積層構造体と異なり下段の外部
リードの肩部を広くとる必要が無く、その分実装効率を
上げることができる。
【0073】請求項5の発明によれば、下段の半導体装
置の切欠部に上段の半導体装置の外部リードの第2の接
続用端子部を嵌合させるだけで位置決めができ、積層す
る場合に、容易に位置合わせを行うことができる。
置の切欠部に上段の半導体装置の外部リードの第2の接
続用端子部を嵌合させるだけで位置決めができ、積層す
る場合に、容易に位置合わせを行うことができる。
【0074】請求項6の発明によれば、各段の半導体装
置の外部リードを接続するのに、プリント基板に比べて
安価な、接続用導体を樹脂部材で固定した外部リード接
続用部材を用いている。このため、半導体装置の積層構
造体のコストを低減することができる。
置の外部リードを接続するのに、プリント基板に比べて
安価な、接続用導体を樹脂部材で固定した外部リード接
続用部材を用いている。このため、半導体装置の積層構
造体のコストを低減することができる。
【0075】請求項7の発明によれば、外部リード接続
用部材に放熱用部材を配設したため、極めて良好な放熱
特性を実現することができる。
用部材に放熱用部材を配設したため、極めて良好な放熱
特性を実現することができる。
【図1】本発明の第1実施例のICパッケージの積層構
造体の斜視図である。
造体の斜視図である。
【図2】本発明の第1実施例のICパッケージの積層構
造体の側面図である。
造体の側面図である。
【図3】第1実施例のICパッケージの斜視図である。
【図4】第1実施例のICパッケージの斜視図である。
【図5】本発明の第2実施例のICパッケージの積層構
造体の斜視図である。
造体の斜視図である。
【図6】本発明の第2実施例のICパッケージの積層構
造体の側面から見た断面図である。
造体の側面から見た断面図である。
【図7】第2実施例のICパッケージの斜視図である。
【図8】第2実施例のICパッケージの斜視図である。
【図9】第3実施例のICパッケージの斜視図である。
【図10】本発明の第4実施例のICパッケージの積層
構造体の斜視図である。
構造体の斜視図である。
【図11】本発明の第4実施例のICパッケージの積層
構造体の側面図である。
構造体の側面図である。
【図12】第4実施例のICパッケージの斜視図であ
る。
る。
【図13】本発明の第5実施例のICパッケージの積層
構造体の説明図である。
構造体の説明図である。
【図14】本発明の第6実施例のICパッケージの積層
構造体の側面図である。
構造体の側面図である。
【図15】外部リード接続用部材の斜視図である。
【図16】外部リード接続用部材の平面図と側面図であ
る。
る。
【図17】従来の一例のICパッケージの積層構造体の
説明図である。
説明図である。
【図18】従来の別の例のICパッケージの積層構造体
の説明図である。
の説明図である。
【図19】従来の更に別の例のICパッケージの積層構
造体の説明図である。
造体の説明図である。
11 積層構造体 12,13 ICパッケージ 15 樹脂部 17 リードフレーム 18 外部リード 18a 貫通リード部 19 リードフレーム 20 外部リード 20a 貫通穴 21 基板 31 積層構造体 32,33 ICパッケージ 35 樹脂部 37 リードフレーム 38 内部リード 38a 貫通穴 39 外部リード 41 リードフレーム 42 内部リード 42a 貫通穴 43 外部リード 53 ICパッケージ 55 樹脂部 56 上樹脂部 57 下樹脂部 57a リード露出部 61 リードフレーム 63 外部リード 63a 幅広部 64 貫通穴 71 積層構造体 72 ICパッケージ 75 樹脂部 76 上樹脂部 77 下樹脂部 77a リード露出部 79 リードフレーム 80 外部リード 80a,80b 端子部 91 積層構造体 92,93 ICパッケージ 95 樹脂部 95e 切欠部 96,98リードフレーム 97,99 外部リード 97a,97b 端子部 99a,99b 端子部 101 積層構造体 102 ICパッケージ 103 樹脂部 105 外部リード 110 外部リード接続用部材 111 リードフレーム 115a,115b 窓部
Claims (9)
- 【請求項1】 内部リードで半導体素子に接続されたリ
ード部材(17)の外部リード(18)が封止用の樹脂
部(15)より露出した形状を有する半導体装置(1
2,13)が積層されて基板に実装される半導体装置の
積層構造体において、 外部リード(20)に貫通穴(20a)を設けた、1つ
又は積層された2つ以上の第1の半導体装置(13)
と、 基板から最も離れた位置で上記第1の半導体装置(1
3)に積層され、上記第1の半導体装置(13)の外部
リードの貫通穴(20a)に貫通して基板(21)まで
達し上記第1の半導体装置(13)の外部リード(2
0)及び基板(21)の導体部に接続される貫通リード
部(18b)を外部リード(18)に設けている第2の
半導体装置(12)とからなることを特徴とする半導体
装置の積層構造体。 - 【請求項2】 内部リード(38,42)で半導体素子
(47)に接続されたリード部材(37,41)が封止
用の樹脂部(35)に埋設された形状を有し、複数個が
積層されて基板に実装される半導体装置において、 上記リード部材(37,41)の上記樹脂部(35)に
埋設されている部分に貫通穴(38a,42a)を設
け、 上記樹脂部(35)を貫通して上記貫通穴(38a,4
2a)に通じる案内穴(40,45)を設けており、 上記案内穴(40,45)を介して上記貫通穴(38
a,42a)に貫通する接続用ピン(51)により、積
層された各半導体装置(32,33)の上記リード部材
(37,41)同士が接続されることを特徴とする半導
体装置。 - 【請求項3】 所定ピッチで配設されている前記リード
部材(61)の前記樹脂部(55)に埋設されている部
分に幅広部(63a)を千鳥状に設け、前記幅広部(6
3a)に前記貫通穴(64)を設けたことを特徴とする
請求項2記載の半導体装置。 - 【請求項4】 内部リードで半導体素子に接続されたリ
ード部材(79)の外部リード(80)が封止用の樹脂
部(75)より露出した形状を有し、複数個が積層され
て基板(21)に実装される半導体装置において、 上記外部リード(80)の内部リード側の端部付近に、
表面を露出させて上記樹脂部(75)に埋設されている
第1の接続用端子部(80a)を設け、 上記外部リード(80)の内部リードから遠い側の端部
付近に、第2の接続用端子部(80b)を設け、 互いに積層される一方の半導体装置(72)の第1の接
続用端子部(80a)と他方の半導体装置(72)の第
2の接続用端子部(80b)とが接続されることを特徴
とする半導体装置。 - 【請求項5】 前記第1の接続用端子部(97a)は、
前記リード部材(96)の幅に略等しい幅で前記樹脂部
(95)の縁を切欠いた切欠部(95e)の中に配設し
ており、 互いに積層される一方の半導体装置(93)の第1の接
続用端子部(97a)が配設された切欠部(95e)
に、他方の半導体装置(92)の第2の接続用端子部
(97b)が嵌合されることを特徴とする請求項4記載
の半導体装置。 - 【請求項6】 内部リードで半導体素子に接続されたリ
ード部材の外部リード(105)が封止用の樹脂部(1
03)より露出した形状を有する半導体装置(102)
が積層されて基板(21)に実装される半導体装置の積
層構造体において、 樹脂部材(117)に固定されており前記各半導体装置
(102)の外部リード(105)を対応する他の半導
体装置(102)の外部リード(105)又は基板(2
1)の導体部に接続する接続用導体(111)と、前記
接続用導体(111)が露出するように上記樹脂部材
(117)に形成されており上記接続用導体(111)
に接続するために各半導体装置(102)の外部リード
(105)が挿入される窓部(115a,115b)と
を備えた外部リード接続用部材(110)を設けたこと
を特徴とする半導体装置の積層構造体。 - 【請求項7】 前記外部リード接続用部材(110)に
放熱用部材(118)を配設したことを特徴とする請求
項6記載の半導体装置の積層構造体。 - 【請求項8】 前記リード部材は、テープ部材上に形成
された所定パターンの金属箔リードであることを特徴と
する請求項1又は請求項2又は請求項3又は請求項4又
は請求項5又は請求項6又は請求項7記載の半導体装置
又は半導体装置の積層構造体。 - 【請求項9】 前記リード部材は、所定形状を保持する
リードフレームであることを特徴とする請求項2又は請
求項3又は請求項4又は請求項5又は請求項6又は請求
項7記載の半導体装置又は半導体装置の積層構造体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6022770A JPH07235636A (ja) | 1994-02-21 | 1994-02-21 | 半導体装置及びその積層構造体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6022770A JPH07235636A (ja) | 1994-02-21 | 1994-02-21 | 半導体装置及びその積層構造体 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07235636A true JPH07235636A (ja) | 1995-09-05 |
Family
ID=12091912
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6022770A Withdrawn JPH07235636A (ja) | 1994-02-21 | 1994-02-21 | 半導体装置及びその積層構造体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07235636A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07249736A (ja) * | 1994-03-03 | 1995-09-26 | Samsung Electron Co Ltd | 半導体アセンブリ |
KR100287808B1 (ko) * | 1998-09-04 | 2001-04-16 | 강경석 | 반도체칩의 적층방법 |
KR100293726B1 (ko) * | 1998-07-23 | 2001-07-12 | 강경석 | 적층패키지를위한반도체칩및반도체칩의적층패키지방법 |
KR100393102B1 (ko) * | 2000-12-29 | 2003-07-31 | 앰코 테크놀로지 코리아 주식회사 | 스택형 반도체패키지 |
-
1994
- 1994-02-21 JP JP6022770A patent/JPH07235636A/ja not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07249736A (ja) * | 1994-03-03 | 1995-09-26 | Samsung Electron Co Ltd | 半導体アセンブリ |
KR100293726B1 (ko) * | 1998-07-23 | 2001-07-12 | 강경석 | 적층패키지를위한반도체칩및반도체칩의적층패키지방법 |
KR100287808B1 (ko) * | 1998-09-04 | 2001-04-16 | 강경석 | 반도체칩의 적층방법 |
KR100393102B1 (ko) * | 2000-12-29 | 2003-07-31 | 앰코 테크놀로지 코리아 주식회사 | 스택형 반도체패키지 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5343366A (en) | Packages for stacked integrated circuit chip cubes | |
AU690920B2 (en) | Multi-chip module | |
US7372131B2 (en) | Routing element for use in semiconductor device assemblies | |
US6180881B1 (en) | Chip stack and method of making same | |
EP0627766B1 (en) | Semiconductor device and manufacturing method thereof | |
US4926241A (en) | Flip substrate for chip mount | |
US4907128A (en) | Chip to multilevel circuit board bonding | |
KR20020009605A (ko) | 적층 가능한 가요성 회로 ic 패키지 및 그 제조 방법 | |
US20100008056A1 (en) | Stereoscopic electronic circuit device, and relay board and relay frame used therein | |
US20030020154A1 (en) | Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument | |
US20030127737A1 (en) | Semiconductor device | |
US4949225A (en) | Circuit board for mounting electronic components | |
US7049687B2 (en) | Tape carrier package having stacked semiconductor elements, and short and long leads | |
US5061990A (en) | Semiconductor device and the manufacture thereof | |
KR20010034154A (ko) | 다수의 기판층과 적어도 하나의 반도체 칩을 가진 반도체소자 및 그의 제조 방법 | |
KR20080020983A (ko) | 소켓 기능을 구비한 반도체 패키지, 반도체 모듈, 전자회로모듈, 및 소켓 달린 회로기판 | |
KR20040093454A (ko) | 배선 기판 및 그 제조 방법 및 반도체 장치 및 그 제조 방법 | |
EP0759637A2 (en) | Semiconductor package and mounting method | |
KR20070037361A (ko) | 배선 기판 | |
JPH08293529A (ja) | 半導体装置およびその製造方法およびそれを用いた電子装置 | |
US20070096271A1 (en) | Substrate frame | |
US6093894A (en) | Multiconductor bonded connection assembly with direct thermal compression bonding through a base layer | |
EP0560502A2 (en) | Electronic circuit device and manufacturing method thereof | |
US6404046B1 (en) | Module of stacked integrated circuit packages including an interposer | |
EP0513743B1 (en) | Semiconductor package for surface mounting |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010508 |