JPH07231007A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH07231007A
JPH07231007A JP6041972A JP4197294A JPH07231007A JP H07231007 A JPH07231007 A JP H07231007A JP 6041972 A JP6041972 A JP 6041972A JP 4197294 A JP4197294 A JP 4197294A JP H07231007 A JPH07231007 A JP H07231007A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
bonding
bonding pad
bonding pads
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6041972A
Other languages
English (en)
Inventor
Hitoshi Aoyanagi
仁 青柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP6041972A priority Critical patent/JPH07231007A/ja
Publication of JPH07231007A publication Critical patent/JPH07231007A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 ボンディングパッド１２の半導体基板上での
配置を変えることにより、チップサイズを縮小化し、か
つ、セルサイズの標準化と設計効率向上を図った半導体
装置を提供する。 【構成】 半導体基板１１の主面の各辺に沿って、その
辺から所定の深さ及びピッチで配列している複数のパッ
ド１２が形成され、又基板の辺に複数のリード１３が対
向し、これらリードとパッドとはワイヤ１４によって電
気的に接続されている。基板の周辺領域Ｂは、コーナー
部Ｃを有していて、これに近い位置に配置されたパッド
で基板の最も近い辺からの深さは、その辺の中央又はそ
の近傍に配置されているパッドの前記辺からの深さより
深くなっている。パッドをこの様に配置すれば、Ｃ部及
びその近傍に配置されているパッドのピッチを前記最も
近い辺の中央又はその近傍に配置されているパッドのピ
ッチと等しいか、大きくでき、ワイヤ同士の接触もなく
なる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置に係り、特
に、リードフレームを構成するインナーリードをボンデ
ィングワイヤで電気的に接続する半導体素子表面上のボ
ンディングパッドに関するものである。
【０００２】
【従来の技術】一般に、半導体装置の外囲器から導出し
たリード（アウターリード）は、例えば、樹脂封止体の
ような外囲器内に密閉され、その外囲器内のリード（イ
ンナーリード）先端は、半導体素子が形成されている半
導体基板上のボンディングパッドとボンディングワイヤ
によって電気的に接続される。これをワイヤーボンディ
ング法という。ワイヤボンディング法は直径２５〜３０
μｍのＡｕなどの極細線のワイヤをノズル状の先端から
出しながら移動するキャピラリによって、チップ上のボ
ンディングパッドとインナーリード先端とを接続する。
現在、ワイヤーボンディングは、圧着ボール径９０〜１
００μｍ、位置精度２０〜３０μｍでパッド配列間隔が
最小１２５〜１５０μｍという条件が実用化されてい
る。しかし、高密度、高集積化された半導体装置は、多
ピン化の傾向にあり、その半導体基板の素子領域の縮小
かは進んでいるが、その周辺部分は上記条件に制約され
て縮小かが進まず、結果としてその周辺部によってチッ
プサイズが律束され、これがチップサイズ縮小の妨げに
なっている。
【０００３】こうした中でチップサイズの縮小のための
パッド周辺基準の見直しにも力が注がれていて、例え
ば、第１の方法としてパッド開口の縮小化やパッド間ピ
ッチの接近があり、第２の方法としてパッドとチップエ
ッジとの間隔を狭めるなどの検討が進められている。し
かし、これらの方法を採用するのは簡単にできることで
はなく、幾つかの問題が発生している。
【０００４】第１の方法に対する問題としては、圧着ボ
ール径を縮小したり位置精度を向上させることが必要が
であり、即座に対応することができない状態にある。ま
た、隣接するボンディングパッド間のピッチを接近させ
ることは、ボンディングパッドとインナーリードとを接
続するボンディングワイヤが容易に変形する問題などを
発生させている。これは半導体装置の多ピン化が進みボ
ンディングワイヤが長くなったことによりボンディング
ワイヤが容易に変形するようになり、ボンディングワイ
ヤ間が接触することに原因がある。第２の方法に対する
問題としては、ボンディングパッドがチップエッジに近
ずくと、ボールボンディングが位置ずれを起こした場
合、チップエッジに接触し、半導体基板とショートして
しまうことがある。これはダイシングするための切り代
として設けられたスクライブラインが、ダイサーのブレ
ード破損を防ぐため、パッシベーション膜で覆われてい
ないことが原因になっている。
【０００５】以上、ワイヤボンディング技術が進む中
で、通常、半導体基板上に形成されているボンディング
パッドは、外囲器に被覆されるインナーリードと半導体
基板上のボンディングパッドを接続するボンディングワ
イヤの入射角度及びワイヤ間隔などの基準を満足させる
ように配置する。現在では、これらの基準を満たすため
の方法としてボンディングパッドを水平方向に移動しパ
ッド間ピッチを大きくする様に調整している。水平方向
への移動を採用するにはボンディングパッドを有する入
力回路、出力回路あるいは入出力回路などが形成されて
いる周辺セルの移動と周辺セル間を繋ぐスルーセルの配
置によって対応するか又はセル幅のことなる周辺セルを
予め複数種類用意しておき、ボンディングパッド基準に
合わせる様にセルを選択する方法が取られている。
【０００６】図６に従来の半導体装置における半導体基
板上の理想的なボンディングパッド配列、外囲器内に形
成されたインナーリード、およびボンディングパッドと
インナーリードとを電気的に接続したボンディングワイ
ヤを示す。図に示すように、半導体基板１１は、リード
フレーム１のチップ搭載部１５に接着剤によってマウン
トされており、この半導体基板１１の中央部に集積回路
が形成されている素子領域Ａが設けられている。その半
導体基板１１上には、前記集積回路と電気的に接続され
ているボンディングパッド１２が縦方向、横方向とも半
導体基板１１の各辺に対してほぼ平行に配列されてい
る。半導体基板１１のボンディングパッド１２とリード
フレーム１のインナーリード１３とを接続するボンディ
ングワイヤ１４は、隣接する他のボンディングワイヤ１
４との接触を防ぐため一定の間隔を保つ必要がある。従
って、図６に示したボンディングパッドの配列の様にコ
ーナー部（角）に近づくしたがってボンディングパッド
間隔を広げる必要がある。
【０００７】これは、インナーリードフレーム１３から
半導体基板１１の中心に向け直線を描くことで明かとな
る。半導体基板の或る辺Ｘ（図に示す半導体基板の下
辺）に近接して配列しているボンディングパッド１２の
列にこの辺Ｘに対向して配置されているインナーリード
１３の列を向い合わせ、ボンディングパッド１２とイン
ナーリード１３をボンディングワイヤ１４で接続する場
合を説明する。この時、向い合うインナーリード１３の
先端とボンディングパッド１２とを結ぶ直線１６を引
き、この直線１６を半導体基板１１中央の素子領域Ａの
中心まで延長する。そして、この辺Ｘに対向するすべて
のインナーリード１３とボンディングパッド１２に直線
１６が引かれたときに、この直線１６群が半導体基板１
１の素子領域Ａのほぼ中心の集中点Ｏに集中する様にボ
ンディングパッド１２を配置する。そして、この辺Ｘの
ボンディングパッド列の中心点の法線上に前記集中点Ｏ
が形成される。したがって、この直線１６群は、インナ
ーリード１３の先端まで放射状に形成される。この放射
状の直線１６は、チップサイズと外囲器との関係で決ま
るボンディングパッドの配列とは直接関係はなく、ボン
ディングワイヤの軌跡とは一致しないが、相対的なボン
ディングパッドの配列を見るための補助線の役割を果た
している。
【０００８】インナーリード１３から半導体基板１１の
中心に向けて引かれた直線１６の内前記半導体基板１１
の１辺Ｘの中央部付近を通過する直線上のボンディング
パッドとこれと隣接する直線上のボンディングパッドの
間隔（ピッチ）をａとする。次に、半導体基板１１のコ
ーナー部付近を通過する直線上のボンディングパッドと
これと隣接する直線上のボンディングパッドとの間隔
（ピッチ）をｂとする。集中点Ｏの位置は、ボンディン
グパッド列の中心点上の法線上にあるので、集中点Ｏと
ボンディングパッドまでの距離は、前記コーナー部付近
を通過する直線の方が前記半導体基板の辺Ｘの中央部付
近を通過する直線より長いので、中央部付近のボンディ
ングパッドピッチａよりコーナー部に近いボンディング
パッドピッチｂの方が広くなっている（ａ＜ｂ）。この
様に直線１６にしたがって各辺にこれに平行なボンディ
ングパッド列を形成すると、ボンディングワイヤ間で接
触事故の少ない理想的なワイヤボンディングが行われ
る。
【０００９】図７も従来の半導体装置における半導体基
板の平面図である。これは、理想的なボンディングパッ
ドの配置に近づける様に形成された周辺セルを含む概略
図を示している。出力回路、入力回路、入出力回路など
の周辺セル２０内にボンディングパッド１２が形成され
ている。ボンディングパッド１２は、全て繰返し形成さ
れる周辺セル２０の同一位置に配置されている。通常、
そのボンディングパッド位置は、周辺セル２０が半導体
基板のコーナー部Ｃへ近づくにつれ、図６のようにボン
ディングパッド間隔を広げるために周辺セル２０の間隔
も広げている。周辺セル２０間には電源などを接続する
ためのスルーセルが配置される。スルーセルは、周辺セ
ル２０の配置される間隔によって複数個配置されるか、
又はセル幅の異なるスルーセルを用意してこれを利用し
て間隔が開かないようにする。また、スルーセルによる
周辺セル２０をつなぐ方法とは別に周辺セル２０自体の
セル幅を複数種類用意し、ボンディングパッド間隔が異
なるようなときに対応させるようにする。
【００１０】
【発明が解決しようとする課題】以上の様に、図６及び
図７に示す従来の方法で半導体基板１１のボンディング
パッド１２とリードフレーム１のインナーリード１３と
を接続すると、ボンディングワイヤ間で接触事故の少な
い理想的なワイヤボンディングが行われる。しかし、ボ
ンディングワイヤ１４が隣接する他のボンディングワイ
ヤ１４との接触事故を防ぐためには半導体基板１１のコ
ーナー部に近いボンディングパッドのピッチは、辺中央
部に配置されたボンディングパッドのピッチより広くす
る必要があるが、この様なピッチの拡大は、チップサイ
ズの増大を招く。また、以上のような設計手法では水平
方向にボンディングパッドを配列するための周辺セルの
移動と、それに対応してセル間をつなぐスルーセルの配
置で対応するか、もしくはセル幅の異なる周辺セルを予
め複数種類用意しなければならないなど設計効率を低下
させるという問題があった。本発明は、この様な事情に
よりなされたもので、チップサイズを縮小化した半導体
装置を提供することを目的にしている。また、チップサ
イズを縮小化し、かつ、セルサイズの標準化と設計効率
向上を図った半導体装置を提供することを目的にしてい
る。
【００１１】
【課題を解決するための手段】本発明の半導体装置は、
集積回路が形成されている中心部分の素子領域とこの素
子領域に隣接している周辺領域とを有する半導体基板
と、前記半導体基板の主面に形成され、前記半導体基板
の各辺に沿って、その辺から所定の深さ及び所定のピッ
チで配列している複数のボンディングパッドと、前記半
導体基板の所定の辺に対向している複数のリードと、前
記複数のリードと前記複数のボンディングパッドとを接
続するボンディングワイヤとを備え、前記半導体基板の
前記周辺領域はコーナー部を有していて、このコーナー
部に近い位置に配置されている前記ボンディングパッド
の前記半導体基板の最も近い辺からの深さは、前記最も
近い辺の中央又はその近傍に配置されている前記ボンデ
ィングパッドの前記辺からの深さより深いことを特徴と
している。また、前記コーナー部に近い位置に配置され
ているボンディングパッドの半導体基板の最も近い辺か
らの深さは、そのボンディングパッドが前記コーナー部
に近づくほど深くなるようにしても良い。
【００１２】また、前記コーナー部の近い位置に配置さ
れている前記ボンディングパッドとその隣接ボンディン
グパッド間のピッチは、前記最も近い辺の中央又はその
近傍の周辺領域に形成されている前記ボンディングパッ
ド間のピッチと実質的に等しいか、又はそれよりも大き
いことを特徴としている。さらに、前記複数のボンディ
ングパッドは、それぞれ前記半導体基板内部の前記素子
領域の集積回路に接続する周辺セルの中に形成され、前
記コーナー部に近い位置に配置されているボンディング
パッドの前記周辺セルにおける位置は、半導体基板の最
寄りの辺に近い部分か、前記半導体基板の内部側か又は
前記周辺セルの中央部分に配置されていることを特徴と
している。
【００１３】
【作用】半導体基板のコーナー部に近い位置に配置され
ているボンディングパッドの前記半導体基板の最も近い
辺からの深さは前記最も近い辺の中央もしくはその近傍
に配置されている前記ボンディングパッドの前記深さよ
り深くすることにより、コーナー部及びその近傍に配置
されているボンディングパッドのピッチを前記最も近い
辺の中央もしくはその近傍に配置されている前記ボンデ
ィングパッドのピッチと等しいか、それよりも大きくす
ることができる。また、前記コーナー部の近い位置に配
置されている前記ボンディングパッドの隣接ボンディン
グパッド間のピッチは、前記最も近い辺の中央もしくは
その近傍に配置されているボンディングパッドのピッチ
と等しいか、それよりも大きくすることにより、ボンデ
ィングワイヤ同士の接触もなく効率的にワイヤボンディ
ングが実施できる。更に、ボンディングパッドは、それ
ぞれ集積回路に接続される周辺セルの１部として形成さ
れ、前記コーナー部に近い位置に配置されているボンデ
ィングパッドの前記周辺セルにおける位置は、半導体基
板の辺に近い外側か、半導体基板内の内側か、又は前記
周辺セルの中央部分に配置されていることにより、スル
ーセルあるいはセル幅の異なる周辺セルを用意すること
無く、周辺セルのサイズを固定したままの状態で周辺セ
ルに配置したボンディングパッドをボンディングパッド
基準に対応させることができる。
【００１４】
【実施例】以下、図面を参照して本発明の実施例を説明
する。まず、図１及び図２を参照して第１の実施例を説
明する。図１は、半導体装置の１部を示す平面図であ
る。この実施例は、例えば、エポキシ樹脂などの樹脂封
止体を外囲器（図示せず）とし、この外囲器に密封され
たリードフレームのチップ搭載部１６上にマウントされ
た半導体基板（チップ）１１にリードフレームのインナ
ーリード１３が対向している。そして、半導体基板１１
のボンディングパッド１２は、対向しているインナーリ
ード１３とボンディングワイヤ１４によって電気的に接
続されている。半導体基板１１は、集積回路（図示せ
ず）が形成されている素子領域Ａとボンディングパッド
１２が形成されている周辺領域Ｂから構成されている。
ボンディングパッド１２は、入力回路、出力回路、入出
力回路などを含む周辺セル２０を介して半導体基板１１
内部の集積回路に電気的に接続されている。周辺セル２
０は、素子領域Ａの周辺部に形成するか、素子領域Ａに
接して周辺領域Ｂに形成する。
【００１５】また、周辺セルにボンディングパッドを組
込むこともできる。ボンディングパッド１２は、半導体
基板１１の各辺に沿ってコーナー部近傍を除いてほぼ平
行に配置される。半導体基板１１のコーナー部Ｃ1 、Ｃ
2 、Ｃ3 、Ｃ4 は、各辺に属するパッド１２の境界にな
っている。各ボンディングパッド１２は、それぞれ、例
えば、蒸着により形成したＡｌ配線１９を介して素子領
域Ａの周辺部に形成した周辺セル列の所定の周辺セル２
０に接続されている（図２参照）。Ａｌ配線１９のパタ
ーン形状は、任意であるが、図２のように任意の方向に
パターニングされるより、半導体基板１１の水平方向と
これと直角の垂直方向にパターニングされるのが一般的
である。次に、図２を参照して半導体基板のコーナー部
の構成について説明する。この図は、図１の半導体基板
１１の辺Ｘと辺Ｙの交点にあたるコーナー部Ｃ2 近傍の
部分平面図を示している。半導体基板１１の図示する領
域は、素子領域Ａの１部とコーナー部Ｃ2 及びその近傍
領域Ｂ′である。コーナー部Ｃ2 には２等分線１７を補
助的に記載し、この線１７を辺Ｘに属するボンディング
パッド１２と辺Ｙに属するボンディングパッド１２の境
界線とする。半導体基板１１が正方形なので、この２等
分線１７は、素子領域Ａのコーナー部に接する。
【００１６】次に、ボンディングパッドの配置について
説明する。ボンディングパッド１２は、各辺の中央部分
に配置されているものはその辺からほぼ所定の深さｄだ
け半導体基板１１の内部に設けられている。そして、隣
接するボンディングパッド間の間隔（ピッチ）ａは、ほ
ぼ一定である。しかし、コーナー部Ｃ2 に近い位置に配
置されているボンディングパッド１２の前記半導体基板
１１の最も近い辺Ｘ、Ｙからの深さ（ｄ1 〜ｄ10）は、
辺Ｘ、Ｙの中央もしくはその近傍に配置されているボン
ディングパッド１２の前記深さ（ｄ）より深く半導体基
板１１の内部に配置している（ｄ＜ｄ1 〜ｄ10）。これ
らボンディングパッド１２の半導体基板１１上での軌跡
１８を描くと、各辺の中央部分の軌跡１８は、その辺に
ほぼ平行であるが、半導体基板１１の周辺領域Ｂのコー
ナー部Ｃ2 近傍領域Ｂ′では、所定の曲率半径を持った
円弧を描く。勿論、この軌跡形状は、この実施例の特徴
であって、本発明は、これに限定されるものではない。
例えば、各辺の中央部分に配置されたボンディングパッ
ドでも、この近傍領域Ｂ′に近いボンディングパッド
は、その辺からの深さを前記ｄよりも深くする事がで
き、また、近傍領域Ｂ′内のボンディングパッドの軌跡
１８は円弧である必要はない。
【００１７】前述のように半導体基板１１のボンディン
グパッド１２とリードフレームのインナーリード１３と
を接続するボンディングワイヤ１４は、隣接する他のボ
ンディングワイヤ１４との接触などを防ぐため一定の間
隔を保つ必要がある。したがって、従来は、図６に示し
たボンディングパッドの配列のように、コーナー部に近
づくしたがってボンディングパッド間隔を広げるように
していた。これはインナーリード１３から半導体基板１
１の中心に向け直線を描くことで明かとなる。半導体基
板のある辺Ｘに近接して配列しているボンディングパッ
ド１２の列に、この辺Ｘに対向して配置されているイン
ナーリード１３の列を向い合わせ、ボンディングパッド
１２とインナーリード１３をボンディングワイヤ１４で
接続する場合を説明する。この時向い合うインナーリー
ド１３の先端とボンディングパッド１２とを結ぶ直線１
６を引き、この直線１６を半導体基板１１中央の素子領
域１５の中心まで延長する。そして、この辺Ｘに対向す
るすべてのインナーリード１３とボンディングパッド１
２に直線１６が引かれたときに、この直線１６群が半導
体基板１１の素子領域１５のほぼ中心の集中点Ｏに集中
する様にボンディングパッド１２を配置する。そして、
この辺Ｘのボンディングパッド列の中心点の法線上に前
記集中点Ｏを形成する。
【００１８】したがって、この直線１６群は、インナー
リード１３の先端まで放射状に形成される。この放射状
の直線は、チップサイズと外囲器との関係で決まるボン
ディングパッドの配列とは直接関係はなく、ボンディン
グワイヤの軌跡とは一致しないが、相対的なボンディン
グパッドの配列を見るための補助線の役割を果たす。イ
ンナーリード１３から半導体基板１１の中心に向けて引
かれた直線１６の内、前記半導体基板１１の１辺Ｘの中
央部付近を通過する直線上のボンディングパッドとこれ
と隣接する直線上のボンディングパッドのピッチをａと
する。次に、半導体基板１１のコーナー部付近を通過す
る直線上のボンディングパッドとこれと隣接する直線上
のボンディングパッドとのピッチをｂとする。集中点Ｏ
の位置はボンディングパッド列の中心点上の法線上に形
成するので、集中点Ｏとボンディングパッドまでの距離
は、前記コーナー部付近を通過する直線の方が前記半導
体基板の辺Ｘの中央部付近を通過する直線より長くな
る。したがって、辺Ｘの中央部付近のボンディングパッ
ドピッチａよりコーナー部に近いボンディングパッドピ
ッチｂの方が広くなっている（図６参照）。
【００１９】その結果、従来は、前述のようにコーナー
部近傍のボンディングパッドピッチを広くするのみであ
ったが、本発明では、辺Ｘ及び辺Ｙに沿うボンディング
パッドのそれぞれの辺からの深さをコーナー部近傍のボ
ンディングパッドを他より深くし、かつ、このコーナー
部近傍のボンディングパッドピッチを他と等しいかそれ
よりも広くすることにより、ボンディングワイヤ１４を
隣接する他のボンディングワイヤ１４に接触するのを防
止する事が可能になる。ボンディングパッド１２の列
は、必ずしも全ての辺に沿って形成する必要はない。任
意の１〜３辺にのみ形成することもできる。また、１辺
に配置されるパッドの数は各辺とも同じである必要はな
く、４辺すべて異なるパッド数でもよい。さらに、半導
体基板の形状は正方形でなくてもよく、長方形やその他
の多角形など任意の形状にすることができる。ボンディ
ングパッド数が辺によって異なる半導体基板では、図２
に示すような補助線として引く直線１６の集中点は、各
辺毎にその位置が異なる場合がある。
【００２０】本発明は、この様に半導体装置１１に配列
した複数のボンディングパッド１２が各辺のチップエッ
ジと平行に配列されておらず、コーナー部に近いものは
前記半導体装置１１の中心部方向に寄って配置されてい
る。半導体基板のチップエッジより内部に配置された複
数のボンディングパッド１２は素子領域Ａにより位置を
調整する必要があり、また、インナーリード１３とボン
ディングパッド１２を接続するボンディングワイヤ１４
の入射角度およびワイヤ間隔の基準を満足させる必要も
ある。このように複数のボンディングパッド１２を配列
した本発明の半導体装置１１は従来の製造工程に対する
変更及び追加を一切必要としない。次に、図３を参照し
て本発明がチップの周辺部分を縮小し、その結果として
チップ全体のサイズを縮小させることを説明する。図
は、半導体基板の図２と同じコーナー部とその近傍を示
す断面図である。本発明の特徴は、半導体基板のコーナ
ー部近傍にある。前図でも説明したようにコーナー部の
近傍領域Ｂ′のパッド列の点線で示す軌跡１８は、円弧
を描く。しかし、半導体基板の辺に沿って平行に配列さ
れる従来のパッド列の前記近傍領域Ｂ′での点線で示す
軌跡１８′は、他の領域と同じであって、半導体基板の
辺に平行である。したがって、この近傍領域Ｂ′に配置
されているパッド列端部のボンディングパッドＷ、Ｚを
従来の軌跡１８′に配置し直すと、これらボンディング
パッドは、再配置されてボンディングパッドＷ′、Ｚ′
となる。この様に再配置されると、これらボンディング
パッドＷ′、Ｚ′の属するパッド列は、各辺に沿って長
くなり、そして、辺Ｘのパッド列は、図２のものよりΔ
Ｘだけこの辺に沿って伸び、辺Ｙのパッド列は、ΔＹだ
けこの辺に沿って伸びる。この結果、前記第１の実施例
に用いた半導体装置の半導体基板の２辺の長さは、前記
従来のものよりΔＸ、ΔＹ分縮小することができた。
【００２１】次に、図４及び図５を参照して第２の実施
例を説明する。図４は、この半導体装置に用いる出力回
路などの周辺セルの平面図、図５は、この周辺セルを用
いた半導体装置の平面図である。周辺セル３０は、例え
ば、出力回路とこれと電気的に接続するボンディングパ
ッド３１を備え、出力回路は、例えば、Ｐ型ＭＯＳトラ
ンジスタやＮ型ＭＯＳトランジスタなどの半導体素子３
２、３３から構成されている。半導体基板に形成される
ＶDD電源配線やＶSS電源配線はこの周辺セル３０に形成
されるが、周辺セル以外の半導体基板に配置されること
もある。この図では、ボンディングパッド３１は周辺セ
ル３０の上段、中段及び下段の３つの位置に配置され、
したがって、この実施例では、図４（ａ）〜（ｃ）に示
すように３種類の周辺セル３０が使われる。即ち、ボン
ディングパッド３１は、各周辺セルにおいて半導体素子
間の隙間に配置することによってその位置を変えてい
る。この実施例では、２つの半導体素子の間にボンディ
ングパッドを配置しているので、ボンディングパッド
は、３つの異なる位置を取ることができるが、半導体素
子の数がもっと多ければ、このパッド位置は多くなり、
半導体基板のコーナー部でのボンディングパッドの位置
の自由度が増す。例えば、図４（ｄ）の周辺セル３０
は、４つの半導体素子３２、３３、３４、３５を備えて
いるので、パッド位置は、５箇所が考えられる。
【００２２】この図では、上から２番目に配置されてい
る。そして、この周辺セル３０が半導体基板１１の周辺
領域Ｂの周辺部分に配置される。この場合、周辺セル３
０の下段が半導体基板１１の各辺に配置され、上段が半
導体基板１１内部に配置される。各周辺セルはすべて同
一機能、同一セルサイズ、かつ、電源配線も同一位置に
配置されており、ボンディングパッド３１だけが各々の
周辺セルごとに配置位置が異なっている。図５は、図４
に示す周辺セル３０を配置した半導体基板１１の平面図
である。周辺セル３０は、半導体基板１１のコーナー部
へ近づくにつれ、周辺セル３０内に配置されているボン
ディングパッド３１をチップの内部方向に配置されるよ
う選択している。図６の従来例では、ボンディングパッ
ド１２は、半導体基板１１のコーナー部へ近づくにつれ
てパッドピッチを広げてチップサイズを大きくし、か
つ、スルーセルを必要としたが、この実施例では、周辺
セル３０のセルサイズが同じものを利用し、ただ、周辺
セル内部のボンディングパッド３１の位置の異なる３種
の周辺セルを適宜選択して配置し、第１の実施例と同じ
様に、半導体基板１１のコーナー部近傍に配置されたボ
ンディングパッド３１の位置を半導体基板１１の辺の中
央部近傍のボンディングパッド３１の深さより深くする
ようにしている。
【００２３】この様にボンディングパッドを配置するこ
とにより、半導体基板１１のコーナー部へ近づいても同
一セルサイズを用いることができ、かつ、スルーセルを
使うこと無く設計が可能となる。なお、この実施例で
は、周辺セルにおけるボンディングパッドの位置によっ
て３種類のセルを用いているが、ボンディングパッドの
位置はもっと多くても良い。もっと多くの種類を用いれ
ば、半導体基板のコーナー部近傍のボンディングパッド
配置の軌跡は、限りなく円弧に近づけることができる。
本発明は、従来のリードフレームを用い、かつ、ボンデ
ィング技術などの半導体装置の製造工程の変更や追加を
一切必要としない。また、現在進められているワイヤボ
ンディング分野での多ピン化半導体装置に対応する研究
によって、ボンディングツールの圧着ボール径の縮小
化、ボンディングパッド間及びボンディングワイヤ間の
縮小化、さらにボンディングワイヤの変形を抑える技術
に対しても、本発明を適用することができる。
【００２４】
【発明の効果】以上のように、本発明は、半導体基板上
のボンディングパッドの位置を変更することにより半導
体基板の周辺領域を縮小することができ、その結果、チ
ップサイズが小さくなる。また、半導体装置の機能や集
積度の向上により接続パッド数が増加した多ピン化半導
体装置においても、現状のワイヤボンディングの信頼性
を維持しながらチップサイズの縮小化が可能となる。さ
らに、ボンディングパッドを配置した規格化された複数
種類の周辺セルを用いることにより、従来のリードフレ
ームを用い、かつ、ボンディング技術などの半導体装置
の製造工程の変更や追加などを必要としないで半導体装
置を製造することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例の半導体装置の部分平面
図。
【図２】第１の実施例の半導体基板の部分平面図。
【図３】本発明の効果を説明する半導体基板の部分断面
図。
【図４】第２の実施例の半導体装置に用いる周辺セルの
平面図。
【図５】第２の実施例の半導体装置に用いる半導体基板
の平面図。
【図６】従来の半導体装置の部分平面図。
【図７】従来の半導体装置に用いる半導体基板の平面
図。
【符号の説明】
１ リードフレーム １１ 半導体基板 １２、３１ ボンディングパッド １３ インナーリード １４ ボンディングワイヤ １５ チップ搭載部 １６ 直線 １７ ２等分線 １８ ボンディングパッドの軌跡 １９ Ａｌ配線 ２０、３０ 周辺セル ３２、３３、３４、３５ 半導体素子

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 集積回路が形成されている中心部分の素
    子領域とこの素子領域に隣接している周辺領域とを有す
    る半導体基板と、 前記半導体基板の主面に形成され、前記半導体基板の各
    辺に沿って、その辺から所定の深さ及び所定のピッチで
    配列している複数のボンディングパッドと、 前記半導体基板の所定の辺に対向している複数のリード
    と、 前記複数のリードと前記複数のボンディングパッドとを
    接続するボンディングワイヤとを備え、 前記半導体基板の前記周辺領域はコーナー部を有してい
    て、このコーナー部に近い位置に配置されている前記ボ
    ンディングパッドの前記半導体基板の最も近い辺からの
    深さは、前記最も近い辺の中央又はその近傍に配置され
    ている前記ボンディングパッドの前記辺からの深さより
    深いことを特徴とする半導体装置。
  2. 【請求項２】 前記コーナー部に近い位置に配置されて
    いるボンディングパッドの半導体基板の最も近い辺から
    の深さは、そのボンディングパッドが前記コーナー部に
    近づくほど深くなる事を特徴とする請求項１に記載の半
    導体装置。
  3. 【請求項３】 前記コーナー部の近い位置に配置されて
    いる前記ボンディングパッドとその隣接ボンディングパ
    ッド間のピッチは、前記最も近い辺の中央又はその近傍
    の周辺領域に形成されている前記ボンディングパッド間
    のピッチと実質的に等しいか、又はそれよりも大きいこ
    とを特徴とする請求項１又は請求項２に記載の半導体装
    置。
  4. 【請求項４】 前記複数のボンディングパッドは、それ
    ぞれ前記半導体基板内部の前記素子領域の集積回路に接
    続する周辺セルの中に形成され、前記コーナー部に近い
    位置に配置されているボンディングパッドの前記周辺セ
    ルにおける位置は、半導体基板の最寄りの辺に近い部分
    か、前記半導体基板の内部側か又は前記周辺セルの中央
    部分に配置されていることを特徴とする請求項１乃至請
    求項３のいづれかに記載の半導体装置。
JP6041972A 1994-02-15 1994-02-15 半導体装置 Withdrawn JPH07231007A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6041972A JPH07231007A (ja) 1994-02-15 1994-02-15 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6041972A JPH07231007A (ja) 1994-02-15 1994-02-15 半導体装置

Publications (1)

Publication Number Publication Date
JPH07231007A true JPH07231007A (ja) 1995-08-29

Family

ID=12623118

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6041972A Withdrawn JPH07231007A (ja) 1994-02-15 1994-02-15 半導体装置

Country Status (1)

Country Link
JP (1) JPH07231007A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1012658A (ja) * 1996-06-13 1998-01-16 Samsung Electron Co Ltd 入出力端子を多数有する半導体集積回路素子
KR100475265B1 (ko) * 1996-03-18 2005-07-01 히타치 홋카이 세미콘덕터 가부시키가이샤 리이드프레임과그것을사용한반도체장치및그제조방법
JP2008164625A (ja) * 2008-02-05 2008-07-17 Denso Corp 半導体力学量センサ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100475265B1 (ko) * 1996-03-18 2005-07-01 히타치 홋카이 세미콘덕터 가부시키가이샤 리이드프레임과그것을사용한반도체장치및그제조방법
JPH1012658A (ja) * 1996-06-13 1998-01-16 Samsung Electron Co Ltd 入出力端子を多数有する半導体集積回路素子
JP2008164625A (ja) * 2008-02-05 2008-07-17 Denso Corp 半導体力学量センサ

Similar Documents

Publication Publication Date Title
US6727597B2 (en) Integrated circuit device having C4 and wire bond connections
US8076770B2 (en) Semiconductor device including a first land on the wiring substrate and a second land on the sealing portion
US8134240B2 (en) Semiconductor device and manufacturing method for the same
US6489688B1 (en) Area efficient bond pad placement
US9564388B2 (en) Semiconductor device having a plurality of circuits arranged on a side of a semiconductor chip
US6291898B1 (en) Ball grid array package
US6445077B1 (en) Semiconductor chip package
US20060186528A1 (en) Semiconductor device
US6762507B2 (en) Internal circuit structure of semiconductor chip with array-type bonding pads and method of fabricating the same
KR20040011348A (ko) 반도체장치
JPH1167809A (ja) 半導体装置
EP0361825A2 (en) Semiconductor chip and method of manufacturing it
KR940004792A (ko) 방사상으로 접착된 리드프레임이 사용되는 본드 패드 레이아웃
JPH07201925A (ja) フィルムキャリアテープ
JPH07231007A (ja) 半導体装置
JPH07118507B2 (ja) バンプ実装を用いる半導体集積回路
US20070278659A1 (en) Semiconductor package substrate and semiconductor package having the same
JPH0770553B2 (ja) 半導体集積回路装置の製造方法
KR100526847B1 (ko) 반도체 장치의 이중 와이어 본딩 구조
JP4699829B2 (ja) リードフレーム基盤及び基板基盤半導体パッケージ用ボンディング構造とその製造方法
CN219575636U (zh) 半导体装置
JP2913858B2 (ja) 混成集積回路
JPS61212050A (ja) 半導体装置
JPS62298134A (ja) 半導体装置
JPH02295144A (ja) 集積回路

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010508