JPH0722924A - ピーク検出回路 - Google Patents
ピーク検出回路Info
- Publication number
- JPH0722924A JPH0722924A JP5163690A JP16369093A JPH0722924A JP H0722924 A JPH0722924 A JP H0722924A JP 5163690 A JP5163690 A JP 5163690A JP 16369093 A JP16369093 A JP 16369093A JP H0722924 A JPH0722924 A JP H0722924A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- voltage
- differential amplifier
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【目的】 入力信号電圧のピークを検出して保持するピ
ーク検出回路に関し、検出時間が短く、かつ検出回路の
動作時間の影響により検出値が入力ピーク値以上に行き
過ぎることを防止することを目的とする。 【構成】 ゲートに入力信号電圧Vin が印加される第一
のトランジスタQ2と、ゲートに出力電圧Voが印加されソ
ースが前記第一のトランジスタと共通接続されて定電流
の供給を受ける第二のトランジスタQ3とからなる差動増
幅器21と、前記第二のトランジスタQ3のドレイン電流と
等しい電流を前記第一のトランジスタQ2のドレインに流
し込む第一のカレントミラー回路23と、前記第一のトラ
ンジスタQ2の負荷に流れる電流と同じ大きさの充電電流
Icを生成する第二のカレントミラー回路24と、該充電電
流Icにより充電されるコンデンサ17とからなり、該コン
デンサ17の端子電圧を出力電圧Voとして用いるように構
成し、出力電圧が入力電圧に近づくと充電電流を減少さ
せるようにした。
ーク検出回路に関し、検出時間が短く、かつ検出回路の
動作時間の影響により検出値が入力ピーク値以上に行き
過ぎることを防止することを目的とする。 【構成】 ゲートに入力信号電圧Vin が印加される第一
のトランジスタQ2と、ゲートに出力電圧Voが印加されソ
ースが前記第一のトランジスタと共通接続されて定電流
の供給を受ける第二のトランジスタQ3とからなる差動増
幅器21と、前記第二のトランジスタQ3のドレイン電流と
等しい電流を前記第一のトランジスタQ2のドレインに流
し込む第一のカレントミラー回路23と、前記第一のトラ
ンジスタQ2の負荷に流れる電流と同じ大きさの充電電流
Icを生成する第二のカレントミラー回路24と、該充電電
流Icにより充電されるコンデンサ17とからなり、該コン
デンサ17の端子電圧を出力電圧Voとして用いるように構
成し、出力電圧が入力電圧に近づくと充電電流を減少さ
せるようにした。
Description
【０００１】
【産業上の利用分野】本発明は、入力信号電圧のピーク
を検出して保持するピーク検出回路に関する。
を検出して保持するピーク検出回路に関する。
【０００２】例えば、光通信における光信号受信回路等
では、光送信装置や光伝送路の状態によりレベルの異な
る光信号が入力するため、受信信号をＡＧＣアンプを通
して一定レベルの信号になるように制御している。この
ＡＧＣ機能を良好に作動させるためには、ＡＧＣアンプ
から出力された信号のピーク電圧値を検出して保持し、
ＡＧＣアンプへ供給するピーク検出回路が必要である。
このためのピーク検出回路は入力信号のピーク値を出来
るだけ正確に検出保持する必要があり、また最近の光通
信の高速化に伴い、データパルスが高速化しているの
で、短い時間でピーク値を正確に検出する必要がある。
では、光送信装置や光伝送路の状態によりレベルの異な
る光信号が入力するため、受信信号をＡＧＣアンプを通
して一定レベルの信号になるように制御している。この
ＡＧＣ機能を良好に作動させるためには、ＡＧＣアンプ
から出力された信号のピーク電圧値を検出して保持し、
ＡＧＣアンプへ供給するピーク検出回路が必要である。
このためのピーク検出回路は入力信号のピーク値を出来
るだけ正確に検出保持する必要があり、また最近の光通
信の高速化に伴い、データパルスが高速化しているの
で、短い時間でピーク値を正確に検出する必要がある。
【０００３】
【従来の技術】図６に、本発明が対象とするピーク検出
回路を使用した光信号受信回路を示す。
回路を使用した光信号受信回路を示す。
【０００４】図６において、10は受信した光信号の強さ
に比例した電流を発生するホトダイオード、11はこの電
流を電圧に変換する電流電圧変換回路、12は利得可変増
幅器( 以下ＡＧＣアンプと略称）、13はピーク検出回路
である。
に比例した電流を発生するホトダイオード、11はこの電
流を電圧に変換する電流電圧変換回路、12は利得可変増
幅器( 以下ＡＧＣアンプと略称）、13はピーク検出回路
である。
【０００５】受信する光信号の強さは、光送信装置や光
伝送路の状態によりレベルが変化するので、一定の強さ
の受信信号を得るため、ホトダイオード10の出力電流を
電流電圧変換回路11で電圧に変換した後、ＡＧＣアンプ
を通して一定レベルの信号になるように制御している。
このＡＧＣアンプ12の利得は、ピーク検出回路が出力す
る受信信号のピークに比例した直流電圧により、出力電
圧のピーク値が一定になるように制御される。
伝送路の状態によりレベルが変化するので、一定の強さ
の受信信号を得るため、ホトダイオード10の出力電流を
電流電圧変換回路11で電圧に変換した後、ＡＧＣアンプ
を通して一定レベルの信号になるように制御している。
このＡＧＣアンプ12の利得は、ピーク検出回路が出力す
る受信信号のピークに比例した直流電圧により、出力電
圧のピーク値が一定になるように制御される。
【０００６】図７に従来のピーク検出回路を示す。図に
おいて、コンパレータ14は信号入力Ｖinとピーク保持電
圧( 出力電圧) Ｖo とを比較し、入力Ｖinが出力Ｖo よ
り高電位である間だけ出力を"H" レベルとする。この
"H" レベルによりスイッチ16がＯＮ状態となり、定電流
源15からの電流Ｉo がコンデンサ17に流れる。コンデン
サ17の端子電圧VoはIoの流入により上昇する。VoがＶin
以上になると、コンパレータ14の出力が反転しスイッチ
16をＯＦＦ状態にする。これにより、コンデンサ17の電
圧上昇は停止し、入力信号のピーク電圧がコンデンサ17
に保持される。
おいて、コンパレータ14は信号入力Ｖinとピーク保持電
圧( 出力電圧) Ｖo とを比較し、入力Ｖinが出力Ｖo よ
り高電位である間だけ出力を"H" レベルとする。この
"H" レベルによりスイッチ16がＯＮ状態となり、定電流
源15からの電流Ｉo がコンデンサ17に流れる。コンデン
サ17の端子電圧VoはIoの流入により上昇する。VoがＶin
以上になると、コンパレータ14の出力が反転しスイッチ
16をＯＦＦ状態にする。これにより、コンデンサ17の電
圧上昇は停止し、入力信号のピーク電圧がコンデンサ17
に保持される。
【０００７】
【発明が解決しようとする課題】図６（ｂ）（ｃ）に上
記従来回路の動作特性を示す。図に示す如く、入力電圧
Ｖinの"H" レベルへの変化により、コンデンサ17へ一定
電流Ｉo が流入し、コンデンサ17の端子電圧Voは線形に
上昇する。
記従来回路の動作特性を示す。図に示す如く、入力電圧
Ｖinの"H" レベルへの変化により、コンデンサ17へ一定
電流Ｉo が流入し、コンデンサ17の端子電圧Voは線形に
上昇する。
【０００８】そして、時刻ｔ1 のときＶin＝Ｖo となっ
たすると、コンパレータ14の出力が"H" から"L" に変化
し、スイッチ16をＯＦＦにさせる。そして、時刻ｔ2 の
とき、コンデンサ17に流れる電流Icが０になりＶo は一
定になる。ここで (ｔ2 −ｔ1)の時間は、コンパレータ
14の"H" →"L" 反転と, スイッチ16のＯＮ→ＯＦＦ動作
に必要な時間である。この時間の間にIo( ｔ2 −ｔ1)に
等しい電荷がコンデンサ17に流入するので、コンデンサ
17は目標のピーク電圧よりΔＶo ＝Io( ｔ2 −ｔ1)／Ｃ
だけ高い電圧を保持することになる。この出力電圧の行
き過ぎを小さく抑えるためには、充電電流Ioを小さくす
るか、コンデンサの容量Ｃを大きくすればよいが、これ
によりピーク検出時間が長くなり、高速信号に対するピ
ーク検出に対応できなくなるという問題が生じる。
たすると、コンパレータ14の出力が"H" から"L" に変化
し、スイッチ16をＯＦＦにさせる。そして、時刻ｔ2 の
とき、コンデンサ17に流れる電流Icが０になりＶo は一
定になる。ここで (ｔ2 −ｔ1)の時間は、コンパレータ
14の"H" →"L" 反転と, スイッチ16のＯＮ→ＯＦＦ動作
に必要な時間である。この時間の間にIo( ｔ2 −ｔ1)に
等しい電荷がコンデンサ17に流入するので、コンデンサ
17は目標のピーク電圧よりΔＶo ＝Io( ｔ2 −ｔ1)／Ｃ
だけ高い電圧を保持することになる。この出力電圧の行
き過ぎを小さく抑えるためには、充電電流Ioを小さくす
るか、コンデンサの容量Ｃを大きくすればよいが、これ
によりピーク検出時間が長くなり、高速信号に対するピ
ーク検出に対応できなくなるという問題が生じる。
【０００９】本発明は上記問題に鑑み創出されたもの
で、ピーク検出時間が短く、かつ検出回路の動作時間の
影響により検出値が入力ピーク値以上に行き過ぎること
を防止してピーク検出回路を提供することを目的とす
る。
で、ピーク検出時間が短く、かつ検出回路の動作時間の
影響により検出値が入力ピーク値以上に行き過ぎること
を防止してピーク検出回路を提供することを目的とす
る。
【００１０】
【課題を解決するための手段】図１は第一発明のピーク
検出回路の構成図、図２は第二発明のピーク検出回路の
構成図である。
検出回路の構成図、図２は第二発明のピーク検出回路の
構成図である。
【００１１】上記課題を解決するため本発明の第一発明
のピーク検出回路は、図1 に示す如く、ゲートに入力信
号電圧Vin が印加される第一のトランジスタQ2と、ゲー
トに出力電圧Voが印加されソースが前記第一のトランジ
スタと共通接続されて定電流の供給を受ける第二のトラ
ンジスタQ3とからなる差動増幅器21と、前記第二のトラ
ンジスタQ3のドレイン電流と等しい電流を前記第一のト
ランジスタQ2のドレインに流し込む第一のカレントミラ
ー回路23と、前記第一のトランジスタQ2の負荷に流れる
電流に比例する大きさの充電電流Icを生成する第二のカ
レントミラー回路24と、該充電電流Icにより充電される
コンデンサ17とからなり、該コンデンサ17の端子電圧を
出力電圧Voとして用いるようにした構成であり、第二発
明は、図２に示すように、上記第一発明に対してさら
に、差動増幅器2122を２組有し、前記第一のカレントミ
ラー回路23は第一の差動増幅器の第一のトランジスタQ2
のドレインに第二の差動対増幅器の第二トランジスタQ1
0 のドレイン電流に比例する電流を流し込み、前記第二
のカレントミラー回路24は前記第一の差動増幅器の第一
のトランジスタQ2の負荷に流れる電流に比例する大きさ
の充電電流を生成するようにした構成である。
のピーク検出回路は、図1 に示す如く、ゲートに入力信
号電圧Vin が印加される第一のトランジスタQ2と、ゲー
トに出力電圧Voが印加されソースが前記第一のトランジ
スタと共通接続されて定電流の供給を受ける第二のトラ
ンジスタQ3とからなる差動増幅器21と、前記第二のトラ
ンジスタQ3のドレイン電流と等しい電流を前記第一のト
ランジスタQ2のドレインに流し込む第一のカレントミラ
ー回路23と、前記第一のトランジスタQ2の負荷に流れる
電流に比例する大きさの充電電流Icを生成する第二のカ
レントミラー回路24と、該充電電流Icにより充電される
コンデンサ17とからなり、該コンデンサ17の端子電圧を
出力電圧Voとして用いるようにした構成であり、第二発
明は、図２に示すように、上記第一発明に対してさら
に、差動増幅器2122を２組有し、前記第一のカレントミ
ラー回路23は第一の差動増幅器の第一のトランジスタQ2
のドレインに第二の差動対増幅器の第二トランジスタQ1
0 のドレイン電流に比例する電流を流し込み、前記第二
のカレントミラー回路24は前記第一の差動増幅器の第一
のトランジスタQ2の負荷に流れる電流に比例する大きさ
の充電電流を生成するようにした構成である。
【００１２】
【作用】上記第一発明の構成によると、入力信号電圧Ｖ
inがコンデンサ17が保持しているピーク電圧( 出力信号
電圧) Ｖo より高い時に、コンデンサ17に充電電流Ｉc
が流れる。この充電電流Ｉｃは第二のカレントミラー回
路により生成され、その大きさは差動増幅器21の第一の
トランジスタＱ２に流れる電流Ｉ１から第二のトランジ
スタＱ３に流れる電流Ｉ２を差し引いた分，即ち該第二
のトランジスタの負荷に流れる電流Ｉ６に等しいので、
図３（ａ）に示す如く、入力電圧と出力電圧との差が小
さくなる、即ち充電により出力電圧が入力信号電圧に近
づくに従って小さくなる。そして、出力電圧が入力信号
電圧に等しくなると、差動増幅器の第一、第二のトラン
ジスタに流れる電流は等しくなるので、充電電流Ｉc は
０になる。このように、コンデンサの充電するに従って
充電電流Ｉc は０に近づくので、図３（ｂ）に示す如
く、出力電圧は入力信号電圧のピーク値を越えることが
なくなる。厳密には、差動増幅器やカレントミラー回路
の動作遅延時間により、入力電圧Ｖinと出力電圧Ｖo が
等しくなった時点から若干遅れて充電電流Ｉc は０にな
るが、この遅れ期間における充電電流値は極めて小さい
ので、従来の定電流による充電に比べてピーク保持電圧
の行き過ぎを大幅に減少できる。
inがコンデンサ17が保持しているピーク電圧( 出力信号
電圧) Ｖo より高い時に、コンデンサ17に充電電流Ｉc
が流れる。この充電電流Ｉｃは第二のカレントミラー回
路により生成され、その大きさは差動増幅器21の第一の
トランジスタＱ２に流れる電流Ｉ１から第二のトランジ
スタＱ３に流れる電流Ｉ２を差し引いた分，即ち該第二
のトランジスタの負荷に流れる電流Ｉ６に等しいので、
図３（ａ）に示す如く、入力電圧と出力電圧との差が小
さくなる、即ち充電により出力電圧が入力信号電圧に近
づくに従って小さくなる。そして、出力電圧が入力信号
電圧に等しくなると、差動増幅器の第一、第二のトラン
ジスタに流れる電流は等しくなるので、充電電流Ｉc は
０になる。このように、コンデンサの充電するに従って
充電電流Ｉc は０に近づくので、図３（ｂ）に示す如
く、出力電圧は入力信号電圧のピーク値を越えることが
なくなる。厳密には、差動増幅器やカレントミラー回路
の動作遅延時間により、入力電圧Ｖinと出力電圧Ｖo が
等しくなった時点から若干遅れて充電電流Ｉc は０にな
るが、この遅れ期間における充電電流値は極めて小さい
ので、従来の定電流による充電に比べてピーク保持電圧
の行き過ぎを大幅に減少できる。
【００１３】第二発明では、第二の差動増幅器のバイア
ス電流を第一の増幅器とは独立に決定できるので、第二
の差動増幅器の動作速度を早めることができる。これに
より、第二の差動増幅器は入力信号がピーク保持電圧に
近づく際にも遅滞なく追随し、その第二のトランジスタ
に流れる電流が増大する。このため、第一のカレントミ
ラー回路による第一の差動増幅器の第一トランジスタへ
の流し込み電流の増大が遅滞なく行われるので充電電流
抑止機能が向上し、第一発明よりさらに速く充電電流が
０になり、高精度でピーク検出ができる。
ス電流を第一の増幅器とは独立に決定できるので、第二
の差動増幅器の動作速度を早めることができる。これに
より、第二の差動増幅器は入力信号がピーク保持電圧に
近づく際にも遅滞なく追随し、その第二のトランジスタ
に流れる電流が増大する。このため、第一のカレントミ
ラー回路による第一の差動増幅器の第一トランジスタへ
の流し込み電流の増大が遅滞なく行われるので充電電流
抑止機能が向上し、第一発明よりさらに速く充電電流が
０になり、高精度でピーク検出ができる。
【００１４】
【実施例】以下添付図により本発明の実施例を説明す
る。図１は第一発明の構成図、図２は第二発明の実施例
の回路図、図４は図１の構成における各部の電圧ー電流
特性、図５は図２の構成における各部の電圧ー電流特性
である。なお全図を通じて同一符号は同一対象物を表
す。
る。図１は第一発明の構成図、図２は第二発明の実施例
の回路図、図４は図１の構成における各部の電圧ー電流
特性、図５は図２の構成における各部の電圧ー電流特性
である。なお全図を通じて同一符号は同一対象物を表
す。
【００１５】図１で示す第一発明は、差動増幅器を一組
用いたピーク検出回路である。図１において、21は差動
増幅器で、リファレンス電圧源25によりゲートに所定の
一定電圧が加えられ定電流源として動作するn チャンネ
ル MOSトランジスタQ1、入力電圧Vin と出力電圧Ｖo が
それぞれゲートに加えられ共通接続されたソースがトラ
ンジスタQ1のドレインに接続されて差動対を構成する一
対のｎチャンネル MOSトランジスタＱ２，Ｑ３，該トラ
ンジタＱ２，Ｑ３のドレインと電源ＶＤＤとの間にそれ
ぞれ接続されて負荷となるダイオード接続された二つの
ＰチャンネルＭＯＳトランジスタＱ４，Ｑ５とからな
る。トランジスタＱ11はトランジスタＱ５と同一ゲート
幅を持ちゲートが共通接続されておりドレインがトラン
ジスタＱ２のドレインに接続されて、トランジスタＱ２
にトランジスタＱ５と同じ大きさの電流を流しこむ第一
のカレントミラー回路23を構成している。トランジスタ
Ｑ12はトランジスタＱ4 とゲートが共通接続されて、第
二のカレントミラー回路24を構成し、コンデンサ17に充
電電流Icを流し込む。
用いたピーク検出回路である。図１において、21は差動
増幅器で、リファレンス電圧源25によりゲートに所定の
一定電圧が加えられ定電流源として動作するn チャンネ
ル MOSトランジスタQ1、入力電圧Vin と出力電圧Ｖo が
それぞれゲートに加えられ共通接続されたソースがトラ
ンジスタQ1のドレインに接続されて差動対を構成する一
対のｎチャンネル MOSトランジスタＱ２，Ｑ３，該トラ
ンジタＱ２，Ｑ３のドレインと電源ＶＤＤとの間にそれ
ぞれ接続されて負荷となるダイオード接続された二つの
ＰチャンネルＭＯＳトランジスタＱ４，Ｑ５とからな
る。トランジスタＱ11はトランジスタＱ５と同一ゲート
幅を持ちゲートが共通接続されておりドレインがトラン
ジスタＱ２のドレインに接続されて、トランジスタＱ２
にトランジスタＱ５と同じ大きさの電流を流しこむ第一
のカレントミラー回路23を構成している。トランジスタ
Ｑ12はトランジスタＱ4 とゲートが共通接続されて、第
二のカレントミラー回路24を構成し、コンデンサ17に充
電電流Icを流し込む。
【００１６】以下図３、図４を共に用いて、動作を説明
する。差動増幅器21には、図４に示す如く、出力電圧Ｖ
o と入力電圧Ｖinとの差に応じて、第一トランジスタＱ
２と第二トランジスタＱ３とにそれぞれ電流I1,I2 が流
れ、入力電圧Vin とコンデンサ17が保持している出力電
圧Voとが一致したとき、Ｉ1 ＝I2となる。トランジスタ
Q11 のドレイン電流Ｉ5 はカレントミラーの関係により
I2＝I5となる。そして、トランジスタQ11 に流れる電流
I5は、差動増幅器のトランジスタQ2に流れ込み、I1＝I5
＋I6が成り立つ。この式はI5＝I1−I6の如く変形できる
ので、図４に示すI5の如き電圧- 電流特性となる。そし
て、ピーク電圧を保持するコンデンサ17を充電する電流
源トランジスタQ12 と、電流I6が流れるトランジンスタ
Q4とはカレントミラーの関係にあるので、コンデンサ17
の充電電流は図3(a)に示す如く、電流I6と相似形にな
り、VoがVin に近づくと減少しVo＝Vin で０となる。従
って、一定電流で充電する従来技術に比べて、充電の行
き過ぎを防止することができる。
する。差動増幅器21には、図４に示す如く、出力電圧Ｖ
o と入力電圧Ｖinとの差に応じて、第一トランジスタＱ
２と第二トランジスタＱ３とにそれぞれ電流I1,I2 が流
れ、入力電圧Vin とコンデンサ17が保持している出力電
圧Voとが一致したとき、Ｉ1 ＝I2となる。トランジスタ
Q11 のドレイン電流Ｉ5 はカレントミラーの関係により
I2＝I5となる。そして、トランジスタQ11 に流れる電流
I5は、差動増幅器のトランジスタQ2に流れ込み、I1＝I5
＋I6が成り立つ。この式はI5＝I1−I6の如く変形できる
ので、図４に示すI5の如き電圧- 電流特性となる。そし
て、ピーク電圧を保持するコンデンサ17を充電する電流
源トランジスタQ12 と、電流I6が流れるトランジンスタ
Q4とはカレントミラーの関係にあるので、コンデンサ17
の充電電流は図3(a)に示す如く、電流I6と相似形にな
り、VoがVin に近づくと減少しVo＝Vin で０となる。従
って、一定電流で充電する従来技術に比べて、充電の行
き過ぎを防止することができる。
【００１７】次に、図２により第二の発明の実施例を説
明する。第二発明では、差動増幅器を２組用いること以
外は、第一発明と同じである。即ち図２において、21は
図１で前述した差動増幅器と同じもので第一の差動増幅
器である。22は新たに設けた第二の差動増幅器で第一の
差動増幅器21と同様な構成を持ち、３つのｎチャンネル
ＭＯＳトランジスタＱ６、Ｑ７，Ｑ８、二つのＰチャン
ネルトランジスタＱ９，Ｑ１０とから構成されている
が、これらのトランジスタQ6〜Q10 のゲート幅は第一の
差動増幅器21の対応するトランジスタQ1〜Q5に比べて所
定の比率で大きく設定されており、大きな電流で動作す
る。そして、第一のカレントミラー回路は、トランジス
タQ11 と、第二の差動増幅器22側のゲートに出力電圧Ｖ
o を受けるトランジスタQ8用の負荷トランジスタQ10 と
から構成され、第一の差動増幅器21の第一のトランジス
タQ2に電流を流しこむように接続されている。なお、ト
ランジスタQ11 はトランジスタQ8に対してゲート幅が前
記所定の比率で小さく構成されている。またこの第一の
差動増幅器21の負荷トランジスタQ4と充電電流Icを流す
トランジスタQ12 とがカレントミラー回路を構成する点
は第一実施例と同じである。
明する。第二発明では、差動増幅器を２組用いること以
外は、第一発明と同じである。即ち図２において、21は
図１で前述した差動増幅器と同じもので第一の差動増幅
器である。22は新たに設けた第二の差動増幅器で第一の
差動増幅器21と同様な構成を持ち、３つのｎチャンネル
ＭＯＳトランジスタＱ６、Ｑ７，Ｑ８、二つのＰチャン
ネルトランジスタＱ９，Ｑ１０とから構成されている
が、これらのトランジスタQ6〜Q10 のゲート幅は第一の
差動増幅器21の対応するトランジスタQ1〜Q5に比べて所
定の比率で大きく設定されており、大きな電流で動作す
る。そして、第一のカレントミラー回路は、トランジス
タQ11 と、第二の差動増幅器22側のゲートに出力電圧Ｖ
o を受けるトランジスタQ8用の負荷トランジスタQ10 と
から構成され、第一の差動増幅器21の第一のトランジス
タQ2に電流を流しこむように接続されている。なお、ト
ランジスタQ11 はトランジスタQ8に対してゲート幅が前
記所定の比率で小さく構成されている。またこの第一の
差動増幅器21の負荷トランジスタQ4と充電電流Icを流す
トランジスタQ12 とがカレントミラー回路を構成する点
は第一実施例と同じである。
【００１８】次に、図５を共に用いて、この実施例の動
作を説明する。二つの差動増幅器21、22は図１の差動増
幅器21と同様な動作を行い、入力電圧Vin とコンデンサ
17が保持している出力電圧Voとが一致したとき、Ｉ1 ＝
I2＝Ｉt1／２、Ｉ3 ＝I4＝Ｉt2／２となる。
作を説明する。二つの差動増幅器21、22は図１の差動増
幅器21と同様な動作を行い、入力電圧Vin とコンデンサ
17が保持している出力電圧Voとが一致したとき、Ｉ1 ＝
I2＝Ｉt1／２、Ｉ3 ＝I4＝Ｉt2／２となる。
【００１９】そして第一の差動増幅器21においては、ピ
ーク検出されるべき入力電圧Vin が、Ｖin＞Voとなる
と、電流I1，I6は増大する。即ち、差動増幅器21はコン
デンサ17に流れる充電電流Icを増大させる方向に動作す
る。一方、第二の差動増幅器22においては、コンデンサ
17の電圧が増大して、ピーク検出されるべき入力電圧Vi
n に近づくとI4が増大するので、カレントミラーの関係
にあるI5が比例して増大する。従って、第一の差動増幅
器21の負荷トランジスタQ4に流れる電流I6が減少し、こ
の負荷トランジスタQ4とカレントミラーの関係にある充
電電流Icが減少する。即ち、差動増幅器22は、コンデン
サ17の出力電圧がVin に近づくと、充電電流を抑える方
向に動作する。ここで、前述の如く、第二の差動増幅器
22のトータル電流値It2 は第一の差動増幅器21のトータ
ル電流値It1 よりゲート幅の比率だけ大きいので、入力
差動電圧の時間変化に対する電流変化の追随が速い。従
って、第二の差動増幅器22のトランジスタＱ８に流れる
電流I4とカレントミラーの関係にあるI5も入力変化に対
する時間遅れが小さいことになる。このように、差動増
幅器22の共通ソース電流It2 は、差動増幅器21のそれIt
1 に比べて大きく設定されているので、差動増幅器22の
動作速度は差動増幅器21のそれよりも速く、従って、充
電電流の減少させる動作の遅れが第一実施例に比べて小
さいのでピーク検出精度をさらに向上させることができ
る。
ーク検出されるべき入力電圧Vin が、Ｖin＞Voとなる
と、電流I1，I6は増大する。即ち、差動増幅器21はコン
デンサ17に流れる充電電流Icを増大させる方向に動作す
る。一方、第二の差動増幅器22においては、コンデンサ
17の電圧が増大して、ピーク検出されるべき入力電圧Vi
n に近づくとI4が増大するので、カレントミラーの関係
にあるI5が比例して増大する。従って、第一の差動増幅
器21の負荷トランジスタQ4に流れる電流I6が減少し、こ
の負荷トランジスタQ4とカレントミラーの関係にある充
電電流Icが減少する。即ち、差動増幅器22は、コンデン
サ17の出力電圧がVin に近づくと、充電電流を抑える方
向に動作する。ここで、前述の如く、第二の差動増幅器
22のトータル電流値It2 は第一の差動増幅器21のトータ
ル電流値It1 よりゲート幅の比率だけ大きいので、入力
差動電圧の時間変化に対する電流変化の追随が速い。従
って、第二の差動増幅器22のトランジスタＱ８に流れる
電流I4とカレントミラーの関係にあるI5も入力変化に対
する時間遅れが小さいことになる。このように、差動増
幅器22の共通ソース電流It2 は、差動増幅器21のそれIt
1 に比べて大きく設定されているので、差動増幅器22の
動作速度は差動増幅器21のそれよりも速く、従って、充
電電流の減少させる動作の遅れが第一実施例に比べて小
さいのでピーク検出精度をさらに向上させることができ
る。
【００２０】
【発明の効果】以上説明した如く、本発明によれば、ピ
ーク値を保持するコンデンサを充電する電流が差動入力
電圧の減少にともなって減少するので、出力電圧が入力
電圧以上に上昇する行き過ぎを防止することができ、入
力信号電圧のピーク値を正確にかつ高速で検出して保持
するピーク検出回路が供給できるという効果がある。
ーク値を保持するコンデンサを充電する電流が差動入力
電圧の減少にともなって減少するので、出力電圧が入力
電圧以上に上昇する行き過ぎを防止することができ、入
力信号電圧のピーク値を正確にかつ高速で検出して保持
するピーク検出回路が供給できるという効果がある。
【図１】 第一発明のピーク検出回路の構成図
【図２】 第二発明のピーク検出回路の構成図
【図３】 本発明のピーク検出回路の特性を示す図
【図４】 図１の構成における各部の電圧ー電流特性
【図５】 図２の構成における各部の電圧ー電流特性
【図６】 ピーク検出回路を用いた光信号受信回路のブ
ロック図
ロック図
【図７】 従来のピーク検出回路を示す図
17…コンデンサ、21…( 第一の) 差動増幅器、22…第二
の差動増幅器、23…第一のカレントミラー回路、24…第
二のカレントミラー回路
の差動増幅器、23…第一のカレントミラー回路、24…第
二のカレントミラー回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 上野 典夫 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (2)
- 【請求項１】 入力信号のピーク電圧値に等しい出力電
圧を生成するピーク検出回路において、 ゲートに入力信号電圧(Vin) が印加される第一のトラン
ジスタ(Q2)と、ゲートに出力電圧(Vo)が印加されソース
が前記第一のトランジスタと共通接続されて定電流の供
給を受ける第二のトランジスタ(Q3)とからなる差動増幅
器(21)と、 前記第二のトランジスタ(Q3)のドレイン電流と等しい電
流を前記第一のトランジスタ(Q2)のドレインに流し込む
第一のカレントミラー回路(23)と、 前記第一のトランジスタ(Q2)の負荷に流れる電流に比例
する大きさの充電電流(Ic)を生成する第二のカレントミ
ラー回路(24)と、 該充電電流(Ic)により充電されるコンデンサ(17)とから
なり、 該コンデンサ(17)の端子電圧を出力電圧(Vo)として用い
るようにしたことを特徴とするピーク検出回路。 - 【請求項２】 請求項１記載の差動増幅器を２組有し、
前記第一のカレントミラー回路(23)は第一の差動増幅器
の第一のトランジスタ(Q2)のドレインに第二の差動対増
幅器の第二トランジスタ(Q10) のドレイン電流に比例す
る電流を流し込み、前記第二のカレントミラー回路(24)
は前記第一の差動増幅器の第一のトランジスタ(Q2)の負
荷に流れる電流と比例する大きさの充電電流を生成する
ようにしたことを特徴とする請求項１記載のピーク検出
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5163690A JP2819992B2 (ja) | 1993-07-02 | 1993-07-02 | ピーク検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5163690A JP2819992B2 (ja) | 1993-07-02 | 1993-07-02 | ピーク検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0722924A true JPH0722924A (ja) | 1995-01-24 |
| JP2819992B2 JP2819992B2 (ja) | 1998-11-05 |
Family
ID=15778756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5163690A Expired - Fee Related JP2819992B2 (ja) | 1993-07-02 | 1993-07-02 | ピーク検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2819992B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002368591A (ja) * | 2001-06-12 | 2002-12-20 | Sony Corp | ピークホールド回路 |
| JP2008292289A (ja) * | 2007-05-24 | 2008-12-04 | Nec Electronics Corp | 検波回路 |
| JP2012114684A (ja) * | 2010-11-25 | 2012-06-14 | Mitsubishi Electric Corp | ピークホールド回路及びボトムホールド回路 |
| JP2012227674A (ja) * | 2011-04-19 | 2012-11-15 | Mitsubishi Electric Corp | ホールド回路 |
| CN104569557A (zh) * | 2014-03-26 | 2015-04-29 | 深圳市依崇微电子科技有限公司 | 轨到轨峰值检测电路及其方法 |
| CN111034021A (zh) * | 2017-09-07 | 2020-04-17 | 三菱重工制冷空调***株式会社 | 电流值判定装置、控制装置、电动压缩机、电流值判定方法及控制方法 |
| CN111722020A (zh) * | 2019-03-18 | 2020-09-29 | 深圳市汇顶科技股份有限公司 | 毛刺检测电路 |
| CN115694442A (zh) * | 2023-01-03 | 2023-02-03 | 合肥灿芯科技有限公司 | 一种低延时高共模抖动抑制的空闲检测电路 |
| CN116827087A (zh) * | 2023-07-14 | 2023-09-29 | 江苏展芯半导体技术有限公司 | 应用于dcm/bcm模式下的开关电源电流估算方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2435694A (en) * | 2006-03-03 | 2007-09-05 | Toumaz Technology Ltd | Peak voltage detector circuit |
-
1993
- 1993-07-02 JP JP5163690A patent/JP2819992B2/ja not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002368591A (ja) * | 2001-06-12 | 2002-12-20 | Sony Corp | ピークホールド回路 |
| JP2008292289A (ja) * | 2007-05-24 | 2008-12-04 | Nec Electronics Corp | 検波回路 |
| JP2012114684A (ja) * | 2010-11-25 | 2012-06-14 | Mitsubishi Electric Corp | ピークホールド回路及びボトムホールド回路 |
| JP2012227674A (ja) * | 2011-04-19 | 2012-11-15 | Mitsubishi Electric Corp | ホールド回路 |
| CN104569557A (zh) * | 2014-03-26 | 2015-04-29 | 深圳市依崇微电子科技有限公司 | 轨到轨峰值检测电路及其方法 |
| CN111034021A (zh) * | 2017-09-07 | 2020-04-17 | 三菱重工制冷空调***株式会社 | 电流值判定装置、控制装置、电动压缩机、电流值判定方法及控制方法 |
| CN111722020A (zh) * | 2019-03-18 | 2020-09-29 | 深圳市汇顶科技股份有限公司 | 毛刺检测电路 |
| CN111722020B (zh) * | 2019-03-18 | 2023-03-14 | 深圳市汇顶科技股份有限公司 | 毛刺检测电路 |
| CN115694442A (zh) * | 2023-01-03 | 2023-02-03 | 合肥灿芯科技有限公司 | 一种低延时高共模抖动抑制的空闲检测电路 |
| CN116827087A (zh) * | 2023-07-14 | 2023-09-29 | 江苏展芯半导体技术有限公司 | 应用于dcm/bcm模式下的开关电源电流估算方法 |
| CN116827087B (zh) * | 2023-07-14 | 2024-02-09 | 江苏展芯半导体技术股份有限公司 | 应用于dcm/bcm模式下的开关电源电流估算方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2819992B2 (ja) | 1998-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5602510A (en) | Automatic transimpedance control amplifier having a variable impedance feedback | |
| US5446396A (en) | Voltage comparator with hysteresis | |
| JPH0629761A (ja) | 同相モード安定性が強化された差動増幅器 | |
| JPH07218559A (ja) | ピーク検出回路及び電流シンク回路 | |
| JPH09181540A (ja) | 高対称性の双方向電流源 | |
| JP3109560B2 (ja) | ばらつき補償技術による半導体集積回路 | |
| JP2819992B2 (ja) | ピーク検出回路 | |
| US20190372565A1 (en) | Comparator, integrated circuit, and method | |
| US5825209A (en) | Quadrature phase detector | |
| JPH11272346A (ja) | 電流ソース | |
| JPH052037A (ja) | ゼロクロス検出回路 | |
| US7692453B2 (en) | Detector of differential threshold voltage | |
| US20050218958A1 (en) | Detector of differential threshold voltage | |
| US5703477A (en) | Current driver circuit with transverse current regulation | |
| JPS5819026A (ja) | パルス幅変調回路 | |
| US6064240A (en) | Comparator circuit with low current consumption | |
| US9360505B1 (en) | Squelch detector | |
| US6480065B1 (en) | CMOS folding amplifier having high resolution and low power consumption | |
| US6114872A (en) | Differential input circuit | |
| GB2157108A (en) | Eliminating input offset | |
| US7936194B2 (en) | Dual-reference delay-locked loop (DLL) | |
| US8988112B2 (en) | Low-voltage differential signal activity detector | |
| US7215160B2 (en) | Switched operation amplifier | |
| EP1355427A1 (en) | Differential comparator circuit | |
| US20220173744A1 (en) | Low noise hybrid comparator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980728 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080828 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090828 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090828 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100828 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110828 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |