JPH07227038A - 負荷駆動回路 - Google Patents
負荷駆動回路Info
- Publication number
- JPH07227038A JPH07227038A JP1555694A JP1555694A JPH07227038A JP H07227038 A JPH07227038 A JP H07227038A JP 1555694 A JP1555694 A JP 1555694A JP 1555694 A JP1555694 A JP 1555694A JP H07227038 A JPH07227038 A JP H07227038A
- Authority
- JP
- Japan
- Prior art keywords
- load
- transistor
- short
- drive circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】
【目的】過電流による出力トランジスタの熱破壊を防止
することが可能な負荷駆動回路を提供する。 【構成】マイコン51の各ポートP1,P2のレベルに
基づいて、異常状態(出力端子A,B間に負荷Zが接
続されていない場合または出力端子Aが電源VCCとショ
ートしている場合、出力端子A,B間がショートして
いる場合または出力端子Aがアースとショートしている
場合)が検知される。そして、異常状態であれば、その
旨が警報表示器6によって使用者に通知される。また、
トランジスタ53に過電流が流れるような異常状態(前
記)であれば、出力ポートP1をLレベルにしてトラ
ンジスタ53を強制的にオフさせることにより過電流が
流れるのを防止する。その結果、トランジスタ53を完
全に保護することができる。
することが可能な負荷駆動回路を提供する。 【構成】マイコン51の各ポートP1,P2のレベルに
基づいて、異常状態(出力端子A,B間に負荷Zが接
続されていない場合または出力端子Aが電源VCCとショ
ートしている場合、出力端子A,B間がショートして
いる場合または出力端子Aがアースとショートしている
場合)が検知される。そして、異常状態であれば、その
旨が警報表示器6によって使用者に通知される。また、
トランジスタ53に過電流が流れるような異常状態(前
記)であれば、出力ポートP1をLレベルにしてトラ
ンジスタ53を強制的にオフさせることにより過電流が
流れるのを防止する。その結果、トランジスタ53を完
全に保護することができる。
Description
【0001】
【産業上の利用分野】本発明は負荷駆動回路に関するも
のである。
のである。
【0002】
【従来の技術】図5に、従来の負荷駆動回路を示す。負
荷駆動回路50内には、マイクロコンピュータ(以下、
マイコンと略す)51とNPNトランジスタ52とPN
Pトランジスタ53と各抵抗54〜57とダイオードD
と各出力端子A,Bとが備えられており、電源(電源電
圧)VCCから電源供給がなされている。つまり、負荷駆
動回路50は、トランジスタ52によるドライブ段とト
ランジスタ53による出力段とを備え、ソレノイドやモ
ータなどの誘導性負荷Zの駆動を行うようになってい
る。
荷駆動回路50内には、マイクロコンピュータ(以下、
マイコンと略す)51とNPNトランジスタ52とPN
Pトランジスタ53と各抵抗54〜57とダイオードD
と各出力端子A,Bとが備えられており、電源(電源電
圧)VCCから電源供給がなされている。つまり、負荷駆
動回路50は、トランジスタ52によるドライブ段とト
ランジスタ53による出力段とを備え、ソレノイドやモ
ータなどの誘導性負荷Zの駆動を行うようになってい
る。
【0003】マイコン51の出力ポートP1からHレベ
ルの信号が出力されると、各抵抗54〜56によってト
ランジスタ52にバイアスがかかり、トランジスタ52
がオンする。すると、各抵抗56,57およびトランジ
スタ52によってトランジスタ53にもバイアスがかか
り、トランジスタ53もオンする。その結果、トランジ
スタ53を介して電源VCCから負荷Zへ電流が供給され
て駆動される。尚、ダイオードDは負荷Zに生じる誘導
起電力を流すためのフライホイールダイオードである。
ルの信号が出力されると、各抵抗54〜56によってト
ランジスタ52にバイアスがかかり、トランジスタ52
がオンする。すると、各抵抗56,57およびトランジ
スタ52によってトランジスタ53にもバイアスがかか
り、トランジスタ53もオンする。その結果、トランジ
スタ53を介して電源VCCから負荷Zへ電流が供給され
て駆動される。尚、ダイオードDは負荷Zに生じる誘導
起電力を流すためのフライホイールダイオードである。
【0004】
【発明が解決しようとする課題】負荷駆動回路50にお
いて、出力端子A,B間がショートしたり出力端子Aが
アースとショートしたりすると、トランジスタ53に過
電流が流れて熱破壊される。
いて、出力端子A,B間がショートしたり出力端子Aが
アースとショートしたりすると、トランジスタ53に過
電流が流れて熱破壊される。
【0005】そこで、図6に示すように、過電流防止回
路60を設けた負荷駆動回路70が提案されている。過
電流防止回路60は、PNPトランジスタ61と各抵抗
62,63とから構成されている。
路60を設けた負荷駆動回路70が提案されている。過
電流防止回路60は、PNPトランジスタ61と各抵抗
62,63とから構成されている。
【0006】過電流防止回路60では、電源VCCからト
ランジスタ53へ流れ込む電流を抵抗63で検出し、そ
の電流がある程度以上になるとトランジスタ61がオン
し、トランジスタ53のベースをプルアップしてトラン
ジスタ53をオフさせる。その結果、マイコン51の出
力ポートP1からHレベルの信号が出力されてトランジ
スタ52がオンしていてもトランジスタ53はオフし、
前記ショート時にも過電流が流れるのを防止することが
できる。
ランジスタ53へ流れ込む電流を抵抗63で検出し、そ
の電流がある程度以上になるとトランジスタ61がオン
し、トランジスタ53のベースをプルアップしてトラン
ジスタ53をオフさせる。その結果、マイコン51の出
力ポートP1からHレベルの信号が出力されてトランジ
スタ52がオンしていてもトランジスタ53はオフし、
前記ショート時にも過電流が流れるのを防止することが
できる。
【0007】しかし、負荷駆動回路70においても、前
記ショート状態が長く続くとトランジスタ53は熱破壊
されてしまい、トランジスタ53を完全に保護すること
はできなかった。
記ショート状態が長く続くとトランジスタ53は熱破壊
されてしまい、トランジスタ53を完全に保護すること
はできなかった。
【0008】ここで、トランジスタ53にコレクタ損失
の大きなものを用いれば、熱破壊に対する耐性が高めら
れるため上記の問題は生じなくなる。しかし、コレクタ
損失の大きなトランジスタは高価であるため、負荷駆動
回路がコストアップすることになる。
の大きなものを用いれば、熱破壊に対する耐性が高めら
れるため上記の問題は生じなくなる。しかし、コレクタ
損失の大きなトランジスタは高価であるため、負荷駆動
回路がコストアップすることになる。
【0009】本発明は上記問題点を解決するためになさ
れたものであって、その目的は、過電流による出力トラ
ンジスタの熱破壊を防止することが可能な負荷駆動回路
を提供することにある。
れたものであって、その目的は、過電流による出力トラ
ンジスタの熱破壊を防止することが可能な負荷駆動回路
を提供することにある。
【0010】
【課題を解決するための手段】請求項1に記載の発明
は、オンされた出力段のPNPトランジスタを介して電
源から負荷へ電流が供給されて駆動される負荷駆動回路
において、前記負荷に印加される電圧を検出して負荷の
ショートを検知する検知手段と、ショート時には前記ト
ランジスタをオフさせて負荷への通電を遮断させる制御
手段とを備えたことをその要旨とする。
は、オンされた出力段のPNPトランジスタを介して電
源から負荷へ電流が供給されて駆動される負荷駆動回路
において、前記負荷に印加される電圧を検出して負荷の
ショートを検知する検知手段と、ショート時には前記ト
ランジスタをオフさせて負荷への通電を遮断させる制御
手段とを備えたことをその要旨とする。
【0011】請求項2に記載の発明は、請求項1に記載
の負荷駆動回路において、前記負荷に電源電圧を印加す
る抵抗を備え、前記検知手段は、前記トランジスタのオ
フ時に負荷へ印加される電圧を検出して、負荷のオープ
ンまたは電源と負荷の電源側とのショートを検知するこ
とをその要旨とする。
の負荷駆動回路において、前記負荷に電源電圧を印加す
る抵抗を備え、前記検知手段は、前記トランジスタのオ
フ時に負荷へ印加される電圧を検出して、負荷のオープ
ンまたは電源と負荷の電源側とのショートを検知するこ
とをその要旨とする。
【0012】請求項3に記載の発明は、オンされた出力
段のPNPトランジスタを介して電源から負荷へ電流が
供給されて駆動される負荷駆動回路において、前記トラ
ンジスタへ供給される電流を検出して前記負荷のショー
トを検知する検知手段と、ショート時にはトランジスタ
をオフさせて負荷への通電を遮断させる制御手段とを備
えたことをその要旨とする。
段のPNPトランジスタを介して電源から負荷へ電流が
供給されて駆動される負荷駆動回路において、前記トラ
ンジスタへ供給される電流を検出して前記負荷のショー
トを検知する検知手段と、ショート時にはトランジスタ
をオフさせて負荷への通電を遮断させる制御手段とを備
えたことをその要旨とする。
【0013】請求項4に記載の発明は、請求項3に記載
の負荷駆動回路において、前記制御手段は、前記負荷の
ショート時に、一定時間毎に短時間だけ前記トランジス
タをオンさせ、そのときに前記検知手段によりショート
が解消されたと検知されたならトランジスタを再びオン
させ続けることをその要旨とする。
の負荷駆動回路において、前記制御手段は、前記負荷の
ショート時に、一定時間毎に短時間だけ前記トランジス
タをオンさせ、そのときに前記検知手段によりショート
が解消されたと検知されたならトランジスタを再びオン
させ続けることをその要旨とする。
【0014】請求項5に記載の発明は、請求項1〜4の
いずれか1項に記載の負荷駆動回路において、前記検知
手段の検知結果を表示する表示手段を備えたことをその
要旨とする。
いずれか1項に記載の負荷駆動回路において、前記検知
手段の検知結果を表示する表示手段を備えたことをその
要旨とする。
【0015】請求項6に記載の発明は、請求項1〜5の
いずれか1項に記載の負荷駆動回路において、前記負荷
のショート時に、過電流が流れてから負荷への通電が遮
断されるまでの間、負荷へ流れる電流を制限する電流制
限回路を備えたことをその要旨とする。
いずれか1項に記載の負荷駆動回路において、前記負荷
のショート時に、過電流が流れてから負荷への通電が遮
断されるまでの間、負荷へ流れる電流を制限する電流制
限回路を備えたことをその要旨とする。
【0016】
【作用】請求項1または請求項3に記載の発明によれ
ば、検知手段よって負荷のショートが検知され、制御手
段によりトランジスタがオフされて負荷への通電が遮断
される。そのため、トランジスタに過電流が流れなくな
り、熱破壊を防止することができる。
ば、検知手段よって負荷のショートが検知され、制御手
段によりトランジスタがオフされて負荷への通電が遮断
される。そのため、トランジスタに過電流が流れなくな
り、熱破壊を防止することができる。
【0017】請求項2に記載の発明によれば、トランジ
スタのオフ時には抵抗によって負荷に電源電圧が印加さ
れる。その電圧に基づき、検知手段は、負荷のオープン
または電源と負荷の電源側とのショートを検知すること
ができる。
スタのオフ時には抵抗によって負荷に電源電圧が印加さ
れる。その電圧に基づき、検知手段は、負荷のオープン
または電源と負荷の電源側とのショートを検知すること
ができる。
【0018】請求項4に記載の発明によれば、負荷のシ
ョート時において、一定時間毎に短時間だけトランジス
タがオンされる。そのとき、ショートが解消されたと検
知されたならトランジスタは再びオンされ続ける。従っ
て、負荷のショートが何らかの原因によって解消された
場合には、負荷の駆動を自動的に再開することができ
る。
ョート時において、一定時間毎に短時間だけトランジス
タがオンされる。そのとき、ショートが解消されたと検
知されたならトランジスタは再びオンされ続ける。従っ
て、負荷のショートが何らかの原因によって解消された
場合には、負荷の駆動を自動的に再開することができ
る。
【0019】請求項5に記載の発明によれば、検知手段
の検知結果が表示手段に表示されるため、負荷のショー
トまたは負荷のオープンが起こったことを知ることがで
きる。
の検知結果が表示手段に表示されるため、負荷のショー
トまたは負荷のオープンが起こったことを知ることがで
きる。
【0020】請求項6に記載の発明によれば、電流制限
回路により、負荷がショートしてから負荷への通電が遮
断されるまでの間に出力段のトランジスタが熱破壊され
るのを防止することができる。
回路により、負荷がショートしてから負荷への通電が遮
断されるまでの間に出力段のトランジスタが熱破壊され
るのを防止することができる。
【0021】
【実施例】以下、本発明を具体化した各実施例を図面に
従って説明する。尚、各実施例において、図5または図
6に示した従来例と同じ構成については符号を等しくし
てその詳細な説明を省略する。
従って説明する。尚、各実施例において、図5または図
6に示した従来例と同じ構成については符号を等しくし
てその詳細な説明を省略する。
【0022】(第1実施例)図1に、第1実施例の負荷
駆動回路1を示す。負荷駆動回路1において、図5に示
す負荷駆動回路50と異なるのは以下の点だけである。
駆動回路1を示す。負荷駆動回路1において、図5に示
す負荷駆動回路50と異なるのは以下の点だけである。
【0023】トランジスタ53のエミッタ・コレクタ
間に抵抗2が接続されている。抵抗2は高抵抗であり負
荷Zの抵抗に比べて十分に大きい。そのため、トランジ
スタ53のオフ時において、抵抗2を介して電源VCCか
ら負荷Zへ流れる電流は極く微小であり、その電流によ
って負荷Zが駆動されることはなく、消費電力も僅かで
ある。
間に抵抗2が接続されている。抵抗2は高抵抗であり負
荷Zの抵抗に比べて十分に大きい。そのため、トランジ
スタ53のオフ時において、抵抗2を介して電源VCCか
ら負荷Zへ流れる電流は極く微小であり、その電流によ
って負荷Zが駆動されることはなく、消費電力も僅かで
ある。
【0024】トランジスタ53のコレクタ(出力端子
A)が抵抗3を介してマイコン51の入力ポートP2に
接続されている。入力ポートP2とアース間には、ツェ
ナーダイオード4とコンデンサ5とが接続されている。
A)が抵抗3を介してマイコン51の入力ポートP2に
接続されている。入力ポートP2とアース間には、ツェ
ナーダイオード4とコンデンサ5とが接続されている。
【0025】マイコン51によって制御される警報表
示器6が備えられている。 次に、本実施例の動作を説明する。初期状態において、
マイコン51の出力ポートP1はLレベルになってい
る。そのため、各トランジスタ52,53はオフし、負
荷Zには電源が供給されない。このとき、マイコン51
は、入力ポートP2のレベルに基づいて、出力端子A,
B間に負荷Zが確実に接続されているかどうか、また
は、出力端子Aが電源VCCとショートしていないかどう
かを検知する。
示器6が備えられている。 次に、本実施例の動作を説明する。初期状態において、
マイコン51の出力ポートP1はLレベルになってい
る。そのため、各トランジスタ52,53はオフし、負
荷Zには電源が供給されない。このとき、マイコン51
は、入力ポートP2のレベルに基づいて、出力端子A,
B間に負荷Zが確実に接続されているかどうか、また
は、出力端子Aが電源VCCとショートしていないかどう
かを検知する。
【0026】すなわち、出力端子A,B間に負荷Zが確
実に接続されており、出力端子Aが電源VCCとショート
していない場合、出力端子Aは負荷Zを介してアースさ
れるため、出力端子Aの電位は0V(アース電位)にな
る。そのため、入力ポートP2はLレベルになる。
実に接続されており、出力端子Aが電源VCCとショート
していない場合、出力端子Aは負荷Zを介してアースさ
れるため、出力端子Aの電位は0V(アース電位)にな
る。そのため、入力ポートP2はLレベルになる。
【0027】一方、出力端子A,B間に負荷Zが接続さ
れていない場合(以下、負荷オープンという)、出力端
子Aは抵抗2を介してプルアップされるため、出力端子
Aの電位は電源電圧VCCと等しくなる。そのため、入力
ポートP2はHレベルになる。また、出力端子Aが電源
VCCとショートしている場合(以下、VCCショートとい
う)も出力端子Aの電位は電源電圧VCCと等しくなり、
入力ポートP2はHレベルになる。
れていない場合(以下、負荷オープンという)、出力端
子Aは抵抗2を介してプルアップされるため、出力端子
Aの電位は電源電圧VCCと等しくなる。そのため、入力
ポートP2はHレベルになる。また、出力端子Aが電源
VCCとショートしている場合(以下、VCCショートとい
う)も出力端子Aの電位は電源電圧VCCと等しくなり、
入力ポートP2はHレベルになる。
【0028】ここで、抵抗3およびツェナーダイオード
4は、入力ポートP2に高電圧が印加されてマイコン5
1が故障するのを防ぐために設けられている。また、コ
ンデンサ5は入力ポートP2のノイズを吸収するために
設けられている。
4は、入力ポートP2に高電圧が印加されてマイコン5
1が故障するのを防ぐために設けられている。また、コ
ンデンサ5は入力ポートP2のノイズを吸収するために
設けられている。
【0029】このように、マイコン51は初期状態(P
1=Lレベル)において、負荷オープンまたはVCCショ
ートの有無を検知する。そして、負荷オープンまたはV
CCショートのときには、その旨を警報表示器6によって
負荷駆動回路1の使用者に通知する。警報表示器6とし
ては、視覚的なもの(警告ランプやディスプレイなど)
や聴覚的なもの(警報ブザーやスピーカからの音声な
ど)が考えられる。
1=Lレベル)において、負荷オープンまたはVCCショ
ートの有無を検知する。そして、負荷オープンまたはV
CCショートのときには、その旨を警報表示器6によって
負荷駆動回路1の使用者に通知する。警報表示器6とし
ては、視覚的なもの(警告ランプやディスプレイなど)
や聴覚的なもの(警報ブザーやスピーカからの音声な
ど)が考えられる。
【0030】初期状態において負荷オープンまたはVCC
ショートでなければ、マイコン51は出力ポートP1か
らHレベルの信号を出力する。すると、各抵抗54〜5
6によってトランジスタ52にバイアスがかかり、トラ
ンジスタ52がオンする。そして、各抵抗56,57お
よびトランジスタ52によってトランジスタ53にもバ
イアスがかかり、トランジスタ53もオンする。その結
果、トランジスタ53を介して電源VCCから負荷Zへ電
流が供給されて駆動される。
ショートでなければ、マイコン51は出力ポートP1か
らHレベルの信号を出力する。すると、各抵抗54〜5
6によってトランジスタ52にバイアスがかかり、トラ
ンジスタ52がオンする。そして、各抵抗56,57お
よびトランジスタ52によってトランジスタ53にもバ
イアスがかかり、トランジスタ53もオンする。その結
果、トランジスタ53を介して電源VCCから負荷Zへ電
流が供給されて駆動される。
【0031】このとき、マイコン51は、入力ポートP
2のレベルに基づいて、出力端子A,B間がショートし
ていないかどうか、または、出力端子Aがアースとショ
ートしていないかどうかを検知する。そして、マイコン
51は、検知結果に基づいて出力ポートP1の信号レベ
ルを制御する。
2のレベルに基づいて、出力端子A,B間がショートし
ていないかどうか、または、出力端子Aがアースとショ
ートしていないかどうかを検知する。そして、マイコン
51は、検知結果に基づいて出力ポートP1の信号レベ
ルを制御する。
【0032】すなわち、出力端子A,B間がショートし
ておらず、出力端子Aがアースとショートしていない場
合、出力端子Aの電位はトランジスタ53のコレクタ電
位によって規定されるため、ほぼ電源電圧VCCと等しく
なる。そのため、入力ポートP2はHレベルになる。
ておらず、出力端子Aがアースとショートしていない場
合、出力端子Aの電位はトランジスタ53のコレクタ電
位によって規定されるため、ほぼ電源電圧VCCと等しく
なる。そのため、入力ポートP2はHレベルになる。
【0033】一方、出力端子A,B間がショートしてい
る場合(以下、負荷ショートという)や、出力端子Aが
アースとショートしている場合(以下、アースショート
いう)、出力端子Aの電位は0V(アース電位)にな
る。そのため、入力ポートP2はLレベルになる。
る場合(以下、負荷ショートという)や、出力端子Aが
アースとショートしている場合(以下、アースショート
いう)、出力端子Aの電位は0V(アース電位)にな
る。そのため、入力ポートP2はLレベルになる。
【0034】このように、マイコン51は負荷Zの駆動
時(P1=Hレベル)において、負荷ショートまたはア
ースショートの有無を検知する。そして、負荷ショート
またはアースショートのときには、その旨を警報表示器
6によって負荷駆動回路1の使用者に通知する。続い
て、マイコン51は、出力ポートP1の信号をHレベル
からLレベルに切り換える。すると、トランジスタ52
がオフしてトランジスタ53もオフし、トランジスタ5
3に過電流が流れるのを防止することができる。
時(P1=Hレベル)において、負荷ショートまたはア
ースショートの有無を検知する。そして、負荷ショート
またはアースショートのときには、その旨を警報表示器
6によって負荷駆動回路1の使用者に通知する。続い
て、マイコン51は、出力ポートP1の信号をHレベル
からLレベルに切り換える。すると、トランジスタ52
がオフしてトランジスタ53もオフし、トランジスタ5
3に過電流が流れるのを防止することができる。
【0035】このように、本実施例においては、マイコ
ン51の各ポートP1,P2のレベルに基づいて、異常
状態(負荷オープンまたはVCCショート、負荷ショート
またはアースショート)が検知される。そして、異常状
態であれば、その旨が警報表示器6によって使用者に通
知される。また、トランジスタ53に過電流が流れるよ
うな異常状態(負荷ショートまたはアースショート)で
あれば、出力ポートP1をLレベルにしてトランジスタ
53を強制的にオフさせることにより過電流が流れるの
を防止する。その結果、過電流による熱破壊からトラン
ジスタ53を完全に保護することができる。
ン51の各ポートP1,P2のレベルに基づいて、異常
状態(負荷オープンまたはVCCショート、負荷ショート
またはアースショート)が検知される。そして、異常状
態であれば、その旨が警報表示器6によって使用者に通
知される。また、トランジスタ53に過電流が流れるよ
うな異常状態(負荷ショートまたはアースショート)で
あれば、出力ポートP1をLレベルにしてトランジスタ
53を強制的にオフさせることにより過電流が流れるの
を防止する。その結果、過電流による熱破壊からトラン
ジスタ53を完全に保護することができる。
【0036】(第2実施例)図2に、第2実施例の負荷
駆動回路11を示す。負荷駆動回路11において、図6
に示す負荷駆動回路70と異なるのは、電流検出回路1
2が設けられている点だけである。電流検出回路12
は、PNPトランジスタ13と各抵抗14,15とから
構成されている。そして、電流検出回路12の出力端子
であるトランジスタ13のコレクタは、マイコン51の
入力ポートP3に接続されている。
駆動回路11を示す。負荷駆動回路11において、図6
に示す負荷駆動回路70と異なるのは、電流検出回路1
2が設けられている点だけである。電流検出回路12
は、PNPトランジスタ13と各抵抗14,15とから
構成されている。そして、電流検出回路12の出力端子
であるトランジスタ13のコレクタは、マイコン51の
入力ポートP3に接続されている。
【0037】次に、本実施例の動作を説明する。マイコ
ン51の出力ポートP1からHレベルの信号が出力され
ると、各抵抗54〜56によってトランジスタ52にバ
イアスがかかり、トランジスタ52がオンする。する
と、各抵抗56,57およびトランジスタ52によって
トランジスタ53にもバイアスがかかり、トランジスタ
53もオンする。その結果、トランジスタ53を介して
電源VCCから負荷Zへ電流が供給されて駆動される。
ン51の出力ポートP1からHレベルの信号が出力され
ると、各抵抗54〜56によってトランジスタ52にバ
イアスがかかり、トランジスタ52がオンする。する
と、各抵抗56,57およびトランジスタ52によって
トランジスタ53にもバイアスがかかり、トランジスタ
53もオンする。その結果、トランジスタ53を介して
電源VCCから負荷Zへ電流が供給されて駆動される。
【0038】このとき、過電流防止回路60では、電源
VCCからトランジスタ53へ流れ込む電流Iを抵抗63
で検出し、電流Iがある程度以上になるとトランジスタ
61がオンし、トランジスタ53のベースをプルアップ
してトランジスタ53をオフさせる。その結果、マイコ
ン51の出力ポートP1からHレベルの信号が出力され
てトランジスタ52がオンしていてもトランジスタ53
はオフし、負荷ショートまたはアースショート時にも過
電流が流れるのを防止することができる。
VCCからトランジスタ53へ流れ込む電流Iを抵抗63
で検出し、電流Iがある程度以上になるとトランジスタ
61がオンし、トランジスタ53のベースをプルアップ
してトランジスタ53をオフさせる。その結果、マイコ
ン51の出力ポートP1からHレベルの信号が出力され
てトランジスタ52がオンしていてもトランジスタ53
はオフし、負荷ショートまたはアースショート時にも過
電流が流れるのを防止することができる。
【0039】トランジスタ61がオフしているとき(電
流Iがある程度未満のとき)トランジスタ13もオフし
ているため、入力ポートP3はLレベルになっている。
そして、トランジスタ61がオンすると(電流Iがある
程度以上になると)トランジスタ13もオンし、トラン
ジスタ13のコレクタは電源VCC側にプルアップされ
る。そのため、入力ポートP3はHレベルになる。
流Iがある程度未満のとき)トランジスタ13もオフし
ているため、入力ポートP3はLレベルになっている。
そして、トランジスタ61がオンすると(電流Iがある
程度以上になると)トランジスタ13もオンし、トラン
ジスタ13のコレクタは電源VCC側にプルアップされ
る。そのため、入力ポートP3はHレベルになる。
【0040】すると、図3に示すように、マイコン51
は、出力ポートP1の信号をHレベルからLレベルに切
り換える。その結果、トランジスタ52がオフしてトラ
ンジスタ53もオフし、トランジスタ53に過電流が流
れるのを防止することができる。続いて、マイコン51
は、入力ポートP3がHレベルになってから一定時間T
が経過したら、出力ポートP1からHレベルの信号を短
時間tだけ出力する。その結果、入力ポートP3がHレ
ベルのままであれば、マイコン51は、前記ショート状
態が続いていると判定して出力ポートP1の信号をLレ
ベルに保つ。
は、出力ポートP1の信号をHレベルからLレベルに切
り換える。その結果、トランジスタ52がオフしてトラ
ンジスタ53もオフし、トランジスタ53に過電流が流
れるのを防止することができる。続いて、マイコン51
は、入力ポートP3がHレベルになってから一定時間T
が経過したら、出力ポートP1からHレベルの信号を短
時間tだけ出力する。その結果、入力ポートP3がHレ
ベルのままであれば、マイコン51は、前記ショート状
態が続いていると判定して出力ポートP1の信号をLレ
ベルに保つ。
【0041】ここで、出力ポートP1からHレベルの信
号を短時間tだけ出力されたときには、過電流防止回路
60によりトランジスタ53はオフされて過電流から保
護される。
号を短時間tだけ出力されたときには、過電流防止回路
60によりトランジスタ53はオフされて過電流から保
護される。
【0042】この動作を一定時間T毎に繰り返す。そし
て、出力ポートP1を短時間tだけHレベルにしたとき
に入力ポートP3がLレベルになれば、マイコン51
は、前記ショート状態が解消された判定し、出力ポート
P1の信号をHレベルに切り換えて出力し続ける。その
結果、再び、トランジスタ53を介して電源VCCから負
荷Zへ電流が供給されて駆動される。
て、出力ポートP1を短時間tだけHレベルにしたとき
に入力ポートP3がLレベルになれば、マイコン51
は、前記ショート状態が解消された判定し、出力ポート
P1の信号をHレベルに切り換えて出力し続ける。その
結果、再び、トランジスタ53を介して電源VCCから負
荷Zへ電流が供給されて駆動される。
【0043】このように、本実施例においては、電流検
出回路12が設けられ、マイコン51の各ポートP1,
P3のレベルに基づいて、ショート状態(負荷ショート
またはアースショート)が検知される。そして、前記シ
ョート状態であれば、出力ポートP1をLレベルにして
トランジスタ53を強制的にオフさせることにより過電
流が流れるのを防止する。また、前記ショート状態を検
知する動作を一定時間T毎に繰り返し行い、ショート状
態が解消されていればトランジスタ53を再びオンさせ
て負荷Zの駆動を再開させる。ここで、ショート状態を
検知しているときには、過電流防止回路60が働いてト
ランジスタ53は過電流から保護される。その結果、過
電流による熱破壊からトランジスタ53を完全に保護す
ることができる。
出回路12が設けられ、マイコン51の各ポートP1,
P3のレベルに基づいて、ショート状態(負荷ショート
またはアースショート)が検知される。そして、前記シ
ョート状態であれば、出力ポートP1をLレベルにして
トランジスタ53を強制的にオフさせることにより過電
流が流れるのを防止する。また、前記ショート状態を検
知する動作を一定時間T毎に繰り返し行い、ショート状
態が解消されていればトランジスタ53を再びオンさせ
て負荷Zの駆動を再開させる。ここで、ショート状態を
検知しているときには、過電流防止回路60が働いてト
ランジスタ53は過電流から保護される。その結果、過
電流による熱破壊からトランジスタ53を完全に保護す
ることができる。
【0044】図4に、本実施例のブロック回路図を示
す。負荷駆動回路11は、トランジスタ52によるドラ
イブ段21とトランジスタ53による出力段22とを備
え、負荷Zの駆動を行う。過電流防止回路60は、電源
電源VCCからトランジスタ53へ流れ込む電流を抵抗6
3で検出し、その電流がある程度以上になるとトランジ
スタ52をオフさせて過電流から保護する。電流検出回
路12は、電源電源VCCからトランジスタ53へ流れ込
む電流を検出してマイコン51の入力ポートP3へ出力
する。
す。負荷駆動回路11は、トランジスタ52によるドラ
イブ段21とトランジスタ53による出力段22とを備
え、負荷Zの駆動を行う。過電流防止回路60は、電源
電源VCCからトランジスタ53へ流れ込む電流を抵抗6
3で検出し、その電流がある程度以上になるとトランジ
スタ52をオフさせて過電流から保護する。電流検出回
路12は、電源電源VCCからトランジスタ53へ流れ込
む電流を検出してマイコン51の入力ポートP3へ出力
する。
【0045】尚、本発明は上記実施例によらず以下のよ
うに実施してもよい。 1)各抵抗54,56を省略する。 2)トランジスタ52によるドライバ段を省略し、マイ
コン51でトランジスタ53を直接ドライブする。
うに実施してもよい。 1)各抵抗54,56を省略する。 2)トランジスタ52によるドライバ段を省略し、マイ
コン51でトランジスタ53を直接ドライブする。
【0046】3)第1実施例において、抵抗2を省き、
負荷オープンまたはVCCショートの検知機能を省略す
る。 4)第1実施例においても、第2実施例と同様の過電流
防止回路60を設ける。
負荷オープンまたはVCCショートの検知機能を省略す
る。 4)第1実施例においても、第2実施例と同様の過電流
防止回路60を設ける。
【0047】5)第2実施例において、電流検出回路1
2を抵抗63に流れる電流を検出する電流センサに置き
代える。 6)第2実施例においても、第1実施例と同様の警報表
示器6を設ける。
2を抵抗63に流れる電流を検出する電流センサに置き
代える。 6)第2実施例においても、第1実施例と同様の警報表
示器6を設ける。
【0048】7)誘導性負荷Zではなく抵抗性負荷や誘
導性負荷の駆動装置に適用する。
導性負荷の駆動装置に適用する。
【0049】
【発明の効果】以上詳述したように本発明によれば、過
電流による出力トランジスタの熱破壊を防止することが
可能な負荷駆動回路を提供することができるという優れ
た効果がある。
電流による出力トランジスタの熱破壊を防止することが
可能な負荷駆動回路を提供することができるという優れ
た効果がある。
【図1】本発明を具体化した第1実施例の負荷駆動回路
を示す回路図である。
を示す回路図である。
【図2】本発明を具体化した第2実施例の負荷駆動回路
を示す回路図である。
を示す回路図である。
【図3】第2実施例の動作を説明するためのタイムチャ
ートである。
ートである。
【図4】第2実施例のブロック回路図である。
【図5】従来の負荷駆動回路を示す回路図である。
【図6】従来の負荷駆動回路を示す回路図である。
51 検知手段および制御手段としてのマイクロコンピ
ュータ 53 PNPトランジスタ 60 電流制限回路としての過電流防止回路 VCC 電源 Z 負荷
ュータ 53 PNPトランジスタ 60 電流制限回路としての過電流防止回路 VCC 電源 Z 負荷
Claims (6)
- 【請求項1】 オンされた出力段のPNPトランジスタ
(53)を介して電源(VCC)から負荷(Z)へ電流が
供給されて駆動される負荷駆動回路において、 前記負荷に印加される電圧を検出して負荷のショートを
検知する検知手段と、ショート時には前記トランジスタ
をオフさせて負荷への通電を遮断させる制御手段とを備
えたことを特徴とする負荷駆動回路。 - 【請求項2】 請求項1に記載の負荷駆動回路におい
て、 前記負荷に電源電圧を印加する抵抗(2)を備え、前記
検知手段は、前記トランジスタのオフ時に負荷へ印加さ
れる電圧を検出して、負荷のオープンまたは電源と負荷
の電源側とのショートを検知することを特徴とする負荷
駆動回路。 - 【請求項3】 オンされた出力段のPNPトランジスタ
(53)を介して電源(VCC)から負荷(Z)へ電流が
供給されて駆動される負荷駆動回路において、 前記トランジスタへ供給される電流を検出して前記負荷
のショートを検知する検知手段と、ショート時にはトラ
ンジスタをオフさせて負荷への通電を遮断させる制御手
段とを備えたことを特徴とする負荷駆動回路。 - 【請求項4】 請求項3に記載の負荷駆動回路におい
て、 前記制御手段は、前記負荷のショート時に、一定時間毎
に短時間だけ前記トランジスタをオンさせ、そのときに
前記検知手段によりショートが解消されたと検知された
ならトランジスタを再びオンさせ続けることを特徴とす
る負荷駆動回路。 - 【請求項5】 請求項1〜4のいずれか1項に記載の負
荷駆動回路において、 前記検知手段の検知結果を表示する表示手段(6)を備
えたことを特徴とする負荷駆動回路。 - 【請求項6】 請求項1〜5のいずれか1項に記載の負
荷駆動回路において、前記負荷のショート時に、過電流
が流れてから負荷への通電が遮断されるまでの間、負荷
へ流れる電流を制限する電流制限回路(60)を備えた
ことを特徴とする負荷駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1555694A JPH07227038A (ja) | 1994-02-09 | 1994-02-09 | 負荷駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1555694A JPH07227038A (ja) | 1994-02-09 | 1994-02-09 | 負荷駆動回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07227038A true JPH07227038A (ja) | 1995-08-22 |
Family
ID=11892052
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1555694A Pending JPH07227038A (ja) | 1994-02-09 | 1994-02-09 | 負荷駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07227038A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100325331B1 (ko) * | 1997-12-23 | 2002-04-17 | 이구택 | 파워전원의 과전류 보호회로 |
KR20030064038A (ko) * | 2002-01-25 | 2003-07-31 | 삼성전자주식회사 | 통신 시스템의 전원 안전 감시 장치 |
JP2015191974A (ja) * | 2014-03-27 | 2015-11-02 | 新電元工業株式会社 | 駆動制御装置及び故障検知方法 |
JP2017050936A (ja) * | 2015-08-31 | 2017-03-09 | 住友電気工業株式会社 | 異常検知回路及び充電装置 |
-
1994
- 1994-02-09 JP JP1555694A patent/JPH07227038A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100325331B1 (ko) * | 1997-12-23 | 2002-04-17 | 이구택 | 파워전원의 과전류 보호회로 |
KR20030064038A (ko) * | 2002-01-25 | 2003-07-31 | 삼성전자주식회사 | 통신 시스템의 전원 안전 감시 장치 |
JP2015191974A (ja) * | 2014-03-27 | 2015-11-02 | 新電元工業株式会社 | 駆動制御装置及び故障検知方法 |
JP2017050936A (ja) * | 2015-08-31 | 2017-03-09 | 住友電気工業株式会社 | 異常検知回路及び充電装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20110018621A1 (en) | Current mirror circuit | |
KR100799496B1 (ko) | 차량용 센서의 보호장치 | |
JPH07227038A (ja) | 負荷駆動回路 | |
US7064940B2 (en) | Over heat protection circuit for a brushless dc motor | |
JPH06188704A (ja) | 負荷駆動装置 | |
JPH11136853A (ja) | 短絡保護機能を有する負荷駆動装置 | |
JPS6083418A (ja) | パワ−スイッチングトランジスタの保護回路 | |
JPH05267580A (ja) | 半導体装置 | |
JPH11113169A (ja) | 半導体回路の保護装置 | |
JPH11307850A (ja) | 半導体レーザ駆動装置 | |
JP2886398B2 (ja) | ステッピングモ−タの駆動装置 | |
JPH01220915A (ja) | トランジスタの出力短絡保護回路 | |
KR0125907Y1 (ko) | 마이크로 컴퓨터의 전압 안정화 회로 | |
KR100189890B1 (ko) | 과전류 차단 대전류 출력 기기 보호 장치 | |
KR200144600Y1 (ko) | 과전류 보호부를 구비하는 게이트 구동회로 | |
JP3433470B2 (ja) | 負荷駆動回路 | |
JPH0645837A (ja) | 保護回路 | |
JP3475546B2 (ja) | Mosfetの駆動回路 | |
JP3036980B2 (ja) | 増幅器 | |
JPH0739063A (ja) | 過電流保護装置 | |
KR100332622B1 (ko) | 과전압 보호회로 | |
JPH05276649A (ja) | トランジスタの過電流保護回路 | |
KR200178094Y1 (ko) | 서지 진압으로부터의 파워 트랜지스터 보호 장치 | |
JP2973599B2 (ja) | プリンタのヘッド試験回路 | |
JPH09148902A (ja) | 出力駆動回路用保護装置 |