JPH07227038A - 負荷駆動回路 - Google Patents

Abstract

(57)【要約】 【目的】過電流による出力トランジスタの熱破壊を防止
することが可能な負荷駆動回路を提供する。 【構成】マイコン５１の各ポートＰ１，Ｐ２のレベルに
基づいて、異常状態（出力端子Ａ，Ｂ間に負荷Ｚが接
続されていない場合または出力端子Ａが電源ＶCCとショ
ートしている場合、出力端子Ａ，Ｂ間がショートして
いる場合または出力端子Ａがアースとショートしている
場合）が検知される。そして、異常状態であれば、その
旨が警報表示器６によって使用者に通知される。また、
トランジスタ５３に過電流が流れるような異常状態（前
記）であれば、出力ポートＰ１をＬレベルにしてトラ
ンジスタ５３を強制的にオフさせることにより過電流が
流れるのを防止する。その結果、トランジスタ５３を完
全に保護することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は負荷駆動回路に関するも
のである。

【０００２】

【従来の技術】図５に、従来の負荷駆動回路を示す。負
荷駆動回路５０内には、マイクロコンピュータ（以下、
マイコンと略す）５１とＮＰＮトランジスタ５２とＰＮ
Ｐトランジスタ５３と各抵抗５４〜５７とダイオードＤ
と各出力端子Ａ，Ｂとが備えられており、電源（電源電
圧）ＶCCから電源供給がなされている。つまり、負荷駆
動回路５０は、トランジスタ５２によるドライブ段とト
ランジスタ５３による出力段とを備え、ソレノイドやモ
ータなどの誘導性負荷Ｚの駆動を行うようになってい
る。

【０００３】マイコン５１の出力ポートＰ１からＨレベ
ルの信号が出力されると、各抵抗５４〜５６によってト
ランジスタ５２にバイアスがかかり、トランジスタ５２
がオンする。すると、各抵抗５６，５７およびトランジ
スタ５２によってトランジスタ５３にもバイアスがかか
り、トランジスタ５３もオンする。その結果、トランジ
スタ５３を介して電源ＶCCから負荷Ｚへ電流が供給され
て駆動される。尚、ダイオードＤは負荷Ｚに生じる誘導
起電力を流すためのフライホイールダイオードである。

【０００４】

【発明が解決しようとする課題】負荷駆動回路５０にお
いて、出力端子Ａ，Ｂ間がショートしたり出力端子Ａが
アースとショートしたりすると、トランジスタ５３に過
電流が流れて熱破壊される。

【０００５】そこで、図６に示すように、過電流防止回
路６０を設けた負荷駆動回路７０が提案されている。過
電流防止回路６０は、ＰＮＰトランジスタ６１と各抵抗
６２，６３とから構成されている。

【０００６】過電流防止回路６０では、電源ＶCCからト
ランジスタ５３へ流れ込む電流を抵抗６３で検出し、そ
の電流がある程度以上になるとトランジスタ６１がオン
し、トランジスタ５３のベースをプルアップしてトラン
ジスタ５３をオフさせる。その結果、マイコン５１の出
力ポートＰ１からＨレベルの信号が出力されてトランジ
スタ５２がオンしていてもトランジスタ５３はオフし、
前記ショート時にも過電流が流れるのを防止することが
できる。

【０００７】しかし、負荷駆動回路７０においても、前
記ショート状態が長く続くとトランジスタ５３は熱破壊
されてしまい、トランジスタ５３を完全に保護すること
はできなかった。

【０００８】ここで、トランジスタ５３にコレクタ損失
の大きなものを用いれば、熱破壊に対する耐性が高めら
れるため上記の問題は生じなくなる。しかし、コレクタ
損失の大きなトランジスタは高価であるため、負荷駆動
回路がコストアップすることになる。

【０００９】本発明は上記問題点を解決するためになさ
れたものであって、その目的は、過電流による出力トラ
ンジスタの熱破壊を防止することが可能な負荷駆動回路
を提供することにある。

【００１０】

【課題を解決するための手段】請求項１に記載の発明
は、オンされた出力段のＰＮＰトランジスタを介して電
源から負荷へ電流が供給されて駆動される負荷駆動回路
において、前記負荷に印加される電圧を検出して負荷の
ショートを検知する検知手段と、ショート時には前記ト
ランジスタをオフさせて負荷への通電を遮断させる制御
手段とを備えたことをその要旨とする。

【００１１】請求項２に記載の発明は、請求項１に記載
の負荷駆動回路において、前記負荷に電源電圧を印加す
る抵抗を備え、前記検知手段は、前記トランジスタのオ
フ時に負荷へ印加される電圧を検出して、負荷のオープ
ンまたは電源と負荷の電源側とのショートを検知するこ
とをその要旨とする。

【００１２】請求項３に記載の発明は、オンされた出力
段のＰＮＰトランジスタを介して電源から負荷へ電流が
供給されて駆動される負荷駆動回路において、前記トラ
ンジスタへ供給される電流を検出して前記負荷のショー
トを検知する検知手段と、ショート時にはトランジスタ
をオフさせて負荷への通電を遮断させる制御手段とを備
えたことをその要旨とする。

【００１３】請求項４に記載の発明は、請求項３に記載
の負荷駆動回路において、前記制御手段は、前記負荷の
ショート時に、一定時間毎に短時間だけ前記トランジス
タをオンさせ、そのときに前記検知手段によりショート
が解消されたと検知されたならトランジスタを再びオン
させ続けることをその要旨とする。

【００１４】請求項５に記載の発明は、請求項１〜４の
いずれか１項に記載の負荷駆動回路において、前記検知
手段の検知結果を表示する表示手段を備えたことをその
要旨とする。

【００１５】請求項６に記載の発明は、請求項１〜５の
いずれか１項に記載の負荷駆動回路において、前記負荷
のショート時に、過電流が流れてから負荷への通電が遮
断されるまでの間、負荷へ流れる電流を制限する電流制
限回路を備えたことをその要旨とする。

【００１６】

【作用】請求項１または請求項３に記載の発明によれ
ば、検知手段よって負荷のショートが検知され、制御手
段によりトランジスタがオフされて負荷への通電が遮断
される。そのため、トランジスタに過電流が流れなくな
り、熱破壊を防止することができる。

【００１７】請求項２に記載の発明によれば、トランジ
スタのオフ時には抵抗によって負荷に電源電圧が印加さ
れる。その電圧に基づき、検知手段は、負荷のオープン
または電源と負荷の電源側とのショートを検知すること
ができる。

【００１８】請求項４に記載の発明によれば、負荷のシ
ョート時において、一定時間毎に短時間だけトランジス
タがオンされる。そのとき、ショートが解消されたと検
知されたならトランジスタは再びオンされ続ける。従っ
て、負荷のショートが何らかの原因によって解消された
場合には、負荷の駆動を自動的に再開することができ
る。

【００１９】請求項５に記載の発明によれば、検知手段
の検知結果が表示手段に表示されるため、負荷のショー
トまたは負荷のオープンが起こったことを知ることがで
きる。

【００２０】請求項６に記載の発明によれば、電流制限
回路により、負荷がショートしてから負荷への通電が遮
断されるまでの間に出力段のトランジスタが熱破壊され
るのを防止することができる。

【００２１】

【実施例】以下、本発明を具体化した各実施例を図面に
従って説明する。尚、各実施例において、図５または図
６に示した従来例と同じ構成については符号を等しくし
てその詳細な説明を省略する。

【００２２】（第１実施例）図１に、第１実施例の負荷
駆動回路１を示す。負荷駆動回路１において、図５に示
す負荷駆動回路５０と異なるのは以下の点だけである。

【００２３】トランジスタ５３のエミッタ・コレクタ
間に抵抗２が接続されている。抵抗２は高抵抗であり負
荷Ｚの抵抗に比べて十分に大きい。そのため、トランジ
スタ５３のオフ時において、抵抗２を介して電源ＶCCか
ら負荷Ｚへ流れる電流は極く微小であり、その電流によ
って負荷Ｚが駆動されることはなく、消費電力も僅かで
ある。

【００２４】トランジスタ５３のコレクタ（出力端子
Ａ）が抵抗３を介してマイコン５１の入力ポートＰ２に
接続されている。入力ポートＰ２とアース間には、ツェ
ナーダイオード４とコンデンサ５とが接続されている。

【００２５】マイコン５１によって制御される警報表
示器６が備えられている。 次に、本実施例の動作を説明する。初期状態において、
マイコン５１の出力ポートＰ１はＬレベルになってい
る。そのため、各トランジスタ５２，５３はオフし、負
荷Ｚには電源が供給されない。このとき、マイコン５１
は、入力ポートＰ２のレベルに基づいて、出力端子Ａ，
Ｂ間に負荷Ｚが確実に接続されているかどうか、また
は、出力端子Ａが電源ＶCCとショートしていないかどう
かを検知する。

【００２６】すなわち、出力端子Ａ，Ｂ間に負荷Ｚが確
実に接続されており、出力端子Ａが電源ＶCCとショート
していない場合、出力端子Ａは負荷Ｚを介してアースさ
れるため、出力端子Ａの電位は０Ｖ（アース電位）にな
る。そのため、入力ポートＰ２はＬレベルになる。

【００２７】一方、出力端子Ａ，Ｂ間に負荷Ｚが接続さ
れていない場合（以下、負荷オープンという）、出力端
子Ａは抵抗２を介してプルアップされるため、出力端子
Ａの電位は電源電圧ＶCCと等しくなる。そのため、入力
ポートＰ２はＨレベルになる。また、出力端子Ａが電源
ＶCCとショートしている場合（以下、ＶCCショートとい
う）も出力端子Ａの電位は電源電圧ＶCCと等しくなり、
入力ポートＰ２はＨレベルになる。

【００２８】ここで、抵抗３およびツェナーダイオード
４は、入力ポートＰ２に高電圧が印加されてマイコン５
１が故障するのを防ぐために設けられている。また、コ
ンデンサ５は入力ポートＰ２のノイズを吸収するために
設けられている。

【００２９】このように、マイコン５１は初期状態（Ｐ
１＝Ｌレベル）において、負荷オープンまたはＶCCショ
ートの有無を検知する。そして、負荷オープンまたはＶ
CCショートのときには、その旨を警報表示器６によって
負荷駆動回路１の使用者に通知する。警報表示器６とし
ては、視覚的なもの（警告ランプやディスプレイなど）
や聴覚的なもの（警報ブザーやスピーカからの音声な
ど）が考えられる。

【００３０】初期状態において負荷オープンまたはＶCC
ショートでなければ、マイコン５１は出力ポートＰ１か
らＨレベルの信号を出力する。すると、各抵抗５４〜５
６によってトランジスタ５２にバイアスがかかり、トラ
ンジスタ５２がオンする。そして、各抵抗５６，５７お
よびトランジスタ５２によってトランジスタ５３にもバ
イアスがかかり、トランジスタ５３もオンする。その結
果、トランジスタ５３を介して電源ＶCCから負荷Ｚへ電
流が供給されて駆動される。

【００３１】このとき、マイコン５１は、入力ポートＰ
２のレベルに基づいて、出力端子Ａ，Ｂ間がショートし
ていないかどうか、または、出力端子Ａがアースとショ
ートしていないかどうかを検知する。そして、マイコン
５１は、検知結果に基づいて出力ポートＰ１の信号レベ
ルを制御する。

【００３２】すなわち、出力端子Ａ，Ｂ間がショートし
ておらず、出力端子Ａがアースとショートしていない場
合、出力端子Ａの電位はトランジスタ５３のコレクタ電
位によって規定されるため、ほぼ電源電圧ＶCCと等しく
なる。そのため、入力ポートＰ２はＨレベルになる。

【００３３】一方、出力端子Ａ，Ｂ間がショートしてい
る場合（以下、負荷ショートという）や、出力端子Ａが
アースとショートしている場合（以下、アースショート
いう）、出力端子Ａの電位は０Ｖ（アース電位）にな
る。そのため、入力ポートＰ２はＬレベルになる。

【００３４】このように、マイコン５１は負荷Ｚの駆動
時（Ｐ１＝Ｈレベル）において、負荷ショートまたはア
ースショートの有無を検知する。そして、負荷ショート
またはアースショートのときには、その旨を警報表示器
６によって負荷駆動回路１の使用者に通知する。続い
て、マイコン５１は、出力ポートＰ１の信号をＨレベル
からＬレベルに切り換える。すると、トランジスタ５２
がオフしてトランジスタ５３もオフし、トランジスタ５
３に過電流が流れるのを防止することができる。

【００３５】このように、本実施例においては、マイコ
ン５１の各ポートＰ１，Ｐ２のレベルに基づいて、異常
状態（負荷オープンまたはＶCCショート、負荷ショート
またはアースショート）が検知される。そして、異常状
態であれば、その旨が警報表示器６によって使用者に通
知される。また、トランジスタ５３に過電流が流れるよ
うな異常状態（負荷ショートまたはアースショート）で
あれば、出力ポートＰ１をＬレベルにしてトランジスタ
５３を強制的にオフさせることにより過電流が流れるの
を防止する。その結果、過電流による熱破壊からトラン
ジスタ５３を完全に保護することができる。

【００３６】（第２実施例）図２に、第２実施例の負荷
駆動回路１１を示す。負荷駆動回路１１において、図６
に示す負荷駆動回路７０と異なるのは、電流検出回路１
２が設けられている点だけである。電流検出回路１２
は、ＰＮＰトランジスタ１３と各抵抗１４，１５とから
構成されている。そして、電流検出回路１２の出力端子
であるトランジスタ１３のコレクタは、マイコン５１の
入力ポートＰ３に接続されている。

【００３７】次に、本実施例の動作を説明する。マイコ
ン５１の出力ポートＰ１からＨレベルの信号が出力され
ると、各抵抗５４〜５６によってトランジスタ５２にバ
イアスがかかり、トランジスタ５２がオンする。する
と、各抵抗５６，５７およびトランジスタ５２によって
トランジスタ５３にもバイアスがかかり、トランジスタ
５３もオンする。その結果、トランジスタ５３を介して
電源ＶCCから負荷Ｚへ電流が供給されて駆動される。

【００３８】このとき、過電流防止回路６０では、電源
ＶCCからトランジスタ５３へ流れ込む電流Ｉを抵抗６３
で検出し、電流Ｉがある程度以上になるとトランジスタ
６１がオンし、トランジスタ５３のベースをプルアップ
してトランジスタ５３をオフさせる。その結果、マイコ
ン５１の出力ポートＰ１からＨレベルの信号が出力され
てトランジスタ５２がオンしていてもトランジスタ５３
はオフし、負荷ショートまたはアースショート時にも過
電流が流れるのを防止することができる。

【００３９】トランジスタ６１がオフしているとき（電
流Ｉがある程度未満のとき）トランジスタ１３もオフし
ているため、入力ポートＰ３はＬレベルになっている。
そして、トランジスタ６１がオンすると（電流Ｉがある
程度以上になると）トランジスタ１３もオンし、トラン
ジスタ１３のコレクタは電源ＶCC側にプルアップされ
る。そのため、入力ポートＰ３はＨレベルになる。

【００４０】すると、図３に示すように、マイコン５１
は、出力ポートＰ１の信号をＨレベルからＬレベルに切
り換える。その結果、トランジスタ５２がオフしてトラ
ンジスタ５３もオフし、トランジスタ５３に過電流が流
れるのを防止することができる。続いて、マイコン５１
は、入力ポートＰ３がＨレベルになってから一定時間Ｔ
が経過したら、出力ポートＰ１からＨレベルの信号を短
時間ｔだけ出力する。その結果、入力ポートＰ３がＨレ
ベルのままであれば、マイコン５１は、前記ショート状
態が続いていると判定して出力ポートＰ１の信号をＬレ
ベルに保つ。

【００４１】ここで、出力ポートＰ１からＨレベルの信
号を短時間ｔだけ出力されたときには、過電流防止回路
６０によりトランジスタ５３はオフされて過電流から保
護される。

【００４２】この動作を一定時間Ｔ毎に繰り返す。そし
て、出力ポートＰ１を短時間ｔだけＨレベルにしたとき
に入力ポートＰ３がＬレベルになれば、マイコン５１
は、前記ショート状態が解消された判定し、出力ポート
Ｐ１の信号をＨレベルに切り換えて出力し続ける。その
結果、再び、トランジスタ５３を介して電源ＶCCから負
荷Ｚへ電流が供給されて駆動される。

【００４３】このように、本実施例においては、電流検
出回路１２が設けられ、マイコン５１の各ポートＰ１，
Ｐ３のレベルに基づいて、ショート状態（負荷ショート
またはアースショート）が検知される。そして、前記シ
ョート状態であれば、出力ポートＰ１をＬレベルにして
トランジスタ５３を強制的にオフさせることにより過電
流が流れるのを防止する。また、前記ショート状態を検
知する動作を一定時間Ｔ毎に繰り返し行い、ショート状
態が解消されていればトランジスタ５３を再びオンさせ
て負荷Ｚの駆動を再開させる。ここで、ショート状態を
検知しているときには、過電流防止回路６０が働いてト
ランジスタ５３は過電流から保護される。その結果、過
電流による熱破壊からトランジスタ５３を完全に保護す
ることができる。

【００４４】図４に、本実施例のブロック回路図を示
す。負荷駆動回路１１は、トランジスタ５２によるドラ
イブ段２１とトランジスタ５３による出力段２２とを備
え、負荷Ｚの駆動を行う。過電流防止回路６０は、電源
電源ＶCCからトランジスタ５３へ流れ込む電流を抵抗６
３で検出し、その電流がある程度以上になるとトランジ
スタ５２をオフさせて過電流から保護する。電流検出回
路１２は、電源電源ＶCCからトランジスタ５３へ流れ込
む電流を検出してマイコン５１の入力ポートＰ３へ出力
する。

【００４５】尚、本発明は上記実施例によらず以下のよ
うに実施してもよい。 １）各抵抗５４，５６を省略する。 ２）トランジスタ５２によるドライバ段を省略し、マイ
コン５１でトランジスタ５３を直接ドライブする。

【００４６】３）第１実施例において、抵抗２を省き、
負荷オープンまたはＶCCショートの検知機能を省略す
る。 ４）第１実施例においても、第２実施例と同様の過電流
防止回路６０を設ける。

【００４７】５）第２実施例において、電流検出回路１
２を抵抗６３に流れる電流を検出する電流センサに置き
代える。 ６）第２実施例においても、第１実施例と同様の警報表
示器６を設ける。

【００４８】７）誘導性負荷Ｚではなく抵抗性負荷や誘
導性負荷の駆動装置に適用する。

【００４９】

【発明の効果】以上詳述したように本発明によれば、過
電流による出力トランジスタの熱破壊を防止することが
可能な負荷駆動回路を提供することができるという優れ
た効果がある。

【図面の簡単な説明】

【図１】本発明を具体化した第１実施例の負荷駆動回路
を示す回路図である。

【図２】本発明を具体化した第２実施例の負荷駆動回路
を示す回路図である。

【図３】第２実施例の動作を説明するためのタイムチャ
ートである。

【図４】第２実施例のブロック回路図である。

【図５】従来の負荷駆動回路を示す回路図である。

【図６】従来の負荷駆動回路を示す回路図である。

【符号の説明】

５１ 検知手段および制御手段としてのマイクロコンピ
ュータ ５３ ＰＮＰトランジスタ ６０ 電流制限回路としての過電流防止回路 ＶCC 電源 Ｚ 負荷

Claims (6)

【特許請求の範囲】
1. 【請求項１】 オンされた出力段のＰＮＰトランジスタ
   （５３）を介して電源（ＶCC）から負荷（Ｚ）へ電流が
   供給されて駆動される負荷駆動回路において、 前記負荷に印加される電圧を検出して負荷のショートを
   検知する検知手段と、ショート時には前記トランジスタ
   をオフさせて負荷への通電を遮断させる制御手段とを備
   えたことを特徴とする負荷駆動回路。
2. 【請求項２】 請求項１に記載の負荷駆動回路におい
   て、 前記負荷に電源電圧を印加する抵抗（２）を備え、前記
   検知手段は、前記トランジスタのオフ時に負荷へ印加さ
   れる電圧を検出して、負荷のオープンまたは電源と負荷
   の電源側とのショートを検知することを特徴とする負荷
   駆動回路。
3. 【請求項３】 オンされた出力段のＰＮＰトランジスタ
   （５３）を介して電源（ＶCC）から負荷（Ｚ）へ電流が
   供給されて駆動される負荷駆動回路において、 前記トランジスタへ供給される電流を検出して前記負荷
   のショートを検知する検知手段と、ショート時にはトラ
   ンジスタをオフさせて負荷への通電を遮断させる制御手
   段とを備えたことを特徴とする負荷駆動回路。
4. 【請求項４】 請求項３に記載の負荷駆動回路におい
   て、 前記制御手段は、前記負荷のショート時に、一定時間毎
   に短時間だけ前記トランジスタをオンさせ、そのときに
   前記検知手段によりショートが解消されたと検知された
   ならトランジスタを再びオンさせ続けることを特徴とす
   る負荷駆動回路。
5. 【請求項５】 請求項１〜４のいずれか１項に記載の負
   荷駆動回路において、 前記検知手段の検知結果を表示する表示手段（６）を備
   えたことを特徴とする負荷駆動回路。
6. 【請求項６】 請求項１〜５のいずれか１項に記載の負
   荷駆動回路において、前記負荷のショート時に、過電流
   が流れてから負荷への通電が遮断されるまでの間、負荷
   へ流れる電流を制限する電流制限回路（６０）を備えた
   ことを特徴とする負荷駆動回路。