JPH07226728A - A/d converter - Google Patents
A/d converterInfo
- Publication number
- JPH07226728A JPH07226728A JP6018562A JP1856294A JPH07226728A JP H07226728 A JPH07226728 A JP H07226728A JP 6018562 A JP6018562 A JP 6018562A JP 1856294 A JP1856294 A JP 1856294A JP H07226728 A JPH07226728 A JP H07226728A
- Authority
- JP
- Japan
- Prior art keywords
- optical
- signal
- analog
- comparators
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
- H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
- H03M1/362—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
- H03M1/365—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider the voltage divider being a single resistor string
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
- Analogue/Digital Conversion (AREA)
- Optical Communication System (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は電子回路の要素として利
用する。特に、アナログ・ディジタル変換器の変換速度
の高速化技術に関する。FIELD OF THE INVENTION The present invention is used as an element of an electronic circuit. In particular, it relates to a technique for increasing the conversion speed of an analog / digital converter.
【０００２】[0002]
【従来の技術】従来から高い変換速度を要求されるアナ
ログ・ディジタル変換器としてフラッシュ型と呼ばれる
ものが知られている。この従来例を図７および図８を参
照して説明する。図７はフラッシュ型アナログ・ディジ
タル変換器を示す図である。図８はトラックホールド回
路付きのアナログ・ディジタル変換器を示す図である。
アナログ信号入力端子３に入力されたアナログ信号は、
抵抗ラダー４により分圧された基準電圧と比較器７1 〜
７n により比較される。その結果がデコーダ８により２
進のディジタルコードに変換されてディジタル信号出力
端子９1 〜９n から出力される("Si Bipolar 2GS/s 6b
Flash A/D Conversion LSI"Wakamoto,et.al,ISSCC,198
8,PP232-233) 。2. Description of the Related Art Conventionally, what is called a flash type is known as an analog-digital converter which requires a high conversion speed. This conventional example will be described with reference to FIGS. 7 and 8. FIG. 7 is a diagram showing a flash type analog-digital converter. FIG. 8 is a diagram showing an analog / digital converter with a track and hold circuit.
The analog signal input to the analog signal input terminal 3 is
Reference voltage divided by the resistance ladder 4 and the comparator 7 1 ~
7 n . The result is 2 by the decoder 8.
It is converted into a binary digital code and output from the digital signal output terminals 9 1 to 9 n ("Si Bipolar 2GS / s 6b
Flash A / D Conversion LSI "Wakamoto, et.al, ISSCC, 198
8, PP232-233).
【０００３】また、図７に示すようにアナログ・ディジ
タル変換器の入力にトラックホールド回路２０を設けた
構成も広く知られている("A Gigasample/s 5bit ADC wi
th On-chip Track & Hold Based on an Industrial 1μ
m GaAs MESFET E/D Process"Hagelauer,et.al,GaAs IC
symposium 1991 pp365-368) 。これは高速に変化する信
号をアナログ・ディジタル変換器の処理時間の間、一定
値に保持し安定してアナログ・ディジタル変換を行うた
めである。Further, as shown in FIG. 7, a configuration in which a track hold circuit 20 is provided at the input of an analog / digital converter is widely known ("A Gigasample / s 5bit ADC wi
th On-chip Track & Hold Based on an Industrial 1μ
m GaAs MESFET E / D Process "Hagelauer, et.al, GaAs IC
symposium 1991 pp365-368). This is because a signal that changes at high speed is held at a constant value during the processing time of the analog / digital converter and stable analog / digital conversion is performed.
【０００４】[0004]
【発明が解決しようとする課題】このフラッシュ型のア
ナログ・ディジタル変換器は、多数の比較器を必要とす
る。その個数は、分解能ｎビットの場合に２n-1 個、す
なわち８ビットならば２５５個必要になる。したがっ
て、アナログ信号入力端子と比較器との間の配線が長く
なり、ｎ個の比較器までの信号通路長が異なることにな
る。この遅延時間により変換速度が制限されるととも
に、遅延時間の相違による出力ディジタル値に誤差が生
じる。すなわち、クロック信号により制御される比較タ
イミングにおいて、各比較器の入力には異なるタイミン
グのアナログ信号が入力されることになってその出力値
は正確ではなくなる。The flash type analog-to-digital converter requires a large number of comparators. The number is 2 n-1 when the resolution is n bits, that is, 255 when 8 bits are used. Therefore, the wiring between the analog signal input terminal and the comparator becomes long, and the signal path lengths to the n comparators are different. This delay time limits the conversion speed and causes an error in the output digital value due to the difference in delay time. That is, at the comparison timing controlled by the clock signal, the analog signal of different timing is input to the input of each comparator, and the output value is not accurate.
【０００５】また、アナログ信号入力端子に多数の比較
器が並列に接続されるため入力容量が大きくなり、アナ
ログ・ディジタル変換器を高速で駆動させるためには大
きなパワーが必要となる。また、比較器は非線形な動作
をするので入力容量も非線形になるのが普通でありこれ
が歪みの原因になる。Further, since a large number of comparators are connected in parallel to the analog signal input terminal, the input capacitance becomes large, and a large amount of power is required to drive the analog / digital converter at high speed. Further, since the comparator operates in a non-linear manner, the input capacitance is also usually non-linear, which causes distortion.
【０００６】図８のようなトラックホールド回路付の場
合、トラックホールドを制御するクロック信号の一部が
被変調信号に混入し変調精度を劣化させることもある。In the case with the track-hold circuit as shown in FIG. 8, a part of the clock signal for controlling the track-hold may be mixed in the modulated signal to deteriorate the modulation accuracy.
【０００７】本発明は、このような背景に行われたもの
であり、本発明は出力ディジタル信号の精度および確度
を改善することを目的とする。本発明はディジタル・ア
ナログ変換器の利用周波数領域拡大を目的とする。本発
明は、変換速度が高速であり、高い変換品質のアナログ
・ディジタル変換器を提供することを目的とする。The present invention has been made against such a background, and an object of the present invention is to improve the precision and accuracy of an output digital signal. An object of the present invention is to expand the frequency range of use of digital / analog converters. An object of the present invention is to provide an analog / digital converter having a high conversion speed and a high conversion quality.
【０００８】[0008]
【課題を解決するための手段】本発明はアナログ・ディ
ジタル変換器であり、その特徴とするところは、アナロ
グ電気信号入力端子（３）と、このアナログ電気信号を
光信号に変換する電気光変換回路（１、２）と、この光
信号を受光する複数ｎ個の光電気変換器（５）と、この
光電気変換器の各出力を一方の入力とし他方の入力にそ
れぞれ異なるレベルの基準電圧が与えられたｎ個の比較
器（７）と、このｎ個の比較器の各出力を入力としｎビ
ットのディジタル信号を出力するデコーダ（８）とを備
え、前記電気光変換回路から前記ｎ個の光電気変換器ま
でのｎ個の光パスの距離が実質的に等しい光回路を設け
るところにある。すなわち、一箇所から照射されるアナ
ログ光信号が等しい距離の光パスを介して均等に複数の
光電気変換器に受光され、それぞれ再び電気信号に変換
されるように前記電気光変換回路および前記光電気変換
器が配置されることを特徴とする。The present invention is an analog-digital converter, which is characterized by an analog electric signal input terminal (3) and an electro-optical converter for converting the analog electric signal into an optical signal. Circuits (1, 2), a plurality n of opto-electric converters (5) for receiving the optical signals, and outputs of the opto-electric converters each having one input as a reference voltage of a different level from the other input. Is provided, and a decoder (8) which receives each output of the n comparators and outputs an n-bit digital signal is provided from the electro-optical conversion circuit to the n comparators. This is where an optical circuit is provided in which the distances of the n optical paths to the opto-electrical converters are substantially equal. That is, the analog-to-optical conversion circuit and the optical signal so that the analog optical signals emitted from one location are evenly received by the plurality of opto-electrical converters through the optical paths having the same distance, and are again converted into electric signals respectively. An electric converter is arranged.
【０００９】その具体的構成例としては、前記光回路
は、ｎ個の前記光電気変換器が円周上に配置され、この
円周の中心を通りこの円周を含む平面に垂直な線上に前
記電気光変換回路が配置された構造であることが望まし
い。あるいは、前記光回路は、前記電気光変換回路の出
力光が積分球を介して複数の前記光電気変換器と光学的
に結合する構造であることもできる。As a concrete configuration example thereof, in the optical circuit, n photoelectric converters are arranged on a circumference, and the photoelectric converter is arranged on a line which passes through the center of the circumference and is perpendicular to a plane including the circumference. It is desirable that the electro-optical conversion circuit is arranged. Alternatively, the optical circuit may have a structure in which the output light of the electro-optical conversion circuit is optically coupled to the plurality of opto-electric converters via an integrating sphere.
【００１０】また、前記電気光変換回路は、出力ディジ
タル信号のクロック信号に同期する光パルスを発生する
手段を含む構成とすることもできる。このとき、前記光
電気変換器と前記比較器との間には、この光電気変換器
の出力を一時保持する手段が介挿されることが望まし
い。Further, the electro-optical conversion circuit may be configured to include means for generating an optical pulse synchronized with the clock signal of the output digital signal. At this time, it is desirable that a means for temporarily holding the output of the opto-electrical converter is interposed between the opto-electrical converter and the comparator.
【００１１】[0011]
【作用】電気信号を光信号に変換して、一つの電気光変
換回路から照射する。これを複数の光電気変換器が均等
に受光して電気信号に変換する。このとき、一つの電気
光変換回路から複数の光電気変換器に対する光パスの伝
送距離に差異はなく、この光電気変換器の出力が入力さ
れる多数の比較器に厳密に同じタイミングにより入力信
号を印加することができるので、比較器間のタイミング
誤差による変換エラーが発生しない。Operation: An electric signal is converted into an optical signal, and irradiation is performed from one electric-optical conversion circuit. A plurality of photoelectric converters receive the light evenly and convert it into an electric signal. At this time, there is no difference in the transmission distance of the optical path from one electro-optical conversion circuit to a plurality of opto-electrical converters, and the input signals are input to the many comparators to which the output of this opto-electrical converter is input at exactly the same timing. Can be applied, so that a conversion error due to a timing error between the comparators does not occur.
【００１２】また、入力端子には電気光変換回路が一つ
繋がれているだけなので、入力容量が大きくなったり、
容量の非線形性による歪みがない。Further, since only one electro-optical conversion circuit is connected to the input terminal, the input capacitance becomes large,
No distortion due to capacitance non-linearity.
【００１３】光源がパルス光の場合には、入力の光変調
器はサンプリング回路としても動作しているが、電気信
号によるサンプリング回路と異なり、サンプリングパル
スが被変調信号に混入することはない。When the light source is pulsed light, the input optical modulator also operates as a sampling circuit, but unlike a sampling circuit using electric signals, sampling pulses are not mixed in the modulated signal.
【００１４】[0014]
【実施例】本発明第一実施例の構成を図１を参照して説
明する。図１は本発明第一実施例のブロック構成図であ
る。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The configuration of the first embodiment of the present invention will be described with reference to FIG. FIG. 1 is a block diagram of the first embodiment of the present invention.
【００１５】本発明はアナログ・ディジタル変換器であ
り、その特徴とするところは、アナログ電気信号入力端
子３と、このアナログ電気信号を光信号に変換する電気
光変換回路としての光変調器２およびその光源１と、こ
の光信号を受光する複数ｎ個の光電気変換器５1 〜５n
と、この光電気変換器５1 〜５n の各出力を一方の入力
とし他方の入力にそれぞれ異なるレベルの基準電圧が与
えられたｎ個の比較器７1 〜７n と、このｎ個の比較器
７1 〜７n の各出力を入力としｎビットのディジタル信
号を出力するデコーダ８とを備え、光変調器２からｎ個
の光電気変換器５1 〜５n までのｎ個の光パスの距離が
実質的に等しい光回路を設けるところにある。The present invention is an analog-digital converter, which is characterized by an analog electric signal input terminal 3, an optical modulator 2 as an electro-optical conversion circuit for converting the analog electric signal into an optical signal, and The light source 1 and a plurality of n photoelectric converters 5 1 to 5 n for receiving the optical signal.
And n comparators 7 1 to 7 n in which respective outputs of the opto-electric converters 5 1 to 5 n are used as one input and reference voltages of different levels are applied to the other input, and the n comparators 7 1 to 7 n . and a decoder 8 for outputting a digital signal of n bits as input the output of the comparator 7 1 to 7-n, n-number of the light from the optical modulator 2 to n optical-electrical converter 5 1 to 5 n It is in the place of providing an optical circuit in which the distances of the paths are substantially equal.
【００１６】光源１は、半導体レーザで構成される。こ
こから出た光は光変調器２に入力される。光変調器２に
接続されたアナログ信号入力端子３からはアナログ信号
が入力される。光変調器２に対向して光電気変換器５1
〜５n が設置されている。これらは、光変調器２から出
力された光信号がそれらを均等に照射するように設置さ
れている。光電気変換器５1 〜５n は２n-1 個（ｎは分
解能（ビット））設けられている。The light source 1 is composed of a semiconductor laser. The light emitted from here is input to the optical modulator 2. An analog signal is input from the analog signal input terminal 3 connected to the optical modulator 2. Optoelectric converter 5 1 facing the optical modulator 2
~ 5 n are installed. These are installed so that the optical signal output from the optical modulator 2 illuminates them evenly. The photoelectric converters 5 1 to 5 n are provided in a number of 2 n-1 (n is a resolution (bit)).
【００１７】光電気変換器５1 〜５n の出力は、比較器
７1 〜７n の一方の入力に接続される。比較器７1 〜７
n のもう一方の入力には基準電圧端子１１、１２から基
準電圧が印加される。この比較器７1 〜７n は外部から
のクロックによって出力を保持できる所謂ラッチトコン
パレータになっている。その比較結果がデコーダ８によ
り２進のディジタルコードに変換されてディジタル信号
出力端子９1 〜９n から出力される。The outputs of the optoelectric converters 5 1 to 5 n are connected to one input of the comparators 7 1 to 7 n . Comparator 7 1-7
A reference voltage is applied from the reference voltage terminals 11 and 12 to the other input of n . The comparators 7 1 to 7 n are so-called latched comparators that can hold the output by a clock from the outside. The comparison result is converted into a binary digital code by the decoder 8 and output from the digital signal output terminals 9 1 to 9 n .
【００１８】基準電圧は、分解能（１ＬＳＢ）に相当す
るステップで２n-1 個用意されており、等しい値の抵抗
を２n 個直列接続し、両端にある基準電圧端子１１、１
２からフルスケールに相当する基準電圧を印加する。The reference voltage, the resolution (1LSB) are 2 n-1 pieces prepared in a corresponding step, a resistor with a value equal to connect the 2 n series, the reference voltage terminal at both ends 11, 1
A reference voltage corresponding to 2 to full scale is applied.
【００１９】比較器７1 〜７n からの出力は、ロジック
ゲートからなるデコーダ８に入力される。このデコーダ
８の出力はディジタル信号出力端子９1 〜９n に接続さ
れる。The outputs from the comparators 7 1 to 7 n are input to the decoder 8 composed of logic gates. The output of the decoder 8 is connected to the digital signal output terminals 9 1 to 9 n .
【００２０】次に、本発明第一実施例の動作を説明す
る。光源１から出力された光は、光変調器２によりアナ
ログ信号入力端子３からの入力信号に応じて強度変調さ
れ光信号になる。光変調器２から出力された光信号は、
それに対向して設置された光電気変換器５1 〜５n を照
射し、この出力は比較器７1 〜７n により基準電圧と比
較され、ラッチクロックにより保持される。Next, the operation of the first embodiment of the present invention will be described. The light output from the light source 1 is intensity-modulated by the optical modulator 2 according to the input signal from the analog signal input terminal 3 to become an optical signal. The optical signal output from the optical modulator 2 is
The opto-electric converters 5 1 to 5 n, which are installed so as to face it, are irradiated, and the outputs are compared with the reference voltage by the comparators 7 1 to 7 n and held by the latch clock.
【００２１】比較器７1 〜７n からの出力は、基準電圧
が入力信号よりも低いときにはロー、基準電圧が入力信
号よりも高いときにはハイになる。これをデコーダ８に
より一般的なディジタルコードに変換して出力する。一
般的なディジタルコードには、ストレートバイナリ、２
の補数、グレイコード等がある。本発明第一実施例はこ
れらのいずれにも適用することができる。The outputs from the comparators 7 1 to 7 n are low when the reference voltage is lower than the input signal and high when the reference voltage is higher than the input signal. This is converted into a general digital code by the decoder 8 and output. Common digital codes include straight binary, 2
There are complements, gray codes, etc. The first embodiment of the present invention can be applied to any of these.
【００２２】本発明第一実施例の動作を図２を参照して
さらに詳細に説明する。図２は本発明第一実施例の動作
を示すタイミングダイアグラムである。光源１からの光
が図２（ａ）に示すアナログ入力信号により変調され、
図２（ｂ）に示す光変調器出力になる。この光変調器出
力は、光電気変換器５1 〜５n を照射する。光電気変換
器５1 〜５n の出力は比較器７1 〜７n により基準電圧
と比較され、図２（ｃ）に示すラッククロックによって
保持される。これがデコーダ８を通過して最終的に図２
（ｄ）に示すようなタイミングによりディジタル信号と
して出力される。The operation of the first embodiment of the present invention will be described in more detail with reference to FIG. FIG. 2 is a timing diagram showing the operation of the first embodiment of the present invention. Light from the light source 1 is modulated by the analog input signal shown in FIG.
The output is the optical modulator shown in FIG. This optical modulator output illuminates the optoelectric converters 5 1 to 5 n . The outputs of the photoelectric converters 5 1 to 5 n are compared with the reference voltage by the comparators 7 1 to 7 n and held by the rack clock shown in FIG. This passes through the decoder 8 and finally in FIG.
It is output as a digital signal at the timing shown in (d).
【００２３】本発明第一実施例における光変調器２およ
び光電気変換器５1 〜５n の具体的構成を図３および図
４を参照して説明する。図３は本発明第一実施例におけ
る光パスを実質的に等しくする光回路の具体的構成を示
す図である。図４は本発明第一実施例における光回路の
別の例であり、光パスをｎ個のパスについて実質的に等
しくするための具体的構成を示す図である。図３に示す
ように、複数の光電気変換器５1 〜５8 が円周上に配置
され、この円周の中心を通りこの円周を含む平面に垂直
な線上に光変調器２が配置されている。光変調器２のレ
ンズからの距離がそれぞれ等距離となるように光電気変
換器５1 〜５8 を配置した例である。Specific configurations of the optical modulator 2 and the photoelectric converters 5 1 to 5 n in the first embodiment of the present invention will be described with reference to FIGS. 3 and 4. FIG. 3 is a diagram showing a specific configuration of an optical circuit that makes the optical paths substantially equal in the first embodiment of the present invention. FIG. 4 is another example of the optical circuit according to the first embodiment of the present invention, and is a diagram showing a specific configuration for making the optical paths substantially equal for n paths. As shown in FIG. 3, a plurality of photoelectric converter 5 1-5 8 is arranged on the circumference, the optical modulator 2 is arranged on a line perpendicular to the plane including the central streets this circumference of the circle Has been done. This is an example in which the photoelectric converters 5 1 to 5 8 are arranged such that the distances from the lens of the optical modulator 2 are equal.
【００２４】図４は光電気変換器群５が積分球１５を介
して光変調器２と結合された例である。この場合、光変
調器２の出力は積分球１５により均等な拡散光信号に変
えられ、それを光電気変換器群５により電気信号に変換
する。いずれも、光変調器２から出力された光信号が光
電気変換器５1 〜５8 または光電気変換器群５を均等に
照射するように設置されている。FIG. 4 shows an example in which the photoelectric converter group 5 is coupled to the optical modulator 2 via the integrating sphere 15. In this case, the output of the optical modulator 2 is converted into an even diffused optical signal by the integrating sphere 15, which is converted into an electric signal by the photoelectric converter group 5. Both are installed so that the optical signal output from the optical modulator 2 is uniformly irradiated with light electric transducer 5 1-5 8 or photoelectric converter group 5.
【００２５】次に、本発明第二実施例を図５を参照して
説明する。図５は本発明第二実施例のブロック構成図で
ある。本発明第二実施例は、光源１をクロック源１０に
より駆動されるパルス光源とし、さらに、クロック源１
０からのクロックによりデータを一時保持するホールド
回路６1 〜６n を設けている。Next, a second embodiment of the present invention will be described with reference to FIG. FIG. 5 is a block diagram of the second embodiment of the present invention. In the second embodiment of the present invention, the light source 1 is a pulse light source driven by the clock source 10, and the clock source 1
Hold circuits 6 1 to 6 n for temporarily holding data with a clock from 0 are provided.
【００２６】パルス光を発生する光源１は、パルス駆動
の半導体レーザで構成されクロック源１０により駆動さ
れる。ここから出た光は光変調器２に入力される。光変
調器２に接続されたアナログ信号入力端子３からはアナ
ログ信号が入力される。光変調器２に対向して光電気変
換器５1 〜５n が設置されている。この具体的構成は本
発明第一実施例において図３および図４に示したものと
同様である。これらは、光変調器２から出力された光信
号がそれらを均等に照射するように設置されている。光
電気変換器５1 〜５n は２n-1 個（ｎは分解能（ビッ
ト））設けられている。The light source 1 for generating pulsed light is composed of a pulse-driven semiconductor laser and is driven by a clock source 10. The light emitted from here is input to the optical modulator 2. An analog signal is input from the analog signal input terminal 3 connected to the optical modulator 2. Opto-electric converters 5 1 to 5 n are installed to face the optical modulator 2. This specific structure is the same as that shown in FIGS. 3 and 4 in the first embodiment of the present invention. These are installed so that the optical signal output from the optical modulator 2 illuminates them evenly. The photoelectric converters 5 1 to 5 n are provided in a number of 2 n-1 (n is a resolution (bit)).
【００２７】光電気変換器５1 〜５n の出力は、ホール
ド回路６1 〜６n を経由して比較器７1 〜７n の一方の
入力に接続される。比較器７1 〜７n のもう一方の入力
には基準電圧端子１１、１２から基準電圧が印加され
る。この比較器７1 〜７n は外部からのクロックによっ
て出力を保持できる所謂ラッチトコンパレータになって
いる。その比較結果がデコーダ８により２進のディジタ
ルコードに変換されてディジタル信号出力端子９1 〜９
n から出力される。The outputs of the opto-electric converters 5 1 to 5 n are connected to one input of the comparators 7 1 to 7 n via the hold circuits 6 1 to 6 n . A reference voltage is applied from the reference voltage terminals 11 and 12 to the other inputs of the comparators 7 1 to 7 n . The comparators 7 1 to 7 n are so-called latched comparators that can hold the output by a clock from the outside. The comparison result is converted into a binary digital code by the decoder 8 and digital signal output terminals 9 1 to 9
It is output from n .
【００２８】基準電圧は、分解能（１ＬＳＢ）に相当す
るステップで２n-1 個用意されており、等しい値の抵抗
を２n 個直列接続し、両端にある基準電圧端子１１、１
２からフルスケールに相当する基準電圧を印加する。The reference voltage, the resolution (1LSB) are 2 n-1 pieces prepared in a corresponding step, a resistor with a value equal to connect the 2 n series, the reference voltage terminal at both ends 11, 1
A reference voltage corresponding to 2 to full scale is applied.
【００２９】比較器７1 〜７n からの出力は、ロジック
ゲートからなるデコーダ８に入力される。このデコーダ
８の出力はディジタル信号出力端子９1 〜９n に接続さ
れる。The outputs from the comparators 7 1 to 7 n are input to the decoder 8 composed of logic gates. The output of the decoder 8 is connected to the digital signal output terminals 9 1 to 9 n .
【００３０】本発明第二実施例の動作を説明する。光源
１から出力された光は、光変調器２によりアナログ信号
入力端子３からの入力信号に応じて強度変調され光信号
になる。光変調器２から出力された光信号は、それに対
向して設置された光電気変換器５1 〜５n を照射し、そ
の出力はホールド回路６1 〜６n により比較器７1 〜７
n の出力が確定するまで保持される。この出力は比較器
７1 〜７n により基準電圧と比較され、クロック源１０
からのクロックにより保持される。The operation of the second embodiment of the present invention will be described. The light output from the light source 1 is intensity-modulated by the optical modulator 2 according to the input signal from the analog signal input terminal 3 to become an optical signal. The optical signal output from the optical modulator 2 irradiates the opto-electric converters 5 1 to 5 n installed facing it, and the outputs thereof are compared by the hold circuits 6 1 to 6 n with the comparators 7 1 to 7 n.
It is held until the output of n is fixed. This output is compared with the reference voltage by the comparators 7 1 to 7 n , and the clock source 10
Held by the clock from.
【００３１】比較器７1 〜７n からの出力は、基準電圧
が入力信号よりも低いときにはロー、基準電圧が入力信
号よりも高いときにはハイになる。これをデコーダ８に
より一般的なディジタルコードに変換して出力する。一
般的なディジタルコードには、ストレートバイナリ、２
の補数、グレイコード等がある。本発明第二実施例はこ
れらのいずれにも適用することができる。The outputs from the comparators 7 1 to 7 n are low when the reference voltage is lower than the input signal and high when the reference voltage is higher than the input signal. This is converted into a general digital code by the decoder 8 and output. Common digital codes include straight binary, 2
There are complements, gray codes, etc. The second embodiment of the present invention can be applied to any of these.
【００３２】本発明第二実施例の動作を図６を参照して
さらに詳細に説明する。図２は本発明第二実施例の動作
を示すタイミングダイアグラムである。図６（ａ）は光
源１からのパルス光である。これが図６（ｂ）に示すア
ナログ入力信号により変調され、図６（ｃ）に示す光変
調器出力になる。この光変調器出力は、光電気変換器５
1 〜５n を照射する。光電気変換器５1 〜５n の出力は
ホールド回路６1 〜６n により、図６（ｄ）に示すよう
に保持される。この保持出力は、次の光パルスが到来す
る以前に図６（ｅ）のリセットパルスによりリセットさ
れる。ホールド回路６1 〜６n の出力が比較器７1 〜７
n により基準電圧と比較され、図６（ｆ）に示すクロッ
ク源１０から供給されるラッチパルスによって再度保持
される。これがデコーダ８を通過して最終的に図６
（ｇ）に示すようなタイミングによりディジタル信号と
して出力される。The operation of the second embodiment of the present invention will be described in more detail with reference to FIG. FIG. 2 is a timing diagram showing the operation of the second embodiment of the present invention. FIG. 6A shows pulsed light from the light source 1. This is modulated by the analog input signal shown in FIG. 6 (b), and becomes the optical modulator output shown in FIG. 6 (c). The output of this optical modulator is the photoelectric converter 5
Irradiate 1 to 5 n . The outputs of the photoelectric converters 5 1 to 5 n are held by the hold circuits 6 1 to 6 n as shown in FIG. This hold output is reset by the reset pulse shown in FIG. 6E before the next light pulse arrives. The outputs of the hold circuits 6 1 to 6 n are comparators 7 1 to 7
It is compared with the reference voltage by n and held again by the latch pulse supplied from the clock source 10 shown in FIG. This passes through the decoder 8 and finally in FIG.
It is output as a digital signal at the timing shown in (g).
【００３３】本発明第二実施例のように、光源１として
パルス光源を用いるとき、光変調器２はサンプリング回
路としても動作しているが、電気信号によるサンプリン
グ回路とは異なり、サンプリングパルスが被変調信号に
混入することはない。When a pulse light source is used as the light source 1 as in the second embodiment of the present invention, the optical modulator 2 also operates as a sampling circuit, but unlike the sampling circuit using an electric signal, the sampling pulse is It does not mix into the modulation signal.
【００３４】[0034]
【発明の効果】以上説明したように、本発明によれば、
出力ディジタル信号の精度および確度が改善され、利用
周波数領域が拡大され、さらに、入力容量の増大を抑
え、サンプリングパルスが被変調信号に混入することの
ない変換速度が高速であり、高い変換品質のアナログ・
ディジタル変換器を実現することができる。As described above, according to the present invention,
The accuracy and precision of the output digital signal are improved, the frequency range used is expanded, the increase in input capacitance is suppressed, the sampling pulse is not mixed into the modulated signal, and the conversion speed is high. analog·
A digital converter can be realized.
【図１】本発明第一実施例のブロック構成図。FIG. 1 is a block configuration diagram of a first embodiment of the present invention.
【図２】本発明第一実施例の動作を示すタイミングダイ
アグラム。FIG. 2 is a timing diagram showing the operation of the first embodiment of the present invention.
【図３】本発明第一実施例における光回路の具体的構成
を示す図。FIG. 3 is a diagram showing a specific configuration of an optical circuit according to the first embodiment of the present invention.
【図４】本発明第一実施例における別の光回路の具体的
構成を示す図。FIG. 4 is a diagram showing a specific configuration of another optical circuit according to the first embodiment of the present invention.
【図５】本発明第二実施例のブロック構成図。FIG. 5 is a block diagram of a second embodiment of the present invention.
【図６】本発明第二実施例の動作を示すタイミングダイ
アグラム。FIG. 6 is a timing diagram showing the operation of the second embodiment of the present invention.
【図７】フラッシュ型アナログ・ディジタル変換器を示
す図。FIG. 7 is a diagram showing a flash type analog-digital converter.
【図８】トラックホールド回路付きのアナログ・ディジ
タル変換器を示す図。FIG. 8 is a diagram showing an analog-digital converter with a track-hold circuit.
１ 光源 ２ 光変調器 ３ アナログ信号入力端子 ４ 抵抗ラダー ５ 光電気変換器群 ５1 〜５n 光電気変換器 ６1 〜６n ホールド回路 ７1 〜７n 比較器 ８ デコーダ ９1 〜９n ディジタル信号出力端子 １０ クロック源 １１、１２ 基準電圧端子 １５ 積分球 ２０ トラックホールド回路DESCRIPTION OF SYMBOLS 1 light source 2 optical modulator 3 analog signal input terminal 4 resistance ladder 5 photoelectric converter group 5 1 to 5 n photoelectric converter 6 1 to 6 n hold circuit 7 1 to 7 n comparator 8 decoder 9 1 to 9 n Digital signal output terminal 10 Clock source 11, 12 Reference voltage terminal 15 Integrating sphere 20 Track hold circuit
Claims (4)
のアナログ電気信号を光信号に変換する電気光変換回路
（１、２）と、この光信号を受光する複数ｎ個の光電気
変換器（５）と、この光電気変換器の各出力を一方の入
力とし他方の入力にそれぞれ異なるレベルの基準電圧が
与えられたｎ個の比較器（７）と、このｎ個の比較器の
各出力を入力としｎビットのディジタル信号を出力する
デコーダ（８）とを備え、前記電気光変換回路から前記
ｎ個の光電気変換器までのｎ個の光パスの距離が実質的
に等しい光回路を設けたことを特徴とするアナログ・デ
ィジタル変換器。1. An analog electric signal input terminal (3), an electro-optical conversion circuit (1, 2) for converting the analog electric signal into an optical signal, and a plurality of n photoelectric converters for receiving the optical signal. (5), n comparators (7) in which each output of the opto-electric converter is used as one input and reference voltages of different levels are applied to the other input, and each of the n comparators. An optical circuit having a decoder (8) that receives an output and outputs an n-bit digital signal, and the distances of the n optical paths from the electro-optical conversion circuit to the n photoelectric converters are substantially equal. An analog / digital converter characterized by being provided with.
が円周上に配置され、この円周の中心を通りこの円周を
含む平面に垂直な線上に前記電気光変換回路が配置され
た構造である請求項１記載のアナログ・ディジタル変換
器。2. In the optical circuit, n photoelectric converters are arranged on a circumference, and the electro-optical converter is arranged on a line passing through the center of the circumference and perpendicular to a plane including the circumference. An analog-to-digital converter according to claim 1, which is a arranged structure.
力光が積分球を介して複数の前記光電気変換器を照射す
る構造である請求項１記載のアナログ・ディジタル変換
器。3. The analog-digital converter according to claim 1, wherein the optical circuit has a structure in which the output light of the electro-optical conversion circuit irradiates a plurality of the opto-electrical converters through an integrating sphere.
信号のクロック信号に同期する光パルスを発生する手段
を含む請求項１記載のアナログ・ディジタル変換器。4. The analog-to-digital converter according to claim 1, wherein the electro-optical conversion circuit includes means for generating an optical pulse synchronized with a clock signal of the output digital signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06018562A JP3112792B2 (en) | 1994-02-15 | 1994-02-15 | Analog-to-digital converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06018562A JP3112792B2 (en) | 1994-02-15 | 1994-02-15 | Analog-to-digital converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07226728A true JPH07226728A (en) | 1995-08-22 |
| JP3112792B2 JP3112792B2 (en) | 2000-11-27 |
Family
ID=11975067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06018562A Expired - Fee Related JP3112792B2 (en) | 1994-02-15 | 1994-02-15 | Analog-to-digital converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3112792B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007024924A (en) * | 2005-07-12 | 2007-02-01 | Sony Corp | Optical analog/digital conversion system |
| WO2007046135A1 (en) * | 2005-10-19 | 2007-04-26 | Fujitsu Limited | In-unit optical transmission device |
| WO2019023132A1 (en) * | 2017-07-24 | 2019-01-31 | Raytheon Company | Adc using a continuous-wave laser |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10135541B1 (en) * | 2017-07-24 | 2018-11-20 | Raytheon Company | Analog-to-digital converter using a timing reference derived from an optical pulse train |
-
1994
- 1994-02-15 JP JP06018562A patent/JP3112792B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007024924A (en) * | 2005-07-12 | 2007-02-01 | Sony Corp | Optical analog/digital conversion system |
| WO2007046135A1 (en) * | 2005-10-19 | 2007-04-26 | Fujitsu Limited | In-unit optical transmission device |
| WO2019023132A1 (en) * | 2017-07-24 | 2019-01-31 | Raytheon Company | Adc using a continuous-wave laser |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3112792B2 (en) | 2000-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6061010A (en) | Dual return-to-zero pulse encoding in a DAC output stage | |
| US7515084B1 (en) | Analog to digital converter using asynchronous pulse technology | |
| US5973631A (en) | Test circuit and method of trimming a unary digital-to-analog converter (DAC) in a subranging analog-to-digital converter (ADC) | |
| US6433715B2 (en) | High-speed serial-to-parallel and analog-to-digital conversion | |
| USH353H (en) | Extended precision in video bandwidth analog to digital converter using optical techniques | |
| JP3112792B2 (en) | Analog-to-digital converter | |
| US6169504B1 (en) | Device and method for converting analog signal to digital signal using interleaving sampling | |
| Yu et al. | A 900 MS/s 6b interleaved CMOS flash ADC | |
| US11811419B2 (en) | Method and system for an asynchronous successive approximation register analog-to-digital converter with word completion algorithm | |
| KR100272119B1 (en) | Pulse width modulation circuit apparatus | |
| US6879276B2 (en) | Split cell bowtie digital to analog converter and method | |
| Loh et al. | Subnanosecond sampling all-optical analog-to-digital converter using symmetric self-electro-optic effect devices | |
| EP0372547B1 (en) | Bias circuit for a subranging analog to digital converter | |
| JP4607401B2 (en) | A / D conversion method and apparatus | |
| KR0184151B1 (en) | A/d converter | |
| JPS6399621A (en) | Ppm demodulation circuit | |
| US20050104759A1 (en) | Digital to analogue converter description | |
| JP3628492B2 (en) | Semiconductor device and test method thereof | |
| EP4184794A1 (en) | Analog-to-digital converter and method for analog-to-digital conversion | |
| US3585635A (en) | Analog-to-digital converter | |
| Saul et al. | Monolithic components for 100 MHz data conversion [4-bit expandable A/D convertor] | |
| Bucklen | A monolithic video A/D converter | |
| RU2108685C1 (en) | Device compensating for difference in sensitivity of elements of matrix of photodetectors | |
| CN114265261A (en) | High-speed photon analog-to-digital conversion method and system based on pulse processing | |
| Engert et al. | A 10 Bit 75 Mega-Sample Per Second A/D Converter zyxwvutsrqpon |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |