JPH0722644A - 半導体装置の製造方法、及びショットキ接合型半導体光検出装置 - Google Patents

半導体装置の製造方法、及びショットキ接合型半導体光検出装置

Info

Publication number
JPH0722644A
JPH0722644A JP5150187A JP15018793A JPH0722644A JP H0722644 A JPH0722644 A JP H0722644A JP 5150187 A JP5150187 A JP 5150187A JP 15018793 A JP15018793 A JP 15018793A JP H0722644 A JPH0722644 A JP H0722644A
Authority
JP
Japan
Prior art keywords
type
layer
type silicon
silicon substrate
schottky junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5150187A
Other languages
English (en)
Inventor
Takashi Noguchi
敬 野口
Akira Furusawa
明 古澤
Takashi Hamana
隆 濱名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Space Development Agency of Japan
Mitsubishi Electric Corp
Original Assignee
National Space Development Agency of Japan
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Space Development Agency of Japan, Mitsubishi Electric Corp filed Critical National Space Development Agency of Japan
Priority to JP5150187A priority Critical patent/JPH0722644A/ja
Publication of JPH0722644A publication Critical patent/JPH0722644A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Light Receiving Elements (AREA)

Abstract

(57)【要約】 【目的】 ショットキ型ＳｉＧｅ赤外線検出装置におい
て、暗電流の低減と、逆方向耐圧の向上を図る。 【構成】 ｐ型シリコン基板１と、その上にエピタキシ
ャル成長されたｐ型シリコン層２との界面近傍に、ｎ型
ドーピング層５を形成する。 【効果】 ｐ型シリコン基板１とｐ型エピタキシャルシ
リコン層２の界面近傍に、ｐ型シリコン基板１上の自然
酸化膜を除去する工程により意図せず形成される高濃度
のボロン層６を補償でき、暗電流が少なく、逆方向耐圧
の高い半導体光検出装置が得られる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、半導体装置の製造方
法、及びショットキ接合型半導体光検出装置に関するも
のである。
【０００２】
【従来の技術】図７は、従来のショットキ接合型ＳｉＧ
ｅ赤外線検出装置の構造断面図であり、図８は、上記シ
ョットキ接合型ＳｉＧｅ赤外線検出装置の深さ方向のボ
ロンプロファイルを示すものである。図において、１は
ｐ型シリコン基板，２はｐ型シリコン基板１上に分子線
エピタキシャル成長法（以下ＭＢＥと称す）によってエ
ピタキシャル成長されたｐ型シリコンバッファ層，３は
ｐ型シリコンバッファ層２上にＭＢＥ等によってエピタ
キシャル成長されたｐ型シリコン−ゲルマニウム（Ｓｉ
Ｇｅ）混晶層，４は、白金シリサイド（ＰｔＳｉ）層，
６はｐ型シリコンバッファ層２／ｐ型シリコン基板１界
面に存在するボロンのピークである。
【０００３】ショットキ接合型光検出装置の動作原理に
関しては、例えばS.M.Sze 著，“Physics of Semicondu
ctor Devices”第２版，ｐ．２８８〜２９２に記されて
いるように、金属であるＰｔＳｉ層４の表面に単色光が
照射されると、該ＰｔＳｉ層４に光電流が発生されるこ
ととなるが、金属への前方からの光の照射により、該光
は、ｈν＞ｑφBn（φBnは、金属−半導体間のショット
キー障壁高さ）であれば、金属中に励起された電子を生
成でき、もし金属が十分に薄く、かつ、ｈν＞Ｅg （Ｅ
g は半導体の禁制体幅）であれば、半導体中に電子−正
孔対を発生できる。そして、上記のように金属中に励起
された電子の電位が、上記ＰｔＳｉ層４とＳｉＧｅ混晶
層３とのショットキ接合による障壁の電位より高けれ
ば、上記励起された電子が上記ＰｔＳｉ層４から上記Ｓ
ｉＧｅ混晶層３へ移動し、光電流が流れることとなる。
【０００４】上記のようなショットキ接合型光検出装置
をＭＢＥにより製造する場合、例えば“A.Casel,E.Kasp
er,H.Kibbel,and E.Sasse,J.Vac.Sci.Technol.B5(6),No
v/Dec １９８７，ｐ．１６５０”に記されているよう
に、上記ｐ型シリコン基板１上に上記ｐ型シリコンバッ
ファ層２をエピタキシャル成長させる際には、ｐ型シリ
コン基板１表面の自然酸化膜を、高温フラッシュ法，ス
パッタ法等により、超高真空中で温度を８００°Ｃ以上
にあげて昇華させて除去し、その後に上記ｐ型シリコン
バッファ層２をエピタキシャル成長させる訳であるが、
この際上記昇華を行うために、エピタキシャル成長させ
た上記ｐ型シリコンバッファ層２と上記ｐ型シリコン基
板１との界面に、図８に示すような高濃度（約３×１０
17cm-3）のボロン層６が生じることとなる。このボロン
のピーク６は、意図して導入したものではなく、ＭＢＥ
によるシリコン、又は、ＳｉＧｅのエピタキシャル成長
の場合、必ず生じてしまうものである。この現象が起こ
る原因については、諸説提案されているが未だに定説は
ない。
【０００５】
【発明が解決しようとする課題】従来のショットキ接合
型光検出装置では、以上のようにｐ型シリコン基板１と
ｐ型エピタキシャル層２との界面近傍にボロンの高濃度
層が存在することは、不可避である。このことは、以下
に説明するように、上記ショットキ接合型光検出装置の
逆方向耐圧を劣化させる原因となる。
【０００６】図３(a),(b) は、逆方向バイアス電圧ＶR
を印加したショットキ接合型光検出装置のバンドダイヤ
グラムである。図３(a) は、エピタキシャル層２／基板
１界面に活性化された高濃度ボロン層が存在する場合を
示し、図３(b) は、該界面に高濃度ボロン層が存在しな
いと考えた場合を示している。
【０００７】図３(b) の場合、逆方向バイアス電圧を印
加することにより生じた空乏層は、基板１内部へ延びる
ことが可能である。このため、ショットキ接合界面９で
の電界強度Ｅmax は、
【０００８】
【数１】
【０００９】で与えられる。
【００１０】また、図３(a) の場合、空乏層の延びは、
高濃度ボロン層のところで止められてしまうため、逆方
向バイアス電圧ＶR は、エピタキシャル層だけに印加さ
れ、ショットキ接合界面９での電界強度は、図３(b) の
場合よりも大きくなる。該電界強度Ｅmax は、次式で与
えられる。
【００１１】
【数２】
【００１２】図９は、(1) 式及び(2) 式に基づき、ショ
ットキ接合界面電界強度Ｅmax と（ＶR ＋Ｖbi）の関係
を計算により求めたものであるが、エピタキシャル層と
基板１との界面に同じ電圧ＶR を印加した場合、図中の
白丸で示した分岐点Ａ，Ｂ，Ｃを越える電圧（ＶR ＋Ｖ
bi）において、エピタキシャル層と基板１との界面に高
濃度ボロン層がある方が電界強度Ｅmax が大きくなって
いることが分かる。
【００１３】以上の様にして、ショットキ接合界面にお
ける電界強度が大きくなると、図３(a) に示した如く、
ショットキ障壁が薄くなり、トンネル効果によってＰｔ
Ｓｉから半導体へ正孔１０が通り抜けることとなる。
【００１４】このため、ショットキ接合型光検出装置の
暗電流が増大する。この暗電流は、光による信号電流に
対しノイズとなるため、暗電流の増加は、該ショットキ
接合型光検出装置のＳ／Ｎやダイナミックレンジの低下
を招くこととなる。
【００１５】この発明は、上記のような問題点を解消す
るためになされたもので、暗電流が少なく逆方向耐圧の
高いショットキ接合型半導体光検出装置を得ることを目
的としている。
【００１６】またこの発明は、上記ｐ型シリコン基板１
表面の自然膜を除去する工程により該界面近傍に意図せ
ず形成された高濃度ボロン層を補償し得る半導体装置の
製造方法を提供することを目的としている。
【００１７】
【課題を解決するための手段】この発明にかかる半導体
装置の製造方法は、ｐ型シリコン基板上に、ｐ型シリコ
ン層を、ＭＢＥ等のエピタキシャル成長、又はＣＶＤ法
により形成する際、上記ｐ型シリコン基板と上記ｐ型シ
リコン層との界面近傍に、ｎ型不純物をドーピングする
ようにしたものである。
【００１８】またこの発明にかかる半導体装置の製造方
法は、ｐ型シリコン基板上に、ｐ型シリコン−ゲルマニ
ウム混晶層を、エピタキシャル成長、又はＣＶＤ法によ
り形成する際、上記ｐ型シリコン基板と上記ｐ型シリコ
ン−ゲルマニウム混晶層との界面近傍に、ｎ型不純物を
ドーピングするようにしたものである。
【００１９】またこの発明は、上記ｎ型不純物をドーピ
ングする工程を、上記ｐ型シリコン基板上に上記ｐ型層
のエピタキシャル成長、またはＣＶＤによる形成を行う
前に、上記ｐ型シリコン基板の表面に浅くｎ型ドーピン
グするものとしたものである。
【００２０】またこの発明は、上記ｎ型不純物をドーピ
ングする工程を、上記ｐ型シリコン基板上に上記ｐ型層
のエピタキシャル成長、またはＣＶＤによる形成を行う
前に、上記ｐ型シリコン基板の表面に１原子層ｎ型ドー
パントを形成するものとしたものである。
【００２１】またこの発明は、上記ｎ型不純物をドーピ
ングする工程を、上記ｐ型シリコン基板上に上記ｐ型層
のエピタキシャル成長、またはＣＶＤによる形成を行う
前に、上記ｐ型エピタキシャル層の成長、またはＣＶＤ
による形成の初期に、ｎ型ドーピングを行うものとした
ものである。
【００２２】この発明に係るショットキ接合型半導体光
検出装置は、ｐ型シリコン基板と、該ｐ型シリコン基板
上にエピタキシャル成長されるｐ型シリコン層との界面
近傍に、ｎ型にドーピングした層を設けるようにしたも
のである。
【００２３】また、この発明に係る半導体光検出装置
は、ｐ型シリコン基板と該ｐ型シリコン基板上にエピタ
キシャル成長されるｐ型シリコン−ゲルマニウム混晶層
との界面近傍にｎ型にドーピングした層を設けるように
したものである。
【００２４】またこの発明は、上記ｐ型シリコン基板上
にｐ型シリコン層、あるいはｐ型シリコン−ゲルマニウ
ム混晶層のエピタキシャル成長を行う前に、上記ｐ型シ
リコン基板の表面に浅くｎ型ドーピングを行うようにし
たものである。
【００２５】またこの発明は、上記ｐ型シリコン基板上
にｐ型シリコン層、あるいはｐ型シリコン−ゲルマニウ
ム混晶層のエピタキシャル成長を行う前に、上記ｐ型シ
リコン基板の表面に１原子層ｎ型ドーパントを形成する
ようにしたものである。
【００２６】またこの発明は、上記ｐ型シリコン基板上
にｐ型シリコン層、あるいはｐ型シリコン−ゲルマニウ
ム混晶層のエピタキシャル成長を行う前に、該ｐ型エピ
タキシャル層の成長初期にｎ型ドーピングを行うように
したものである。
【００２７】
【作用】この発明においては、ｐ型シリコン基板１と、
該ｐ型シリコン基板１上にエピタキシャル成長されるｐ
型シリコン層２との界面近傍、あるいはｐ型シリコン基
板と該ｐ型シリコン基板上にエピタキシャル成長される
ｐ型シリコン−ゲルマニウム混晶層との界面近傍にｎ型
にドーピングした層５を設けるようにしたから、このｎ
型ドーピング層５により、該界面近傍に存在する高濃度
のボロン層６を補償し、該ボロン層６のアクセプタ濃度
は低減される。これにより、ショットキ接合界面におけ
る電界強度を減少させ、半導体光検出装置の暗電流を低
減すると共に、逆方向耐圧を向上させることができる。
【００２８】また、この発明においては、上記ｐ型シリ
コン基板１上にｐ型シリコン層２またはｐ型シリコン−
ゲルマニウム混晶層のエピタキシャル成長を行う前に、
上記ｐ型シリコン基板の表面に浅くｎ型ドーピングを行
うようにし、あるいは上記ｐ型シリコン基板１の表面に
１原子層ｎ型ドーパントを形成するようにし、あるいは
上記ｐ型エピタキシャル層の成長初期にｎ型ドーピング
を行うようにしたから、上記ｐ型シリコン基板１とｐ型
エピタキシャルシリコン層の界面近傍に形成されたｎ型
ドーピング層５は、該界面近傍に存在する高濃度のボロ
ン層６を補償し、該ボロン層６のアクセプタ濃度は低減
される。これにより、ショットキ接合界面における電界
強度を減少させ、半導体光検出装置の暗電流を低減する
と共に、逆方向耐圧を向上させることができる。
【００２９】
【実施例】実施例１．以下、この発明の第１の実施例を
図１，図２について説明する。図１は、本実施例１によ
るショットキ接合型ＳｉＧｅ赤外線検出装置の構造断面
図であり、 図２は、本実施例１によるショットキ接合
型ＳｉＧｅ赤外線検出装置の深さ方向のプロファイルを
示しているものである。図１において、１は不純物濃度
１×１０16cm-3以下のｐ型シリコン基板，２はｐ型シリ
コン基板１上にＭＢＥによってエピタキシャル成長され
た、不純物濃度１×１０16cm-3以下のｐ型シリコンバッ
ファ層，３はｐ型シリコンバッファ層２上にＭＢＥによ
ってエピタキシャル成長された不純物濃度１×１０16cm
-3以下のｐ型シリコン−ゲルマニウム（ＳｉＧｅ）混晶
層，４は、白金シリサイド（ＰｔＳｉ）層，５はｐ型シ
リコン基板１とｐ型シリコンバッファ層２との界面近傍
に形成したｎ型ドーピング層である。図２において、６
はアクセプタ（ボロン）プロファイル，７はドナープロ
ファイル，８は補償された不純物濃度プロファイルであ
る。
【００３０】次に、本実施例１による上記ショットキ接
合型ＳｉＧｅ赤外線検出装置の製造方法、特にｎ型ドー
ピング層５の形成方法について説明する。まず、上記不
純物濃度１×１０16cm-3以下のｐ型シリコン基板１の表
面に、リン，砒素あるいはアンチモンを５０ＫｅＶ以下
の低エネルギで、上記ｐ型シリコン基板１の表面から下
向きに深さ５００オングストローム，濃度１×１０17cm
-3程度のイオン注入をし、その後８００℃以上の温度で
アニールを行う。
【００３１】次に、上記ｐ型シリコン基板１の表面に存
在する自然酸化膜を、高温フラッシュ法，スパッタ法等
により超高真空中で除去する。この清浄化された上記ｐ
型シリコン基板１の表面を露出させた状態で、該ｐ型シ
リコン基板１の表面にＭＢＥによりアンチモンを１原子
層だけ吸着させる。
【００３２】そして、上述のようにして形成したｎ型ド
ーピング層５の上に、ＭＢＥにより上記ｐ型シリコンバ
ッファ層２をエピタキシャル成長させ、該ｐ型シリコン
バッファ層２の上に、上記ｐ型ＳｉＧｅ混晶層３をエピ
タキシャル成長させるものである。
【００３３】上記のように、上記ｐ型シリコンバッファ
層２／上記ｐ型シリコン基板１の界面近傍に上記ｎ型ド
ーピング層５を形成したことにより、図２に示すよう
に、ｐ型シリコン基板１の表面に存在する自然酸化膜
を、高温フラッシュ法，スパッタ法等により超高真空中
で８００°Ｃ以上の温度で除去することによって意図せ
ず形成された上記高濃度ボロン層６の濃度は、上記ドナ
ープロファイル７の濃度によって相殺され、上記不純物
濃度プロファイル８の如く補償されることとなる。つま
り、上記高濃度ボロン層６のアクセプタ濃度（約３×１
０17cm-3）が減少し、見かけ上、上記不純物濃度プロフ
ァイル８のピークは低減されたようになるものである。
したがって、適切な量のｎ型ドーピング（約１０17〜１
０18cm-3）を行えば、上記高濃度ボロン層６の影響は、
ほとんどなくなってしまう。
【００３４】このように本実施例１においては、逆方向
バイアスを印加した状態でのショットキ接合型光検出装
置のバンドダイヤグラムは、エピタキシャル層２／基板
１界面に活性化された高濃度ボロン層が存在しない場合
を示した図３(b) のようになる。そして、逆方向バイア
ス電圧を印加することにより生じた空乏層は、ｐ型シリ
コン基板１内部へ延びることが可能となり、ショットキ
接合界面９における電界強度を減少させ、上記ショット
キ接合型光検出装置の暗電流を低減すると共に、逆方向
耐圧を向上させることができる。
【００３５】実施例２．以下、この発明の第２の実施例
を図４を用いて説明する。図４は、本実施例２によるシ
ョットキ接合型ＳｉＧｅ赤外線検出装置の構造断面図で
ある。図４において、上記実施例１の説明で用いた図１
と同一番号は、同一または相当部分を示す。
【００３６】本実施例２の赤外線検出装置の製造方法、
特にｎ型ドーピング層５の形成は、以下のようにして行
う。まず、上記ｐ型シリコン基板１の表面に、リン，砒
素あるいはアンチモンを５０ＫｅＶ以下の低エネルギ
で、上記ｐ型シリコン基板１の表面から下向きに深さ５
００オングストローム，濃度１０17cm-3程度となるよう
イオン注入をし、その後８００℃以上の温度でアニール
を行う。
【００３７】次に、上記ｐ型シリコン基板１の表面に存
在する自然酸化膜を、高温フラッシュ法，スパッタ法等
により超高真空中で除去する。
【００３８】そして、ＭＢＥにより上記ｐ型シリコン基
板１の上に上記ｐ型シリコンバッファ層２をエピタキシ
ャル成長させる。
【００３９】本実施例２においても、上記のように上記
ｐ型シリコン基板１に浅くｎ型ドーピングをしたｎ型ド
ーピング層５を設けたことにより、上記ｐ型シリコン基
板１側のボロンを補償することができ、高濃度ボロン層
の影響が低減され、上記実施例１と同様の効果を得るこ
とができる。
【００４０】実施例３．以下、この発明の第３の実施例
を図５を用いて説明する。図５は、本実施例３によるシ
ョットキ接合型ＳｉＧｅ赤外線検出装置の構造断面図で
ある。図５において、上記実施例１の説明で用いた図１
と同一番号は、同一または相当部分を示す。
【００４１】本実施例３におけるｎ型ドーピング層５は
以下のように形成する。まず、上記ｐ型シリコン基板１
の表面に存在する自然酸化膜を高温フラッシュ法，スパ
ッタ法等により超高真空中で除去する。この清浄化され
た上記ｐ型シリコン基板１の表面を露出させた状態で、
該ｐ型シリコン基板１の表面にＭＢＥによりアンチモン
を１原子層だけ吸着させる、いわゆるδドーピングを行
うものである。
【００４２】次に、ＭＢＥにより上記ｐ型シリコン基板
１の上に上記ｐ型シリコンバッファ層２をエピタキシャ
ル成長させる。
【００４３】本実施例３においても、上記のように上記
ｐ型シリコン基板１の表面にδドーピングを行うことに
よりｎ型ドーピング層５を設けたから、これにより上記
ｐ型シリコン基板１側のボロンを補償することができ、
高濃度ボロン層の影響が低減され、上記実施例１と同様
の効果を得ることができる。
【００４４】実施例４．以下、この発明の第４の実施例
を図６を用いて説明する。図６は、本実施例４によるシ
ョットキ接合型ＳｉＧｅ赤外線検出装置の構造断面図で
ある。図６において、上記実施例１の説明で用いた図１
と同一番号は、同一または相当部分を示す。
【００４５】本実施例４の赤外線検出装置の製造方法、
特にｎ型ドーピング層５の形成は以下のようにして行
う。即ち、上記で説明したような自然酸化膜の除去工程
を行ったｐ型シリコン基板１の上に、ＭＢＥにより上記
ｐ型シリコンバッファ層２をエピタキシャル成長させる
が、このときその成長初期にリン，砒素あるいはアンチ
モンを、厚さ５００オングストローム，濃度１０17cm-3
程度にｎ型ドーピングを行う。
【００４６】これにより、上記実施例１で用いた図２に
示すように、上記ｐ型シリコンバッファ層２／上記ｐ型
シリコン基板１の界面近傍の上記ｐ型シリコンバッファ
層２側に上記ｎ型ドーピング層５を形成したことによっ
て、意図せず形成された上記高濃度ボロン層６の濃度
は、上記ドナープロファイル７の濃度によって相殺さ
れ、上記不純物濃度プロファイル８の如く補償されるこ
ととなる。つまり、上記高濃度ボロン層６のアクセプタ
濃度が減少し、見かけ上、上記不純物濃度プロファイル
８のピークは低減されたようになるものである。
【００４７】このように本実施例４においても、逆方向
バイアスを印加した状態でのショットキ接合型光検出装
置のバンドダイヤグラムは、エピタキシャル層２／基板
１界面に活性化された高濃度ボロン層が存在しない場合
を示した図３(b) のようになる。そして、逆方向バイア
ス電圧を印加することにより生じた空乏層は、ｐ型シリ
コン基板１内部へ延びることが可能となり、ショットキ
接合界面９における電界強度を減少させ、上記ショット
キ接合型光検出装置の暗電流を低減すると共に、逆方向
耐圧を向上させることができる。
【００４８】
【発明の効果】以上のようにこの発明によれば、ｐ型シ
リコン基板と該ｐ型シリコン基板上にエピタキシャル成
長されたｐ型シリコンバッファ層あるいはｐ型シリコン
−ゲルマニウム（ＳｉＧｅ）混晶層の界面近傍にｎ型ド
ーピング層を形成するようにしたので、上記ｐ型シリコ
ン基板とｐ型エピタキシャルシリコン層の界面近傍に、
意図せず形成された高濃度のボロン層を上記ｎ型ドーピ
ング層で補償でき、暗電流が少なく、逆方向耐圧の高い
半導体光検出装置が得られる効果がある。
【００４９】またこの発明にかかる半導体装置の製造方
法によれば、ｐ型シリコン基板上に、ｐ型シリコン層
を、ＭＢＥ等のエピタキシャル成長、又はＣＶＤ法によ
り形成する際、上記ｐ型シリコン基板と上記ｐ型シリコ
ン層との界面近傍に、ｎ型不純物をドーピングするよう
にしたので、半導体装置の製造において、上記ｐ型シリ
コン基板表面の自然酸化膜を除去する工程により該界面
近傍に成長される高濃度のボロン層を補償することがで
きる効果がある。
【図面の簡単な説明】
【図１】本発明の実施例１によるショットキ接合型Ｓｉ
Ｇｅ赤外線検出装置の構造断面図。
【図２】本実施例１による装置の深さ方向のアクセプタ
（ボロン）プロファイル６，ドナプロファイル７，そし
て補償された不純物濃度プロファイル８を示す図。
【図３】逆方向バイアスＶR を印加したショットキ接合
型光検出装置のバンドダイヤグラム。
【図４】本発明の実施例２によるショットキ接合型Ｓｉ
Ｇｅ赤外線検出装置の構造断面図。
【図５】本発明の実施例３によるショットキ接合型Ｓｉ
Ｇｅ赤外線検出装置の構造断面図。
【図６】本発明の実施例４によるショットキ接合型Ｓｉ
Ｇｅ赤外線検出装置の構造断面図。
【図７】従来のショットキ接合型ＳｉＧｅ赤外線検出装
置の構造断面図。
【図８】従来装置の深さ方向のボロンプロファイルを示
す図。
【図９】(1) 式及び(2) 式に基づき、ショットキ接合界
面電界強度Ｅｍａｘと（ＶR ＋Ｖbi）の関係を計算によ
り求めた図。
【符号の説明】
１ ｐ型シリコン基板 ２ ｐ型シリコンバッファ層 ３ ｐ型シリコン−ゲルマニウム（ＳｉＧｅ）混晶層 ４ 白金シリサイド（ＰｔＳｉ）層 ５ ｎ型ドーピング層 ６ アクセプタ（ボロン）プロファイル ７ ドナプロファイル ８ 不純物密度プロファイル ９ ショットキ接合界面 １０ 正孔
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成６年１月１０日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正内容】
【０００３】ショットキ接合型光検出装置の動作原理に
関しては、例えばS.M.Sze 著，“Physics of Semicondu
ctor Devices”第２版，ｐ．２８８〜２９２に記されて
いるように、金属であるＰｔＳｉ層４の表面に単色光が
照射されると、該ＰｔＳｉ層４に光電流が発生されるこ
ととなるが、金属への前方からの光の照射により、該光
は、金属中に励起された正孔を生成でき、その正孔の電
位が、上記ＰｔＳｉ層４とＳｉＧｅ混晶層３とのショッ
トキ接合による障壁の電位より高ければ、上記励起され
た正孔が上記ＰｔＳｉ層４から上記ＳｉＧｅ混晶層３へ
移動し、光電流が流れることとなる。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 濱名 隆 兵庫県伊丹市瑞原４丁目１番地 三菱電機 株式会社エル・エス・アイ研究所内

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 半導体装置の製造方法において、 ｐ型シリコン基板上に、ｐ型シリコン層を、エピタキシ
    ャル成長、又はＣＶＤ法により形成する工程を有し、 かつ、上記ｐ型シリコン基板と上記ｐ型シリコン層との
    界面近傍に、ｎ型不純物をドーピングする工程を含むこ
    とを特徴とする半導体装置の製造方法。
  2. 【請求項２】 半導体装置の製造方法において、 ｐ型シリコン基板上に、ｐ型シリコン−ゲルマニウム混
    晶層を、エピタキシャル成長、又はＣＶＤ法により形成
    する工程を有し、 かつ、上記ｐ型シリコン基板と上記ｐ型シリコン−ゲル
    マニウム混晶層との界面近傍にｎ型不純物をドーピング
    する工程を含むことを特徴とする半導体装置の製造方
    法。
  3. 【請求項３】 請求項１または２に記載の半導体装置の
    製造方法において、 上記ｎ型不純物をドーピングする工程は、上記ｐ型シリ
    コン基板上に上記ｐ型層のエピタキシャル成長、または
    ＣＶＤによる形成を行う前に、上記ｐ型シリコン基板の
    表面に浅くｎ型ドーピングを行うものであることを特徴
    とする半導体装置の製造方法。
  4. 【請求項４】 請求項１または２に記載の半導体装置の
    製造方法において、 上記ｎ型不純物をドーピングする工程は、上記ｐ型シリ
    コン基板上に上記ｐ型層のエピタキシャル成長、または
    ＣＶＤによる形成を行う前に、上記ｐ型シリコン基板の
    表面に１原子層ｎ型ドーパントを形成するものであるこ
    とを特徴とする半導体装置の製造方法。
  5. 【請求項５】 請求項１または２に記載の半導体装置の
    製造方法において、 上記ｎ型不純物をドーピングする工程は、上記ｐ型シリ
    コン基板上に上記ｐ型層のエピタキシャル成長、または
    ＣＶＤによる形成を行う前に、上記ｐ型エピタキシャル
    層の成長、またはＣＶＤによる形成の初期に、ｎ型ドー
    ピングを行うものであることを特徴とする半導体装置の
    製造方法。
  6. 【請求項６】 半導体と金属とのショットキ接合により
    形成される光検出部を有するショットキ接合型半導体光
    検出装置において、 ｐ型シリコン基板と、該ｐ型シリコン基板上にエピタキ
    シャル成長されるｐ型シリコン層との界面近傍に、ｎ型
    にドーピングした層を設けたことを特徴とするショット
    キ接合型半導体光検出装置。
  7. 【請求項７】 半導体と金属とのショットキ接合により
    形成される光検出部を有するショットキ接合型半導体光
    検出装置において、 ｐ型シリコン基板と、該ｐ型シリコン基板上にエピタキ
    シャル成長されるｐ型シリコン−ゲルマニウム混晶層と
    の界面近傍に、ｎ型にドーピングした層を設けたことを
    特徴とするショットキ接合型半導体光検出装置。
  8. 【請求項８】 請求項６または７に記載のショットキ接
    合型半導体光検出装置において、 上記ｎ型にドーピングした層は、ｐ型シリコン基板上に
    ｐ型層のエピタキシャル成長を行う前に、上記ｐ型シリ
    コン基板の表面に浅くｎ型ドーピングを行った層である
    ことを特徴とするショットキ接合型半導体光検出装置。
  9. 【請求項９】 請求項６または７に記載のショットキ接
    合型半導体光検出装置において、 上記ｎ型にドーピングした層は、ｐ型シリコン基板上に
    ｐ型層のエピタキシャル成長を行う前に、上記ｐ型シリ
    コン基板の表面に１原子層ｎ型ドーパントを形成した層
    であることを特徴とするショットキ接合型半導体光検出
    装置。
  10. 【請求項１０】 請求項６または７に記載のショットキ
    接合型半導体光検出装置において、 上記ｎ型にドーピングした層は、ｐ型シリコン基板上に
    ｐ型層のエピタキシャル成長を行う前に、該ｐ型エピタ
    キシャル層の成長初期にｎ型ドーピングを行った層であ
    ることを特徴とするショットキ接合型半導体光検出装
    置。
JP5150187A 1993-06-22 1993-06-22 半導体装置の製造方法、及びショットキ接合型半導体光検出装置 Pending JPH0722644A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5150187A JPH0722644A (ja) 1993-06-22 1993-06-22 半導体装置の製造方法、及びショットキ接合型半導体光検出装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5150187A JPH0722644A (ja) 1993-06-22 1993-06-22 半導体装置の製造方法、及びショットキ接合型半導体光検出装置

Publications (1)

Publication Number Publication Date
JPH0722644A true JPH0722644A (ja) 1995-01-24

Family

ID=15491421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5150187A Pending JPH0722644A (ja) 1993-06-22 1993-06-22 半導体装置の製造方法、及びショットキ接合型半導体光検出装置

Country Status (1)

Country Link
JP (1) JPH0722644A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111947792A (zh) * 2020-08-26 2020-11-17 合肥工业大学 一种基于二硒化钯/超薄硅/二硒化钯肖特基结的颜色探测***及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111947792A (zh) * 2020-08-26 2020-11-17 合肥工业大学 一种基于二硒化钯/超薄硅/二硒化钯肖特基结的颜色探测***及其制备方法
CN111947792B (zh) * 2020-08-26 2022-10-11 合肥工业大学 一种基于二硒化钯/超薄硅/二硒化钯肖特基结的颜色探测***及其制备方法

Similar Documents

Publication Publication Date Title
US5144398A (en) Semiconductor device and photoelectric conversion apparatus using the same
US8076197B2 (en) Image sensor and method for fabricating the same
US5159424A (en) Semiconductor device having a high current gain and a higher ge amount at the base region than at the emitter and collector region, and photoelectric conversion apparatus using the device
JPH0715028A (ja) フォトダイオード構造体
US20170018606A1 (en) Bipolar transistor with carbon alloyed contacts
EP0390521B1 (en) Bipolar transistor and photoelectric converting apparatus using the bipolar transistor
CN108110081B (zh) 异质结雪崩光电二极管
US6570241B2 (en) Semiconductor device having the effect that the drop in the current gain is kept to the minimum, when the substrate density is amplified and that the variation in the collector current is improved
EP1470574B9 (en) High speed pin photodiode with increased responsivity
US4983534A (en) Semiconductor device and method of manufacturing the same
EP0632486B1 (en) Method of fabricating epitaxial semiconductor material
JPH0722644A (ja) 半導体装置の製造方法、及びショットキ接合型半導体光検出装置
US7317215B2 (en) SiGe heterojunction bipolar transistor (HBT)
US11894480B2 (en) Low leakage current germanium-on-silicon photo-devices
US7297990B1 (en) Si/SiGe interband tunneling diode structures including SiGe diffusion barriers
Musca et al. Planar p-on-n HgCdTe heterojunction mid-wavelength infrared photodiodes formed using plasma-induced junction isolation
JP3145694B2 (ja) 半導体装置
KR100273832B1 (ko) 반도체 기판 및 그 제조방법
US11295962B2 (en) Low temperature process for diode termination of fully depleted high resistivity silicon radiation detectors that can be used for shallow entrance windows and thinned sensors
JP2670118B2 (ja) 半導体装置およびこれを用いた光電変換装置
JPH03198344A (ja) 半導体装置およびこれを用いた光電変換装置
JP2007250903A (ja) ヘテロ接合バイポーラトランジスタおよびその製造方法
JPS61123175A (ja) ヘテロ接合パイポ−ラトランジスタの製造方法
JPH02256240A (ja) 半導体装置およびこれを用いた光電変換装置
JPH03211890A (ja) 光素子の製造方法