JPH07226414A - 半導体素子の樹脂封止方法および樹脂封止型半導体装置 - Google Patents
半導体素子の樹脂封止方法および樹脂封止型半導体装置Info
- Publication number
- JPH07226414A JPH07226414A JP1565894A JP1565894A JPH07226414A JP H07226414 A JPH07226414 A JP H07226414A JP 1565894 A JP1565894 A JP 1565894A JP 1565894 A JP1565894 A JP 1565894A JP H07226414 A JPH07226414 A JP H07226414A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor element
- circuit board
- sealing
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】 (修正有)
【目的】 回路基板上の任意の位置に搭載された半導体
素子に対し、密着性が良くかつ信頼性が高い樹脂封止を
容易に形成する手段と、それに基づく新しい樹脂封止型
半導体装置を提供する。 【構成】 回路基板3に搭載された半導体素子1の樹脂
封止方法において、前記半導体素子上に固体状樹脂9を
載置する工程と、前記固体状樹脂を加熱圧縮成型する工
程とを具備することを特徴としている。加えて前記半導
体素子がフェースダウンで実装され、その電極面が前記
固体状樹脂で被覆されないことを他の特徴としている。
さらに本発明の樹脂封止型半導体装置では、配線回路が
形成された回路基板と、この回路基板にフェースダウン
で実装された半導体素子と、この半導体素子をその電極
面を除いて被覆する封止樹脂とを具備することを特徴と
している。
素子に対し、密着性が良くかつ信頼性が高い樹脂封止を
容易に形成する手段と、それに基づく新しい樹脂封止型
半導体装置を提供する。 【構成】 回路基板3に搭載された半導体素子1の樹脂
封止方法において、前記半導体素子上に固体状樹脂9を
載置する工程と、前記固体状樹脂を加熱圧縮成型する工
程とを具備することを特徴としている。加えて前記半導
体素子がフェースダウンで実装され、その電極面が前記
固体状樹脂で被覆されないことを他の特徴としている。
さらに本発明の樹脂封止型半導体装置では、配線回路が
形成された回路基板と、この回路基板にフェースダウン
で実装された半導体素子と、この半導体素子をその電極
面を除いて被覆する封止樹脂とを具備することを特徴と
している。
Description
【0001】
【産業上の利用分野】この発明は半導体素子の樹脂封止
方法および樹脂封止型半導体装置に関し、特に回路基板
に実装された半導体素子の樹脂封止方法および樹脂封止
型半導体装置に関する。
方法および樹脂封止型半導体装置に関し、特に回路基板
に実装された半導体素子の樹脂封止方法および樹脂封止
型半導体装置に関する。
【0002】
【従来の技術】半導体装置の回路基板への実装は、従来
から種々な方法が採用されてきた。最も確実で容易な方
法として、半導体素子を樹脂の圧縮成形(トランスファ
成形)により封止した半導体パッケージの外部導出リー
ドを、半田付けによって回路基板に接続する方法があ
る。しかしこの方法は実装密度があまり高くないという
欠点がある。
から種々な方法が採用されてきた。最も確実で容易な方
法として、半導体素子を樹脂の圧縮成形(トランスファ
成形)により封止した半導体パッケージの外部導出リー
ドを、半田付けによって回路基板に接続する方法があ
る。しかしこの方法は実装密度があまり高くないという
欠点がある。
【0003】そこで樹脂封止されない裸の半導体素子を
回路基板の所定の位置に導電性ペーストで固定接続後、
半導体素子の電極と回路基板の回路パターンとを金属細
線で接続し、液状樹脂を滴下して被覆する非圧縮による
樹脂封止方法も行われている。この方法では裸の半導体
素子を使用するので実装密度をあげることができる。
回路基板の所定の位置に導電性ペーストで固定接続後、
半導体素子の電極と回路基板の回路パターンとを金属細
線で接続し、液状樹脂を滴下して被覆する非圧縮による
樹脂封止方法も行われている。この方法では裸の半導体
素子を使用するので実装密度をあげることができる。
【0004】さらに上記の液状樹脂を滴下して被覆する
方法に換えて、トランスファ成形用の金型に半導体素子
を搭載した回路基板を挟持し、溶融可塑化した樹脂を圧
力をかけて半導体素子部分に流入させて圧縮成形する方
法も行われている。
方法に換えて、トランスファ成形用の金型に半導体素子
を搭載した回路基板を挟持し、溶融可塑化した樹脂を圧
力をかけて半導体素子部分に流入させて圧縮成形する方
法も行われている。
【0005】
【発明が解決しようとする課題】上記のように外部リー
ドを有する樹脂封止型半導体装置を回路基板に半田付け
する方法は、パッケージ外形の小型薄型化に限界がある
ため、回路基板の実装密度向上の障害になる。また半田
付け方法として半導体装置全体を高温で加熱する赤外線
リフロー方式が主流になっており、加熱時の樹脂パッケ
ージのクラックが大きな問題となっている。実装密度の
向上の観点からは、半導体素子を直接回路基板に取り付
け封止する方法が好ましい。
ドを有する樹脂封止型半導体装置を回路基板に半田付け
する方法は、パッケージ外形の小型薄型化に限界がある
ため、回路基板の実装密度向上の障害になる。また半田
付け方法として半導体装置全体を高温で加熱する赤外線
リフロー方式が主流になっており、加熱時の樹脂パッケ
ージのクラックが大きな問題となっている。実装密度の
向上の観点からは、半導体素子を直接回路基板に取り付
け封止する方法が好ましい。
【0006】現在回路基板に直接取り付けられた半導体
素子を封止する方法としては、(1)液状の樹脂を半導
体素子表面およびボンディング部分に滴下して硬化させ
る、(2)シート状の固体状樹脂を半導体素子上に置き
加熱溶融して被覆する、(3)トランスファ成形による
樹脂封止、等がある。(1)(2)の場合非圧縮成形の
ため回路基板と樹脂の密着力が圧縮成形に比べ劣るこ
と、樹脂の流動性低下を招くため充填剤を多く含有させ
ることができず、樹脂の成形収縮による半導体素子への
応力を低減させることに限界がある等の問題がある。
素子を封止する方法としては、(1)液状の樹脂を半導
体素子表面およびボンディング部分に滴下して硬化させ
る、(2)シート状の固体状樹脂を半導体素子上に置き
加熱溶融して被覆する、(3)トランスファ成形による
樹脂封止、等がある。(1)(2)の場合非圧縮成形の
ため回路基板と樹脂の密着力が圧縮成形に比べ劣るこ
と、樹脂の流動性低下を招くため充填剤を多く含有させ
ることができず、樹脂の成形収縮による半導体素子への
応力を低減させることに限界がある等の問題がある。
【0007】一方(3)のトランスファ成形では金型を
用いるため回路基板の寸法や回路基板上での半導体素子
の位置が制約されること、またトランスファ成形のため
樹脂の流動性も考慮する必要があり、成形収縮低減の為
のフィラー高充填化と流動性を両立させるためには、球
状フィラー、微細フィラー等の特殊フィラーを用いなけ
ればならず、樹脂価格が高くなるといった問題がある。
用いるため回路基板の寸法や回路基板上での半導体素子
の位置が制約されること、またトランスファ成形のため
樹脂の流動性も考慮する必要があり、成形収縮低減の為
のフィラー高充填化と流動性を両立させるためには、球
状フィラー、微細フィラー等の特殊フィラーを用いなけ
ればならず、樹脂価格が高くなるといった問題がある。
【0008】本発明は上記事情に鑑みてなされたもの
で、回路基板上の任意の位置に搭載された半導体素子に
対し、密着性が良くかつ信頼性が高い樹脂封止を容易に
形成する手段と、それに基づく新しい樹脂封止型半導体
装置を提供しようとするものである。
で、回路基板上の任意の位置に搭載された半導体素子に
対し、密着性が良くかつ信頼性が高い樹脂封止を容易に
形成する手段と、それに基づく新しい樹脂封止型半導体
装置を提供しようとするものである。
【0009】
【課題を解決するための手段】上記目的を達成するため
に本発明の樹脂封止方法では、回路基板に搭載された半
導体素子の樹脂封止方法において、前記半導体素子上に
固体状樹脂を載置する工程と、前記固体状樹脂を加熱圧
縮成形する工程とを具備することを特徴としている。
に本発明の樹脂封止方法では、回路基板に搭載された半
導体素子の樹脂封止方法において、前記半導体素子上に
固体状樹脂を載置する工程と、前記固体状樹脂を加熱圧
縮成形する工程とを具備することを特徴としている。
【0010】加えて前記半導体素子がフェースダウンで
実装され、その電極面が前記固体状樹脂で被覆されない
ことを他の特徴としている。さらに本発明の樹脂封止型
半導体装置では、配線回路が形成された回路基板と、こ
の回路基板にフェースダウンで実装された半導体素子
と、この半導体素子をその電極面を除いて被覆する封止
樹脂とを具備することを特徴としている。
実装され、その電極面が前記固体状樹脂で被覆されない
ことを他の特徴としている。さらに本発明の樹脂封止型
半導体装置では、配線回路が形成された回路基板と、こ
の回路基板にフェースダウンで実装された半導体素子
と、この半導体素子をその電極面を除いて被覆する封止
樹脂とを具備することを特徴としている。
【0011】
【作用】本発明の樹脂封止方法では固体状の樹脂を簡易
な金型を用いて加熱圧縮成形するので、加熱により一時
的に粘度が下がり流動化した樹脂が、圧縮により回路基
板と充分に密着する。図8は従来のポッティングによる
封止と圧縮成形による封止とを、プレッシャークッカー
テスト(2気圧、121℃)での累積不良率で比較した
ものである。ポッティングによる封止は非圧縮成形のた
め密着性に劣り早期に不良が発生するのに対し、圧縮成
形による封止は密着性に優れ、信頼性が飛躍的に向上す
る。
な金型を用いて加熱圧縮成形するので、加熱により一時
的に粘度が下がり流動化した樹脂が、圧縮により回路基
板と充分に密着する。図8は従来のポッティングによる
封止と圧縮成形による封止とを、プレッシャークッカー
テスト(2気圧、121℃)での累積不良率で比較した
ものである。ポッティングによる封止は非圧縮成形のた
め密着性に劣り早期に不良が発生するのに対し、圧縮成
形による封止は密着性に優れ、信頼性が飛躍的に向上す
る。
【0012】また前記金型はトランスファ成形金型に比
べ簡易なものでよいので、回路基板上のほぼ任意の位置
に圧縮成形によって半導体素子を樹脂封止することがで
きる。前記固体状の樹脂として熱可塑性樹脂や半硬化状
態の熱硬化性樹脂を用いれば、フィルム状として取り扱
えるので作業性が向上する。
べ簡易なものでよいので、回路基板上のほぼ任意の位置
に圧縮成形によって半導体素子を樹脂封止することがで
きる。前記固体状の樹脂として熱可塑性樹脂や半硬化状
態の熱硬化性樹脂を用いれば、フィルム状として取り扱
えるので作業性が向上する。
【0013】また半導体素子を回路基板にフェースダウ
ンで取り付け、両者の間に空気の逃げ道を作らない状態
で前記固体状樹脂の圧縮成形を行うと、回路基板と半導
体素子電極面との間への樹脂の侵入を防止できる。その
結果半導体素子が機械的な応力に弱い微細な電極面を有
する場合は、樹脂により電極面を傷めることがなくなり
信頼性が向上する。
ンで取り付け、両者の間に空気の逃げ道を作らない状態
で前記固体状樹脂の圧縮成形を行うと、回路基板と半導
体素子電極面との間への樹脂の侵入を防止できる。その
結果半導体素子が機械的な応力に弱い微細な電極面を有
する場合は、樹脂により電極面を傷めることがなくなり
信頼性が向上する。
【0014】
【実施例】次に本発明の実施例を図を参照して説明す
る。図1〜図3は本発明の第1の実施例の製造工程を模
式的に示した断面図である。図1において1は半導体素
子でその表面にはAuのバンプ電極2が形成されてい
る。前記バンプ電極2は転写バンプ法やめっき法で形成
することができる。3は両面に銅箔で配線回路が形成さ
れたガラスエポキシ基材の回路基板である。回路基板と
しては他にセラミック基材に導電性ペーストの印刷によ
り回路を形成した厚膜基板や、蒸着等で回路を形成した
薄膜基板を使用することもできる。
る。図1〜図3は本発明の第1の実施例の製造工程を模
式的に示した断面図である。図1において1は半導体素
子でその表面にはAuのバンプ電極2が形成されてい
る。前記バンプ電極2は転写バンプ法やめっき法で形成
することができる。3は両面に銅箔で配線回路が形成さ
れたガラスエポキシ基材の回路基板である。回路基板と
しては他にセラミック基材に導電性ペーストの印刷によ
り回路を形成した厚膜基板や、蒸着等で回路を形成した
薄膜基板を使用することもできる。
【0015】前記回路基板3の1主面の半導体素子1が
搭載される位置には、前記バンプ電極2に対応するリー
ド電極4が形設されており、表面はAuめっきされてい
る。さらにこのリード電極4の接続部を除いた部分はソ
ルダーレジスト5で覆われている。また前記回路基板3
の半導体素子1の直下にはガス抜きの為のベントホール
6が設けられている。前記バンプ電極2と前記リード電
極4は位置合わせ後当接され熱圧着で接合されている。
搭載される位置には、前記バンプ電極2に対応するリー
ド電極4が形設されており、表面はAuめっきされてい
る。さらにこのリード電極4の接続部を除いた部分はソ
ルダーレジスト5で覆われている。また前記回路基板3
の半導体素子1の直下にはガス抜きの為のベントホール
6が設けられている。前記バンプ電極2と前記リード電
極4は位置合わせ後当接され熱圧着で接合されている。
【0016】次に図2は樹脂封止の工程を模式的に示し
た断面図で、半導体素子1が搭載された回路基板3はホ
ットプレート7の上に載置される。前記半導体素子1の
周囲にはこれを囲繞する固定金型8が載置され、図示し
ない固定具により固定される。前記固定金型8はクッシ
ョン性のあるソルダーレジスト5の上に載置されるの
で、回路基板3との密着性が良好に保たれる。
た断面図で、半導体素子1が搭載された回路基板3はホ
ットプレート7の上に載置される。前記半導体素子1の
周囲にはこれを囲繞する固定金型8が載置され、図示し
ない固定具により固定される。前記固定金型8はクッシ
ョン性のあるソルダーレジスト5の上に載置されるの
で、回路基板3との密着性が良好に保たれる。
【0017】次に固定金型8の開口部内に固体状の封止
樹脂9が投入される。この固体状の封止樹脂9としては
熱可塑性樹脂や半硬化状態(Bステージ)の熱硬化性樹
脂が使用でき、ポリフェニレンサルファイド樹脂、ポリ
サルフォン樹脂、ポリイミド樹脂、シリコーン樹脂、エ
ポキシ樹脂等が好ましい。
樹脂9が投入される。この固体状の封止樹脂9としては
熱可塑性樹脂や半硬化状態(Bステージ)の熱硬化性樹
脂が使用でき、ポリフェニレンサルファイド樹脂、ポリ
サルフォン樹脂、ポリイミド樹脂、シリコーン樹脂、エ
ポキシ樹脂等が好ましい。
【0018】Bステージ状態のエポキシ樹脂の場合は前
記ホットプレート7の温度を170ないし190℃に設
定して置くと、前記エポキシ樹脂は加熱されて溶融す
る。この封止樹脂9の上部には、前記固定金型8の開口
部に嵌合する可動金型10がセットされ所定の圧力(エ
ポキシ樹脂の場合8ないし10MPa)で前記封止樹脂
9を加圧する。この結果溶融状態になった封止樹脂9は
半導体素子1と回路基板3の隙間に侵入する。回路基板
3にはベントホール6が形成されているので、空気はこ
のベントホール6から排出されホットプレート7と回路
基板3の隙間に逃げる。その結果図3に断面的に示すよ
うに、樹脂9が空隔を埋め樹脂封止が完成する。
記ホットプレート7の温度を170ないし190℃に設
定して置くと、前記エポキシ樹脂は加熱されて溶融す
る。この封止樹脂9の上部には、前記固定金型8の開口
部に嵌合する可動金型10がセットされ所定の圧力(エ
ポキシ樹脂の場合8ないし10MPa)で前記封止樹脂
9を加圧する。この結果溶融状態になった封止樹脂9は
半導体素子1と回路基板3の隙間に侵入する。回路基板
3にはベントホール6が形成されているので、空気はこ
のベントホール6から排出されホットプレート7と回路
基板3の隙間に逃げる。その結果図3に断面的に示すよ
うに、樹脂9が空隔を埋め樹脂封止が完成する。
【0019】この樹脂封止の際使用する固定金型8の大
きさは、半導体素子1のチップサイズが15×15mm
程度の場合は外径40×40mm、内径20×20mm
程度であり、この領域には前記半導体素子1以外の表面
実装部品の搭載は禁止されるが、比較的小面積であり実
装上の制約よりも圧縮封止の効果の方が大きい。
きさは、半導体素子1のチップサイズが15×15mm
程度の場合は外径40×40mm、内径20×20mm
程度であり、この領域には前記半導体素子1以外の表面
実装部品の搭載は禁止されるが、比較的小面積であり実
装上の制約よりも圧縮封止の効果の方が大きい。
【0020】次に本発明の第2の実施例を図4を参照し
て説明する。図3は樹脂封止方法を説明した断面図であ
るが、基本的構成は図2と同様なので同一部分には同一
番号を付して説明は一部省略する。本実施例では回路基
板3’にベントホールが形成されておらず、半導体素子
1の表面(電極形成面)が封止樹脂9’によって被覆さ
れない中空モールド成形された状態を形成することがで
きる。半導体素子1が微細な電極面を有し、封止樹脂が
直接触れることにより半導体素子1へのダメージが予想
される場合等に有効な構成である。
て説明する。図3は樹脂封止方法を説明した断面図であ
るが、基本的構成は図2と同様なので同一部分には同一
番号を付して説明は一部省略する。本実施例では回路基
板3’にベントホールが形成されておらず、半導体素子
1の表面(電極形成面)が封止樹脂9’によって被覆さ
れない中空モールド成形された状態を形成することがで
きる。半導体素子1が微細な電極面を有し、封止樹脂が
直接触れることにより半導体素子1へのダメージが予想
される場合等に有効な構成である。
【0021】接続された半導体素子1のバンプ2の高さ
が10μm、めっきが施された端子配線4の高さが32
μm、合計42μmの隙間が半導体素子1と回路基板3
の間にできるが、本発明の圧縮成形を行えば封止樹脂
9’が半導体素子1の各辺から均等に流れ、半導体素子
の表面側に滞留し中空成形が可能である。回路基板3の
表面に設けられた凹部11は、滞留した空気の溜まり場
として設けたものであり必ずしも必要なものではない。
が10μm、めっきが施された端子配線4の高さが32
μm、合計42μmの隙間が半導体素子1と回路基板3
の間にできるが、本発明の圧縮成形を行えば封止樹脂
9’が半導体素子1の各辺から均等に流れ、半導体素子
の表面側に滞留し中空成形が可能である。回路基板3の
表面に設けられた凹部11は、滞留した空気の溜まり場
として設けたものであり必ずしも必要なものではない。
【0022】また樹脂の充填材の最大粒径、粒度分布を
調整することにより、上記の隙間からの樹脂の流入を防
ぐことができる。図5は充填材としてシリカを使用した
場合におけるシリカの最大粒径と流動可能クリアランス
の最小値の関係を示したもので、前記の例の42μmの
隙間の場合には55μm以上の充填材を含有させればよ
いことがわかる。
調整することにより、上記の隙間からの樹脂の流入を防
ぐことができる。図5は充填材としてシリカを使用した
場合におけるシリカの最大粒径と流動可能クリアランス
の最小値の関係を示したもので、前記の例の42μmの
隙間の場合には55μm以上の充填材を含有させればよ
いことがわかる。
【0023】また図6はシリカ体積分率(Vol%)と
成形収縮率、あるいはスパイラルフローとの関係を示し
ている。トランスファ成形の場合はスパイラルフローが
80cm以上必要であり、従ってシリカの含有は65V
ol%が限界であるが、本発明の圧縮成形の場合はスパ
イラルフローが80cm以下でも封止は可能であり、シ
リカを65Vol%以上含有させ、トランスファ成形よ
りも成形収縮を低減させることができる。
成形収縮率、あるいはスパイラルフローとの関係を示し
ている。トランスファ成形の場合はスパイラルフローが
80cm以上必要であり、従ってシリカの含有は65V
ol%が限界であるが、本発明の圧縮成形の場合はスパ
イラルフローが80cm以下でも封止は可能であり、シ
リカを65Vol%以上含有させ、トランスファ成形よ
りも成形収縮を低減させることができる。
【0024】つぎに本発明の第3の実施例を図7に示
す。図7は樹脂封止が完了した状態を示す断面図であ
り、テープキャリアに接続された半導体素子を使用した
例である。図において半導体素子21に接続されサポー
トリング22に保持されたリード23は回路基板24の
1主面に形設された端子配線25に接続されている。2
6はソルダレジストである。27は封止樹脂であり、実
施例1と同様の方法で圧縮成形されている。28はベン
トホールでこの場合半導体素子21の下面がダイマウン
トのため使用できないので、ダイパッド29を避けた場
所に設けられている。 この様に半導体素子をフェース
アップで取り付けた場合にも本発明の封止方法を適用す
ることができる。半導体素子21の回路基板24への取
付け前に、半導体素子21のバーンインや特性検査を充
分に実施したい場合等には有効な実装方法である。半導
体素子21をフェースダウンで取り付けてもよく、中空
モールド成形にしてもよいことはいうまでもない。
す。図7は樹脂封止が完了した状態を示す断面図であ
り、テープキャリアに接続された半導体素子を使用した
例である。図において半導体素子21に接続されサポー
トリング22に保持されたリード23は回路基板24の
1主面に形設された端子配線25に接続されている。2
6はソルダレジストである。27は封止樹脂であり、実
施例1と同様の方法で圧縮成形されている。28はベン
トホールでこの場合半導体素子21の下面がダイマウン
トのため使用できないので、ダイパッド29を避けた場
所に設けられている。 この様に半導体素子をフェース
アップで取り付けた場合にも本発明の封止方法を適用す
ることができる。半導体素子21の回路基板24への取
付け前に、半導体素子21のバーンインや特性検査を充
分に実施したい場合等には有効な実装方法である。半導
体素子21をフェースダウンで取り付けてもよく、中空
モールド成形にしてもよいことはいうまでもない。
【0025】
【発明の効果】以上説明したように本発明の樹脂封止方
法は、圧縮成形によって樹脂封止されているため回路基
板との密着性に優れ、従来の液状樹脂によるポッティン
グ封止に比べすぐれた耐湿性が得られる。また簡易な金
型を使用するので回路基板上のほぼ任意の位置に圧縮成
形による樹脂封止が可能になる。
法は、圧縮成形によって樹脂封止されているため回路基
板との密着性に優れ、従来の液状樹脂によるポッティン
グ封止に比べすぐれた耐湿性が得られる。また簡易な金
型を使用するので回路基板上のほぼ任意の位置に圧縮成
形による樹脂封止が可能になる。
【0026】また半導体素子の微細化が進むと、樹脂の
成形収縮によって発生する応力や冷熱サイクル等の熱応
力により半導体素子がダメージを受ける場合があるが、
本発明の中空モールドを採用すればこれらを回避するこ
とができる。
成形収縮によって発生する応力や冷熱サイクル等の熱応
力により半導体素子がダメージを受ける場合があるが、
本発明の中空モールドを採用すればこれらを回避するこ
とができる。
【0027】中空モールド成形に使用される封止材料
は、トランスファ成形に使用される材料に比べ流動性を
考慮する必要がなく、充填材の増量が容易である。従っ
て成形収縮を低減でき、放熱性をも向上できるので半導
体素子の発熱による劣化も低減できる。
は、トランスファ成形に使用される材料に比べ流動性を
考慮する必要がなく、充填材の増量が容易である。従っ
て成形収縮を低減でき、放熱性をも向上できるので半導
体素子の発熱による劣化も低減できる。
【図1】本発明の第1の実施例に係わる半導体装置の回
路基板への接続状態を示す断面図。
路基板への接続状態を示す断面図。
【図2】本発明の第1の実施例に係わる圧縮成形工程を
示す断面図。
示す断面図。
【図3】本発明の第1の実施例に係わる樹脂封止が完了
した状態を示す断面図。
した状態を示す断面図。
【図4】本発明の第2の実施例に係わる圧縮成形工程の
実施態様と、圧縮成形が完了し中空モールドが形成され
た状態を示す断面図。
実施態様と、圧縮成形が完了し中空モールドが形成され
た状態を示す断面図。
【図5】本発明の第2の実施例に係わる充填材最大粒径
と樹脂流動(入り込み)可能クリアランスとの関係を示
すグラフ。
と樹脂流動(入り込み)可能クリアランスとの関係を示
すグラフ。
【図6】本発明の第2の実施例に係わる充填材体積分率
と成形収縮率との関係を示すグラフ。
と成形収縮率との関係を示すグラフ。
【図7】本発明の第3の実施例に係わる樹脂封止が完了
した状態を示す断面図。
した状態を示す断面図。
【図8】非圧縮成形(ポッティング)と圧縮成形のプレ
ッシャクッカーテストにおける累積不良率を比較したグ
ラフ。
ッシャクッカーテストにおける累積不良率を比較したグ
ラフ。
1 … 半導体素子 2 … バンプ電極 3 … 回路基板 4 … 端子配線 5 … ソルダーレジスト 6 … ベントホール 7 … ホットプレート 8 … 固定金型 9 … 固体状樹脂 10 … 可動金型
Claims (3)
- 【請求項1】 回路基板に搭載された半導体素子の樹脂
封止方法において、前記半導体素子上に固体状樹脂を載
置する工程と、前記固体状樹脂を加熱圧縮成型する工程
とを具備することを特徴とする半導体素子の樹脂封止方
法。 - 【請求項2】 前記半導体素子がフェースダウンで実装
され、その電極面が前記固体状樹脂で被覆されないこと
を特徴とする請求項1記載の半導体素子の樹脂封止方
法。 - 【請求項3】 配線回路が形成された回路基板と、この
回路基板にフェースダウンで実装された半導体素子と、
この半導体素子をその電極面を除いて被覆する封止樹脂
とを具備することを特徴とする樹脂封止型半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1565894A JPH07226414A (ja) | 1994-02-10 | 1994-02-10 | 半導体素子の樹脂封止方法および樹脂封止型半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1565894A JPH07226414A (ja) | 1994-02-10 | 1994-02-10 | 半導体素子の樹脂封止方法および樹脂封止型半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07226414A true JPH07226414A (ja) | 1995-08-22 |
Family
ID=11894841
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1565894A Pending JPH07226414A (ja) | 1994-02-10 | 1994-02-10 | 半導体素子の樹脂封止方法および樹脂封止型半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07226414A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1190448A4 (en) * | 1999-05-14 | 2004-11-24 | Hestia Technologies Inc | MOLDED FILLING MICROCIRCUIT HOUSING |
JP2013232580A (ja) * | 2012-05-01 | 2013-11-14 | Dow Corning Toray Co Ltd | 熱硬化性フィルム状シリコーン封止材 |
WO2014208044A1 (ja) * | 2013-06-28 | 2014-12-31 | 株式会社デンソー | 電子装置およびその電子装置の製造方法 |
WO2016006392A1 (ja) * | 2014-07-09 | 2016-01-14 | 株式会社村田製作所 | 電子部品内蔵モジュール |
-
1994
- 1994-02-10 JP JP1565894A patent/JPH07226414A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1190448A4 (en) * | 1999-05-14 | 2004-11-24 | Hestia Technologies Inc | MOLDED FILLING MICROCIRCUIT HOUSING |
JP2013232580A (ja) * | 2012-05-01 | 2013-11-14 | Dow Corning Toray Co Ltd | 熱硬化性フィルム状シリコーン封止材 |
WO2014208044A1 (ja) * | 2013-06-28 | 2014-12-31 | 株式会社デンソー | 電子装置およびその電子装置の製造方法 |
JP2015009466A (ja) * | 2013-06-28 | 2015-01-19 | 株式会社デンソー | 電子装置およびその電子装置の製造方法 |
US20160183405A1 (en) * | 2013-06-28 | 2016-06-23 | Denso Corporation | Electronic device and method for manufacturing the electronic device |
US9795053B2 (en) | 2013-06-28 | 2017-10-17 | Denso Corporation | Electronic device and method for manufacturing the electronic device |
WO2016006392A1 (ja) * | 2014-07-09 | 2016-01-14 | 株式会社村田製作所 | 電子部品内蔵モジュール |
US10707403B2 (en) | 2014-07-09 | 2020-07-07 | Murata Manufacturing Co., Ltd. | Electronic component-containing module |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5409865A (en) | Process for assembling a TAB grid array package for an integrated circuit | |
US6521997B1 (en) | Chip carrier for accommodating passive component | |
EP0915505B1 (en) | Semiconductor device package, manufacturing method thereof and circuit board therefor | |
US6433420B1 (en) | Semiconductor package with heat sink having air vent | |
US5610442A (en) | Semiconductor device package fabrication method and apparatus | |
US6486562B1 (en) | Circuit device with bonding strength improved and method of manufacturing the same | |
US6693349B2 (en) | Semiconductor chip package having a leadframe with a footprint of about the same size as the chip | |
US6291274B1 (en) | Resin molded semiconductor device and method for manufacturing the same | |
US6569755B2 (en) | Semiconductor device having an improved structure for preventing cracks, improved small sized semiconductor and method of manufacturing the same | |
US6071755A (en) | Method of manufacturing semiconductor device | |
US5786271A (en) | Production of semiconductor package having semiconductor chip mounted with its face down on substrate with protruded electrodes therebetween and semiconductor package | |
US6593169B2 (en) | Method of making hybrid integrated circuit device | |
US20050056918A1 (en) | Power module package having improved heat dissipating capability | |
US5814890A (en) | Thin-type semiconductor package | |
JP3820022B2 (ja) | ボールグリッドアレーパッケージ用印刷回路基板及びボールグリッドアレーパッケージの製造方法 | |
JPH11312712A (ja) | 半導体装置及びその製造方法 | |
US7432601B2 (en) | Semiconductor package and fabrication process thereof | |
US6281571B1 (en) | Semiconductor device having an external connection electrode extending through a through hole formed in a substrate | |
US20080185712A1 (en) | Semiconductor device and method for manufacturing the same | |
JP2001144230A (ja) | 半導体装置及びその製造方法 | |
JPH07226414A (ja) | 半導体素子の樹脂封止方法および樹脂封止型半導体装置 | |
JP4623871B2 (ja) | 混成集積回路装置 | |
JP2908330B2 (ja) | リードフレーム,半導体装置及び半導体装置の製造方法 | |
US6710434B1 (en) | Window-type semiconductor package and fabrication method thereof | |
JP3686047B2 (ja) | 半導体装置の製造方法 |