JPH0722345A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH0722345A JPH0722345A JP16063093A JP16063093A JPH0722345A JP H0722345 A JPH0722345 A JP H0722345A JP 16063093 A JP16063093 A JP 16063093A JP 16063093 A JP16063093 A JP 16063093A JP H0722345 A JPH0722345 A JP H0722345A
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode
- semiconductor layer
- semiconductor
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は半導体装置の製造方法
に関し、特に電極の形成方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of forming electrodes.
【０００２】[0002]
【従来の技術】図２は従来の半導体装置の製造方法を示
す断面図であり、図において、１はＧａＡｓ，ＩｎＰ，
シリコン等の半導体基板あるいはＧａＡｓ，ＩｎＰ，シ
リコン等半導体層の一部、２は半導体基板あるいは半導
体層の一部１の表面上に形成された酸化シリコン膜（以
下、ＳｉＯ2 膜）、５はアンダーエッチにより生じたＳ
ｉＯ2 膜２のひさし状の凸部、６は電極を示す。また７
はひさし状凸部５により生じた電極の断切れ部分を示
す。2. Description of the Related Art FIG. 2 is a sectional view showing a conventional method for manufacturing a semiconductor device, in which 1 is GaAs, InP,
A semiconductor substrate such as silicon or a part of a semiconductor layer such as GaAs, InP or silicon, 2 is a silicon oxide film (hereinafter referred to as a SiO2 film) formed on the surface of a semiconductor substrate or a part 1 of the semiconductor layer, and 5 is an under-etch. Caused by S
An eaves-shaped convex portion of the iO2 film 2 and 6 are electrodes. Again 7
Indicates a broken portion of the electrode caused by the eaves-shaped protrusion 5.
【０００３】次に製造方法について説明する。従来の半
導体装置の製造方法では、半導体基板または半導体層１
上をＳｉＯ2膜で被膜した後、この上にレジスト（図示
せず）をパターニングし、不要部分をフッ酸等を用いて
除去し、続いて露出した半導体基板または半導体層１を
エッチング等で前処理して表面の酸化膜２等を除去し、
この後スパッタ，蒸着等を用いて電極６を形成して、基
板または半導体層１とコンタクトをとる。Next, a manufacturing method will be described. In the conventional method of manufacturing a semiconductor device, the semiconductor substrate or the semiconductor layer 1 is used.
After coating the top with a SiO2 film, a resist (not shown) is patterned on this, unnecessary portions are removed using hydrofluoric acid or the like, and subsequently the exposed semiconductor substrate or semiconductor layer 1 is pretreated by etching or the like. To remove the oxide film 2 etc. on the surface,
After that, the electrode 6 is formed by using sputtering, vapor deposition or the like to make contact with the substrate or the semiconductor layer 1.
【０００４】この際、アンダーエッチによりＳｉＯ2 膜
２のひさし状の凸部５が生じ、電極の断切れ７が発生し
て素子の動作不良を引き起こすという問題点があった。
そして従来このような動作不良を防止するために、別途
メッキ工程を追加して上記断切れした電極間を接続する
ようにしていた。At this time, there is a problem in that undercutting causes an eave-shaped convex portion 5 of the SiO 2 film 2 to cause disconnection 7 of the electrode and cause malfunction of the element.
In order to prevent such malfunction, a separate plating process has been added to connect the disconnected electrodes.
【０００５】このような形状の電極は例えば、半導体レ
ーザにおいて、ｐｎ接合界面に発生する寄生容量を低減
して周波数特性を向上させるために半導体レーザ構造を
メサエッチングした場合等に見られる。The electrode having such a shape is found, for example, in a semiconductor laser when the semiconductor laser structure is mesa-etched in order to reduce the parasitic capacitance generated at the pn junction interface and improve the frequency characteristics.
【０００６】[0006]
【発明が解決しようとする課題】従来の半導体装置の製
造方法は以上のように構成されており、電極形成用の前
処理のエッチングにより半導体基板または半導体層にア
ンダーエッチが生じてＳｉＯ2 膜がひさし状になり、Ｓ
ｉＯ2 膜と、基板または半導体層との間に段差ができ、
該段差のために電極に断切れが生じて素子の動作不良が
発生するという問題点があり、かかる場合にはメッキ工
程を追加して電極間を接続しなければならないが、上記
プロセス終了後にメッキ工程を追加する方法では、成
膜，エッチング工程に比べて大幅に時間がかかり、スル
ープットが低下するという問題点があった。The conventional method for manufacturing a semiconductor device is configured as described above, and under-etching occurs in the semiconductor substrate or the semiconductor layer due to the etching in the pretreatment for forming the electrode, so that the SiO2 film is covered. And then S
a step is formed between the iO2 film and the substrate or semiconductor layer,
There is a problem that the electrodes are cut off due to the step and the device malfunction occurs.In such a case, it is necessary to add a plating step to connect the electrodes. The method of adding the steps has a problem that it takes much longer than the film forming and etching steps and the throughput is lowered.
【０００７】この発明は上記のような問題点を解消する
ためになされたもので、電極の断切れを防止して、断切
れ部を接続するためのメッキ工程を不要とし、工程の短
縮を可能とすることができる半導体装置の製造方法を提
供することを目的とする。The present invention has been made in order to solve the above-mentioned problems, and it is possible to shorten the process by preventing the disconnection of the electrode and eliminating the plating process for connecting the disconnected part. It is an object of the present invention to provide a method of manufacturing a semiconductor device capable of achieving the following.
【０００８】[0008]
【課題を解決するための手段】この発明に係る半導体装
置の製造方法は、絶縁膜となる第１の膜上に、これのエ
ッチングマスクとなる第２の膜を設け、パターニングさ
れた第１の膜をマスクとして半導体基板あるいは半導体
層に凹部を形成した後、アンダーエッチにより生じた上
記第１の膜のひさし部を選択的に除去するようにしたも
のである。According to a method of manufacturing a semiconductor device according to the present invention, a first film patterned by providing a second film serving as an etching mask of the first film serving as an insulating film is provided. After forming a recess in a semiconductor substrate or a semiconductor layer using the film as a mask, the eaves portion of the first film generated by under-etching is selectively removed.
【０００９】[0009]
【作用】この発明においては、絶縁膜となる第１の膜上
に、これのマスクとなる第２の膜を設けたから、基板あ
るいは半導体層に凹部を設けた際に生じる上記第１の膜
のひさし状の凸部を、上記２つの膜のエッチングレート
の差を利用して選択的に取り除くことができる。In the present invention, since the second film that serves as a mask for the first film is formed on the first film that serves as an insulating film, the first film that is formed when a recess is provided in the substrate or the semiconductor layer is formed. The eave-shaped convex portion can be selectively removed by utilizing the difference in etching rate between the two films.
【００１０】[0010]
実施例１．以下、この発明の第１の実施例による半導体
装置の製造方法を図について説明する。図１において、
図２と同一符号は同一または相当部分を示し、２はＳｉ
Ｏ2 膜で、ＧａＡｓ，ＩｎＰ，Ｓｉ等の半導体基板ある
いは、半導体層の一部１上に形成されている。３はＳｉ
Ｎ膜で、ＳｉＯ2 膜２上に形成される。４はレジスト
で、このレジストを露光，パターニングすることで所望
パターンの形成を行う。５は前処理時のアンダーエッチ
で生じたＳｉＯ2 膜の凸部、６は電極を示す。Example 1. A method of manufacturing a semiconductor device according to the first embodiment of the present invention will be described below with reference to the drawings. In FIG.
The same reference numerals as those in FIG. 2 indicate the same or corresponding portions, and 2 is Si
An O2 film is formed on a semiconductor substrate of GaAs, InP, Si or the like, or on a part 1 of the semiconductor layer. 3 is Si
An N film is formed on the SiO2 film 2. Reference numeral 4 denotes a resist, which is exposed and patterned to form a desired pattern. Reference numeral 5 is a convex portion of the SiO2 film formed by underetching during pretreatment, and 6 is an electrode.
【００１１】次に製造方法について図１(a) 〜(h) に沿
って説明する。まず図１(a) に示すように、半導体基板
あるいは半導体層１上にスパッタあるいはＣＶＤ等によ
りＳｉＯ2 膜２を成長し、続いてこの上にＳｉＮ膜３を
成膜する。そしてＳｉＮ膜３上にレジスト４を塗布す
る。Next, the manufacturing method will be described with reference to FIGS. 1 (a) to 1 (h). First, as shown in FIG. 1A, a SiO2 film 2 is grown on a semiconductor substrate or a semiconductor layer 1 by sputtering or CVD, and then a SiN film 3 is formed thereon. Then, a resist 4 is applied on the SiN film 3.
【００１２】次に図１(b) に示すように、紫外光マスク
を用いてレジスト４をパターニングし、次に、レジスト
パターン４をマスクに、ＣＦ4 によるプラズマエッチで
ＳｉＮ膜３の一部を除去してＳｉＯ2 膜２の一部を露出
させる。Next, as shown in FIG. 1 (b), the resist 4 is patterned using an ultraviolet light mask, and then a part of the SiN film 3 is removed by plasma etching with CF4 using the resist pattern 4 as a mask. Then, a part of the SiO2 film 2 is exposed.
【００１３】続いて、図１(c) に示すように、レジスト
除去剤を用いてレジスト４を除去する。そして図１(d)
に示すように、ＳｉＮ膜３をマスクに、フッ酸を用いて
ＳｉＯ2 膜２をエッチングしその一部を除去する。Subsequently, as shown in FIG. 1C, the resist 4 is removed using a resist removing agent. And Fig. 1 (d)
As shown in FIG. 4, the SiN film 3 is used as a mask to etch the SiO2 film 2 with hydrofluoric acid to remove a part thereof.
【００１４】そして図１(e) に示すように、塩酸，酢
酸，過酸化水素混合液（以下、ＫＫＩ液と略す）を用い
て電極形成用の前処理（エッチング）を行う。この際、
アンダーエッチによりひさし状の凸部５が生じる。Then, as shown in FIG. 1 (e), a pretreatment (etching) for forming an electrode is performed using a mixed solution of hydrochloric acid, acetic acid and hydrogen peroxide (hereinafter abbreviated as KKI solution). On this occasion,
The under-etching causes eave-shaped protrusions 5.
【００１５】そして図１(f) に示すように、フッ酸を用
いてＳｉＯ2 膜２のひさし５を選択的にエッチングして
除去する。すなわち、室温レベルにおいては、フッ酸に
対するエッチングレートは、ＳｉＯ2 の方がＳｉＮに比
べて数倍以上大きいためにひさし状の凸部５を選択的に
除去することができる。Then, as shown in FIG. 1F, the eaves 5 of the SiO 2 film 2 is selectively etched and removed using hydrofluoric acid. That is, at room temperature, since the etching rate for hydrofluoric acid is several times higher in SiO2 than in SiN, the eave-shaped convex portion 5 can be selectively removed.
【００１６】次に図１(g) に示すように、ＣＦ4 による
プラズマエッチングでＳｉＮ膜３を除去する。これによ
り、ＳｉＯ2 と基板あるいは半導体層１との間に段差の
ない構造が得られる。次に、図１(h) に示すように、基
板あるいは半導体層１，ＳｉＯ2 膜２上に電極６を形成
する。Next, as shown in FIG. 1 (g), the SiN film 3 is removed by plasma etching with CF4. As a result, a structure having no step between SiO2 and the substrate or the semiconductor layer 1 can be obtained. Next, as shown in FIG. 1H, an electrode 6 is formed on the substrate or the semiconductor layer 1 and the SiO2 film 2.
【００１７】例えば、ウエハ１０枚を処理する場合、従
来のようにメッキ工程を用いて断切れした電極を接続す
るには全体で３〜４時間の工程をさらに追加することと
なるが、本実施例のようにＣＶＤ・スパッタを用いた連
続成膜を行うことで全体で１０〜１５分の工程の増大で
すむようになる。For example, in the case of processing 10 wafers, it takes an additional 3 to 4 hours to connect the disconnected electrodes using the plating process as in the conventional case. By performing continuous film formation using CVD / sputtering as in the example, it is possible to increase the total number of steps by 10 to 15 minutes.
【００１８】このように本実施例によれば、ＳｉＯ2 膜
２上にＳｉＮ膜３を設け、ＫＫＩ液で基板または半導体
層１をエッチングした後、このとき生じたＳｉＯ2 膜２
のひさし状の凸部５を、ＳｉＯ2 とＳｉＮのフッ酸に対
するエッチングレートの差を利用して選択的に除去する
ようにしたから、従来のメッキ工程を追加して断切れし
た電極を接続するのに比べて時間的に僅かな工程を追加
するだけで、ＳｉＯ2膜２と基板または半導体層１との
間に段差がない状態で電極６を形成することができ、電
極６の断切れによる素子の動作不良を防止でき、その結
果、断切れした電極を接続するためのメッキ工程を不要
とすることができる。As described above, according to the present embodiment, the SiN film 3 is provided on the SiO 2 film 2, the substrate or the semiconductor layer 1 is etched with the KKI solution, and then the SiO 2 film 2 formed at this time is formed.
Since the eaves-shaped protrusions 5 are selectively removed by utilizing the difference in etching rate between SiO2 and SiN with respect to hydrofluoric acid, a conventional plating process is added to connect the disconnected electrodes. It is possible to form the electrode 6 without any step between the SiO2 film 2 and the substrate or the semiconductor layer 1 by adding a few steps in comparison with the above, and the element 6 due to disconnection of the electrode 6 can be formed. The malfunction can be prevented, and as a result, the plating process for connecting the disconnected electrode can be omitted.
【００１９】[0019]
【発明の効果】以上のように、この発明に係る半導体装
置の製造方法によれば、絶縁膜となる第１の膜上に、こ
れのマスクとなる第２の膜を設けたので、基板あるいは
半導体層に凹部を設けた際に生じる上記第１の膜のひさ
し状の凸部を上記２つの膜のエッチングレートの差を利
用して精度良く、かつ確実に除去することができ、電極
の断切れによる素子の動作不良を防止するとともに、断
切れの発生した電極を結線するためのメッキ工程を不要
とすることができ、工程の短縮を実現することができる
という効果がある。As described above, according to the method of manufacturing a semiconductor device of the present invention, the second film serving as a mask for the first film, which serves as the insulating film, is provided on the first film, which serves as the insulating film. The eave-shaped convex portion of the first film, which occurs when the concave portion is provided in the semiconductor layer, can be accurately and surely removed by utilizing the difference in the etching rates of the two films, and the electrode disconnection can be achieved. It is possible to prevent malfunction of the element due to breakage, and to eliminate the need for a plating process for connecting the broken electrode, which can shorten the process.
【図１】本発明の一実施例による半導体装置の製造方法
を示す工程断面図。FIG. 1 is a process sectional view showing a method for manufacturing a semiconductor device according to an embodiment of the present invention.
【図２】従来の半導体装置の製造方法を示す工程断面
図。2A to 2C are process cross-sectional views showing a conventional method for manufacturing a semiconductor device.
１ 半導体基板あるいは半導体層 ２ 酸化シリコン膜 ３ 窒化シリコン膜 ４ レジスト ５ ＳｉＯ2 膜のひさし状の凸部 ６ 電極 ７ 電極の断切れ 1 semiconductor substrate or semiconductor layer 2 silicon oxide film 3 silicon nitride film 4 resist 5 eave-shaped protrusions of SiO2 film 6 electrode 7 disconnection of electrode
Claims (2)
るいは半導体層上に凹部を設け、ここに電極を接続する
工程を有する半導体装置の製造方法において、 半導体基板あるいは半導体層上に、絶縁膜となる第１の
膜を形成する工程と、 上記第１の膜上に、これのエッチング時のマスクとなる
第２の膜を形成する工程と、 上記第２の膜上にレジストを塗布し、露光，現像により
レジストパターンを形成する工程と、 該レジストパターンをマスクとして上記第２の膜を選択
的に加工して開口を設ける工程と、 上記レジストを除去した後、上記加工された第２の膜を
マスクとして上記第１の膜を選択的に加工して開口を設
け、上記半導体基板あるいは半導体層を露出させる工程
と、 上記加工された第１の膜をマスクとして上記半導体基板
あるいは半導体層をエッチングしてこれに凹部を形成す
る工程と、 上記凹部形成時にアンダーエッチにより生じた上記第１
の膜の、上記半導体基板あるいは半導体層よりはみ出し
た部分を所定のエッチャントを用いて選択的に除去する
工程と、 上記第２の膜を除去した後、全面に電極となる第３の膜
を形成する工程とを含むことを特徴とする半導体装置の
製造方法。1. A method of manufacturing a semiconductor device, which comprises a step of providing a recess on a semiconductor substrate or semiconductor layer having an insulating film on its surface and connecting an electrode to the recess, wherein an insulating film is formed on the semiconductor substrate or semiconductor layer. And a step of forming a second film serving as a mask for etching the first film on the first film, and applying a resist on the second film and exposing. , A step of forming a resist pattern by development, a step of selectively processing the second film with the resist pattern as a mask to provide an opening, and a step of processing the second film after removing the resist. Using the mask as a mask to selectively process the first film to provide an opening to expose the semiconductor substrate or the semiconductor layer; and using the processed first film as a mask, the semiconductor substrate or Is a step of etching the semiconductor layer to form a recess in the semiconductor layer, and the first
A step of selectively removing a part of the film of the above described film protruding from the semiconductor substrate or the semiconductor layer by using a predetermined etchant; and after removing the second film, a third film to be an electrode is formed on the entire surface. A method of manufacturing a semiconductor device, comprising:
おいて、 上記第１の膜に酸化シリコンを用い、上記第２の膜に窒
化シリコンを用い、上記所定のエッチャントにフッ酸を
用いることを特徴とする半導体装置の製造方法。2. The method for manufacturing a semiconductor device according to claim 1, wherein silicon oxide is used for the first film, silicon nitride is used for the second film, and hydrofluoric acid is used for the predetermined etchant. A method for manufacturing a characteristic semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16063093A JPH0722345A (en) | 1993-06-30 | 1993-06-30 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16063093A JPH0722345A (en) | 1993-06-30 | 1993-06-30 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0722345A true JPH0722345A (en) | 1995-01-24 |
Family
ID=15719088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16063093A Pending JPH0722345A (en) | 1993-06-30 | 1993-06-30 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0722345A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016122826A (en) * | 2014-12-24 | 2016-07-07 | Ｊｘ金属株式会社 | Semiconductor device |
| KR20200001061A (en) | 2018-06-26 | 2020-01-06 | 에스케이매직 주식회사 | Air purifier |
-
1993
- 1993-06-30 JP JP16063093A patent/JPH0722345A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016122826A (en) * | 2014-12-24 | 2016-07-07 | Ｊｘ金属株式会社 | Semiconductor device |
| KR20200001061A (en) | 2018-06-26 | 2020-01-06 | 에스케이매직 주식회사 | Air purifier |
| KR20230098509A (en) | 2018-06-26 | 2023-07-04 | 에스케이매직 주식회사 | Air purifier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0238024B1 (en) | Depositing tungsten on a semiconductor substrate | |
| US5512518A (en) | Method of manufacture of multilayer dielectric on a III-V substrate | |
| US5821170A (en) | Method for etching an insulating material | |
| JPH0722345A (en) | Manufacture of semiconductor device | |
| KR100596899B1 (en) | Method for manufacturing semiconductor device | |
| KR970003515A (en) | Via contact formation method of semiconductor device | |
| JP2824168B2 (en) | Method for manufacturing semiconductor device | |
| JP2900729B2 (en) | Method for manufacturing semiconductor device | |
| JPH03205846A (en) | Manufacture of semiconductor device | |
| KR100827511B1 (en) | Method for manufacturing a semiconductor device | |
| KR100364814B1 (en) | Method for forming trench of semiconductor device | |
| KR100205095B1 (en) | Method for forming bit line of semiconductor device | |
| JPH11168072A (en) | Manufacture of semiconductor device | |
| JPH05175159A (en) | Manufacture of semiconductor element | |
| JP3291387B2 (en) | Method for manufacturing semiconductor device | |
| JPH10242261A (en) | Manufacture of semiconductor device | |
| JPH06275625A (en) | Wiring containing high-melting-point metal and its manufacture | |
| JPH09270407A (en) | Manufacture of semiconductor device | |
| JPS6353952A (en) | Formation of multilayered interconnection | |
| JPH06163513A (en) | Fabrication of semiconductor device | |
| JP2001015597A (en) | Method for manufacturing semiconductor device | |
| JPS5940291B2 (en) | Manufacturing method of semiconductor device | |
| JPH01286330A (en) | Manufacture of semiconductor device | |
| JPH1174491A (en) | Manufacture of semiconductor device | |
| JPH0458538A (en) | Manufacture of semiconductor device |