JPS6353952A - Formation of multilayered interconnection - Google Patents
Formation of multilayered interconnectionInfo
- Publication number
- JPS6353952A JPS6353952A JP19778286A JP19778286A JPS6353952A JP S6353952 A JPS6353952 A JP S6353952A JP 19778286 A JP19778286 A JP 19778286A JP 19778286 A JP19778286 A JP 19778286A JP S6353952 A JPS6353952 A JP S6353952A
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal layer
- forming
- insulating film
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 title abstract description 13
- 239000010408 film Substances 0.000 claims abstract description 82
- 238000000034 method Methods 0.000 claims abstract description 59
- 239000002184 metal Substances 0.000 claims abstract description 45
- 229910052751 metal Inorganic materials 0.000 claims abstract description 45
- 238000005530 etching Methods 0.000 claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 239000010409 thin film Substances 0.000 claims abstract description 7
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 4
- 150000002500 ions Chemical class 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 9
- 238000010884 ion-beam technique Methods 0.000 abstract description 3
- 238000002844 melting Methods 0.000 abstract description 2
- 230000008018 melting Effects 0.000 abstract description 2
- 239000010931 gold Substances 0.000 description 9
- 239000007789 gas Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 5
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000992 sputter etching Methods 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910007264 Si2H6 Inorganic materials 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は半導体集積回路装置などにおいて用いられる
多層配線の形成方法の改良に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an improvement in a method for forming multilayer wiring used in semiconductor integrated circuit devices and the like.
［従来の技術］
近年半導体装置の集積化か進むにつれ、そこに含まれる
素子数が増大するとともにその回路構成も複雑となって
きている。これにつれて、各素子を電気的に接続する配
線数が増大するとともにその配線パターンも複雑となり
、配線領域の面積が増大し半導体装置を高集積化する上
での大きな障害となってきている。このような障害を克
服するために、配線を多層配線構造とすることにより配
線パターンの簡略化および配線領域面積の低減化を図る
方法がとられている。[Prior Art] In recent years, as the integration of semiconductor devices has progressed, the number of elements included therein has increased and the circuit configuration thereof has also become more complex. As a result, the number of wires electrically connecting each element has increased, and the wiring patterns thereof have also become complex, resulting in an increase in the area of the wiring region, which has become a major obstacle in achieving higher integration of semiconductor devices. In order to overcome such obstacles, a method has been adopted in which the wiring has a multilayer wiring structure to simplify the wiring pattern and reduce the area of the wiring area.
この多層配線構造においては、半導体基板上の所定の領
域に形成される下層配線とこの下層配線上に絶縁膜を介
して形成される上層配線とが、絶縁膜に設けられたコン
タクト孔を介して所与の回路構成に従って電気的に接続
される。したがって、下層配線と上層配線とを電気的に
接続するために、コンタクト孔を平坦性良く金属層（以
下、コンタクト用金属層と称す）で充填することが必要
となる。In this multilayer wiring structure, a lower layer wiring formed in a predetermined area on a semiconductor substrate and an upper layer wiring formed on this lower layer wiring with an insulating film interposed therebetween are connected to each other through contact holes provided in the insulating film. electrically connected according to a given circuit configuration. Therefore, in order to electrically connect the lower wiring and the upper wiring, it is necessary to fill the contact hole with a metal layer (hereinafter referred to as a contact metal layer) with good flatness.
従来のコンタクト用金属層を形成する方法の１つとして
以下の工程からなるリフトオフ法を用いる形成方法があ
る。すなわち、まず下層配線を形成した後、コンタクト
領域にコンタクト用金属層を形成する。次に全表面上に
絶縁膜を形成した後リフトオフ法を用いてコンタクト用
金属層上の絶縁膜を除去しコンタクト用金属層表面を露
出させる。このリフトオフ法を用いる形成方法は、コン
タクト用金属層とその周囲の絶縁膜とからなる表面を平
坦化することが困難であり、この領域において段差が生
じるため、上層配線とコンタクト用金属層との間に良好
な電気的接続を実現することができないという欠点を有
する。この上述のりフトオフ法を用いる形成方法の欠点
を除去するために、通常以下のような工程からなる多層
配線形成方法が用いられている。すなわち、まずパター
ニングされた下層配線層」二に絶縁膜を形成する。次に
絶縁膜上にパターニングされたレジストを形成し、コン
タクト領域を規定する。このパターニングされたレジス
トをマスクとしてたとえば反応性イオンエツチング法等
を用いて絶縁膜のエツチングを行ない、コンタクト部分
に下層配線層表面に達する開口を形成する。この後ＣＶ
Ｄ法、蒸着法。One of the conventional methods for forming a contact metal layer is a method using a lift-off method that includes the following steps. That is, first, a lower wiring is formed, and then a contact metal layer is formed in the contact region. Next, after forming an insulating film on the entire surface, the insulating film on the contact metal layer is removed using a lift-off method to expose the surface of the contact metal layer. In the formation method using this lift-off method, it is difficult to flatten the surface consisting of the contact metal layer and the surrounding insulating film, and a step occurs in this area, so the upper wiring and the contact metal layer are It has the disadvantage that it is not possible to realize a good electrical connection between the two. In order to eliminate the drawbacks of the formation method using the above-mentioned lift-off method, a multilayer wiring formation method that usually includes the following steps is used. That is, first, an insulating film is formed on the patterned lower wiring layer. Next, a patterned resist is formed on the insulating film to define a contact region. Using this patterned resist as a mask, the insulating film is etched using, for example, reactive ion etching to form an opening reaching the surface of the lower wiring layer at the contact portion. After this CV
D method, vapor deposition method.
等を用いて開口部をコンタクト用金属層で充填する。The opening is filled with a metal layer for contact using a method such as the following.
［発明が解決しようとする問題点］
上述の多層配線形成法を用いた場合、開口領域をＣＶＤ
法、蒸着法等を用いてコンタクト用金属層で充填するた
め、その段差被覆性が悪く、完全に開口部を充填するこ
とができずコンタクト用金属層表面に段差が生じ、上層
配線とコンタクト用金属層との間に良好な電気的接続を
実現することができないという問題点が生じる。[Problems to be solved by the invention] When using the above-mentioned multilayer wiring formation method, the opening area is formed by CVD.
Since the metal layer for contacts is filled using a method such as a method or a vapor deposition method, its step coverage is poor, and the openings cannot be completely filled, resulting in steps on the surface of the metal layer for contacts, causing problems between the upper layer wiring and the contact metal layer. A problem arises in that a good electrical connection cannot be achieved with the metal layer.
また、絶縁膜をエツチングしてコンタクト領域に開口を
設ける際に反応性イオンエツチング法を用いた場合、下
層配線層表面がこのエツチングにより損傷をその膜特性
が劣化するという問題点が生じる。また、コンタクト孔
形成後やコンタクト用金属層形成後などにおいて行なわ
れる熱処理時において生じた酸化膜等を除去するための
エツチングおよび洗浄工程時に異物がそれらの表面に付
着する場合もある。この結果、上層配線と下層配線、下
層配線とコンタクト用金属層との間の良好な電気的接続
を形成することが困難となり、上層配線形成後に測定さ
れるコンタクト抵抗が高くなったり、またそのばらつき
が大きいなどの問題点が発生する。Further, when reactive ion etching is used to form an opening in a contact region by etching an insulating film, there arises a problem that the surface of the underlying wiring layer is damaged by this etching and its film properties are deteriorated. Furthermore, foreign matter may adhere to the surfaces during etching and cleaning steps for removing oxide films and the like formed during heat treatment after forming contact holes and forming contact metal layers. As a result, it becomes difficult to form a good electrical connection between the upper layer wiring and the lower layer wiring, and between the lower layer wiring and the contact metal layer, and the contact resistance measured after the formation of the upper layer wiring increases and its variation. Problems such as large numbers occur.
それゆえ、この発明の目的は上述の従来の多層配線形成
方法が有する問題点を除去し、コンタクト用金属層領域
表面の平坦化が容易になりかつ下層配線と上層配線と良
好な電的接続を形成することが可能な多層配線の形成方
法を提供することにある。Therefore, an object of the present invention is to eliminate the problems of the above-mentioned conventional multilayer wiring formation method, to facilitate flattening of the surface of the contact metal layer region, and to provide good electrical connection between the lower layer wiring and the upper layer wiring. An object of the present invention is to provide a method for forming multilayer wiring that can be formed.
［問題点を解決するための手段］
本発明者は多層配線形成法の上述の現状に鑑みて鋭意検
討した結果、特定の絶縁膜（保護膜）形成方法を用いる
ことにより従来と全く異なる方法で容易にコンタクト用
金属層領域を平坦化することができかつ良好な上層配線
と下層配線とのコンタクトを実現することができること
を検証した。[Means for Solving the Problems] As a result of intensive study in view of the above-mentioned current state of multilayer interconnection forming methods, the inventors of the present invention have developed a method that is completely different from conventional methods by using a specific insulating film (protective film) forming method. It was verified that it was possible to easily flatten the contact metal layer region and to achieve good contact between the upper layer wiring and the lower layer wiring.
この発明による多層配線形成方法は、下層配線層上にコ
ンタクト用金属膜を形成しこの金属膜のうちコンタクト
領域に相当する領域のみレジストで被覆した後、イオン
ミリング法（イオンビームエツチング法）を用いてレジ
ストで被覆されていないコンタクト用金属膜領域をエツ
チング除去し、次に絶縁膜を全面に形成した後レジスト
上の絶縁膜をリフトオフ法を用いて除去することにより
コンタクト用金属層表面を露出させるものである。The multilayer wiring formation method according to the present invention involves forming a contact metal film on the lower wiring layer, coating only the area of this metal film corresponding to the contact area with a resist, and then using an ion milling method (ion beam etching method). The contact metal film area not covered with resist is etched away, and then an insulating film is formed on the entire surface, and the insulating film on the resist is removed using a lift-off method to expose the surface of the contact metal layer. It is something.
この発明の多層配線形成方法において直利に使用できる
絶縁膜としては、シリコン窒化膜、シリコン酸化膜、シ
リコン酸窒化膜などが挙げられる。Examples of the insulating film that can be directly used in the multilayer interconnection forming method of the present invention include a silicon nitride film, a silicon oxide film, and a silicon oxynitride film.
また、この発明による絶縁膜は好ましくは電子サイクロ
トロン共鳴（ＥＣＲ）イオン源を有する成膜装置を用い
て形成される。この種の装置としてはたとえばジャパニ
ーズ・ジャーナル・オブ・アプライド・フィジックス（
ＪａｐａｎｅｓｅＪｏｕｒｎａｌ ｏｆ Ａｐｐｌ
ｉｅｄ ＰｈｙＳＩＣ５）、第２２巻、ＬＰ０１頁、
１９８３年に開示されているようなＥＣＲプラズマＣＶ
Ｄ装置を利用することができる。Further, the insulating film according to the present invention is preferably formed using a film forming apparatus having an electron cyclotron resonance (ECR) ion source. An example of this type of device is the Japanese Journal of Applied Physics (
Japanese Journal of Appl
ied PhySIC5), Volume 22, LP01 page,
ECR plasma CV as disclosed in 1983
D device can be used.
［作用コ
半導体集積回路装置等の多層配線形成工程における上層
配線層と下層配線層との間のコンタクト層形成時におい
て従来特に問題となっていた点は、絶縁膜を予め積層し
た後コンタクト部分の絶縁膜をパターニングされたレジ
ストをマスクにして反応性イオンエツチング法等を用い
て除去する際に下層配線表面がエツチング損傷を受けた
り、また下層配線表面、コンタクト用金属層表面に異物
などが付着することもあり、上層配線と下層配線との間
に良好な電気的接触を実現することができないというこ
とにあった。したがってこのような従来の多層配線形成
方法により作製された多層配線を有する半導体集積回路
は、動作速度等の面で大きな欠点を有していた。[Function] In the multilayer wiring formation process of semiconductor integrated circuit devices, etc., a problem that has been particularly problematic in the past has been the formation of a contact layer between an upper wiring layer and a lower wiring layer. When the insulating film is removed using a reactive ion etching method using a patterned resist as a mask, the surface of the lower wiring may be damaged by etching, and foreign matter may adhere to the surface of the lower wiring or contact metal layer. For this reason, it has been impossible to realize good electrical contact between the upper layer wiring and the lower layer wiring. Therefore, semiconductor integrated circuits having multilayer interconnections manufactured by such conventional multilayer interconnection forming methods have major drawbacks in terms of operating speed and the like.
この発明の多層配線形成方法に従えば、レジストパター
ン上に絶縁膜を形成した後、リフトオフ法を用いてコン
タクト用金属層表面を露出させることができるので、反
応性イオンエツチング法を用いる必要がない。したがっ
て、下層配線表面が損傷を受けることがないのでコンタ
クト抵抗が低減されるとともに、またエツチング時の異
物付着等が生じることもないため良好な上層配線と下層
配線との電気的接触が実現される。ＥＣＲイオン源をも
２薄膜形成装置を用いて絶縁膜を形成する場合、低温で
成膜することが可能であるため、レジスト上に絶縁膜を
形成することが可能となり、かつＥＣＲイオン源をもつ
薄膜形成装置においては、発散プラズマの直線性が良く
、段差部側壁に膜が形成されにくいため、リフトオフを
容易に行なうことが可能となる。According to the multilayer wiring forming method of the present invention, after forming an insulating film on a resist pattern, the surface of the contact metal layer can be exposed using a lift-off method, so there is no need to use a reactive ion etching method. . Therefore, contact resistance is reduced because the surface of the lower layer wiring is not damaged, and good electrical contact between the upper layer wiring and the lower layer wiring is achieved because there is no adhesion of foreign matter during etching. . When forming an insulating film using an ECR ion source, it is possible to form a film at a low temperature, so it is possible to form an insulating film on a resist, and it is also possible to form an insulating film on a resist using an ECR ion source. In the thin film forming apparatus, the linearity of the divergent plasma is good and a film is not easily formed on the side wall of the stepped portion, so lift-off can be easily performed.
［発明の実施例］
以下、この発明の一実施例について具体的に説明するが
、この発明は以下の実施例に何ら制限されるものではな
い。まず、この発明の一実施例について具体的に説明す
る前に、この発明において絶縁膜を形成するために用い
られる電子サイクロトロン共鳴（ＥＣＲ）イオン源をを
する成膜装置の一例としてＥＣＲプラズマＣＶＤ装置の
構成について説明する。[Example of the Invention] Hereinafter, an example of the present invention will be specifically described, but the present invention is not limited to the following example. First, before specifically explaining one embodiment of the present invention, an ECR plasma CVD apparatus is used as an example of a film forming apparatus that serves as an electron cyclotron resonance (ECR) ion source used to form an insulating film in the present invention. The configuration of is explained below.
このＥＣＲプラズマＣＶＤ装置は、プラズマ室と反応室
（試料）とを含み、プラズマ室はマイクロ波導波管と隔
壁板を介して接続され、またその周囲には電磁石が設け
られていてプラズマ室内にマイクロ波ととともにＥＣＲ
条件を確立するとともに、反応室内でプラズマを引出す
ための発散磁界を形成し得るようになっている。このプ
ラズマ室はプラズマ引出窓を介して反応室と接続してお
り、プラズマが試料台上に載せられた試料に向けて発散
磁界により加速され導かれるようになっている。This ECR plasma CVD apparatus includes a plasma chamber and a reaction chamber (sample), and the plasma chamber is connected to a microwave waveguide via a partition plate, and an electromagnet is installed around the microwave waveguide. ECR with the waves
It is possible to establish conditions and create a divergent magnetic field to draw out the plasma within the reaction chamber. This plasma chamber is connected to the reaction chamber via a plasma extraction window, and plasma is accelerated and guided by a divergent magnetic field toward a sample placed on a sample stage.
この装置によれば、Ｎ２．０２、ＮＨ８あるいはこれら
の混合ガスなどがマイクロ波と磁界とによりＥＣＲ条件
が設定されたプラズマ室内に送られ、プラズマ化された
ガスが発散磁界により誘導されて反応室に送られる。一
方で、反応室には試料台に載置された基板があり、また
ＳｉＨ４、Ｓｉ、Ｈ６、Ｓｉ２Ｈ６などの保護膜（絶縁
膜）形成用原料ガスか反応室に供給され、これが上記プ
ラズマによって励起活性化され、反応を生じて所定の反
応生成物が基板上に堆積する。According to this device, N2.02, NH8, or a mixture thereof is sent into a plasma chamber in which ECR conditions are set using microwaves and a magnetic field, and the plasma gas is guided by a divergent magnetic field and flows into the reaction chamber. sent to. On the other hand, there is a substrate placed on a sample stage in the reaction chamber, and a raw material gas for forming a protective film (insulating film) such as SiH4, Si, H6, Si2H6 is supplied to the reaction chamber, and this is excited by the plasma. It is activated, a reaction occurs, and a predetermined reaction product is deposited on the substrate.
第１八図ないし第１Ｅ図はこの発明の一実施例である多
層配線形成方法を示す工程断面図である。FIGS. 18 to 1E are process cross-sectional views showing a method for forming multilayer wiring according to an embodiment of the present invention.
以下、第１八図ないし第１Ｅ図を参照してこの発明の一
実施例である多層配線形成方法について説明する。Hereinafter, a method for forming multilayer wiring, which is an embodiment of the present invention, will be described with reference to FIGS. 18 to 1E.
第１Ａ図において、まず半導体基板１０上に下層配ｖＡ
１およびコンタクト用金属層２を通常の方法を用いて所
定形状に形成する。In FIG. 1A, first, a lower layer vA is placed on the semiconductor substrate 10.
1 and contact metal layer 2 are formed into a predetermined shape using a conventional method.
第１Ｂ図において、コンタクト用金属層２上の所定領域
（コンタクト領域）上に写真製版およびエツチング技法
を用いてレジスト３を形成する。In FIG. 1B, a resist 3 is formed on a predetermined region (contact region) on the contact metal layer 2 using photolithography and etching techniques.
第１Ｃ図において、このパターニングされたレジスト３
をマスクとしてイオンミリング法（イオンビームエツチ
ング法）を用いてコンタクト用金属層２のエツチングを
行なう。In FIG. 1C, this patterned resist 3
The contact metal layer 2 is etched using the ion milling method (ion beam etching method) using as a mask.
第１Ｄ図において、ＥＣＲイオン源をもつ薄膜形成装置
を用いてシリコン窒化膜、シリコン酸化膜、シリコン酸
窒化膜などからなる絶縁膜４を形成する。このＥＣＲを
用いた成膜方法を用いて絶縁膜を形成する場合、基板を
加熱することなく良質の絶縁膜を成膜することが可能で
ある。したがって、レジストのような低融点のを機化合
物上に絶縁膜４を成膜することが可能になる。この際、
基板を冷却して成膜すれば、基板態度は６０ないし１１
０℃程度に抑制することができる。またこの成膜方法の
大きな特徴として、発散プラズマの直進性が良（、段差
部における膜の付き回りが悪いため、レジスト３側壁に
は絶縁膜４が形成されず、リフトオフを非常に容易に行
なうことができる。ここでリフトオフ工程前に緩衝フッ
酸（ＢＨＦ）で軽（エツチングすることにより、確実に
レジスト３側壁の絶縁膜を除去することができ、より一
層容易にリフトオフを行なうことが可能となる。ここで
、一般に低温での成膜方法としてスパッタ法が考えられ
るが、スパッタ法で得られた膜は膜質が悪く、また耐エ
ツチング性などの点で劣り、かつ段差部における膜の付
き回りが良くレジスト３側壁にも絶縁膜４が形成される
ため、リフトオフを行なうことが不可能である。すなわ
ち、レジスト３上に絶縁膜４を形成するとともに絶縁膜
のリフトオフを行なうことはＥＣＲイオン源をもつ薄膜
形成装置を用いることにより容易かつ確実に実現するこ
とが可能となる。In FIG. 1D, an insulating film 4 made of a silicon nitride film, a silicon oxide film, a silicon oxynitride film, etc. is formed using a thin film forming apparatus having an ECR ion source. When forming an insulating film using this film forming method using ECR, it is possible to form a high quality insulating film without heating the substrate. Therefore, it becomes possible to form the insulating film 4 on a low melting point organic compound such as resist. On this occasion,
If the film is formed by cooling the substrate, the substrate attitude will be 60 to 11.
The temperature can be suppressed to about 0°C. In addition, a major feature of this film forming method is that the divergent plasma has good straight-line propagation (and because the film spreads poorly at the stepped portion, the insulating film 4 is not formed on the side walls of the resist 3, making lift-off very easy). By lightly etching with buffered hydrofluoric acid (BHF) before the lift-off process, the insulating film on the side walls of the resist 3 can be reliably removed and lift-off can be performed more easily. Here, sputtering is generally considered as a method for forming films at low temperatures, but the films obtained by sputtering have poor film quality, poor etching resistance, and poor coverage of the film at stepped areas. Since the insulating film 4 is also formed on the side walls of the resist 3, it is impossible to perform lift-off.In other words, forming the insulating film 4 on the resist 3 and lifting off the insulating film is impossible with the ECR ion source. This can be achieved easily and reliably by using a thin film forming apparatus having the following functions.
第１Ｅ図において、リフトオフ工程に入り、レジスト３
をたとえばアセトン等で除去することにより、コンタク
ト用金属層２表面が平坦性良く露出される。In FIG. 1E, the lift-off process is started, and the resist 3
By removing the contact metal layer 2 with, for example, acetone, the surface of the contact metal layer 2 is exposed with good flatness.
以上の工程を経ることにより、容易かつ確実に平坦なコ
ンタクト用金属層を形成することができ、かつ上層配線
と下層配線との良好な電気的接触を形成することが可能
になる。しかもこの形成方法に従えば、エツチング工程
が低減されるため、作業性、歩留り等の装造上の利点も
得ることができる。By going through the above steps, it is possible to easily and reliably form a flat contact metal layer, and to form good electrical contact between the upper layer wiring and the lower layer wiring. Moreover, if this formation method is followed, the number of etching steps is reduced, so that advantages in terms of workability, yield, etc. can also be obtained.
次にこの発明による多層配線形成方法の効果を具体的な
数値を挙げて説明する。Next, the effects of the multilayer interconnection forming method according to the present invention will be explained by citing specific numerical values.
具体的実施例
まず下層配線およびコンタクト用金属層をＴｉより形成
する。次にコンタクト用金属層（Ａｕ）のコンタクト領
域に相当する部分をフォトリソグラフィ技術を用いてレ
ジストで覆う。このレジストをマスクとしてイオンミリ
ング法を用いてＡｒ＋イオンで金（Ａｕ）を膜厚４５０
０Ａ程度除去する。次いでＥＣＲイオン源を有する薄膜
形成装置を用いてシリコン窒化膜を全面に形成する。こ
の操作は、まず６ Ｓ ＣＣＭのＮ２ガスをプラズマ室
に導入し、２．４５ＧＨｚのマイクロ波および８７５ガ
ウスの磁束密度の磁界を印加し、電子サイクロトロン共
鳴を起こして窒素プラズマを発生し、かくして発生した
プラズマを発散磁界を利用して反応室に誘導し、一方反
応ガスとしてシラン（Ｓ ｈ Ｈ４）ガスＩＯ３ＣＣＭ
を導入してガリウム砒素（ＧａＡｓ）基板上にシリコン
窒化膜を膜厚４５００Ａ形成する。その後ＨＦ：ＮＨ，
Ｆ−１：５０の緩衝フッ酸（ＢＨＦ）で軽いエツチング
を２分間行なった後、アセトンを用いてコンタクト領域
上に形成されたレジストおよびシリコン窒化膜をリフト
オフして除去する。その後上層配線として金（Ａｕ）を
膜厚１μｍ堆積した後、フオドリソグラフィ技術を用い
て所定のパターンに形成する。二のようにして得られた
多層配線構造に対しコンタクト部５０個を直列に連ねた
テスト回路を作製し、このテスト回路の抵抗を測定する
ことによりコンタクト抵抗を求めた。Specific Embodiment First, lower wiring and contact metal layers are formed from Ti. Next, a portion of the contact metal layer (Au) corresponding to the contact region is covered with a resist using photolithography. Using this resist as a mask, gold (Au) was deposited to a thickness of 450 mm using Ar+ ions using the ion milling method.
Removes about 0A. Next, a silicon nitride film is formed over the entire surface using a thin film forming apparatus having an ECR ion source. This operation first introduces 6 S CCM of N2 gas into the plasma chamber, applies microwaves at 2.45 GHz and a magnetic field with a magnetic flux density of 875 Gauss, causes electron cyclotron resonance, and generates nitrogen plasma. The generated plasma was guided into the reaction chamber using a divergent magnetic field, while silane (S h H4) gas IO3CCM was used as a reaction gas.
A silicon nitride film with a thickness of 4500 Å is formed on a gallium arsenide (GaAs) substrate by introducing . Then HF:NH,
After light etching is performed for 2 minutes using F-1:50 buffered hydrofluoric acid (BHF), the resist and silicon nitride film formed on the contact region are lifted off and removed using acetone. Thereafter, gold (Au) is deposited to a thickness of 1 μm as an upper layer wiring, and then formed into a predetermined pattern using photolithography. A test circuit in which 50 contact portions were connected in series was fabricated for the multilayer wiring structure obtained in step 2, and the contact resistance was determined by measuring the resistance of this test circuit.
一方比較のために、従来の、コンタクト孔を反応性イオ
ンエツチング法を用いて作製する方法を試みた。この場
合、下層配線をＴｉ／Ａｕ＝５００Ａ／２５００Ａ構造
で形成した後、通常のプラズ７ＣＶＤ法を用いてＳｉＨ
２とＮＨ，とＮ２の混合ガスを用いてシリコン窒化膜を
膜厚４５００人形成した。その後、フォトリソグラフィ
技術を用いてコンタクト領域以外の部分にレジストパタ
ーンを形成し、このパターニングされたレジストをマス
クとして反応性イオンエツチング法を用いてＣＦ４ガス
を用いてシリコン窒化膜をエツチングした。その後金Ａ
ｕを膜厚４５００Ａ蒸若し、リフトオフ法を用いてコン
タクト用金属層を形成した。上層配線材料としては、本
発明の実施例と同様、金（Ａｕ）を膜厚１μｍ堆積した
後フォトリソグラフィ技術を用いて所定形状のパターン
に形成した。またコンタクト抵抗は、コンタクト部５０
個を直列につないだテスト回路の抵抗を測定することに
より求めた。On the other hand, for comparison, a conventional method of forming contact holes using a reactive ion etching method was tried. In this case, after forming the lower layer wiring with a Ti/Au=500A/2500A structure, SiH
A silicon nitride film with a thickness of 4,500 mm was formed using a mixed gas of 2, NH, and N2. Thereafter, a resist pattern was formed in areas other than the contact area using photolithography, and using the patterned resist as a mask, the silicon nitride film was etched using CF4 gas by reactive ion etching. Then gold A
A metal layer for contact was formed using a lift-off method. As the upper layer wiring material, gold (Au) was deposited to a thickness of 1 μm and then formed into a predetermined pattern using photolithography, as in the embodiments of the present invention. In addition, the contact resistance is determined by the contact portion 50
The resistance was determined by measuring the resistance of a test circuit in which the test circuits were connected in series.
このようにして得られたコンタクト抵抗を、本発明の実
施例と比較例とについてそれぞれ測定した結果と、ウェ
ハ間２０枚で測定した結果のばらつきを標準偏差として
表Ｉに示す。Table I shows the results of measuring the contact resistance obtained in this way for the example of the present invention and the comparative example, and the variations in the results measured for 20 wafers as standard deviations.
表工
米 ウニ１＼２０才χバハ才マ：；１４ス弘表１から本
発明によれば、コンタクト抵抗、標準偏差とも従来例よ
り優れており、良好な電気的接続が実現されているのが
みられる。Table 1 shows that according to the present invention, both contact resistance and standard deviation are superior to the conventional example, and a good electrical connection is achieved. can be seen.
上記実施例においては半導体基板＋イ料としてガリウム
砒素を用いた場合が示されているが、これに限定されず
、他の半導体材料を用いる場合にも本発明を適用できる
ものである。すなわち、半導体集積回路の製造工程にお
いて、多層配線形成工程の良否はその回路の動作速度お
よび製造歩留り等に大きく影響し、またそこに含まれる
トランジスタの構造、用いられる半導体（オ料、および
配線材料の種類によらず必要不可欠な工程であるため、
すべての半導体集積回路の製造に本発明を利用すること
が可能となる。Although the above embodiments show the case where gallium arsenide is used as the semiconductor substrate and the material, the present invention is not limited thereto and can be applied to cases where other semiconductor materials are used. In other words, in the manufacturing process of semiconductor integrated circuits, the quality of the multilayer wiring formation process greatly affects the operating speed and manufacturing yield of the circuit, and also depends on the structure of the transistors included therein, the semiconductors used (original materials, Because it is an essential process regardless of the type of
The present invention can be used in manufacturing all semiconductor integrated circuits.
なお、上記実施例においては、下層配線層とコンタクト
用金属層とが異なる材料で構成される場合が説明されて
いるが、下層配線層とコンタクト用金属層とが同一材料
で構成される場合は、−度に下層配線層とコンタクト用
金属層との形成を行なうとなお一層良好な電気的接触を
実現することが可能となる。In the above embodiments, the case where the lower wiring layer and the contact metal layer are made of different materials is explained, but if the lower wiring layer and the contact metal layer are made of the same material, If the lower wiring layer and contact metal layer are formed at the same time, even better electrical contact can be achieved.
［発明の効果］
以上のように、この発明によれば、たとえば電子サイク
ロトロン共鳴イオン源を有する薄膜形成装置のような低
温で良質の膜を形成することが可能な成膜装置を用いて
レジスト」二に絶縁膜を形成し、この後リフトオフする
ことによりコンタクト用金属層表面を露出させるように
しているので、上層配線と下層配線との電気的接続をと
るためのコンタクト孔を形成する必要がないため、下層
配線表面のエツチングによる損傷や、またエツチング時
における異物の付着等がなくなるため、上層配線と下層
配線との良好な電気的接触を容易かつ確実に形成するこ
とが可能となる。[Effects of the Invention] As described above, according to the present invention, a resist film can be formed using a film forming apparatus capable of forming a high-quality film at low temperatures, such as a thin film forming apparatus having an electron cyclotron resonance ion source. Second, an insulating film is formed and then lifted off to expose the surface of the contact metal layer, so there is no need to form contact holes for electrical connection between the upper layer wiring and the lower layer wiring. Therefore, damage caused by etching to the surface of the lower layer wiring and adhesion of foreign matter during etching are eliminated, making it possible to easily and reliably form good electrical contact between the upper layer wiring and the lower layer wiring.
第１Ａ図ないし第１Ｅ図はこの発明の一実施例である多
層配線形成方法を示す工程断面図である。
図において、１は下層配線、２はコンタクト用金属層、
３はレジスト、４は絶縁膜、１０は半導体基板である。
なお、図中、同一符号は同一または相当部分を示す。FIGS. 1A to 1E are process cross-sectional views showing a method for forming multilayer wiring according to an embodiment of the present invention. In the figure, 1 is a lower layer wiring, 2 is a contact metal layer,
3 is a resist, 4 is an insulating film, and 10 is a semiconductor substrate. In addition, in the figures, the same reference numerals indicate the same or corresponding parts.
Claims (3)
される下層配線層と、前記下層配線層上の第２の予め定
められた領域に絶縁膜を介して形成されかつ前記絶縁膜
の予め定められた第３の領域に形成される開口部を介し
て前記下層配線層と電気的に接続される上層配線層とか
らなる多層配線の形成方法であって、 前記半導体基板表面上に前記下層配線層を形成するステ
ップと、 前記下層配線層上に第１の金属層を形成するステップと
、 前記第１の金属層上にパターニングされたレジスト膜を
形成し、前記開口部を規定するステップと、 前記パターニングされたレジスト膜をマスクとして前記
第１の金属層を物理的にエッチングしてパターニングす
るステップと、 前記パターニングされたレジスト膜表面を含む全表面上
に絶縁膜を形成するステップと、 前記パターニングされたレジスト膜を除去して前記パタ
ーニングされた第１の金属層表面を露出するステップと
を含む、多層配線の形成方法。(1) A lower wiring layer formed in a first predetermined region on a semiconductor substrate, and a second predetermined region on the lower wiring layer with an insulating film interposed therebetween, and the insulating film A method for forming a multilayer wiring comprising an upper wiring layer electrically connected to the lower wiring layer through an opening formed in a predetermined third region of the semiconductor substrate, the method comprising: forming the lower wiring layer; forming a first metal layer on the lower wiring layer; forming a patterned resist film on the first metal layer to define the opening. Physically etching and patterning the first metal layer using the patterned resist film as a mask; Forming an insulating film on the entire surface including the patterned resist film surface. and removing the patterned resist film to expose the surface of the patterned first metal layer.
シリコン酸窒化膜のいずれかであることを特徴とする、
特許請求の範囲第１項記載の多層配線の形成方法。(2) The insulating film is a silicon nitride film, a silicon oxide film,
characterized by being one of silicon oxynitride films,
A method for forming a multilayer wiring according to claim 1.
もつ薄膜形成装置を用いて作製されることを特徴とする
、特許請求の範囲第１項記載の多層配線の形成方法。(3) The method for forming a multilayer wiring according to claim 1, wherein the insulating film is formed using a thin film forming apparatus having an electron cyclotron resonance ion source.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19778286A JPS6353952A (en) | 1986-08-22 | 1986-08-22 | Formation of multilayered interconnection |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19778286A JPS6353952A (en) | 1986-08-22 | 1986-08-22 | Formation of multilayered interconnection |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6353952A true JPS6353952A (en) | 1988-03-08 |
Family
ID=16380260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19778286A Pending JPS6353952A (en) | 1986-08-22 | 1986-08-22 | Formation of multilayered interconnection |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6353952A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02224357A (en) * | 1989-02-27 | 1990-09-06 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| JP2002156006A (en) * | 2000-11-20 | 2002-05-31 | Aisin Seiki Co Ltd | Reduction mechanism |
-
1986
- 1986-08-22 JP JP19778286A patent/JPS6353952A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02224357A (en) * | 1989-02-27 | 1990-09-06 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| JP2002156006A (en) * | 2000-11-20 | 2002-05-31 | Aisin Seiki Co Ltd | Reduction mechanism |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2661089B2 (en) | Material layer flattening method | |
| JPH07161703A (en) | Manufacture of semiconductor device | |
| JPH03204928A (en) | Formation of contact hole | |
| US5393709A (en) | Method of making stress released VLSI structure by the formation of porous intermetal layer | |
| US6235653B1 (en) | Ar-based si-rich oxynitride film for dual damascene and/or contact etch stop layer | |
| KR940000750B1 (en) | Semiconductor device and manufacturing method thereof | |
| JPS6353952A (en) | Formation of multilayered interconnection | |
| US6348736B1 (en) | In situ formation of protective layer on silsesquioxane dielectric for dual damascene process | |
| JPH09172079A (en) | Semiconductor device and its manufacture | |
| KR100480233B1 (en) | Method for forming the contact hole of semiconductor device | |
| JPS5935451A (en) | Forming method for inter-layer insulating film | |
| JPH08330422A (en) | Semiconductor device and manufacture of the same | |
| JPS6247150A (en) | Semiconductor device and manufacture thereof | |
| JPH05234932A (en) | Manufacture of semiconductor device and semiconductor device | |
| JPH06208976A (en) | Manufacture of semiconductor device and formation of through-hole | |
| JPH07321204A (en) | Semiconductor device and manufacture | |
| JPH0376127A (en) | Manufacture of semiconductor device | |
| JPH05109906A (en) | Production of semiconductor device | |
| JPH0714918A (en) | Manufacture of semiconductor element | |
| JPH0458538A (en) | Manufacture of semiconductor device | |
| JPH05160126A (en) | Formation of multilayer wiring | |
| JPH06163513A (en) | Fabrication of semiconductor device | |
| JPH0350727A (en) | Manufacture of semiconductor device | |
| JPS59232444A (en) | Manufacture of semiconductor device | |
| JPH0590263A (en) | Multilayer wiring forming method of semiconductor element |