JPH0722250B2 - 非線形増幅回路 - Google Patents
非線形増幅回路Info
- Publication number
- JPH0722250B2 JPH0722250B2 JP61152505A JP15250586A JPH0722250B2 JP H0722250 B2 JPH0722250 B2 JP H0722250B2 JP 61152505 A JP61152505 A JP 61152505A JP 15250586 A JP15250586 A JP 15250586A JP H0722250 B2 JPH0722250 B2 JP H0722250B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- transistor
- voltage
- differential amplifier
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、入力電圧に対し非線形に変化する出力電圧を
得る非線形増幅回路に関し、特に、抵抗型センサー等の
ように非線形に変化する電圧信号を線形の出力電圧に変
換する線形増幅回路に関するものである。
得る非線形増幅回路に関し、特に、抵抗型センサー等の
ように非線形に変化する電圧信号を線形の出力電圧に変
換する線形増幅回路に関するものである。
従来の技術 従来の非線形増幅回路の回路構成を第３図に示す。第３
図において、31は入力端子、32は演算増幅器、33〜39は
抵抗、40〜42はダイオード、43は出力端子、44はバイア
ス端子である。
図において、31は入力端子、32は演算増幅器、33〜39は
抵抗、40〜42はダイオード、43は出力端子、44はバイア
ス端子である。
そして、入力端子31から入力電圧が入力されると、演算
増幅器32は正転増幅し、入力電圧が増加するにつれて、
出力電圧が増大していき、ダイオード40…41が順次導通
する。そして、出力端子43から演算増幅器32の反転入力
端に負帰還する帰還抵抗Rxが、ダイオード40…41の導通
によって順次切り替わる。ここで、抵抗33〜39の各抵抗
値をR33〜R39とすると、入力電圧が小さく、全てのダイ
オード40…41がオフ状態になる第１の段階では、帰還抵
抗Rx＝R35であるが、入力電圧が少し大きくなって、ダ
イオード40が導通する第２の段階は、帰還抵抗Rx＝R35R
36/（R35＋R36）となる。更に入力電圧が大きくなっ
て、ダイオード40…41が導通する第３の段階は、帰還抵
抗がRx＝R35R36R37/（R35R36＋R36R37＋R37R35）となる
ように、帰還抵抗Rxは入力電圧の増大に応じて抵抗の並
列回路が増加するように変化し、徐々に抵抗値が小さく
なる。
増幅器32は正転増幅し、入力電圧が増加するにつれて、
出力電圧が増大していき、ダイオード40…41が順次導通
する。そして、出力端子43から演算増幅器32の反転入力
端に負帰還する帰還抵抗Rxが、ダイオード40…41の導通
によって順次切り替わる。ここで、抵抗33〜39の各抵抗
値をR33〜R39とすると、入力電圧が小さく、全てのダイ
オード40…41がオフ状態になる第１の段階では、帰還抵
抗Rx＝R35であるが、入力電圧が少し大きくなって、ダ
イオード40が導通する第２の段階は、帰還抵抗Rx＝R35R
36/（R35＋R36）となる。更に入力電圧が大きくなっ
て、ダイオード40…41が導通する第３の段階は、帰還抵
抗がRx＝R35R36R37/（R35R36＋R36R37＋R37R35）となる
ように、帰還抵抗Rxは入力電圧の増大に応じて抵抗の並
列回路が増加するように変化し、徐々に抵抗値が小さく
なる。
一方、この回路は、電圧増幅度が（１＋Rx/R34）で決定
されるから、入力電圧のレベルに応じて電圧増幅度が変
化し、結果として、疑似的に関数変換するものであっ
た。
されるから、入力電圧のレベルに応じて電圧増幅度が変
化し、結果として、疑似的に関数変換するものであっ
た。
発明が解決しようとする問題点 上述のような従来の構成では、抵抗の値の温度特性を補
償することは可能であるが、ダイオードの順方向ダイオ
ード電圧の温度特性を補償することができず、各ダイオ
ードの導通する出力電圧のレベルが温度によって変動す
ることが問題であった。
償することは可能であるが、ダイオードの順方向ダイオ
ード電圧の温度特性を補償することができず、各ダイオ
ードの導通する出力電圧のレベルが温度によって変動す
ることが問題であった。
本発明は、このような問題点を解決するもので、温度変
化に対して安全に動作する非線形増幅回路を提供するこ
とを目的とするものである。
化に対して安全に動作する非線形増幅回路を提供するこ
とを目的とするものである。
問題点を解決するための手段 本発明の非線形増幅回路は、一導電型トランジスタの差
動対と、同差動対の出力にベースを接続しコレクタに第
１の抵抗を接続した一導電型の出力用トランジスタとを
有し、同出力用トランジスタのエミッタ出力を前記差動
対の反転入力端に帰還結合してなる第１の差動増幅器
と、逆導電型トランジスタの差動対の出力をエミッタホ
ロワ構成で出力し、そのエミッタホロワ出力を前記逆導
電型トランジスタの差動対の反転入力端に帰還結合して
なる第２の差動増幅器の複数構体とを備え、前記複数構
体のエミッタホロワ出力と前記出力用トランジスタのエ
ミッタ出力の間に夫々個別の低抗体を接続し、前記複数
構体の各非反転入力端に夫々異なる基準電位を入力する
と共に、前記第１の差動増幅器の非反転入力端に入力信
号を与え、前記第１の抵抗の端子間から出力電圧を取り
出すことを特徴とする構成である。
動対と、同差動対の出力にベースを接続しコレクタに第
１の抵抗を接続した一導電型の出力用トランジスタとを
有し、同出力用トランジスタのエミッタ出力を前記差動
対の反転入力端に帰還結合してなる第１の差動増幅器
と、逆導電型トランジスタの差動対の出力をエミッタホ
ロワ構成で出力し、そのエミッタホロワ出力を前記逆導
電型トランジスタの差動対の反転入力端に帰還結合して
なる第２の差動増幅器の複数構体とを備え、前記複数構
体のエミッタホロワ出力と前記出力用トランジスタのエ
ミッタ出力の間に夫々個別の低抗体を接続し、前記複数
構体の各非反転入力端に夫々異なる基準電位を入力する
と共に、前記第１の差動増幅器の非反転入力端に入力信
号を与え、前記第１の抵抗の端子間から出力電圧を取り
出すことを特徴とする構成である。
作 用 この構成により、第１の差動増幅器は入力用ボルテージ
ホロワとして機能し、出力用トランジスタのエミッタ出
力は入力電圧と等しい電圧を低インピーダンスで出力
し、各第２の差動増幅器の各エミッタホロワ出力も夫々
低インピーダンスで動作し、入力される異なる基準電位
と等しい電圧を夫々出力する。そして、あるエミッタホ
ロワ出力の電位より第１の差動増幅器のエミッタ出力の
電位が高くなった時、そのエミッタホロワ出力に接続さ
れた抵抗を通じて、基準電位と入力電圧との電圧差に応
じた電流が流れ、この電流が第１の差動増幅器の出力用
トランジスタの動作電流に加算されることになり、入力
電圧に対して非線形に変化する出力電圧が第１の抵抗の
端子間から出力される。
ホロワとして機能し、出力用トランジスタのエミッタ出
力は入力電圧と等しい電圧を低インピーダンスで出力
し、各第２の差動増幅器の各エミッタホロワ出力も夫々
低インピーダンスで動作し、入力される異なる基準電位
と等しい電圧を夫々出力する。そして、あるエミッタホ
ロワ出力の電位より第１の差動増幅器のエミッタ出力の
電位が高くなった時、そのエミッタホロワ出力に接続さ
れた抵抗を通じて、基準電位と入力電圧との電圧差に応
じた電流が流れ、この電流が第１の差動増幅器の出力用
トランジスタの動作電流に加算されることになり、入力
電圧に対して非線形に変化する出力電圧が第１の抵抗の
端子間から出力される。
実施例 本発明の非線形増幅回路に係わる一実施例について、そ
の回路構成図を示す第１図を参照しながら以下に説明す
る。
の回路構成図を示す第１図を参照しながら以下に説明す
る。
第１図において、11はNPN型トランジスタの差動対を主
体とする第１の差動増幅器、12,13,14はPNP型トランジ
スタの差動対を主体とする第２の差動増幅器である。そ
して、15は入力電圧が入力される入力端子、Vccは電源
電圧が供給される電源電圧端子、16は基準電圧が供給さ
れる基準電圧端子、17〜23,111,1201〜1204並びに1301
〜1304は抵抗、112〜114,1205〜1207並びに1305〜1307
はNPN型トランジスタ、115,116,1208〜1211並びに1308
〜1311はPNP型トランジスタ、117,1212並びに1312は定
電流源、24〜27は接点である。
体とする第１の差動増幅器、12,13,14はPNP型トランジ
スタの差動対を主体とする第２の差動増幅器である。そ
して、15は入力電圧が入力される入力端子、Vccは電源
電圧が供給される電源電圧端子、16は基準電圧が供給さ
れる基準電圧端子、17〜23,111,1201〜1204並びに1301
〜1304は抵抗、112〜114,1205〜1207並びに1305〜1307
はNPN型トランジスタ、115,116,1208〜1211並びに1308
〜1311はPNP型トランジスタ、117,1212並びに1312は定
電流源、24〜27は接点である。
ここで、第１の差動増幅器11は、エミッタを共通接続し
たNPN型トランジスタ112,113の差動対と、そのエミッタ
共通接続点に電流を供給する定電流源117と、トランジ
スタ112,113のコレクタを結合するPNP型トランジスタ11
5,116と、差動対の出力端（トランジスタ113のコレク
タ）と電圧を出力する出力用のNPN型トランジスタ114と
で構成され、トランジスタ114のエミッタ出力27はトラ
ンジスタ113のベース（差動をトランジスタ1211のエミ
ッタ出力から低インピーダンスで出力する為のものであ
り、後者の差動増幅器13ほ接点25の電圧V25をトランジ
スタ1311のエミッタ出力から低インピーダンスで出力す
る為のものであり、更に、差動増幅器14は接点16の電圧
V26を低インピーダンスで出力する為のものである。
たNPN型トランジスタ112,113の差動対と、そのエミッタ
共通接続点に電流を供給する定電流源117と、トランジ
スタ112,113のコレクタを結合するPNP型トランジスタ11
5,116と、差動対の出力端（トランジスタ113のコレク
タ）と電圧を出力する出力用のNPN型トランジスタ114と
で構成され、トランジスタ114のエミッタ出力27はトラ
ンジスタ113のベース（差動をトランジスタ1211のエミ
ッタ出力から低インピーダンスで出力する為のものであ
り、後者の差動増幅器13ほ接点25の電圧V25をトランジ
スタ1311のエミッタ出力から低インピーダンスで出力す
る為のものであり、更に、差動増幅器14は接点16の電圧
V26を低インピーダンスで出力する為のものである。
次に、第１図示の一実施例の回路動作を詳しく説明す
る。まず、接点27と24の電圧V27とV24とがV27＜V24の場
合、トランジスタ1209はオン状態、トランジスタ1210は
オフ状態となり、トランジスタ1210のコレクタに接続さ
れるトランジスタ1207,1206並びにトランジスタ1211,12
05,1208はオフ状態になるから、抵抗1203には電流I1203
が流れず、無視できる程度のわずかなトランジスタ1209
のベース電流が抵抗17に向けて流れ出す程度で、差動増
幅器12は基本的にオフ状態になる。
る。まず、接点27と24の電圧V27とV24とがV27＜V24の場
合、トランジスタ1209はオン状態、トランジスタ1210は
オフ状態となり、トランジスタ1210のコレクタに接続さ
れるトランジスタ1207,1206並びにトランジスタ1211,12
05,1208はオフ状態になるから、抵抗1203には電流I1203
が流れず、無視できる程度のわずかなトランジスタ1209
のベース電流が抵抗17に向けて流れ出す程度で、差動増
幅器12は基本的にオフ状態になる。
逆に、接点27と24の電圧V27とV24とがV27＞V24になった
場合、トランジスタ1209はオフ状態、トランジスタ1210
はオン状態となり、トランジスタ1210のコレクタに接続
されるトランジスタ1207,1206並びにトランジスタ1211,
1205,1208がオン状態になり、抵抗1203には電流I1203が
流る。その結果、差動増幅器12は基本的にオン状態にな
り、トランジスタ1211のエミッタ出力に基準電圧V24に
等しい電圧が低インピーダンスで出力され、抵抗17には
接点27から差動増幅器12の出力端（トランジスタ1211の
エミッタ）に向けて電流I17が流れる。この電流は、抵
抗17の抵抗値をR17と仮定すると、 I17＝（V27−V24）/R17 ……（１） で表すことができる。そして、上記の差動増幅器12と同
一形式の差動増幅器13についても同様に動作し、接点27
と25の電圧V27とV25がV27＜V25の場合、差動増幅器13は
基本的にオフ状態になり、V27＞V25の場合、抵抗18には
接点27から差動増幅器13の出力端（トランジスタ1311の
エミッタ）に向けて電流I18が流れる。この電流は、抵
抗18の抵抗値をR18と仮定すると、下式のように表すこ
とができる。
場合、トランジスタ1209はオフ状態、トランジスタ1210
はオン状態となり、トランジスタ1210のコレクタに接続
されるトランジスタ1207,1206並びにトランジスタ1211,
1205,1208がオン状態になり、抵抗1203には電流I1203が
流る。その結果、差動増幅器12は基本的にオン状態にな
り、トランジスタ1211のエミッタ出力に基準電圧V24に
等しい電圧が低インピーダンスで出力され、抵抗17には
接点27から差動増幅器12の出力端（トランジスタ1211の
エミッタ）に向けて電流I17が流れる。この電流は、抵
抗17の抵抗値をR17と仮定すると、 I17＝（V27−V24）/R17 ……（１） で表すことができる。そして、上記の差動増幅器12と同
一形式の差動増幅器13についても同様に動作し、接点27
と25の電圧V27とV25がV27＜V25の場合、差動増幅器13は
基本的にオフ状態になり、V27＞V25の場合、抵抗18には
接点27から差動増幅器13の出力端（トランジスタ1311の
エミッタ）に向けて電流I18が流れる。この電流は、抵
抗18の抵抗値をR18と仮定すると、下式のように表すこ
とができる。
I18＝（V27−V25）/R18 ……（２） 更に、上記の差動増幅器12と同一形式の差動増幅器14に
ついても同様に動作し、接点27と26の電圧V27とV26がV
27＜V26の場合、差動増幅器14は基本的にオフ状態にな
り、V27＞V26の場合、抵抗19には接点27から差動増幅器
14の出力端に向けて電流I19が流れる。この電流は、抵
抗19の抵抗値をR19と仮定すると、下式のように表すこ
とができる。
ついても同様に動作し、接点27と26の電圧V27とV26がV
27＜V26の場合、差動増幅器14は基本的にオフ状態にな
り、V27＞V26の場合、抵抗19には接点27から差動増幅器
14の出力端に向けて電流I19が流れる。この電流は、抵
抗19の抵抗値をR19と仮定すると、下式のように表すこ
とができる。
I19＝（V27−V26）/R19 ……（３） 従って、入力端子15から入力される入力電圧が接地電位
がら徐々に大きくなると、基準電位の低い差動増幅器14
から順に13,12にと、第２の差動増幅器が順番に動作状
態になり、各第２の差動増幅器12〜14と第１の差動増幅
器11の出力端27との間に接続された抵抗17〜19に流れる
電流が、第１の差動増幅器11の出力電流に加算されるこ
とになる。このことから、第１の差動増幅器11の出力電
流I27は、接点27の電圧レベルに応じて次のように変化
する。
がら徐々に大きくなると、基準電位の低い差動増幅器14
から順に13,12にと、第２の差動増幅器が順番に動作状
態になり、各第２の差動増幅器12〜14と第１の差動増幅
器11の出力端27との間に接続された抵抗17〜19に流れる
電流が、第１の差動増幅器11の出力電流に加算されるこ
とになる。このことから、第１の差動増幅器11の出力電
流I27は、接点27の電圧レベルに応じて次のように変化
する。
V25＞V27＞V26の時 I27＝I19 ……（４） V24＞V27＞V25の時 I27＝I19＋I18 ……（５） V27＞V24 の時 I27＝I19＋I18＋I17 ……（６） 第１の差動増幅器11の出力電流は、トランジスタ114の
エミッタ電流であり、トランジスタ114のコレクタ電流
とほぼ等しく、抵抗111に流れる電流I111はI111＝I27と
考えて良い。この抵抗（第１の抵抗）111の端子間から
本回路の出力電圧を取り出すと、第２図に示すような入
力電圧に対して非線形に変化する出力電圧V111が得られ
る。第２図における出力電圧V111の変極点VOUT1とVOUT2
は次式となる。
エミッタ電流であり、トランジスタ114のコレクタ電流
とほぼ等しく、抵抗111に流れる電流I111はI111＝I27と
考えて良い。この抵抗（第１の抵抗）111の端子間から
本回路の出力電圧を取り出すと、第２図に示すような入
力電圧に対して非線形に変化する出力電圧V111が得られ
る。第２図における出力電圧V111の変極点VOUT1とVOUT2
は次式となる。
VOUT1＝（V25−V26）R111/R19 VOUT2＝（V24−V26）R111/R19 ＋（V24−V25）R111/R18 ここで、温度特性について考えてみると、基準電圧端子
16の電圧V16が安定で、各抵抗が同一材質であれば、電
位の異なる基準電位V24〜V26の設定は安定となり、差動
増幅器を用いた各ボルテージホロワは入出力の利得を一
定に保つので、例え、抵抗17〜19に流れる電流I17〜I19
が抵抗の温度特性に依存して変化しても、出力電圧V111
は抵抗17〜19と抵抗111の相対比によって温度補償さ
れ、周囲温度に対して安定に動作する。
16の電圧V16が安定で、各抵抗が同一材質であれば、電
位の異なる基準電位V24〜V26の設定は安定となり、差動
増幅器を用いた各ボルテージホロワは入出力の利得を一
定に保つので、例え、抵抗17〜19に流れる電流I17〜I19
が抵抗の温度特性に依存して変化しても、出力電圧V111
は抵抗17〜19と抵抗111の相対比によって温度補償さ
れ、周囲温度に対して安定に動作する。
なお、本実施例は、第１の差動増幅器11及び第２の差動
増幅器12〜14を構成するトランジスタを各々逆極性のト
ランジスタを用いて構成することは可能であり、同様の
効果が得られることは言うまでもない。
増幅器12〜14を構成するトランジスタを各々逆極性のト
ランジスタを用いて構成することは可能であり、同様の
効果が得られることは言うまでもない。
発明の効果 以上のように本発明によれば、温度変化に対して安定に
動作し、入力電圧の変化に対して非線形に変化する出力
電圧を得る非線形増幅回路が実現できる。
動作し、入力電圧の変化に対して非線形に変化する出力
電圧を得る非線形増幅回路が実現できる。
第１図は本発明に係わる一実施例の非線形増幅回路の回
路構成図、第２図は第１図の回路における入出力特性
図、第３図は非線形増幅回路の従来例の回路構成図であ
る。 11……第１の差動増幅器、12〜14……第２の差動増幅
器、15……入力端子、16……基準電圧端子、17〜23,11
1,1201〜1204,1301〜1304……抵抗、112〜114,1205〜12
07,1305〜1307……NPN型トランジスタ、115,116,1208〜
1211,1308〜1311……PNP型トランジスタ、117,1212,131
2……定電流源、Vcc……電源電圧端子。
路構成図、第２図は第１図の回路における入出力特性
図、第３図は非線形増幅回路の従来例の回路構成図であ
る。 11……第１の差動増幅器、12〜14……第２の差動増幅
器、15……入力端子、16……基準電圧端子、17〜23,11
1,1201〜1204,1301〜1304……抵抗、112〜114,1205〜12
07,1305〜1307……NPN型トランジスタ、115,116,1208〜
1211,1308〜1311……PNP型トランジスタ、117,1212,131
2……定電流源、Vcc……電源電圧端子。
Claims (1)
- 【請求項１】一導電型トランジスタの差動対と、同差動
対の出力にベースを接続しコレクタに第１の抵抗を接続
した一導電型の出力用トランジスタとを有し、同出力用
トランジスタのエミッタ出力を前記差動対の反転入力端
に帰還結合してなる第１の差動増幅器と、 逆導電型トランジスタの差動対の出力をエミッタホロワ
構成で出力し、そのエミッタホロワ出力を前記逆導電型
トランジスタの差動対の反転入力端に帰還結合してなる
第２の差動増幅器の複数構体とを備え、 前記複数構体の各反転入力端と前記出力用トランジスタ
のエミッタ出力の間に夫々個別の低抗体を接続し、前記
複数構体のエミッタホロワ出力に夫々異なる基準電位を
入力すると共に、前記第１の差動増幅器の非反転入力端
に入力信号を与え、前記第１の抵抗の端子間から出力電
圧を取り出すことを特徴とする非線形増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61152505A JPH0722250B2 (ja) | 1986-06-27 | 1986-06-27 | 非線形増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61152505A JPH0722250B2 (ja) | 1986-06-27 | 1986-06-27 | 非線形増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS639215A JPS639215A (ja) | 1988-01-14 |
| JPH0722250B2 true JPH0722250B2 (ja) | 1995-03-08 |
Family
ID=15541924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61152505A Expired - Lifetime JPH0722250B2 (ja) | 1986-06-27 | 1986-06-27 | 非線形増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0722250B2 (ja) |
-
1986
- 1986-06-27 JP JP61152505A patent/JPH0722250B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS639215A (ja) | 1988-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3914683A (en) | Current stabilizing arrangement with resistive-type current amplifier and a differential amplifier | |
| US5081378A (en) | Logarithmic amplifier | |
| JPS6148168B2 (ja) | ||
| JPH0446009B2 (ja) | ||
| JPH0115168B2 (ja) | ||
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| IE54144B1 (en) | Differential amplifier with improved linear amplification | |
| JPS6154286B2 (ja) | ||
| JPH0257372B2 (ja) | ||
| JPH09105763A (ja) | コンパレータ回路 | |
| GB2240442A (en) | Threshold voltage generating circuit for integrated circuit | |
| JPH11205045A (ja) | 電流供給回路およびバイアス電圧回路 | |
| JPH0722250B2 (ja) | 非線形増幅回路 | |
| EP0384710B1 (en) | Amplifier circuit operable at low power source voltage | |
| JP3010953B2 (ja) | パワーオンリセット回路 | |
| JP2578886B2 (ja) | シュミット・トリガ回路 | |
| JPS643371B2 (ja) | ||
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPH0462608B2 (ja) | ||
| JP2703953B2 (ja) | 電流増幅回路 | |
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| JPH0760981B2 (ja) | 電圧−電流変換回路 | |
| JPH0624298B2 (ja) | 電流増幅回路 | |
| JP2536156B2 (ja) | 絶対値回路 | |
| JP2776019B2 (ja) | 定電圧回路 |