JPH07219902A - ネットワークアダプタ及びネットワークシステム - Google Patents

ネットワークアダプタ及びネットワークシステム

Info

Publication number
JPH07219902A
JPH07219902A JP6024764A JP2476494A JPH07219902A JP H07219902 A JPH07219902 A JP H07219902A JP 6024764 A JP6024764 A JP 6024764A JP 2476494 A JP2476494 A JP 2476494A JP H07219902 A JPH07219902 A JP H07219902A
Authority
JP
Japan
Prior art keywords
computer
data
network adapter
computers
network
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6024764A
Other languages
English (en)
Inventor
Tetsuhiko Hirata
哲彦 平田
Minoru Koizumi
稔 小泉
Emiko Yanagisawa
恵美子 柳沢
Kenji Kataoka
健二 片岡
Osamu Takada
治 高田
Hiroshi Wataya
洋 綿谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP6024764A priority Critical patent/JPH07219902A/ja
Publication of JPH07219902A publication Critical patent/JPH07219902A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】 (修正有) 【目的】周期的なブロードキャストによってメモリ内容
の一致化を図るシステムにおいて、計算機の主プロセッ
サのブロードキャスト受信処理負荷を減らす。 【構成】計算機201は主プロセッサ301と主メモリ
401を含み、ネットワークアダプタ202はシステム
バス402に接続される。メモリ転写エリア302は主
メモリ401上に設け、ローカルメモリ404にソフト
スイッチテーブル801を設ける。アダプタ上にはその
他、ローカルプロセッサ405、伝送路制御LSI40
8、ローカルバス407がある。ローカルプロセッサ4
05は、伝送路制御LSI408からの割込みにより起
動され、受信したブロードキャストデータが自計算機が
取り込むべきデータか否かを、ソフトスイッチテーブル
801を参照して判断する。取り込むべきデータであれ
ば主プロセッサ301へ通知し、そうでなければ破棄す
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ネットワークアダプタ
及びネットワークシステムに関し、特にネットワークに
接続された複数の計算機間で情報を共有するための周期
転写メモリの一致化処理を負荷軽減することができるネ
ットワークアダプタ及びネットワークシステムに関す
る。
【0002】
【従来の技術】従来より、複数の計算機が接続されたネ
ットワークシステムにおいて、データを共有するための
一つの手法として、周期(サイクリック)メモリ転写の
手法が用いられている。この手法では、各計算機ごと
に、データを共有するための転写メモリを備えている。
各計算機は、それぞれネットワークアダプタを介してネ
ットワークに接続されるが、転写メモリはネットワーク
アダプタのローカルメモリ内に設けられる。
【0003】例えば、計算機#1,#2,#3の3台の
計算機でデータを共有する場合、各計算機のネットワー
クアダプタに転写メモリが設けられる。転写メモリに
は、計算機#1用の領域、計算機#2用の領域、及び計
算機#3用の領域が設けられる。そして、計算機#1の
ネットワークアダプタは、アダプタ上のローカルプロセ
ッサによって、転写メモリの計算機#1用領域のデータ
をブロードキャストする。そのブロードキャストデータ
を受信した計算機#2,#3のネットワークアダプタで
は、アダプタ上のローカルプロセッサによって、そのデ
ータを転写メモリの計算機#1用領域に格納する。これ
により、計算機#1用領域のデータが共有されることに
なる。計算機#2用の領域、及び計算機#3用の領域に
ついても同様である。
【0004】図17は、メモリ転写を実行するために用
いていた従来形態の計算機201とネットワークアダプ
タ403の内部ハードウエア構成、及び計算機201と
ネットワークアダプタ403の接続関係を示す図であ
る。この図に示すような構成の計算機とネットワークア
ダプタが、複数台、ネットワークに接続されている。
【0005】計算機201は、主プロセッサ301と、
主メモリ401と、システムバス402とを含んでい
る。主プロセッサ301、主メモリ401、及びネット
ワークアダプタ403は、システムバス402に接続さ
れている。
【0006】ネットワークアダプタ403は、伝送路制
御LSI408、ローカルメモリ404、及びローカル
プロセッサ405を備えている。伝送路制御LSI40
8は、ネットワーク203とのインタフェースを司る。
ローカルメモリ404には、メモリ転写エリア302と
バッファエリア406が設けられている。バッファエリ
ア406は、送受信データを一時的に保存するためのも
のである。メモリ転写エリア302は、他計算機とデー
タを共有するためのものである。ローカルプロセッサ4
05は、ネットワークアダプタ403の制御を行なう。
【0007】図17で示されるように、従来のメモリ転
写エリア302は、ネットワークアダプタ403内のロ
ーカルメモリ404上にあり、計算機201の主プロセ
ッサ301がローカルメモリ404をアクセスしてい
た。メモリ転写エリア302のデータを周期的にブロー
ドキャストするのは、ローカルプロセッサ405の分担
である。
【0008】図18は、従来構成における計算機主プロ
セッサ301と、ネットワークアダプタ403のローカ
ルプロセッサ405との通信処理分担を示す図である。
【0009】通信処理には、これまで説明してきたメモ
リ転写の処理のほかにも、メッセージパッシングのため
の通常データの通信処理がある。従来は、計算機本体側
の主プロセッサ301で、通常データ及びメモリ転写と
もに、アプリケーションレベルの処理を実行していた。
また、OSIの7レイヤモデルでいう2〜4レイヤ、す
なわちMAC副層、LLC副層、ネットワーク層、トラ
ンスポート層、及びメモリ転写周期起動を、ネットワー
クアダプタ403上のローカルプロセッサ405で実行
していた。
【0010】図19は、従来メモリ転写システムについ
て、メモリ転写エリア302の位置、及び主プロセッサ
301との関係を示した図である。
【0011】計算機#1(201X)の主プロセッサ3
01Xは、従来ネットワークアダプタ403X上のメモ
リ転写エリア302Xの計算機#1用エリア303Xに
データをライトする。計算機#1用エリア303Xのデ
ータは、周期的に、ネットワーク203を用いてブロー
ドキャストされる。この周期的なブロードキャストを行
なうのは、ネットワークアダプタ403上のローカルプ
ロセッサ405である。
【0012】ネットワークアダプタ403Y,403Z
は、このブロードキャストデータを受信して、メモリ転
写エリア302Y,302Zの計算機#1用エリア30
3Y,303Zにデータを書き込む。計算機#2(20
1Y),#3(201Z)の主プロセッサ301Y,3
01Zは、各々ネットワークアダプタ403Y,403
Z上のメモリ転写エリア302Y,302Zの計算機#
1用エリア303Y,303Zをリードすることによ
り、計算機#1(201X)のライトしたデータを共有
する。
【0013】図20は、メモリ転写データをブロードキ
ャストするためのフレームフォーマットを示す図であ
る。
【0014】メモリ転写データ701に、タグ702を
つけてメモリ転写用情報703を形成する。ネットワー
ク伝送路上では、メモリ転写用情報703にMACヘッ
ダ704が付加されたブロードキャストデータフレーム
304として伝送される。
【0015】以上のように、従来の周期メモリ転写シス
テムは、ネットワークアダプタ上のローカルメモリ内に
メモリ転写エリアを設け、メモリ一致化のための周期的
なブロードキャストデータ送受信処理は、アダプタ上の
ローカルプロセッサで実行するような専用のネットワー
クアダプタを用いて実現していた。
【0016】
【発明が解決しようとする課題】しかしながら、現在で
はネットワークシステムのオープン化が進んでおり、汎
用のネットワークアダプタでネットワークに接続されて
いる計算機も多数あることから、従来のような専用のネ
ットワークアダプタを用いるのでなく汎用のネットワー
クアダプタを用いた周期メモリ転写システム構築のアプ
ローチも検討されている。
【0017】汎用のネットワークアダプタとは、例えば
「intel:iSBC 186/51 Data Sheet」に記載されているよ
うなものである。汎用のネットワークアダプタの計算機
−アダプタ間インタフェースは、ローカルプロセッサと
計算機主プロセッサのいずれもがアクセス可能な共有メ
モリを持つ方式を採用していることが多い。しかし、そ
の容量は限られており、メモリ転写エリアを共有メモリ
上に置くことは難しい。また、ローカルプロセッサは、
伝送路制御LSIをドライブし、受信したデータは、全
て計算機主プロセッサに通知する。従って、いわゆる通
信プロトコルの処理は主プロセッサが実行する形態であ
る。
【0018】このような汎用のネットワークアダプタを
用いる技術は、従来のメッセージパッシングが、ピア・
ツー・ピアの通信によることが多く、ブロードキャスト
をベースにしたシステムがまれである場合には、計算機
主プロセッサの負荷も高くなることなく有効であった。
【0019】しかしながら、ブロードキャストをベース
にした周期メモリ転写を実現するシステムで、上述の汎
用のネットワークアダプタを使用するには、以下に述べ
る問題点があった。
【0020】(a)ブロードキャストでメモリの一致化
を図っているため、短周期でメモリ転写を実行すると、
ブロードキャストデータ受信処理の負荷が大きくなる。
したがって、計算機主プロセッサの性能が低い計算機
は、通信処理の負荷が大きく本来のアプリケーション処
理実行等に支障をきたすため、メモリ転写システムに加
入できない。
【0021】(b)ネットワークに接続されている計算
機全てがメモリ転写を実行するわけではない。しかし、
ブロードキャストのため関係ないデータも頻繁に受信し
てしまい、計算機主プロセッサのパワーをむだにしてし
まう。
【0022】本発明の目的は、汎用のネットワークアダ
プタを用いてメモリ転写を実現する際の、計算機主プロ
セッサの受信割込み負荷を軽減する方式を提供すること
にある。
【0023】更に本発明の他の目的は、転写メモリ一致
化のためのブロードキャストデータ受信により、メモリ
転写に加入していない計算機に余計な通信処理負荷がか
からない方式を提供することにある。
【0024】更に本発明の他の目的は、ハード/ソフト
構成は同一で、スイッチによって主プロセッサへの割込
み周期を可変にできるネットワークアダプタを提供する
ことにある。
【0025】更に本発明の他の目的は、主プロセッサ性
能の異なる計算機間で、メモリ転写によるデータ共有を
実現することにある。
【0026】
【課題を解決するための手段】本発明に係るネットワー
クアダプタ及びネットワークシステムでは、伝送路制御
LSIのドライブ処理を実行していたネットワークアダ
プタのローカルプロセッサに、ブロードキャストデータ
を間引く処理の実行を付加する。間引く方式としては、
例えば受信したブロードキャストデータに関しそのブロ
ードキャストされる周期を判別し、その周期が自計算機
が取り込むべきブロードキャストデータの周期であると
きはその受信データを自計算機のプロセッサに通知し、
そうでないときはその受信データを破棄するようにす
る。また、ブロードキャストデータの受信回数をカウン
トし、あらかじめ定めておいた回数に達したときのみそ
の受信データを自計算機のプロセッサに通知し、他の受
信データは破棄するようにしてもよい。
【0027】さらに、メモリ転写に加入していない計算
機のネットワークアダプタ上ローカルプロセッサは、転
写メモリ一致化のためのブロードキャストデータを破棄
するようにする。
【0028】さらに、受信したブロードキャストデータ
を自計算機のプロセッサに通知するか通知せずに破棄す
るかを判断するための情報を設定するスイッチを備える
ようにするとよい。そのスイッチは、ハードウエアスイ
ッチでもよいし、計算機側からネットワークアダプタに
ダウンロード可能なソフトスイッチテーブルでもよい。
スイッチで設定する情報とは、例えばブロードキャスト
の周期で上記判断をするならその周期の値であり、受信
回数で上記判断をするならその回数などである。
【0029】さらに、本発明に係るネットワークシステ
ムは、主プロセッサ性能の異なる計算機対応にネットワ
ークアダプタを割込み周期可変としたものである。
【0030】
【作用】ネットワークアダプタにおけるブロードキャス
トデータを間引く処理は、そのネットワークアダプタが
接続されている計算機(自計算機)に取り込むべきブロ
ードキャストデータを自計算機に通知し、それ以外は破
棄する処理である。例えば、ブロードキャストの周期に
よってその判断を行なう場合、計算機が加入している周
期以外のメモリ転写データを受信したときには、そのデ
ータを破棄し主プロセッサに通知しない。従来技術で
は、計算機の主プロセッサは、自計算機に関係のないデ
ータでも、ブロードキャストのため受信処理せざるを得
なかったが、本発明では、ネットワークアダプタレベル
で必要な分のみに間引いてくれるので、計算機の主プロ
セッサの周期転写メモリの一致化処理に関わる負荷を軽
減することができる。
【0031】メモリ転写に加入していない計算機のネッ
トワークアダプタは、ブロードキャストデータを全て破
棄し主プロセッサに通知しないので、主プロセッサの通
信処理負荷、特にブロードキャストデータ受信の処理負
荷を減ずることができる。
【0032】ネットワークアダプタ上のローカルプロセ
ッサは、ブロードキャストデータ受信を接続計算機の主
プロセッサに通知するか否かを、スイッチを見て判断す
る。このスイッチ(ハードウエアスイッチまたはソフト
スイッチテーブル)は、ユーザにより設定できる。
【0033】このスイッチをソフトスイッチテーブルで
構成すれば、アダプタ初期化の際に、接続計算機から設
定情報をダウンロードして設定するようにできる。特
に、計算機の(特に主プロセッサの)性能に基づいてデ
ータを共有するグループが定義されている場合は、その
接続計算機の性能に合わせた設定情報をソフトスイッチ
テーブルに設定するようにできる。例えば、性能の高い
計算機のグループは短い周期でブロードキャストを行な
い、性能の低い計算機のグループは長い周期でブロード
キャストを行なうような場合、アダプタ初期化の際に、
各計算機からその計算機の性能に応じた周期の情報をダ
ウンロードしてソフトスイッチテーブルに設定するよう
にできる。このように、割込み周期可変のネットワーク
アダプタを用いることにより、主プロセッサにかかる負
荷が高くならないようにブロードキャストデータを間引
くことができるので、性能差のある計算機間でメモリ転
写システムを構築しても性能の低い計算機に周期を合わ
せる必要はない。
【0034】
【実施例】以下、本発明の実施例を図面を参照しながら
説明する。
【0035】[第1実施例]図2は、本発明の一実施例
に係るネットワークアダプタを用いたネットワークシス
テムの構成例である。
【0036】このネットワークシステムは、計算機20
1Aとネットワークアダプタ202Aとからなるエンド
システムと、計算機201Bとネットワークアダプタ2
02Bとからなるエンドシステムと、計算機201Cと
ネットワークアダプタ202Cとからなるエンドシステ
ムと、計算機201Dとネットワークアダプタ202D
とからなるエンドシステムと、計算機201Eとネット
ワークアダプタ202Eとからなるエンドシステムと、
計算機201Fとネットワークアダプタ202Fとから
なるエンドシステムが、ネットワーク203に接続され
た構成である。
【0037】図2において、計算機201A,201
B,201Cは相対的に計算機主プロセッサの性能が高
く、計算機201D,201E,201Fは相対的に計
算機主プロセッサの性能が低いものとする。
【0038】図3は、図2に示したようなネットワーク
システムにおいて実施される周期(サイクリック)メモ
リ転写の概念を示した図である。周期メモリ転写は、複
数の計算機間でデータを共有するための方法の一つであ
り、転写メモリ領域の自計算機領域のデータについては
他計算機に向けて周期的にブロードキャストすることに
より、転写メモリ領域のデータの一致化を図る。
【0039】図3では、主プロセッサ301Xと転写メ
モリ302Xを持つ計算機#1(201X)と、主プロ
セッサ301Yと転写メモリ302Yを持つ計算機#2
(201Y)と、主プロセッサ301Zと転写メモリ3
02Zを持つ計算機#3(201Z)との間でメモリ転
写を行なう例を示す。
【0040】転写メモリ302は、各計算機#1,#
2,#3用に固定エリアが割り付けられており、計算機
#1(201X)の主プロセッサ301Xは、#1用エ
リア303Xについてはリード及びライト共に可能であ
り、#2用エリア及び#3用エリアについてはリードの
み可能である。#1用エリア303Xのデータは、周期
的にブロードキャストデータ304として計算機#2
(201Y)及び計算機#3(201Z)に送出され
る。計算機#2(201Y)及び計算機#3(201
Z)の各々の#1用エリア303Y,303Zは、エリ
ア303Xと同じ値に書き替えられる。計算機#2,#
3は、#1用エリア303Y,303Zの値をリードす
ることで計算機#1と同じデータを共有できる。同様
に、#2用エリアについては計算機#2(201Y)
が、#3用エリアについては計算機#3(201Z)
が、それぞれブロードキャストすることにより転写メモ
リの一致化を図る。
【0041】図4は、図2の本実施例のネットワークシ
ステムにおける計算機201と、ネットワークアダプタ
202の内部ハードウエア構成、及び計算機201とネ
ットワークアダプタ202との接続関係を示す図であ
る。
【0042】計算機201が主プロセッサ301、主メ
モリ401、及びシステムバス402を含み、ネットワ
ークアダプタ202がシステムバス402に接続されて
いる点は、図17の従来例と同じである。異なるのは、
メモリ転写エリア302が主メモリ401上に設けられ
ている点と、ネットワークアダプタ202上のローカル
メモリ404にソフトスイッチテーブル801が設けら
れている点である。ネットワークアダプタ202上には
その他、ローカルプロセッサ405、ネットワーク20
3とのインタフェースを司る伝送路制御LSI408、
及びそれらが接続されるローカルバス407が設けられ
ている。
【0043】ソフトスイッチテーブル801は、他計算
機からのブロードキャストデータを受信したとき、その
データを自計算機201の主プロセッサ301に通知す
るか否かを判断する基準となる情報を格納するテーブル
である。ソフトスイッチテーブル801のデータは、ネ
ットワークアダプタ初期化の際に、接続計算機からダウ
ンロードして設定する。
【0044】この実施例では、主プロセッサ性能にあわ
せてメモリ転写のブロードキャストの周期を長短2種類
設けている。1ms周期と4ms周期である。1ms周
期のグループに属する計算機は1ms周期でメモリ転写
のブロードキャストを行ない、4ms周期のグループに
属する計算機は4ms周期でメモリ転写のブロードキャ
ストを行なう。ソフトスイッチテーブル801には、自
計算機が加入しているグループの周期(1msまたは4
ms)が格納されている。各ネットワークアダプタのロ
ーカルプロセッサ405は、ソフトスイッチテーブル8
01に格納されている周期の値と受信したブロードキャ
ストデータ中の周期の値とを比較することにより、その
ブロードキャストデータを取り込むか破棄するかを判断
できる。
【0045】図5は、本実施例における計算機201の
主プロセッサ301とネットワークアダプタ202のロ
ーカルプロセッサ405との通信処理分担を示す図であ
る。
【0046】計算機本体側の主プロセッサ301では、
通常データのLLC副層、ネットワーク層、トランスポ
ート層、及びアプリケーションの処理、並びにメモリ転
写の周期起動、及びアプリケーションの処理を実行す
る。ネットワークアダプタ側のローカルプロセッサ40
5では、MAC副層、とくにメモリ転写に関しては、ブ
ロードキャストのみを実行する。
【0047】図6は、本実施例のメモリ転写システムに
おいて、メモリ転写エリアの位置、並びに主プロセッサ
との関係を示した図である。
【0048】計算機#1(201X)の主プロセッサ3
01Xは、主メモリ上のメモリ転写エリア302Xの#
1用エリア303Xのデータを、ネットワークアダプタ
202及びネットワーク203を用いて、ブロードキャ
ストする。計算機#2(201Y),#3(201Z)
の主プロセッサ301Y,301Zは、各々ネットワー
クアダプタ経由で受信したデータを、メモリ転写エリア
302Y,302Zの#1用エリア303Y,303Z
に、格納する。その後、計算機#2(201Y),#3
(201Z)の主プロセッサ301Y,301Zは、メ
モリ転写エリア302Y,302Zの#1用エリア30
3Y,303Zをリードすることにより、計算機#1
(201X)のライトしたデータを共有する。
【0049】図7は、本実施例において、主プロセッサ
性能にあわせてメモリ転写の周期を長短2種類設けたこ
とに着目したシステム構成例である。
【0050】図2で示したように、計算機A(201
A)、計算機B(201B)、及び計算機C(201
C)は、主プロセッサ性能が高いので1ms周期グルー
プに属するものとし、1ms周期でブロードキャストを
実行してデータを共有化する。一方、計算機D(201
D)、計算機E(201E)、及び計算機F(201
F)は、主プロセッサ性能が低いので4ms周期グルー
プに属するものとし、4ms周期でブロードキャストを
実行してデータを共有化する。
【0051】しかし、これらの計算機は全て同一ネット
ワーク203に接続しているので、従来方式では、ブロ
ードキャストデータによる受信処理の負荷が4ms周期
グループにとっても1ms周期グループと同じになると
いう問題がある。そこで、4ms周期グループの計算機
では、ネットワークアダプタ上のローカルプロセッサ
で、1ms周期用のブロードキャストデータを破棄する
ことにより、計算機本体の主プロセッサのブロードキャ
ストデータ受信処理負荷を減少させることを行なう。
【0052】図1は、本実施例のネットワークアダプタ
202上のローカルプロセッサ405における受信処理
の手順を示すフローチャート図である。
【0053】ローカルプロセッサ405は、伝送路制御
LSI408からの受信割込みにより起動され、まず受
信したデータがブロードキャストデータ304(図2
0)か否かを判断する(ステップ101)。ブロードキ
ャストデータ304でなければ、そのまま主プロセッサ
301へデータ受信を通知する(ステップ105)。ブ
ロードキャストデータ304の場合には、ソフトスイッ
チテーブル801を参照して自計算機が所属する周期を
確認の後(ステップ102)、ブロードキャストデータ
304のメモリエリアタグ702を解析して(ステップ
103)、自計算機の加入周期のデータであれば主プロ
セッサ301へ通知し、そうでなければブロードキャス
トデータを破棄する(ステップ104)。
【0054】なお、メモリ転写データをブロードキャス
トするためのフレームフォーマットは、従来例で説明し
た図20と同様である。ただし、メモリエリアタグ70
2に、当該ブロードキャストデータのブロードキャスト
の周期(1msまたは4ms)が格納されているものと
する。上記ステップ103では、それを参照している。
【0055】図8は、本実施例の計算機201の主プロ
セッサ301における受信処理の手順を示すフローチャ
ート図である。
【0056】主プロセッサ301は、ネットワークアダ
プタ202のローカルプロセッサ405からの割込み等
により受信データありの通知を受ける。その通知を受け
ると、その受信データがメモリ転写情報703(図2
0)か否かを判断し(ステップ1201)、メモリ転写
情報703であればメモリ転写エリア302へ格納し
(ステップ1202)、メモリ転写情報703でなけれ
ば通常データとして処理する(ステップ1203)。
【0057】図9は、送信の場合の計算機201の主プ
ロセッサ301における処理手順を示すフローチャート
である。
【0058】計算機201の主プロセッサ301は、タ
イマによる周期起動により、メモリ転写データ701
(図20)を送信バッファ406へ書き込み、メモリエ
リアタグを付加した後(ステップ1301)、ネットワ
ークアダプタ202を起動する。タイマによる周期起動
は、1ms周期のグループの計算機201では1ms周
期で行われ、4ms周期のグループの計算機201では
4ms周期で行われる。また、付加するメモリエリアタ
グには、当該計算機が属するグループの周期が含まれる
ようにする。
【0059】図10は、ネットワークアダプタ202上
のローカルプロセッサ405の送信処理の手順を示すフ
ローチャートである。
【0060】計算機201の主プロセッサ301からの
割込み等による起動により、ローカルプロセッサ405
は動作開始し、ブロードキャストデータフレーム304
(図20)を作成した後(ステップ1401)、伝送路
制御LSI408を起動する(ステップ1402)。
【0061】図11は、本実施例の方式により、計算機
201の主プロセッサ301へのブロードキャストデー
タ受信割込み回数が削減される例を示したものである。
【0062】本実施例では、上述したように4ms周期
でブロードキャストするグループと1ms周期でブロー
ドキャストするグループがある。両者は同じネットワー
クに接続されているから、4ms周期に属する計算機の
ネットワークアダプタでは、不必要な1ms周期のブロ
ードキャストデータも受信されることになる。図11
は、4ms周期に属する計算機で負荷が軽減されている
様子を示している。
【0063】伝送路から計8回のブロードキャストデー
タを受信した伝送路制御LSI408は、その都度ネッ
トワークアダプタ202上のローカルプロセッサ405
に割込みを入れる。ローカルプロセッサ405は、これ
まで説明してきた論理によりブロードキャストデータを
間引き、自計算機が必要とする情報の場合にのみ計算機
201の主プロセッサ301に通知する。ここでは、4
ms周期のブロードキャストデータのみを主プロセッサ
301に通知し、あとは破棄することになる。これによ
り、8回主プロセッサ301に入るはずであった割込み
が2回に減少する。
【0064】[第2実施例]図12は、性能差のある計
算機間においてみかけ上は同一周期でメモリ転写を行な
っているかのようにシステムを構築した例である。
【0065】上述の第1実施例では、性能にあわせて異
なる周期を設けた例を説明した。本第2実施例は、見か
け上は1つの周期しか設けず、性能の低い計算機は自計
算機の性能にあわせたペースで転写に参加するものであ
る。本第2実施例の計算機及びネットワークアダプタの
構成は、第1実施例と同様であるので省略する。以下で
は、特に第1実施例と異なる部分を詳しく説明する。
【0066】図12において、計算機A(201A)、
計算機B(201B)、及び計算機C(201C)は、
高性能な計算機とする。また、計算機D(201D)、
計算機E(201E)、及び計算機F(201F)は、
低性能の計算機とする。これら6台の計算機でデータの
共有化を行なうものとし、この場合に、全ては同一周期
1msでメモリ転写を行なっているかのごとく見せ掛け
る。実際には、計算機D(201D)、計算機E(20
1E)、及び計算機F(201F)は、例えば4ms周
期にしかブロードキャストデータの受信/送信を行なわ
ないという方式である。
【0067】図13は、見かけ上の周期が1つのときの
ネットワークアダプタ202上のローカルプロセッサ4
05の受信処理の手順を示すフローチャートである。
【0068】ローカルプロセッサ405は、伝送路制御
LSI408からの受信割込みにより起動され、まず受
信したデータがブロードキャストデータ304か否かを
判断する(ステップ1701)。ブロードキャストデー
タ304でなければ、そのまま主プロセッサ301へ通
知する(ステップ1707)。ブロードキャストデータ
304の場合には、ソフトスイッチテーブル801を参
照して自計算機の性能に応じたメモリ転写参加ペースを
確認の後(ステップ1702)、ブロードキャストデー
タ304のメモリエリアタグ702を解析して(ステッ
プ1703)、カウンタをインクリメントする(ステッ
プ1704)。
【0069】次に、カウンタの値が規定回数に達したか
否かを判別する(ステップ1705)。カウンタが規定
回数に達したら、カウンタをクリアすると共に(ステッ
プ1706)、主プロセッサへブロードキャストデータ
304受信を通知する(ステップ1707)。ステップ
1705でカウンタの値が規定回数に達していなかった
らデータを破棄する。
【0070】なお、本実施例において、ソフトスイッチ
テーブル801には当該計算機の性能に応じたメモリ転
写参加ペースが格納されている。これは、例えばステッ
プ1705の規定回数のデータである。ソフトスイッチ
テーブル801のデータは、ネットワークアダプタ初期
化の際に、接続計算機から、その計算機の性能に応じた
データをダウンロードして設定する。
【0071】本実施例により、見かけ上は1ms周期の
メモリ転写を実行していても、実際には間引かれたデー
タを数回に1回受信するのみで良くなる。例えば、1m
sでは主プロセッサの性能が足りない計算機でも、数回
に1回ブロードキャストデータを計算機に通知するよう
にすれば、1ms周期のメモリ転写を行なっているネッ
トワークに加入することができる。
【0072】[第3実施例]図14は、2種類の周期に
属する計算機が存在する場合のシステム構成例である。
【0073】計算機A(201A)、計算機B(201
B)、及び計算機C(201C)は、1ms周期及び4
ms周期のメモリ転写に加入しているものとする。ま
た、計算機D(201D)、計算機E(201E)、及
び計算機F(201F)は、4ms周期にのみ加入して
いるものとする。本実施例は、上述の第1実施例におい
て1ms周期グループのみに属していた計算機A(20
1A)、計算機B(201B)、及び計算機C(201
C)を、4ms周期グループにも属するようにすればよ
い。
【0074】具体的には、計算機A(201A)、計算
機B(201B)、及び計算機C(201C)に接続さ
れているネットワークアダプタのソフトスイッチテーブ
ル801には、1ms及び4msの両方を周期として記
載しておく。そして、両グループに属するこれらの計算
機では1ms及び4msの両方の周期のブロードキャス
トを行ない、受信処理では両方の周期のブロードキャス
トデータを主プロセッサに通知するようにする。
【0075】本例においても、計算機A(201A)、
計算機B(201B)、及び計算機C(201C)が発
生させる1ms周期用データが、計算機D(201
D)、計算機E(201E)、及び計算機F(201
F)に到着するので、本発明による計算機D(201
D)、計算機E(201E)、及び計算機F(201
F)におけるブロードキャストデータ間引きが有効であ
る。
【0076】[第4実施例]図15は、別々の周期をも
ったセグメントがブリッジによって一つのセグメントに
なった場合のシステム構成例である。
【0077】上述の実施例1〜3は、1つのネットワー
クセグメントに接続された計算機が、多種である(性能
に差がある)場合を想定した。
【0078】これに対し、図15の本第4実施例は、も
ともと独立したネットワークとして機能していたネット
ワーク(A)203Aと、ネットワーク(B)203B
とが、ブリッジ1901により接続されたケースであ
る。ブリッジ1901によってネットワーク(A)20
3Aと、ネットワーク(B)203Bは1つの大きなネ
ットワークを形成することになり、各ネットワークで用
いていたブロードキャストデータは他ネットワークに流
れていくことになる。
【0079】そこで、上記第1実施例と同様にして、1
ms周期セグメントに属する計算機のネットワークアダ
プタでは1ms周期のブロードキャストデータのみを主
プロセッサに通知し、4ms周期セグメントに属する計
算機のネットワークアダプタでは4ms周期のブロード
キャストデータのみを主プロセッサに通知するようにし
ている。
【0080】本例においても、ネットワーク(A)20
3Aからネットワーク(B)203Bに流れてきた計算
機A(201A)、計算機B(201B)、及び計算機
C(201C)の1ms周期データを、計算機D(20
1D)、計算機E(201E)、及び計算機F(201
F)は間引くことができ、ブロードキャストデータ受信
処理負荷の軽減を行なうことができる。
【0081】[第5実施例]図16は、ネットワーク中
にメモリ転写に加入しない計算機が存在する場合のシス
テム構成例である。
【0082】計算機A(201A)、計算機B(201
B)、及び計算機C(201C)は1ms周期のメモリ
転写に加入し、計算機E(201E)、及び計算機F
(201F)は4ms周期に加入している。計算機D
(201D)は、メモリ転写には加入していない。
【0083】計算機D(201D)はメモリ転写に加入
していないから、計算機D(201D)のネットワーク
アダプタのソフトスイッチテーブル801には、メモリ
転写の周期は全く記載されていない。したがって、上記
第1実施例と同様に図1のように処理すれば、すべての
メモリ転写のためのブロードキャストデータは破棄され
計算機D(201D)の主プロセッサには通知されな
い。
【0084】本例においても、計算機A(201A)、
計算機B(201B)、及び計算機C(201C)が発
生させる1ms周期用データ、並びに計算機E(201
E)、及び計算機F(201F)が発生させる4ms周
期用データが、計算機D(201D)に到着するので、
本発明による計算機D(201D)におけるブロードキ
ャストデータ破棄が有効である。
【0085】
【発明の効果】本発明によるネットワークアダプタ及び
ネットワークシステムによれば、以下に記載されるよう
な効果がある。
【0086】転写メモリの内容の一致化のためのブロー
ドキャストデータを、ネットワークアダプタレベルで間
引くことにより、計算機の主プロセッサへのブロードキ
ャストデータ受信割込み回数を減らし、主プロセッサの
一致化処理負荷を減ずることができる。
【0087】更に、その具体的方法として、アダプタ上
のローカルプロセッサは、受信時、ブロードキャストデ
ータ内のメモリエリアタグをリードすることなどによ
り、間引くべきデータか否かを判断することができる。
【0088】更に、他の具体的方法として、アダプタ上
のローカルプロセッサは、ブロードキャストデータの受
信回数をカウントしておくことにより、n回に1回のデ
ータを主プロセッサに通知し、後のデータは間引くこと
ができる。
【0089】更に、メモリ転写に加入していない計算機
のアダプタでは、ブロードキャストデータを全て破棄し
て主プロセッサに通知しないようにすることで、主プロ
セッサの通信処理負荷を減ずることができる。
【0090】更に、ブロードキャストデータを間引く頻
度を、スイッチによって設定可能とすることにより、共
通のアダプタで複数種の計算機に対応することができ
る。
【0091】更に、その具体的方法として、計算機側か
らダウンロード可能なソフトスイッチテーブルを設ける
ことにより、ローカルプロセッサは、主プロセッサに割
込みを入れるべきか否かそのテーブルを見て判断するこ
とができる。
【0092】以上の具体的効果により、計算機主プロセ
ッサにおける周期転写メモリの一致化処理負荷を減ずる
ことができ、ミニコン、パソコン、WS等、主プロセッ
サ性能が異なる計算機間で、低性能の計算機に周期を合
わせることなくメモリ転写を実行することができる。
【図面の簡単な説明】
【図1】本発明の第1実施例のネットワークアダプタ上
ローカルプロセッサ受信処理フローチャート図
【図2】第1実施例のネットワークシステム構成例
【図3】周期メモリ転写概念説明図
【図4】第1実施例を実現するハードウエア構成図
【図5】第1実施例のメモリ転写処理分担を示す図
【図6】第1実施例のメモリ転写実現図
【図7】主プロセッサ性能に合わせて二つの周期を設け
たシステム構成図
【図8】第1実施例の計算機主プロセッサ受信処理フロ
ーチャート図
【図9】第1実施例の計算機主プロセッサ送信処理フロ
ーチャート図
【図10】第1実施例のネットワークアダプタ上ローカ
ルプロセッサ送信処理フローチャート図
【図11】第1実施例の方式による割込み回数削減の説
明図
【図12】見かけ上の周期は一つにしたシステム構成図
【図13】見かけ上の周期が一つのときのネットワーク
アダプタ上ローカルプロセッサ受信処理フローチャート
【図14】二つの周期に属する計算機が存在する場合の
システム構成図
【図15】別々の周期を持ったセグメントがブリッジに
よって一つのセグメントになった場合のシステム構成図
【図16】メモリ転写に加入しない計算機が存在する場
合のシステム構成図
【図17】従来メモリ転写のハードウエア構成図
【図18】従来メモリ転写の通信処理分担を示す図
【図19】従来メモリ転写システム図
【図20】メモリ転写情報用ブロードキャストデータ
(BD)フレームフォーマットを示す図
【符号の説明】
201 計算機 202 ネットワー
クアダプタ 203 ネットワーク 301 計算機主プ
ロセッサ 302 メモリ転写エリア 303 計算機#1
用メモリ転写エリア 304 ブロードキャストデータ 401 計算機主メ
モリ 402 計算機システムバス 403 従来ネット
ワークアダプタ 404 ローカルメモリ 405 ローカルプ
ロセッサ 406 送受信バッファ 407 ローカルバ
ス 408 伝走路制御LSI 701 メモリ転写
データ 702 メモリエリアタグ 703 メモリ転写
用情報 704 MACヘッダ 801 ソフトスイ
ッチテーブル 1901 ブリッジ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 片岡 健二 神奈川県川崎市麻生区王禅寺1099番地 株 式会社日立製作所システム開発研究所内 (72)発明者 高田 治 神奈川県川崎市麻生区王禅寺1099番地 株 式会社日立製作所システム開発研究所内 (72)発明者 綿谷 洋 茨城県日立市大みか町五丁目2番1号 株 式会社日立製作所大みか工場内

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】データを共有するための転写メモリ領域を
    それぞれ備えた複数の計算機をネットワークに接続し、
    各計算機では、該転写メモリ領域内の自計算機用領域の
    データを周期的に他計算機にブロードキャストし、該ブ
    ロードキャストデータを受信した計算機では該データを
    転写メモリ領域内の対応する計算機用領域に格納するこ
    とにより、計算機間で転写メモリ領域の内容の一致化を
    図ってデータを共有するシステムにおいて、前記各計算
    機をネットワークに接続するためのネットワークアダプ
    タであって、 受信した前記周期的なブロードキャストデータを間引く
    手段を備えたことを特徴とするネットワークアダプタ。
  2. 【請求項2】前記間引く手段は、受信したブロードキャ
    ストデータに関しそのブロードキャストされる周期を判
    別し、該周期が自計算機が取り込むべきブロードキャス
    トデータの周期であるときはその受信データを自計算機
    のプロセッサに通知し、そうでないときはその受信デー
    タを破棄することを特徴とする請求項1に記載のネット
    ワークアダプタ。
  3. 【請求項3】前記間引く手段は、ブロードキャストデー
    タの受信回数をカウントし、あらかじめ定めておいた回
    数に達したときのみその受信データを自計算機のプロセ
    ッサに通知し、他の受信データは破棄することを特徴と
    する請求項1に記載のネットワークアダプタ。
  4. 【請求項4】前記間引く手段は、複数の他計算機で転写
    メモリ領域の内容の一致化を実行しており自計算機はそ
    の転写メモリの一致化に加入していないときには、受信
    したその転写メモリ一致化のためのブロードキャストデ
    ータは全て破棄し、自計算機のプロセッサには通知しな
    いことを特徴とする請求項1に記載のネットワークアダ
    プタ。
  5. 【請求項5】前記間引く手段において、受信したブロー
    ドキャストデータを自計算機のプロセッサに通知するか
    通知せずに破棄するかを判断するための情報を設定する
    スイッチを備えたことを特徴とする請求項1に記載のネ
    ットワークアダプタ。
  6. 【請求項6】前記スイッチが、ハードウエアスイッチで
    あることを特徴とする請求項5に記載のネットワークア
    ダプタ。
  7. 【請求項7】前記スイッチが、計算機側からネットワー
    クアダプタにダウンロード可能なソフトスイッチテーブ
    ルであることを特徴とする請求項5に記載のネットワー
    クアダプタ。
  8. 【請求項8】複数の計算機と、該複数の計算機のそれぞ
    れに接続されるネットワークアダプタと、該ネットワー
    クアダプタが接続されるネットワークとを備え、前記複
    数の計算機でデータを共有するネットワークシステムで
    あって、 前記各計算機は、 他計算機と共有するデータを格納するための転写メモリ
    領域と、 前記転写メモリ領域のうちの自計算機用領域のデータを
    周期的に他計算機にブロードキャストするために、自計
    算機に接続されたネットワークアダプタを起動する手段
    と、 自計算機に接続されたネットワークアダプタを介して受
    け取った他計算機からのブロードキャストデータを前記
    転写メモリ領域のうちの該他計算機用領域に格納する手
    段とを備え、 前記ネットワークアダプタは、 前記起動に応じて前記周期的なブロードキャストを実行
    する手段と、 他計算機からのブロードキャストデータを受信したとき
    は、該ブロードキャストデータを自計算機に取り込むか
    否かを判断し、取り込むべきブロードキャストデータは
    自計算機に通知しそうでないブロードキャストデータは
    破棄することにより、受信したブロードキャストデータ
    を間引く手段とを備えたことを特徴とするネットワーク
    システム。
  9. 【請求項9】前記間引く手段は、ブロードキャストデー
    タの受信回数をカウントし、あらかじめ定めておいた回
    数に達したときのみその受信データを自計算機のプロセ
    ッサに通知し、他の受信データは破棄することを特徴と
    する請求項9に記載のネットワークシステム。
  10. 【請求項10】前記複数の計算機は、主プロセッサ性能
    の異なる多種の計算機からなり、 ネットワークアダプタの前記間引く手段は、そのネット
    ワークアダプタに接続される計算機の性能に基づいて間
    引く割合を定めることを特徴とする請求項8に記載のネ
    ットワークシステム。
  11. 【請求項11】複数の計算機と、該複数の計算機のそれ
    ぞれに接続されるネットワークアダプタと、該ネットワ
    ークアダプタが接続されるネットワークとを備え、前記
    複数の計算機には、データを共有する複数の計算機から
    構成されるグループが計算機の重複を許して複数定義さ
    れているネットワークシステムであって、 前記各計算機は、 他計算機と共有するデータを格納するための転写メモリ
    領域と、 前記転写メモリ領域のうちの自計算機用領域のデータ
    を、自計算機が属するグループに固有の周期で、周期的
    に他計算機にブロードキャストするために、自計算機に
    接続されたネットワークアダプタを起動する手段と、 自計算機に接続されたネットワークアダプタを介して受
    け取った他計算機からのブロードキャストデータを前記
    転写メモリ領域のうちの該他計算機用領域に格納する手
    段とを備え、 前記ネットワークアダプタは、 前記起動に応じて前記周期的なブロードキャストを実行
    する手段と、 他計算機からのブロードキャストデータを受信したとき
    は、該ブロードキャストデータの周期を判別し、その周
    期が自計算機が属するグループに固有の周期であったと
    きは該ブロードキャストデータを自計算機に通知し、そ
    うでないブロードキャストデータは破棄することによ
    り、受信したブロードキャストデータを間引く手段とを
    備えたことを特徴とするネットワークシステム。
  12. 【請求項12】前記複数の計算機は、主プロセッサ性能
    の異なる多種の計算機からなり、 前記グループは、その計算機の性能が近い計算機同士を
    同一グループとすることを特徴とする請求項11に記載
    のネットワークシステム。
JP6024764A 1994-01-27 1994-01-27 ネットワークアダプタ及びネットワークシステム Pending JPH07219902A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6024764A JPH07219902A (ja) 1994-01-27 1994-01-27 ネットワークアダプタ及びネットワークシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6024764A JPH07219902A (ja) 1994-01-27 1994-01-27 ネットワークアダプタ及びネットワークシステム

Publications (1)

Publication Number Publication Date
JPH07219902A true JPH07219902A (ja) 1995-08-18

Family

ID=12147229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6024764A Pending JPH07219902A (ja) 1994-01-27 1994-01-27 ネットワークアダプタ及びネットワークシステム

Country Status (1)

Country Link
JP (1) JPH07219902A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010198520A (ja) * 2009-02-27 2010-09-09 Hitachi Ltd コントローラ通信方法およびコントローラ通信装置
JP2011215734A (ja) * 2010-03-31 2011-10-27 Mitsubishi Electric Corp サイクリック通信同期方式
WO2021079599A1 (ja) * 2019-10-24 2021-04-29 株式会社日立製作所 制御装置及び分散制御システム

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010198520A (ja) * 2009-02-27 2010-09-09 Hitachi Ltd コントローラ通信方法およびコントローラ通信装置
JP2011215734A (ja) * 2010-03-31 2011-10-27 Mitsubishi Electric Corp サイクリック通信同期方式
WO2021079599A1 (ja) * 2019-10-24 2021-04-29 株式会社日立製作所 制御装置及び分散制御システム
US11977362B2 (en) 2019-10-24 2024-05-07 Hitachi, Ltd. Control device and distributed control system

Similar Documents

Publication Publication Date Title
US7945699B2 (en) Obtaining a destination address so that a network interface device can write network data without headers directly into host memory
US7480238B2 (en) Dynamic packet training
JP7383631B2 (ja) システムオンチップ(SoC)エージェントのリセットおよび電力管理のためのプロトコルレベル制御
CN111404931B (zh) 一种基于持久性内存的远程数据传输方法
US20050080903A1 (en) Method, system, and program for maintaining a link between two network entities
US5881247A (en) System having a plurality of frame bytes capable of identifying addressed recipients and assert a busy signal onto the backplane bus to forthrightly abort the message transfer
AU664521B2 (en) A synchronization control system in a parallel computer
US6219353B1 (en) Message hub
US7002975B2 (en) Multiprocessor network node failure detection and recovery
JPH07219902A (ja) ネットワークアダプタ及びネットワークシステム
Lee Wireless token ring protocol
CN111427814B (zh) 一种基于amp***的核间通讯方法、终端及存储介质
EP1119141A1 (en) Real-time communication device and system
JP3282205B2 (ja) 受信データ処理方式及び通信制御装置
JP3115801B2 (ja) 並列計算機システム
JP7525571B2 (ja) 車載中継装置、スリープ制御方法およびスリープ制御プログラム
US20040246910A1 (en) Group synchronization by subgroups
EP1193597A2 (en) Multiprocessor network node failure detection and recovery
WO2024090260A1 (ja) 車載中継装置、スリープ制御方法およびスリープ制御プログラム
JPH0830523A (ja) オンラインメッセージの通信方法
JPH06295289A (ja) 複数計算機におけるブート方法
JP3764930B2 (ja) 無線通信装置
JPS63299627A (ja) 同報通信方法
JPH08265314A (ja) 通信ネットワークシステム及びルーティングへのネットワークリソース反映方法
Song Packet train model: optimizing network data transfer performance