JPH07212647A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPH07212647A JPH07212647A JP668394A JP668394A JPH07212647A JP H07212647 A JPH07212647 A JP H07212647A JP 668394 A JP668394 A JP 668394A JP 668394 A JP668394 A JP 668394A JP H07212647 A JPH07212647 A JP H07212647A
- Authority
- JP
- Japan
- Prior art keywords
- image information
- image
- signal
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 フィルム画像であるか否かを正確に判別す
る。 【構成】 画像信号の緑の成分を処理する処理回路1G
に入力した画像信号は、A/D変換器11によりディジ
タルの信号に変換され、フィールドメモリ13、フィー
ルドメモリ14により1フィールドまたは2フィールド
遅延した画像が記憶され、それらは補間回路15により
1フレームとして補間される。そのフレームは、判別回
路18からの出力信号に基づいて、書き込み制御回路1
9から出力される制御信号に従って、フレームメモリ1
6に選択的に書き込まれ、同期信号発生回路20からの
同期信号に従って、所定の周期でD/A変換器17を介
してマルチスキャンディスプレイ2へ出力される。処理
回路1R,1Bについても同様である。
る。 【構成】 画像信号の緑の成分を処理する処理回路1G
に入力した画像信号は、A/D変換器11によりディジ
タルの信号に変換され、フィールドメモリ13、フィー
ルドメモリ14により1フィールドまたは2フィールド
遅延した画像が記憶され、それらは補間回路15により
1フレームとして補間される。そのフレームは、判別回
路18からの出力信号に基づいて、書き込み制御回路1
9から出力される制御信号に従って、フレームメモリ1
6に選択的に書き込まれ、同期信号発生回路20からの
同期信号に従って、所定の周期でD/A変換器17を介
してマルチスキャンディスプレイ2へ出力される。処理
回路1R,1Bについても同様である。
Description
【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、例えば、映画等のフィ
ルム画像をビデオモニタに表示する際に用いて好適な画
像処理装置に関する。
ルム画像をビデオモニタに表示する際に用いて好適な画
像処理装置に関する。
【0002】
【従来の技術】映画のコマ数は、毎秒24コマであるの
に対し、NTSC方式のテレビジョン受像機では、毎秒
30フレーム(60フィールド)とされている。このよ
うに、表示画面の単位が異なるため、映画フィルムの画
像をテレビジョン受像機でそのまま表示することはでき
ない。
に対し、NTSC方式のテレビジョン受像機では、毎秒
30フレーム(60フィールド)とされている。このよ
うに、表示画面の単位が異なるため、映画フィルムの画
像をテレビジョン受像機でそのまま表示することはでき
ない。
【0003】そこで、毎秒24コマの画像信号を、毎秒
60フィールドの画像信号に変換して、ディスプレイに
表示する必要がある。図9を参照して、従来のその方法
について説明する。
60フィールドの画像信号に変換して、ディスプレイに
表示する必要がある。図9を参照して、従来のその方法
について説明する。
【0004】図9(a)は、毎秒24コマの映画の各コ
マ1a,2a,・・・の画像を表している。まず、この
各コマの画像を、インタレース方式のNTSCのフィー
ルドの画像に変換する。インタレース方式のNTSC画
像においては、525本の走査線で1フレームが構成さ
れるので、1フィールドの走査線は262.5本とな
る。この1枚のフレームを構成する2枚のフィールドの
うち、一方のフィールドは奇数(odd)フィールドと
され、他方のフィールドは偶数(even)フィールド
とされる。
マ1a,2a,・・・の画像を表している。まず、この
各コマの画像を、インタレース方式のNTSCのフィー
ルドの画像に変換する。インタレース方式のNTSC画
像においては、525本の走査線で1フレームが構成さ
れるので、1フィールドの走査線は262.5本とな
る。この1枚のフレームを構成する2枚のフィールドの
うち、一方のフィールドは奇数(odd)フィールドと
され、他方のフィールドは偶数(even)フィールド
とされる。
【0005】まず、図9(b)に示すように、フィルム
画像(図9(a))の1コマ目の画面1aを、NTSC
画像の1フレーム目を構成する奇数フィールド1b(o
dd)とし、同様に、フィルム画像(図9(a))の1
コマ目の画面1aを、NTSC画像の1フレーム目を構
成する偶数フィールド1b(even)とする。さら
に、フィルム画像(図9(a))の1コマ目の画面1a
を、NTSC画像の2フレーム目を構成する奇数フィー
ルド1b(odd)とする。
画像(図9(a))の1コマ目の画面1aを、NTSC
画像の1フレーム目を構成する奇数フィールド1b(o
dd)とし、同様に、フィルム画像(図9(a))の1
コマ目の画面1aを、NTSC画像の1フレーム目を構
成する偶数フィールド1b(even)とする。さら
に、フィルム画像(図9(a))の1コマ目の画面1a
を、NTSC画像の2フレーム目を構成する奇数フィー
ルド1b(odd)とする。
【0006】次に、フィルム画像(図9(a))の2コ
マ目の画面2aを、NTSC画像の2フレーム目を構成
する偶数フィールド2b(even)とし、同様に、フ
ィルム画像(図9(a))の2コマ目の画面2aを、N
TSC画像の3フレーム目を構成する奇数フィールド2
b(odd)とする。このように、フィルム画像の1コ
マに対応させる、NTSC画像のフィールド数が、交互
に3フィールドまたは2フィールドとなるようにする。
この方式は、一般に、2−3プルダウン方式と称され
る。
マ目の画面2aを、NTSC画像の2フレーム目を構成
する偶数フィールド2b(even)とし、同様に、フ
ィルム画像(図9(a))の2コマ目の画面2aを、N
TSC画像の3フレーム目を構成する奇数フィールド2
b(odd)とする。このように、フィルム画像の1コ
マに対応させる、NTSC画像のフィールド数が、交互
に3フィールドまたは2フィールドとなるようにする。
この方式は、一般に、2−3プルダウン方式と称され
る。
【0007】このような処理を繰り返すことにより、毎
秒24コマのフィルム画像を、毎秒60フィールド(毎
秒30フレーム)のインタレース方式のNTSC画像に
変換することができる。従って、この画像をNTSC方
式の通常のテレビジョン受像機で表示することができ
る。
秒24コマのフィルム画像を、毎秒60フィールド(毎
秒30フレーム)のインタレース方式のNTSC画像に
変換することができる。従って、この画像をNTSC方
式の通常のテレビジョン受像機で表示することができ
る。
【0008】
【発明が解決しようとする課題】従来の画像処理装置に
おいては、このように、フィルム画像の所定のコマ(画
面)を、インタレース方式のNTSC画像の連続する3
フィールドに変換し、次のコマを、連続する2フィール
ドに変換するようにしている。
おいては、このように、フィルム画像の所定のコマ(画
面)を、インタレース方式のNTSC画像の連続する3
フィールドに変換し、次のコマを、連続する2フィール
ドに変換するようにしている。
【0009】従って、フィルム画像の各コマに対応する
インタレース方式のNTSC画像のフィールドの数が、
3フィールドの場合と2フィールドの場合が生じ、表示
された画像の動きが、ぎこちなくなる課題があった。
インタレース方式のNTSC画像のフィールドの数が、
3フィールドの場合と2フィールドの場合が生じ、表示
された画像の動きが、ぎこちなくなる課題があった。
【0010】本発明はこのような状況に鑑みてなされた
ものであり、フィルム画像をビデオ画像に変換する際に
生じる動きのぎこちなさを抑制し、フィルム画像をより
忠実にビデオ画像に変換することができるようにするも
のである。
ものであり、フィルム画像をビデオ画像に変換する際に
生じる動きのぎこちなさを抑制し、フィルム画像をより
忠実にビデオ画像に変換することができるようにするも
のである。
【0011】
【課題を解決するための手段】本発明の画像処理装置
は、入力された画像情報を所定の画面単位分だけ遅延さ
せる遅延手段(例えば、図1のフィールドメモリ13,
14)と、遅延手段により遅延された画像情報と、遅延
手段により遅延されない画像情報の同一性を判別する判
別手段(例えば、図1の判別回路18)と、判別手段の
判別結果に対応して、画像情報のうち所定の画面単位の
ものを選択して記憶する記憶手段(例えば、図1のフレ
ームメモリ16)とを備えることを特徴とする。
は、入力された画像情報を所定の画面単位分だけ遅延さ
せる遅延手段(例えば、図1のフィールドメモリ13,
14)と、遅延手段により遅延された画像情報と、遅延
手段により遅延されない画像情報の同一性を判別する判
別手段(例えば、図1の判別回路18)と、判別手段の
判別結果に対応して、画像情報のうち所定の画面単位の
ものを選択して記憶する記憶手段(例えば、図1のフレ
ームメモリ16)とを備えることを特徴とする。
【0012】入力された前記画像情報は、インタレース
構造の画像情報であり、遅延手段により遅延されたイン
タレース構造の画像情報を、ノンインタレース構造の画
像情報に変換する変換手段(例えば、図1の補間回路1
5)をさらに設けることができ、記憶手段は、変換手段
によりノンインタレース構造に変換された画像情報を記
憶することができる。
構造の画像情報であり、遅延手段により遅延されたイン
タレース構造の画像情報を、ノンインタレース構造の画
像情報に変換する変換手段(例えば、図1の補間回路1
5)をさらに設けることができ、記憶手段は、変換手段
によりノンインタレース構造に変換された画像情報を記
憶することができる。
【0013】記憶手段に記憶されたノンインタレース構
造の画像情報を、インタレース構造の画像情報より、少
なくとも1.6倍以上の速い同期速度で読出す読出手段
(例えば、図1の同期信号発生回路20)をさらに設け
ることができる。
造の画像情報を、インタレース構造の画像情報より、少
なくとも1.6倍以上の速い同期速度で読出す読出手段
(例えば、図1の同期信号発生回路20)をさらに設け
ることができる。
【0014】遅延手段は、入力された画像情報を1フィ
ールド分だけ遅延する第1のフィールドメモリと、前記
第1のフィールドメモリより出力された画像情報をさら
に1フィールド分だけ遅延する第2のフィールドメモリ
により構成され、変換手段は、第1のフィールドメモリ
の出力と、第2のフィールドメモリの出力を補間して、
ノンインタレース構造の画像情報を生成することができ
る。
ールド分だけ遅延する第1のフィールドメモリと、前記
第1のフィールドメモリより出力された画像情報をさら
に1フィールド分だけ遅延する第2のフィールドメモリ
により構成され、変換手段は、第1のフィールドメモリ
の出力と、第2のフィールドメモリの出力を補間して、
ノンインタレース構造の画像情報を生成することができ
る。
【0015】判別手段は、第1のフィールドメモリに入
力される画像情報と、第2のフィールドメモリより出力
される画像情報の同一性を判別することができる。
力される画像情報と、第2のフィールドメモリより出力
される画像情報の同一性を判別することができる。
【0016】判別手段は、第1のフィールドメモリに入
力される画像情報と、第2のフィールドメモリより出力
される画像情報の、対応する画素データを比較する第1
の比較手段(例えば、図2の比較回路41)と、第1の
比較手段の出力を積分する積分手段(例えば、図2の積
分回路43)と、積分手段の出力を所定の基準値と比較
する第2の比較手段(例えば、図2の比較回路46)と
を設けることができる。
力される画像情報と、第2のフィールドメモリより出力
される画像情報の、対応する画素データを比較する第1
の比較手段(例えば、図2の比較回路41)と、第1の
比較手段の出力を積分する積分手段(例えば、図2の積
分回路43)と、積分手段の出力を所定の基準値と比較
する第2の比較手段(例えば、図2の比較回路46)と
を設けることができる。
【0017】読出手段により読出された画像情報を表示
する表示手段(例えば、図1のマルチスキャンディスプ
レイ2)をさらに設けることができ、表示手段は、少な
くとも1.6倍以上の速さの差を有する同期速度の画像
情報を表示することが可能である。
する表示手段(例えば、図1のマルチスキャンディスプ
レイ2)をさらに設けることができ、表示手段は、少な
くとも1.6倍以上の速さの差を有する同期速度の画像
情報を表示することが可能である。
【0018】
【作用】本発明の画像処理装置においては、フィールド
メモリ13またはフィールドメモリ14により、入力さ
れた画像情報を所定の画面単位分だけ遅延させる。ま
た、判別回路18により、フィールドメモリ13,14
により遅延された画像情報と、フィールドメモリ13,
14により遅延されない画像情報の同一性を判別し、フ
レームメモリ16により、判別回路18の判別結果に対
応して、画像情報のうち所定の画面単位のものを選択し
て記憶する。
メモリ13またはフィールドメモリ14により、入力さ
れた画像情報を所定の画面単位分だけ遅延させる。ま
た、判別回路18により、フィールドメモリ13,14
により遅延された画像情報と、フィールドメモリ13,
14により遅延されない画像情報の同一性を判別し、フ
レームメモリ16により、判別回路18の判別結果に対
応して、画像情報のうち所定の画面単位のものを選択し
て記憶する。
【0019】従って、フィルム画像をビデオ画像に変換
する際に生じる動きのぎこちなさを抑制し、フィルム画
像をより忠実にビデオ画像に変換することができる。
する際に生じる動きのぎこちなさを抑制し、フィルム画
像をより忠実にビデオ画像に変換することができる。
【0020】
【実施例】図1は、本発明の画像処理装置の一実施例の
構成を示すブロック図である。画像処理装置は、入力さ
れた画像信号を構成する、緑(G)、赤(R)、または
青(B)の信号をそれぞれ処理し、出力する処理回路1
G,1R,1Bと、処理回路1G,1R,1Bより出力
された信号を入力し、入力された信号に対応する画像を
表示するマルチスキャンディスプレイ2から構成されて
いる。
構成を示すブロック図である。画像処理装置は、入力さ
れた画像信号を構成する、緑(G)、赤(R)、または
青(B)の信号をそれぞれ処理し、出力する処理回路1
G,1R,1Bと、処理回路1G,1R,1Bより出力
された信号を入力し、入力された信号に対応する画像を
表示するマルチスキャンディスプレイ2から構成されて
いる。
【0021】また、処理回路1Gは、入力されたアナロ
グの画像信号をディジタルの画像信号に変換するA/D
変換器11と、クロック信号を発生するクロック発生回
路12と、画像信号の1フィールド分のデータを記憶す
るフィールドメモリ13,14と、2つのフィールドメ
モリ13,14に記憶されたそれぞれのフィールドに対
応する信号を補間し、1フレームに対応する信号を生成
する補間回路15と、補間回路15から出力された1フ
レーム分のデータを記憶するフレームメモリ16と、フ
レームメモリ16から出力されたディジタル信号をアナ
ログ信号に変換するD/A変換器17から構成されてい
る。
グの画像信号をディジタルの画像信号に変換するA/D
変換器11と、クロック信号を発生するクロック発生回
路12と、画像信号の1フィールド分のデータを記憶す
るフィールドメモリ13,14と、2つのフィールドメ
モリ13,14に記憶されたそれぞれのフィールドに対
応する信号を補間し、1フレームに対応する信号を生成
する補間回路15と、補間回路15から出力された1フ
レーム分のデータを記憶するフレームメモリ16と、フ
レームメモリ16から出力されたディジタル信号をアナ
ログ信号に変換するD/A変換器17から構成されてい
る。
【0022】処理回路1Gは、さらに、A/D変換器1
1から出力される信号と、フィールドメモリ14から出
力される信号とが同一の信号であるか否かを判別する判
別回路18と、判別回路18から出力される判別結果に
対応する信号に基づいて、制御信号を出力する書き込み
制御回路19と、所定の周期で同期信号を発生する同期
信号発生回路20を備えている。
1から出力される信号と、フィールドメモリ14から出
力される信号とが同一の信号であるか否かを判別する判
別回路18と、判別回路18から出力される判別結果に
対応する信号に基づいて、制御信号を出力する書き込み
制御回路19と、所定の周期で同期信号を発生する同期
信号発生回路20を備えている。
【0023】また、判別回路18は、図2に示すよう
に、比較する2つのフィールドに対応する信号を入力す
る比較回路41と、比較回路41より出力された信号
を、アナログの信号に変換するD/A変換器42と、D
/A変換器42より出力された信号の信号レベルを積分
する、抵抗44とコンデンサ45からなる積分回路43
と、基準信号を発生する基準信号発生回路47と、積分
回路43より入力された信号の信号レベルと、基準信号
発生回路47より入力された信号の信号レベルとを比較
し、比較結果に対応する信号を出力する比較回路46か
ら構成される。
に、比較する2つのフィールドに対応する信号を入力す
る比較回路41と、比較回路41より出力された信号
を、アナログの信号に変換するD/A変換器42と、D
/A変換器42より出力された信号の信号レベルを積分
する、抵抗44とコンデンサ45からなる積分回路43
と、基準信号を発生する基準信号発生回路47と、積分
回路43より入力された信号の信号レベルと、基準信号
発生回路47より入力された信号の信号レベルとを比較
し、比較結果に対応する信号を出力する比較回路46か
ら構成される。
【0024】処理回路1R,1Bは、基本的に処理回路
1Gと同様の構成をしているので、その構成の図示は省
略する。
1Gと同様の構成をしているので、その構成の図示は省
略する。
【0025】次に、その動作を説明する。前述したよう
に、処理回路1G,1Rおよび1Bの動作は、基本的に
同一であるので、ここでは、処理回路1Gの動作につい
てだけ説明する。
に、処理回路1G,1Rおよび1Bの動作は、基本的に
同一であるので、ここでは、処理回路1Gの動作につい
てだけ説明する。
【0026】まず、NTSC方式の画像信号を構成する
緑の成分に対応する画像信号が、処理回路1GのA/D
変換器11、およびクロック発生回路12に入力され
る。クロック発生回路12はPLL回路を内蔵し、入力
された画像信号に同期して、所定の周期でクロック信号
を発生する。発生されたクロック信号は、A/D変換器
11、フィールドメモリ13,14、補間回路15、フ
レームメモリ16、および同期信号発生回路20に供給
される。
緑の成分に対応する画像信号が、処理回路1GのA/D
変換器11、およびクロック発生回路12に入力され
る。クロック発生回路12はPLL回路を内蔵し、入力
された画像信号に同期して、所定の周期でクロック信号
を発生する。発生されたクロック信号は、A/D変換器
11、フィールドメモリ13,14、補間回路15、フ
レームメモリ16、および同期信号発生回路20に供給
される。
【0027】また、A/D変換器11に入力されたアナ
ログの画像信号は、そこでディジタル信号に変換され
る。図3(a)または図3(b)に示すように、A/D
変換器11に入力される画像信号は、走査線が262.
5本のフィールドからなる。図3(a)は、例えば奇数
フィールドとされ、図3(b)は偶数フィールドとされ
る。図3(a)に示す奇数フィールドと、図3(b)に
示す偶数フィールドは、後述するように、補間回路15
により補間され、図3(c)に示すような、走査線が5
25本の1枚のフレームが生成される。
ログの画像信号は、そこでディジタル信号に変換され
る。図3(a)または図3(b)に示すように、A/D
変換器11に入力される画像信号は、走査線が262.
5本のフィールドからなる。図3(a)は、例えば奇数
フィールドとされ、図3(b)は偶数フィールドとされ
る。図3(a)に示す奇数フィールドと、図3(b)に
示す偶数フィールドは、後述するように、補間回路15
により補間され、図3(c)に示すような、走査線が5
25本の1枚のフレームが生成される。
【0028】図4または図5は、本実施例による処理手
順を示す図である。図4(a)は、フィルム画像を表し
ている。このフィルム画像は、上述した2−3プルダウ
ン方式により、図4(b)に示すようなインタレース方
式のNTSC画像に変換される。従って、入力される画
像がフィルム画像である場合、図4(b)に示すような
画像データが、A/D変換器11またはクロック発生回
路12に供給されることになる。
順を示す図である。図4(a)は、フィルム画像を表し
ている。このフィルム画像は、上述した2−3プルダウ
ン方式により、図4(b)に示すようなインタレース方
式のNTSC画像に変換される。従って、入力される画
像がフィルム画像である場合、図4(b)に示すような
画像データが、A/D変換器11またはクロック発生回
路12に供給されることになる。
【0029】一方、図5(a)は、通常のビデオ画像を
表している。これは、図5(b)に示すように、ビデオ
画像の1画面が、奇数フィールドと偶数フィールドそれ
ぞれ1フィールドからなるインタレース方式のNTSC
画像に変換される。従って、入力される画像がビデオ画
像である場合、図5(b)に示すような画像データが、
A/D変換器11またはクロック発生回路12に供給さ
れることになる。
表している。これは、図5(b)に示すように、ビデオ
画像の1画面が、奇数フィールドと偶数フィールドそれ
ぞれ1フィールドからなるインタレース方式のNTSC
画像に変換される。従って、入力される画像がビデオ画
像である場合、図5(b)に示すような画像データが、
A/D変換器11またはクロック発生回路12に供給さ
れることになる。
【0030】次に、A/D変換器11により変換された
ディジタル信号は、クロック発生回路12より供給され
るクロック信号に同期して、フィールドメモリ13に出
力される。
ディジタル信号は、クロック発生回路12より供給され
るクロック信号に同期して、フィールドメモリ13に出
力される。
【0031】フィールドメモリ13は、クロック発生回
路12より供給されるクロック信号に同期して、A/D
変換器11より入力された画素データを1フィールド分
だけ記憶する。次に、フィールドメモリ14は、クロッ
ク信号に同期して、フィールドメモリ13より読み出さ
れた画素データを1フィールド分だけ記憶する。換言す
れば、フィールドメモリ13,14は、入力データを1
フィールド分(合計1フレーム分)だけ遅延する遅延回
路として機能する。
路12より供給されるクロック信号に同期して、A/D
変換器11より入力された画素データを1フィールド分
だけ記憶する。次に、フィールドメモリ14は、クロッ
ク信号に同期して、フィールドメモリ13より読み出さ
れた画素データを1フィールド分だけ記憶する。換言す
れば、フィールドメモリ13,14は、入力データを1
フィールド分(合計1フレーム分)だけ遅延する遅延回
路として機能する。
【0032】従って、入力された画像が、フィルム画像
である場合、フィールドメモリ13またはフィールドメ
モリ14に記憶される画像データは、図4(c)または
図4(d)に示すように、図4(b)に示したNTSC
画像に対して、それぞれ、1/60秒(1フィールド
分)または2/60秒(2フィールド分)だけ遅延す
る。同様に、入力された画像が、ビデオ画像である場
合、フィールドメモリ13またはフィールドメモリ14
に記憶される画像データは、図5(c)または図5
(d)に示すように、図5(b)に示したNTSC画像
に対して、それぞれ、1/60秒(1フィールド分)ま
たは2/60秒(2フィールド分)だけ遅延する。
である場合、フィールドメモリ13またはフィールドメ
モリ14に記憶される画像データは、図4(c)または
図4(d)に示すように、図4(b)に示したNTSC
画像に対して、それぞれ、1/60秒(1フィールド
分)または2/60秒(2フィールド分)だけ遅延す
る。同様に、入力された画像が、ビデオ画像である場
合、フィールドメモリ13またはフィールドメモリ14
に記憶される画像データは、図5(c)または図5
(d)に示すように、図5(b)に示したNTSC画像
に対して、それぞれ、1/60秒(1フィールド分)ま
たは2/60秒(2フィールド分)だけ遅延する。
【0033】次に、フィールドメモリ13、およびフィ
ールドメモリ14より出力されたデータは、それぞれ補
間回路15に入力され、そこで走査線が525本のノン
インタレース方式のフレームのデータとして補間され
る。図4(f)は、補間回路15より出力される補間さ
れた画像データの各フレームを示している。このフレー
ムのデータは、書き込み制御回路19から出力される制
御信号に同期して、フレームメモリ16に選択的に供給
される。
ールドメモリ14より出力されたデータは、それぞれ補
間回路15に入力され、そこで走査線が525本のノン
インタレース方式のフレームのデータとして補間され
る。図4(f)は、補間回路15より出力される補間さ
れた画像データの各フレームを示している。このフレー
ムのデータは、書き込み制御回路19から出力される制
御信号に同期して、フレームメモリ16に選択的に供給
される。
【0034】判別回路18において、A/D変換器11
より出力される、図4(b)に示したNTSC画像と、
フィールドメモリ14より出力される、図4(d)に示
した2フィールド分遅延したNTSC画像において、所
定の時刻でのそれぞれのフィールドが、同一のフィール
ド(映画フィルムの画面のフィールド)であるか否かが
判別される。そして、例えば、図4(e)に示すような
判別結果に対応する信号が出力される。この例では、第
1フレームの奇数フィールド1b(O)、第3フレーム
の偶数フィールド3b(E)、第5フレームの奇数フィ
ールド5b(O)、第7フレームの偶数フィールド7b
(E)で同一のデータであると判別されている。
より出力される、図4(b)に示したNTSC画像と、
フィールドメモリ14より出力される、図4(d)に示
した2フィールド分遅延したNTSC画像において、所
定の時刻でのそれぞれのフィールドが、同一のフィール
ド(映画フィルムの画面のフィールド)であるか否かが
判別される。そして、例えば、図4(e)に示すような
判別結果に対応する信号が出力される。この例では、第
1フレームの奇数フィールド1b(O)、第3フレーム
の偶数フィールド3b(E)、第5フレームの奇数フィ
ールド5b(O)、第7フレームの偶数フィールド7b
(E)で同一のデータであると判別されている。
【0035】これに対して、図5に示すように、通常の
ビデオ画像(2−3プルダウン変換されていない画像)
の場合、1フレーム分遅延した信号(図5(d)に示し
た信号)と、遅延していない信号(図5(b)に示した
信号)は、基本的に異なる画像となる。但し、静止画像
の場合、同一の画像として判定されるが、静止画像を映
画の画像と同様に処理しても、特に問題は発生しない。
そして、図5(e)に示した判別結果に対応する信号が
出力される。
ビデオ画像(2−3プルダウン変換されていない画像)
の場合、1フレーム分遅延した信号(図5(d)に示し
た信号)と、遅延していない信号(図5(b)に示した
信号)は、基本的に異なる画像となる。但し、静止画像
の場合、同一の画像として判定されるが、静止画像を映
画の画像と同様に処理しても、特に問題は発生しない。
そして、図5(e)に示した判別結果に対応する信号が
出力される。
【0036】即ち、比較回路41に入力された2つのフ
ィールドに対応する信号は、そこで対応するもの同士が
比較される。いま入力されている画像が、映画フィルム
の画像である場合、上述したように、2−3プルダウン
方式で変換されている。従って、5フィールドに1回の
割合で、両者は全く同一の画素データとなる。これに対
して、通常のビデオ画像の場合、基本的には両者は異な
るデータとなる。比較回路41は、2つの画素データが
同一のとき論理1を出力し、異なるとき論理0を出力す
る。
ィールドに対応する信号は、そこで対応するもの同士が
比較される。いま入力されている画像が、映画フィルム
の画像である場合、上述したように、2−3プルダウン
方式で変換されている。従って、5フィールドに1回の
割合で、両者は全く同一の画素データとなる。これに対
して、通常のビデオ画像の場合、基本的には両者は異な
るデータとなる。比較回路41は、2つの画素データが
同一のとき論理1を出力し、異なるとき論理0を出力す
る。
【0037】D/A変換器42は、比較回路41より入
力された論理1と0を、より大きい所定のレベルと、よ
り小さい所定のレベルのアナログの信号に変換した後、
積分回路43に出力する。積分回路43に入力された信
号は、そこで積分され、比較回路46に供給される。
力された論理1と0を、より大きい所定のレベルと、よ
り小さい所定のレベルのアナログの信号に変換した後、
積分回路43に出力する。積分回路43に入力された信
号は、そこで積分され、比較回路46に供給される。
【0038】一方、基準信号発生回路47は、所定のレ
ベルの基準信号を発生し、比較回路46に供給する。
ベルの基準信号を発生し、比較回路46に供給する。
【0039】比較回路46において、積分回路43より
供給された信号と、基準信号発生回路47より供給され
た信号の信号レベルの大小を比較し、比較結果に対応す
る所定の信号を出力する。
供給された信号と、基準信号発生回路47より供給され
た信号の信号レベルの大小を比較し、比較結果に対応す
る所定の信号を出力する。
【0040】図6と図7は、積分回路43より比較回路
46に入力される信号の信号レベルと、基準信号発生回
路47より比較回路46に入力される基準信号の信号レ
ベルを比較した図である。縦軸が信号レベルを表し、横
軸が時間を表している。
46に入力される信号の信号レベルと、基準信号発生回
路47より比較回路46に入力される基準信号の信号レ
ベルを比較した図である。縦軸が信号レベルを表し、横
軸が時間を表している。
【0041】入力されるのが、映画フィルムの画像デー
タである場合、上述したように、比較回路41は論理1
を5フィールドに1回の割合で出力するので、図6に示
すように、積分回路43より入力される信号のレベル
が、基準信号発生回路47より入力される基準信号より
大きくなる。このとき、比較回路46は、比較回路41
に入力された2つの信号が、同一の画像データである
(映画フィルムの画像データである)ことを示す信号
(例えば、論理1)を出力する。
タである場合、上述したように、比較回路41は論理1
を5フィールドに1回の割合で出力するので、図6に示
すように、積分回路43より入力される信号のレベル
が、基準信号発生回路47より入力される基準信号より
大きくなる。このとき、比較回路46は、比較回路41
に入力された2つの信号が、同一の画像データである
(映画フィルムの画像データである)ことを示す信号
(例えば、論理1)を出力する。
【0042】これに対して、入力されているのが、通常
のビデオ画像データであるとき、比較回路41は常に論
理0を出力する。従って、図7に示すように、積分回路
43より入力される信号のレベルが、基準信号発生回路
47より入力される基準信号より小さくなる。このと
き、比較回路46は、比較回路41に入力された2つの
データが、異なる画像データであることを示す信号(例
えば、論理0)を出力する。
のビデオ画像データであるとき、比較回路41は常に論
理0を出力する。従って、図7に示すように、積分回路
43より入力される信号のレベルが、基準信号発生回路
47より入力される基準信号より小さくなる。このと
き、比較回路46は、比較回路41に入力された2つの
データが、異なる画像データであることを示す信号(例
えば、論理0)を出力する。
【0043】図8は、図2に示した比較回路46から出
力される信号の信号レベル(論理)と、時間との関係を
示している。積分回路43より出力される信号のレベル
が、基準信号発生回路47より出力される信号の信号レ
ベルより大きいとき、即ち、比較回路41に入力された
2つのデータが同一のフィールドのデータである場合、
出力信号のレベルが高くされる。
力される信号の信号レベル(論理)と、時間との関係を
示している。積分回路43より出力される信号のレベル
が、基準信号発生回路47より出力される信号の信号レ
ベルより大きいとき、即ち、比較回路41に入力された
2つのデータが同一のフィールドのデータである場合、
出力信号のレベルが高くされる。
【0044】一方、積分回路43より出力される信号の
レベルが、基準信号発生回路47より出力される信号の
信号レベルより小さいとき、即ち、比較回路41に入力
された2つのデータが、異なるフィールドのデータであ
る場合、出力信号のレベルが低くされる。
レベルが、基準信号発生回路47より出力される信号の
信号レベルより小さいとき、即ち、比較回路41に入力
された2つのデータが、異なるフィールドのデータであ
る場合、出力信号のレベルが低くされる。
【0045】このように、比較回路46は、入力されて
いるのが映画フィルムの画像であるとき、5フィールド
(5T)に1回、高レベルの信号を出力する。従って、
比較回路46より出力される信号のレベルから、比較回
路41に入力された2つの信号に対応する各フィールド
が、同一のフィールドであるか否かを認識することがで
きる。
いるのが映画フィルムの画像であるとき、5フィールド
(5T)に1回、高レベルの信号を出力する。従って、
比較回路46より出力される信号のレベルから、比較回
路41に入力された2つの信号に対応する各フィールド
が、同一のフィールドであるか否かを認識することがで
きる。
【0046】書き込み制御回路19は、判別回路18よ
り供給される信号が、A/D変換器11から出力される
データ(図4(b)に示した画像データ)と、フィール
ドメモリ14から出力されるデータ(図4(d)に示し
た画像データ)が同一の画面のデータ(映画フィルムの
画面のデータ)であると判定されたときに出力される信
号である場合、クロック信号に同期して、所定のタイミ
ングで、フレームメモリ16に対して、補間回路15か
ら出力される信号(図4(f)に示した画像データ)を
取り込み、記憶するよう指示する制御信号を供給する。
フレームメモリ16は、書き込み制御回路19から供給
される制御信号に基づいて、補間回路15より出力され
る1フレーム分の画素データ(例えば、図4(f)のフ
レーム1f,3f,5f,7fのうち、最初の方)を記
憶する。
り供給される信号が、A/D変換器11から出力される
データ(図4(b)に示した画像データ)と、フィール
ドメモリ14から出力されるデータ(図4(d)に示し
た画像データ)が同一の画面のデータ(映画フィルムの
画面のデータ)であると判定されたときに出力される信
号である場合、クロック信号に同期して、所定のタイミ
ングで、フレームメモリ16に対して、補間回路15か
ら出力される信号(図4(f)に示した画像データ)を
取り込み、記憶するよう指示する制御信号を供給する。
フレームメモリ16は、書き込み制御回路19から供給
される制御信号に基づいて、補間回路15より出力され
る1フレーム分の画素データ(例えば、図4(f)のフ
レーム1f,3f,5f,7fのうち、最初の方)を記
憶する。
【0047】そして、3/60秒後に、再度、フレーム
メモリ16に対して、補間回路15から出力される信号
を取り込み、記憶するよう指示する制御信号を供給す
る。フレームメモリ16は、書き込み制御回路19から
供給される制御信号に基づいて、補間回路15より出力
される1フレーム分の画素データ(図4(f)のフレー
ム2f,4f,6f)を記憶する。
メモリ16に対して、補間回路15から出力される信号
を取り込み、記憶するよう指示する制御信号を供給す
る。フレームメモリ16は、書き込み制御回路19から
供給される制御信号に基づいて、補間回路15より出力
される1フレーム分の画素データ(図4(f)のフレー
ム2f,4f,6f)を記憶する。
【0048】その結果、毎秒24コマのフィルム画像を
構成する各フレームが、順次、3/60秒(3フレーム
分の表示期間)、または2/60秒(2フレーム分の表
示期間)ずつ交互に、フレームメモリ16に記憶されて
いる状態となる。
構成する各フレームが、順次、3/60秒(3フレーム
分の表示期間)、または2/60秒(2フレーム分の表
示期間)ずつ交互に、フレームメモリ16に記憶されて
いる状態となる。
【0049】次に、同期信号発生回路20は、フレーム
メモリ16に対して、所定の周期でフレーム同期信号を
供給する。フレームメモリ16は、同期信号発生回路2
0より供給される同期信号に従って、記憶している画像
データをD/A変換器17に出力する。
メモリ16に対して、所定の周期でフレーム同期信号を
供給する。フレームメモリ16は、同期信号発生回路2
0より供給される同期信号に従って、記憶している画像
データをD/A変換器17に出力する。
【0050】例えば、同期信号発生回路20から出力さ
れるフレーム同期信号の周波数を、NTSC方式の場合
より高速の所定の周波数、例えば、48ヘルツ(NTS
C方式の1.6倍)にすると、その同期信号に同期し
て、フレームメモリ16に記憶されているフレームに対
応する信号が、D/A変換器17に出力される。その結
果、図4(g)に示すような、表示周波数が48ヘルツ
のノンインタレース方式の画像を得ることができる。
れるフレーム同期信号の周波数を、NTSC方式の場合
より高速の所定の周波数、例えば、48ヘルツ(NTS
C方式の1.6倍)にすると、その同期信号に同期し
て、フレームメモリ16に記憶されているフレームに対
応する信号が、D/A変換器17に出力される。その結
果、図4(g)に示すような、表示周波数が48ヘルツ
のノンインタレース方式の画像を得ることができる。
【0051】このノンインタレース方式の画像を構成す
る各フレームは、2フレームずつ、フィルム画像を構成
する各画面に対応している。従って、フィルム画像の各
画面に対応するフレームの数が、フィルム画像の画面に
よらず、常に同一(この場合、2フレーム)であるた
め、フィルム画像をより忠実に変換することができ、表
示される画像の動きのぎこちなさを抑制することができ
る。
る各フレームは、2フレームずつ、フィルム画像を構成
する各画面に対応している。従って、フィルム画像の各
画面に対応するフレームの数が、フィルム画像の画面に
よらず、常に同一(この場合、2フレーム)であるた
め、フィルム画像をより忠実に変換することができ、表
示される画像の動きのぎこちなさを抑制することができ
る。
【0052】また、例えば、同期信号発生回路20から
出力されるフレーム同期信号の周波数を、NTSC方式
の2.4倍の72ヘルツにすると、その同期信号に同期
して、フレームメモリ16に記憶されているフレームに
対応する信号が、D/A変換器17に出力される。その
結果、図4(h)に示すような、表示周波数が72ヘル
ツのノンインタレースの画像を得ることができる。
出力されるフレーム同期信号の周波数を、NTSC方式
の2.4倍の72ヘルツにすると、その同期信号に同期
して、フレームメモリ16に記憶されているフレームに
対応する信号が、D/A変換器17に出力される。その
結果、図4(h)に示すような、表示周波数が72ヘル
ツのノンインタレースの画像を得ることができる。
【0053】この場合、得られたノンインタレースの画
像を構成する各フレームは、3フレームずつ、フィルム
画像を構成する各画面に対応している。フレーム同期信
号の周波数が48ヘルツの場合と同様に、フィルム画像
の各画面に対応するフレームの数が、フィルム画像の画
面によらず、常に同一(この場合、3フレーム)である
ため、フィルム画像をより忠実に変換することができ、
表示される画像の動きのぎこちなさを抑制することがで
きる。
像を構成する各フレームは、3フレームずつ、フィルム
画像を構成する各画面に対応している。フレーム同期信
号の周波数が48ヘルツの場合と同様に、フィルム画像
の各画面に対応するフレームの数が、フィルム画像の画
面によらず、常に同一(この場合、3フレーム)である
ため、フィルム画像をより忠実に変換することができ、
表示される画像の動きのぎこちなさを抑制することがで
きる。
【0054】さらに、表示周期が1/48または1/7
2秒と短いため、画面のちらつきをNTSC方式の場合
に較べ抑制することができる。
2秒と短いため、画面のちらつきをNTSC方式の場合
に較べ抑制することができる。
【0055】D/A変換器17に入力されたフレームに
対応するディジタル信号は、そこで対応するアナログの
信号に変換され、出力される。D/A変換器17より出
力された信号は、マルチスキャンディスプレイ2に供給
され、対応する画像が表示される。このマルチスキャン
ディスプレイ2は、垂直同期信号が48ヘルツの乃至1
20ヘルツ、水平同期信号が15キロヘルツ乃至60キ
ロヘルツの範囲のビデオ信号を表示することが可能であ
る。
対応するディジタル信号は、そこで対応するアナログの
信号に変換され、出力される。D/A変換器17より出
力された信号は、マルチスキャンディスプレイ2に供給
され、対応する画像が表示される。このマルチスキャン
ディスプレイ2は、垂直同期信号が48ヘルツの乃至1
20ヘルツ、水平同期信号が15キロヘルツ乃至60キ
ロヘルツの範囲のビデオ信号を表示することが可能であ
る。
【0056】なお、同期信号発生回路20より出力され
る同期信号の周波数は、48ヘルツまたは72ヘルツと
したが、それとは異なる値の同期信号を出力させるよう
にしてもよい。
る同期信号の周波数は、48ヘルツまたは72ヘルツと
したが、それとは異なる値の同期信号を出力させるよう
にしてもよい。
【0057】
【発明の効果】本発明の画像処理装置によれば、遅延手
段により遅延された画像情報と遅延されない画像情報の
同一性を判別するようにしたので、映画フィルムの画像
であるか否かを正確かつ迅速に判別することができ、そ
れに対応する処理が可能となる。
段により遅延された画像情報と遅延されない画像情報の
同一性を判別するようにしたので、映画フィルムの画像
であるか否かを正確かつ迅速に判別することができ、そ
れに対応する処理が可能となる。
【図1】本発明の画像処理装置の一実施例の構成を示す
ブロック図である。
ブロック図である。
【図2】図1の判別回路18の構成を示す図である。
【図3】図1の補間回路15の処理を説明するための図
である。
である。
【図4】本発明の画像処理装置の処理手順を示す図であ
る。
る。
【図5】本発明の画像処理装置の他の処理手順を示す図
である。
である。
【図6】図2の比較回路46に入力される信号を示す図
である。
である。
【図7】図2の比較回路46に入力される信号を示す図
である。
である。
【図8】図1の判別回路18からの出力信号を示す図で
ある。
ある。
【図9】従来の画像処理装置の処理手順を示す図であ
る。
る。
1G,1R,1B 処理回路 2 マルチスキャンディスプレイ 11 A/D変換器 12 クロック発生回路 13,14 フィールドメモリ 15 補間回路 16 フレームメモリ 17 D/A変換器 18 判別回路 19 書き込み制御回路 20 同期信号発生回路 41 比較回路 42 D/A変換器 43 積分回路 44 抵抗 45 コンデンサ 46 比較回路 47 基準信号発生回路
Claims (7)
- 【請求項1】 入力された画像情報を所定の画面単位分
だけ遅延させる遅延手段と、 前記遅延手段により遅延された画像情報と、前記遅延手
段により遅延されない画像情報の同一性を判別する判別
手段と、 前記判別手段の判別結果に対応して、前記画像情報のう
ち所定の画面単位のものを選択して記憶する記憶手段と
を備えることを特徴とする画像処理装置。 - 【請求項2】 入力された前記画像情報は、インタレー
ス構造の画像情報であり、 前記遅延手段により遅延されたインタレース構造の前記
画像情報を、ノンインタレース構造の画像情報に変換す
る変換手段をさらに備え、 前記記憶手段は、前記変換手段によりノンインタレース
構造に変換された画像情報を記憶することを特徴とする
請求項1に記載の画像処理装置。 - 【請求項3】 前記記憶手段に記憶されたノンインタレ
ース構造の画像情報を、インタレース構造の画像情報よ
り、少なくとも1.6倍以上の速い同期速度で読出す読
出手段をさらに備えることを特徴とする請求項2に記載
の画像処理装置。 - 【請求項4】 前記遅延手段は、入力された画像情報を
1フィールド分だけ遅延する第1のフィールドメモリ
と、前記第1のフィールドメモリより出力された画像情
報をさらに1フィールド分だけ遅延する第2のフィール
ドメモリにより構成され、 前記変換手段は、前記第1のフィールドメモリの出力
と、前記第2のフィールドメモリの出力を補間して、ノ
ンインタレース構造の画像情報を生成することを特徴と
する請求項2または3に記載の画像処理装置。 - 【請求項5】 前記判別手段は、前記第1のフィールド
メモリに入力される画像情報と、前記第2のフィールド
メモリより出力される画像情報の同一性を判別すること
を特徴とする請求項4に記載の画像処理装置。 - 【請求項6】 前記判別手段は、前記第1のフィールド
メモリに入力される画像情報と、前記第2のフィールド
メモリより出力される画像情報の、対応する画素データ
を比較する第1の比較手段と、 前記第1の比較手段の出力を積分する積分手段と、 前記積分手段の出力を所定の基準値と比較する第2の比
較手段とを備えることを特徴とする請求項5に記載の画
像処理装置。 - 【請求項7】 前記読出手段により読出された画像情報
を表示する表示手段をさらに備え、 前記表示手段は、少なくとも1.6倍以上の速さの差を
有する同期速度の画像情報を表示することが可能である
ことを特徴とする請求項1乃至6のいずれかに記載の画
像処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP668394A JPH07212647A (ja) | 1994-01-26 | 1994-01-26 | 画像処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP668394A JPH07212647A (ja) | 1994-01-26 | 1994-01-26 | 画像処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07212647A true JPH07212647A (ja) | 1995-08-11 |
Family
ID=11645167
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP668394A Pending JPH07212647A (ja) | 1994-01-26 | 1994-01-26 | 画像処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07212647A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005004770A (ja) * | 2003-06-14 | 2005-01-06 | Samsung Electronics Co Ltd | グループ化による映画映像検出方法及び装置 |
-
1994
- 1994-01-26 JP JP668394A patent/JPH07212647A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005004770A (ja) * | 2003-06-14 | 2005-01-06 | Samsung Electronics Co Ltd | グループ化による映画映像検出方法及び装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100367432B1 (ko) | 영상 표시 장치 및 영상 표시 방법 | |
US6647062B2 (en) | Method and apparatus for detecting motion and absence of motion between odd and even video fields | |
WO1998007274A1 (en) | Displaying video on high-resolution computer-type monitors substantially without motion discontinuities | |
WO1998007274A9 (en) | Displaying video on high-resolution computer-type monitors substantially without motion discontinuities | |
EP1357750B1 (en) | Method and system for motion and edge-adaptive frame rate up-conversion | |
NL7908656A (nl) | Signaalbewerkingsstelsel voor een kleurentelevisie- signaal van het pal-type. | |
US6040868A (en) | Device and method of converting scanning pattern of display device | |
JP2002525927A (ja) | ビデオ信号処理の方法と装置 | |
US5831684A (en) | Subpicture image signal vertical compression circuit | |
JPH06292148A (ja) | 倍速映像表示装置 | |
JP3398396B2 (ja) | 映像信号処理回路 | |
JPH07212647A (ja) | 画像処理装置 | |
JP3259628B2 (ja) | 走査線変換装置 | |
JP2007053695A (ja) | 2−2プルダウン信号検出装置及び2−2プルダウン信号検出方法 | |
JPH0865639A (ja) | 画像処理装置 | |
US7139030B2 (en) | Video signal processing apparatus | |
JP3500854B2 (ja) | 副画面映像信号垂直圧縮回路 | |
KR0164161B1 (ko) | 필드 분리 장치 | |
JP4432154B2 (ja) | インターレース駆動パネル用フィールド反転パルス作成装置 | |
JP4656759B2 (ja) | 走査線変換装置 | |
JP3083044B2 (ja) | 映像合成回路 | |
JP3043198B2 (ja) | 走査変換回路 | |
JPH07134575A (ja) | 映像信号変換装置 | |
JP3642187B2 (ja) | テレビジョン受像機 | |
JP3091700B2 (ja) | テレビジョン受像機 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20021205 |