JPH07212145A - Ｅ級プッシュプル電力増幅回路 - Google Patents
Ｅ級プッシュプル電力増幅回路Info
- Publication number
- JPH07212145A JPH07212145A JP6007250A JP725094A JPH07212145A JP H07212145 A JPH07212145 A JP H07212145A JP 6007250 A JP6007250 A JP 6007250A JP 725094 A JP725094 A JP 725094A JP H07212145 A JPH07212145 A JP H07212145A
- Authority
- JP
- Japan
- Prior art keywords
- class
- circuit
- power amplifier
- inductor
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
Landscapes
- Amplifiers (AREA)
- Circuit Arrangements For Discharge Lamps (AREA)
Abstract
(57)【要約】
【目的】Ｅ級プッシュプル電力増幅回路において、２つ
のスイッチング素子を理想状態又はそれに近い状態で動
作させることが容易な回路構成を提供する。 【構成】直流電源７にインダクタＬ１のセンタータップ
を接続し、インダクタＬ１の両端にインダクタＬ３，Ｌ
４を介してスイッチング素子Ｑ１，Ｑ２とコンデンサＣ
１，Ｃ２の並列回路を接続し、インダクタＬ３，Ｌ４に
コンデンサＣ３，Ｃ４を並列接続すると共に、インダク
タＬ３，Ｌ４又はインダクタＬ１に負荷回路を並列接続
した。 【効果】回路の実装時に、プリント基板の銅箔パターン
を対称的にでき、理想状態又はそれに近い状態で動作さ
せることが容易となる。
のスイッチング素子を理想状態又はそれに近い状態で動
作させることが容易な回路構成を提供する。 【構成】直流電源７にインダクタＬ１のセンタータップ
を接続し、インダクタＬ１の両端にインダクタＬ３，Ｌ
４を介してスイッチング素子Ｑ１，Ｑ２とコンデンサＣ
１，Ｃ２の並列回路を接続し、インダクタＬ３，Ｌ４に
コンデンサＣ３，Ｃ４を並列接続すると共に、インダク
タＬ３，Ｌ４又はインダクタＬ１に負荷回路を並列接続
した。 【効果】回路の実装時に、プリント基板の銅箔パターン
を対称的にでき、理想状態又はそれに近い状態で動作さ
せることが容易となる。
Description
【０００１】
【産業上の利用分野】本発明はＥ級プッシュプル電力増
幅回路に関するものであり、例えば、無電極放電灯の点
灯装置の高効率高周波電力増幅器として利用されるもの
である。
幅回路に関するものであり、例えば、無電極放電灯の点
灯装置の高効率高周波電力増幅器として利用されるもの
である。
【０００２】
【従来の技術】従来のＥ級シングル・エンデッド電力増
幅回路を図８に示す。図中、１は高周波発振器、２はＥ
級電力増幅回路、３は負荷を表す。Ｅ級電力増幅回路２
は、直流電源７に直列接続されたスイッチング素子Ｑａ
と、直流電源７からの入力電流を略一定にするためのイ
ンダクタＬａと、スイッチング素子Ｑａに並列接続され
たコンデンサＣａと、動作周波数付近に共振点を持つ共
振用コイルＬと共振用コンデンサＣの直列回路から成っ
ている。ここで、スイッチング素子Ｑａに並列接続され
たコンデンサＣａはスイッチング素子Ｑａの出力容量で
代用あるいは一部を共用しても良い。
幅回路を図８に示す。図中、１は高周波発振器、２はＥ
級電力増幅回路、３は負荷を表す。Ｅ級電力増幅回路２
は、直流電源７に直列接続されたスイッチング素子Ｑａ
と、直流電源７からの入力電流を略一定にするためのイ
ンダクタＬａと、スイッチング素子Ｑａに並列接続され
たコンデンサＣａと、動作周波数付近に共振点を持つ共
振用コイルＬと共振用コンデンサＣの直列回路から成っ
ている。ここで、スイッチング素子Ｑａに並列接続され
たコンデンサＣａはスイッチング素子Ｑａの出力容量で
代用あるいは一部を共用しても良い。
【０００３】理想的なＥ級動作をした場合のスイッチン
グ素子Ｑａの両端電圧Ｖａと、スイッチング素子Ｑａに
流れる電流Ｉａの波形を図９に示す。Ｅ級動作の特徴
は、電圧Ｖａの値及び傾きが０になると同時に電流Ｉａ
が流れ出すため、スイッチング素子Ｑａがオフからオン
に移行するときのスイッチング損失がほぼ０となる点で
ある。このため、Ｅ級電力増幅回路を用いると、高周波
においても高効率の電力増幅が実現できる。
グ素子Ｑａの両端電圧Ｖａと、スイッチング素子Ｑａに
流れる電流Ｉａの波形を図９に示す。Ｅ級動作の特徴
は、電圧Ｖａの値及び傾きが０になると同時に電流Ｉａ
が流れ出すため、スイッチング素子Ｑａがオフからオン
に移行するときのスイッチング損失がほぼ０となる点で
ある。このため、Ｅ級電力増幅回路を用いると、高周波
においても高効率の電力増幅が実現できる。
【０００４】図８のＥ級シングル・エンデッド電力増幅
回路を高出力化すると、スイッチング素子Ｑａにおける
損失も高出力化に伴って増大し、発生する熱によりスイ
ッチング素子Ｑａの温度が上昇する。このスイッチング
素子Ｑａの温度上昇のために、図８のＥ級シングル・エ
ンデッド電力増幅回路では、高出力化が制限されること
がある。
回路を高出力化すると、スイッチング素子Ｑａにおける
損失も高出力化に伴って増大し、発生する熱によりスイ
ッチング素子Ｑａの温度が上昇する。このスイッチング
素子Ｑａの温度上昇のために、図８のＥ級シングル・エ
ンデッド電力増幅回路では、高出力化が制限されること
がある。
【０００５】そこで、図８のＥ級シングル・エンデッド
電力増幅回路をもとに、図１０に示すように、２つのス
イッチング素子Ｑａ，Ｑｂを用いたＥ級プッシュプル電
力増幅回路が考案されている。この回路では、スイッチ
ング素子ＱａとコンデンサＣａの並列回路にインダクタ
Ｌａを直列接続した回路と、スイッチング素子Ｑｂとコ
ンデンサＣｂの並列回路にインダクタＬｂを直列接続し
た回路を直流電源７に対して並列的に接続している。イ
ンダクタＬａ，Ｌｂの各一端は直流電源７の一方の電極
に接続されており、インダクタＬａ，Ｌｂの各他端の間
には、動作周波数付近に共振点を持つ共振用コイルＬと
共振用コンデンサＣの直列回路が接続されている。共振
用コイルＬは出力トランスＴの漏れインダクタンスを用
いている。出力トランスＴの２次巻線には負荷Ｒが接続
されている。スイッチング素子Ｑａ，Ｑｂは交互にオン
・オフされるものであり、その駆動信号源１ａ，１ｂ
は、例えば、図８の高周波発振器１の出力を図１１に示
すようなセンタータップ付きのトランスにより逆位相の
２つの信号に変換して得られるものである。図１０のよ
うなＥ級プッシュプル電力増幅回路とすることで、スイ
ッチング素子での損失を２つのスイッチング素子Ｑａ，
Ｑｂで分担させることができ、各スイッチング素子Ｑ
ａ，Ｑｂの損失に伴う温度上昇を抑えることができるた
め、Ｅ級電力増幅回路の高出力化が可能となる。
電力増幅回路をもとに、図１０に示すように、２つのス
イッチング素子Ｑａ，Ｑｂを用いたＥ級プッシュプル電
力増幅回路が考案されている。この回路では、スイッチ
ング素子ＱａとコンデンサＣａの並列回路にインダクタ
Ｌａを直列接続した回路と、スイッチング素子Ｑｂとコ
ンデンサＣｂの並列回路にインダクタＬｂを直列接続し
た回路を直流電源７に対して並列的に接続している。イ
ンダクタＬａ，Ｌｂの各一端は直流電源７の一方の電極
に接続されており、インダクタＬａ，Ｌｂの各他端の間
には、動作周波数付近に共振点を持つ共振用コイルＬと
共振用コンデンサＣの直列回路が接続されている。共振
用コイルＬは出力トランスＴの漏れインダクタンスを用
いている。出力トランスＴの２次巻線には負荷Ｒが接続
されている。スイッチング素子Ｑａ，Ｑｂは交互にオン
・オフされるものであり、その駆動信号源１ａ，１ｂ
は、例えば、図８の高周波発振器１の出力を図１１に示
すようなセンタータップ付きのトランスにより逆位相の
２つの信号に変換して得られるものである。図１０のよ
うなＥ級プッシュプル電力増幅回路とすることで、スイ
ッチング素子での損失を２つのスイッチング素子Ｑａ，
Ｑｂで分担させることができ、各スイッチング素子Ｑ
ａ，Ｑｂの損失に伴う温度上昇を抑えることができるた
め、Ｅ級電力増幅回路の高出力化が可能となる。
【０００６】図１０のＥ級プッシュプル電力増幅回路の
理想状態での動作波形を図１２に示す。図１２のよう
に、それぞれのスイッチング素子Ｑａ，Ｑｂに加わる電
圧Ｖａ，Ｖｂが０で且つ電圧Ｖａ，Ｖｂの傾きが０にな
ると同時にそれぞれのスイッチング素子Ｑａ，Ｑｂに電
流Ｉａ，Ｉｂが流れ始めるため、スイッチング素子Ｑ
ａ，Ｑｂがオフからオンに移行するときのスイッチング
損失をほぼ０とすることができ、高周波においても高効
率電力増幅が実現できる。
理想状態での動作波形を図１２に示す。図１２のよう
に、それぞれのスイッチング素子Ｑａ，Ｑｂに加わる電
圧Ｖａ，Ｖｂが０で且つ電圧Ｖａ，Ｖｂの傾きが０にな
ると同時にそれぞれのスイッチング素子Ｑａ，Ｑｂに電
流Ｉａ，Ｉｂが流れ始めるため、スイッチング素子Ｑ
ａ，Ｑｂがオフからオンに移行するときのスイッチング
損失をほぼ０とすることができ、高周波においても高効
率電力増幅が実現できる。
【０００７】
【発明が解決しようとする課題】Ｅ級プッシュプル電力
増幅回路のような共振系を用いた電力増幅回路の設計に
おいては、図１２に示すような理想状態又はそれに近い
状態で動作させることが、高効率電力増幅を実現する上
で重要である。しかし、高周波回路においては、実装上
のプリント基板の銅箔パターンが、インダクタンス又は
キャパシタンスとして働く。このため、図１０のＥ級プ
ッシュプル電力増幅回路を実装すると、銅箔パターンの
インピーダンス等によって、２つのスイッチング素子Ｑ
ａ，Ｑｂの間で図１３に示すように動作状態にずれが生
じてしまうことがある。したがって、２つのスイッチン
グ素子Ｑａ，Ｑｂを同時に図１２に示すような理想状態
又はそれに近い状態で動作させるように調整することが
困難になるという事態が起こりやすい。これにより、図
１０のＥ級プッシュプル電力増幅回路では、図１２に示
すような理想状態のＥ級電力増幅回路が有している電力
増幅効率を得ることは困難であることが多い。
増幅回路のような共振系を用いた電力増幅回路の設計に
おいては、図１２に示すような理想状態又はそれに近い
状態で動作させることが、高効率電力増幅を実現する上
で重要である。しかし、高周波回路においては、実装上
のプリント基板の銅箔パターンが、インダクタンス又は
キャパシタンスとして働く。このため、図１０のＥ級プ
ッシュプル電力増幅回路を実装すると、銅箔パターンの
インピーダンス等によって、２つのスイッチング素子Ｑ
ａ，Ｑｂの間で図１３に示すように動作状態にずれが生
じてしまうことがある。したがって、２つのスイッチン
グ素子Ｑａ，Ｑｂを同時に図１２に示すような理想状態
又はそれに近い状態で動作させるように調整することが
困難になるという事態が起こりやすい。これにより、図
１０のＥ級プッシュプル電力増幅回路では、図１２に示
すような理想状態のＥ級電力増幅回路が有している電力
増幅効率を得ることは困難であることが多い。
【０００８】本発明は上述のような点に鑑みてなされた
ものであり、その目的とするところは、Ｅ級プッシュプ
ル電力増幅回路において、２つのスイッチング素子を理
想状態又はそれに近い状態で動作させることが容易な回
路構成を提供することにある。
ものであり、その目的とするところは、Ｅ級プッシュプ
ル電力増幅回路において、２つのスイッチング素子を理
想状態又はそれに近い状態で動作させることが容易な回
路構成を提供することにある。
【０００９】
【課題を解決するための手段】本発明のＥ級プッシュプ
ル電力増幅回路では、上記の課題を解決するために、図
１に示すように、直流電源７の一方の電極にセンタータ
ップを接続された第１のインダクタＬ１と、各一端を第
１のインダクタＬ１の一端及び他端にそれぞれ接続され
た第２及び第３のインダクタＬ３，Ｌ４と、直流電源７
の他方の電極と第２及び第３のインダクタＬ３，Ｌ４の
各他端の間にそれぞれ接続された第１及び第２のスイッ
チング素子Ｑ１，Ｑ２と、第１及び第２のスイッチング
素子Ｑ１，Ｑ２を交互にオン／オフさせる駆動手段１
ａ，１ｂと、第１及び第２のスイッチング素子Ｑ１，Ｑ
２のそれぞれに並列に接続された第１及び第２のコンデ
ンサＣ１，Ｃ２と、第２及び第３のインダクタＬ３，Ｌ
４にそれぞれ並列に接続されて容量性要素を構成する第
３及び第４のコンデンサＣ３，Ｃ４と、第１のインダク
タＬ１又は第２及び第３のインダクタＬ３，Ｌ４に対称
的に結合された負荷回路を有することを特徴とするもの
である。
ル電力増幅回路では、上記の課題を解決するために、図
１に示すように、直流電源７の一方の電極にセンタータ
ップを接続された第１のインダクタＬ１と、各一端を第
１のインダクタＬ１の一端及び他端にそれぞれ接続され
た第２及び第３のインダクタＬ３，Ｌ４と、直流電源７
の他方の電極と第２及び第３のインダクタＬ３，Ｌ４の
各他端の間にそれぞれ接続された第１及び第２のスイッ
チング素子Ｑ１，Ｑ２と、第１及び第２のスイッチング
素子Ｑ１，Ｑ２を交互にオン／オフさせる駆動手段１
ａ，１ｂと、第１及び第２のスイッチング素子Ｑ１，Ｑ
２のそれぞれに並列に接続された第１及び第２のコンデ
ンサＣ１，Ｃ２と、第２及び第３のインダクタＬ３，Ｌ
４にそれぞれ並列に接続されて容量性要素を構成する第
３及び第４のコンデンサＣ３，Ｃ４と、第１のインダク
タＬ１又は第２及び第３のインダクタＬ３，Ｌ４に対称
的に結合された負荷回路を有することを特徴とするもの
である。
【００１０】
【作用】本発明では、図１に示すように、略対称にＥ級
プッシュプル電力増幅回路を構成したので、プリント基
板に実装するときに、プリント基板の銅箔パターンによ
るインピーダンスを２つのスイッチング素子Ｑ１，Ｑ２
に対して均一にすることができる。また、回路が略対称
的であるため、対応する要素、すなわち、第２及び第３
のインダクタＬ３，Ｌ４、第１及び第２のコンデンサＣ
１，Ｃ２、第３及び第４のコンデンサＣ３，Ｃ４、並び
に第１及び第２のスイッチング素子Ｑ１，Ｑ２をそれぞ
れ略等しい特性とするだけで、回路全体の動作を極めて
対称的とすることができる。したがって、２つのスイッ
チング素子Ｑ１，Ｑ２を同時に図１２に示すような理想
状態又は理想状態に近い状態で動作させることが容易に
できるようになる。なお、図１の回路は図１０の回路と
は異なり、第１のインダクタを通った電流が別の第２及
び第３のインダクタを通して各スイッチング素子に供給
されているが、この回路構成においても、図１０のＥ級
プッシュプル電力増幅回路と同様の原理によってＥ級電
力増幅動作をさせることができ、高効率電力増幅が可能
となる。
プッシュプル電力増幅回路を構成したので、プリント基
板に実装するときに、プリント基板の銅箔パターンによ
るインピーダンスを２つのスイッチング素子Ｑ１，Ｑ２
に対して均一にすることができる。また、回路が略対称
的であるため、対応する要素、すなわち、第２及び第３
のインダクタＬ３，Ｌ４、第１及び第２のコンデンサＣ
１，Ｃ２、第３及び第４のコンデンサＣ３，Ｃ４、並び
に第１及び第２のスイッチング素子Ｑ１，Ｑ２をそれぞ
れ略等しい特性とするだけで、回路全体の動作を極めて
対称的とすることができる。したがって、２つのスイッ
チング素子Ｑ１，Ｑ２を同時に図１２に示すような理想
状態又は理想状態に近い状態で動作させることが容易に
できるようになる。なお、図１の回路は図１０の回路と
は異なり、第１のインダクタを通った電流が別の第２及
び第３のインダクタを通して各スイッチング素子に供給
されているが、この回路構成においても、図１０のＥ級
プッシュプル電力増幅回路と同様の原理によってＥ級電
力増幅動作をさせることができ、高効率電力増幅が可能
となる。
【００１１】
【実施例】図２は本発明の第１実施例の回路図である。
以下、その回路構成について説明する。一対のスイッチ
ング素子Ｑ１，Ｑ２は、パワーＭＯＳＦＥＴで構成され
ており、そのドレイン・ソース間にはコンデンサＣ１，
Ｃ２が並列接続されている。このコンデンサＣ１，Ｃ２
の全部又は一部はパワーＭＯＳＦＥＴの出力容量で共用
又は代用しても良い。各パワーＭＯＳＦＥＴのソースは
接地されて直流電源７の負極に接続されており、ドレイ
ンはそれぞれインダクタＬ３，Ｌ４を介してインダクタ
Ｌ１の両端に接続されている。インダクタＬ１のセンタ
ータップは、直流電源７の正極に接続されている。Ｖｄ
ｄは直流電源７の電圧を表している。インダクタＬ３，
Ｌ４はＥ級動作のために必要な直流電流をスイッチング
素子Ｑ１，Ｑ２に供給している。これらのインダクタＬ
３，Ｌ４には、それぞれコンデンサＣ３，Ｃ４が並列接
続されている。コンデンサＣ３とインダクタＬ３の並列
接続及びコンデンサＣ４とインダクタＬ４の並列接続
は、それぞれＥ級動作のために使用周波数付近において
略等しい容量性インピーダンスを示すように定数設定が
なされており、インダクタＬ１と共に共振回路を構成し
ている。この共振回路は、スイッチング素子Ｑ１，Ｑ２
の動作周波数付近に共振点を有している。スイッチング
素子Ｑ１，Ｑ２は交互にオン・オフされるものであり、
その駆動信号源１ａ，１ｂは、例えば、図８の高周波発
振器１の出力を図１１に示すようなセンタータップ付き
のトランスにより逆位相の２つの信号に変換して得られ
るものである。また、各コンデンサＣ１，Ｃ２も略等し
い容量性インピーダンスを呈するように定数設定がなさ
れており、これにより、回路全体がスイッチング素子Ｑ
１，Ｑ２に関して対称的に構成されている。また、この
回路を実装するプリント基板は、銅箔パターンが略対称
的となるように構成し、高周波的な回路定数が対称的と
なるように設計するものである。
以下、その回路構成について説明する。一対のスイッチ
ング素子Ｑ１，Ｑ２は、パワーＭＯＳＦＥＴで構成され
ており、そのドレイン・ソース間にはコンデンサＣ１，
Ｃ２が並列接続されている。このコンデンサＣ１，Ｃ２
の全部又は一部はパワーＭＯＳＦＥＴの出力容量で共用
又は代用しても良い。各パワーＭＯＳＦＥＴのソースは
接地されて直流電源７の負極に接続されており、ドレイ
ンはそれぞれインダクタＬ３，Ｌ４を介してインダクタ
Ｌ１の両端に接続されている。インダクタＬ１のセンタ
ータップは、直流電源７の正極に接続されている。Ｖｄ
ｄは直流電源７の電圧を表している。インダクタＬ３，
Ｌ４はＥ級動作のために必要な直流電流をスイッチング
素子Ｑ１，Ｑ２に供給している。これらのインダクタＬ
３，Ｌ４には、それぞれコンデンサＣ３，Ｃ４が並列接
続されている。コンデンサＣ３とインダクタＬ３の並列
接続及びコンデンサＣ４とインダクタＬ４の並列接続
は、それぞれＥ級動作のために使用周波数付近において
略等しい容量性インピーダンスを示すように定数設定が
なされており、インダクタＬ１と共に共振回路を構成し
ている。この共振回路は、スイッチング素子Ｑ１，Ｑ２
の動作周波数付近に共振点を有している。スイッチング
素子Ｑ１，Ｑ２は交互にオン・オフされるものであり、
その駆動信号源１ａ，１ｂは、例えば、図８の高周波発
振器１の出力を図１１に示すようなセンタータップ付き
のトランスにより逆位相の２つの信号に変換して得られ
るものである。また、各コンデンサＣ１，Ｃ２も略等し
い容量性インピーダンスを呈するように定数設定がなさ
れており、これにより、回路全体がスイッチング素子Ｑ
１，Ｑ２に関して対称的に構成されている。また、この
回路を実装するプリント基板は、銅箔パターンが略対称
的となるように構成し、高周波的な回路定数が対称的と
なるように設計するものである。
【００１２】図３は本発明の第２実施例の回路図であ
る。本実施例では、インダクタＬ１は出力トランスＴ１
の漏れインダクタンスを用いて構成されている。出力ト
ランスＴ１の２次巻線には負荷Ｒが接続されている。負
荷Ｒの一端は回路のグランドに接続されている。本実施
例のように、出力トランスを用いて高周波出力を取り出
す場合には、取り出した高周波出力の一端を回路のグラ
ンドに接続することができ、同軸ケーブルやコネクタ等
で出力を取り扱いやすくすることができる。一方、図２
の実施例のように、出力トランスを介さずに負荷Ｒをイ
ンダクタＬ１に直接接続した場合には、本発明の効果が
得られる構成のうち、最も部品点数が少なくて済む利点
がある。
る。本実施例では、インダクタＬ１は出力トランスＴ１
の漏れインダクタンスを用いて構成されている。出力ト
ランスＴ１の２次巻線には負荷Ｒが接続されている。負
荷Ｒの一端は回路のグランドに接続されている。本実施
例のように、出力トランスを用いて高周波出力を取り出
す場合には、取り出した高周波出力の一端を回路のグラ
ンドに接続することができ、同軸ケーブルやコネクタ等
で出力を取り扱いやすくすることができる。一方、図２
の実施例のように、出力トランスを介さずに負荷Ｒをイ
ンダクタＬ１に直接接続した場合には、本発明の効果が
得られる構成のうち、最も部品点数が少なくて済む利点
がある。
【００１３】図４は本発明の第３実施例の回路図であ
る。本実施例では、図３に示した第２実施例において、
インダクタＬ１の両端をコンデンサＣ５，Ｃ６により回
路のグランドに接続したものである。各コンデンサＣ
５，Ｃ６の値は略等しく設定されている。インダクタＬ
１とコンデンサＣ５，Ｃ６の合成インピーダンスは、動
作周波数付近において誘導性となり、図３に示したイン
ダクタＬ１と等しくなるように設定されている。この実
施例では、コンデンサＣ５，Ｃ６の直列回路により略２
等分されたインダクタＬ１の中点が回路のグランドに接
続されているために、回路から放射される高周波ノイズ
を減少させることができると共に、高周波に対しても各
素子の端子電圧を安定させることができ、回路全体の動
作を安定させる効果がある。
る。本実施例では、図３に示した第２実施例において、
インダクタＬ１の両端をコンデンサＣ５，Ｃ６により回
路のグランドに接続したものである。各コンデンサＣ
５，Ｃ６の値は略等しく設定されている。インダクタＬ
１とコンデンサＣ５，Ｃ６の合成インピーダンスは、動
作周波数付近において誘導性となり、図３に示したイン
ダクタＬ１と等しくなるように設定されている。この実
施例では、コンデンサＣ５，Ｃ６の直列回路により略２
等分されたインダクタＬ１の中点が回路のグランドに接
続されているために、回路から放射される高周波ノイズ
を減少させることができると共に、高周波に対しても各
素子の端子電圧を安定させることができ、回路全体の動
作を安定させる効果がある。
【００１４】図５は本発明の第４実施例の回路図であ
る。本実施例では、図１に示した基本回路において、イ
ンダクタＬ３の箇所に出力トランスＴ３の１次巻線を接
続し、インダクタＬ４の箇所に出力トランスＴ４の１次
巻線を接続している。出力トランスＴ３とＴ４の２次巻
線は直列に接続されて、負荷Ｒに接続されている。負荷
Ｒの一端は回路のグランドに接続されている。本実施例
では、出力トランスＴ３，Ｔ４の漏れインダクタンスを
インダクタＬ３，Ｌ４として利用しているものである。
各インダクタＬ３，Ｌ４にはコンデンサＣ３，Ｃ４が並
列接続されており、全体として容量性要素を構成してい
るので、出力に対してローパスフィルタを形成し、出力
に現れる電力の高調波成分を減少させる効果がある。ま
た、２つの出力トランスＴ３，Ｔ４を用いて高周波出力
を取り出すことができるため、出力トランスに対する損
失熱設計を簡単にする効果があると共に、Ｅ級プッシュ
プル電力増幅回路において、高効率増幅を実現するため
に重要な共振回路のインダクタンス値調整を簡単にする
効果がある。
る。本実施例では、図１に示した基本回路において、イ
ンダクタＬ３の箇所に出力トランスＴ３の１次巻線を接
続し、インダクタＬ４の箇所に出力トランスＴ４の１次
巻線を接続している。出力トランスＴ３とＴ４の２次巻
線は直列に接続されて、負荷Ｒに接続されている。負荷
Ｒの一端は回路のグランドに接続されている。本実施例
では、出力トランスＴ３，Ｔ４の漏れインダクタンスを
インダクタＬ３，Ｌ４として利用しているものである。
各インダクタＬ３，Ｌ４にはコンデンサＣ３，Ｃ４が並
列接続されており、全体として容量性要素を構成してい
るので、出力に対してローパスフィルタを形成し、出力
に現れる電力の高調波成分を減少させる効果がある。ま
た、２つの出力トランスＴ３，Ｔ４を用いて高周波出力
を取り出すことができるため、出力トランスに対する損
失熱設計を簡単にする効果があると共に、Ｅ級プッシュ
プル電力増幅回路において、高効率増幅を実現するため
に重要な共振回路のインダクタンス値調整を簡単にする
効果がある。
【００１５】図６は本発明の第５実施例の回路図であ
る。本実施例では、図５に示した第４実施例において、
インダクタＬ１の両端をコンデンサＣ５，Ｃ６により回
路のグランドに接続したものである。各コンデンサＣ
５，Ｃ６の値は略等しく設定されている。インダクタＬ
１とコンデンサＣ５，Ｃ６の合成インピーダンスは、動
作周波数付近において誘導性となり、図５に示したイン
ダクタＬ１と等しくなるように設定されている。この実
施例では、コンデンサＣ５，Ｃ６の直列回路により略２
等分されたインダクタＬ１の中点が回路のグランドに接
続されているために、回路から放射される高周波ノイズ
を減少させることができると共に、高周波に対しても各
素子の端子電圧を安定させることができ、回路全体の動
作を安定させる効果がある。
る。本実施例では、図５に示した第４実施例において、
インダクタＬ１の両端をコンデンサＣ５，Ｃ６により回
路のグランドに接続したものである。各コンデンサＣ
５，Ｃ６の値は略等しく設定されている。インダクタＬ
１とコンデンサＣ５，Ｃ６の合成インピーダンスは、動
作周波数付近において誘導性となり、図５に示したイン
ダクタＬ１と等しくなるように設定されている。この実
施例では、コンデンサＣ５，Ｃ６の直列回路により略２
等分されたインダクタＬ１の中点が回路のグランドに接
続されているために、回路から放射される高周波ノイズ
を減少させることができると共に、高周波に対しても各
素子の端子電圧を安定させることができ、回路全体の動
作を安定させる効果がある。
【００１６】以上の実施例では、負荷Ｒは抵抗の記号で
示してきたが、例えば、放電灯のようなものであっても
良い。その一例として、高周波電磁界により放電、発光
する無電極放電灯を負荷とした実施例を図７に示す。図
中、４は無電極放電灯、５は無電極放電灯４の近傍に巻
回された誘導コイル、６は増幅回路と放電灯４のインピ
ーダンスを整合させて、電力を効率良く供給するための
マッチング回路である。なお、以上の各実施例におい
て、各回路の定数は、Ｅ級動作を行うように調整される
ことは言うまでもない。
示してきたが、例えば、放電灯のようなものであっても
良い。その一例として、高周波電磁界により放電、発光
する無電極放電灯を負荷とした実施例を図７に示す。図
中、４は無電極放電灯、５は無電極放電灯４の近傍に巻
回された誘導コイル、６は増幅回路と放電灯４のインピ
ーダンスを整合させて、電力を効率良く供給するための
マッチング回路である。なお、以上の各実施例におい
て、各回路の定数は、Ｅ級動作を行うように調整される
ことは言うまでもない。
【００１７】
【発明の効果】本発明によれば、共振回路を用いたＥ級
プッシュプル電力増幅回路において、直流電源の一方の
電極に第１のインダクタのセンタータップを接続し、第
１のインダクタの一端及び他端にそれぞれ第２及び第３
のインダクタの各一端を接続し、第２及び第３のインダ
クタの各他端と直流電源の他方の電極の間にそれぞれ第
１及び第２のスイッチング素子を接続し、第１及び第２
のスイッチング素子にそれぞれ第１及び第２のコンデン
サを並列的に接続し、第２及び第３のインダクタにそれ
ぞれ第３及び第４のコンデンサを並列的に接続して第１
のインダクタと共に共振回路を構成し、第１及び第２の
スイッチング素子を交互にオン・オフ駆動して、第２及
び第３のインダクタとコンデンサの並列接続又は第１の
インダクタに結合された負荷回路に出力電力を供給する
ようにしたものであるから、第１及び第２のスイッチン
グ素子に対して対称的な回路構成となり、実装時の銅箔
パターンの長さの違いを無くすことができるとともに、
回路間の高周波的な結合も均一にすることができ、した
がって、回路中の対応する要素を略等しく設計するだけ
で、極めて対称的な動作を得ることができ、２つのスイ
ッチング素子を理想状態又はそれに近い状態で動作させ
ることが比較的容易に出来るようになる。
プッシュプル電力増幅回路において、直流電源の一方の
電極に第１のインダクタのセンタータップを接続し、第
１のインダクタの一端及び他端にそれぞれ第２及び第３
のインダクタの各一端を接続し、第２及び第３のインダ
クタの各他端と直流電源の他方の電極の間にそれぞれ第
１及び第２のスイッチング素子を接続し、第１及び第２
のスイッチング素子にそれぞれ第１及び第２のコンデン
サを並列的に接続し、第２及び第３のインダクタにそれ
ぞれ第３及び第４のコンデンサを並列的に接続して第１
のインダクタと共に共振回路を構成し、第１及び第２の
スイッチング素子を交互にオン・オフ駆動して、第２及
び第３のインダクタとコンデンサの並列接続又は第１の
インダクタに結合された負荷回路に出力電力を供給する
ようにしたものであるから、第１及び第２のスイッチン
グ素子に対して対称的な回路構成となり、実装時の銅箔
パターンの長さの違いを無くすことができるとともに、
回路間の高周波的な結合も均一にすることができ、した
がって、回路中の対応する要素を略等しく設計するだけ
で、極めて対称的な動作を得ることができ、２つのスイ
ッチング素子を理想状態又はそれに近い状態で動作させ
ることが比較的容易に出来るようになる。
【００１８】また、負荷回路を第１のインダクタ又は第
２及び第３のインダクタを兼ねる出力トランスの２次巻
線に接続すれば、結合用の出力トランスに対する損失熱
設計を簡単化できると共に、Ｅ級プッシュプル電力増幅
回路において、高効率増幅を実現するために重要な共振
回路のインダクタンス値の調整を簡単化できる効果があ
る。
２及び第３のインダクタを兼ねる出力トランスの２次巻
線に接続すれば、結合用の出力トランスに対する損失熱
設計を簡単化できると共に、Ｅ級プッシュプル電力増幅
回路において、高効率増幅を実現するために重要な共振
回路のインダクタンス値の調整を簡単化できる効果があ
る。
【００１９】また、前記共振回路の中央の第１のインダ
クタを第５及び第６のコンデンサの直列回路により略２
等分して、その中点を回路のグランドに接続すれば、回
路から放射される高周波ノイズを減少させることができ
ると共に、高周波に対しても各素子の端子電圧を安定さ
せることができ、回路全体の動作を安定させる効果があ
る。
クタを第５及び第６のコンデンサの直列回路により略２
等分して、その中点を回路のグランドに接続すれば、回
路から放射される高周波ノイズを減少させることができ
ると共に、高周波に対しても各素子の端子電圧を安定さ
せることができ、回路全体の動作を安定させる効果があ
る。
【００２０】また、スイッチング素子として電界効果ト
ランジスタのように出力容量を有する素子を用いて、そ
の出力容量をそれぞれ第１及び第２のコンデンサの全部
又は一部として用いたり、負荷回路をトランスを介して
接続し、このトランスの漏れインダクタンスを共振回路
の誘導性要素として用いれば、部品点数を少なくできる
という利点がある。
ランジスタのように出力容量を有する素子を用いて、そ
の出力容量をそれぞれ第１及び第２のコンデンサの全部
又は一部として用いたり、負荷回路をトランスを介して
接続し、このトランスの漏れインダクタンスを共振回路
の誘導性要素として用いれば、部品点数を少なくできる
という利点がある。
【図１】本発明の基本構成を示す回路図である。
【図２】本発明の第１実施例の回路図である。
【図３】本発明の第２実施例の回路図である。
【図４】本発明の第３実施例の回路図である。
【図５】本発明の第４実施例の回路図である。
【図６】本発明の第５実施例の回路図である。
【図７】本発明の第６実施例の回路図である。
【図８】第１の従来例の回路図である。
【図９】第１の従来例の動作を示す波形図である。
【図１０】第２の従来例の回路図である。
【図１１】第２の従来例に用いる駆動信号源の回路図で
ある。
ある。
【図１２】第２の従来例の理想状態での動作を示す波形
図である。
図である。
【図１３】第２の従来例の理想状態からずれた状態での
動作を示す波形図である。
動作を示す波形図である。
Ｑ１，Ｑ２ 第１、第２のスイッチング素子 Ｃ１〜Ｃ４ 第１〜第４のコンデンサ Ｌ１ 第１のインダクタ Ｌ３，Ｌ４ 第２、第３のインダクタ ７ 直流電源
───────────────────────────────────────────────────── フロントページの続き (72)発明者 阿南 真一 大阪府門真市大字門真1048番地 松下電工 株式会社内 (72)発明者 熊谷 祐二 大阪府門真市大字門真1048番地 松下電工 株式会社内 (72)発明者 岡本 太志 大阪府門真市大字門真1048番地 松下電工 株式会社内 (72)発明者 西村 広司 大阪府門真市大字門真1048番地 松下電工 株式会社内 (72)発明者 片岡 省三 大阪府門真市大字門真1048番地 松下電工 株式会社内
Claims (9)
- 【請求項１】 直流電源の一方の電極にセンタータッ
プを接続された第１のインダクタと、各一端を第１のイ
ンダクタの一端及び他端にそれぞれ接続された第２及び
第３のインダクタと、直流電源の他方の電極と第２及び
第３のインダクタの各他端の間にそれぞれ接続された第
１及び第２のスイッチング素子と、第１及び第２のスイ
ッチング素子を交互にオン／オフさせる駆動手段と、第
１及び第２のスイッチング素子のそれぞれに並列に接続
された第１及び第２のコンデンサと、第２及び第３のイ
ンダクタにそれぞれ並列に接続されて容量性要素を構成
する第３及び第４のコンデンサと、回路内に対称的に結
合された負荷回路から成ることを特徴とするＥ級プッシ
ュプル電力増幅回路。 - 【請求項２】 負荷回路は第１のインダクタに結合さ
れていることを特徴とする請求項１記載のＥ級プッシュ
プル電力増幅回路。 - 【請求項３】 負荷回路は第２及び第３のインダクタ
に均等に結合されていることを特徴とする請求項１記載
のＥ級プッシュプル電力増幅回路。 - 【請求項４】 第２及び第３のインダクタ、第３及び
第４のインダクタ、第１及び第２のコンデンサ、第３及
び第４のコンデンサ、並びに第１及び第２のスイッチン
グ素子はそれぞれ略等しい特性を有することを特徴とす
る請求項１又は２又は３に記載のＥ級プッシュプル電力
増幅回路。 - 【請求項５】 第１のインダクタに第５及び第６のコ
ンデンサの直列回路を並列接続し、第５のコンデンサと
第６のコンデンサの接続点を直流電源の前記他方の電極
に接続したことを特徴とする請求項１乃至４のいずれか
に記載のＥ級プッシュプル電力増幅回路。 - 【請求項６】 前記第１及び第２のスイッチング素子
は出力容量を有する素子であり、その出力容量をそれぞ
れ第１及び第２のコンデンサの全部又は一部として用い
ることを特徴とする請求項１乃至５のいずれかに記載の
Ｅ級プッシュプル電力増幅回路。 - 【請求項７】 前記出力容量を有する素子は電界効果
トランジスタであることを特徴とする請求項１乃至６の
いずれかに記載のＥ級プッシュプル電力増幅回路。 - 【請求項８】 前記負荷回路はトランスを介して接続
され、前記トランスの漏れインダクタンスを第１のイン
ダクタ又は第２及び第３のインダクタとして用いること
を特徴とする請求項１乃至７のいずれかに記載のＥ級プ
ッシュプル電力増幅回路。 - 【請求項９】 前記負荷回路は、無電極放電灯と、無電
極放電灯の近傍に巻回された誘導コイルと、インピーダ
ンスを整合させて電力を効率良く供給するためのマッチ
ング回路とから構成されていることを特徴とする請求項
１乃至８のいずれかに記載のＥ級プッシュプル電力増幅
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6007250A JP2831257B2 (ja) | 1994-01-26 | 1994-01-26 | Ｅ級プッシュプル電力増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6007250A JP2831257B2 (ja) | 1994-01-26 | 1994-01-26 | Ｅ級プッシュプル電力増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07212145A true JPH07212145A (ja) | 1995-08-11 |
| JP2831257B2 JP2831257B2 (ja) | 1998-12-02 |
Family
ID=11660785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6007250A Expired - Fee Related JP2831257B2 (ja) | 1994-01-26 | 1994-01-26 | Ｅ級プッシュプル電力増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2831257B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004520730A (ja) * | 2000-10-10 | 2004-07-08 | カリフォルニア・インスティテュート・オブ・テクノロジー | Ｅ／ｆ級スイッチング電力増幅器 |
| JP2004526339A (ja) * | 2000-09-12 | 2004-08-26 | シリコン・ラボラトリーズ・インコーポレーテツド | 電力増幅回路およびその方法 |
| EP3813254B1 (de) * | 2019-10-22 | 2023-08-23 | Avantgarde Acoustic | Verstärkerschaltung mit variabler stromquelle |
-
1994
- 1994-01-26 JP JP6007250A patent/JP2831257B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004526339A (ja) * | 2000-09-12 | 2004-08-26 | シリコン・ラボラトリーズ・インコーポレーテツド | 電力増幅回路およびその方法 |
| JP2004520730A (ja) * | 2000-10-10 | 2004-07-08 | カリフォルニア・インスティテュート・オブ・テクノロジー | Ｅ／ｆ級スイッチング電力増幅器 |
| EP3813254B1 (de) * | 2019-10-22 | 2023-08-23 | Avantgarde Acoustic | Verstärkerschaltung mit variabler stromquelle |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2831257B2 (ja) | 1998-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5822201A (en) | Double-ended inverter with boost transformer having output side impedance element | |
| US7214934B2 (en) | Radio frequency power generator | |
| US20080013350A1 (en) | Planar transformer power supply | |
| US7142440B2 (en) | Ripple-current reduction for transformers | |
| US6194840B1 (en) | Self-oscillating resonant converter with passive filter regulator | |
| WO2001065893A3 (en) | Electronic ballast | |
| US5675491A (en) | Self-exciting push-pull inverter having reduced dielectric strength requirements | |
| JP2831252B2 (ja) | Ｅ級プッシュプル電力増幅回路 | |
| US7388334B2 (en) | High frequency electronic ballast with sine wave oscillator | |
| US6107753A (en) | Radio frequency electronic ballast with integrated power factor correction stage | |
| US20050077842A1 (en) | Circuit arrangement for operation of one or more lamps | |
| JP3460276B2 (ja) | Ｅ級プッシュプル電力増幅回路 | |
| JP3248919B2 (ja) | ランプ点灯用回路配置 | |
| JP2831257B2 (ja) | Ｅ級プッシュプル電力増幅回路 | |
| US7309963B2 (en) | Smoothing circuit for improving EMC | |
| JP3355734B2 (ja) | Ｅ級プッシュプル電力増幅回路 | |
| US6861811B2 (en) | Half bridge with constant amplitude drive signal | |
| JPH0745375A (ja) | 放電灯点灯装置及びこれを用いた照明装置 | |
| JP2004206937A (ja) | 高周波発振器 | |
| JPH05121182A (ja) | 放電灯点灯装置 | |
| WO2006043248A1 (en) | Resonant ignitor circuit for lamp with a variable output capacitance ballast | |
| JPH0328038B2 (ja) | ||
| JPH11275863A (ja) | スイッチング電源装置 | |
| JP3487113B2 (ja) | 電源装置 | |
| EP1228672B1 (en) | A power oscillator for driving a discharge lamp |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |