JP2831252B2 - Ｅ級プッシュプル電力増幅回路 - Google Patents
Ｅ級プッシュプル電力増幅回路Info
- Publication number
- JP2831252B2 JP2831252B2 JP5313862A JP31386293A JP2831252B2 JP 2831252 B2 JP2831252 B2 JP 2831252B2 JP 5313862 A JP5313862 A JP 5313862A JP 31386293 A JP31386293 A JP 31386293A JP 2831252 B2 JP2831252 B2 JP 2831252B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- class
- power amplifier
- push
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明はＥ級プッシュプル電力増
幅回路に関するものであり、例えば、無電極放電灯の点
灯装置の高効率高周波電力増幅器として利用されるもの
である。
幅回路に関するものであり、例えば、無電極放電灯の点
灯装置の高効率高周波電力増幅器として利用されるもの
である。
【０００２】
【従来の技術】従来のＥ級シングル・エンデッド電力増
幅回路を図１５に示す。図中、１は高周波発振器、２は
Ｅ級電力増幅回路、３は負荷を表す。Ｅ級電力増幅回路
２は、直流電源７に直列接続されたスイッチング素子Ｑ
ａと、直流電源７からの入力電流を略一定にするための
インダクタＬａと、スイッチング素子Ｑａに並列接続さ
れたコンデンサＣａと、動作周波数付近に共振点を持つ
共振用コイルＬと共振用コンデンサＣの直列回路から成
っている。ここで、スイッチング素子Ｑａに並列接続さ
れたコンデンサＣａはスイッチング素子Ｑａの出力容量
で代用あるいは一部を共用しても良い。
幅回路を図１５に示す。図中、１は高周波発振器、２は
Ｅ級電力増幅回路、３は負荷を表す。Ｅ級電力増幅回路
２は、直流電源７に直列接続されたスイッチング素子Ｑ
ａと、直流電源７からの入力電流を略一定にするための
インダクタＬａと、スイッチング素子Ｑａに並列接続さ
れたコンデンサＣａと、動作周波数付近に共振点を持つ
共振用コイルＬと共振用コンデンサＣの直列回路から成
っている。ここで、スイッチング素子Ｑａに並列接続さ
れたコンデンサＣａはスイッチング素子Ｑａの出力容量
で代用あるいは一部を共用しても良い。
【０００３】理想的なＥ級動作をした場合のスイッチン
グ素子Ｑａの両端電圧Ｖａと、スイッチング素子Ｑａに
流れる電流Ｉａの波形を図１６に示す。Ｅ級動作の特徴
は、電圧Ｖａの値及び傾きが０になると同時に電流Ｉａ
が流れ出すため、スイッチング素子Ｑａがオフからオン
に移行するときのスイッチング損失がほぼ０となる点で
ある。このため、Ｅ級電力増幅回路を用いると、高周波
においても高効率の電力増幅が実現できる。
グ素子Ｑａの両端電圧Ｖａと、スイッチング素子Ｑａに
流れる電流Ｉａの波形を図１６に示す。Ｅ級動作の特徴
は、電圧Ｖａの値及び傾きが０になると同時に電流Ｉａ
が流れ出すため、スイッチング素子Ｑａがオフからオン
に移行するときのスイッチング損失がほぼ０となる点で
ある。このため、Ｅ級電力増幅回路を用いると、高周波
においても高効率の電力増幅が実現できる。
【０００４】図１５のＥ級シングル・エンデッド電力増
幅回路を高出力化すると、スイッチング素子Ｑａにおけ
る損失も高出力化に伴って増大し、発生する熱によりス
イッチング素子Ｑａの温度が上昇する。このスイッチン
グ素子Ｑａの温度上昇のために、図１５のＥ級シングル
・エンデッド電力増幅回路では、高出力化が制限される
ことがある。
幅回路を高出力化すると、スイッチング素子Ｑａにおけ
る損失も高出力化に伴って増大し、発生する熱によりス
イッチング素子Ｑａの温度が上昇する。このスイッチン
グ素子Ｑａの温度上昇のために、図１５のＥ級シングル
・エンデッド電力増幅回路では、高出力化が制限される
ことがある。
【０００５】そこで、図１５のＥ級シングル・エンデッ
ド電力増幅回路をもとに、図１７に示すように、２つの
スイッチング素子Ｑａ，Ｑｂを用いたＥ級プッシュプル
電力増幅回路が考案されている。この回路では、スイッ
チング素子ＱａとコンデンサＣａの並列回路にインダク
タＬａを直列接続した回路と、スイッチング素子Ｑｂと
コンデンサＣｂの並列回路にインダクタＬｂを直列接続
した回路を直流電源７に対して並列的に接続している。
インダクタＬａ，Ｌｂの各一端は直流電源７の一方の電
極に接続されており、インダクタＬａ，Ｌｂの各他端の
間には、動作周波数付近に共振点を持つ共振用コイルＬ
と共振用コンデンサＣの直列回路が接続されている。共
振用コイルＬは出力トランスＴの漏れインダクタンスを
用いている。出力トランスＴの２次巻線には負荷Ｒが接
続されている。スイッチング素子Ｑａ，Ｑｂは交互にオ
ン・オフされるものであり、その駆動信号源１ａ，１ｂ
は、例えば、図１５の高周波発振器１の出力を図１８に
示すようなセンタータップ付きのトランスにより逆位相
の２つの信号に変換して得られるものである。図１７の
ようなＥ級プッシュプル電力増幅回路とすることで、ス
イッチング素子での損失を２つのスイッチング素子Ｑ
ａ，Ｑｂで分担させることができ、各スイッチング素子
Ｑａ，Ｑｂの損失に伴う温度上昇を抑えることができる
ため、Ｅ級電力増幅回路の高出力化が可能となる。
ド電力増幅回路をもとに、図１７に示すように、２つの
スイッチング素子Ｑａ，Ｑｂを用いたＥ級プッシュプル
電力増幅回路が考案されている。この回路では、スイッ
チング素子ＱａとコンデンサＣａの並列回路にインダク
タＬａを直列接続した回路と、スイッチング素子Ｑｂと
コンデンサＣｂの並列回路にインダクタＬｂを直列接続
した回路を直流電源７に対して並列的に接続している。
インダクタＬａ，Ｌｂの各一端は直流電源７の一方の電
極に接続されており、インダクタＬａ，Ｌｂの各他端の
間には、動作周波数付近に共振点を持つ共振用コイルＬ
と共振用コンデンサＣの直列回路が接続されている。共
振用コイルＬは出力トランスＴの漏れインダクタンスを
用いている。出力トランスＴの２次巻線には負荷Ｒが接
続されている。スイッチング素子Ｑａ，Ｑｂは交互にオ
ン・オフされるものであり、その駆動信号源１ａ，１ｂ
は、例えば、図１５の高周波発振器１の出力を図１８に
示すようなセンタータップ付きのトランスにより逆位相
の２つの信号に変換して得られるものである。図１７の
ようなＥ級プッシュプル電力増幅回路とすることで、ス
イッチング素子での損失を２つのスイッチング素子Ｑ
ａ，Ｑｂで分担させることができ、各スイッチング素子
Ｑａ，Ｑｂの損失に伴う温度上昇を抑えることができる
ため、Ｅ級電力増幅回路の高出力化が可能となる。
【０００６】図１７のＥ級プッシュプル電力増幅回路の
理想状態での動作波形を図１９に示す。図１９のよう
に、それぞれのスイッチング素子Ｑａ，Ｑｂに加わる電
圧Ｖａ，Ｖｂが０で且つ電圧Ｖａ，Ｖｂの傾きが０にな
ると同時にそれぞれのスイッチング素子Ｑａ，Ｑｂに電
流Ｉａ，Ｉｂが流れ始めるため、スイッチング素子Ｑ
ａ，Ｑｂがオフからオンに移行するときのスイッチング
損失をほぼ０とすることができ、高周波においても高効
率電力増幅が実現できる。
理想状態での動作波形を図１９に示す。図１９のよう
に、それぞれのスイッチング素子Ｑａ，Ｑｂに加わる電
圧Ｖａ，Ｖｂが０で且つ電圧Ｖａ，Ｖｂの傾きが０にな
ると同時にそれぞれのスイッチング素子Ｑａ，Ｑｂに電
流Ｉａ，Ｉｂが流れ始めるため、スイッチング素子Ｑ
ａ，Ｑｂがオフからオンに移行するときのスイッチング
損失をほぼ０とすることができ、高周波においても高効
率電力増幅が実現できる。
【０００７】
【発明が解決しようとする課題】Ｅ級プッシュプル電力
増幅回路のような共振系を用いた電力増幅回路の設計に
おいては、図１９に示すような理想状態又はそれに近い
状態で動作させることが、高効率電力増幅を実現する上
で重要である。しかし、高周波回路においては、実装上
のプリント基板の銅箔パターンが、インダクタンス又は
キャパシタンスとして働く。このため、図１７のＥ級プ
ッシュプル電力増幅回路を実装すると、銅箔パターンの
インピーダンス等によって、２つのスイッチング素子Ｑ
ａ，Ｑｂの間で図２０に示すように動作状態にずれが生
じてしまうことがある。したがって、２つのスイッチン
グ素子Ｑａ，Ｑｂを同時に図１９に示すような理想状態
又はそれに近い状態で動作させるように調整することが
困難になるという事態が起こりやすい。これにより、図
１７のＥ級プッシュプル電力増幅回路では、図１９に示
すような理想状態のＥ級電力増幅回路が有している電力
増幅効率を得ることは困難であることが多い。
増幅回路のような共振系を用いた電力増幅回路の設計に
おいては、図１９に示すような理想状態又はそれに近い
状態で動作させることが、高効率電力増幅を実現する上
で重要である。しかし、高周波回路においては、実装上
のプリント基板の銅箔パターンが、インダクタンス又は
キャパシタンスとして働く。このため、図１７のＥ級プ
ッシュプル電力増幅回路を実装すると、銅箔パターンの
インピーダンス等によって、２つのスイッチング素子Ｑ
ａ，Ｑｂの間で図２０に示すように動作状態にずれが生
じてしまうことがある。したがって、２つのスイッチン
グ素子Ｑａ，Ｑｂを同時に図１９に示すような理想状態
又はそれに近い状態で動作させるように調整することが
困難になるという事態が起こりやすい。これにより、図
１７のＥ級プッシュプル電力増幅回路では、図１９に示
すような理想状態のＥ級電力増幅回路が有している電力
増幅効率を得ることは困難であることが多い。
【０００８】本発明は上述のような点に鑑みてなされた
ものであり、その目的とするところは、Ｅ級プッシュプ
ル電力増幅回路において、２つのスイッチング素子を理
想状態又はそれに近い状態で動作させることが容易な回
路構成を提供することにある。
ものであり、その目的とするところは、Ｅ級プッシュプ
ル電力増幅回路において、２つのスイッチング素子を理
想状態又はそれに近い状態で動作させることが容易な回
路構成を提供することにある。
【０００９】
【課題を解決するための手段】本発明のＥ級プッシュプ
ル電力増幅回路では、上記の課題を解決するために、図
１に示すように、直流電源７の一方の電極に各一端を接
続された第１及び第２のインダクタＬａ，Ｌｂと、直流
電源７の他方の電極と第１及び第２のインダクタＬａ，
Ｌｂの各他端の間にそれぞれ接続された第１及び第２の
スイッチング素子Ｑａ，Ｑｂと、第１及び第２のスイッ
チング素子Ｑａ，Ｑｂを交互にオン／オフさせる駆動手
段１ａ，１ｂと、第１及び第２のスイッチング素子Ｑ
ａ，Ｑｂのそれぞれに並列に接続された第１及び第２の
コンデンサＣａ，Ｃｂと、第１及び第２のインダクタＬ
ａ，Ｌｂの前記各他端の間に接続された共振回路と、前
記共振回路を構成する要素のいずれかに並列的に接続さ
れた負荷回路から成るＥ級プッシュプル電力増幅回路に
おいて、前記共振回路は直列に接続された順に第１、第
２、第３の３要素Ｚ１，Ｚ２，Ｚ３から成り、両端の第
１及び第３の要素Ｚ１，Ｚ３は略等しいインピーダンス
を有することを特徴とするものである。ここで、第１及
び第３の要素Ｚ１，Ｚ３が容量性インピーダンスのとき
は、第２の要素Ｚ２は誘導性インピーダンスとし、第１
及び第３の要素Ｚ１，Ｚ３が誘導性インピーダンスのと
きは、第２の要素Ｚ２は容量性インピーダンスとなるよ
うにする。ただし、この容量性要素や誘導性要素は、各
々の内部インピーダンスが使用周波数付近において、容
量性・誘導性を有していれば良く、内部構成は限定しな
い。
ル電力増幅回路では、上記の課題を解決するために、図
１に示すように、直流電源７の一方の電極に各一端を接
続された第１及び第２のインダクタＬａ，Ｌｂと、直流
電源７の他方の電極と第１及び第２のインダクタＬａ，
Ｌｂの各他端の間にそれぞれ接続された第１及び第２の
スイッチング素子Ｑａ，Ｑｂと、第１及び第２のスイッ
チング素子Ｑａ，Ｑｂを交互にオン／オフさせる駆動手
段１ａ，１ｂと、第１及び第２のスイッチング素子Ｑ
ａ，Ｑｂのそれぞれに並列に接続された第１及び第２の
コンデンサＣａ，Ｃｂと、第１及び第２のインダクタＬ
ａ，Ｌｂの前記各他端の間に接続された共振回路と、前
記共振回路を構成する要素のいずれかに並列的に接続さ
れた負荷回路から成るＥ級プッシュプル電力増幅回路に
おいて、前記共振回路は直列に接続された順に第１、第
２、第３の３要素Ｚ１，Ｚ２，Ｚ３から成り、両端の第
１及び第３の要素Ｚ１，Ｚ３は略等しいインピーダンス
を有することを特徴とするものである。ここで、第１及
び第３の要素Ｚ１，Ｚ３が容量性インピーダンスのとき
は、第２の要素Ｚ２は誘導性インピーダンスとし、第１
及び第３の要素Ｚ１，Ｚ３が誘導性インピーダンスのと
きは、第２の要素Ｚ２は容量性インピーダンスとなるよ
うにする。ただし、この容量性要素や誘導性要素は、各
々の内部インピーダンスが使用周波数付近において、容
量性・誘導性を有していれば良く、内部構成は限定しな
い。
【００１０】
【作用】従来のＥ級シングル・エンデッド電力増幅回路
では、図１７に示すコンデンサＣとインダクタＬの２要
素で構成していた共振回路を、本発明のＥ級プッシュプ
ル電力増幅回路では、図１に示すように、直列接続され
た第１、第２、第３の３要素Ｚ１，Ｚ２，Ｚ３で構成
し、両側の第１及び第３の要素Ｚ１，Ｚ３のインピーダ
ンスは略等しくし、且つ、第１及び第３の要素Ｚ１，Ｚ
３と第２の要素Ｚ２の一方が容量性のときに他方は誘導
性とすることにより、略対称にＥ級プッシュプル電力増
幅回路を構成・実装することができ、２つのスイッチン
グ素子Ｑａ，Ｑｂを同時に図１９に示すような理想状態
又は理想状態に近い状態で動作させることが容易にでき
るようになる。
では、図１７に示すコンデンサＣとインダクタＬの２要
素で構成していた共振回路を、本発明のＥ級プッシュプ
ル電力増幅回路では、図１に示すように、直列接続され
た第１、第２、第３の３要素Ｚ１，Ｚ２，Ｚ３で構成
し、両側の第１及び第３の要素Ｚ１，Ｚ３のインピーダ
ンスは略等しくし、且つ、第１及び第３の要素Ｚ１，Ｚ
３と第２の要素Ｚ２の一方が容量性のときに他方は誘導
性とすることにより、略対称にＥ級プッシュプル電力増
幅回路を構成・実装することができ、２つのスイッチン
グ素子Ｑａ，Ｑｂを同時に図１９に示すような理想状態
又は理想状態に近い状態で動作させることが容易にでき
るようになる。
【００１１】
【実施例】図２は本発明の第１実施例の回路図である。
以下、その回路構成について説明する。一対のスイッチ
ング素子Ｑａ，Ｑｂは、パワーＭＯＳＦＥＴで構成され
ており、そのドレイン・ソース間にはコンデンサＣａ，
Ｃｂが並列接続されている。このコンデンサＣａ，Ｃｂ
の全部又は一部はパワーＭＯＳＦＥＴの出力容量で共用
又は代用しても良い。各パワーＭＯＳＦＥＴのソースは
接地されて直流電源７の負極に接続されており、ドレイ
ンはインダクタＬａ，Ｌｂを介して直流電源７の正極に
接続されている。Ｖｄｄは直流電源７の電圧を意味して
いる。各パワーＭＯＳＦＥＴのドレイン間には、コンデ
ンサＣ１とインダクタＬ２とコンデンサＣ３を順に直列
接続して成る共振回路が接続されている。両側のコンデ
ンサＣ１，Ｃ３の容量は略等しく、中央のインダクタＬ
２には負荷Ｒが並列接続されている。この共振回路は、
スイッチング素子Ｑａ，Ｑｂの動作周波数付近に共振点
を有している。スイッチング素子Ｑａ，Ｑｂは交互にオ
ン・オフされるものであり、その駆動信号源１ａ，１ｂ
は、例えば、図１５の高周波発振器１の出力を図１８に
示すようなセンタータップ付きのトランスにより逆位相
の２つの信号に変換して得られるものである。また、各
インダクタＬａ，Ｌｂは略等しい誘導性インピーダンス
を呈し、各コンデンサＣａ，Ｃｂも略等しい容量性イン
ピーダンスを呈する。これにより、回路全体がスイッチ
ング素子Ｑａ，Ｑｂに関して対称的に構成されている。
また、この回路を実装するプリント基板は、銅箔パター
ンが略対称的となるように構成し、高周波的な回路定数
が対称的となるように設計するものである。この回路は
本発明の効果が得られる構成のうち、もっとも部品点数
が少なくても済む利点がある。
以下、その回路構成について説明する。一対のスイッチ
ング素子Ｑａ，Ｑｂは、パワーＭＯＳＦＥＴで構成され
ており、そのドレイン・ソース間にはコンデンサＣａ，
Ｃｂが並列接続されている。このコンデンサＣａ，Ｃｂ
の全部又は一部はパワーＭＯＳＦＥＴの出力容量で共用
又は代用しても良い。各パワーＭＯＳＦＥＴのソースは
接地されて直流電源７の負極に接続されており、ドレイ
ンはインダクタＬａ，Ｌｂを介して直流電源７の正極に
接続されている。Ｖｄｄは直流電源７の電圧を意味して
いる。各パワーＭＯＳＦＥＴのドレイン間には、コンデ
ンサＣ１とインダクタＬ２とコンデンサＣ３を順に直列
接続して成る共振回路が接続されている。両側のコンデ
ンサＣ１，Ｃ３の容量は略等しく、中央のインダクタＬ
２には負荷Ｒが並列接続されている。この共振回路は、
スイッチング素子Ｑａ，Ｑｂの動作周波数付近に共振点
を有している。スイッチング素子Ｑａ，Ｑｂは交互にオ
ン・オフされるものであり、その駆動信号源１ａ，１ｂ
は、例えば、図１５の高周波発振器１の出力を図１８に
示すようなセンタータップ付きのトランスにより逆位相
の２つの信号に変換して得られるものである。また、各
インダクタＬａ，Ｌｂは略等しい誘導性インピーダンス
を呈し、各コンデンサＣａ，Ｃｂも略等しい容量性イン
ピーダンスを呈する。これにより、回路全体がスイッチ
ング素子Ｑａ，Ｑｂに関して対称的に構成されている。
また、この回路を実装するプリント基板は、銅箔パター
ンが略対称的となるように構成し、高周波的な回路定数
が対称的となるように設計するものである。この回路は
本発明の効果が得られる構成のうち、もっとも部品点数
が少なくても済む利点がある。
【００１２】図３は本発明の第２実施例の回路図であ
る。本実施例では、図２に示した第１実施例において、
インダクタＬ２の箇所に出力トランスＴの１次巻線を接
続し、その２次巻線に負荷Ｒを接続したものである。負
荷Ｒの一端は回路のグランドに接続されている。この実
施例では、出力トランスＴの漏れインダクタンスをイン
ダクタＬ２として利用して、誘導性インピーダンスを呈
する第２の要素としている。また、コンデンサＣ１，Ｃ
３は略等しい容量性インピーダンスを有する第１及び第
３の要素を構成している。この実施例では、図２に示し
た第１実施例と比較すると、出力トランスＴを用いて高
周波出力を取り出しているので、取り出した高周波出力
の一端を回路のグランドに接続することができ、同軸ケ
ーブルやコネクタ等で出力を取り扱いやすくすることが
できる。
る。本実施例では、図２に示した第１実施例において、
インダクタＬ２の箇所に出力トランスＴの１次巻線を接
続し、その２次巻線に負荷Ｒを接続したものである。負
荷Ｒの一端は回路のグランドに接続されている。この実
施例では、出力トランスＴの漏れインダクタンスをイン
ダクタＬ２として利用して、誘導性インピーダンスを呈
する第２の要素としている。また、コンデンサＣ１，Ｃ
３は略等しい容量性インピーダンスを有する第１及び第
３の要素を構成している。この実施例では、図２に示し
た第１実施例と比較すると、出力トランスＴを用いて高
周波出力を取り出しているので、取り出した高周波出力
の一端を回路のグランドに接続することができ、同軸ケ
ーブルやコネクタ等で出力を取り扱いやすくすることが
できる。
【００１３】図４は本発明の第３実施例の回路図であ
る。本実施例では、図３に示した第２実施例において、
出力トランスＴの１次巻線を略２等分して、そのセンタ
ータップを回路のグランドに接続したものである。略２
等分された１次巻線の漏れインダクタンスＬ２ａ，Ｌ２
ｂを合成すると、図３に示した第２実施例のインダクタ
Ｌ２と等しくなる。本実施例では、図３に示した第２実
施例と比較すると、略２等分されたインダクタＬ２の中
点が回路のグランドに接続されているために、回路から
放射される高周波ノイズを減少させることができると共
に、高周波に対しても各素子の端子電圧を安定させるこ
とができ、回路全体の動作を安定させる効果がある。
る。本実施例では、図３に示した第２実施例において、
出力トランスＴの１次巻線を略２等分して、そのセンタ
ータップを回路のグランドに接続したものである。略２
等分された１次巻線の漏れインダクタンスＬ２ａ，Ｌ２
ｂを合成すると、図３に示した第２実施例のインダクタ
Ｌ２と等しくなる。本実施例では、図３に示した第２実
施例と比較すると、略２等分されたインダクタＬ２の中
点が回路のグランドに接続されているために、回路から
放射される高周波ノイズを減少させることができると共
に、高周波に対しても各素子の端子電圧を安定させるこ
とができ、回路全体の動作を安定させる効果がある。
【００１４】図５は本発明の第４実施例の回路図であ
る。本実施例では、出力トランスＴ１の１次巻線、コン
デンサＣ２、出力トランスＴ３の１次巻線を順に直列接
続して共振回路を構成している。出力トランスＴ１とＴ
３の２次巻線は直列に接続されて、負荷Ｒに接続されて
いる。負荷Ｒの一端は回路のグランドに接続されてい
る。出力トランスＴ１，Ｔ３の漏れインダクタンスはイ
ンダクタＬ１，Ｌ３として利用して、誘導性インピーダ
ンスを呈する第１、第３の要素としている。本実施例で
は、２つの出力トランスＴ１，Ｔ３を用いて高周波出力
を取り出すことができるため、出力トランスに対する損
失熱設計を簡単にする効果があると共に、Ｅ級プッシュ
プル電力増幅回路において、高効率増幅を実現するため
に重要な共振回路のインダクタンス値調整を簡単にする
効果がある。
る。本実施例では、出力トランスＴ１の１次巻線、コン
デンサＣ２、出力トランスＴ３の１次巻線を順に直列接
続して共振回路を構成している。出力トランスＴ１とＴ
３の２次巻線は直列に接続されて、負荷Ｒに接続されて
いる。負荷Ｒの一端は回路のグランドに接続されてい
る。出力トランスＴ１，Ｔ３の漏れインダクタンスはイ
ンダクタＬ１，Ｌ３として利用して、誘導性インピーダ
ンスを呈する第１、第３の要素としている。本実施例で
は、２つの出力トランスＴ１，Ｔ３を用いて高周波出力
を取り出すことができるため、出力トランスに対する損
失熱設計を簡単にする効果があると共に、Ｅ級プッシュ
プル電力増幅回路において、高効率増幅を実現するため
に重要な共振回路のインダクタンス値調整を簡単にする
効果がある。
【００１５】図６は本発明の第５実施例の回路図であ
る。本実施例では、図５に示した第４実施例において、
中央の第２要素としてのコンデンサＣ２を略２等分し
て、２つのコンデンサＣ２ａ，Ｃ２ｂの直列回路で構成
し、コンデンサＣ２ａ，Ｃ２ｂの接続点を回路のグラン
ドに接続したものである。略２等分されたコンデンサＣ
２ａ，Ｃ２ｂを合成すると、図５に示した第４実施例の
コンデンサＣ２と等しくなる。本実施例では、図５に示
した第４実施例と比較すると、略２等分されたコンデン
サＣ２の中点が回路のグランドに接続されているため
に、回路から放射される高周波ノイズを減少させること
ができると共に、高周波に対しても各素子の端子電圧を
安定させることができ、回路全体の動作を安定させる効
果がある。
る。本実施例では、図５に示した第４実施例において、
中央の第２要素としてのコンデンサＣ２を略２等分し
て、２つのコンデンサＣ２ａ，Ｃ２ｂの直列回路で構成
し、コンデンサＣ２ａ，Ｃ２ｂの接続点を回路のグラン
ドに接続したものである。略２等分されたコンデンサＣ
２ａ，Ｃ２ｂを合成すると、図５に示した第４実施例の
コンデンサＣ２と等しくなる。本実施例では、図５に示
した第４実施例と比較すると、略２等分されたコンデン
サＣ２の中点が回路のグランドに接続されているため
に、回路から放射される高周波ノイズを減少させること
ができると共に、高周波に対しても各素子の端子電圧を
安定させることができ、回路全体の動作を安定させる効
果がある。
【００１６】図７は本発明の第６実施例の回路図であ
る。本実施例では、一対のスイッチング素子Ｑａ，Ｑｂ
を構成するＭＯＳＦＥＴのドレイン間に、インダクタＬ
１とコンデンサＣ２とインダクタＬ３を順に直列接続し
て成る共振回路が接続されている。中央のコンデンサＣ
２の両端には、出力トランスＴ２の１次巻線が接続され
ている。出力トランスＴ２の２次巻線には負荷Ｒが接続
されている。負荷Ｒの一端は回路のグランドに接続され
ている。出力トランスＴ２の漏れインダクタンスとコン
デンサＣ２の合成インピーダンスは、第２の要素を構成
しており、動作周波数付近において容量性となるように
回路定数を設定している。この回路では、コンデンサＣ
２から高周波出力を取り出しているため、インダクタＬ
１、コンデンサＣ２、インダクタＬ３によってローパス
フィルタが形成され、出力に現れる電力の高調波成分を
減少させる効果がある。また、出力トランスＴ２の２次
側回路が無負荷状態になり、１次側回路からみたインピ
ーダンスが短絡状態になっても、漏れインダクタンスに
よって共振回路を流れる電流が制限され、スイッチング
素子Ｑａ，Ｑｂが大電流によって破壊されることを防ぐ
効果がある。
る。本実施例では、一対のスイッチング素子Ｑａ，Ｑｂ
を構成するＭＯＳＦＥＴのドレイン間に、インダクタＬ
１とコンデンサＣ２とインダクタＬ３を順に直列接続し
て成る共振回路が接続されている。中央のコンデンサＣ
２の両端には、出力トランスＴ２の１次巻線が接続され
ている。出力トランスＴ２の２次巻線には負荷Ｒが接続
されている。負荷Ｒの一端は回路のグランドに接続され
ている。出力トランスＴ２の漏れインダクタンスとコン
デンサＣ２の合成インピーダンスは、第２の要素を構成
しており、動作周波数付近において容量性となるように
回路定数を設定している。この回路では、コンデンサＣ
２から高周波出力を取り出しているため、インダクタＬ
１、コンデンサＣ２、インダクタＬ３によってローパス
フィルタが形成され、出力に現れる電力の高調波成分を
減少させる効果がある。また、出力トランスＴ２の２次
側回路が無負荷状態になり、１次側回路からみたインピ
ーダンスが短絡状態になっても、漏れインダクタンスに
よって共振回路を流れる電流が制限され、スイッチング
素子Ｑａ，Ｑｂが大電流によって破壊されることを防ぐ
効果がある。
【００１７】図８は本発明の第７実施例の回路図であ
る。本実施例では、図７に示した第６実施例において、
中央の第２要素としてのコンデンサＣ２を略２等分し
て、２つのコンデンサＣ２ａ，Ｃ２ｂの直列回路で構成
し、コンデンサＣ２ａ，Ｃ２ｂの接続点を回路のグラン
ドに接続したものである。略２等分されたコンデンサＣ
２ａ，Ｃ２ｂを合成すると、図７に示した第６実施例の
コンデンサＣ２と等しくなる。出力トランスＴ２の１次
巻線には、漏れインダクタンスによるインダクタＬ２が
存在するが、コンデンサＣ２ａ，Ｃ２ｂと合成したイン
ピーダンスは、動作周波数付近において容量性となるよ
うに回路定数を設定している。本実施例では、図７に示
した第６実施例と比較すると、略２等分されたコンデン
サＣ２の中点が回路のグランドに接続されているため
に、高周波成分はコンデンサＣ２を通って回路グランド
に接続されるため、前記のローパスフィルタとしての効
果が増大し、高調波抑制効果が増すと共に、回路から放
射される高周波ノイズを減少させることができ、且つ、
高周波に対しても各素子の端子電圧を安定させることが
でき、回路全体の動作を安定させる効果がある。
る。本実施例では、図７に示した第６実施例において、
中央の第２要素としてのコンデンサＣ２を略２等分し
て、２つのコンデンサＣ２ａ，Ｃ２ｂの直列回路で構成
し、コンデンサＣ２ａ，Ｃ２ｂの接続点を回路のグラン
ドに接続したものである。略２等分されたコンデンサＣ
２ａ，Ｃ２ｂを合成すると、図７に示した第６実施例の
コンデンサＣ２と等しくなる。出力トランスＴ２の１次
巻線には、漏れインダクタンスによるインダクタＬ２が
存在するが、コンデンサＣ２ａ，Ｃ２ｂと合成したイン
ピーダンスは、動作周波数付近において容量性となるよ
うに回路定数を設定している。本実施例では、図７に示
した第６実施例と比較すると、略２等分されたコンデン
サＣ２の中点が回路のグランドに接続されているため
に、高周波成分はコンデンサＣ２を通って回路グランド
に接続されるため、前記のローパスフィルタとしての効
果が増大し、高調波抑制効果が増すと共に、回路から放
射される高周波ノイズを減少させることができ、且つ、
高周波に対しても各素子の端子電圧を安定させることが
でき、回路全体の動作を安定させる効果がある。
【００１８】図９は本発明の第８実施例の回路図であ
る。本実施例では、一対のスイッチング素子Ｑａ，Ｑｂ
を構成するＭＯＳＦＥＴのドレイン間に、コンデンサＣ
１とインダクタＬ２とコンデンサＣ３を順に直列接続し
て成る共振回路が接続されている。両端のコンデンサＣ
１，Ｃ３には、それぞれ出力トランスＴ１，Ｔ３の１次
巻線が接続されている。出力トランスＴ１とＴ３の２次
巻線は直列に接続されて、負荷Ｒに接続されている。負
荷Ｒの一端は回路のグランドに接続されている。出力ト
ランスＴ１，Ｔ３の漏れインダクタンスによるインダク
タＬ１，Ｌ３はコンデンサＣ１，Ｃ３と並列的に接続さ
れるが、その合成インピーダンスは、動作周波数付近に
おいて容量性となるように回路定数を設定されている。
この回路では、２つのコンデンサＣ１，Ｃ３の両端から
高周波出力を取り出すため、図７及び図８の回路と同様
に、出力に対してローパスフィルタを形成し、出力に現
れる電力の高調波成分を減少させる効果を有すると共
に、スイッチング素子の破壊を防止する効果がある。ま
た、出力トランスが２分割されるので、図５及び図６の
回路と同様に、出力トランスに対する損失熱及びインダ
クタンス値の設計を容易にする効果もある。
る。本実施例では、一対のスイッチング素子Ｑａ，Ｑｂ
を構成するＭＯＳＦＥＴのドレイン間に、コンデンサＣ
１とインダクタＬ２とコンデンサＣ３を順に直列接続し
て成る共振回路が接続されている。両端のコンデンサＣ
１，Ｃ３には、それぞれ出力トランスＴ１，Ｔ３の１次
巻線が接続されている。出力トランスＴ１とＴ３の２次
巻線は直列に接続されて、負荷Ｒに接続されている。負
荷Ｒの一端は回路のグランドに接続されている。出力ト
ランスＴ１，Ｔ３の漏れインダクタンスによるインダク
タＬ１，Ｌ３はコンデンサＣ１，Ｃ３と並列的に接続さ
れるが、その合成インピーダンスは、動作周波数付近に
おいて容量性となるように回路定数を設定されている。
この回路では、２つのコンデンサＣ１，Ｃ３の両端から
高周波出力を取り出すため、図７及び図８の回路と同様
に、出力に対してローパスフィルタを形成し、出力に現
れる電力の高調波成分を減少させる効果を有すると共
に、スイッチング素子の破壊を防止する効果がある。ま
た、出力トランスが２分割されるので、図５及び図６の
回路と同様に、出力トランスに対する損失熱及びインダ
クタンス値の設計を容易にする効果もある。
【００１９】図１０は本発明の第９実施例の回路図であ
る。本実施例では、図９に示した第８実施例において、
中央の第２要素としてのインダクタＬ２を略２等分し
て、２つのインダクタＬ２ａ，Ｌ２ｂの直列回路で構成
し、インダクタＬ２ａ，Ｌ２ｂの接続点を回路のグラン
ドに接続したものである。このとき、直流電源からイン
ダクタＬａ、インダクタＬ１、インダクタＬ２ａ又はイ
ンダクタＬｂ、インダクタＬ３、インダクタＬ２ｂを通
り、回路のグランドに通じる直流経路が形成されるの
で、この直流経路を遮断するために、２つのインダクタ
ンスＬ２ａ，Ｌ２ｂにそれぞれコンデンサＣ２ａ，Ｃ２
ｂを直列的に接続している。各コンデンサＣ２ａ，Ｃ２
ｂの値は略等しく設定されている。略２等分されたイン
ダクタＬ２ａ，Ｌ２ｂとコンデンサＣ２ａ，Ｃ２ｂの合
成インピーダンスは、動作周波数付近において誘導性と
なり、図９に示した第８実施例のインダクタＬ２と等し
くなるように設定されている。また、図９に示した第８
実施例と比較すると、略２等分されたインダクタＬ２の
中点が回路のグランドに接続されているために、回路か
ら放射される高周波ノイズを減少させることができると
共に、高周波に対しても各素子の端子電圧を安定させる
ことができ、回路全体の動作を安定させる効果がある。
る。本実施例では、図９に示した第８実施例において、
中央の第２要素としてのインダクタＬ２を略２等分し
て、２つのインダクタＬ２ａ，Ｌ２ｂの直列回路で構成
し、インダクタＬ２ａ，Ｌ２ｂの接続点を回路のグラン
ドに接続したものである。このとき、直流電源からイン
ダクタＬａ、インダクタＬ１、インダクタＬ２ａ又はイ
ンダクタＬｂ、インダクタＬ３、インダクタＬ２ｂを通
り、回路のグランドに通じる直流経路が形成されるの
で、この直流経路を遮断するために、２つのインダクタ
ンスＬ２ａ，Ｌ２ｂにそれぞれコンデンサＣ２ａ，Ｃ２
ｂを直列的に接続している。各コンデンサＣ２ａ，Ｃ２
ｂの値は略等しく設定されている。略２等分されたイン
ダクタＬ２ａ，Ｌ２ｂとコンデンサＣ２ａ，Ｃ２ｂの合
成インピーダンスは、動作周波数付近において誘導性と
なり、図９に示した第８実施例のインダクタＬ２と等し
くなるように設定されている。また、図９に示した第８
実施例と比較すると、略２等分されたインダクタＬ２の
中点が回路のグランドに接続されているために、回路か
ら放射される高周波ノイズを減少させることができると
共に、高周波に対しても各素子の端子電圧を安定させる
ことができ、回路全体の動作を安定させる効果がある。
【００２０】以上の実施例では、負荷Ｒは抵抗の記号で
示してきたが、例えば、放電灯のようなものであっても
良い。その一例として、高周波電磁界により放電、発光
する無電極放電灯を負荷とした実施例を図１１に示す。
図中、４は無電極放電灯、５は無電極放電灯４の近傍に
巻回された誘導コイル、６は増幅回路と放電灯４のイン
ピーダンスを整合させて、電力を効率良く供給するため
のマッチング回路である。なお、以上の各実施例におい
て、各回路の定数は、Ｅ級動作を行うように調整される
ことは言うまでもない。
示してきたが、例えば、放電灯のようなものであっても
良い。その一例として、高周波電磁界により放電、発光
する無電極放電灯を負荷とした実施例を図１１に示す。
図中、４は無電極放電灯、５は無電極放電灯４の近傍に
巻回された誘導コイル、６は増幅回路と放電灯４のイン
ピーダンスを整合させて、電力を効率良く供給するため
のマッチング回路である。なお、以上の各実施例におい
て、各回路の定数は、Ｅ級動作を行うように調整される
ことは言うまでもない。
【００２１】ところで、Ｅ級プッシュプル電力増幅回路
の設計において、図１９に示すような理想的な電圧波
形、電流波形を得るには共振周波数の設計が重要にな
る。そのため、しばしば定数の微調整が必要になる。そ
の一例として、共振用コイルのインダクタンスを調整す
る場合がある。図１７のようなシングル・エンデッド回
路の場合、高周波ではインダクタＬとしては空心コイル
が良く用いられ、調整は比較的容易である。ところが、
図１２のようなＥ級プッシュプル回路では、共振用イン
ダクタＬ２は鉄心に巻かれた出力トランスＴと共用にな
っているため、そのインダクタンスの調整は困難であ
る。また、設計時にも、漏洩インダクタンスを考慮し
て、インダクタンス値を設計しなければならず、トラン
スの機能とインダクタンス値を両立させるのは非常に困
難である。そこで、出力トランスＴは理想トランスとし
て設計し、共振用インダクタＬ２を例えば図１３のよう
に前記トランスＴと共振用コンデンサＣ１又はＣ３の間
に設ければ、共振用インダクタＬ２を空心コイルとする
ことができ、微調整は容易になる。ところが、この図１
３のように構成すると、Ｅ級プッシュプル電力増幅回路
を実装する際に、対称性が崩れてしまう。高周波を扱う
回路では、上述のように、プリント基板の銅箔パターン
がインダクタンスとして働くことがあり、実装上、対称
でないということは、素子の定数が対称でないことと等
価になる。したがって、図１２のようなプッシュプル回
路では、ドライブ回路から出力の共振回路まで対称に構
成することが理想的である。そこで、前記トランスの両
側に共振用コイルを設けることが考えられるが、それで
は、素子数が増すだけでなく、バランス良く調整するこ
とも困難である。したがって、図１４に示すように、理
想トランスＴの２次巻線側の回路に共振用の空心コイル
Ｌ２を設けることが好ましい。これにより、対称構成を
崩さなくて済むため、銅箔パターンにより回路定数が非
対称になることも回避できる。また、回路動作の調整は
前記空心コイルＬ２により容易に行える。さらに、出力
トランスＴの漏洩インダクタンスを設ける必要がないの
で、出力トランスＴの設計が容易になる。
の設計において、図１９に示すような理想的な電圧波
形、電流波形を得るには共振周波数の設計が重要にな
る。そのため、しばしば定数の微調整が必要になる。そ
の一例として、共振用コイルのインダクタンスを調整す
る場合がある。図１７のようなシングル・エンデッド回
路の場合、高周波ではインダクタＬとしては空心コイル
が良く用いられ、調整は比較的容易である。ところが、
図１２のようなＥ級プッシュプル回路では、共振用イン
ダクタＬ２は鉄心に巻かれた出力トランスＴと共用にな
っているため、そのインダクタンスの調整は困難であ
る。また、設計時にも、漏洩インダクタンスを考慮し
て、インダクタンス値を設計しなければならず、トラン
スの機能とインダクタンス値を両立させるのは非常に困
難である。そこで、出力トランスＴは理想トランスとし
て設計し、共振用インダクタＬ２を例えば図１３のよう
に前記トランスＴと共振用コンデンサＣ１又はＣ３の間
に設ければ、共振用インダクタＬ２を空心コイルとする
ことができ、微調整は容易になる。ところが、この図１
３のように構成すると、Ｅ級プッシュプル電力増幅回路
を実装する際に、対称性が崩れてしまう。高周波を扱う
回路では、上述のように、プリント基板の銅箔パターン
がインダクタンスとして働くことがあり、実装上、対称
でないということは、素子の定数が対称でないことと等
価になる。したがって、図１２のようなプッシュプル回
路では、ドライブ回路から出力の共振回路まで対称に構
成することが理想的である。そこで、前記トランスの両
側に共振用コイルを設けることが考えられるが、それで
は、素子数が増すだけでなく、バランス良く調整するこ
とも困難である。したがって、図１４に示すように、理
想トランスＴの２次巻線側の回路に共振用の空心コイル
Ｌ２を設けることが好ましい。これにより、対称構成を
崩さなくて済むため、銅箔パターンにより回路定数が非
対称になることも回避できる。また、回路動作の調整は
前記空心コイルＬ２により容易に行える。さらに、出力
トランスＴの漏洩インダクタンスを設ける必要がないの
で、出力トランスＴの設計が容易になる。
【００２２】
【発明の効果】本発明によれば、共振回路を用いたＥ級
プッシュプル電力増幅回路において、直列に接続された
順に第１、第２、第３の３要素から成る共振回路を備
え、両端の第１及び第３の要素は略等しいインピーダン
スとしたので、共振回路は対称的となり、中央の第２の
要素が誘導性であれば、両側の第１、第３の要素は容量
性となり、中央の第２の要素が容量性であれば、両側の
第１、第３の要素は誘導性となるものであり、このよう
に共振回路を対称的に構成することによって、実装時の
銅箔パターンの長さの違いを無くすことができるととも
に、回路間の高周波的な結合も均一にすることができ、
２つのスイッチング素子を理想状態又はそれに近い状態
で動作させることが比較的容易に出来るようになる。
プッシュプル電力増幅回路において、直列に接続された
順に第１、第２、第３の３要素から成る共振回路を備
え、両端の第１及び第３の要素は略等しいインピーダン
スとしたので、共振回路は対称的となり、中央の第２の
要素が誘導性であれば、両側の第１、第３の要素は容量
性となり、中央の第２の要素が容量性であれば、両側の
第１、第３の要素は誘導性となるものであり、このよう
に共振回路を対称的に構成することによって、実装時の
銅箔パターンの長さの違いを無くすことができるととも
に、回路間の高周波的な結合も均一にすることができ、
２つのスイッチング素子を理想状態又はそれに近い状態
で動作させることが比較的容易に出来るようになる。
【００２３】また、負荷回路を中央の第２の要素に接続
すれば、負荷回路にスイッチングノイズが現れにくいと
いう利点がある。さらに、負荷回路を両側の第１及び第
３の要素に並列的に接続すれば、結合用の出力トランス
に対する損失熱設計を簡単化できると共に、Ｅ級プッシ
ュプル電力増幅回路において、高効率増幅を実現するた
めに重要な共振回路のインダクタンス値の調整を簡単化
できる効果がある。
すれば、負荷回路にスイッチングノイズが現れにくいと
いう利点がある。さらに、負荷回路を両側の第１及び第
３の要素に並列的に接続すれば、結合用の出力トランス
に対する損失熱設計を簡単化できると共に、Ｅ級プッシ
ュプル電力増幅回路において、高効率増幅を実現するた
めに重要な共振回路のインダクタンス値の調整を簡単化
できる効果がある。
【００２４】また、前記共振回路の３つの要素のうち、
中央の第２の要素をインピーダンスが第２の要素と略等
しくなるように直列接続された第４及び第５の２つの要
素に置き換えて、第４及び第５の要素の接続点を回路の
グランドに接続すれば、中央の第２の要素の中点が回路
のグランドに接続されていることになるために、回路か
ら放射される高周波ノイズを減少させることができると
共に、高周波に対しても各素子の端子電圧を安定させる
ことができ、回路全体の動作を安定させる効果がある。
中央の第２の要素をインピーダンスが第２の要素と略等
しくなるように直列接続された第４及び第５の２つの要
素に置き換えて、第４及び第５の要素の接続点を回路の
グランドに接続すれば、中央の第２の要素の中点が回路
のグランドに接続されていることになるために、回路か
ら放射される高周波ノイズを減少させることができると
共に、高周波に対しても各素子の端子電圧を安定させる
ことができ、回路全体の動作を安定させる効果がある。
【００２５】また、スイッチング素子として電界効果ト
ランジスタのように出力容量を有する素子を用いて、そ
の出力容量をそれぞれ第１及び第２のコンデンサの全部
又は一部として用いたり、負荷回路をトランスを介して
接続し、このトランスの漏れインダクタンスを共振回路
の誘導性要素として用いれば、部品点数を少なくできる
という利点がある。
ランジスタのように出力容量を有する素子を用いて、そ
の出力容量をそれぞれ第１及び第２のコンデンサの全部
又は一部として用いたり、負荷回路をトランスを介して
接続し、このトランスの漏れインダクタンスを共振回路
の誘導性要素として用いれば、部品点数を少なくできる
という利点がある。
【図１】本発明の基本構成を示す回路図である。
【図２】本発明の第１実施例の回路図である。
【図３】本発明の第２実施例の回路図である。
【図４】本発明の第３実施例の回路図である。
【図５】本発明の第４実施例の回路図である。
【図６】本発明の第５実施例の回路図である。
【図７】本発明の第６実施例の回路図である。
【図８】本発明の第７実施例の回路図である。
【図９】本発明の第８実施例の回路図である。
【図１０】本発明の第９実施例の回路図である。
【図１１】本発明の第１０実施例の回路図である。
【図１２】本発明の第２実施例の負荷を接地しない回路
例を示す回路図である。
例を示す回路図である。
【図１３】本発明に対する比較例として示した共振回路
の回路図である。
の回路図である。
【図１４】本発明の第１１実施例の回路図である。
【図１５】第１の従来例の回路図である。
【図１６】第１の従来例の動作を示す波形図である。
【図１７】第２の従来例の回路図である。
【図１８】第２の従来例に用いる駆動信号源の回路図で
ある。
ある。
【図１９】第２の従来例の理想状態での動作を示す波形
図である。
図である。
【図２０】第２の従来例の理想状態からずれた状態での
動作を示す波形図である。
動作を示す波形図である。
Ｑａ 第１のスイッチング素子 Ｑｂ 第２のスイッチング素子 Ｌａ 第１のインダクタ Ｌｂ 第２のインダクタ Ｃａ 第１のコンデンサ Ｃｂ 第２のコンデンサ Ｚ１ 第１の要素 Ｚ２ 第２の要素 Ｚ３ 第３の要素 Ｒ 負荷
───────────────────────────────────────────────────── フロントページの続き (72)発明者 阿南 真一 大阪府門真市大字門真1048番地 松下電 工株式会社内 (72)発明者 熊谷 祐二 大阪府門真市大字門真1048番地 松下電 工株式会社内 (72)発明者 岡本 太志 大阪府門真市大字門真1048番地 松下電 工株式会社内 (72)発明者 西村 広司 大阪府門真市大字門真1048番地 松下電 工株式会社内 (72)発明者 片岡 省三 大阪府門真市大字門真1048番地 松下電 工株式会社内 (72)発明者 デレック ブレイ 米国 カリフォルニア州 94022 ロス アルトス、 ホウソン アヴェニュウ、 41 (56)参考文献 特開 平１−217895（ＪＰ，Ａ) 特開 昭63−62190（ＪＰ，Ａ) 特開 平４−355505（ＪＰ，Ａ) 特開 平７−170133（ＪＰ，Ａ) 特開 平７−170129（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H03F 3/217 H05B 41/24 - 41/29
Claims (13)
- 【請求項１】 直流電源の一方の電極に各一端を接続
された第１及び第２のインダクタと、直流電源の他方の
電極と第１及び第２のインダクタの各他端の間にそれぞ
れ接続された第１及び第２のスイッチング素子と、第１
及び第２のスイッチング素子を交互にオン／オフさせる
駆動手段と、第１及び第２のスイッチング素子のそれぞ
れに並列に接続された第１及び第２のコンデンサと、第
１及び第２のインダクタの前記各他端の間に接続された
共振回路と、前記共振回路を構成する要素のいずれかに
並列的に接続された負荷回路から成るＥ級プッシュプル
電力増幅回路において、前記共振回路は直列に接続され
た順に第１、第２、第３の３要素から成り、両端の第１
及び第３の要素は略等しいインピーダンスを有すること
を特徴とするＥ級プッシュプル電力増幅回路。 - 【請求項２】 前記共振回路の第１の要素が容量性、
第２の要素が誘導性、第３の要素が容量性の要素である
ことを特徴とする請求項１記載のＥ級プッシュプル電力
増幅回路。 - 【請求項３】 前記共振回路の第１の要素が誘導性、
第２の要素が容量性、第３の要素が誘導性の要素である
ことを特徴とする請求項１記載のＥ級プッシュプル電力
増幅回路。 - 【請求項４】 前記共振回路の第１、第２、第３の要
素のうち、第２の要素に負荷回路を並列的に接続したこ
とを特徴とする請求項１乃至３のいずれかに記載のＥ級
プッシュプル電力増幅回路。 - 【請求項５】 前記共振回路の第１、第２、第３の要
素のうち、第１及び第３の要素に負荷回路を並列的に接
続したことを特徴とする請求項１乃至３のいずれかに記
載のＥ級プッシュプル電力増幅回路。 - 【請求項６】 前記共振回路の３つの要素のうち、中
央の第２の要素をインピーダンスが第２の要素と略等し
くなるように直列接続された第４及び第５の２つの要素
に置き換えて、第４及び第５の要素の接続点を直流電源
の前記他方の電極に接続したことを特徴とする請求項１
乃至５のいずれかに記載のＥ級プッシュプル電力増幅回
路。 - 【請求項７】 前記第１及び第２のスイッチング素子
は出力容量を有する素子であり、その出力容量をそれぞ
れ第１及び第２のコンデンサの全部又は一部として用い
ることを特徴とする請求項１乃至６のいずれかに記載の
Ｅ級プッシュプル電力増幅回路。 - 【請求項８】 前記出力容量を有する素子は電界効果
トランジスタであることを特徴とする請求項７記載のＥ
級プッシュプル電力増幅回路。 - 【請求項９】 前記負荷回路はトランスを介して接続
され、前記トランスの漏れインダクタンスを前記共振回
路の誘導性要素として用いることを特徴とする請求項１
乃至８のいずれかに記載のＥ級プッシュプル電力増幅回
路。 - 【請求項１０】 前記負荷回路はトランスを介して接続
され、前記トランスは漏れインダクタンスが略ゼロで、
相互インダクタンスが略無限大の略理想トランスであ
り、前記トランスの２次巻線に負荷回路と直列的に空心
コイルを接続したことを特徴とする請求項１乃至９のい
ずれかに記載のＥ級プッシュプル電力増幅回路。 - 【請求項１１】 前記負荷回路は、無電極放電灯と、無
電極放電灯の近傍に巻回された誘導コイルと、インピー
ダンスを整合させて電力を効率良く供給するためのマッ
チング回路とから構成されていることを特徴とする請求
項１乃至１０のいずれかに記載のＥ級プッシュプル電力
増幅回路。 - 【請求項１２】 プリント基板に実装され、銅箔パター
ンによるインピーダンスが第１及び第２のスイッチング
素子に対して均一となるように構成したことを特徴とす
る請求項１乃至１１のいずれかに記載のＥ級プッシュプ
ル電力増幅回路。 - 【請求項１３】 第１及び第２のインダクタは略等しい
誘導性インピーダンスを呈し、第１及び第２のコンデン
サは略等しい容量性インピーダンスを呈することを特徴
とする請求項１乃至１２のいずれかに記載のＥ級プッシ
ュプル電力増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5313862A JP2831252B2 (ja) | 1993-12-14 | 1993-12-14 | Ｅ級プッシュプル電力増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5313862A JP2831252B2 (ja) | 1993-12-14 | 1993-12-14 | Ｅ級プッシュプル電力増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07170132A JPH07170132A (ja) | 1995-07-04 |
| JP2831252B2 true JP2831252B2 (ja) | 1998-12-02 |
Family
ID=18046405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5313862A Expired - Fee Related JP2831252B2 (ja) | 1993-12-14 | 1993-12-14 | Ｅ級プッシュプル電力増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2831252B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6549071B1 (en) * | 2000-09-12 | 2003-04-15 | Silicon Laboratories, Inc. | Power amplifier circuitry and method using an inductance coupled to power amplifier switching devices |
| US6737973B2 (en) * | 2001-10-15 | 2004-05-18 | 3M Innovative Properties Company | Amplifier modulation |
| DE10211609B4 (de) * | 2002-03-12 | 2009-01-08 | Hüttinger Elektronik GmbH & Co. KG | Verfahren und Leistungsverstärker zur Erzeugung von sinusförmigen Hochfrequenzsignalen zum Betreiben einer Last |
| JP4661304B2 (ja) * | 2005-03-28 | 2011-03-30 | パナソニック電工株式会社 | 無電極放電灯点灯装置及び照明器具 |
| EP2165415A4 (en) * | 2007-07-05 | 2010-12-15 | Ericsson Telefon Ab L M | IMPROVED AMPLIFICATION DEVICE |
| US8432070B2 (en) | 2008-08-25 | 2013-04-30 | Qualcomm Incorporated | Passive receivers for wireless power transmission |
| US8947041B2 (en) | 2008-09-02 | 2015-02-03 | Qualcomm Incorporated | Bidirectional wireless power transmission |
| US8532724B2 (en) * | 2008-09-17 | 2013-09-10 | Qualcomm Incorporated | Transmitters for wireless power transmission |
| US9196418B2 (en) | 2012-02-21 | 2015-11-24 | Qualcomm Incorporated | Push-pull driver with stage inversion and method of operation |
| CN103337964A (zh) * | 2013-04-27 | 2013-10-02 | 南京航空航天大学 | 一种超高频隔离推挽谐振功率变换器 |
-
1993
- 1993-12-14 JP JP5313862A patent/JP2831252B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07170132A (ja) | 1995-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7502234B2 (en) | Planar transformer power supply | |
| US5783984A (en) | Method and means for combining a transformer and inductor on a single core structure | |
| US7123123B2 (en) | High-frequency power transformer | |
| KR0139032B1 (ko) | 일체형 emi/rfi 필터 자석 | |
| US7142440B2 (en) | Ripple-current reduction for transformers | |
| JP2831252B2 (ja) | Ｅ級プッシュプル電力増幅回路 | |
| US11139102B2 (en) | 52 cubic millimeter transformer for DC-DC converter device | |
| US5675491A (en) | Self-exciting push-pull inverter having reduced dielectric strength requirements | |
| US9548706B2 (en) | High-frequency generator | |
| JP3460276B2 (ja) | Ｅ級プッシュプル電力増幅回路 | |
| JP3195588B2 (ja) | ノイズフィルタ | |
| CN219107400U (zh) | 射频功率放大电路以及射频前端模组 | |
| JP2007505533A (ja) | ９０°ハイブリッド | |
| JP2831257B2 (ja) | Ｅ級プッシュプル電力増幅回路 | |
| US6882222B2 (en) | Low pass filter for output of D-class amplifier | |
| JP3355734B2 (ja) | Ｅ級プッシュプル電力増幅回路 | |
| US20080030283A1 (en) | Circuit, Manufacturing Method And Inverter circuit For Discharge Tube | |
| JP3684907B2 (ja) | 電源装置 | |
| JP2004206937A (ja) | 高周波発振器 | |
| US20120068677A1 (en) | Resonant power converter driving an inductive load like a discharge lamp | |
| JP3487113B2 (ja) | 電源装置 | |
| WO2003100972A1 (fr) | Circuit resonant complexe et filtre | |
| JPH11275863A (ja) | スイッチング電源装置 | |
| JP3400626B2 (ja) | 電源装置 | |
| JP2004193310A (ja) | トランス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |