JPH0721054A - 半導体集積回路のテスト方法 - Google Patents
半導体集積回路のテスト方法Info
- Publication number
- JPH0721054A JPH0721054A JP5165284A JP16528493A JPH0721054A JP H0721054 A JPH0721054 A JP H0721054A JP 5165284 A JP5165284 A JP 5165284A JP 16528493 A JP16528493 A JP 16528493A JP H0721054 A JPH0721054 A JP H0721054A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- address
- internal
- bus
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 本発明は、CPUを搭載したASICにおい
て、大容量のRAMや広い領域に配置する周辺回路を搭
載しても、CPUのテストパターンを作成し直す必要が
なく、設計時間が軽減でき、設計効率を向上することが
できる半導体集積回路のテスト方法を提供することを目
的とする。 【構成】 同一アドレス空間で命令コードとデータとを
アクセスし、このアドレス空間中に周辺回路に割り当て
インタフェースするCPUを搭載する半導体集積回路に
おいて、複数のテスト状態を発生し、第1のテスト状態
では内部アドレスバス・データバスをCPUから切り離
して周辺回路のみのテストを行い、第2のテスト状態で
はCPUを内部アドレスバスと内部データバスとに接続
し、それぞれ外部アドレスバス・外部データバスとにイ
ンタフェースし、外部からCPUへのデータ入力ができ
る。
て、大容量のRAMや広い領域に配置する周辺回路を搭
載しても、CPUのテストパターンを作成し直す必要が
なく、設計時間が軽減でき、設計効率を向上することが
できる半導体集積回路のテスト方法を提供することを目
的とする。 【構成】 同一アドレス空間で命令コードとデータとを
アクセスし、このアドレス空間中に周辺回路に割り当て
インタフェースするCPUを搭載する半導体集積回路に
おいて、複数のテスト状態を発生し、第1のテスト状態
では内部アドレスバス・データバスをCPUから切り離
して周辺回路のみのテストを行い、第2のテスト状態で
はCPUを内部アドレスバスと内部データバスとに接続
し、それぞれ外部アドレスバス・外部データバスとにイ
ンタフェースし、外部からCPUへのデータ入力ができ
る。
Description
【0001】
【産業上の利用分野】本発明は半導体集積回路のテスト
方法の改良に関する。特に、CPUを搭載したASIC
(Application Specific IC )において、大容量のRA
Mや広い領域に配置する周辺回路を搭載しても、CPU
のテストパターンを作成し直す必要がなく、設計時間が
軽減でき、設計効率を向上することができる半導体集積
回路のテスト方法を提供することを目的とする改良に関
する。
方法の改良に関する。特に、CPUを搭載したASIC
(Application Specific IC )において、大容量のRA
Mや広い領域に配置する周辺回路を搭載しても、CPU
のテストパターンを作成し直す必要がなく、設計時間が
軽減でき、設計効率を向上することができる半導体集積
回路のテスト方法を提供することを目的とする改良に関
する。
【0002】
【従来の技術】近年の半導体デバイスの高集積化技術の
進歩により、CPUを搭載したASICが可能となり、
搭載するCPUの周辺回路も回路規模が大きくなり、大
容量ROM・RAMも搭載されるようになってきてい
る。このため、ASICの設計においては、設計の負担
増を抑制するため既存のCPUを使用して設計してい
る。そこで、既存のCPUについて提供されるテストパ
ターンが動作する回路構成にしなければならない。
進歩により、CPUを搭載したASICが可能となり、
搭載するCPUの周辺回路も回路規模が大きくなり、大
容量ROM・RAMも搭載されるようになってきてい
る。このため、ASICの設計においては、設計の負担
増を抑制するため既存のCPUを使用して設計してい
る。そこで、既存のCPUについて提供されるテストパ
ターンが動作する回路構成にしなければならない。
【0003】このため、CPU内蔵のASICでは、新
たにチップ内に取り込みたい機能(周辺回路)を設計
し、CPUのバスを接続し、通常時あるいは試験時に、
内蔵したCPUのバスをチップの外部に出すことによっ
て、内蔵したCPUや周辺回路の試験を行う。
たにチップ内に取り込みたい機能(周辺回路)を設計
し、CPUのバスを接続し、通常時あるいは試験時に、
内蔵したCPUのバスをチップの外部に出すことによっ
て、内蔵したCPUや周辺回路の試験を行う。
【0004】以下、図面を参照して、従来技術に係る半
導体集積回路のテスト方法について説明する。
導体集積回路のテスト方法について説明する。
【0005】図3参照 図3は従来技術に係る半導体集積回路のテスト方法の説
明図である。
明図である。
【0006】図において、1はCPUであり、2は内部
アドレスバスであり、3は内部データバスである。4は
テスト信号発生回路であり、5はモード信号発生回路で
ある。8は周辺回路であり、9はROMである。6は、
上記の周辺回路8を特定のアドレス領域に配置するデコ
ーダであり、7は、上記のROM9を特定のアドレス領
域に配置するデコーダである。10はアドレスバッファ
であり、11はデータ入出力バッファである。12は、
内部アドレスバス2と外部アドレスバス14の入出力を
切り替えるアドレスバス入出力切替えバッファであり、
13は、内部データバス3と外部データバス15の入出
力を切り替えるデータバス入出力切替えバッファであ
る。16はCPUアドレスバスであり、17はCPUデ
ータバスである。18はCPU1への入力データバスで
あり、19はCPU1の出力データバスである。20は
内部データバス入力と外部データバス入力との一方を選
択するデータバス入力セレクタであり。21は内部領域
デコーダである。31は内部領域デコーダの出力信号で
あり、32は周辺回路テストモード信号であり、33は
領域切替え信号群である。
アドレスバスであり、3は内部データバスである。4は
テスト信号発生回路であり、5はモード信号発生回路で
ある。8は周辺回路であり、9はROMである。6は、
上記の周辺回路8を特定のアドレス領域に配置するデコ
ーダであり、7は、上記のROM9を特定のアドレス領
域に配置するデコーダである。10はアドレスバッファ
であり、11はデータ入出力バッファである。12は、
内部アドレスバス2と外部アドレスバス14の入出力を
切り替えるアドレスバス入出力切替えバッファであり、
13は、内部データバス3と外部データバス15の入出
力を切り替えるデータバス入出力切替えバッファであ
る。16はCPUアドレスバスであり、17はCPUデ
ータバスである。18はCPU1への入力データバスで
あり、19はCPU1の出力データバスである。20は
内部データバス入力と外部データバス入力との一方を選
択するデータバス入力セレクタであり。21は内部領域
デコーダである。31は内部領域デコーダの出力信号で
あり、32は周辺回路テストモード信号であり、33は
領域切替え信号群である。
【0007】まず、図3に示す半導体集積回路の通常時
の動作について説明する。CPU1はCPUアドレスバ
ス16からアドレスバッファ10を介して内部アドレス
バス2にアドレスを出力し、CPUデータバス17に出
力したデータはデータ入出力バッファ11を介してデー
タ出力バス19を通り内部データバス3に出力する。デ
ータ取り込みはデータバス入力セレクタ20からデータ
入出力バッファ11を介してCPUデータバス17を通
って行われる。モードが外部拡張モードの場合には、内
部アドレスバス2のアドレスデータは、アドレスバス入
出力切替えバッファ12を介して外部アドレスバス14
に出力し、内部データバス3のデータはデータバス入出
力切替えバッファ13を介して外部データバス15に出
力される。また、外部拡張モードにおけるデータ取り込
みは、内部領域デコーダ21からの出力信号31によっ
て内部データバス入力か外部データバス入力かをデータ
バス入力セレクタ20が選択して行われる。ところで、
周辺回路にROM9のように大きなアドレス領域を割り
当てると、外部バスからのデータを入力できるアドレス
領域が少なくなるため、モード信号発生回路5から出力
される領域切替え信号群33によって、外部にアクセス
できるように内部領域デコーダ21の領域を変更する。
の動作について説明する。CPU1はCPUアドレスバ
ス16からアドレスバッファ10を介して内部アドレス
バス2にアドレスを出力し、CPUデータバス17に出
力したデータはデータ入出力バッファ11を介してデー
タ出力バス19を通り内部データバス3に出力する。デ
ータ取り込みはデータバス入力セレクタ20からデータ
入出力バッファ11を介してCPUデータバス17を通
って行われる。モードが外部拡張モードの場合には、内
部アドレスバス2のアドレスデータは、アドレスバス入
出力切替えバッファ12を介して外部アドレスバス14
に出力し、内部データバス3のデータはデータバス入出
力切替えバッファ13を介して外部データバス15に出
力される。また、外部拡張モードにおけるデータ取り込
みは、内部領域デコーダ21からの出力信号31によっ
て内部データバス入力か外部データバス入力かをデータ
バス入力セレクタ20が選択して行われる。ところで、
周辺回路にROM9のように大きなアドレス領域を割り
当てると、外部バスからのデータを入力できるアドレス
領域が少なくなるため、モード信号発生回路5から出力
される領域切替え信号群33によって、外部にアクセス
できるように内部領域デコーダ21の領域を変更する。
【0008】つぎに、従来技術に係るテスト方法につい
て説明する。上記のように、CPUのテストは、外部か
らCPUにプログラムやデータを入力することで行わ
れ、CPUのテストパターンは内部領域デコーダ21で
示す外部アドレス領域を使用して入力される。また、周
辺回路のテストにおいては、テスト信号発生回路4から
の周辺回路テストモード信号32によりアドレスバッフ
ァ10の出力インピーダンスとデータバッファ11の出
力インピーダンスとをハイ・インピーダンスにして内部
アドレスバス2と内部データバス3とからCPU1を切
り離し、外部アドレスバス14からの入力を内部アドレ
スバス2に入力できるようにし、外部データバス15を
データバス入出力切替えバッファ13を介して内部デー
タバス3に入出力できるようにして、周辺回路のみのテ
ストを行う。新たに周辺回路を作成してもCPUと無関
係にテストパターンを作成できるし、既存の周辺回路の
アドレスを変えて組み込む場合でもテストパターンのア
ドレスを変えるだけでよい。しかし、周辺回路を配置で
きる領域は、CPUのテストで使用していない領域に限
定され、CPUのテストで使用しているアドレスを使用
すると外部からデータを入力できず、内部の周辺回路の
データを読み込むため、テストができなくなる。
て説明する。上記のように、CPUのテストは、外部か
らCPUにプログラムやデータを入力することで行わ
れ、CPUのテストパターンは内部領域デコーダ21で
示す外部アドレス領域を使用して入力される。また、周
辺回路のテストにおいては、テスト信号発生回路4から
の周辺回路テストモード信号32によりアドレスバッフ
ァ10の出力インピーダンスとデータバッファ11の出
力インピーダンスとをハイ・インピーダンスにして内部
アドレスバス2と内部データバス3とからCPU1を切
り離し、外部アドレスバス14からの入力を内部アドレ
スバス2に入力できるようにし、外部データバス15を
データバス入出力切替えバッファ13を介して内部デー
タバス3に入出力できるようにして、周辺回路のみのテ
ストを行う。新たに周辺回路を作成してもCPUと無関
係にテストパターンを作成できるし、既存の周辺回路の
アドレスを変えて組み込む場合でもテストパターンのア
ドレスを変えるだけでよい。しかし、周辺回路を配置で
きる領域は、CPUのテストで使用していない領域に限
定され、CPUのテストで使用しているアドレスを使用
すると外部からデータを入力できず、内部の周辺回路の
データを読み込むため、テストができなくなる。
【0009】
【発明が解決しようとする課題】上記のように、従来技
術に係るテスト方法においては、新たに組み込む周辺回
路のアドレスを既存CPUのテストで使用していると、
テスト時に使用していないアドレスにマッピングし直さ
なければならない。しかし、高集積化を図って大容量の
RAMや広い領域に配置する周辺回路を搭載すると、C
PUのテストパターンを作り直す等の処置を必要とし、
設計時間が長大化し、設計効率が低下すると言う欠点が
従来技術にはある。
術に係るテスト方法においては、新たに組み込む周辺回
路のアドレスを既存CPUのテストで使用していると、
テスト時に使用していないアドレスにマッピングし直さ
なければならない。しかし、高集積化を図って大容量の
RAMや広い領域に配置する周辺回路を搭載すると、C
PUのテストパターンを作り直す等の処置を必要とし、
設計時間が長大化し、設計効率が低下すると言う欠点が
従来技術にはある。
【0010】本発明の目的は、この欠点を解消すること
にあり、CPUを搭載したASICにおいて、大容量の
RAMや広い領域に配置する周辺回路を搭載しても、C
PUのテストパターンを作成し直す必要がなく、設計時
間が軽減でき、設計効率を向上することができる半導体
集積回路のテスト方法を提供することにある。
にあり、CPUを搭載したASICにおいて、大容量の
RAMや広い領域に配置する周辺回路を搭載しても、C
PUのテストパターンを作成し直す必要がなく、設計時
間が軽減でき、設計効率を向上することができる半導体
集積回路のテスト方法を提供することにある。
【0011】
【課題を解決するための手段】上記の目的は、下記のい
ずれの手段をもっても達成できる。
ずれの手段をもっても達成できる。
【0012】第1の手段は、同一アドレス空間で命令コ
ードとデータとをアクセスし、このアドレス空間中に周
辺回路に割当てインタフェースするCPUを搭載した半
導体集積回路で、前記のCPUが半導体集積回路内の周
辺回路をアクセスするのか、半導体集積回路の外部アド
レス領域をアクセスするのかをアドレスの値で判別し、
前記のCPUへ内部データバスからデータを入力するの
か、外部のデータバスからデータを入力するのかを選択
可能な半導体集積回路のテスト方法において、複数のテ
スト状態を発生し、第1のテスト状態では内部のデータ
バスと内部のアドレスバスとをCPUから切離し、外部
からのアドレス入力を可能とし外部データバスの入出力
により内部周辺回路にアクセス可能となし、第2のテス
ト状態ではCPUを内部アドレスバスと内部データバス
とに接続し、それぞれ外部アドレスバスと外部データバ
スとにインタフェースし、外部からCPUへのデータ入
力ができるアドレス領域を、特定のアドレス領域に切り
替える半導体集積回路のテスト方法である。
ードとデータとをアクセスし、このアドレス空間中に周
辺回路に割当てインタフェースするCPUを搭載した半
導体集積回路で、前記のCPUが半導体集積回路内の周
辺回路をアクセスするのか、半導体集積回路の外部アド
レス領域をアクセスするのかをアドレスの値で判別し、
前記のCPUへ内部データバスからデータを入力するの
か、外部のデータバスからデータを入力するのかを選択
可能な半導体集積回路のテスト方法において、複数のテ
スト状態を発生し、第1のテスト状態では内部のデータ
バスと内部のアドレスバスとをCPUから切離し、外部
からのアドレス入力を可能とし外部データバスの入出力
により内部周辺回路にアクセス可能となし、第2のテス
ト状態ではCPUを内部アドレスバスと内部データバス
とに接続し、それぞれ外部アドレスバスと外部データバ
スとにインタフェースし、外部からCPUへのデータ入
力ができるアドレス領域を、特定のアドレス領域に切り
替える半導体集積回路のテスト方法である。
【0013】第2の手段は、同一アドレス空間で命令コ
ードとデータとをアクセスし、このアドレス空間中に周
辺回路に割当てインタフェースするCPUを搭載した半
導体集積回路で、前記のCPUが半導体集積回路内の周
辺回路をアクセスするのか、半導体集積回路の外部アド
レス領域をアクセスするのかをアドレスの値で判別し、
外部アドレス領域をアクセスする場合、内部データバス
へ外部からのデータを入力することを可能とする半導体
集積回路のテスト方法において、複数のテスト状態を発
生し、第1のテスト状態では内部のデータバスと内部の
アドレスバスとをCPUから切離し、外部からのアドレ
ス入力を可能とし外部データバスの入出力により内部周
辺回路にアクセス可能となし、第2のテスト状態ではC
PUを内部アドレスバスと内部データバスとに接続し、
それぞれ外部アドレスバスと外部データバスとにインタ
フェースし、内部データバスへ外部データを入力するア
ドレス領域を、特定のアドレス領域に切り替え、第2の
テスト状態を示す信号により内部周辺回路のアドレスデ
コードをディセーブルにし、内部データバスに複数の周
辺回路のデータをアクセスすることを禁止する半導体集
積回路のテスト方法である。
ードとデータとをアクセスし、このアドレス空間中に周
辺回路に割当てインタフェースするCPUを搭載した半
導体集積回路で、前記のCPUが半導体集積回路内の周
辺回路をアクセスするのか、半導体集積回路の外部アド
レス領域をアクセスするのかをアドレスの値で判別し、
外部アドレス領域をアクセスする場合、内部データバス
へ外部からのデータを入力することを可能とする半導体
集積回路のテスト方法において、複数のテスト状態を発
生し、第1のテスト状態では内部のデータバスと内部の
アドレスバスとをCPUから切離し、外部からのアドレ
ス入力を可能とし外部データバスの入出力により内部周
辺回路にアクセス可能となし、第2のテスト状態ではC
PUを内部アドレスバスと内部データバスとに接続し、
それぞれ外部アドレスバスと外部データバスとにインタ
フェースし、内部データバスへ外部データを入力するア
ドレス領域を、特定のアドレス領域に切り替え、第2の
テスト状態を示す信号により内部周辺回路のアドレスデ
コードをディセーブルにし、内部データバスに複数の周
辺回路のデータをアクセスすることを禁止する半導体集
積回路のテスト方法である。
【0014】
【作用】本発明に係る半導体集積回路のテスト方法にお
いては、複数のテスト状態を発生し、第1のテスト状態
では、従来技術と同様に、周辺回路をCPUのバスから
切り離して外部からデータを入出力可能とすることで周
辺回路のみをテスト可能となし、第2のテスト状態では
CPUの外部データ入力は特定のアドレス領域のみとな
し、内部周辺回路のアドレスと上記の特定のアドレス領
域とが競合しても内部周辺回路のデータはCPUに入力
されず、その結果、既存のCPUのテストパターンを使
用できるので、CPUのテストパターンを新たに作成す
る必要がなく、内部周辺回路も自由なアドレス空間に配
置することができる。
いては、複数のテスト状態を発生し、第1のテスト状態
では、従来技術と同様に、周辺回路をCPUのバスから
切り離して外部からデータを入出力可能とすることで周
辺回路のみをテスト可能となし、第2のテスト状態では
CPUの外部データ入力は特定のアドレス領域のみとな
し、内部周辺回路のアドレスと上記の特定のアドレス領
域とが競合しても内部周辺回路のデータはCPUに入力
されず、その結果、既存のCPUのテストパターンを使
用できるので、CPUのテストパターンを新たに作成す
る必要がなく、内部周辺回路も自由なアドレス空間に配
置することができる。
【0015】
【実施例】以下、図面を参照しつゝ、本発明の2実施例
に係る半導体集積回路のテスト方法について説明する。
に係る半導体集積回路のテスト方法について説明する。
【0016】図1は、本発明の第1実施例(請求項1に
対応)に係る半導体集積回路のテスト方法の説明図であ
る。
対応)に係る半導体集積回路のテスト方法の説明図であ
る。
【0017】図1参照 図において、1はCPUであり、2は内部アドレスバス
であり、3は内部データバスである。4はテスト信号発
生回路であり、5はモード信号発生回路である。8は周
辺回路であり、9はROMである。6は、上記の周辺回
路8を特定のアドレス領域に配置するデコーダであり、
7は、上記のROM9を特定のアドレス領域に配置する
デコーダである。10はアドレスバッファであり、11
はデータ入出力バッファである。12は、内部アドレス
バス2と外部アドレスバス14の入出力を切り替えるア
ドレスバス入出力切替えバッファであり、13は、内部
データバス3と外部データバス15の入出力を切り替え
るデータバス入出力切替えバッファである。16はCP
Uアドレスバスであり、17はCPUデータバスであ
る。18はCPU1への入力データバスであり、19は
CPU1の出力データバスである。20は内部データバ
ス入力と外部データバス入力との一方を選択するデータ
バス入力セレクタであり。21は内部領域デコーダであ
る。22は本発明の要旨に係るCPUテスト領域デコー
ダである。23は本発明の要旨に係るデコーダセレクタ
であり、上記の内部領域デコーダ21の出力信号31と
上記のCPUテスト領域デコーダ22の出力信号35の
いずれか一方を選択して出力信号36となす。32は周
辺回路テストモード信号であり、33は領域切替え信号
群である。34はCPUテスト信号である。
であり、3は内部データバスである。4はテスト信号発
生回路であり、5はモード信号発生回路である。8は周
辺回路であり、9はROMである。6は、上記の周辺回
路8を特定のアドレス領域に配置するデコーダであり、
7は、上記のROM9を特定のアドレス領域に配置する
デコーダである。10はアドレスバッファであり、11
はデータ入出力バッファである。12は、内部アドレス
バス2と外部アドレスバス14の入出力を切り替えるア
ドレスバス入出力切替えバッファであり、13は、内部
データバス3と外部データバス15の入出力を切り替え
るデータバス入出力切替えバッファである。16はCP
Uアドレスバスであり、17はCPUデータバスであ
る。18はCPU1への入力データバスであり、19は
CPU1の出力データバスである。20は内部データバ
ス入力と外部データバス入力との一方を選択するデータ
バス入力セレクタであり。21は内部領域デコーダであ
る。22は本発明の要旨に係るCPUテスト領域デコー
ダである。23は本発明の要旨に係るデコーダセレクタ
であり、上記の内部領域デコーダ21の出力信号31と
上記のCPUテスト領域デコーダ22の出力信号35の
いずれか一方を選択して出力信号36となす。32は周
辺回路テストモード信号であり、33は領域切替え信号
群である。34はCPUテスト信号である。
【0018】まず、図1に示す半導体集積回路の通常時
の動作について説明する。CPU1はCPUアドレスバ
ス6からアドレスバッファ10を介して内部アドレスバ
ス2にアドレスを出力し、CPUデータバス17に出力
したデータはデータ入出力バッファ11を介して出力デ
ータバス19を通り内部データバス3に出力する。出力
データは、内部アドレスバス2で指定するアドレスに配
置した周辺回路8に書き込まれる。また、データ取り込
みにおいては、CPU1から内部アドレスバス2に出力
されたアドレスに配置された周辺回路8やROM9のデ
ータが、内部データバス3に出力されデータバス入力セ
レクタ20とデータ入出力バッファ11とを介してCP
Uデータバス17を通ってCPU1にプログラムまたは
データとして取り込まれる。この場合、内部領域のみが
必要であり、外部アドレスバス14や外部データバス1
5で使用している端子は他の周辺回路で使用可能となっ
ている。また、モード信号発生回路5からの領域切替え
信号群33により、内部領域デコーダ21の出力信号3
1は全てのアドレス領域で内部であることを示し、テス
ト信号発生回路4からのCPUテスト信号34はディセ
ーブルであるので、デコーダセレクタ23に入力された
出力信号31はそのまゝデータバス入力セレクタ20の
セレクト信号となり、常時内部データバス3を選択す
る。
の動作について説明する。CPU1はCPUアドレスバ
ス6からアドレスバッファ10を介して内部アドレスバ
ス2にアドレスを出力し、CPUデータバス17に出力
したデータはデータ入出力バッファ11を介して出力デ
ータバス19を通り内部データバス3に出力する。出力
データは、内部アドレスバス2で指定するアドレスに配
置した周辺回路8に書き込まれる。また、データ取り込
みにおいては、CPU1から内部アドレスバス2に出力
されたアドレスに配置された周辺回路8やROM9のデ
ータが、内部データバス3に出力されデータバス入力セ
レクタ20とデータ入出力バッファ11とを介してCP
Uデータバス17を通ってCPU1にプログラムまたは
データとして取り込まれる。この場合、内部領域のみが
必要であり、外部アドレスバス14や外部データバス1
5で使用している端子は他の周辺回路で使用可能となっ
ている。また、モード信号発生回路5からの領域切替え
信号群33により、内部領域デコーダ21の出力信号3
1は全てのアドレス領域で内部であることを示し、テス
ト信号発生回路4からのCPUテスト信号34はディセ
ーブルであるので、デコーダセレクタ23に入力された
出力信号31はそのまゝデータバス入力セレクタ20の
セレクト信号となり、常時内部データバス3を選択す
る。
【0019】外部拡張モード時においては、内部アドレ
スバス2のアドレスデータは、アドレスバス入出力切替
えバッファ12を介して外部アドレスバス14に出力さ
れ、内部データバス3のデータはデータバス入出力切替
えバッファ13を介して外部データバス15に出力さ
れ、モード信号発生回路5からの領域切替え信号群33
はディセーブルになり、内部領域デコーダ21は周辺回
路8やROM9のアドレス領域のみ内部領域としてデコ
ードし、この領域以外をデータバス入力セレクタ20に
より外部データバス15からのデータをCPU1に与え
る。また、モード信号発生回路5からの領域切替え信号
群33によってROM9の領域を外部領域とみなす設定
も可能である。
スバス2のアドレスデータは、アドレスバス入出力切替
えバッファ12を介して外部アドレスバス14に出力さ
れ、内部データバス3のデータはデータバス入出力切替
えバッファ13を介して外部データバス15に出力さ
れ、モード信号発生回路5からの領域切替え信号群33
はディセーブルになり、内部領域デコーダ21は周辺回
路8やROM9のアドレス領域のみ内部領域としてデコ
ードし、この領域以外をデータバス入力セレクタ20に
より外部データバス15からのデータをCPU1に与え
る。また、モード信号発生回路5からの領域切替え信号
群33によってROM9の領域を外部領域とみなす設定
も可能である。
【0020】つぎに、本発明の第1実施例に係るテスト
方法について説明する。まず、周辺回路8とROM9を
テストする場合には、従来技術の場合と同様に、テスト
信号発生回路4からの周辺回路テストモード信号32に
より、アドレスバッファ10の出力インピーダンスとデ
ータバッファ11の出力インピーダンスとをハイ・イン
ピーダンスにして、内部アドレスバス2と内部データバ
ス3とからCPU1を切り離し、外部アドレスバス14
からアドレスバス入出力切替えバッファ12を介して内
部アドレスバス2にアドレスデータを入力可能とし、外
部データバス15からデータバス入出力切替えバッファ
13を介して内部データバス3へのデータの入出力を可
能とする。これにより、外部からアドレスデータを内部
アドレスバス2に入力して個々のアドレスに配置された
周辺回路にアクセスして外部からデータを書き込んだ
り、外部にデータを出力することで、CPUの動作に関
係なく周辺回路をテストすることができる。
方法について説明する。まず、周辺回路8とROM9を
テストする場合には、従来技術の場合と同様に、テスト
信号発生回路4からの周辺回路テストモード信号32に
より、アドレスバッファ10の出力インピーダンスとデ
ータバッファ11の出力インピーダンスとをハイ・イン
ピーダンスにして、内部アドレスバス2と内部データバ
ス3とからCPU1を切り離し、外部アドレスバス14
からアドレスバス入出力切替えバッファ12を介して内
部アドレスバス2にアドレスデータを入力可能とし、外
部データバス15からデータバス入出力切替えバッファ
13を介して内部データバス3へのデータの入出力を可
能とする。これにより、外部からアドレスデータを内部
アドレスバス2に入力して個々のアドレスに配置された
周辺回路にアクセスして外部からデータを書き込んだ
り、外部にデータを出力することで、CPUの動作に関
係なく周辺回路をテストすることができる。
【0021】また、CPUをテストする場合には、外部
拡張モードにし、テスト信号発生回路4からの周辺回路
テストモード信号32をディセーブルとなし、CPU1
は内部バスと外部バスのいずれをも使用できる状態にす
る。さらに、テスト信号発生回路4からのCPUテスト
信号34をアクティブとなし、デコーダセレクタ23が
CPUテスト領域デコーダ22からの出力信号35を常
時選択するようにする。CPUテスト領域デコーダ22
は、CPUテスト時にCPUと共に動作しなければテス
トをすることができない一部の周辺回路のアドレス領域
を除いて残余の全てのアドレス領域を外部から入力され
るデータのアドレス領域とする。このことにより、既存
のCPUのテストパターンを使用することができ、新た
にCPUのテストパターンを作成する必要がない。
拡張モードにし、テスト信号発生回路4からの周辺回路
テストモード信号32をディセーブルとなし、CPU1
は内部バスと外部バスのいずれをも使用できる状態にす
る。さらに、テスト信号発生回路4からのCPUテスト
信号34をアクティブとなし、デコーダセレクタ23が
CPUテスト領域デコーダ22からの出力信号35を常
時選択するようにする。CPUテスト領域デコーダ22
は、CPUテスト時にCPUと共に動作しなければテス
トをすることができない一部の周辺回路のアドレス領域
を除いて残余の全てのアドレス領域を外部から入力され
るデータのアドレス領域とする。このことにより、既存
のCPUのテストパターンを使用することができ、新た
にCPUのテストパターンを作成する必要がない。
【0022】図2は、本発明の第2実施例(請求項2に
対応)に係る半導体集積回路のテスト方法の説明図であ
る。
対応)に係る半導体集積回路のテスト方法の説明図であ
る。
【0023】図2参照 図における符号の説明は、第1実施例の場合と同一なの
で省略する。
で省略する。
【0024】本実施例が第1実施例と相違する点は、第
1実施例で使用するデータバス入力セレクタ20を本実
施例では使用せず、デコーダセレクタ23の出力信号3
6がデータバス入出力切替えバッファ13に入力され、
この出力信号36によって、内部領域のみ使用の場合に
はデータバス入出力切替えバッファ13は外部データバ
ス15からのデータ入力を禁止し、外部拡張モード時に
はデータバス入出力切替えバッファ13は外部データバ
ス15からのデータを内部データバス3に出力させる点
と、CPUテスト信号34は各周辺回路のデコーダ6に
も入力されCPUのテスト時にはデコード信号はディセ
ーブルとなり、周辺回路が配置されたアドレスであって
も内部データバス3にデータを出力させない点と、領域
切替え信号群33がROM9のデコーダ7にも入力さ
れ、必要ないときにはROM9から内部データバス3へ
の出力を禁止する点のみである。他の動作及びテストの
説明は第1実施例の場合と同一なので省略する。
1実施例で使用するデータバス入力セレクタ20を本実
施例では使用せず、デコーダセレクタ23の出力信号3
6がデータバス入出力切替えバッファ13に入力され、
この出力信号36によって、内部領域のみ使用の場合に
はデータバス入出力切替えバッファ13は外部データバ
ス15からのデータ入力を禁止し、外部拡張モード時に
はデータバス入出力切替えバッファ13は外部データバ
ス15からのデータを内部データバス3に出力させる点
と、CPUテスト信号34は各周辺回路のデコーダ6に
も入力されCPUのテスト時にはデコード信号はディセ
ーブルとなり、周辺回路が配置されたアドレスであって
も内部データバス3にデータを出力させない点と、領域
切替え信号群33がROM9のデコーダ7にも入力さ
れ、必要ないときにはROM9から内部データバス3へ
の出力を禁止する点のみである。他の動作及びテストの
説明は第1実施例の場合と同一なので省略する。
【0025】本実施例は第1実施例におけるデータバス
入力セレクタ20を使用しないので第1実施例より簡略
化できる。
入力セレクタ20を使用しないので第1実施例より簡略
化できる。
【0026】
【発明の効果】以上説明したように、本発明に係る半導
体集積回路のテスト方法においては、複数のテスト状態
を発生し、第1のテスト状態では、周辺回路をCPUの
バスから切り離して外部からデータを入出力可能とする
ことで周辺回路のみをテストすることができ、第2のテ
スト状態では、CPUの外部データ入力は特定のアドレ
ス領域のみとなし、内部周辺回路のアドレスと上記の特
定アドレス領域とが競合しても内部周辺回路のデータは
CPUに入力されることがないので、大規模周辺回路や
大容量ROMを搭載する場合でも、既存のCPUのテス
トパターンを使用することができ、新たにCPUのテス
トパターンを作成する必要がない。
体集積回路のテスト方法においては、複数のテスト状態
を発生し、第1のテスト状態では、周辺回路をCPUの
バスから切り離して外部からデータを入出力可能とする
ことで周辺回路のみをテストすることができ、第2のテ
スト状態では、CPUの外部データ入力は特定のアドレ
ス領域のみとなし、内部周辺回路のアドレスと上記の特
定アドレス領域とが競合しても内部周辺回路のデータは
CPUに入力されることがないので、大規模周辺回路や
大容量ROMを搭載する場合でも、既存のCPUのテス
トパターンを使用することができ、新たにCPUのテス
トパターンを作成する必要がない。
【0027】したがって、本発明は、CPUを搭載した
ASICにおいて、大容量のRAMや広い領域に配置す
る周辺回路を搭載しても、CPUのテストパターンを作
成し直す必要がなく、設計時間が軽減でき、設計効率を
向上することができる半導体集積回路のテスト方法を提
供することができる。
ASICにおいて、大容量のRAMや広い領域に配置す
る周辺回路を搭載しても、CPUのテストパターンを作
成し直す必要がなく、設計時間が軽減でき、設計効率を
向上することができる半導体集積回路のテスト方法を提
供することができる。
【図1】本発明の第1実施例に係る半導体集積回路のテ
スト方法の説明図である。
スト方法の説明図である。
【図2】本発明の第2実施例に係る半導体集積回路のテ
スト方法の説明図である。
スト方法の説明図である。
【図3】従来技術に係る半導体集積回路のテスト方法の
説明図である。
説明図である。
1 CPU 2 内部アドレスバス 3 内部データバス 4 テスト信号発生回路 5 モード信号発生回路 6・7 デコーダ 8 周辺回路 9 ROM 10 アドレスバッファ 11 データ入出力バッファ 12 アドレスバス入出力切替えバッファ 13 データバス入出力切替えバッファ 14 外部アドレスバス 15 外部データバス 16 CPUアドレスバス 17 CPUデータバス 18 入力データバス 19 出力データバス 20 データバス入力セレクタ 21 内部領域デコーダ 22 CPUテスト領域デコーダ 23 デコーダセレクタ 31 内部領域デコーダの出力信号 32 周辺回路テストモード信号 33 領域切替え信号群 34 CPUテスト信号 35 CPUテスト領域デコーダの出力信号 36 デコーダセレクタの出力信号
Claims (2)
- 【請求項1】 同一アドレス空間で命令コードとデータ
とをアクセスし、該アドレス空間中に周辺回路に割当て
インタフェースするCPUを搭載した半導体集積回路
で、前記CPUが半導体集積回路内の周辺回路をアクセ
スするのか、半導体集積回路の外部アドレス領域をアク
セスするのかをアドレスの値で判別し、前記CPUへ内
部データバスからデータを入力するのか、外部のデータ
バスからデータを入力するのかを選択可能な半導体集積
回路のテスト方法において、 複数のテスト状態を発生し、第1のテスト状態では内部
のデータバスと内部のアドレスバスとをCPUから切離
し、外部からのアドレス入力を可能とし外部データバス
の入出力により内部周辺回路にアクセス可能となし、第
2のテスト状態ではCPUを内部アドレスバスと内部デ
ータバスとに接続し、それぞれ外部アドレスバスと外部
データバスとにインタフェースし、外部からCPUへの
データ入力ができるアドレス領域を、特定のアドレス領
域に切り替えることを特徴とする半導体集積回路のテス
ト方法。 - 【請求項2】 同一アドレス空間で命令コードとデータ
とをアクセスし、該アドレス空間中に周辺回路に割当て
インタフェースするCPUを搭載した半導体集積回路
で、前記CPUが半導体集積回路内の周辺回路をアクセ
スするのか、半導体集積回路の外部アドレス領域をアク
セスするのかをアドレスの値で判別し、外部アドレス領
域をアクセスする場合、内部データバスへ外部からのデ
ータを入力することを可能とする半導体集積回路のテス
ト方法において、 複数のテスト状態を発生し、第1のテスト状態では内部
のデータバスと内部のアドレスバスとをCPUから切離
し、外部からのアドレス入力を可能とし外部データバス
の入出力により内部周辺回路にアクセス可能となし、第
2のテスト状態ではCPUを内部アドレスバスと内部デ
ータバスとに接続し、それぞれ外部アドレスバスと外部
データバスとにインタフェースし、内部データバスへ外
部データを入力するアドレス領域を、特定のアドレス領
域に切り替え、第2のテスト状態を示す信号により内部
周辺回路のアドレスデコードをディセーブルにして内部
データバスに複数の周辺回路のデータをアクセスするこ
とを禁止することを特徴とする半導体集積回路のテスト
方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5165284A JPH0721054A (ja) | 1993-07-05 | 1993-07-05 | 半導体集積回路のテスト方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5165284A JPH0721054A (ja) | 1993-07-05 | 1993-07-05 | 半導体集積回路のテスト方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0721054A true JPH0721054A (ja) | 1995-01-24 |
Family
ID=15809411
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5165284A Pending JPH0721054A (ja) | 1993-07-05 | 1993-07-05 | 半導体集積回路のテスト方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0721054A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SG94870A1 (en) * | 2001-07-30 | 2003-03-18 | Agilent Technologies Inc | Built-in self-test using embedded memory and processor in an application specific integrated circuit |
-
1993
- 1993-07-05 JP JP5165284A patent/JPH0721054A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SG94870A1 (en) * | 2001-07-30 | 2003-03-18 | Agilent Technologies Inc | Built-in self-test using embedded memory and processor in an application specific integrated circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8392641B2 (en) | Microcontroller with an interrupt structure having programmable priority levels with each priority level associated with a different register set | |
US6094736A (en) | Semiconductor integrated circuit device | |
JPH0743429A (ja) | 物理アドレス変換回路 | |
JPH0721054A (ja) | 半導体集積回路のテスト方法 | |
US7133954B2 (en) | Data bus system for micro controller | |
KR20000057045A (ko) | 반도체 메모리 장치 | |
US6230291B1 (en) | Microcomputer including burn-in test circuit and burn-in test method thereof including mode switching device | |
US5537355A (en) | Scheme to test/repair multiple large RAM blocks | |
JPH1083367A (ja) | 周辺装置制御 | |
KR0135593B1 (ko) | 마이크로 콤퓨터 | |
JP2002222921A (ja) | 半導体集積回路 | |
JPH07191905A (ja) | 情報処理装置 | |
KR0184154B1 (ko) | 원칩 마이크로 컴퓨터 | |
JP2001035200A (ja) | 集積回路 | |
JPH0815387A (ja) | マイクロコンピュータテスト回路 | |
JPH05180903A (ja) | 半導体集積回路装置のテスト方法及びテスト回路 | |
JPH1116400A (ja) | 半導体集積回路とそのテスト方法 | |
AU692670B2 (en) | Dram emulator | |
JPH01266635A (ja) | 半導体集積回路 | |
JP2000020340A (ja) | マイクロコンピュータ及びそのテスト方法 | |
KR100262014B1 (ko) | 비트 조작이 가능한 입/출력 포트 | |
JPH0561708A (ja) | 半導体集積装置 | |
WO1996024900A1 (en) | Dram emulator | |
JPH06150026A (ja) | マイクロコンピュータ、及びエミュレータ | |
JPS6215642A (ja) | 2アクセス方式メモリ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020108 |