JPH0720371B2 - 直流電源装置 - Google Patents
直流電源装置Info
- Publication number
- JPH0720371B2 JPH0720371B2 JP13965889A JP13965889A JPH0720371B2 JP H0720371 B2 JPH0720371 B2 JP H0720371B2 JP 13965889 A JP13965889 A JP 13965889A JP 13965889 A JP13965889 A JP 13965889A JP H0720371 B2 JPH0720371 B2 JP H0720371B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- power supply
- triangular wave
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、交流入力ラインにおける電流波形の改善を容
易に達成することができる直流電源装置に関する。
易に達成することができる直流電源装置に関する。
整流回路に接続されたスイツチングレギユレータ又はイ
ンバータ等のスイツチング素子のオン・オフ動作に基づ
く交流入力ラインの電流波形の歪みを補正するために、
電源ラインにリアクトルを接続し、整流回路の一対の直
流出力ライン間に接続されたスイツチング素子をオン・
オフ制御することは公知である（例えば特開昭63−1905
57号公報）。
ンバータ等のスイツチング素子のオン・オフ動作に基づ
く交流入力ラインの電流波形の歪みを補正するために、
電源ラインにリアクトルを接続し、整流回路の一対の直
流出力ライン間に接続されたスイツチング素子をオン・
オフ制御することは公知である（例えば特開昭63−1905
57号公報）。
ところで、従来の装置では、出力電圧と基準電圧との差
に対応する信号を形成し、この信号と基準正弦波とを乗
算することが必要であり、必然的に回路構成が複雑且つ
コスト高になつた。
に対応する信号を形成し、この信号と基準正弦波とを乗
算することが必要であり、必然的に回路構成が複雑且つ
コスト高になつた。
そこで、本発明の目的は低コスト化が可能な直流電源装
置を提供することにある。
置を提供することにある。
上記目的を達成するための請求項１に従う本発明は、交
流電源端子と、前記交流電源端子に接続された整流回路
と、前記交流電源端子と前記整流回路との間の交流電源
ラインに直列に又は前記整流回路の直流出力ラインに直
列及び／又は並列に接続されたインダクタンス回路要素
と、前記交流電源端子の交流電圧の周期よりも短い周期
を有してオン・オフ動作し、前記インダクタンス回路要
素に対するエネルギーの蓄積及び放出を制御するスイツ
チング素子と、前記スイツチング素子よりも出力側に設
けられた平滑用コンデンサと有する直流電源装置におい
て、前記平滑用コンデンサで平滑された直流出力電圧を
検出する電圧検出回路と、前記スイツチング素子又は前
記リアクトルを流れる電流を検出するための電流検出器
と、基準電圧源と、前記基準電圧源の基準電圧と前記電
圧検出回路から得られる検出電圧との差に対応する電圧
を形成する差信号形成回路と、前記交流電源端子の交流
電圧よりも十分に高い周波数で三角波を発生する三角波
発生回路と、前記差信号形成回路の出力電圧と前記三角
波との合成電圧を形成する合成回路と、前記電流検出器
から得られた電流検出波形と前記合成回路から得られた
合成電圧との電圧比較出力を発生する電圧コンパレータ
と、前記三角波に同期してセット信号を発生するセット
信号発生回路と、前記電流検出波形が前記合成電圧に達
したことを示す前記電圧コンパレータの出力に同期して
リセット信号を発生するリセット信号発生回路と、前記
セット信号発生回路から得られた前記セット信号に応答
してセット状態となり、前記リセット信号発生回路から
得られた前記リセット信号に応答してリセット状態にな
り、前記セット状態を示す出力パルスを前記スイッチン
グ素子のオン制御パルスとして前記スイッチング素子の
制御端子に与えるフリップフロップ回路とを設けたこと
を特徴とする直流電源装置に係わるものである。なお、
インダクタンス回路要素は、例えばリアクトル又はトラ
ンスである。また、前記差信号形成回路は例えば実施例
の差動増幅器（誤差増幅器）22である。
流電源端子と、前記交流電源端子に接続された整流回路
と、前記交流電源端子と前記整流回路との間の交流電源
ラインに直列に又は前記整流回路の直流出力ラインに直
列及び／又は並列に接続されたインダクタンス回路要素
と、前記交流電源端子の交流電圧の周期よりも短い周期
を有してオン・オフ動作し、前記インダクタンス回路要
素に対するエネルギーの蓄積及び放出を制御するスイツ
チング素子と、前記スイツチング素子よりも出力側に設
けられた平滑用コンデンサと有する直流電源装置におい
て、前記平滑用コンデンサで平滑された直流出力電圧を
検出する電圧検出回路と、前記スイツチング素子又は前
記リアクトルを流れる電流を検出するための電流検出器
と、基準電圧源と、前記基準電圧源の基準電圧と前記電
圧検出回路から得られる検出電圧との差に対応する電圧
を形成する差信号形成回路と、前記交流電源端子の交流
電圧よりも十分に高い周波数で三角波を発生する三角波
発生回路と、前記差信号形成回路の出力電圧と前記三角
波との合成電圧を形成する合成回路と、前記電流検出器
から得られた電流検出波形と前記合成回路から得られた
合成電圧との電圧比較出力を発生する電圧コンパレータ
と、前記三角波に同期してセット信号を発生するセット
信号発生回路と、前記電流検出波形が前記合成電圧に達
したことを示す前記電圧コンパレータの出力に同期して
リセット信号を発生するリセット信号発生回路と、前記
セット信号発生回路から得られた前記セット信号に応答
してセット状態となり、前記リセット信号発生回路から
得られた前記リセット信号に応答してリセット状態にな
り、前記セット状態を示す出力パルスを前記スイッチン
グ素子のオン制御パルスとして前記スイッチング素子の
制御端子に与えるフリップフロップ回路とを設けたこと
を特徴とする直流電源装置に係わるものである。なお、
インダクタンス回路要素は、例えばリアクトル又はトラ
ンスである。また、前記差信号形成回路は例えば実施例
の差動増幅器（誤差増幅器）22である。
請求項３に従う発明では、三角波と電流検出波形との合
成値と差動出力とを比較し、制御パルスを制御する。
成値と差動出力とを比較し、制御パルスを制御する。
請求項５に従う発明では、三角波の傾きを差動出力で制
御する。
御する。
請求項２、４、６に従う発明では、交流電圧の平均値に
基づいて三角波の傾きを制御する。
基づいて三角波の傾きを制御する。
いずれの請求項の発明においても、基準正弦波及び乗算
器を使用しないで電流波形の改善を行うことができる。
また、比較的簡単な回路で電流波形及び力率の改善を行
うことができる。
器を使用しないで電流波形の改善を行うことができる。
また、比較的簡単な回路で電流波形及び力率の改善を行
うことができる。
〔第１の実施例〕 次に、第１図及び第２図を参照して本発明の第１の実施
例に係わる直流電源装置を説明する。この装置は、例え
ば50Hzの商用交流電源が接続される一対の交流電源端子
１、２を有する。電源端子１、２に接続された高周波除
去用フイルタ３はラインに直列に接続されたリアクトル
４、５と、一対のライン間に接続されたコンデンサ６、
７とから成る。
例に係わる直流電源装置を説明する。この装置は、例え
ば50Hzの商用交流電源が接続される一対の交流電源端子
１、２を有する。電源端子１、２に接続された高周波除
去用フイルタ３はラインに直列に接続されたリアクトル
４、５と、一対のライン間に接続されたコンデンサ６、
７とから成る。
フイルタ３の出力段には、全波整流回路８が接続されて
いる。この整流回路８と一対の直流出力端子９、10との
間の一対の直流ライン11、12の一方にはエネルギー蓄積
要素としてのリアクトル13と逆流阻止用ダイオード14が
それぞれ直列に接続されている。リアクトル13の出力端
子と下側の直流ライン12との間にはFETから成るスイツ
チング素子15と電流検出器としての電流検出抵抗16とが
接続されている。平滑用コンデンサ16aは逆流阻止用ダ
イオード14の出力段において出力端子９、10間に接続さ
れている。
いる。この整流回路８と一対の直流出力端子９、10との
間の一対の直流ライン11、12の一方にはエネルギー蓄積
要素としてのリアクトル13と逆流阻止用ダイオード14が
それぞれ直列に接続されている。リアクトル13の出力端
子と下側の直流ライン12との間にはFETから成るスイツ
チング素子15と電流検出器としての電流検出抵抗16とが
接続されている。平滑用コンデンサ16aは逆流阻止用ダ
イオード14の出力段において出力端子９、10間に接続さ
れている。
抵抗17、18から成る電圧検出回路19は出力端子９、10間
に接続され、この電圧検出ライン20はスイツチング素子
制御回路21の差動増幅器22の一方の入力端子に接続され
ている。差動増幅器22の他方の入力端子には基準電圧源
23が接続されている。
に接続され、この電圧検出ライン20はスイツチング素子
制御回路21の差動増幅器22の一方の入力端子に接続され
ている。差動増幅器22の他方の入力端子には基準電圧源
23が接続されている。
電流検出抵抗16の一端から導出されている電流検出ライ
ン24は電圧コンパレータ25の一方の入力端子に接続され
ている。電圧コンパレータ25の他方の入力端子には、三
角波発生回路26の三角波（のこぎり波）と差動増幅器22
の差動出力との合成波形を得るための抵抗27、28から成
る合成回路29が接続されている。
ン24は電圧コンパレータ25の一方の入力端子に接続され
ている。電圧コンパレータ25の他方の入力端子には、三
角波発生回路26の三角波（のこぎり波）と差動増幅器22
の差動出力との合成波形を得るための抵抗27、28から成
る合成回路29が接続されている。
制御パルス形成回路30は、RSフリツプフロツプ31とセツ
ト信号発生回路32とリセツト信号形成回路33とから成
る。セツト信号発生回路32は三角波発生回路26の三角波
に同期してセツトトリガ信号を形成し、これをフリツプ
フロツプ31のセツト端子Ｓに与える。第１図ではセツト
信号発生回路32が三角波発生回路26で制御されるように
示されているが、セツト信号発生回路32に基準発振器を
内蔵させ、この基準発振器の出力クロツクに基づいてフ
リツプフロツプ31のセツト信号を形成すると共に、三角
波発生回路26を制御するようにしてもよい。リセツト信
号形成回路33は、コンパレータ25の出力状態の転換に応
答してリセツトトリガパルスをフリツプフロツプ31のリ
セツト端子Ｒに与える。フリツプフロツプ31のＱ出力端
子はFETから成るスイツチング素子15の制御端子（ゲー
ト）に接続されている。
ト信号発生回路32とリセツト信号形成回路33とから成
る。セツト信号発生回路32は三角波発生回路26の三角波
に同期してセツトトリガ信号を形成し、これをフリツプ
フロツプ31のセツト端子Ｓに与える。第１図ではセツト
信号発生回路32が三角波発生回路26で制御されるように
示されているが、セツト信号発生回路32に基準発振器を
内蔵させ、この基準発振器の出力クロツクに基づいてフ
リツプフロツプ31のセツト信号を形成すると共に、三角
波発生回路26を制御するようにしてもよい。リセツト信
号形成回路33は、コンパレータ25の出力状態の転換に応
答してリセツトトリガパルスをフリツプフロツプ31のリ
セツト端子Ｒに与える。フリツプフロツプ31のＱ出力端
子はFETから成るスイツチング素子15の制御端子（ゲー
ト）に接続されている。
次に、第１図の回路の動作を第２図の波形を参照して説
明する。電源端子１、２に正弦波交流電圧を印加する
と、整流回路８の出力段に第２図（Ａ）に示す全波整流
電圧波形が得られる。この電圧波形をスイツチング素子
15で電源周波数よりも十分に高い周波数（数Hz以上の例
えば20kHz）で断続すると、スイツチング素子15には第
２図（Ｂ）に示すように電圧波形の振幅に対応した振幅
（ピーク）を有する電流が断続的に流れる。これによ
り、電源端子１、２に流れる電流波形は第２図（Ｃ）に
示すように電圧波形に対応した近似正弦波になる。
明する。電源端子１、２に正弦波交流電圧を印加する
と、整流回路８の出力段に第２図（Ａ）に示す全波整流
電圧波形が得られる。この電圧波形をスイツチング素子
15で電源周波数よりも十分に高い周波数（数Hz以上の例
えば20kHz）で断続すると、スイツチング素子15には第
２図（Ｂ）に示すように電圧波形の振幅に対応した振幅
（ピーク）を有する電流が断続的に流れる。これによ
り、電源端子１、２に流れる電流波形は第２図（Ｃ）に
示すように電圧波形に対応した近似正弦波になる。
ところで、スイツチング素子15を断続制御するための制
御パルスのデユーテイは、正弦波の振幅が大きい時に小
さく、振幅が小さい時に大きくなることが電流波形を正
弦波に近づけるために望ましい。また、スイツチング素
子15は電流波形改善のみでなく、出力電圧制御に併用す
ることが回路構成を簡略化する上で望ましい。これ等を
達成するために、コンパレータ25に電流検出波形を入力
させると共に、三角波と差動出力との合成波を入力させ
ている。
御パルスのデユーテイは、正弦波の振幅が大きい時に小
さく、振幅が小さい時に大きくなることが電流波形を正
弦波に近づけるために望ましい。また、スイツチング素
子15は電流波形改善のみでなく、出力電圧制御に併用す
ることが回路構成を簡略化する上で望ましい。これ等を
達成するために、コンパレータ25に電流検出波形を入力
させると共に、三角波と差動出力との合成波を入力させ
ている。
リアクトル13を有するので、スイツチング素子15のオン
期間にはここを通つて流れる電流が第２図（Ｂ）に示す
ように時間と共に増大する。スイツチング素子15のオフ
期間にはリアクトル13に蓄積されたエネルギーがダイオ
ード14を通してコンデンサ16aに与えられる。この時、
リアクトル13の電圧と電源電圧との和の電圧でコンデン
ア16aが充電されるので、コンデンサ16aの充電電圧は電
源電圧よりも高くなる。出力端子９、10間に得られる第
２図（Ｄ）に示す直流電圧は基準電圧源23の直流基準電
圧と比較され、その差に対応する差動出力電圧が第２図
（Ｇ）に示すように得られる。三角波発生回路26からは
第２図（Ｆ）に示すように、右下りの傾きを有する三角
波（のこぎり波）が高い周波数（例えば20kHz）で得ら
れる。第２図（Ｆ）の三角波は第２図（Ｇ）の差動出力
と合成され、第２図（Ｈ）の実線で示す合成波になり、
これがコンパレータ25の入力となる。コンパレータ25で
は第２図（Ｂ）の電流検出波形（第２図（Ｈ）で点線で
示す波形）と第２図（Ｈ）で実線で示すのこぎり波とが
比較され、電流検出波が合成波に達した時にコンパレー
タ25の出力が転換し、リセツト信号形成回路33の出力ラ
インに第２図（Ｉ）に示すリセツトトリガパルスが得ら
れる。セツト信号発生回路32からは、第２図（Ｅ）に示
すように三角波の立上りに同期してセツトトリガパルス
が発生する。これにより、フリツプフロツプ31からは第
２図（Ｊ）に示す制御パルスが発生し、スイツチング素
子15はこれに対応してオン・オフする。コンパレータ25
には正弦波電圧の振幅に対してピーク値が変化するスイ
ツチング素子15の電流検出波形が入力されるので、交流
電圧の振幅が大きい期間にスイツチング素子15の制御パ
ルスのデユーテイが小さくなり、逆に交流電圧の振幅が
小さい時に制御パルスのデユーテイが大きくなる。ま
た、制御パルスのデユーテイは出力電圧に逆比例的に変
化する。
期間にはここを通つて流れる電流が第２図（Ｂ）に示す
ように時間と共に増大する。スイツチング素子15のオフ
期間にはリアクトル13に蓄積されたエネルギーがダイオ
ード14を通してコンデンサ16aに与えられる。この時、
リアクトル13の電圧と電源電圧との和の電圧でコンデン
ア16aが充電されるので、コンデンサ16aの充電電圧は電
源電圧よりも高くなる。出力端子９、10間に得られる第
２図（Ｄ）に示す直流電圧は基準電圧源23の直流基準電
圧と比較され、その差に対応する差動出力電圧が第２図
（Ｇ）に示すように得られる。三角波発生回路26からは
第２図（Ｆ）に示すように、右下りの傾きを有する三角
波（のこぎり波）が高い周波数（例えば20kHz）で得ら
れる。第２図（Ｆ）の三角波は第２図（Ｇ）の差動出力
と合成され、第２図（Ｈ）の実線で示す合成波になり、
これがコンパレータ25の入力となる。コンパレータ25で
は第２図（Ｂ）の電流検出波形（第２図（Ｈ）で点線で
示す波形）と第２図（Ｈ）で実線で示すのこぎり波とが
比較され、電流検出波が合成波に達した時にコンパレー
タ25の出力が転換し、リセツト信号形成回路33の出力ラ
インに第２図（Ｉ）に示すリセツトトリガパルスが得ら
れる。セツト信号発生回路32からは、第２図（Ｅ）に示
すように三角波の立上りに同期してセツトトリガパルス
が発生する。これにより、フリツプフロツプ31からは第
２図（Ｊ）に示す制御パルスが発生し、スイツチング素
子15はこれに対応してオン・オフする。コンパレータ25
には正弦波電圧の振幅に対してピーク値が変化するスイ
ツチング素子15の電流検出波形が入力されるので、交流
電圧の振幅が大きい期間にスイツチング素子15の制御パ
ルスのデユーテイが小さくなり、逆に交流電圧の振幅が
小さい時に制御パルスのデユーテイが大きくなる。ま
た、制御パルスのデユーテイは出力電圧に逆比例的に変
化する。
以上のように、この実施例によれば、乗算器を使用しな
いで、入力電流波形及び力率の改善が可能になる。
いで、入力電流波形及び力率の改善が可能になる。
〔第２の実施例〕 次に、第３図及び第４図を参照して第２の実施例の直流
電源装置を説明する。但し、第３図及び第４図及び後で
示す第５図〜第14図において第１図及び第２図と実質的
に同一の部分には同一の符号を付し、その説明を省略す
る。
電源装置を説明する。但し、第３図及び第４図及び後で
示す第５図〜第14図において第１図及び第２図と実質的
に同一の部分には同一の符号を付し、その説明を省略す
る。
第３図の回路では三角波発生回路26から得られる第４図
（Ｆ）の右上り傾斜の三角波と電流検出抵抗16から得ら
れる第４図（Ｂ）の電流検出波形とを合成するために、
抵抗27、28から成る合成回路29が設けられ、この出力ラ
インがコンパレータ25に接続されている。合成回路29か
ら第４図（Ｈ）に原理的に示すような波形が得られ、こ
の波形と第４図（Ｇ）の差動出力とがコンパレータ25で
比較され、第４図（Ｈ）の波形が差動出力のレベルに達
した時点でコンパレータ25の出力が転換し、リセツト信
号形成回路33から第４図（Ｉ）のリセツトパルスが発生
する。これによつても第１の実施例と同様な作用効果を
得ることができる。
（Ｆ）の右上り傾斜の三角波と電流検出抵抗16から得ら
れる第４図（Ｂ）の電流検出波形とを合成するために、
抵抗27、28から成る合成回路29が設けられ、この出力ラ
インがコンパレータ25に接続されている。合成回路29か
ら第４図（Ｈ）に原理的に示すような波形が得られ、こ
の波形と第４図（Ｇ）の差動出力とがコンパレータ25で
比較され、第４図（Ｈ）の波形が差動出力のレベルに達
した時点でコンパレータ25の出力が転換し、リセツト信
号形成回路33から第４図（Ｉ）のリセツトパルスが発生
する。これによつても第１の実施例と同様な作用効果を
得ることができる。
〔第３の実施例〕 第５図及び第６図に示す実施例では、コンパレータ25に
電流検出ライン24と三角波発生回路26とが接続され、差
動増幅器22の出力端子は三角波発生回路26の傾き制御端
子に接続されている。三角波発生回路26からは、第６図
（Ｂ）に示す電流検出波形と反対の傾きを有する三角波
が第６図（Ｆ）に示すように出力する。この結果、コン
パレータ25の出力は第１図と同一の原理で変化し、第６
図（Ｆ）の実線で示む三角波と点線で示す電流検出波形
との交差点で第６図（Ｈ）に示すリセツトパルスが発生
し、第６図（Ｉ）に示す制御パルスがスイツチング素子
15に与えられる。
電流検出ライン24と三角波発生回路26とが接続され、差
動増幅器22の出力端子は三角波発生回路26の傾き制御端
子に接続されている。三角波発生回路26からは、第６図
（Ｂ）に示す電流検出波形と反対の傾きを有する三角波
が第６図（Ｆ）に示すように出力する。この結果、コン
パレータ25の出力は第１図と同一の原理で変化し、第６
図（Ｆ）の実線で示む三角波と点線で示す電流検出波形
との交差点で第６図（Ｈ）に示すリセツトパルスが発生
し、第６図（Ｉ）に示す制御パルスがスイツチング素子
15に与えられる。
出力電圧の変化に基づくデユーテイの制御は三角波の傾
きの制御で達成される。第６図のt1時点以後で軽負荷と
なつて出力電圧が上昇したとすれば、三角波の傾きがゆ
るくなり、第６図（Ｉ）に示す制御パルスの幅が狭くな
り、出力電圧が基準値に戻される。
きの制御で達成される。第６図のt1時点以後で軽負荷と
なつて出力電圧が上昇したとすれば、三角波の傾きがゆ
るくなり、第６図（Ｉ）に示す制御パルスの幅が狭くな
り、出力電圧が基準値に戻される。
この第３の実施例によつても第１の実施例と同様な作用
効果を得ることができる。
効果を得ることができる。
〔第４の実施例〕 第７図に示す第４の実施例の直流電源装置は、第１図の
回路に入力電圧によつて三角波の傾きを変えるための回
路を付加したものである。即ち、整流回路８の出力ライ
ン11のＡ点とグランドとの間にダイオード41を介してコ
ンデンサ42を接続し、コンデンサ42に並列に抵抗43、44
の分圧回路を設け、分圧出力を三角波発生回路26に与え
るように構成されている。コンデンサ42は全波整流波形
を平滑するので、交流電圧の平均値が得られ、これによ
り三角波の傾きが第３の実施例と同様に制御される。こ
の第４の実施例によれば、第１の実施例と同様な作用効
果が得られる他に、入力電圧の変動による入力電流の波
形及び力率の変動を少なくする効果が得られる。
回路に入力電圧によつて三角波の傾きを変えるための回
路を付加したものである。即ち、整流回路８の出力ライ
ン11のＡ点とグランドとの間にダイオード41を介してコ
ンデンサ42を接続し、コンデンサ42に並列に抵抗43、44
の分圧回路を設け、分圧出力を三角波発生回路26に与え
るように構成されている。コンデンサ42は全波整流波形
を平滑するので、交流電圧の平均値が得られ、これによ
り三角波の傾きが第３の実施例と同様に制御される。こ
の第４の実施例によれば、第１の実施例と同様な作用効
果が得られる他に、入力電圧の変動による入力電流の波
形及び力率の変動を少なくする効果が得られる。
本発明は上述の実施例に限定されるものでなく、例えば
次の変形が可能なものである。
次の変形が可能なものである。
（１） 第８図に示すように、三角波と電流検出波形と
を合成してコンパレータ25に入力させる場合において
も、第７図と同様に、入力電圧の平均値で三角波の傾き
を制御してもよい。即ち、第３図の回路に第７図に示し
た三角波の傾き制御回路を付加してもよい。
を合成してコンパレータ25に入力させる場合において
も、第７図と同様に、入力電圧の平均値で三角波の傾き
を制御してもよい。即ち、第３図の回路に第７図に示し
た三角波の傾き制御回路を付加してもよい。
（２） 第９図に示すように、三角波の傾きを、差動増
幅器22の出力と入力電圧の平均値との両方で制御しても
よい。即ち、第５図の回路に第７図の三角波の傾き制御
回路を付加してもよい。
幅器22の出力と入力電圧の平均値との両方で制御しても
よい。即ち、第５図の回路に第７図の三角波の傾き制御
回路を付加してもよい。
（３） 第10図に示すように、リアクトル13を整流回路
８の交流入力ラインに接続してもよい。
８の交流入力ラインに接続してもよい。
（４） 第11図に示すように、リアクトル13の代りに、
トランス１次巻線13aと２次巻線13bとを設け、１次巻線
13aに直列にスイツチング素子15を接続し、トランスに
蓄積されたエネルギーを２次巻線13bで放出するように
構成してもよい。
トランス１次巻線13aと２次巻線13bとを設け、１次巻線
13aに直列にスイツチング素子15を接続し、トランスに
蓄積されたエネルギーを２次巻線13bで放出するように
構成してもよい。
（５） 第12図に示すように、スイツチング素子15をラ
イン11に直列に接続し、リアクトル13をライン11、12間
に接続してもよい。
イン11に直列に接続し、リアクトル13をライン11、12間
に接続してもよい。
（６） 第13図に示すように、インダクタンス素子とし
てのトランス１次巻線13aと２次巻線13bとを絶縁分離し
てもよい。
てのトランス１次巻線13aと２次巻線13bとを絶縁分離し
てもよい。
（７） 第14図に示すように、インダクタンス素子とし
ての２次巻線13bの出力段に、ダイオード14の他に、ダ
イオード51とリアクトル52とから成る平滑回路を設けて
もよい。なお、スイツチング素子15による電圧変換回路
は更に種々変形可能である。
ての２次巻線13bの出力段に、ダイオード14の他に、ダ
イオード51とリアクトル52とから成る平滑回路を設けて
もよい。なお、スイツチング素子15による電圧変換回路
は更に種々変形可能である。
（８） 出力電圧が低い場合は、抵抗17、18の分圧回路
を省いて出力端子９に電圧検出ライン20を直接に接続し
てもよい。
を省いて出力端子９に電圧検出ライン20を直接に接続し
てもよい。
上述から明らかなように、いずれの請求項の発明によつ
ても、乗算器を使用しないで入力電流波形及び力率を改
善することができる。
ても、乗算器を使用しないで入力電流波形及び力率を改
善することができる。
第１図は本発明の第１の実施例の直流電源装置を示す回
路図、 第２図は第１図のＡ〜Ｊ点の状態を示す波形図、 第３図は第２の実施例の直流電源装置を示す回路図、 第４図は第３図のＡ〜Ｊ点の状態を示す波形図、 第５図は第３の実施例の直流電源装置を示す回路図、 第６図は第５図のＡ〜Ｉ点の状態を示す波形図、 第７図は第４の実施例の直流電源装置を示す回路図、 第８図、第９図、第10図、第11図、第12図、第13図及び
第14図は変形例の直流電源装置の一部をそれぞれ示す回
路図である。 １、２……電源端子、８……整流回路、９、10……出力
端子、13……リアクトル、15……スイツチング素子、16
……コンデンサ、19……電流検出回路、21……スイツチ
ング素子制御回路、22……差動増幅器、23……基準電圧
源、25……コンパレータ、26……三角波発生回路。
路図、 第２図は第１図のＡ〜Ｊ点の状態を示す波形図、 第３図は第２の実施例の直流電源装置を示す回路図、 第４図は第３図のＡ〜Ｊ点の状態を示す波形図、 第５図は第３の実施例の直流電源装置を示す回路図、 第６図は第５図のＡ〜Ｉ点の状態を示す波形図、 第７図は第４の実施例の直流電源装置を示す回路図、 第８図、第９図、第10図、第11図、第12図、第13図及び
第14図は変形例の直流電源装置の一部をそれぞれ示す回
路図である。 １、２……電源端子、８……整流回路、９、10……出力
端子、13……リアクトル、15……スイツチング素子、16
……コンデンサ、19……電流検出回路、21……スイツチ
ング素子制御回路、22……差動増幅器、23……基準電圧
源、25……コンパレータ、26……三角波発生回路。
Claims (6)
- 【請求項１】交流電源端子と、 前記交流電源端子に接続された整流回路と、 前記交流電源端子と前記整流回路との間の交流電源ライ
ンに直列に又は前記整流回路の直流出力ラインに直列及
び／又は並列に接続されたインダクタンス回路要素と、 前記整流回路の出力側に配置されており、前記交流電源
端子の交流電圧の周期よりも短い周期を有してオン・オ
フ動作し、前記インダクタンス回路要素に対するエネル
ギーの蓄積及び放出を制御するスイッチング素子と、 前記スイッチング素子よりも出力側に設けられた平滑用
コンデンサと を有する直流電源装置において、 前記平滑用コンデンサで平滑された直流出力電圧を検出
する電圧検出回路と、 前記スイッチング素子又は前記リアクトルを流れる電流
を検出するための電流検出器と、 基準電圧源と、 前記基準電圧源の基準電圧と前記電圧検出回路から得ら
れた検出電圧との差に対応する電圧を形成する差信号形
成回路と、 前記交流電源端子の交流電圧よりも十分に高い周波数で
三角波を発生する三角波発生回路と、 前記差信号形成回路の出力電圧と前記三角波との合成電
圧を形成する合成回路と、 前記電流検出器から得られた電流検出波形と前記合成回
路から得られた合成電圧との電圧比較出力を発生する電
圧コンパレータと、 前記三角波に同期してセット信号を発生するセット信号
発生回路と、 前記電流検出波形が前記合成電圧に達したことを示す前
記電圧コンパレータの出力に同期してリセット信号を発
生するリセット信号発生回路と、 前記セット信号発生回路から得られた前記セット信号に
応答してセット状態となり、前記リセット信号発生回路
から得られた前記リセット信号に応答してリセット状態
になり、前記セット状態を示す出力パルスを前記スイッ
チング素子のオン制御パルスとして前記スイッチング素
子の制御端子に与えるフリップフロップ回路と を設けたことを特徴とする直流電源装置。 - 【請求項２】更に、前記交流電圧の平均値に基づいて前
記三角波の傾きを制御する回路を設けたことを特徴とす
る請求項１記載の直流電源装置。 - 【請求項３】交流電源端子と、 前記交流電源端子に接続された整流回路と、 前記交流電源端子と前記整流回路との間の交流電源ライ
ンに直列に又は前記整流回路の直流出力ラインに直列及
び／又は並列に接続されたインダクタンス回路要素と、 前記整流回路の出力側に配置されており、前記交流電源
端子の交流電圧の周期よりも短い周期を有してオン・オ
フ動作し、前記インダクタンス回路要素に対するエネル
ギーの蓄積及び放出を制御するスイッチング素子と、 前記スイッチング素子よりも出力側に設けられた平滑用
コンデンサと を有する直流電源装置において、 前記平滑用コンデンサで平滑された直流出力電圧を検出
する電圧検出回路と、 前記スイッチング素子又は前記リアクトルを流れる電流
を検出するための電流検出器と、 基準電圧源と、 前記基準電圧源の基準電圧と前記電圧検出回路から得ら
れた検出電圧との差に対応する電圧を形成する差信号形
成回路と、 前記交流電源端子の交流電圧よりも十分に高い周波数で
三角波を発生する三角波発生回路と、 前記電流検出器から得られた電流検出波形と前記三角波
発生回路から得られた前記三角波との合成電圧を形成す
る合成回路と、 前記差信号形成回路から得られた差信号と前記合成回路
から得られた合成電圧との電圧比較出力を発生する電圧
コンパレータと、 前記三角波に同期してセット信号を発生するセット信号
発生回路と、 前記合成電圧が前記差信号に達したことを示す前記電圧
コンパレータの出力に同期してリセット信号を発生する
リセット信号発生回路と、 前記セット信号発生回路から得られた前記セット信号に
応答してセット状態となり、前記リセット信号発生回路
から得られた前記リセット信号に応答してリセット状態
となり、前記セット状態を示す出力パルスを前記スイッ
チング素子のオン制御パルスとして前記スイッチング素
子の制御端子に与えるフリップフロップ回路と を設けたことを特徴とする直流電源装置。 - 【請求項４】更に、前記交流電圧の平均値に基づいて前
記三角波の傾きを制御する回路を設けたことを特徴とす
る請求項３記載の直流電源装置。 - 【請求項５】交流電源端子と、 前記交流電源端子に接続された整流回路と、 前記交流電源端子と前記整流回路との間の交流電源ライ
ンに直列に又は前記整流回路の直流出力ラインに直列及
び／又は並列に接続されたインダクタンス回路要素と、 前記整流回路の出力側に配置されており、前記交流電源
端子の交流電圧の周期よりも短い周期を有してオン・オ
フ動作し、前記インダクタンス回路要素に対するエネル
ギーの蓄積及び放出を制御するスイッチング素子と、 前記スイッチング素子よりも出力側に設けられた平滑用
コンデンサと を有する直流電源装置において、 前記平滑用コンデンサで平滑された直流出力電圧を検出
する電圧検出回路と、 前記スイッチング素子又は前記リアクトルを流れる電流
を検出するための電流検出器と、 基準電圧源と、 前記基準電圧源の基準電圧と前記電圧検出回路から得ら
れた検出電圧との差に対応する電圧を形成する差信号形
成回路と、 前記交流電源端子の交流電圧よりも十分に高い周波数で
三角波を発生するものであり、前記差信号形成回路の出
力に応答して前記三角波の傾きが変化するように形成さ
れている三角波発生回路と、 前記三角波発生回路から得られた三角波と前記電流検出
器から得られた電流検出波形との電圧比較出力を発生す
る電圧コンパレータと、 前記三角波に同期してセット信号を発生するセット信号
発生回路と、 前記電流検出波形が前記三角波に達したことを示す前記
電圧コンパレータの出力に同期してリセット信号を発生
するリセット信号発生回路と、 前記セット信号発生回路から得られた前記セット信号に
応答してセット状態となり、前記リセット信号発生回路
から得られた前記リセット信号に応答してリセット状態
となり、前記セット状態を示す出力パルスを前記スイッ
チング素子のオン制御パルスとして前記スイッチング素
子の制御端子に与えるフリップフロップ回路と を設けたことを特徴とする直流電源装置。 - 【請求項６】更に、前記交流電圧の平均値に基づいて前
記三角波の傾きを制御する回路を設けたことを特徴とす
る請求項５記載の直流電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13965889A JPH0720371B2 (ja) | 1989-05-31 | 1989-05-31 | 直流電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13965889A JPH0720371B2 (ja) | 1989-05-31 | 1989-05-31 | 直流電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH037066A JPH037066A (ja) | 1991-01-14 |
| JPH0720371B2 true JPH0720371B2 (ja) | 1995-03-06 |
Family
ID=15250396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13965889A Expired - Fee Related JPH0720371B2 (ja) | 1989-05-31 | 1989-05-31 | 直流電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0720371B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04320506A (ja) * | 1991-04-19 | 1992-11-11 | Sanyo Electric Co Ltd | アクティブフィルタ装置 |
| KR100535082B1 (ko) * | 2003-12-02 | 2005-12-07 | 현대자동차주식회사 | 두 개의 배터리를 입출력으로 하는 직류 컨버터의돌입전류 방지회로 |
| US7573250B2 (en) | 2004-08-24 | 2009-08-11 | International Rectifier Corporation | Method and apparatus for calibrating a ramp signal |
| JP4239111B2 (ja) * | 2007-06-14 | 2009-03-18 | サンケン電気株式会社 | Ａｃ−ｄｃコンバータ |
| MY181704A (en) * | 2016-02-05 | 2021-01-04 | Guangdong Oppo Mobile Telecommunications Corp Ltd | Charge method, adapter and mobile terminal |
-
1989
- 1989-05-31 JP JP13965889A patent/JPH0720371B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH037066A (ja) | 1991-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4412277A (en) | AC-DC Converter having an improved power factor | |
| JP3392128B2 (ja) | 共振インバータ | |
| JPS61224857A (ja) | 整流回路の制御装置 | |
| JP2924613B2 (ja) | 直流電源装置 | |
| KR910003789B1 (ko) | 전원장치 | |
| JPH0720371B2 (ja) | 直流電源装置 | |
| JP3196554B2 (ja) | 電流モード型スイッチング安定化電源装置 | |
| JP3086574B2 (ja) | 系統連系型インバータ | |
| JPH0746903B2 (ja) | 共振型スイッチング電源回路 | |
| JP2539158Y2 (ja) | 直流電源装置 | |
| JP2784951B2 (ja) | 電源装置 | |
| JPH077953A (ja) | 過電流制限回路 | |
| JP2777892B2 (ja) | 共振型インバータ式ｘ線装置 | |
| JP2632586B2 (ja) | 蓋付容器 | |
| JPH0832182B2 (ja) | 電源装置 | |
| KR100415188B1 (ko) | 역률보상회로 | |
| JP2515403Y2 (ja) | スイッチング電源 | |
| JPH0756636Y2 (ja) | スイッチング電源 | |
| JPS6245793B2 (ja) | ||
| JP2677738B2 (ja) | スイッチングレギュレータ | |
| JP2683839B2 (ja) | 電源装置 | |
| JP2726355B2 (ja) | スイッチングレギュレータ | |
| JPS62281769A (ja) | 定電流大電力用トランジスタ・インバータ | |
| JPH0732603B2 (ja) | 直流電源装置 | |
| JP2964839B2 (ja) | 電力変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |