JPH07202109A - Semiconductor package - Google Patents
Semiconductor packageInfo
- Publication number
- JPH07202109A JPH07202109A JP33531493A JP33531493A JPH07202109A JP H07202109 A JPH07202109 A JP H07202109A JP 33531493 A JP33531493 A JP 33531493A JP 33531493 A JP33531493 A JP 33531493A JP H07202109 A JPH07202109 A JP H07202109A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- semiconductor package
- sealing material
- ceramic
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、高速デバイスの搭載用
として好適な半導体パッケージに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package suitable for mounting a high speed device.
【０００２】[0002]
【従来の技術】一般に、半導体チップのパッケージに
は、プラスチックパッケージ、メタルパッケージ、セラ
ミックパッケージが使用されている。これらのうち、特
にセラミックパッケージは、ＬＳＩを気密封止する際の
信頼性が高く、優れた放熱性等を有するため、コンピュ
ータの演算部に用いるＣＭＯＳゲートアレイやＥＣＬゲ
ートアレイ等のパッケージングに使用されている。2. Description of the Related Art Generally, as a semiconductor chip package, a plastic package, a metal package, or a ceramic package is used. Among them, the ceramic package is particularly used for packaging CMOS gate arrays and ECL gate arrays used in the computing unit of a computer because it has high reliability in hermetically sealing an LSI and has excellent heat dissipation. Has been done.
【０００３】上述したセラミックパッケージの構造とし
ては、リードフレームを用いたＤＩＰ（デュアルインラ
インパッケージ）、ＱＦＰ（クァドフラッドパッケー
ジ）や、リードピンを用いたＰＧＡ（ピングリッドアレ
イ）、入出力用のランドを用いたＬＧＡ（ランドグリッ
ドアレイ）等が知られている。これらのうち、リードフ
レームを用いたパッケージは、構造が簡単で、安価に作
製できることから、各種の半導体チップに広く使用され
ている。特に、ＱＦＰは入出力信号数の増加にも対応で
き、表面実装タイプであること等から多用されている。The structure of the above-mentioned ceramic package includes a DIP (dual inline package) using a lead frame, a QFP (quad flood package), a PGA (pin grid array) using lead pins, and an input / output land. The LGA (land grid array) used and the like are known. Among these, the package using the lead frame is widely used for various semiconductor chips because of its simple structure and low cost. In particular, the QFP is widely used because it can cope with an increase in the number of input / output signals and is a surface mount type.
【０００４】ところで、上記したようなセラミックパッ
ケージのリードフレームとしては、一般にセラミックス
材料と熱膨張係数が近似する、42wt%Ni-Feや29wt%Ni-16
wt%Co-Fe 等の Fe-Ni系合金が用いられている。しか
し、このような Fe-Ni系合金は強磁性体であるため、パ
ルス信号の立上り直後や高周波信号の場合には表皮効果
により抵抗が増大し、その結果として出力信号の電圧レ
ベルが低下するという問題や、比透磁率が大きいことに
起因してインダクタンスが大きく、かつインダクタンス
が周波数により変化する、換言すればノイズレベルが高
いという問題を有していた。このような抵抗やインダク
タンスの周波数依存性は、いずれも半導体チップの動作
特性に対して悪影響を及ぼすものであるため、その対応
が強く求められている。By the way, as a lead frame for the above-mentioned ceramic package, generally 42 wt% Ni-Fe or 29 wt% Ni-16, which has a thermal expansion coefficient similar to that of a ceramic material, is used.
Fe-Ni alloys such as wt% Co-Fe are used. However, since such an Fe-Ni alloy is a ferromagnetic substance, the resistance increases due to the skin effect immediately after the rise of the pulse signal or in the case of a high frequency signal, and as a result, the voltage level of the output signal decreases. There is a problem that the inductance is large due to the large relative permeability and the inductance changes depending on the frequency, in other words, the noise level is high. Since such frequency dependence of resistance and inductance has an adverse effect on the operating characteristics of the semiconductor chip, there is a strong demand for their correspondence.
【０００５】一方、Cu系リードフレームはそれ自体が低
抵抗であるため、表皮効果により電流分布が断面表層に
集中したとしても低抵抗状態を保つことができ、また比
透磁率を 1として取り扱うことができる非磁性体である
ため、インダクタンスを小さくできると共に周波数依存
性を解消することができる。しかしながら、Cu系リード
フレームは、パッケージ材料であるセラミックスとの熱
膨張係数の差が大きいことから、一般的なガラス系封着
材を用いて接合すると、上記熱膨張差により生じる熱応
力によって封着部分（特に封着材部分）に亀裂が生じた
り、また亀裂が生じないまでも、十分な封着信頼性が得
られないという問題を有していた。On the other hand, since the Cu-based lead frame itself has a low resistance, the low resistance state can be maintained even if the current distribution is concentrated on the surface layer of the cross section due to the skin effect, and the relative permeability is treated as 1. Since it is a non-magnetic material capable of satisfying the requirements, the inductance can be reduced and the frequency dependence can be eliminated. However, since the Cu-based lead frame has a large difference in coefficient of thermal expansion from the ceramics, which is the package material, if a general glass-based sealing material is used for bonding, the thermal stress caused by the difference in thermal expansion causes sealing. There is a problem that sufficient sealing reliability cannot be obtained even if a crack occurs in a portion (particularly the sealing material portion), or even if no crack occurs.
【０００６】[0006]
【発明が解決しようとする課題】上述したように、従来
のセラミックスパッケージにおいて、 Fe-Ni系リードフ
レームを用いた場合には、抵抗やインダクタンスが周波
数により変化し、特に高速動作型の半導体チップの動作
特性に悪影響を及ぼしやすいという問題があった。一
方、Cu系リードフレームを用いた場合には、ガラス系封
着材で信頼性の高い封着を行うことができないという問
題があった。As described above, in the conventional ceramic package, when the Fe-Ni lead frame is used, the resistance and the inductance change depending on the frequency. There is a problem that the operating characteristics are likely to be adversely affected. On the other hand, when the Cu-based lead frame is used, there is a problem that reliable sealing cannot be performed with the glass-based sealing material.
【０００７】本発明は、このような課題に対処してなさ
れたもので、リードフレームの抵抗やインダクタンスの
周波数依存性を抑制すると共に、封着部分の信頼性を高
めることを可能にした、セラミックス基体を用いた半導
体パッケージを提供することを目的としている。The present invention has been made in response to such a problem, and suppresses the frequency dependence of the resistance and inductance of the lead frame and enhances the reliability of the sealed portion. It is intended to provide a semiconductor package using a base.
【０００８】[0008]
【課題を解決するための手段】本発明の半導体パッケー
ジは、半導体チップが搭載されたセラミックス基体と、
前記セラミックス基体の前記半導体チップの搭載面側に
列状に配置された封着材を介して接合され、かつ前記半
導体チップに電気的に接続された、表面に酸化層を有す
る銅系リードフレームと、前記セラミックス基体に前記
銅系リードフレームを介して接合されたセラミックスキ
ャップとを具備することを特徴としている。A semiconductor package according to the present invention comprises a ceramic substrate on which a semiconductor chip is mounted,
A copper-based lead frame having an oxide layer on the surface, which is joined to the ceramic base on the mounting surface side of the semiconductor chip via a sealing material arranged in a row and electrically connected to the semiconductor chip; And a ceramics cap bonded to the ceramics base via the copper-based lead frame.
【０００９】また、上記半導体パッケージにおいて、前
記銅系リードフレームは、Cuを主成分とし、これに 0.1
〜 1.2重量% のCrおよび0.05〜 0.3重量% のZrから選ば
れた少なくとも 1種を添加したCu基合金からなること、
前記Cu基合金はさらに 0.005〜0.05重量% のSiを含むこ
とを特徴としている。さらに、上記半導体パッケージに
おいて、前記銅系リードフレームのパッケージ内先端部
は、前記封着材を介して前記セラミックス基体に接合さ
れていることを特徴としている。In the above semiconductor package, the copper-based lead frame contains Cu as a main component,
~ 1.2% by weight of Cr and 0.05 to 0.3% by weight of Zr and at least one selected from Cu-based alloys added,
The Cu-based alloy is further characterized by containing 0.005 to 0.05% by weight of Si. Further, in the above semiconductor package, the inner end of the copper lead frame inside the package is joined to the ceramic base through the sealing material.
【００１０】[0010]
【作用】本発明の半導体パッケージにおいては、表面に
Cu酸化層、特にCrやZrの濃度が高いCuの酸化物層を有す
る銅系リードフレームを用いており、この表面の酸化層
は例えばガラス系の封着材の濡れ性を改善する働きを有
する。また、このような銅系リードフレーム、特にCrや
Zrの濃度が高い銅系合金からなるリードフレームを、列
状に配置した封着材を介してセラミックス基体に接合し
ており、銅系リードフレームとセラミックス基体との直
接結合面積の低減を図っている。これらにより、銅系リ
ードフレームと例えばガラス系封着材との良好な接合状
態が得られると共に、銅系リードフレームとセラミック
ス基体との熱膨張差に起因して生じる熱応力を緩和する
ことができるため、高信頼性の下で銅系リードフレーム
をセラミックス基体に接合することが可能となる。すな
わち、封着部分の信頼性を高めることができる。そし
て、銅系リードフレームは表皮効果により電流分布が断
面表層に集中したとしても低抵抗状態を保つことができ
ると共に、抵抗やインダクタンスの周波数依存性が極め
て小さいため、高周波動作型の半導体チップを搭載した
場合においても、良好な動作特性を得ることができる。In the semiconductor package of the present invention, the surface is
A copper lead frame having a Cu oxide layer, particularly a Cu oxide layer having a high concentration of Cr and Zr, is used, and the oxide layer on this surface has a function of improving the wettability of a glass-based sealing material, for example. . In addition, such copper-based lead frames, especially Cr and
A lead frame made of a copper-based alloy with a high Zr concentration is bonded to a ceramic substrate via a sealing material arranged in rows to reduce the direct bonding area between the copper-based lead frame and the ceramic substrate. There is. With these, a good bonding state between the copper-based lead frame and, for example, a glass-based sealing material can be obtained, and the thermal stress caused by the difference in thermal expansion between the copper-based lead frame and the ceramic substrate can be relaxed. Therefore, it is possible to bond the copper-based lead frame to the ceramic substrate with high reliability. That is, the reliability of the sealed portion can be improved. The copper lead frame can maintain a low resistance state even if the current distribution is concentrated on the surface layer of the cross section due to the skin effect, and the frequency dependence of resistance and inductance is extremely small, so that a high frequency operation type semiconductor chip is mounted. Even in such a case, good operating characteristics can be obtained.
【００１１】[0011]
【実施例】次に、本発明の実施例について図面を参照し
て説明する。Embodiments of the present invention will now be described with reference to the drawings.
【００１２】図１は、本発明を適用した一実施例による
半導体パッケージ（ＱＦＰ）の構成を示す断面図であ
る。同図において、１は半導体チップ２の収容部となる
キャビティ１ａを有するセラミックス基体である。セラ
ミックス基体１のキャビティ１ａ内には、 Ag-ポリイミ
ド、 Ag-ガラス等の接合材３を介して半導体チップ２が
接合搭載されている。FIG. 1 is a sectional view showing the structure of a semiconductor package (QFP) according to an embodiment of the present invention. In the figure, reference numeral 1 is a ceramic substrate having a cavity 1a that serves as a housing portion for the semiconductor chip 2. The semiconductor chip 2 is bonded and mounted in the cavity 1a of the ceramic substrate 1 via a bonding material 3 such as Ag-polyimide or Ag-glass.
【００１３】セラミック基体１の構成材料としては、一
般的な酸化アルミニウム（Al2 O 3）等を用いることも
可能であるが、特に放熱性に優れる窒化アルミニウム(A
lN)を用いることが好ましい。これにより、半導体チッ
プの高集積化や高速動作化に伴う放出熱量の増大に対応
することができ、十分な放熱性を確保した上でパッケー
ジを小形化することが可能となる。また、パッケージを
小形化することによって、信号遅延の抑制にも効果を発
揮する。As the constituent material of the ceramic substrate 1, it is possible to use general aluminum oxide (Al 2 O 3 ) or the like, but aluminum nitride (A
It is preferred to use 1N). As a result, it is possible to cope with an increase in the amount of heat released due to the high integration and high-speed operation of the semiconductor chip, and it is possible to make the package compact while ensuring sufficient heat dissipation. In addition, the miniaturization of the package is effective in suppressing signal delay.
【００１４】また、上記セラミックス基体１の半導体チ
ップ２の搭載面側、すなわちセラミックス基体１の外縁
側凸状端面上には、例えばガラス系の封着材４によっ
て、Cu系リードフレーム５が接合されており、このCu系
リードフレーム５と半導体チップ２の各電極とは、ボン
ディングワイヤ６等により電気的に接続されている。Cu
系リードフレーム５の構成材料となるCu基合金として
は、導電率(IACS)が 80%以上で、かつ機械的強度（引張
り強度）が50kgf/mm2 以上のものを用いることが好まし
い。このようなCu基合金としては、Cuを主成分とし、こ
れにCrおよびZrから選ばれる少なくとも 1種を添加した
Cu-Cr-Zr系合金、さらにこのCu-Cr-Zr系合金にSiを添加
した Cu-Cr-Zr-Si系合金等が例示される。上記Cr、Zrお
よびSiの組成比は、Cr:0.1〜 1重量% 、Zr: 0.05〜 1重
量% 、Si:0.005〜 0.1重量% とすることが好ましい。こ
のようなCrやZrの濃度が高く、かつSiを含む組成とする
ことで、酸化膜の剥離をより一層防止することが可能と
なる。このような Cu-Cr-Zr-Si系合金の具体的な組成と
しては、 Cu-0.55%Cr-0.25%Zr-0.04%Si が挙げられる。
上記Cu系リードフレーム５は、図２に示すように、その
表面に酸化層５ａが設けられており、またガラス系封着
材４は、セラミックス基体１の外縁側凸状端面上に辺方
向に複数列（例えば封着材列４ａ、４ｂ、４ｃ、４ｄ）
配置されている。そして、上記Cu系リードフレーム５の
表面酸化層５ａとガラス系封着材列４ａ、４ｂ、４ｃ、
４ｄとが接触し、その界面で接合封着がなされている。
なお、上記表面酸化層５ａは、Cu系リードフレーム５の
ワイヤボンディング部７のみは除去されており、Cu系リ
ードフレーム５と半導体チップ２との良好な電気的接続
を確保している。Cu系リードフレーム５の表面酸化層５
ａは、例えばワイヤボンディング部７を除いてCu系リー
ドフレーム５の表面に酸化処理を施したり、あるいは酸
化銅の塗布焼成等によっても形成することができる。On the mounting surface side of the semiconductor substrate 2 of the ceramic substrate 1, that is, on the convex end surface of the ceramic substrate 1 on the outer edge side, a Cu lead frame 5 is joined by, for example, a glass sealing material 4. The Cu-based lead frame 5 and each electrode of the semiconductor chip 2 are electrically connected by a bonding wire 6 or the like. Cu
As the Cu-based alloy which is a constituent material of the lead frame 5, it is preferable to use one having an electric conductivity (IACS) of 80% or more and a mechanical strength (tensile strength) of 50 kgf / mm 2 or more. As such a Cu-based alloy, Cu is the main component and at least one selected from Cr and Zr is added to this.
Examples include Cu-Cr-Zr alloys and Cu-Cr-Zr-Si alloys obtained by adding Si to this Cu-Cr-Zr alloy. The composition ratios of Cr, Zr and Si are preferably Cr: 0.1 to 1% by weight, Zr: 0.05 to 1% by weight and Si: 0.005 to 0.1% by weight. By using such a composition containing high concentrations of Cr and Zr and containing Si, it becomes possible to further prevent peeling of the oxide film. As a specific composition of such a Cu-Cr-Zr-Si alloy, Cu-0.55% Cr-0.25% Zr-0.04% Si can be mentioned.
As shown in FIG. 2, the Cu-based lead frame 5 is provided with an oxide layer 5a on its surface, and the glass-based sealing material 4 is formed on the outer edge-side convex end surface of the ceramic substrate 1 in the lateral direction. Multiple rows (for example, sealing material rows 4a, 4b, 4c, 4d)
It is arranged. The surface oxide layer 5a of the Cu-based lead frame 5 and the glass-based sealing material rows 4a, 4b, 4c,
4d are in contact with each other, and the interface is bonded and sealed.
In the surface oxide layer 5a, only the wire bonding portion 7 of the Cu-based lead frame 5 is removed to ensure good electrical connection between the Cu-based lead frame 5 and the semiconductor chip 2. Cu-based lead frame 5 surface oxide layer 5
The a can be formed, for example, by subjecting the surface of the Cu-based lead frame 5 except the wire bonding portion 7 to an oxidation treatment, or by coating and baking copper oxide.
【００１５】上記表面酸化層５ａの形成方法の具体例と
しては、濃度 0.5規定の硝酸溶液に室温で 5分間浸漬し
た後、大気中にて 300℃で 5分間の熱処理を行う、ある
いは濃度 2.2規定の硝酸溶液に室温で20分間浸漬した
後、大気中にて 300℃で 5分間の熱処理を行う等が挙げ
られる。また、表面酸化層５ａの厚さは 1〜 5nmの範囲
とすることが好ましい。厚さが薄すぎる場合には効果が
なくなり、逆に厚すぎると処理時間がかかり生産性が低
下する。A specific example of the method for forming the surface oxide layer 5a is as follows: dip in a nitric acid solution having a concentration of 0.5 N for 5 minutes at room temperature, and then heat-treat at 300 ° C. for 5 minutes in the atmosphere, or a concentration of 2.2 N. After soaking in the nitric acid solution for 20 minutes at room temperature, heat treatment is performed at 300 ° C for 5 minutes in the atmosphere. The thickness of the surface oxide layer 5a is preferably in the range of 1 to 5 nm. If the thickness is too thin, the effect will be lost, and conversely, if it is too thick, it will take a long time to process and productivity will decrease.
【００１６】列状に配置されたガラス系封着材４の具体
的な形態は、セラミックス基体１の大きさ、Cu系リード
フレーム５の構成材料や形成ピッチ等に応じて適宜設定
するものとするが、例えば 1〜10mm程度の幅で形成する
ことが好ましく、またセラミックス基体１と列状ガラス
系封着材４との実接合面積は、セラミックス基体１の封
着部面積に対して30〜 70%程度とすることが好ましい。
実接合面積が 70%未満であると、封着部分の信頼性を十
分に得ることができず、また 30%を超えるとCu系リード
フレーム５とセラミックス基体１との熱膨張差を十分に
緩和することができない。なお、Cu系リードフレーム５
の先端部（インナーリードの先端部）は、ボンディング
特性を考慮して、ガラス系封着材４を介してセラミック
ス基体１に接合しておくものとする。また、封着材４と
しては、樹脂系例えばエポキシ系やポリイミド系等の封
着材を用いることもできる。The specific form of the glass-based sealing material 4 arranged in rows is set appropriately according to the size of the ceramic substrate 1, the constituent material of the Cu-based lead frame 5, the formation pitch, and the like. However, it is preferable to form the ceramic base 1 with a width of about 1 to 10 mm, and the actual bonding area of the ceramic base 1 and the row-shaped glass-based sealing material 4 is 30 to 70 with respect to the sealing area of the ceramic base 1. It is preferably about%.
If the actual bonding area is less than 70%, the reliability of the sealed portion cannot be sufficiently obtained, and if it exceeds 30%, the difference in thermal expansion between the Cu lead frame 5 and the ceramic substrate 1 is sufficiently relaxed. Can not do it. In addition, Cu-based lead frame 5
The tip portion (the tip portion of the inner lead) is bonded to the ceramic substrate 1 via the glass-based sealing material 4 in consideration of the bonding characteristics. Further, as the sealing material 4, a resin-based sealing material such as an epoxy-based or polyimide-based sealing material can be used.
【００１７】半導体チップ２が接合、搭載されたセラミ
ックス基体１の上面側には、上述したCu系リードフレー
ム５を介して、セラミックスキャップ８が同様に列状に
配置されたガラス系の封着材９（例えば封着材列９ａ、
９ｂ、９ｃ）により接合されており、半導体チップ２が
気密封止されている。このセラミックスキャップ８の材
質としては、各種のセラミックス焼結体を適用すること
が可能であるが、熱膨張係数や放熱性等を考慮して、窒
化アルミニウムやムライトを主成分とする焼結体を用い
ることが好ましい。なお、半導体チップ２の気密封止
は、上記セラミックスキャップ８に限らず、セラミック
ス製の枠体をCu系リードフレーム５を介してセラミック
ス基体１の上面側に接合し、その内部に封止用樹脂を充
填することによっても実施できる。On the upper surface side of the ceramic substrate 1 on which the semiconductor chips 2 are joined and mounted, the glass-based sealing material in which the ceramic caps 8 are similarly arranged in rows via the above-mentioned Cu-based lead frame 5 is provided. 9 (for example, the sealing material row 9a,
9b, 9c), and the semiconductor chip 2 is hermetically sealed. As the material of the ceramics cap 8, various kinds of ceramics sintered bodies can be applied. However, in consideration of the thermal expansion coefficient, heat dissipation, etc., a sintered body containing aluminum nitride or mullite as a main component is used. It is preferable to use. The hermetic sealing of the semiconductor chip 2 is not limited to the ceramic cap 8 described above, but a ceramic frame body is bonded to the upper surface side of the ceramic base body 1 via the Cu-based lead frame 5, and the sealing resin is provided inside thereof. Can also be implemented by filling.
【００１８】上記実施例の半導体パッケージの特性等を
以下のようにして評価した。また、本発明との比較とし
て、ガラス系封着材をセラミックス基体の封着部（外縁
側凸状端面）全面に配置してCu系リードフレームを接合
した半導体パッケージ（比較例１）と、42アロイからな
るリードフレームをセラミックス基体の封着部全面に配
置したガラス系封着材により接合した（比較例２）とを
作製し、これらについても同様に特性等の評価を行っ
た。The characteristics and the like of the semiconductor package of the above embodiment were evaluated as follows. In addition, as a comparison with the present invention, a semiconductor package (Comparative Example 1) in which a glass-based sealing material is disposed on the entire sealing portion (outer edge side convex end surface) of a ceramic substrate and a Cu-based lead frame is bonded thereto, 42 A lead frame made of an alloy was joined by a glass-based sealing material arranged on the entire surface of the ceramic substrate at the sealing portion (Comparative Example 2), and the characteristics and the like of these were also evaluated.
【００１９】まず、上記実施例および比較例１、２によ
る各半導体パッケージのリードフレームの封着性を評価
した。その結果、実施例と比較例２による半導体パッケ
ージにおいては、封着工程で何等問題を生じることはな
かったが、ガラス系封着材を全面に配置した比較例１に
よる半導体パッケージでは、封着部分に熱応力によって
クラックが生じ、実用に耐え得るようなものではなかっ
た。First, the sealability of the lead frame of each semiconductor package according to the above-mentioned Examples and Comparative Examples 1 and 2 was evaluated. As a result, in the semiconductor packages according to the example and the comparative example 2, no problem occurred in the sealing step, but in the semiconductor package according to the comparative example 1 in which the glass-based sealing material is arranged on the entire surface, the sealing part The thermal stress caused cracks, which was not practical.
【００２０】すなわち、上記実施例の半導体パッケージ
においては、Cu系リードフレーム５を封着材列４ａ、４
ｂ、４ｃ、４ｄによりセラミックス基体１に接合し、Cu
系リードフレーム５とセラミックス基体１とが直接結合
する面積の低減を図っているため、Cu系リードフレーム
５とセラミックス基体１との熱膨張差に起因して封着時
に生じる熱応力を緩和することができ、これにより良好
にCu系リードフレーム５を接合封着することが可能とな
る。また、Cu系リードフレーム５の表面には、酸化層５
ａを設けているため、良好なガラス系封着材４の濡れ性
が得られるため、これによっても封着性が向上する。こ
れらによって、優れた封着信頼性を得ることが可能とな
る。また、ガラス系封着材４を列状に配置することによ
り、ガラス系封着材４より誘電率が低い空気が存在する
部分が形成されるため、電気的容量が低下し、これによ
り信号遅延を抑制することが可能となるという利点も生
ずる。That is, in the semiconductor package of the above embodiment, the Cu-based lead frame 5 is attached to the sealing material rows 4a, 4
Bonded to the ceramic substrate 1 by b, 4c, 4d, and Cu
Since the area where the lead frame 5 and the ceramic substrate 1 are directly bonded is reduced, the thermal stress generated during the sealing due to the difference in thermal expansion between the Cu lead frame 5 and the ceramic substrate 1 is relaxed. As a result, it is possible to satisfactorily bond and seal the Cu-based lead frame 5. Further, an oxide layer 5 is formed on the surface of the Cu-based lead frame 5.
Since a is provided, good wettability of the glass-based sealing material 4 can be obtained, which also improves the sealing property. These make it possible to obtain excellent sealing reliability. Further, by arranging the glass-based sealing material 4 in a row, a portion where air having a lower dielectric constant than that of the glass-based sealing material 4 is present is formed, so that the electric capacity is reduced, which results in signal delay. There is also an advantage that it becomes possible to suppress.
【００２１】次に、上記実施例の半導体パッケージと比
較例２の半導体パッケージを用いて、電気的特性を評価
した。まず、各半導体パッケージのリードフレームの電
気抵抗の周波数依存性として、200MHzにおける抵抗Ｒ
200 と1MHzにおける抵抗Ｒ1 との比を測定、評価した。
その結果、42アロイからなるリードフレームを用いた比
較例２による半導体パッケージでは、表皮効果により電
気抵抗が測定周波数と共に見掛け上増大した。これに対
して、実施例による半導体パッケージでは、低抵抗でか
つ周波数によらない特性を得ることができた。また、各
半導体パッケージの伝送特性をネットワークアナライザ
を用いて測定した。その結果、比較例２の半導体パッケ
ージでは、周波数が高くなるにつれて通過電圧が低下
し、信号が通りにくくなることが判明した。一方、実施
例の半導体パッケージでは 1000MHz(1GHz)以上の信号で
も出力の低下は僅かであった。Next, using the semiconductor package of the above-mentioned embodiment and the semiconductor package of Comparative Example 2, the electrical characteristics were evaluated. First, as the frequency dependence of the electrical resistance of the lead frame of each semiconductor package, the resistance R at 200 MHz
The ratio of the resistance R 1 at 200 to 1 MHz was measured and evaluated.
As a result, in the semiconductor package according to Comparative Example 2 using the lead frame made of 42 alloy, the electric resistance apparently increased with the measurement frequency due to the skin effect. On the other hand, in the semiconductor package according to the example, it was possible to obtain low resistance and characteristics independent of frequency. The transmission characteristics of each semiconductor package were measured using a network analyzer. As a result, it was found that in the semiconductor package of Comparative Example 2, the passing voltage decreased as the frequency increased, and it became difficult for signals to pass. On the other hand, in the semiconductor package of the example, the output was slightly reduced even with a signal of 1000 MHz (1 GHz) or more.
【００２２】上述した各測定結果から明らかなように、
本発明による半導体パッケージは、良好な封着信頼性が
得られると共に、信号遅延が小さく、高周波まで信号を
良好に通過させることが可能であることから、特に高速
デバイス用のパッケージとして実用性に優れていること
が明らかである。As is clear from the above measurement results,
The semiconductor package according to the present invention is excellent in practicability especially as a package for a high-speed device because it has good sealing reliability, has a small signal delay, and can pass a signal well up to a high frequency. It is clear that
【００２３】なお、上記実施例においては、リードフレ
ームと半導体チップとの電気的な接続をワイヤボンディ
ングにより行った例について説明したが、本発明はこれ
に限定されるものではなく、ＴＡＢやフリップチップ法
を使用したものについても適用可能である。In the above embodiment, an example in which the lead frame and the semiconductor chip are electrically connected by wire bonding has been described, but the present invention is not limited to this, and a TAB or a flip chip is used. The method using the method is also applicable.
【００２４】[0024]
【発明の効果】以上説明したように、本発明の半導体パ
ッケージによれば、リードフレームの抵抗やインダクタ
ンスの周波数依存性を抑制した上で、封着部分の信頼性
を高めることができる。よって、特に高速デバイスの搭
載用に適した高性能で信頼性の高い半導体パッケージを
提供することが可能となる。As described above, according to the semiconductor package of the present invention, the reliability of the sealed portion can be improved while suppressing the frequency dependence of the resistance and inductance of the lead frame. Therefore, it is possible to provide a high-performance and highly-reliable semiconductor package particularly suitable for mounting a high-speed device.
【図１】 本発明の一実施例による半導体パッケージの
構成を示す断面図である。FIG. 1 is a sectional view showing a configuration of a semiconductor package according to an embodiment of the present invention.
【図２】 図１に示す半導体パッケージの要部を拡大し
て示す断面図である。FIG. 2 is an enlarged cross-sectional view showing a main part of the semiconductor package shown in FIG.
１……セラミックス基体 ２……半導体チップ ４、９……ガラス系封着材 ４ａ、４ｂ、４ｃ、４ｄ、９ａ、９ｂ、９ｃ…封着材列 ５……Cu系リードフレーム ５ａ…表面酸化層 ８……セラミックスキャップ 1 ... Ceramics substrate 2 ... Semiconductor chip 4, 9 ... Glass-based sealing material 4a, 4b, 4c, 4d, 9a, 9b, 9c ... Sealing material row 5 ... Cu-based lead frame 5a ... Surface oxide layer 8: Ceramics cap
───────────────────────────────────────────────────── フロントページの続き (72)発明者 手島 光一 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Koichi Teshima, Komukai Toshiba Town No. 1, Komukai Toshiba Town, Kawasaki City, Kanagawa Prefecture Toshiba Research and Development Center
Claims (4)
基体と、 前記セラミックス基体の前記半導体チップの搭載面側に
列状に配置された封着材を介して接合され、かつ前記半
導体チップに電気的に接続された、表面に酸化層を有す
る銅系リードフレームと、 前記セラミックス基体に前記銅系リードフレームを介し
て接合されたセラミックスキャップとを具備することを
特徴とする半導体パッケージ。1. A ceramic base on which a semiconductor chip is mounted, and a ceramic base, which are joined to each other via a sealing material arranged in a row on the mounting surface side of the semiconductor base of the ceramic base, and electrically connected to the semiconductor chip. A semiconductor package comprising: a connected copper lead frame having an oxide layer on the surface thereof; and a ceramics cap bonded to the ceramics base via the copper lead frame.
て、 前記銅系リードフレームは、Cuを主成分とし、これに
0.1〜 1.2重量% のCrおよび0.05〜 0.3重量% のZrから
選ばれた少なくとも 1種を添加したCu基合金からなるこ
とを特徴とする半導体パッケージ。2. The semiconductor package according to claim 1, wherein the copper-based lead frame contains Cu as a main component, and
A semiconductor package comprising a Cu-based alloy to which at least one selected from 0.1 to 1.2% by weight of Cr and 0.05 to 0.3% by weight of Zr is added.
て、 前記Cu基合金は、さらに 0.005〜0.05重量% のSiを含む
ことを特徴とする半導体パッケージ。3. The semiconductor package according to claim 2, wherein the Cu-based alloy further contains 0.005 to 0.05% by weight of Si.
て、 前記銅系リードフレームのパッケージ内先端部は、前記
封着材を介して前記セラミックス基体に接合されている
ことを特徴とする半導体パッケージ。4. The semiconductor package according to claim 1, wherein a tip end portion of the copper lead frame inside the package is bonded to the ceramic base through the sealing material.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33531493A JP3228625B2 (en) | 1993-12-28 | 1993-12-28 | Semiconductor package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33531493A JP3228625B2 (en) | 1993-12-28 | 1993-12-28 | Semiconductor package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07202109A true JPH07202109A (en) | 1995-08-04 |
| JP3228625B2 JP3228625B2 (en) | 2001-11-12 |
Family
ID=18287143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33531493A Expired - Lifetime JP3228625B2 (en) | 1993-12-28 | 1993-12-28 | Semiconductor package |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3228625B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002076192A (en) * | 2000-08-30 | 2002-03-15 | Toshiba Electronic Engineering Corp | Aluminum nitride board and semiconductor package using it |
| KR100429922B1 (en) * | 2000-08-17 | 2004-05-04 | 닛꼬 긴조꾸 가꼬 가부시키가이샤 | Copper alloy foil for laminate |
| JP2009239113A (en) * | 2008-03-27 | 2009-10-15 | Shinko Electric Ind Co Ltd | Package for optical semiconductor element |
-
1993
- 1993-12-28 JP JP33531493A patent/JP3228625B2/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100429922B1 (en) * | 2000-08-17 | 2004-05-04 | 닛꼬 긴조꾸 가꼬 가부시키가이샤 | Copper alloy foil for laminate |
| JP2002076192A (en) * | 2000-08-30 | 2002-03-15 | Toshiba Electronic Engineering Corp | Aluminum nitride board and semiconductor package using it |
| JP2009239113A (en) * | 2008-03-27 | 2009-10-15 | Shinko Electric Ind Co Ltd | Package for optical semiconductor element |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3228625B2 (en) | 2001-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5315155A (en) | Electronic package with stress relief channel | |
| US4897508A (en) | Metal electronic package | |
| US6833290B2 (en) | Structure and method of forming a multiple leadframe semiconductor device | |
| CA2142866A1 (en) | Metal electronic package incorporating a multi-chip module | |
| JPH0350758A (en) | Resin seal type semiconductor device | |
| GB1510294A (en) | Passivated and encapsulated semiconductors and method of making same | |
| JP3169781B2 (en) | Lead frame for semiconductor device | |
| EP0090566B1 (en) | Semiconductor device package | |
| JPS5873904A (en) | Silver-filled glass | |
| JPH06342853A (en) | Package for semiconductor element | |
| JP3228625B2 (en) | Semiconductor package | |
| US6404066B1 (en) | Semiconductor device and process for manufacturing the same | |
| US4604642A (en) | Fe-Ni-Cu leadframe | |
| JPH0722572A (en) | Semiconductor package | |
| KR950009625B1 (en) | Glass seals seramic package | |
| KR19980071554A (en) | Semiconductor device with metal alloy for electrode | |
| JPH0567697A (en) | Resin sealed-type semiconductor device | |
| JPH07183421A (en) | Semiconductor package | |
| JPH0945804A (en) | Semiconductor package | |
| JPS6153746A (en) | Semiconductor device | |
| JPH07183448A (en) | Semiconductor package | |
| JPS6329960A (en) | Lead frame for resin seal type semiconductor device | |
| JPH02303053A (en) | Manufacture of semiconductor package | |
| JPS6129139A (en) | Semiconductor device | |
| JPS6175548A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010821 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070907 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080907 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080907 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090907 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090907 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130907 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |