JPH07194116A - 直流電源装置 - Google Patents
直流電源装置Info
- Publication number
- JPH07194116A JPH07194116A JP33613393A JP33613393A JPH07194116A JP H07194116 A JPH07194116 A JP H07194116A JP 33613393 A JP33613393 A JP 33613393A JP 33613393 A JP33613393 A JP 33613393A JP H07194116 A JPH07194116 A JP H07194116A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- switching element
- switching
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【目的】 多出力を持つ電源の基本出力回路の負荷変動
を検出し、補助出力回路の安定化制御スイッチング素子
に流れるピーク電流を低減し、電力ロスを減らして高効
率とする。 【構成】 直流電源1に第1のスイッチング素子2とス
イッチングトランス3の1次巻線N1を接続し、スイッ
チングトランス3の2次巻線N2に接続した整流平滑回
路6の出力電圧を検出し第1のスイッチング素子2を制
御する基本出力回路22を接続する。スイッチングトラ
ンス3の他の巻線N3に第2のスイッチング素子10を
有する整流平滑回路11を備えた補助出力回路27を接
続し、第1のスイッチング素子2の導通期間を検出する
タイミング検出回路40の出力から遅延回路46を通し
た信号と、充放電コンデンサ14の両極電圧を増幅する
増幅回路45の出力信号とを合成した信号で第2のスイ
ッチング素子10を駆動する。
を検出し、補助出力回路の安定化制御スイッチング素子
に流れるピーク電流を低減し、電力ロスを減らして高効
率とする。 【構成】 直流電源1に第1のスイッチング素子2とス
イッチングトランス3の1次巻線N1を接続し、スイッ
チングトランス3の2次巻線N2に接続した整流平滑回
路6の出力電圧を検出し第1のスイッチング素子2を制
御する基本出力回路22を接続する。スイッチングトラ
ンス3の他の巻線N3に第2のスイッチング素子10を
有する整流平滑回路11を備えた補助出力回路27を接
続し、第1のスイッチング素子2の導通期間を検出する
タイミング検出回路40の出力から遅延回路46を通し
た信号と、充放電コンデンサ14の両極電圧を増幅する
増幅回路45の出力信号とを合成した信号で第2のスイ
ッチング素子10を駆動する。
Description
【0001】
【産業上の利用分野】本発明は、各種電子機器の電源と
して利用される直流電源装置に関する。
して利用される直流電源装置に関する。
【0002】
【従来の技術】近年、直流電源装置は機器の小型化に伴
いスイッチング電源装置に置き換わりつつある。しか
し、多出力直流電源装置の基本出力回路は安定化されて
いるが、他の出力は十分安定化されないため、ドロッパ
回路を必要とするが電力の損失が大きい。
いスイッチング電源装置に置き換わりつつある。しか
し、多出力直流電源装置の基本出力回路は安定化されて
いるが、他の出力は十分安定化されないため、ドロッパ
回路を必要とするが電力の損失が大きい。
【0003】従来、この種の直流電源装置は、図4に示
すように構成して上記問題を解決している。以下、その
構成について説明する。
すように構成して上記問題を解決している。以下、その
構成について説明する。
【0004】図4に示すように、直流電源1に第1のス
イッチング素子2とスイッチングトランス3の1次巻線
N1の直列回路を接続し、スイッチングトランス3の2
次巻線N2にダイオード4とコンデンサ5で構成した整
流平滑回路6を接続している。スイッチングトランス3
の他の巻線N3に補助出力回路7を接続しており、この
補助出力回路7は、ダイオード8とコンデンサ9と第2
のスイッチング素子10とからなる整流平滑回路11
と、この整流平滑回路11に接続した基準電圧源12と
誤差増幅器13と充放電コンデンサ14とからなる充電
回路15と、充放電コンデンサ14に接続したスイッチ
ングトランス3の巻線N3と抵抗16とからなる放電回
路17と、充放電コンデンサ14の両端電圧によって第
2のスイッチング素子10を駆動する駆動回路18aと
で構成している。整流平滑回路6に基準電圧源19と誤
差増幅器20とからなる電圧検出回路21を接続し、こ
の電圧検出回路21の出力により駆動回路18bを介し
て第1のスイッチング素子2を制御するようにし、基本
出力回路22を構成している。基本出力回路22と補助
出力回路7にそれぞれ負荷23,24を接続し、負荷2
4にかかる電圧は、負荷23にかかる電圧のスイッチン
グトランス3の巻線比(N3/N2)倍より低く設定し
ている。
イッチング素子2とスイッチングトランス3の1次巻線
N1の直列回路を接続し、スイッチングトランス3の2
次巻線N2にダイオード4とコンデンサ5で構成した整
流平滑回路6を接続している。スイッチングトランス3
の他の巻線N3に補助出力回路7を接続しており、この
補助出力回路7は、ダイオード8とコンデンサ9と第2
のスイッチング素子10とからなる整流平滑回路11
と、この整流平滑回路11に接続した基準電圧源12と
誤差増幅器13と充放電コンデンサ14とからなる充電
回路15と、充放電コンデンサ14に接続したスイッチ
ングトランス3の巻線N3と抵抗16とからなる放電回
路17と、充放電コンデンサ14の両端電圧によって第
2のスイッチング素子10を駆動する駆動回路18aと
で構成している。整流平滑回路6に基準電圧源19と誤
差増幅器20とからなる電圧検出回路21を接続し、こ
の電圧検出回路21の出力により駆動回路18bを介し
て第1のスイッチング素子2を制御するようにし、基本
出力回路22を構成している。基本出力回路22と補助
出力回路7にそれぞれ負荷23,24を接続し、負荷2
4にかかる電圧は、負荷23にかかる電圧のスイッチン
グトランス3の巻線比(N3/N2)倍より低く設定し
ている。
【0005】上記構成において動作を説明すると、第1
のスイッチング素子2がオンの時、スイッチトランス3
に電力が蓄えられ、また、充放電コンデンサ14はダイ
オード25と抵抗16を通じて放電され、第2のスイッ
チング素子10はオンとなり、第1のスイッチング素子
2がオフになると、スイッチングトランス3の2次巻線
N2の巻線電圧は負荷23にかかる電圧より低いため、
ダイオード4は非導通状態となり、スイッチングトラン
ス3に蓄えられた電力はコンデンサ9で平滑されて負荷
24に供給される。また、充放電コンデンサ14は、誤
差増幅器13より抵抗26を通じて充電され、駆動回路
18aによって第2のスイッチング素子10はオフとな
り、スイッチングトランス3に蓄えられた電力はコンデ
ンサ5で平滑され、負荷23に供給されてスイッチング
トランス3に蓄えられた電力がなくなると、第1のスイ
ッチング素子2がオンとなり、同様の動作を繰り返す。
のスイッチング素子2がオンの時、スイッチトランス3
に電力が蓄えられ、また、充放電コンデンサ14はダイ
オード25と抵抗16を通じて放電され、第2のスイッ
チング素子10はオンとなり、第1のスイッチング素子
2がオフになると、スイッチングトランス3の2次巻線
N2の巻線電圧は負荷23にかかる電圧より低いため、
ダイオード4は非導通状態となり、スイッチングトラン
ス3に蓄えられた電力はコンデンサ9で平滑されて負荷
24に供給される。また、充放電コンデンサ14は、誤
差増幅器13より抵抗26を通じて充電され、駆動回路
18aによって第2のスイッチング素子10はオフとな
り、スイッチングトランス3に蓄えられた電力はコンデ
ンサ5で平滑され、負荷23に供給されてスイッチング
トランス3に蓄えられた電力がなくなると、第1のスイ
ッチング素子2がオンとなり、同様の動作を繰り返す。
【0006】この動作を図5(a)〜(f)を参照しな
がら詳細に説明すると、図5(a)において、破線aは
負荷23が大きい場合のスイッチングトランス3の1次
巻線N1の電圧を示し、実線bは負荷23が小さい場合
のスイッチングトランス3の1次巻線N1の電圧を示し
ており、第1のスチッチング素子2のオン期間をそれぞ
れt1,t2とする。図5(d)はスイッチングトランス
3の1次巻線N1の電流を示しており、負荷23が大き
い場合(破線a)は、ピーク電流は大きく、負荷23が
小さい場合(実線b)は、ピーク電流は小さくなる。
がら詳細に説明すると、図5(a)において、破線aは
負荷23が大きい場合のスイッチングトランス3の1次
巻線N1の電圧を示し、実線bは負荷23が小さい場合
のスイッチングトランス3の1次巻線N1の電圧を示し
ており、第1のスチッチング素子2のオン期間をそれぞ
れt1,t2とする。図5(d)はスイッチングトランス
3の1次巻線N1の電流を示しており、負荷23が大き
い場合(破線a)は、ピーク電流は大きく、負荷23が
小さい場合(実線b)は、ピーク電流は小さくなる。
【0007】充放電コンデンサ14は第1のスイッチン
グ素子2のオン期間に放電するため、その端子電圧は図
5(b)に示すようになり、負荷23が変化すると、第
1のスイッチング素子2のオン期間が図5(a)の
t1,t2のように変化した場合、充放電コンデンサ14
の放電電圧は大きく上下する。つぎに、この状態から充
放電コンデンサ14へ充電が開始される(第1のスイッ
チング素子2がオフし、ダイオード25もオフした状
態)と、負荷23が急速に増加した場合、図5(b)の
破線aの充電特性となる。
グ素子2のオン期間に放電するため、その端子電圧は図
5(b)に示すようになり、負荷23が変化すると、第
1のスイッチング素子2のオン期間が図5(a)の
t1,t2のように変化した場合、充放電コンデンサ14
の放電電圧は大きく上下する。つぎに、この状態から充
放電コンデンサ14へ充電が開始される(第1のスイッ
チング素子2がオフし、ダイオード25もオフした状
態)と、負荷23が急速に増加した場合、図5(b)の
破線aの充電特性となる。
【0008】負荷24が変化しなければ負荷23の急激
な変化は、図5(a)に示すスイッチングトランス3の
1次巻線N1の電流I1pの変化となる。その結果、ダイ
オード8と第2のスイッチング素子10に流れる電流
は、図5(e)に示すようになり、この電流はスイッチ
ングトランス3の巻線N3の電流I3pであり、 I3p/I1p=巻線比(N3/N1) で決まるため、負荷23が大きい場合に高いピーク電流
となる。そこで、誤差増幅器13は充放電コンデンサ1
4に短時間で充電を完了する。
な変化は、図5(a)に示すスイッチングトランス3の
1次巻線N1の電流I1pの変化となる。その結果、ダイ
オード8と第2のスイッチング素子10に流れる電流
は、図5(e)に示すようになり、この電流はスイッチ
ングトランス3の巻線N3の電流I3pであり、 I3p/I1p=巻線比(N3/N1) で決まるため、負荷23が大きい場合に高いピーク電流
となる。そこで、誤差増幅器13は充放電コンデンサ1
4に短時間で充電を完了する。
【0009】ここで、第2のスイッチング素子10に大
きなピーク電流が流れると、第2のスイッチング素子1
0のオン抵抗の影響で電力ロスがピーク電流の2乗で増
大する。そして、充放電コンデンサ14の端子電圧をパ
ルスアンプする駆動回路8aの出力である第2のスイッ
チング素子10の駆動信号は、図5(c)に示すように
なり、負荷23が大きい場合パルス幅が狭くなる。ま
た、ダイオード4の電流(2次巻線N2の電流)も図5
(f)に示すように変化する。
きなピーク電流が流れると、第2のスイッチング素子1
0のオン抵抗の影響で電力ロスがピーク電流の2乗で増
大する。そして、充放電コンデンサ14の端子電圧をパ
ルスアンプする駆動回路8aの出力である第2のスイッ
チング素子10の駆動信号は、図5(c)に示すように
なり、負荷23が大きい場合パルス幅が狭くなる。ま
た、ダイオード4の電流(2次巻線N2の電流)も図5
(f)に示すように変化する。
【0010】負荷24にかかる出力電圧は、以上の動作
より第2のスイッチング素子10のオン,オフによって
一定に保たれる。負荷23にかかる出力電圧は検出電圧
と基準電圧源19と比較し、増幅して駆動回路18bに
帰還された信号によって第1のスイッチング素子2のオ
ン期間を制御し常に一定に保たれる。
より第2のスイッチング素子10のオン,オフによって
一定に保たれる。負荷23にかかる出力電圧は検出電圧
と基準電圧源19と比較し、増幅して駆動回路18bに
帰還された信号によって第1のスイッチング素子2のオ
ン期間を制御し常に一定に保たれる。
【0011】
【発明が解決しようとする課題】以上のような従来の直
流電源装置では、基本出力回路22の負荷23が増大し
た時に補助出力回路7の第2のスイッチング素子10の
オン抵抗の影響で電力ロスがピーク電流の2乗で増大す
る。この補助出力回路7は高効率を目指しているのに対
して電力ロスが増え、また第2のスイッチング素子10
も大きな容量のものを必要とし放熱器も大きくなるとい
う課題を有していた。
流電源装置では、基本出力回路22の負荷23が増大し
た時に補助出力回路7の第2のスイッチング素子10の
オン抵抗の影響で電力ロスがピーク電流の2乗で増大す
る。この補助出力回路7は高効率を目指しているのに対
して電力ロスが増え、また第2のスイッチング素子10
も大きな容量のものを必要とし放熱器も大きくなるとい
う課題を有していた。
【0012】本発明は上記課題を解決するもので、高効
率で高安定かつ安価な直流電源装置を提供することを目
的としている。
率で高安定かつ安価な直流電源装置を提供することを目
的としている。
【0013】
【課題を解決するための手段】本発明は上記目的を達成
するために、電源と第1のスイッチング素子との直列回
路を1次巻線に接続したスイッチングトランスと、前記
スイッチングトランスの2次巻線に接続したダイオード
とコンデンサとからなる整流平滑回路の出力電圧を検出
して前記第1のスイッチング素子を制御するように構成
した基本出力回路と、前記スイッチングトランスの2次
巻線または他の巻線に少なくても1個接続した補助出力
回路とを備え、前記補助出力回路は、ダイオードとコン
デンサと第2のスイッチング素子とからなる整流平滑回
路と、前記整流平滑回路に接続した基準電圧源と誤差増
幅器と充放電コンデンサとからなる充電回路と、前記ス
イッチングトランスの出力電圧から前記第1のスイッチ
ング素子が導通している期間を検出するタイミング検出
回路と、前記タイミング検出回路の出力で前記充放電コ
ンデンサを放電する第3のスイッチング素子と、前記充
放電コンデンサの両端電圧を増幅する増幅回路とを有
し、前記タイミング検出回路の出力から遅延回路を通し
た信号と前記増幅回路の出力信号とを合成した信号によ
り、前記第2のスイッチング素子を駆動するようにした
ことを第1の課題解決手段としている。
するために、電源と第1のスイッチング素子との直列回
路を1次巻線に接続したスイッチングトランスと、前記
スイッチングトランスの2次巻線に接続したダイオード
とコンデンサとからなる整流平滑回路の出力電圧を検出
して前記第1のスイッチング素子を制御するように構成
した基本出力回路と、前記スイッチングトランスの2次
巻線または他の巻線に少なくても1個接続した補助出力
回路とを備え、前記補助出力回路は、ダイオードとコン
デンサと第2のスイッチング素子とからなる整流平滑回
路と、前記整流平滑回路に接続した基準電圧源と誤差増
幅器と充放電コンデンサとからなる充電回路と、前記ス
イッチングトランスの出力電圧から前記第1のスイッチ
ング素子が導通している期間を検出するタイミング検出
回路と、前記タイミング検出回路の出力で前記充放電コ
ンデンサを放電する第3のスイッチング素子と、前記充
放電コンデンサの両端電圧を増幅する増幅回路とを有
し、前記タイミング検出回路の出力から遅延回路を通し
た信号と前記増幅回路の出力信号とを合成した信号によ
り、前記第2のスイッチング素子を駆動するようにした
ことを第1の課題解決手段としている。
【0014】また、上記第1の課題解決手段に加えて、
補助出力回路に、遅延回路に接続したヒステリシスを有
するコンパレータを設け、前記コンパレータの出力信号
と増幅回路の出力信号を合成した信号により、第2のス
イッチング素子を駆動するようにしたことを第2の課題
解決手段としている。
補助出力回路に、遅延回路に接続したヒステリシスを有
するコンパレータを設け、前記コンパレータの出力信号
と増幅回路の出力信号を合成した信号により、第2のス
イッチング素子を駆動するようにしたことを第2の課題
解決手段としている。
【0015】
【作用】本発明は上記した第1の課題解決手段により、
基本出力回路の負荷が増大した時に、第1のスイッチン
グ素子のオン時間を検出し、抵抗とコンデンサで遅延し
た信号と充放電コンデンサの両端電圧を増幅した信号を
合成することにより、補助出力回路の第2のスイッチン
グ素子を駆動すると、基本出力回路のスイッチングトラ
ンスの巻線から電流が供給されて一定時間後にオンし、
第2のスイッチング素子に流れるピーク電流が低下し、
素子のオン抵抗の電力ロスが増加しない。
基本出力回路の負荷が増大した時に、第1のスイッチン
グ素子のオン時間を検出し、抵抗とコンデンサで遅延し
た信号と充放電コンデンサの両端電圧を増幅した信号を
合成することにより、補助出力回路の第2のスイッチン
グ素子を駆動すると、基本出力回路のスイッチングトラ
ンスの巻線から電流が供給されて一定時間後にオンし、
第2のスイッチング素子に流れるピーク電流が低下し、
素子のオン抵抗の電力ロスが増加しない。
【0016】また、第2の課題解決手段により、基本出
力回路の負荷が小さい状態と大きい状態を前後した時、
安定に動作させることができる。
力回路の負荷が小さい状態と大きい状態を前後した時、
安定に動作させることができる。
【0017】
【実施例】以下、本発明の一実施例を図1を参照しなが
ら説明する。なお、上記従来例と同じ構成のものは同一
符号を付して説明を省略する。
ら説明する。なお、上記従来例と同じ構成のものは同一
符号を付して説明を省略する。
【0018】図1に示すように、補助出力回路27は、
整流平滑回路11と、基準電圧源12とトランジスタ2
8,29からなる誤差増幅器30と充放電コンデンサ1
4とで構成した充放電回路31と、スイッチングトラン
ス3の巻線N3の電圧を抵抗32,33で介在し、コン
デンサ34を介して直流分をカットして抵抗35,36
にバイアス電圧を与え、インバータ37と抵抗38とダ
イオード39によって第1のスイッチング素子2のオン
期間を検出するタイミング検出回路40と、このタイミ
ング検出回路40の出力で抵抗41を通してオンさせ充
放電コンデンサ14を放電させる第3のスイッチング素
子42と、トランジスタ43,44からなり充放電コン
デンサ14の両端電圧を増幅する増幅回路45を有して
おり、タイミング検出回路40の出力から遅延回路46
を通した信号と増幅回路45の出力信号とをNORゲー
ト47に入力し、NORゲート47の出力により第2の
スイッチング素子10を駆動するようにしている。
整流平滑回路11と、基準電圧源12とトランジスタ2
8,29からなる誤差増幅器30と充放電コンデンサ1
4とで構成した充放電回路31と、スイッチングトラン
ス3の巻線N3の電圧を抵抗32,33で介在し、コン
デンサ34を介して直流分をカットして抵抗35,36
にバイアス電圧を与え、インバータ37と抵抗38とダ
イオード39によって第1のスイッチング素子2のオン
期間を検出するタイミング検出回路40と、このタイミ
ング検出回路40の出力で抵抗41を通してオンさせ充
放電コンデンサ14を放電させる第3のスイッチング素
子42と、トランジスタ43,44からなり充放電コン
デンサ14の両端電圧を増幅する増幅回路45を有して
おり、タイミング検出回路40の出力から遅延回路46
を通した信号と増幅回路45の出力信号とをNORゲー
ト47に入力し、NORゲート47の出力により第2の
スイッチング素子10を駆動するようにしている。
【0019】この補助出力回路27は、スイッチングト
ランス3の2次巻線N2に接続してもよく、2個以上設
けてもよい。また、負荷24にかかる電圧は、負荷23
にかかる電圧のスイッチングトランス3の巻線比(N3
/N2)倍より低く設定している。これは、補助出力回
路27のダイオード8、第2のスイッチング素子10が
オンしている期間は、基本出力回路22のスイッチング
トランス3の巻線N2の電圧が低いので、ダイオード4
をオフするためである。
ランス3の2次巻線N2に接続してもよく、2個以上設
けてもよい。また、負荷24にかかる電圧は、負荷23
にかかる電圧のスイッチングトランス3の巻線比(N3
/N2)倍より低く設定している。これは、補助出力回
路27のダイオード8、第2のスイッチング素子10が
オンしている期間は、基本出力回路22のスイッチング
トランス3の巻線N2の電圧が低いので、ダイオード4
をオフするためである。
【0020】上記構成において、図2(a)〜(h)を
参照しながら動作を説明すると、第1のスイッチング素
子2がオンのときスイッチングトランス3に電力が蓄え
られる。そのとき、スイッチングトランス3の1次巻線
N1の電圧は図2(a)に示す波形であるため、巻線N
3の電圧も図2(a)と相似の波形となる。この巻線N
3の電圧を抵抗32,33で介在し、コンデンサ34に
より直流分をカットして抵抗35,36でバイアス電圧
を与えると、インバータ37の出力に逆極性の電圧が現
われ、抵抗38とダイオード39によってインバータ3
7の入力側に帰還すると、図2(b)に示すように、第
1のスイッチング素子2のオン期間のみを検出できる。
ここで、図2の破線aは負荷23が大きい場合を示し、
実線bは負荷23が小さい場合を示しており、第1のス
イッチング素子2のオン期間をそれぞれt1,t2として
いる。このタイミング検出回路40の出力で抵抗41を
通して第3のスイッチング素子42をオンさせ、図2
(c)に示すように充放電コンデンサ14を放電する。
その後、充放電コンデンサ14への充電となり、第3の
スイッチング素子42がオフし、基準電圧源12に比べ
て負荷24の電圧が上昇するまで誤差増幅器30から充
放電コンデンサ14へ充電電流が流れる。ここで、負荷
23が小さい場合の充電期間t3は従来例と同じである
が、負荷23が大きい場合の充電期間t4は遅延され
る。
参照しながら動作を説明すると、第1のスイッチング素
子2がオンのときスイッチングトランス3に電力が蓄え
られる。そのとき、スイッチングトランス3の1次巻線
N1の電圧は図2(a)に示す波形であるため、巻線N
3の電圧も図2(a)と相似の波形となる。この巻線N
3の電圧を抵抗32,33で介在し、コンデンサ34に
より直流分をカットして抵抗35,36でバイアス電圧
を与えると、インバータ37の出力に逆極性の電圧が現
われ、抵抗38とダイオード39によってインバータ3
7の入力側に帰還すると、図2(b)に示すように、第
1のスイッチング素子2のオン期間のみを検出できる。
ここで、図2の破線aは負荷23が大きい場合を示し、
実線bは負荷23が小さい場合を示しており、第1のス
イッチング素子2のオン期間をそれぞれt1,t2として
いる。このタイミング検出回路40の出力で抵抗41を
通して第3のスイッチング素子42をオンさせ、図2
(c)に示すように充放電コンデンサ14を放電する。
その後、充放電コンデンサ14への充電となり、第3の
スイッチング素子42がオフし、基準電圧源12に比べ
て負荷24の電圧が上昇するまで誤差増幅器30から充
放電コンデンサ14へ充電電流が流れる。ここで、負荷
23が小さい場合の充電期間t3は従来例と同じである
が、負荷23が大きい場合の充電期間t4は遅延され
る。
【0021】第1のスイッチング素子2のオン期間を検
出するタイミング検出回路40の出力を遅延回路46を
構成する抵抗48とコンデンサ49とで積分し遅延パル
スを作ると、負荷23が大きい場合には時間t1が長
く、コンデンサ49の充電電圧が高くなる。その出力を
NORゲート47に入力すると、そのスレッショレベル
で波形整形される。負荷23が小さい場合は、図2
(e)に示すように、コンデンサの充電電圧が低く、N
ORゲート47のスレッショレベル以下で出力されな
い。その結果、NORゲート47の出力は、図2(f)
に示すように、負荷23が大きい場合は2個に分割され
て中央がカットされる。
出するタイミング検出回路40の出力を遅延回路46を
構成する抵抗48とコンデンサ49とで積分し遅延パル
スを作ると、負荷23が大きい場合には時間t1が長
く、コンデンサ49の充電電圧が高くなる。その出力を
NORゲート47に入力すると、そのスレッショレベル
で波形整形される。負荷23が小さい場合は、図2
(e)に示すように、コンデンサの充電電圧が低く、N
ORゲート47のスレッショレベル以下で出力されな
い。その結果、NORゲート47の出力は、図2(f)
に示すように、負荷23が大きい場合は2個に分割され
て中央がカットされる。
【0022】この出力で第2のスイッチング素子10を
駆動すると、ダイオード4がオンする期間a′の間、第
2のスイッチング素子10がオンで、ダイオード8も図
2(g)に示すように電流が流れる。さらに、この期間
はスイッチングトランス3の2次巻線N2の電圧は、負
荷23にかかる電圧より低いためダイオード4は非導通
状態となり、スイッチングトランス3に蓄えられた電力
は、ダイオード8と第2のスイッチング素子10がオン
であり、コンデンサ9で平滑されて負荷24に供給され
る。
駆動すると、ダイオード4がオンする期間a′の間、第
2のスイッチング素子10がオンで、ダイオード8も図
2(g)に示すように電流が流れる。さらに、この期間
はスイッチングトランス3の2次巻線N2の電圧は、負
荷23にかかる電圧より低いためダイオード4は非導通
状態となり、スイッチングトランス3に蓄えられた電力
は、ダイオード8と第2のスイッチング素子10がオン
であり、コンデンサ9で平滑されて負荷24に供給され
る。
【0023】負荷24の電圧が上昇し、充放電コンデン
サ14への充電が終ると、第2のスイッチング素子10
はオフとなり、スイッチングトランス3に蓄えられた電
力は、ダイオード4がオンとなり、図2(h)に示すよ
うな電流が流れ、コンデンサ5で平滑されて負荷23に
供給される。スイッチングトランス3に蓄えられた電力
がなくなると、第1のスイッチング素子2がオンとな
り、同様の動作を繰り返す。
サ14への充電が終ると、第2のスイッチング素子10
はオフとなり、スイッチングトランス3に蓄えられた電
力は、ダイオード4がオンとなり、図2(h)に示すよ
うな電流が流れ、コンデンサ5で平滑されて負荷23に
供給される。スイッチングトランス3に蓄えられた電力
がなくなると、第1のスイッチング素子2がオンとな
り、同様の動作を繰り返す。
【0024】負荷24にかかる出力電圧は、以上の動作
により、第2のスイッチング素子10のオン,オフによ
って一定に保たれる。また、負荷23にかかる出力電圧
は、検出電圧と基準電圧源19とを比較し、増幅して駆
動回路22に帰還された信号によって第1のスイッチン
グ素子2のオン期間を制御し、常に一定に保たれる。
により、第2のスイッチング素子10のオン,オフによ
って一定に保たれる。また、負荷23にかかる出力電圧
は、検出電圧と基準電圧源19とを比較し、増幅して駆
動回路22に帰還された信号によって第1のスイッチン
グ素子2のオン期間を制御し、常に一定に保たれる。
【0025】つぎに、本発明の他の実施例を図3を参照
しながら説明する。なお、上記実施例と同じ構成のもの
は同一符号を付して説明を省略する。
しながら説明する。なお、上記実施例と同じ構成のもの
は同一符号を付して説明を省略する。
【0026】図3に示すように、補助出力回路50に、
遅延回路46に接続したヒステリシスを有するコンパレ
ータ51とを設け、コンパレータ51の出力信号と増幅
回路45の出力信号を合成した信号により、第2のスイ
ッチング素子10を駆動するようにし、基本出力回路6
の負荷23が小さい状態と大きい状態を前後したとき、
第2のスイッチング素子10を急速に状態変化させるよ
うにしたもので、コンパレータ51は、抵抗52,53
とアンプ54とで構成している。したがって、上記実施
例と同様に動作する上、基本出力回路22の負荷23が
小さい状態と大きい状態を前後したとき、安定に動作さ
せることができる。
遅延回路46に接続したヒステリシスを有するコンパレ
ータ51とを設け、コンパレータ51の出力信号と増幅
回路45の出力信号を合成した信号により、第2のスイ
ッチング素子10を駆動するようにし、基本出力回路6
の負荷23が小さい状態と大きい状態を前後したとき、
第2のスイッチング素子10を急速に状態変化させるよ
うにしたもので、コンパレータ51は、抵抗52,53
とアンプ54とで構成している。したがって、上記実施
例と同様に動作する上、基本出力回路22の負荷23が
小さい状態と大きい状態を前後したとき、安定に動作さ
せることができる。
【0027】
【発明の効果】以上の実施例から本発明によれば、第1
のスイッチング素子が導通している期間を検出するタイ
ミング検出回路の出力から遅延回路を通した信号と、充
放電コンデンサの両端電圧を増幅する増幅回路の出力信
号とを合成した信号により、第2のスイッチング素子を
駆動するようにしたことにより、基本出力回路の負荷が
増大したとき、基本出力回路のスイッチングトランスの
巻線から電流が供給されて一定時間後にオンし、第2の
スイッチング素子に流れるピーク電流が低下し、素子の
オン抵抗による電力ロスが増加することがなく、高効率
で安価な直流電源装置が得られる。
のスイッチング素子が導通している期間を検出するタイ
ミング検出回路の出力から遅延回路を通した信号と、充
放電コンデンサの両端電圧を増幅する増幅回路の出力信
号とを合成した信号により、第2のスイッチング素子を
駆動するようにしたことにより、基本出力回路の負荷が
増大したとき、基本出力回路のスイッチングトランスの
巻線から電流が供給されて一定時間後にオンし、第2の
スイッチング素子に流れるピーク電流が低下し、素子の
オン抵抗による電力ロスが増加することがなく、高効率
で安価な直流電源装置が得られる。
【0028】また、補助出力回路に、遅延回路に接続し
たヒステリシスを有するコンパレータを設け、このコン
パレータの出力信号と増幅回路の出力信号を合成した信
号により、第2のスイッチング素子を駆動するようにし
たから、基本出力回路の負荷が小さい状態と大きい状態
を前後したとき、第2のスイッチング素子を急速に状態
変化させることができ、安定に動作させることができ
る。
たヒステリシスを有するコンパレータを設け、このコン
パレータの出力信号と増幅回路の出力信号を合成した信
号により、第2のスイッチング素子を駆動するようにし
たから、基本出力回路の負荷が小さい状態と大きい状態
を前後したとき、第2のスイッチング素子を急速に状態
変化させることができ、安定に動作させることができ
る。
【図1】本発明の一実施例の直流電源装置の回路図
【図2】(a)〜(h)同直流電源装置の動作タイムチ
ャート
ャート
【図3】本発明の他の実施例の直流電源装置の回路図
【図4】従来の直流電源装置の回路図
【図5】(a)〜(f)同直流電源装置の動作タイムチ
ャート
ャート
1 直流電源 2 第1のスイッチング素子 3 スイッチングトランス 6 整流平滑回路 8 ダイオード 9 コンデンサ 10 第2のスイッチング素子 11 整流平滑回路 12 基準電圧源 14 充放電コンデンサ 22 基本出力回路 27 補助出力回路 30 誤差増幅器 31 充放電回路 40 タイミング検出回路 42 第3のスイッチング素子 45 増幅回路 46 遅延回路 N1 1次巻線 N2 2次巻線 N3 巻線
Claims (2)
- 【請求項1】 1次巻線に直流電源と第1のスイッチン
グ素子を直列に接続したスイッチングトランスと、前記
スイッチングトランスの2次巻線に接続した整流平滑回
路の出力電圧を検出して前記第1のスイッチング素子を
制御する基本出力回路と、前記スイッチングトランスの
2次巻線または他の巻線に少なくても1箇所接続した補
助出力回路とを備え、前記補助出力回路は、第2のスイ
ッチング素子を有する整流平滑回路と、前記整流平滑回
路に接続した基準電圧源と誤差増幅器と充放電コンデン
サとからなる充電回路と、前記スイッチングトランスの
出力電圧から前記第1のスイッチング素子が導通してい
る期間を検出するタイミング検出回路と、前記タイミン
グ検出回路の出力で前記充放電コンデンサを放電する第
3のスイッチング素子と、前記充放電コンデンサの両端
電圧を増幅する増幅回路とを有し、前記タイミング検出
回路の出力から遅延回路を通した信号と前記増幅回路の
出力信号とを合成した信号により、前記第2のスイッチ
ング素子を駆動するようにした直流電源装置。 - 【請求項2】 補助出力回路に、遅延回路に接続したヒ
ステリシスを有するコンパレータを設け、前記コンパレ
ータの出力信号と増幅回路の出力信号を合成した信号に
より、第2のスイッチング素子を駆動するようにした請
求項1記載の直流電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33613393A JP3239577B2 (ja) | 1993-12-28 | 1993-12-28 | 直流電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33613393A JP3239577B2 (ja) | 1993-12-28 | 1993-12-28 | 直流電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07194116A true JPH07194116A (ja) | 1995-07-28 |
JP3239577B2 JP3239577B2 (ja) | 2001-12-17 |
Family
ID=18296044
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33613393A Expired - Fee Related JP3239577B2 (ja) | 1993-12-28 | 1993-12-28 | 直流電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3239577B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100724492B1 (ko) * | 2005-08-31 | 2007-06-04 | 엘에스산전 주식회사 | 디씨 링크전압 검출회로 |
-
1993
- 1993-12-28 JP JP33613393A patent/JP3239577B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100724492B1 (ko) * | 2005-08-31 | 2007-06-04 | 엘에스산전 주식회사 | 디씨 링크전압 검출회로 |
Also Published As
Publication number | Publication date |
---|---|
JP3239577B2 (ja) | 2001-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7209371B2 (en) | Method and apparatus for extending the operating range of a flyforward converter | |
US20100046124A1 (en) | Boost DC-DC converter control circuit and boost DC-DC converter having protection circuit interrupting overcurrent | |
JP2888729B2 (ja) | 出力短絡保護回路 | |
US6683798B2 (en) | Switching power supply with transfer function control circuit | |
JPH05251800A (ja) | He−Neレーザ電源 | |
JP3178972B2 (ja) | 自励式フライバックコンバータ | |
JP3525436B2 (ja) | スイッチング電源装置 | |
JP4049332B1 (ja) | 充電制御装置 | |
JPH08149804A (ja) | スイッチングレギュレータ方式の電源回路 | |
JPH07194116A (ja) | 直流電源装置 | |
JP2002051550A (ja) | スイッチング電源装置及びスイッチング電源用半導体装置 | |
JPH1141914A (ja) | Dc−dcコンバータ | |
JP3203922B2 (ja) | 直流電源装置 | |
JP2773534B2 (ja) | 直流電源装置 | |
JP2003052166A (ja) | スイッチング電源回路 | |
JP3139699B2 (ja) | スイッチング電源回路 | |
JPS5932218Y2 (ja) | 直流直流変換回路 | |
CN115765450A (zh) | 占空比限制电路和具有恒定输出的直流开关电源 | |
JP3157625B2 (ja) | 多出力電源装置 | |
JPH0468865B2 (ja) | ||
JP2001359272A (ja) | スイッチング電源装置 | |
JPS61115109A (ja) | 2モ−ド電源装置 | |
JPS6248263A (ja) | Dc−dcコンバ−タ | |
JP2001045751A (ja) | 絶縁型スイッチング電源制御回路 | |
JPH04340366A (ja) | Dc−dcコンバータの制御ユニット |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081012 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091012 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20091012 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20101012 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20111012 |
|
LAPS | Cancellation because of no payment of annual fees |