JPH07194116A - 直流電源装置 - Google Patents
直流電源装置Info
- Publication number
- JPH07194116A JPH07194116A JP33613393A JP33613393A JPH07194116A JP H07194116 A JPH07194116 A JP H07194116A JP 33613393 A JP33613393 A JP 33613393A JP 33613393 A JP33613393 A JP 33613393A JP H07194116 A JPH07194116 A JP H07194116A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- switching element
- switching
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【目的】 多出力を持つ電源の基本出力回路の負荷変動
を検出し、補助出力回路の安定化制御スイッチング素子
に流れるピーク電流を低減し、電力ロスを減らして高効
率とする。 【構成】 直流電源１に第１のスイッチング素子２とス
イッチングトランス３の１次巻線Ｎ１を接続し、スイッ
チングトランス３の２次巻線Ｎ２に接続した整流平滑回
路６の出力電圧を検出し第１のスイッチング素子２を制
御する基本出力回路２２を接続する。スイッチングトラ
ンス３の他の巻線Ｎ３に第２のスイッチング素子１０を
有する整流平滑回路１１を備えた補助出力回路２７を接
続し、第１のスイッチング素子２の導通期間を検出する
タイミング検出回路４０の出力から遅延回路４６を通し
た信号と、充放電コンデンサ１４の両極電圧を増幅する
増幅回路４５の出力信号とを合成した信号で第２のスイ
ッチング素子１０を駆動する。
を検出し、補助出力回路の安定化制御スイッチング素子
に流れるピーク電流を低減し、電力ロスを減らして高効
率とする。 【構成】 直流電源１に第１のスイッチング素子２とス
イッチングトランス３の１次巻線Ｎ１を接続し、スイッ
チングトランス３の２次巻線Ｎ２に接続した整流平滑回
路６の出力電圧を検出し第１のスイッチング素子２を制
御する基本出力回路２２を接続する。スイッチングトラ
ンス３の他の巻線Ｎ３に第２のスイッチング素子１０を
有する整流平滑回路１１を備えた補助出力回路２７を接
続し、第１のスイッチング素子２の導通期間を検出する
タイミング検出回路４０の出力から遅延回路４６を通し
た信号と、充放電コンデンサ１４の両極電圧を増幅する
増幅回路４５の出力信号とを合成した信号で第２のスイ
ッチング素子１０を駆動する。
Description
【０００１】
【産業上の利用分野】本発明は、各種電子機器の電源と
して利用される直流電源装置に関する。
して利用される直流電源装置に関する。
【０００２】
【従来の技術】近年、直流電源装置は機器の小型化に伴
いスイッチング電源装置に置き換わりつつある。しか
し、多出力直流電源装置の基本出力回路は安定化されて
いるが、他の出力は十分安定化されないため、ドロッパ
回路を必要とするが電力の損失が大きい。
いスイッチング電源装置に置き換わりつつある。しか
し、多出力直流電源装置の基本出力回路は安定化されて
いるが、他の出力は十分安定化されないため、ドロッパ
回路を必要とするが電力の損失が大きい。
【０００３】従来、この種の直流電源装置は、図４に示
すように構成して上記問題を解決している。以下、その
構成について説明する。
すように構成して上記問題を解決している。以下、その
構成について説明する。
【０００４】図４に示すように、直流電源１に第１のス
イッチング素子２とスイッチングトランス３の１次巻線
Ｎ１の直列回路を接続し、スイッチングトランス３の２
次巻線Ｎ２にダイオード４とコンデンサ５で構成した整
流平滑回路６を接続している。スイッチングトランス３
の他の巻線Ｎ３に補助出力回路７を接続しており、この
補助出力回路７は、ダイオード８とコンデンサ９と第２
のスイッチング素子１０とからなる整流平滑回路１１
と、この整流平滑回路１１に接続した基準電圧源１２と
誤差増幅器１３と充放電コンデンサ１４とからなる充電
回路１５と、充放電コンデンサ１４に接続したスイッチ
ングトランス３の巻線Ｎ３と抵抗１６とからなる放電回
路１７と、充放電コンデンサ１４の両端電圧によって第
２のスイッチング素子１０を駆動する駆動回路１８ａと
で構成している。整流平滑回路６に基準電圧源１９と誤
差増幅器２０とからなる電圧検出回路２１を接続し、こ
の電圧検出回路２１の出力により駆動回路１８ｂを介し
て第１のスイッチング素子２を制御するようにし、基本
出力回路２２を構成している。基本出力回路２２と補助
出力回路７にそれぞれ負荷２３，２４を接続し、負荷２
４にかかる電圧は、負荷２３にかかる電圧のスイッチン
グトランス３の巻線比（Ｎ３／Ｎ２）倍より低く設定し
ている。
イッチング素子２とスイッチングトランス３の１次巻線
Ｎ１の直列回路を接続し、スイッチングトランス３の２
次巻線Ｎ２にダイオード４とコンデンサ５で構成した整
流平滑回路６を接続している。スイッチングトランス３
の他の巻線Ｎ３に補助出力回路７を接続しており、この
補助出力回路７は、ダイオード８とコンデンサ９と第２
のスイッチング素子１０とからなる整流平滑回路１１
と、この整流平滑回路１１に接続した基準電圧源１２と
誤差増幅器１３と充放電コンデンサ１４とからなる充電
回路１５と、充放電コンデンサ１４に接続したスイッチ
ングトランス３の巻線Ｎ３と抵抗１６とからなる放電回
路１７と、充放電コンデンサ１４の両端電圧によって第
２のスイッチング素子１０を駆動する駆動回路１８ａと
で構成している。整流平滑回路６に基準電圧源１９と誤
差増幅器２０とからなる電圧検出回路２１を接続し、こ
の電圧検出回路２１の出力により駆動回路１８ｂを介し
て第１のスイッチング素子２を制御するようにし、基本
出力回路２２を構成している。基本出力回路２２と補助
出力回路７にそれぞれ負荷２３，２４を接続し、負荷２
４にかかる電圧は、負荷２３にかかる電圧のスイッチン
グトランス３の巻線比（Ｎ３／Ｎ２）倍より低く設定し
ている。
【０００５】上記構成において動作を説明すると、第１
のスイッチング素子２がオンの時、スイッチトランス３
に電力が蓄えられ、また、充放電コンデンサ１４はダイ
オード２５と抵抗１６を通じて放電され、第２のスイッ
チング素子１０はオンとなり、第１のスイッチング素子
２がオフになると、スイッチングトランス３の２次巻線
Ｎ２の巻線電圧は負荷２３にかかる電圧より低いため、
ダイオード４は非導通状態となり、スイッチングトラン
ス３に蓄えられた電力はコンデンサ９で平滑されて負荷
２４に供給される。また、充放電コンデンサ１４は、誤
差増幅器１３より抵抗２６を通じて充電され、駆動回路
１８ａによって第２のスイッチング素子１０はオフとな
り、スイッチングトランス３に蓄えられた電力はコンデ
ンサ５で平滑され、負荷２３に供給されてスイッチング
トランス３に蓄えられた電力がなくなると、第１のスイ
ッチング素子２がオンとなり、同様の動作を繰り返す。
のスイッチング素子２がオンの時、スイッチトランス３
に電力が蓄えられ、また、充放電コンデンサ１４はダイ
オード２５と抵抗１６を通じて放電され、第２のスイッ
チング素子１０はオンとなり、第１のスイッチング素子
２がオフになると、スイッチングトランス３の２次巻線
Ｎ２の巻線電圧は負荷２３にかかる電圧より低いため、
ダイオード４は非導通状態となり、スイッチングトラン
ス３に蓄えられた電力はコンデンサ９で平滑されて負荷
２４に供給される。また、充放電コンデンサ１４は、誤
差増幅器１３より抵抗２６を通じて充電され、駆動回路
１８ａによって第２のスイッチング素子１０はオフとな
り、スイッチングトランス３に蓄えられた電力はコンデ
ンサ５で平滑され、負荷２３に供給されてスイッチング
トランス３に蓄えられた電力がなくなると、第１のスイ
ッチング素子２がオンとなり、同様の動作を繰り返す。
【０００６】この動作を図５（ａ）〜（ｆ）を参照しな
がら詳細に説明すると、図５（ａ）において、破線ａは
負荷２３が大きい場合のスイッチングトランス３の１次
巻線Ｎ１の電圧を示し、実線ｂは負荷２３が小さい場合
のスイッチングトランス３の１次巻線Ｎ１の電圧を示し
ており、第１のスチッチング素子２のオン期間をそれぞ
れｔ1，ｔ2とする。図５（ｄ）はスイッチングトランス
３の１次巻線Ｎ１の電流を示しており、負荷２３が大き
い場合（破線ａ）は、ピーク電流は大きく、負荷２３が
小さい場合（実線ｂ）は、ピーク電流は小さくなる。
がら詳細に説明すると、図５（ａ）において、破線ａは
負荷２３が大きい場合のスイッチングトランス３の１次
巻線Ｎ１の電圧を示し、実線ｂは負荷２３が小さい場合
のスイッチングトランス３の１次巻線Ｎ１の電圧を示し
ており、第１のスチッチング素子２のオン期間をそれぞ
れｔ1，ｔ2とする。図５（ｄ）はスイッチングトランス
３の１次巻線Ｎ１の電流を示しており、負荷２３が大き
い場合（破線ａ）は、ピーク電流は大きく、負荷２３が
小さい場合（実線ｂ）は、ピーク電流は小さくなる。
【０００７】充放電コンデンサ１４は第１のスイッチン
グ素子２のオン期間に放電するため、その端子電圧は図
５（ｂ）に示すようになり、負荷２３が変化すると、第
１のスイッチング素子２のオン期間が図５（ａ）の
ｔ1，ｔ2のように変化した場合、充放電コンデンサ１４
の放電電圧は大きく上下する。つぎに、この状態から充
放電コンデンサ１４へ充電が開始される（第１のスイッ
チング素子２がオフし、ダイオード２５もオフした状
態）と、負荷２３が急速に増加した場合、図５（ｂ）の
破線ａの充電特性となる。
グ素子２のオン期間に放電するため、その端子電圧は図
５（ｂ）に示すようになり、負荷２３が変化すると、第
１のスイッチング素子２のオン期間が図５（ａ）の
ｔ1，ｔ2のように変化した場合、充放電コンデンサ１４
の放電電圧は大きく上下する。つぎに、この状態から充
放電コンデンサ１４へ充電が開始される（第１のスイッ
チング素子２がオフし、ダイオード２５もオフした状
態）と、負荷２３が急速に増加した場合、図５（ｂ）の
破線ａの充電特性となる。
【０００８】負荷２４が変化しなければ負荷２３の急激
な変化は、図５（ａ）に示すスイッチングトランス３の
１次巻線Ｎ１の電流Ｉ1pの変化となる。その結果、ダイ
オード８と第２のスイッチング素子１０に流れる電流
は、図５（ｅ）に示すようになり、この電流はスイッチ
ングトランス３の巻線Ｎ３の電流Ｉ3pであり、 Ｉ3p／Ｉ1p＝巻線比（Ｎ３／Ｎ１） で決まるため、負荷２３が大きい場合に高いピーク電流
となる。そこで、誤差増幅器１３は充放電コンデンサ１
４に短時間で充電を完了する。
な変化は、図５（ａ）に示すスイッチングトランス３の
１次巻線Ｎ１の電流Ｉ1pの変化となる。その結果、ダイ
オード８と第２のスイッチング素子１０に流れる電流
は、図５（ｅ）に示すようになり、この電流はスイッチ
ングトランス３の巻線Ｎ３の電流Ｉ3pであり、 Ｉ3p／Ｉ1p＝巻線比（Ｎ３／Ｎ１） で決まるため、負荷２３が大きい場合に高いピーク電流
となる。そこで、誤差増幅器１３は充放電コンデンサ１
４に短時間で充電を完了する。
【０００９】ここで、第２のスイッチング素子１０に大
きなピーク電流が流れると、第２のスイッチング素子１
０のオン抵抗の影響で電力ロスがピーク電流の２乗で増
大する。そして、充放電コンデンサ１４の端子電圧をパ
ルスアンプする駆動回路８ａの出力である第２のスイッ
チング素子１０の駆動信号は、図５（ｃ）に示すように
なり、負荷２３が大きい場合パルス幅が狭くなる。ま
た、ダイオード４の電流（２次巻線Ｎ２の電流）も図５
（ｆ）に示すように変化する。
きなピーク電流が流れると、第２のスイッチング素子１
０のオン抵抗の影響で電力ロスがピーク電流の２乗で増
大する。そして、充放電コンデンサ１４の端子電圧をパ
ルスアンプする駆動回路８ａの出力である第２のスイッ
チング素子１０の駆動信号は、図５（ｃ）に示すように
なり、負荷２３が大きい場合パルス幅が狭くなる。ま
た、ダイオード４の電流（２次巻線Ｎ２の電流）も図５
（ｆ）に示すように変化する。
【００１０】負荷２４にかかる出力電圧は、以上の動作
より第２のスイッチング素子１０のオン，オフによって
一定に保たれる。負荷２３にかかる出力電圧は検出電圧
と基準電圧源１９と比較し、増幅して駆動回路１８ｂに
帰還された信号によって第１のスイッチング素子２のオ
ン期間を制御し常に一定に保たれる。
より第２のスイッチング素子１０のオン，オフによって
一定に保たれる。負荷２３にかかる出力電圧は検出電圧
と基準電圧源１９と比較し、増幅して駆動回路１８ｂに
帰還された信号によって第１のスイッチング素子２のオ
ン期間を制御し常に一定に保たれる。
【００１１】
【発明が解決しようとする課題】以上のような従来の直
流電源装置では、基本出力回路２２の負荷２３が増大し
た時に補助出力回路７の第２のスイッチング素子１０の
オン抵抗の影響で電力ロスがピーク電流の２乗で増大す
る。この補助出力回路７は高効率を目指しているのに対
して電力ロスが増え、また第２のスイッチング素子１０
も大きな容量のものを必要とし放熱器も大きくなるとい
う課題を有していた。
流電源装置では、基本出力回路２２の負荷２３が増大し
た時に補助出力回路７の第２のスイッチング素子１０の
オン抵抗の影響で電力ロスがピーク電流の２乗で増大す
る。この補助出力回路７は高効率を目指しているのに対
して電力ロスが増え、また第２のスイッチング素子１０
も大きな容量のものを必要とし放熱器も大きくなるとい
う課題を有していた。
【００１２】本発明は上記課題を解決するもので、高効
率で高安定かつ安価な直流電源装置を提供することを目
的としている。
率で高安定かつ安価な直流電源装置を提供することを目
的としている。
【００１３】
【課題を解決するための手段】本発明は上記目的を達成
するために、電源と第１のスイッチング素子との直列回
路を１次巻線に接続したスイッチングトランスと、前記
スイッチングトランスの２次巻線に接続したダイオード
とコンデンサとからなる整流平滑回路の出力電圧を検出
して前記第１のスイッチング素子を制御するように構成
した基本出力回路と、前記スイッチングトランスの２次
巻線または他の巻線に少なくても１個接続した補助出力
回路とを備え、前記補助出力回路は、ダイオードとコン
デンサと第２のスイッチング素子とからなる整流平滑回
路と、前記整流平滑回路に接続した基準電圧源と誤差増
幅器と充放電コンデンサとからなる充電回路と、前記ス
イッチングトランスの出力電圧から前記第１のスイッチ
ング素子が導通している期間を検出するタイミング検出
回路と、前記タイミング検出回路の出力で前記充放電コ
ンデンサを放電する第３のスイッチング素子と、前記充
放電コンデンサの両端電圧を増幅する増幅回路とを有
し、前記タイミング検出回路の出力から遅延回路を通し
た信号と前記増幅回路の出力信号とを合成した信号によ
り、前記第２のスイッチング素子を駆動するようにした
ことを第１の課題解決手段としている。
するために、電源と第１のスイッチング素子との直列回
路を１次巻線に接続したスイッチングトランスと、前記
スイッチングトランスの２次巻線に接続したダイオード
とコンデンサとからなる整流平滑回路の出力電圧を検出
して前記第１のスイッチング素子を制御するように構成
した基本出力回路と、前記スイッチングトランスの２次
巻線または他の巻線に少なくても１個接続した補助出力
回路とを備え、前記補助出力回路は、ダイオードとコン
デンサと第２のスイッチング素子とからなる整流平滑回
路と、前記整流平滑回路に接続した基準電圧源と誤差増
幅器と充放電コンデンサとからなる充電回路と、前記ス
イッチングトランスの出力電圧から前記第１のスイッチ
ング素子が導通している期間を検出するタイミング検出
回路と、前記タイミング検出回路の出力で前記充放電コ
ンデンサを放電する第３のスイッチング素子と、前記充
放電コンデンサの両端電圧を増幅する増幅回路とを有
し、前記タイミング検出回路の出力から遅延回路を通し
た信号と前記増幅回路の出力信号とを合成した信号によ
り、前記第２のスイッチング素子を駆動するようにした
ことを第１の課題解決手段としている。
【００１４】また、上記第１の課題解決手段に加えて、
補助出力回路に、遅延回路に接続したヒステリシスを有
するコンパレータを設け、前記コンパレータの出力信号
と増幅回路の出力信号を合成した信号により、第２のス
イッチング素子を駆動するようにしたことを第２の課題
解決手段としている。
補助出力回路に、遅延回路に接続したヒステリシスを有
するコンパレータを設け、前記コンパレータの出力信号
と増幅回路の出力信号を合成した信号により、第２のス
イッチング素子を駆動するようにしたことを第２の課題
解決手段としている。
【００１５】
【作用】本発明は上記した第１の課題解決手段により、
基本出力回路の負荷が増大した時に、第１のスイッチン
グ素子のオン時間を検出し、抵抗とコンデンサで遅延し
た信号と充放電コンデンサの両端電圧を増幅した信号を
合成することにより、補助出力回路の第２のスイッチン
グ素子を駆動すると、基本出力回路のスイッチングトラ
ンスの巻線から電流が供給されて一定時間後にオンし、
第２のスイッチング素子に流れるピーク電流が低下し、
素子のオン抵抗の電力ロスが増加しない。
基本出力回路の負荷が増大した時に、第１のスイッチン
グ素子のオン時間を検出し、抵抗とコンデンサで遅延し
た信号と充放電コンデンサの両端電圧を増幅した信号を
合成することにより、補助出力回路の第２のスイッチン
グ素子を駆動すると、基本出力回路のスイッチングトラ
ンスの巻線から電流が供給されて一定時間後にオンし、
第２のスイッチング素子に流れるピーク電流が低下し、
素子のオン抵抗の電力ロスが増加しない。
【００１６】また、第２の課題解決手段により、基本出
力回路の負荷が小さい状態と大きい状態を前後した時、
安定に動作させることができる。
力回路の負荷が小さい状態と大きい状態を前後した時、
安定に動作させることができる。
【００１７】
【実施例】以下、本発明の一実施例を図１を参照しなが
ら説明する。なお、上記従来例と同じ構成のものは同一
符号を付して説明を省略する。
ら説明する。なお、上記従来例と同じ構成のものは同一
符号を付して説明を省略する。
【００１８】図１に示すように、補助出力回路２７は、
整流平滑回路１１と、基準電圧源１２とトランジスタ２
８，２９からなる誤差増幅器３０と充放電コンデンサ１
４とで構成した充放電回路３１と、スイッチングトラン
ス３の巻線Ｎ３の電圧を抵抗３２，３３で介在し、コン
デンサ３４を介して直流分をカットして抵抗３５，３６
にバイアス電圧を与え、インバータ３７と抵抗３８とダ
イオード３９によって第１のスイッチング素子２のオン
期間を検出するタイミング検出回路４０と、このタイミ
ング検出回路４０の出力で抵抗４１を通してオンさせ充
放電コンデンサ１４を放電させる第３のスイッチング素
子４２と、トランジスタ４３，４４からなり充放電コン
デンサ１４の両端電圧を増幅する増幅回路４５を有して
おり、タイミング検出回路４０の出力から遅延回路４６
を通した信号と増幅回路４５の出力信号とをＮＯＲゲー
ト４７に入力し、ＮＯＲゲート４７の出力により第２の
スイッチング素子１０を駆動するようにしている。
整流平滑回路１１と、基準電圧源１２とトランジスタ２
８，２９からなる誤差増幅器３０と充放電コンデンサ１
４とで構成した充放電回路３１と、スイッチングトラン
ス３の巻線Ｎ３の電圧を抵抗３２，３３で介在し、コン
デンサ３４を介して直流分をカットして抵抗３５，３６
にバイアス電圧を与え、インバータ３７と抵抗３８とダ
イオード３９によって第１のスイッチング素子２のオン
期間を検出するタイミング検出回路４０と、このタイミ
ング検出回路４０の出力で抵抗４１を通してオンさせ充
放電コンデンサ１４を放電させる第３のスイッチング素
子４２と、トランジスタ４３，４４からなり充放電コン
デンサ１４の両端電圧を増幅する増幅回路４５を有して
おり、タイミング検出回路４０の出力から遅延回路４６
を通した信号と増幅回路４５の出力信号とをＮＯＲゲー
ト４７に入力し、ＮＯＲゲート４７の出力により第２の
スイッチング素子１０を駆動するようにしている。
【００１９】この補助出力回路２７は、スイッチングト
ランス３の２次巻線Ｎ２に接続してもよく、２個以上設
けてもよい。また、負荷２４にかかる電圧は、負荷２３
にかかる電圧のスイッチングトランス３の巻線比（Ｎ３
／Ｎ２）倍より低く設定している。これは、補助出力回
路２７のダイオード８、第２のスイッチング素子１０が
オンしている期間は、基本出力回路２２のスイッチング
トランス３の巻線Ｎ２の電圧が低いので、ダイオード４
をオフするためである。
ランス３の２次巻線Ｎ２に接続してもよく、２個以上設
けてもよい。また、負荷２４にかかる電圧は、負荷２３
にかかる電圧のスイッチングトランス３の巻線比（Ｎ３
／Ｎ２）倍より低く設定している。これは、補助出力回
路２７のダイオード８、第２のスイッチング素子１０が
オンしている期間は、基本出力回路２２のスイッチング
トランス３の巻線Ｎ２の電圧が低いので、ダイオード４
をオフするためである。
【００２０】上記構成において、図２（ａ）〜（ｈ）を
参照しながら動作を説明すると、第１のスイッチング素
子２がオンのときスイッチングトランス３に電力が蓄え
られる。そのとき、スイッチングトランス３の１次巻線
Ｎ１の電圧は図２（ａ）に示す波形であるため、巻線Ｎ
３の電圧も図２（ａ）と相似の波形となる。この巻線Ｎ
３の電圧を抵抗３２，３３で介在し、コンデンサ３４に
より直流分をカットして抵抗３５，３６でバイアス電圧
を与えると、インバータ３７の出力に逆極性の電圧が現
われ、抵抗３８とダイオード３９によってインバータ３
７の入力側に帰還すると、図２（ｂ）に示すように、第
１のスイッチング素子２のオン期間のみを検出できる。
ここで、図２の破線ａは負荷２３が大きい場合を示し、
実線ｂは負荷２３が小さい場合を示しており、第１のス
イッチング素子２のオン期間をそれぞれｔ1，ｔ2として
いる。このタイミング検出回路４０の出力で抵抗４１を
通して第３のスイッチング素子４２をオンさせ、図２
（ｃ）に示すように充放電コンデンサ１４を放電する。
その後、充放電コンデンサ１４への充電となり、第３の
スイッチング素子４２がオフし、基準電圧源１２に比べ
て負荷２４の電圧が上昇するまで誤差増幅器３０から充
放電コンデンサ１４へ充電電流が流れる。ここで、負荷
２３が小さい場合の充電期間ｔ3は従来例と同じである
が、負荷２３が大きい場合の充電期間ｔ4は遅延され
る。
参照しながら動作を説明すると、第１のスイッチング素
子２がオンのときスイッチングトランス３に電力が蓄え
られる。そのとき、スイッチングトランス３の１次巻線
Ｎ１の電圧は図２（ａ）に示す波形であるため、巻線Ｎ
３の電圧も図２（ａ）と相似の波形となる。この巻線Ｎ
３の電圧を抵抗３２，３３で介在し、コンデンサ３４に
より直流分をカットして抵抗３５，３６でバイアス電圧
を与えると、インバータ３７の出力に逆極性の電圧が現
われ、抵抗３８とダイオード３９によってインバータ３
７の入力側に帰還すると、図２（ｂ）に示すように、第
１のスイッチング素子２のオン期間のみを検出できる。
ここで、図２の破線ａは負荷２３が大きい場合を示し、
実線ｂは負荷２３が小さい場合を示しており、第１のス
イッチング素子２のオン期間をそれぞれｔ1，ｔ2として
いる。このタイミング検出回路４０の出力で抵抗４１を
通して第３のスイッチング素子４２をオンさせ、図２
（ｃ）に示すように充放電コンデンサ１４を放電する。
その後、充放電コンデンサ１４への充電となり、第３の
スイッチング素子４２がオフし、基準電圧源１２に比べ
て負荷２４の電圧が上昇するまで誤差増幅器３０から充
放電コンデンサ１４へ充電電流が流れる。ここで、負荷
２３が小さい場合の充電期間ｔ3は従来例と同じである
が、負荷２３が大きい場合の充電期間ｔ4は遅延され
る。
【００２１】第１のスイッチング素子２のオン期間を検
出するタイミング検出回路４０の出力を遅延回路４６を
構成する抵抗４８とコンデンサ４９とで積分し遅延パル
スを作ると、負荷２３が大きい場合には時間ｔ1が長
く、コンデンサ４９の充電電圧が高くなる。その出力を
ＮＯＲゲート４７に入力すると、そのスレッショレベル
で波形整形される。負荷２３が小さい場合は、図２
（ｅ）に示すように、コンデンサの充電電圧が低く、Ｎ
ＯＲゲート４７のスレッショレベル以下で出力されな
い。その結果、ＮＯＲゲート４７の出力は、図２（ｆ）
に示すように、負荷２３が大きい場合は２個に分割され
て中央がカットされる。
出するタイミング検出回路４０の出力を遅延回路４６を
構成する抵抗４８とコンデンサ４９とで積分し遅延パル
スを作ると、負荷２３が大きい場合には時間ｔ1が長
く、コンデンサ４９の充電電圧が高くなる。その出力を
ＮＯＲゲート４７に入力すると、そのスレッショレベル
で波形整形される。負荷２３が小さい場合は、図２
（ｅ）に示すように、コンデンサの充電電圧が低く、Ｎ
ＯＲゲート４７のスレッショレベル以下で出力されな
い。その結果、ＮＯＲゲート４７の出力は、図２（ｆ）
に示すように、負荷２３が大きい場合は２個に分割され
て中央がカットされる。
【００２２】この出力で第２のスイッチング素子１０を
駆動すると、ダイオード４がオンする期間ａ′の間、第
２のスイッチング素子１０がオンで、ダイオード８も図
２（ｇ）に示すように電流が流れる。さらに、この期間
はスイッチングトランス３の２次巻線Ｎ２の電圧は、負
荷２３にかかる電圧より低いためダイオード４は非導通
状態となり、スイッチングトランス３に蓄えられた電力
は、ダイオード８と第２のスイッチング素子１０がオン
であり、コンデンサ９で平滑されて負荷２４に供給され
る。
駆動すると、ダイオード４がオンする期間ａ′の間、第
２のスイッチング素子１０がオンで、ダイオード８も図
２（ｇ）に示すように電流が流れる。さらに、この期間
はスイッチングトランス３の２次巻線Ｎ２の電圧は、負
荷２３にかかる電圧より低いためダイオード４は非導通
状態となり、スイッチングトランス３に蓄えられた電力
は、ダイオード８と第２のスイッチング素子１０がオン
であり、コンデンサ９で平滑されて負荷２４に供給され
る。
【００２３】負荷２４の電圧が上昇し、充放電コンデン
サ１４への充電が終ると、第２のスイッチング素子１０
はオフとなり、スイッチングトランス３に蓄えられた電
力は、ダイオード４がオンとなり、図２（ｈ）に示すよ
うな電流が流れ、コンデンサ５で平滑されて負荷２３に
供給される。スイッチングトランス３に蓄えられた電力
がなくなると、第１のスイッチング素子２がオンとな
り、同様の動作を繰り返す。
サ１４への充電が終ると、第２のスイッチング素子１０
はオフとなり、スイッチングトランス３に蓄えられた電
力は、ダイオード４がオンとなり、図２（ｈ）に示すよ
うな電流が流れ、コンデンサ５で平滑されて負荷２３に
供給される。スイッチングトランス３に蓄えられた電力
がなくなると、第１のスイッチング素子２がオンとな
り、同様の動作を繰り返す。
【００２４】負荷２４にかかる出力電圧は、以上の動作
により、第２のスイッチング素子１０のオン，オフによ
って一定に保たれる。また、負荷２３にかかる出力電圧
は、検出電圧と基準電圧源１９とを比較し、増幅して駆
動回路２２に帰還された信号によって第１のスイッチン
グ素子２のオン期間を制御し、常に一定に保たれる。
により、第２のスイッチング素子１０のオン，オフによ
って一定に保たれる。また、負荷２３にかかる出力電圧
は、検出電圧と基準電圧源１９とを比較し、増幅して駆
動回路２２に帰還された信号によって第１のスイッチン
グ素子２のオン期間を制御し、常に一定に保たれる。
【００２５】つぎに、本発明の他の実施例を図３を参照
しながら説明する。なお、上記実施例と同じ構成のもの
は同一符号を付して説明を省略する。
しながら説明する。なお、上記実施例と同じ構成のもの
は同一符号を付して説明を省略する。
【００２６】図３に示すように、補助出力回路５０に、
遅延回路４６に接続したヒステリシスを有するコンパレ
ータ５１とを設け、コンパレータ５１の出力信号と増幅
回路４５の出力信号を合成した信号により、第２のスイ
ッチング素子１０を駆動するようにし、基本出力回路６
の負荷２３が小さい状態と大きい状態を前後したとき、
第２のスイッチング素子１０を急速に状態変化させるよ
うにしたもので、コンパレータ５１は、抵抗５２，５３
とアンプ５４とで構成している。したがって、上記実施
例と同様に動作する上、基本出力回路２２の負荷２３が
小さい状態と大きい状態を前後したとき、安定に動作さ
せることができる。
遅延回路４６に接続したヒステリシスを有するコンパレ
ータ５１とを設け、コンパレータ５１の出力信号と増幅
回路４５の出力信号を合成した信号により、第２のスイ
ッチング素子１０を駆動するようにし、基本出力回路６
の負荷２３が小さい状態と大きい状態を前後したとき、
第２のスイッチング素子１０を急速に状態変化させるよ
うにしたもので、コンパレータ５１は、抵抗５２，５３
とアンプ５４とで構成している。したがって、上記実施
例と同様に動作する上、基本出力回路２２の負荷２３が
小さい状態と大きい状態を前後したとき、安定に動作さ
せることができる。
【００２７】
【発明の効果】以上の実施例から本発明によれば、第１
のスイッチング素子が導通している期間を検出するタイ
ミング検出回路の出力から遅延回路を通した信号と、充
放電コンデンサの両端電圧を増幅する増幅回路の出力信
号とを合成した信号により、第２のスイッチング素子を
駆動するようにしたことにより、基本出力回路の負荷が
増大したとき、基本出力回路のスイッチングトランスの
巻線から電流が供給されて一定時間後にオンし、第２の
スイッチング素子に流れるピーク電流が低下し、素子の
オン抵抗による電力ロスが増加することがなく、高効率
で安価な直流電源装置が得られる。
のスイッチング素子が導通している期間を検出するタイ
ミング検出回路の出力から遅延回路を通した信号と、充
放電コンデンサの両端電圧を増幅する増幅回路の出力信
号とを合成した信号により、第２のスイッチング素子を
駆動するようにしたことにより、基本出力回路の負荷が
増大したとき、基本出力回路のスイッチングトランスの
巻線から電流が供給されて一定時間後にオンし、第２の
スイッチング素子に流れるピーク電流が低下し、素子の
オン抵抗による電力ロスが増加することがなく、高効率
で安価な直流電源装置が得られる。
【００２８】また、補助出力回路に、遅延回路に接続し
たヒステリシスを有するコンパレータを設け、このコン
パレータの出力信号と増幅回路の出力信号を合成した信
号により、第２のスイッチング素子を駆動するようにし
たから、基本出力回路の負荷が小さい状態と大きい状態
を前後したとき、第２のスイッチング素子を急速に状態
変化させることができ、安定に動作させることができ
る。
たヒステリシスを有するコンパレータを設け、このコン
パレータの出力信号と増幅回路の出力信号を合成した信
号により、第２のスイッチング素子を駆動するようにし
たから、基本出力回路の負荷が小さい状態と大きい状態
を前後したとき、第２のスイッチング素子を急速に状態
変化させることができ、安定に動作させることができ
る。
【図１】本発明の一実施例の直流電源装置の回路図
【図２】（ａ）〜（ｈ）同直流電源装置の動作タイムチ
ャート
ャート
【図３】本発明の他の実施例の直流電源装置の回路図
【図４】従来の直流電源装置の回路図
【図５】（ａ）〜（ｆ）同直流電源装置の動作タイムチ
ャート
ャート
１ 直流電源 ２ 第１のスイッチング素子 ３ スイッチングトランス ６ 整流平滑回路 ８ ダイオード ９ コンデンサ １０ 第２のスイッチング素子 １１ 整流平滑回路 １２ 基準電圧源 １４ 充放電コンデンサ ２２ 基本出力回路 ２７ 補助出力回路 ３０ 誤差増幅器 ３１ 充放電回路 ４０ タイミング検出回路 ４２ 第３のスイッチング素子 ４５ 増幅回路 ４６ 遅延回路 Ｎ１ １次巻線 Ｎ２ ２次巻線 Ｎ３ 巻線
Claims (2)
- 【請求項１】 １次巻線に直流電源と第１のスイッチン
グ素子を直列に接続したスイッチングトランスと、前記
スイッチングトランスの２次巻線に接続した整流平滑回
路の出力電圧を検出して前記第１のスイッチング素子を
制御する基本出力回路と、前記スイッチングトランスの
２次巻線または他の巻線に少なくても１箇所接続した補
助出力回路とを備え、前記補助出力回路は、第２のスイ
ッチング素子を有する整流平滑回路と、前記整流平滑回
路に接続した基準電圧源と誤差増幅器と充放電コンデン
サとからなる充電回路と、前記スイッチングトランスの
出力電圧から前記第１のスイッチング素子が導通してい
る期間を検出するタイミング検出回路と、前記タイミン
グ検出回路の出力で前記充放電コンデンサを放電する第
３のスイッチング素子と、前記充放電コンデンサの両端
電圧を増幅する増幅回路とを有し、前記タイミング検出
回路の出力から遅延回路を通した信号と前記増幅回路の
出力信号とを合成した信号により、前記第２のスイッチ
ング素子を駆動するようにした直流電源装置。 - 【請求項２】 補助出力回路に、遅延回路に接続したヒ
ステリシスを有するコンパレータを設け、前記コンパレ
ータの出力信号と増幅回路の出力信号を合成した信号に
より、第２のスイッチング素子を駆動するようにした請
求項１記載の直流電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33613393A JP3239577B2 (ja) | 1993-12-28 | 1993-12-28 | 直流電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33613393A JP3239577B2 (ja) | 1993-12-28 | 1993-12-28 | 直流電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07194116A true JPH07194116A (ja) | 1995-07-28 |
| JP3239577B2 JP3239577B2 (ja) | 2001-12-17 |
Family
ID=18296044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33613393A Expired - Fee Related JP3239577B2 (ja) | 1993-12-28 | 1993-12-28 | 直流電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3239577B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100724492B1 (ko) * | 2005-08-31 | 2007-06-04 | 엘에스산전 주식회사 | 디씨 링크전압 검출회로 |
-
1993
- 1993-12-28 JP JP33613393A patent/JP3239577B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100724492B1 (ko) * | 2005-08-31 | 2007-06-04 | 엘에스산전 주식회사 | 디씨 링크전압 검출회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3239577B2 (ja) | 2001-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7209371B2 (en) | Method and apparatus for extending the operating range of a flyforward converter | |
| US20100046124A1 (en) | Boost DC-DC converter control circuit and boost DC-DC converter having protection circuit interrupting overcurrent | |
| JP2888729B2 (ja) | 出力短絡保護回路 | |
| US6683798B2 (en) | Switching power supply with transfer function control circuit | |
| JPH05251800A (ja) | Ｈｅ−Ｎｅレーザ電源 | |
| JP3178972B2 (ja) | 自励式フライバックコンバータ | |
| JP3525436B2 (ja) | スイッチング電源装置 | |
| JP4049332B1 (ja) | 充電制御装置 | |
| JPH08149804A (ja) | スイッチングレギュレータ方式の電源回路 | |
| JPH07194116A (ja) | 直流電源装置 | |
| JP2002051550A (ja) | スイッチング電源装置及びスイッチング電源用半導体装置 | |
| JPH1141914A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3203922B2 (ja) | 直流電源装置 | |
| JP2773534B2 (ja) | 直流電源装置 | |
| JP2003052166A (ja) | スイッチング電源回路 | |
| JP3139699B2 (ja) | スイッチング電源回路 | |
| JPS5932218Y2 (ja) | 直流直流変換回路 | |
| CN115765450A (zh) | 占空比限制电路和具有恒定输出的直流开关电源 | |
| JP3157625B2 (ja) | 多出力電源装置 | |
| JPH0468865B2 (ja) | ||
| JP2001359272A (ja) | スイッチング電源装置 | |
| JPS61115109A (ja) | ２モ−ド電源装置 | |
| JPS6248263A (ja) | Ｄｃ−ｄｃコンバ−タ | |
| JP2001045751A (ja) | 絶縁型スイッチング電源制御回路 | |
| JPH04340366A (ja) | Ｄｃ−ｄｃコンバータの制御ユニット |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081012 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091012 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20091012 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20101012 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20111012 |
|
| LAPS | Cancellation because of no payment of annual fees |