JPH07193297A - ホール素子 - Google Patents
ホール素子Info
- Publication number
- JPH07193297A JPH07193297A JP5331368A JP33136893A JPH07193297A JP H07193297 A JPH07193297 A JP H07193297A JP 5331368 A JP5331368 A JP 5331368A JP 33136893 A JP33136893 A JP 33136893A JP H07193297 A JPH07193297 A JP H07193297A
- Authority
- JP
- Japan
- Prior art keywords
- gates
- active region
- hall element
- sensitivity
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Hall/Mr Elements (AREA)
- Measuring Magnetic Variables (AREA)
Abstract
(57)【要約】
【目的】 簡単な構成でオフセット電圧及び感度のばら
つきを低減させられるホール素子を提供する。 【構成】 センサ部１０を構成する能動領域１２内の半
導体層１５が上面に絶縁薄膜２１を介してゲート２２
ａ，２２ｂ，２２ｃ，２２ｄを能動領域１２を４分割す
る分割域に備えるので、ゲート２２ａ，２２ｂ，２２
ｃ，２２ｄに夫々に電圧を印加して各ゲート下の能動領
域１２の等価抵抗Ｒａ，Ｒｂ，Ｒｃ，Ｒｄの値を個々に
変化させることができ、また等価抵抗Ｒａ，Ｒｂ，Ｒ
ｃ，Ｒｄの合成抵抗Ｒ0 の値も変化させられる。このた
め等価抵抗Ｒａ，Ｒｂ，Ｒｃ，Ｒｄの値の変化によって
センサ電極１４ａ，１４ｂ間の電圧の平衡の調整ができ
オフセット電圧のばらつきが容易に低減でき、給電電極
１３ａ，１３ｂ間の合成抵抗Ｒ0 の値を適宜調整するこ
とで感度のばらつきが同様容易に低減できる。
つきを低減させられるホール素子を提供する。 【構成】 センサ部１０を構成する能動領域１２内の半
導体層１５が上面に絶縁薄膜２１を介してゲート２２
ａ，２２ｂ，２２ｃ，２２ｄを能動領域１２を４分割す
る分割域に備えるので、ゲート２２ａ，２２ｂ，２２
ｃ，２２ｄに夫々に電圧を印加して各ゲート下の能動領
域１２の等価抵抗Ｒａ，Ｒｂ，Ｒｃ，Ｒｄの値を個々に
変化させることができ、また等価抵抗Ｒａ，Ｒｂ，Ｒ
ｃ，Ｒｄの合成抵抗Ｒ0 の値も変化させられる。このた
め等価抵抗Ｒａ，Ｒｂ，Ｒｃ，Ｒｄの値の変化によって
センサ電極１４ａ，１４ｂ間の電圧の平衡の調整ができ
オフセット電圧のばらつきが容易に低減でき、給電電極
１３ａ，１３ｂ間の合成抵抗Ｒ0 の値を適宜調整するこ
とで感度のばらつきが同様容易に低減できる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体基板上に形成さ
れたホール素子に関する。
れたホール素子に関する。
【０００２】
【従来の技術】周知の通り、ホール素子は電流を流した
状態の導体や半導体等に対し垂直磁界を加えると、この
磁界の強さに比例する起電力が磁界及び電流方向の直交
方向に生じるというホール効果を利用したものである。
このホール素子は半導体基板上に所定の半導体層や電極
を設けて小型化されることによって、電子式電力量計等
の計測器や電動機の制御用センサなどとして広く用いら
れている。
状態の導体や半導体等に対し垂直磁界を加えると、この
磁界の強さに比例する起電力が磁界及び電流方向の直交
方向に生じるというホール効果を利用したものである。
このホール素子は半導体基板上に所定の半導体層や電極
を設けて小型化されることによって、電子式電力量計等
の計測器や電動機の制御用センサなどとして広く用いら
れている。
【０００３】そして、特に電子式電力量計等の計測器に
用いられる場合には、高精度の動作が要求される。この
ことから、要求を満たすためにホール素子を接続して動
作させる外部回路に調整回路部を設け、これによってオ
フセット調整、及び感度調整が行われていた。
用いられる場合には、高精度の動作が要求される。この
ことから、要求を満たすためにホール素子を接続して動
作させる外部回路に調整回路部を設け、これによってオ
フセット調整、及び感度調整が行われていた。
【０００４】すなわち、このように用いられるホール素
子は図１２にその平面図を示すように、矩形の半導体基
板１の中央部分の上表面部に方形の能動領域２を形成
し、この能動領域２の各辺に電極部３，４を設けた半導
体基板１と異なる導電形の半導体層５が成層されるよう
にして構成されている。そして相対する電極部３，４に
は、給電電極３ａ，３ｂとセンサ電極４ａ，４ｂが夫々
設けられており、能動領域２の上面には全体にわたり絶
縁薄膜を介してゲート６が設けられている。
子は図１２にその平面図を示すように、矩形の半導体基
板１の中央部分の上表面部に方形の能動領域２を形成
し、この能動領域２の各辺に電極部３，４を設けた半導
体基板１と異なる導電形の半導体層５が成層されるよう
にして構成されている。そして相対する電極部３，４に
は、給電電極３ａ，３ｂとセンサ電極４ａ，４ｂが夫々
設けられており、能動領域２の上面には全体にわたり絶
縁薄膜を介してゲート６が設けられている。
【０００５】なお、６ａはゲート電極で、このゲート電
極６ａによって動作時にゲート６に半導体基板１と同電
位が加えられ、能動領域２が外部に対し電気的にシール
ドされている。また７ａ，７ｂは給電電極配線であり、
８ａ，８ｂはセンサ電極配線である。
極６ａによって動作時にゲート６に半導体基板１と同電
位が加えられ、能動領域２が外部に対し電気的にシール
ドされている。また７ａ，７ｂは給電電極配線であり、
８ａ，８ｂはセンサ電極配線である。
【０００６】このように構成されたホール素子で能動領
域２に垂直磁界が加わるようにして給電電極３ａ，３ｂ
間に電流を流すと、センサ電極４ａ，４ｂには電位差信
号が得られる。この時、磁界の強さが零であってもセン
サ電極４ａ，４ｂの電位差信号が零でない状態、いわゆ
るオフセット電圧Ｖoff が発生した状態を生じることが
ある。そしてオフセット電圧Ｖoff は各ホール素子によ
って値がばらつく。このオフセット電圧Ｖoff のばらつ
きは主として製造のばらつきによって生じるものであ
り、ばらつきを低減するために能動領域２のパターンの
高精度化や製造工程の改善などを行うようにしている。
また、ゲート６を設けることによって外部電界の変化に
よるオフセット電圧Ｖoff の経時的な変化を防止するよ
うになっている。
域２に垂直磁界が加わるようにして給電電極３ａ，３ｂ
間に電流を流すと、センサ電極４ａ，４ｂには電位差信
号が得られる。この時、磁界の強さが零であってもセン
サ電極４ａ，４ｂの電位差信号が零でない状態、いわゆ
るオフセット電圧Ｖoff が発生した状態を生じることが
ある。そしてオフセット電圧Ｖoff は各ホール素子によ
って値がばらつく。このオフセット電圧Ｖoff のばらつ
きは主として製造のばらつきによって生じるものであ
り、ばらつきを低減するために能動領域２のパターンの
高精度化や製造工程の改善などを行うようにしている。
また、ゲート６を設けることによって外部電界の変化に
よるオフセット電圧Ｖoff の経時的な変化を防止するよ
うになっている。
【０００７】しかし、パターンの高精度化や製造工程の
改善などだけではオフセット電圧Ｖoff のばらつきを所
要とする範囲に収まる程度にまで充分に低減することが
できず、さらにホール素子が接続される出力増幅回路等
の外部回路に調整回路部を設けて調整を行うようにして
いるが、その調整回路部の構成は煩雑なものであるばか
りでなく、この調整では充分な結果が得られるものでは
なかった。
改善などだけではオフセット電圧Ｖoff のばらつきを所
要とする範囲に収まる程度にまで充分に低減することが
できず、さらにホール素子が接続される出力増幅回路等
の外部回路に調整回路部を設けて調整を行うようにして
いるが、その調整回路部の構成は煩雑なものであるばか
りでなく、この調整では充分な結果が得られるものでは
なかった。
【０００８】一方、感度についても同様に各ホール素子
によってばらつきが生じる。そのためホール素子が接続
される出力増幅回路等の外部回路に調整回路部を設けて
感度のばらつきの調整を行うようにしているものの、そ
の調整回路部の構成は煩雑なものとなってしまう。また
この調整回路部による調整では、感度のばらつきを所要
の範囲に収まるまで充分に低減することができなかっ
た。
によってばらつきが生じる。そのためホール素子が接続
される出力増幅回路等の外部回路に調整回路部を設けて
感度のばらつきの調整を行うようにしているものの、そ
の調整回路部の構成は煩雑なものとなってしまう。また
この調整回路部による調整では、感度のばらつきを所要
の範囲に収まるまで充分に低減することができなかっ
た。
【０００９】
【発明が解決しようとする課題】上記のように従来のホ
ール素子ではオフセット電圧のばらつきの低減や感度の
ばらつきの低減を、ホール素子が接続される外部回路等
に設けた調整回路部による調整によって行うようにして
いるが、調整回路部の構成が煩雑なものであるばかりで
なく、充分なばらつきの低減を実現できるにまで至って
いなかった。このような状況に鑑みて本発明はなされた
もので、その目的とするところは簡単な構成で容易にオ
フセット電圧及び感度のばらつきを充分に低減させるこ
とができるホール素子を提供することにある。
ール素子ではオフセット電圧のばらつきの低減や感度の
ばらつきの低減を、ホール素子が接続される外部回路等
に設けた調整回路部による調整によって行うようにして
いるが、調整回路部の構成が煩雑なものであるばかりで
なく、充分なばらつきの低減を実現できるにまで至って
いなかった。このような状況に鑑みて本発明はなされた
もので、その目的とするところは簡単な構成で容易にオ
フセット電圧及び感度のばらつきを充分に低減させるこ
とができるホール素子を提供することにある。
【００１０】
【課題を解決するための手段】本発明のホール素子は、
半導体基板上の一導電形を有する半導体層に能動領域を
形成するよう給電電極及びセンサ電極を配置してなるホ
ール素子において、能動領域内の半導体層が上面に絶縁
薄膜を介して複数のゲートを備えていることを特徴とす
るものであり、さらに、能動領域内に備えられた複数の
ゲートが、相対するように設けられた給電電極及びセン
サ電極の夫々の電極を結ぶ方向の能動領域の中心線に対
し夫々線対称となるように配置されていることを特徴と
するものである。
半導体基板上の一導電形を有する半導体層に能動領域を
形成するよう給電電極及びセンサ電極を配置してなるホ
ール素子において、能動領域内の半導体層が上面に絶縁
薄膜を介して複数のゲートを備えていることを特徴とす
るものであり、さらに、能動領域内に備えられた複数の
ゲートが、相対するように設けられた給電電極及びセン
サ電極の夫々の電極を結ぶ方向の能動領域の中心線に対
し夫々線対称となるように配置されていることを特徴と
するものである。
【００１１】
【作用】上記のように構成されたホール素子は、能動領
域内の半導体層が上面に絶縁薄膜を介して複数のゲート
を備えるので、これら複数のゲートに夫々に電圧を印加
して各ゲート下の能動領域の等価抵抗を変化させること
ができるようになる。このため能動領域の等価抵抗の変
化によってセンサ電極間の電圧の平衡の調整ができ、ま
た給電電極間の等価抵抗も任意に調整できる。その結
果、簡単な構成で容易にオフセット電圧及び感度のばら
つきが低減できる。
域内の半導体層が上面に絶縁薄膜を介して複数のゲート
を備えるので、これら複数のゲートに夫々に電圧を印加
して各ゲート下の能動領域の等価抵抗を変化させること
ができるようになる。このため能動領域の等価抵抗の変
化によってセンサ電極間の電圧の平衡の調整ができ、ま
た給電電極間の等価抵抗も任意に調整できる。その結
果、簡単な構成で容易にオフセット電圧及び感度のばら
つきが低減できる。
【００１２】
【実施例】以下、本発明の実施例を図面を参照して説明
する。先ず第１の実施例を図１乃至図８により説明す
る。図１は平面図であり、図２は図１のＡ−Ａ方向視の
部分断面図であり、図３は等価回路図であり、図４はオ
フセット調整時の回路図であり、図５はオフセット電圧
のばらつきを示す分布図であり、図６はオフセット電圧
の経時変化を示す特性図であり、図７は感度調整時の回
路図であり、図８は感度のばらつきを示す分布図であ
る。
する。先ず第１の実施例を図１乃至図８により説明す
る。図１は平面図であり、図２は図１のＡ−Ａ方向視の
部分断面図であり、図３は等価回路図であり、図４はオ
フセット調整時の回路図であり、図５はオフセット電圧
のばらつきを示す分布図であり、図６はオフセット電圧
の経時変化を示す特性図であり、図７は感度調整時の回
路図であり、図８は感度のばらつきを示す分布図であ
る。
【００１３】図１及び図２において、１０はホール素子
のセンサ部で、矩形のｐ形シリコンの半導体基板１１上
に構成されている。この半導体基板１１には、その中央
部分の上表面部に方形の能動領域１２を形成すると共
に、この能動領域１２の各辺に電極部１３，１４を設け
るようにしてｎ形半導体層１５が成層されている。そし
て短辺に設けられた相対する電極部１３には夫々給電電
極１３ａ，１３ｂが設けられており、長辺を略２等分す
る位置に設けられた相対する電極部１４には夫々センサ
電極１４ａ，１４ｂが夫々設けられている。
のセンサ部で、矩形のｐ形シリコンの半導体基板１１上
に構成されている。この半導体基板１１には、その中央
部分の上表面部に方形の能動領域１２を形成すると共
に、この能動領域１２の各辺に電極部１３，１４を設け
るようにしてｎ形半導体層１５が成層されている。そし
て短辺に設けられた相対する電極部１３には夫々給電電
極１３ａ，１３ｂが設けられており、長辺を略２等分す
る位置に設けられた相対する電極部１４には夫々センサ
電極１４ａ，１４ｂが夫々設けられている。
【００１４】また、半導体基板１１の上面には絶縁層１
６が積層されており、さらに絶縁層１６上には給電電極
配線１７ａ，１７ｂ及びセンサ電極配線１８ａ，１８ｂ
が形成されていて、夫々の片端部が対応する各電極１３
ａ，１３ｂ，１４ａ，１４ｂに接続されている。なお、
１９ａ，１９ｂ及び２０ａ，２０ｂは、外部回路あるい
は調整回路部に接続するために給電電極配線１７ａ，１
７ｂ及びセンサ電極配線１８ａ，１８ｂの他端部に設け
られた端子である。
６が積層されており、さらに絶縁層１６上には給電電極
配線１７ａ，１７ｂ及びセンサ電極配線１８ａ，１８ｂ
が形成されていて、夫々の片端部が対応する各電極１３
ａ，１３ｂ，１４ａ，１４ｂに接続されている。なお、
１９ａ，１９ｂ及び２０ａ，２０ｂは、外部回路あるい
は調整回路部に接続するために給電電極配線１７ａ，１
７ｂ及びセンサ電極配線１８ａ，１８ｂの他端部に設け
られた端子である。
【００１５】一方、方形の能動領域１２の上面には、絶
縁薄膜２１を介して方形で略等しい形状をなしている４
つのゲート２２ａ，２２ｂ，２２ｃ，２２ｄが設けられ
ている。これらの４つのゲート２２ａ，２２ｂ，２２
ｃ，２２ｄは、相対する給電電極１３ａ，１３ｂ間を結
ぶ方向の能動領域１２の中心線２３と、同じく相対する
センサ電極１４ａ，１４ｂ間を結ぶ方向の能動領域１２
の中心線２４とによって分割された能動領域１２の４つ
の分割域に夫々配置されている。すなわち、４つのゲー
ト２２ａ，２２ｂ，２２ｃ，２２ｄは２本の中心線２
３，２４に対し線対称となる位置に夫々均等に配置され
ている。
縁薄膜２１を介して方形で略等しい形状をなしている４
つのゲート２２ａ，２２ｂ，２２ｃ，２２ｄが設けられ
ている。これらの４つのゲート２２ａ，２２ｂ，２２
ｃ，２２ｄは、相対する給電電極１３ａ，１３ｂ間を結
ぶ方向の能動領域１２の中心線２３と、同じく相対する
センサ電極１４ａ，１４ｂ間を結ぶ方向の能動領域１２
の中心線２４とによって分割された能動領域１２の４つ
の分割域に夫々配置されている。すなわち、４つのゲー
ト２２ａ，２２ｂ，２２ｃ，２２ｄは２本の中心線２
３，２４に対し線対称となる位置に夫々均等に配置され
ている。
【００１６】さらにゲート２２ａ，２２ｂ，２２ｃ，２
２ｄは、各電極１３ａ，１３ｂ，１４ａ，１４ｂと同じ
ように絶縁層１６上に形成されたゲート配線２５ａ，２
５ｂ，２５ｃ，２５ｄの対応するものの片端部に接続さ
れている。なお、２６ａ，２６ｂ，２６ｃ，２６ｄは、
外部回路あるいは調整回路部に接続するためにゲート配
線２５ａ，２５ｂ，２５ｃ，２５ｄの他端部に設けられ
た端子である。
２ｄは、各電極１３ａ，１３ｂ，１４ａ，１４ｂと同じ
ように絶縁層１６上に形成されたゲート配線２５ａ，２
５ｂ，２５ｃ，２５ｄの対応するものの片端部に接続さ
れている。なお、２６ａ，２６ｂ，２６ｃ，２６ｄは、
外部回路あるいは調整回路部に接続するためにゲート配
線２５ａ，２５ｂ，２５ｃ，２５ｄの他端部に設けられ
た端子である。
【００１７】そして、このように構成されたホール素子
のセンサ部１０の等価回路は、中心線２３，２４によっ
て分割された能動領域１２の４つの分割域を夫々等価抵
抗Ｒａ，Ｒｂ，Ｒｃ，Ｒｄとすると図３に示すようにな
る。
のセンサ部１０の等価回路は、中心線２３，２４によっ
て分割された能動領域１２の４つの分割域を夫々等価抵
抗Ｒａ，Ｒｂ，Ｒｃ，Ｒｄとすると図３に示すようにな
る。
【００１８】また、このように構成されたセンサ部１０
を有するホール素子を使用する際には、このホール素子
をどのように使用するかによってオフセット調整、ある
いは感度調整が行われる。そして、その調整方法は次の
ようにして行われる。
を有するホール素子を使用する際には、このホール素子
をどのように使用するかによってオフセット調整、ある
いは感度調整が行われる。そして、その調整方法は次の
ようにして行われる。
【００１９】先ず、オフセット調整について図４乃至図
６により説明する。図４において、２７はオフセット調
整回路部で、これは給電電極１３ａ，１３ｂの端子１９
ａ，１９ｂ間に可変抵抗器２８，２９が直列に接続され
て構成されている。また端子１９ａが接続された可変抵
抗器２８の一方の端子には、ゲート２２ｂ，２２ｄの端
子２６ｂ，２６ｄが接続され、可変抵抗器２９が接続さ
れた可変抵抗器２８の他方の端子には、ゲート２２ａ，
２２ｃの端子２６ａ，２６ｃが接続されている。なお、
可変抵抗器２９が接続された端子１９ｂは接地される。
６により説明する。図４において、２７はオフセット調
整回路部で、これは給電電極１３ａ，１３ｂの端子１９
ａ，１９ｂ間に可変抵抗器２８，２９が直列に接続され
て構成されている。また端子１９ａが接続された可変抵
抗器２８の一方の端子には、ゲート２２ｂ，２２ｄの端
子２６ｂ，２６ｄが接続され、可変抵抗器２９が接続さ
れた可変抵抗器２８の他方の端子には、ゲート２２ａ，
２２ｃの端子２６ａ，２６ｃが接続されている。なお、
可変抵抗器２９が接続された端子１９ｂは接地される。
【００２０】そして、センサ部１０に加わる磁界の強さ
が零の状態で端子１９ａ，１９ｂを通じて給電電極１３
ａ，１３ｂの間に電流を流す。このときセンサ電極１４
ａ，１４ｂの端子２０ａ，２０ｂの電圧を比較し電圧に
差がある場合には、可変抵抗器２８，２９の抵抗値を変
化させてゲート２２ａ，２２ｃに加わる電圧を変化さ
せ、端子２０ａ，２０ｂ間の電圧の差がなくなるか、あ
るいは少なくなるようにする。
が零の状態で端子１９ａ，１９ｂを通じて給電電極１３
ａ，１３ｂの間に電流を流す。このときセンサ電極１４
ａ，１４ｂの端子２０ａ，２０ｂの電圧を比較し電圧に
差がある場合には、可変抵抗器２８，２９の抵抗値を変
化させてゲート２２ａ，２２ｃに加わる電圧を変化さ
せ、端子２０ａ，２０ｂ間の電圧の差がなくなるか、あ
るいは少なくなるようにする。
【００２１】すなわち、ゲート２２ａ，２２ｃに加える
電圧を変えることでゲート２２ａ，２２ｃ直下のチャネ
ル幅を調節し、これによって能動領域１２の４つの分割
域の内の等価抵抗Ｒａ，Ｒｃの抵抗値を変化させ、セン
サ電極１４ａ，１４ｂで測定される電圧をバランスさせ
る。例えばセンサ電極１４ａの電圧がセンサ電極１４ｂ
の電圧よりも高い場合には、ゲート２２ａ，２２ｃの端
子２６ａ，２６ｃに印加される電圧を等価抵抗Ｒａ，Ｒ
ｃの抵抗値が大きなるようにし、センサ電極１４ａ，１
４ｂ間の電圧の差を減少させる。
電圧を変えることでゲート２２ａ，２２ｃ直下のチャネ
ル幅を調節し、これによって能動領域１２の４つの分割
域の内の等価抵抗Ｒａ，Ｒｃの抵抗値を変化させ、セン
サ電極１４ａ，１４ｂで測定される電圧をバランスさせ
る。例えばセンサ電極１４ａの電圧がセンサ電極１４ｂ
の電圧よりも高い場合には、ゲート２２ａ，２２ｃの端
子２６ａ，２６ｃに印加される電圧を等価抵抗Ｒａ，Ｒ
ｃの抵抗値が大きなるようにし、センサ電極１４ａ，１
４ｂ間の電圧の差を減少させる。
【００２２】このようにして夫々のホール素子につい
て、そのセンサ部１０のオフセット電圧Ｖoff が小さく
なるように調整することで、図５に縦軸にばらつきの
量、横軸に頻度を取って示す通り、従来は点線Ｘで表せ
るような分布であったものが本発明のものによれば実線
Ｘ0 で表せるような分布のものとなり、ばらつきの範囲
は約１／２以下となる。
て、そのセンサ部１０のオフセット電圧Ｖoff が小さく
なるように調整することで、図５に縦軸にばらつきの
量、横軸に頻度を取って示す通り、従来は点線Ｘで表せ
るような分布であったものが本発明のものによれば実線
Ｘ0 で表せるような分布のものとなり、ばらつきの範囲
は約１／２以下となる。
【００２３】また、ゲート２２ａ，２２ｂ，２２ｃ，２
２ｄを能動領域１２上に４つに分割して設けたことによ
るオフセット電圧Ｖoff への影響を、オフセット電圧Ｖ
offの経時的な変化を見るようにして調べたところ、図
６に縦軸に変化量、横軸に経過時間を取って示す通り、
従来は点線Ｙであったものが本発明のものによれば実線
Ｙ0 で表せるようなものとなり、初期において若干の差
が見られるものの分割したことによる有位差は見られな
い。
２ｄを能動領域１２上に４つに分割して設けたことによ
るオフセット電圧Ｖoff への影響を、オフセット電圧Ｖ
offの経時的な変化を見るようにして調べたところ、図
６に縦軸に変化量、横軸に経過時間を取って示す通り、
従来は点線Ｙであったものが本発明のものによれば実線
Ｙ0 で表せるようなものとなり、初期において若干の差
が見られるものの分割したことによる有位差は見られな
い。
【００２４】その結果、分割したゲート２２ａ，２２
ｂ，２２ｃ，２２ｄを有するセンサ部１０に、可変抵抗
器２８，２９を設けただけの簡単な回路構成のオフセッ
ト調整回路部２７を接続し、ゲート２２ａ，２２ｂ，２
２ｃ，２２ｄに加わえる電圧を変えるだけで、容易にオ
フセット電圧Ｖoff のばらつきを小さなものとすること
ができ、高精度のホール素子を得ることができる。
ｂ，２２ｃ，２２ｄを有するセンサ部１０に、可変抵抗
器２８，２９を設けただけの簡単な回路構成のオフセッ
ト調整回路部２７を接続し、ゲート２２ａ，２２ｂ，２
２ｃ，２２ｄに加わえる電圧を変えるだけで、容易にオ
フセット電圧Ｖoff のばらつきを小さなものとすること
ができ、高精度のホール素子を得ることができる。
【００２５】次に、感度調整について図７及び図８によ
り説明する。図７において、３０は感度調整回路部で、
これは給電電極１３ａ，１３ｂの端子１９ａ，１９ｂ間
に可変抵抗器３１，３２が直列に接続されて構成されて
いる。また２つの可変抵抗器３１，３２が互いに接続す
る接続点には、ゲート２２ａ，２２ｂ，２２ｃ，２２ｄ
の端子２６ａ，２６ｂ，２６ｃ，２６ｄ１９ａが接続さ
れている。なお、可変抵抗器３２が接続された端子１９
ｂは接地される。
り説明する。図７において、３０は感度調整回路部で、
これは給電電極１３ａ，１３ｂの端子１９ａ，１９ｂ間
に可変抵抗器３１，３２が直列に接続されて構成されて
いる。また２つの可変抵抗器３１，３２が互いに接続す
る接続点には、ゲート２２ａ，２２ｂ，２２ｃ，２２ｄ
の端子２６ａ，２６ｂ，２６ｃ，２６ｄ１９ａが接続さ
れている。なお、可変抵抗器３２が接続された端子１９
ｂは接地される。
【００２６】そして、端子１９ａ，１９ｂを通じて給電
電極１３ａ，１３ｂの間に電流を流し、ゲート２２ａ，
２２ｂ，２２ｃ，２２ｄの電圧を可変抵抗器３１，３２
の抵抗値を変えることによって給電電極１３ａ，１３ｂ
間の抵抗、すなわち等価抵抗Ｒａ，Ｒｂ，Ｒｃ，Ｒｄの
合成抵抗Ｒ0 の抵抗値を変えて感度を調整する。これは
センサ部１０の感度ＶH が、 ＶH ＝Ｒ0 ・Ｋ・ＩC ・β Ｋ ：ホール定数 ＩC ：入力電流 β ：印加磁界 で示されることに基づいている。
電極１３ａ，１３ｂの間に電流を流し、ゲート２２ａ，
２２ｂ，２２ｃ，２２ｄの電圧を可変抵抗器３１，３２
の抵抗値を変えることによって給電電極１３ａ，１３ｂ
間の抵抗、すなわち等価抵抗Ｒａ，Ｒｂ，Ｒｃ，Ｒｄの
合成抵抗Ｒ0 の抵抗値を変えて感度を調整する。これは
センサ部１０の感度ＶH が、 ＶH ＝Ｒ0 ・Ｋ・ＩC ・β Ｋ ：ホール定数 ＩC ：入力電流 β ：印加磁界 で示されることに基づいている。
【００２７】このようにして夫々のホール素子につい
て、そのセンサ部１０の感度のばらつきが少なくなるよ
うに可変抵抗器３１，３２の抵抗値を変え調整すること
で、図８に縦軸にばらつきの量、横軸に頻度を取って示
す通り、従来は点線Ｚで表せるような分布であったもの
が本発明のものによれば実線Ｚ0 で表せるような分布の
ものとなり、ばらつきの範囲は約１／２以下と小さくな
る。
て、そのセンサ部１０の感度のばらつきが少なくなるよ
うに可変抵抗器３１，３２の抵抗値を変え調整すること
で、図８に縦軸にばらつきの量、横軸に頻度を取って示
す通り、従来は点線Ｚで表せるような分布であったもの
が本発明のものによれば実線Ｚ0 で表せるような分布の
ものとなり、ばらつきの範囲は約１／２以下と小さくな
る。
【００２８】その結果、分割したゲート２２ａ，２２
ｂ，２２ｃ，２２ｄを有するセンサ部１０に、可変抵抗
器３１，３２を設けただけの簡単な回路構成の感度調整
回路部３０を接続し、ゲート２２ａ，２２ｂ，２２ｃ，
２２ｄに加わえる電圧を変えてセンサ部１０の等価抵抗
Ｒａ，Ｒｂ，Ｒｃ，Ｒｄの合成抵抗Ｒ0 の抵抗値を変え
るだけで、容易に感度のばらつきを小さなものとしたホ
ール素子を得ることができる。
ｂ，２２ｃ，２２ｄを有するセンサ部１０に、可変抵抗
器３１，３２を設けただけの簡単な回路構成の感度調整
回路部３０を接続し、ゲート２２ａ，２２ｂ，２２ｃ，
２２ｄに加わえる電圧を変えてセンサ部１０の等価抵抗
Ｒａ，Ｒｂ，Ｒｃ，Ｒｄの合成抵抗Ｒ0 の抵抗値を変え
るだけで、容易に感度のばらつきを小さなものとしたホ
ール素子を得ることができる。
【００２９】なお、上記のものではオフセット調整回路
部２７及び感度調整回路部３０がセンサ部１０に外付け
されるものとして説明したが、センサ部１０と同一の基
板上に設けるようにしてもよい。
部２７及び感度調整回路部３０がセンサ部１０に外付け
されるものとして説明したが、センサ部１０と同一の基
板上に設けるようにしてもよい。
【００３０】次に第２の実施例を図９及び図１０により
説明する。図９は平面図であり、図１０は回路図であ
る。
説明する。図９は平面図であり、図１０は回路図であ
る。
【００３１】図９及び図１０において、４１は半導体基
板で、この半導体基板４１の上面にはホール素子のセン
サ部１０と調整回路部４２が設けられている。調整回路
部４２は給電電極１３ａ，１３ｂの端子１９ａ，１９ｂ
間に直列に接続された可変抵抗器４３，４４を有し、ま
たゲート２２ｂ，２２ｄの端子２６ｂ，２６ｄが可変抵
抗４３の両端のいずれ一方へ接続できるようにした選択
手段４５を設けて構成されている。さらに２つの可変抵
抗器４３，４４が互いに接続する接続点には、ゲート２
２ａ，２２ｃの端子２６ａ，２６ｃが接続されている。
なお、可変抵抗器３２が接続された端子１９ｂは接地さ
れる。
板で、この半導体基板４１の上面にはホール素子のセン
サ部１０と調整回路部４２が設けられている。調整回路
部４２は給電電極１３ａ，１３ｂの端子１９ａ，１９ｂ
間に直列に接続された可変抵抗器４３，４４を有し、ま
たゲート２２ｂ，２２ｄの端子２６ｂ，２６ｄが可変抵
抗４３の両端のいずれ一方へ接続できるようにした選択
手段４５を設けて構成されている。さらに２つの可変抵
抗器４３，４４が互いに接続する接続点には、ゲート２
２ａ，２２ｃの端子２６ａ，２６ｃが接続されている。
なお、可変抵抗器３２が接続された端子１９ｂは接地さ
れる。
【００３２】そして、このように構成されたものを使用
する際には、これをどのように使用するかによって事前
にオフセット調整、あるいは感度調整が行われる。その
調整方法は次のようにして行われる。
する際には、これをどのように使用するかによって事前
にオフセット調整、あるいは感度調整が行われる。その
調整方法は次のようにして行われる。
【００３３】オフセット調整をする場合には、選択手段
４５によってゲート２２ｂ，２２ｄを可変抵抗器４３が
端子１９ａに接続された側に接続する。その後、第１の
実施例と同様にセンサ部１０に加わる磁界の強さが零の
状態で端子１９ａ，１９ｂを通じて給電電極１３ａ，１
３ｂの間に電流を流す。このときセンサ電極１４ａ，１
４ｂの端子２０ａ，２０ｂの電圧を比較し電圧に差があ
る場合には、可変抵抗器４３，４４の抵抗値を変化させ
てゲート２２ａ，２２ｃに加わる電圧を変化させ、端子
２０ａ，２０ｂ間の電圧の差を減少させる。このように
して夫々のホール素子について、そのセンサ部１０のオ
フセット電圧Ｖoff が小さくなるように調整する。
４５によってゲート２２ｂ，２２ｄを可変抵抗器４３が
端子１９ａに接続された側に接続する。その後、第１の
実施例と同様にセンサ部１０に加わる磁界の強さが零の
状態で端子１９ａ，１９ｂを通じて給電電極１３ａ，１
３ｂの間に電流を流す。このときセンサ電極１４ａ，１
４ｂの端子２０ａ，２０ｂの電圧を比較し電圧に差があ
る場合には、可変抵抗器４３，４４の抵抗値を変化させ
てゲート２２ａ，２２ｃに加わる電圧を変化させ、端子
２０ａ，２０ｂ間の電圧の差を減少させる。このように
して夫々のホール素子について、そのセンサ部１０のオ
フセット電圧Ｖoff が小さくなるように調整する。
【００３４】また、感度調整をする場合には、選択手段
４５によってゲート２２ｂ，２２ｄを可変抵抗器４３の
可変抵抗器４４が接続された側に接続する。その後、第
１の実施例と同様に端子１９ａ，１９ｂを通じて給電電
極１３ａ，１３ｂの間に電流を流し、ゲート２２ａ，２
２ｂ，２２ｃ，２２ｄの電圧を可変抵抗器４３，４４の
抵抗値を変えることによって給電電極１３ａ，１３ｂ間
の抵抗である合成抵抗Ｒ0 の抵抗値を変えて感度を調整
する。このようにして夫々のホール素子について、その
センサ部１０の感度のばらつきが少なくなるように可変
抵抗器４３，４４の抵抗値を変えて調整する その結果、本実施例においても第１の実施例と同様の作
用・効果が得られると共に、使用目的に応じてオフセッ
ト電圧Ｖoff のばらつき調整や感度のばらつきの調整を
回路を選択し形成して容易に行うことができる。
４５によってゲート２２ｂ，２２ｄを可変抵抗器４３の
可変抵抗器４４が接続された側に接続する。その後、第
１の実施例と同様に端子１９ａ，１９ｂを通じて給電電
極１３ａ，１３ｂの間に電流を流し、ゲート２２ａ，２
２ｂ，２２ｃ，２２ｄの電圧を可変抵抗器４３，４４の
抵抗値を変えることによって給電電極１３ａ，１３ｂ間
の抵抗である合成抵抗Ｒ0 の抵抗値を変えて感度を調整
する。このようにして夫々のホール素子について、その
センサ部１０の感度のばらつきが少なくなるように可変
抵抗器４３，４４の抵抗値を変えて調整する その結果、本実施例においても第１の実施例と同様の作
用・効果が得られると共に、使用目的に応じてオフセッ
ト電圧Ｖoff のばらつき調整や感度のばらつきの調整を
回路を選択し形成して容易に行うことができる。
【００３５】尚、上記の各実施例においてはセンサ部１
０に４つのゲート２２ａ，２２ｂ，２２ｃ，２２ｄを能
動領域１２を４つに均等に分割して設けたが、これに限
らず図１１に要部の平面図を示す変形例のようにセンサ
部４６の能動領域１２を４つに分割し、４つの分割域内
に８つのゲート４７ａ，４７ｂ，４７ｃ，４７ｄ，４８
ａ，４８ｂ，４８ｃ，４８ｄを均等に分割して設けても
よい。また、半導体基板１１はシリコンに限らずガリウ
ムひ素などでもよく、さらにゲート構造はＭＯＳ構造、
ＭＥＳ構造等で構成してもよい等要旨を逸脱しない範囲
内で適宜変更して実施し得るものである。
０に４つのゲート２２ａ，２２ｂ，２２ｃ，２２ｄを能
動領域１２を４つに均等に分割して設けたが、これに限
らず図１１に要部の平面図を示す変形例のようにセンサ
部４６の能動領域１２を４つに分割し、４つの分割域内
に８つのゲート４７ａ，４７ｂ，４７ｃ，４７ｄ，４８
ａ，４８ｂ，４８ｃ，４８ｄを均等に分割して設けても
よい。また、半導体基板１１はシリコンに限らずガリウ
ムひ素などでもよく、さらにゲート構造はＭＯＳ構造、
ＭＥＳ構造等で構成してもよい等要旨を逸脱しない範囲
内で適宜変更して実施し得るものである。
【００３６】
【発明の効果】以上の説明から明らかなように本発明
は、能動領域内の半導体層が上面に絶縁薄膜を介して複
数のゲートを備える構成としたことにより、簡単な構成
で容易にオフセット電圧及び感度のばらつきが低減でき
る等の効果が得られる。
は、能動領域内の半導体層が上面に絶縁薄膜を介して複
数のゲートを備える構成としたことにより、簡単な構成
で容易にオフセット電圧及び感度のばらつきが低減でき
る等の効果が得られる。
【図１】本発明の第１の実施例を示す平面図である。
【図２】図１のＡ−Ａ方向視の部分断面図である。
【図３】本発明の第１の実施例に係る等価回路図であ
る。
る。
【図４】本発明の第１の実施例に係るオフセット調整時
の回路図である。
の回路図である。
【図５】本発明の第１の実施例に係るオフセット電圧の
ばらつきを示す分布図である。
ばらつきを示す分布図である。
【図６】本発明の第１の実施例に係るオフセット電圧の
経時変化を示す特性図である。
経時変化を示す特性図である。
【図７】本発明の第１の実施例に係る感度調整時の回路
図である。
図である。
【図８】本発明の第１の実施例に係る感度のばらつきを
示す分布図である。
示す分布図である。
【図９】本発明の第２の実施例を示す平面図である。
【図１０】本発明の第２の実施例に係る回路図である。
【図１１】本発明に係る変形例の要部を示す平面図であ
る。
る。
【図１２】従来技術を示す平面図である。
１０…センサ部 １１…半導体基板 １２…能動領域 １３ａ，１３ｂ…給電電極 １４ａ，１４ｂ…センサ電極 １５…半導体層 ２１…絶縁薄膜 ２２ａ，２２ｂ，２２ｃ，２２ｄ…ゲート Ｒａ，Ｒｂ，Ｒｃ，Ｒｄ…等価抵抗 Ｒ0 …合成抵抗
Claims (2)
- 【請求項１】 半導体基板上の一導電形を有する半導体
層に能動領域を形成するよう給電電極及びセンサ電極を
配置してなるホール素子において、前記能動領域内の前
記半導体層が上面に絶縁薄膜を介して複数のゲートを備
えていることを特徴とするホール素子。 - 【請求項２】 能動領域内に備えられた複数のゲート
が、相対するように設けられた給電電極及びセンサ電極
の夫々の電極を結ぶ方向の前記能動領域の中心線に対し
夫々線対称となるように配置されていることを特徴とす
る請求項１記載のホール素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5331368A JPH07193297A (ja) | 1993-12-27 | 1993-12-27 | ホール素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5331368A JPH07193297A (ja) | 1993-12-27 | 1993-12-27 | ホール素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07193297A true JPH07193297A (ja) | 1995-07-28 |
Family
ID=18242908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5331368A Pending JPH07193297A (ja) | 1993-12-27 | 1993-12-27 | ホール素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07193297A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001230467A (ja) * | 1999-12-09 | 2001-08-24 | Sanken Electric Co Ltd | ホール素子を備えた電流検出装置 |
| WO2003032410A1 (fr) * | 2001-10-01 | 2003-04-17 | Asahi Kasei Microsystems Co., Ltd. | Dispositif a effet hall et capteur magnetique |
| JP2005538553A (ja) * | 2002-09-10 | 2005-12-15 | セントロン エージー | ホール素子を備える磁界センサ |
| US7843190B2 (en) | 2005-12-16 | 2010-11-30 | Asahi Kasei Emd Corporation | Position detection apparatus |
| JP2012137312A (ja) * | 2010-12-24 | 2012-07-19 | Asahi Kasei Electronics Co Ltd | 磁気センサ |
| KR20190041761A (ko) * | 2017-10-13 | 2019-04-23 | 주식회사 동운아나텍 | 작은 오프셋 전압을 갖는 홀센서 |
-
1993
- 1993-12-27 JP JP5331368A patent/JPH07193297A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001230467A (ja) * | 1999-12-09 | 2001-08-24 | Sanken Electric Co Ltd | ホール素子を備えた電流検出装置 |
| WO2003032410A1 (fr) * | 2001-10-01 | 2003-04-17 | Asahi Kasei Microsystems Co., Ltd. | Dispositif a effet hall et capteur magnetique |
| US7372119B2 (en) | 2001-10-01 | 2008-05-13 | Asahi Kasei Microsystems Co., Ltd. | Cross-shaped Hall device having extensions with slits |
| JP2005538553A (ja) * | 2002-09-10 | 2005-12-15 | セントロン エージー | ホール素子を備える磁界センサ |
| US7843190B2 (en) | 2005-12-16 | 2010-11-30 | Asahi Kasei Emd Corporation | Position detection apparatus |
| JP2012137312A (ja) * | 2010-12-24 | 2012-07-19 | Asahi Kasei Electronics Co Ltd | 磁気センサ |
| KR20190041761A (ko) * | 2017-10-13 | 2019-04-23 | 주식회사 동운아나텍 | 작은 오프셋 전압을 갖는 홀센서 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6768301B1 (en) | Hall sensor array for measuring a magnetic field with offset compensation | |
| JPH06294854A (ja) | センサチップ | |
| US5500590A (en) | Apparatus for sensing magnetic fields using a coupled film magnetoresistive transducer | |
| JPH08211138A (ja) | センサチップ及びセンサを用いて電流を測定する装置 | |
| US4349777A (en) | Variable current source | |
| JPH0798335A (ja) | 容量性減衰器を有する高電圧差センサ | |
| US7030601B2 (en) | Circuit configuration for a gradometric current sensor with a bridge circuit for measuring gradients of magnetic field strength and a sensor equipped with this circuit configuration | |
| JPS582084A (ja) | ホ−ル素子装置 | |
| JPH07193297A (ja) | ホール素子 | |
| US6628114B2 (en) | High linearity, low offset interface for hall effect devices | |
| EP2972439B1 (en) | Vertical hall effect sensor with offset reduction | |
| EP1152252B1 (de) | Verfahren zum Kompensieren von mechanischen Spannungen für die Messung der magnetischen Feldstärke mittels Hallsonden | |
| JPH10293141A (ja) | 電流センサー | |
| JP2764517B2 (ja) | チップ抵抗器、ならびに、これを用いる電流検出回路および電流検出方法 | |
| JP3339237B2 (ja) | 磁電変換素子 | |
| JP3144051B2 (ja) | 電流検出器 | |
| US4490686A (en) | Differential amplifier with common mode rejection means | |
| JP3716308B2 (ja) | 高抵抗測定方法および高抵抗測定装置 | |
| JPH03223685A (ja) | 外部磁界検出センサ | |
| JPS634718B2 (ja) | ||
| JPH10282156A (ja) | 電流センサー | |
| JPH0384484A (ja) | 磁気センサ | |
| JPS58171843A (ja) | 半導体集積回路装置 | |
| JP3442092B2 (ja) | 集積回路 | |
| JPH08320346A (ja) | 電気量測定装置 |