JPH071925B2 - Real-time local enhancement device for video images using separable two-dimensional filter - Google Patents

Description

【発明の詳細な説明】 ［従来の技術］ 本発明は、ラスター映像のローカルセグメントに相当す
る信号の統計を使用することによるラスター発生ビデオ
信号の実時間処理に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to real-time processing of raster-generated video signals by using statistics of signals corresponding to local segments of a raster image.

ビデオシステムの映像の表示は、例えば、映像化される
シーンの不均一な照明により生じるシェーディング変化
のような形態の異質なビデオ情報によってその質が低下
される。The display of video in a video system is degraded by extraneous video information in the form of, for example, shading changes caused by uneven illumination of the scene being imaged.

シーンのこの様な背景雑音のために低周波数成分がビデ
オ信号に加わり、信号のダイナミック範囲が増加してし
まう。ビデオ信号のダイナミック範囲が表示装置のダイ
ナミック範囲を越えると、低いコントラストの映像ディ
テールは喪失される。Such background noise of the scene adds low frequency components to the video signal, increasing the dynamic range of the signal. When the dynamic range of the video signal exceeds the dynamic range of the display, low contrast image detail is lost.

ビデオ信号のダイナミック範囲に対する低周波数雑音の
悪影響を取除いて低いコントラストのローカルシーンの
ディテールを表示する１方法は、この様な雑音のダイナ
ミック範囲の影響を減らす通常のローカルエリアコント
ラスト増強工程でビデオ信号を処理することである。こ
の型の既知の工程は領域の映像特性から得られた統計に
基づいて、ローカルエリアのコントラストを増強する。One method of removing the adverse effects of low frequency noise on the dynamic range of a video signal to display the details of a low contrast local scene is to use a conventional local area contrast enhancement process to reduce the effect of such dynamic range of noise on the video signal. Is to process. This type of known process enhances local area contrast based on statistics obtained from the image characteristics of the area.

局部適応増強の１例は、文献（“Local adaptive Enh
ancement:A General Discussion In Fast Impleme
ntations"E.C.ドリスコールその他、1983年Machine Pr
ocessing Of Remotely Sensed Data Symposium）
に記載されている。実時間のローカルエリアコントラス
ト増強アルゴリズムを使用する１方法は、文献（“Real
−Time Adaptive Contrast Enhancement"、P.M.Nare
ndra Et Al、IEEE TRANSACTIONS ON PATTERN ANA
LYSIS AND MACHINE INTELLIGENCE、Vol.PANI−３、N
o.6、1981年11月）に記載されている。One example of local adaptive enhancement is the literature (“Local adaptive Enh
ancement: A General Discussion In Fast Impleme
ntations "EC Doris Call Other, 1983 Machine Pr
ocessing Of Remotely Sensed Data Symposium)
It is described in. One way to use a real-time local area contrast enhancement algorithm is in the literature ("Real
-Time Adaptive Contrast Enhancement ", PMNare
ndra Et Al, IEEE TRANSACTIONS ON PATTERN ANA
LYSIS AND MACHINE INTELLIGENCE, Vol.PANI-3, N
o.6, November 1981).

ナレンドラ（Narendra）装置では、映像エリア信号の統
計計算は分離可能な２次元低域通過フィルタによって行
われる。フィルタは水平方向でフィルタ処理するために
通常の第１フィルタ部分からなる。水平フィルタ部分は
垂直方向でフィルタ処理する反復的１次元フィルタと直
列である。結果的に、空間位相遅延が、ビデオ信号によ
って生じた映像とフィルタによって生じた信号出力との
間に生じる。その結果、フィルタによって評価される映
像シーンエリア中の点での統計は、その点に近付くが取
囲まない不均整な局部エリアにのみ基づいている。その
ため、計算された統計は点の回りの局部エリアの残りに
対する映像シーン特性を考慮していない。In the Narendra device, statistical calculation of a video area signal is performed by a separable two-dimensional low pass filter. The filter consists of the usual first filter part for horizontal filtering. The horizontal filter section is in series with a vertical one-dimensional iterative filter. As a result, a spatial phase delay occurs between the image produced by the video signal and the signal output produced by the filter. As a result, the statistics at points in the video scene area that are evaluated by the filter are based only on the asymmetric local areas that approach that point but do not surround it. Therefore, the calculated statistics do not consider the video scene characteristics for the rest of the local area around the point.

それ故、ローカルエリア統計方法で処理されるビデオ映
像の増強を行なうために、前記点を含むより均整な局部
映像エリアの変化からのシーンの点に対する統計を計算
する。これによって、局部増強処理で使用された時に所
望の映像を処理する映像点の隣の映像特性を表わす統計
値の計算が必要になる。Therefore, in order to carry out the enhancement of the video image processed by the local area statistical method, statistics are calculated for the points of the scene from the change of the more symmetrical local image area containing said points. This necessitates the calculation of a statistic representative of the video characteristics next to the video point that will process the desired video when used in the local enhancement process.

［発明が解決すべき問題点］ 本発明の目的は、点を取囲む映像の局部エリアから得ら
れるビデオ映像の点に対する映像統計を使用するビデオ
映像の実時間局部増強を行なう装置を提供することであ
る。Problem to be Solved by the Invention It is an object of the present invention to provide an apparatus for real-time local enhancement of a video image using video statistics for points of the video image obtained from a local area of the image surrounding the point. Is.

さらに、本発明の目的は、処理されるデータと生じる処
理データとの間の空間位相の遅延を導入せずに、ラスタ
ー信号の実時間処理を行なう改良された分離可能な２次
元の高次フィルタを提供することである。Furthermore, it is an object of the present invention to provide an improved separable two-dimensional higher order filter for real-time processing of raster signals without introducing a spatial phase delay between the processed data and the resulting processed data. Is to provide.

さらに、本発明の目的は、ビデオ映像のローカルエリア
コントラストエンハンスメントを行なう改良された装置
を提供することである。It is a further object of the present invention to provide an improved device for local area contrast enhancement of video footage.

［問題点解決のための手段］ 本発明は、従来のローカルエリアエンハンスメント装置
の欠点を克服し、前記点を含むシーンエリア内で測定さ
れたシーンの変化に基づくシーン映像中の１点における
統計を計算するように共同する高次の状態変数水平およ
び垂直フィルタを有する分離可能な２次元フィルタによ
って前記目的を達成する。分離可能なフィルタは生じた
統計信号の位相を調節し、実質上シーンを発生させるビ
デオ信号の位相に一致させる。[Means for Solving Problems] The present invention overcomes the drawbacks of the conventional local area enhancement apparatus, and collects statistics at one point in a scene image based on a change in a scene measured in a scene area including the point. The object is achieved by a separable two-dimensional filter with high-order state-variable horizontal and vertical filters cooperating to calculate. The separable filter adjusts the phase of the resulting statistical signal to substantially match the phase of the video signal that produced the scene.

本発明の装置は、改良された映像コントラストを出力ビ
デオ信号に与えるラスター走査映像を生成する入力ビデ
オ信号に応答する。装置は、入力ビデオ信号と、入力ビ
デオ信号と統計値信号とを結合させることによって得ら
れた入力ビデオ信号の統計値を表わす１以上の信号とに
応答し、改良された出力ビデオ信号を発生させる。The apparatus of the present invention is responsive to an input video signal that produces a raster scan image that provides improved output contrast to the output video signal. The apparatus is responsive to an input video signal and one or more signals representative of the statistics of the input video signal obtained by combining the input video signal and the statistics signal to produce an improved output video signal. .

処理部分は、入力信号によって生じたラスターの決定可
能なエリア内で生じる入力信号の特性に基づいた統計信
号を発生させることによって、入力ビデオ信号に応答す
る高次のフィルタ部分から統計値信号を得る。The processing portion obtains the statistical value signal from the higher order filter portion responsive to the input video signal by generating a statistical signal based on the characteristics of the input signal that occur within the determinable area of the raster caused by the input signal. .

さらに、装置は統計信号の位相を調節する処理部分とフ
ィルタ部分との間で結合された位相調節部分を含み、入
力ビデオ信号の位相と一致させ、位相調節統計信号を処
理部分に供給する。Further, the apparatus includes a phase adjustment portion coupled between the processing portion for adjusting the phase of the statistical signal and the filter portion to match the phase of the input video signal and provide the phase adjusted statistical signal to the processing portion.

以下の図面の説明に合せて好ましい実施例の詳細な説明
を読めば、本発明の装置が前記目的と前記以外の利点を
提供するということが明白となるであろう。Upon reading the detailed description of the preferred embodiments in conjunction with the following description of the drawings, it will become apparent that the device of the present invention provides these and other advantages.

［実施例］ 本発明の装置は、第１図に示される。装置に対する入力
は、ビディコン、レーザディスク、またはビデオカセッ
トレコーダのようなビデオ出力装置によって発生させる
標準RS−170ビデオ信号からなる。既知のように、RS−1
70信号は、入力ビデオ信号によって変調された電子ビー
ムがラスター走査された映像を発生させるCRTスクリー
ンを有する標準ビデオモニタに直接供給される。ビーム
は通常スクリーンを横切って水平ラインを辿るように左
から右に移動され、再び左に素早く戻り、次のラインは
下がった位置から始まる。スクリーンの底部では、電子
ビームは反復プロセスで、トップ左角に戻される。通常
走査されたフォーマットトレースのビームの移動はラス
ターと呼ばれる方形パターンを辿る。ビームの動作はラ
スター走査と呼ばれる。EXAMPLE An apparatus of the present invention is shown in FIG. The input to the device consists of a standard RS-170 video signal generated by a video output device such as a vidicon, laser disc, or video cassette recorder. As is known, RS-1
The 70 signal is fed directly to a standard video monitor with a CRT screen where the electron beam modulated by the input video signal produces a raster scanned image. The beam is moved from left to right, usually following a horizontal line across the screen, then quickly returns to the left again, with the next line starting at the lowered position. At the bottom of the screen, the electron beam is returned to the top left corner in an iterative process. The beam movement of a normally scanned format trace follows a rectangular pattern called a raster. The movement of the beam is called raster scanning.

米国のビデオ標準は265.5ラインの２つのインターレー
スされたフィールドからなる毎秒30個のラスターフレー
ムで表示され、フィールドが毎秒60回表示される525ラ
スターラインである。The American video standard is 525 raster lines, where two raster fields of 265.5 lines are displayed at 30 raster frames per second, and the fields are displayed 60 times per second.

この明細書で説明される発明は、電子ビームが入力ビデ
オ信号によって変調されるときに発生された映像の質を
実時間で高める新しいハードウェア構造を使用する。
“実時間“とは、例えば、本発明が信号のロスなしで標
準ビデオ入力信号とのペースを保ち、通常のテレビカセ
ットと同じ型の生ビデオ映像を同時に示し、しかも表示
された映像の質を高めることができるということを意味
する。本発明はデジタルおよびアナログ処理を使用して
例えば表示された映像のコントラストを増加させる。The invention described herein uses a new hardware structure that enhances the quality of the image produced when the electron beam is modulated by the input video signal in real time.
"Real-time" means, for example, that the present invention keeps pace with a standard video input signal without loss of signal, shows simultaneously the same type of live video footage as a normal television cassette, and shows the quality of the displayed video. It means that it can be increased. The present invention uses digital and analog processing to increase the contrast of, for example, displayed images.

通常のアルゴリズムは、実時間で標準ビデオ信号を処理
するために、電子的ハードウェアで具体化されるという
ことが知られている。この様なある一つのアルゴリズム
によってビデオ映像のローカル適応コントラスト制御処
理を説明する。このアルゴリズムは第１図でeq（１）
（式（１）に相当する）として示される。式（１）で
は、Ｚは処理された出力ビデオ信号であり、増強された
コントラストは、入力ビデオ信号Ｘを適応アルゴリズム
に従わせることによって生じたものである。はＸによ
って生じたビデオ映像の局部エリアに含まれる点におけ
るＸの平均であり、M_Dは予め定められた平均輝度であ
り、σ_Ｘは局部エリア内のＸの標準偏差であり、σ_Ｄは
所望の標準的偏差であり、またビデオ映像の所望のバッ
クグラウンドバイアスのレベルを設定する。It is known that conventional algorithms are implemented in electronic hardware to process standard video signals in real time. A local adaptive contrast control process of a video image will be described by using one algorithm as described above. This algorithm is shown in Fig. 1 as eq (1).
(Corresponding to equation (1)). In equation (1), Z is the processed output video signal and the enhanced contrast is caused by subjecting the input video signal X to an adaptive algorithm. Is the average of X at points included in the local area of the video image caused by X, M _D is the predetermined average brightness, σ _X is the standard deviation of X in the local area, and σ _D is It is the desired standard deviation and also sets the desired background bias level of the video image.

式（１）のアルゴリズムは、入力としてとσ_Ｘを与え
られたビデオアナログ処理回路の設計経験のあるアナロ
グ回路の技術者によってハードウェアで構成することが
できる。好ましい実施例では、式（１）のハードウェア
で構成したアルゴリズムは、実時間ビデオプロセッサブ
ロック10で具体化される。The algorithm of equation (1) can be implemented in hardware by an analog circuit engineer who is experienced in designing video analog processing circuits given σ _X as inputs. In the preferred embodiment, the hardware implemented algorithm of equation (1) is embodied in real-time video processor block 10.

プロセッサブロック10に供給される入力信号Ｘは、標準
的ビデオ信号源からの入力ビデオ信号を受取ってその信
号を予め調整するビデオプレコンディションブロック12
によって供給される。この様なプレコンディションは、
例えば、デジタル処理にDC基準値を加えるDC再生動作を
含む。プレコンディショニングはまた、ビデオ信号ブラ
ンキング期間中に人為的電圧レベルを挿入することから
なるブランキング挿入、利得制御、および終端インピー
ダンス整合等を含む。The input signal X provided to the processor block 10 is a video precondition block 12 which receives an input video signal from a standard video signal source and preconditions the signal.
Supplied by This kind of precondition
For example, it includes a DC reproducing operation of adding a DC reference value to digital processing. Preconditioning also includes blanking insertion consisting of inserting artificial voltage levels during video signal blanking, gain control, termination impedance matching, and the like.

予め調整されたビデオ信号は、式（１）のアルゴリズム
を備えるプロセッサブロック10に供給され、映像コント
ラストとハイライト映像ディテールをシャープにするた
めに、ビデオ信号によって表わされた映像の密度変化を
処理する。アルゴリズムは効果的に、例えば表示される
シーンの最適条件ではない照明の結果として生じる低周
波数変化のような信号からのバックグラウンド成分の望
ましくない部分を取除くことによって、これら目的を達
成する。アルゴリズムはその後、映像のローカルエリア
のコントラストを所望の値に引伸ばす。The preconditioned video signal is provided to processor block 10 which comprises the algorithm of equation (1) to process the density variations of the image represented by the video signal to sharpen the image contrast and highlight image details. To do. The algorithm effectively achieves these objectives by removing unwanted portions of background components from the signal, such as low frequency changes resulting from non-optimal lighting of the displayed scene. The algorithm then stretches the contrast of the local area of the image to the desired value.

標準的同期抽出およびタイミング回路14は、入力ビデオ
信号の水平および垂直同期成分を感知し、標準的なタイ
ミングおよび同期回路を使用して、ビデオフィールドの
最初を指示する垂直同期を表わす信号VSYNCを発生させ
る。同期抽出回路14はまた、水平掃引ラインの最初を指
示する信号HSYNCを供給する。また変換成分をクロック
する信号A/D CLKと本発明の装置中の種々の動作をクロ
ックし同期するマスタークロック信号とを供給する。A standard sync extraction and timing circuit 14 senses the horizontal and vertical sync components of the input video signal and uses standard timing and sync circuitry to generate a signal VSYNC representing the vertical sync indicating the beginning of the video field. Let The sync extraction circuit 14 also provides a signal HSYNC indicating the beginning of the horizontal sweep line. It also provides a signal A / D CLK that clocks the conversion components and a master clock signal that clocks and synchronizes various operations in the apparatus of the present invention.

プロセッサブロック10で具体化されたアルゴリズムを行
なうのに必要な変数はすべて、ブロックに対する電圧信
号として入力される。変数とσ_Ｘは、後で詳細に説明
される一対の２次元の、プログラム可能な、低減通過フ
ィルタ16と18から得られる。他の変数σ_Ｄ、α、M_Dおよ
びＡは調節メカニズム20,21,22および23によって調節さ
れる可変DC電圧源の出力（図示されない）から得られ
る。電圧源20−23は、例えば、共通DC源に接続されたポ
テンショメータで構成することができる。All variables necessary to implement the algorithm embodied in processor block 10 are input as voltage signals to the block. The variables and σ _X are obtained from a pair of two-dimensional, programmable, reduced-pass filters 16 and 18, which are described in detail below. The other variables σ _D , α, M _D and A are derived from the output of a variable DC voltage source (not shown) regulated by regulation mechanisms 20, 21, 22 and 23. The voltage sources 20-23 can be, for example, potentiometers connected to a common DC source.

フィルタ16と18は高次元のフィルタである。つまり、そ
れらは２次以上のオーダーを有するフィルタ関数を備え
ている。Filters 16 and 18 are high dimensional filters. That is, they are equipped with filter functions having orders of second or higher order.

プロセッサブロック10は、出力信号として、予め調整さ
れたビデオ入力信号Ｘと、Ｘとの絶対差とを、フィル
タ16と18に対してそれぞれ供給する。これら変数は、フ
ィルタに対する入力である電圧信号の形であることが好
ましい。さらに、もう一つの可変電圧源は図示されない
が、調節メカニズム24によって調節され、以下で説明さ
れる方法でフィルタの帯域幅を決定する入力信号を、フ
ィルタ16と18に供給する。さらに、通常の信号単極、単
投スイッチ25はフリーズフレーム信号を以下で説明され
る効果をもたらすフィルタ16と18の両者に供給する。The processor block 10 supplies as output signals the preconditioned video input signal X and the absolute difference between X and the filters 16 and 18, respectively. These variables are preferably in the form of voltage signals that are inputs to the filter. In addition, another variable voltage source, not shown, is provided by filters 16 and 18 with an input signal that is regulated by regulation mechanism 24 and determines the bandwidth of the filters in the manner described below. In addition, a conventional signal single pole, single throw switch 25 provides a freeze frame signal to both filters 16 and 18 which provide the effects described below.

フィルタ16と18の動作は第２図で概要的に示される。知
られているように、局部加重平均と近似局部加重標準
偏差σ_Ｘの計算は、ＸとＸ−の絶対値の低域通過フィ
ルタ通過によってそれぞれ与えられる。これら統計値の
計算は局部エリアに対して行われるので、フィルタは２
次元である。つまり、フィルタは所望のエリアに対して
水平および垂直方向に備えなければならない。２次元の
フィルタは第２図に示され、入力（ＸまたはＸ−の絶
対値のいずれかである）は、入力ビデオ信号によって発
生されたビデオの各ラインをフィルタする水平低域通過
フィルタに対する入力である。１つのフィルタが符号27
によって示される垂直フィルタのアレイは水平フィルタ
と直列であり、入力信号の垂直方向のフィルタを行な
う。垂直フィルタは、水平にフィルタされた信号に対す
るナイキストサンプル要求に合う充分な数量を有するこ
とが好ましい。各垂直フィルタは、フィルタ応答が複数
の走査ラインにまたがるような有効な帯域幅を有する。
さらに、水平および垂直フィルタの帯域幅は、サンプル
要求によって設定されるこれら制限から統計値が計算さ
れるもっと大きい有効なローカルエリアを供給するよう
に調節される。The operation of filters 16 and 18 is shown schematically in FIG. As is known, the calculation of the local weighted average and the approximate local weighted standard deviation σ _X is given by low pass filtering of the absolute values of X and X−, respectively. Since these statistics are calculated for the local area, the filter is 2
It is a dimension. That is, the filter must be provided horizontally and vertically with respect to the desired area. A two dimensional filter is shown in FIG. 2 where the input (which is either X or the absolute value of X−) is an input to a horizontal low pass filter which filters each line of video generated by the input video signal. Is. One filter is symbol 27
The array of vertical filters, indicated by, is in series with the horizontal filters and provides vertical filtering of the input signal. The vertical filters preferably have sufficient numbers to meet the Nyquist sample requirements for the horizontally filtered signal. Each vertical filter has an effective bandwidth such that the filter response spans multiple scan lines.
In addition, the bandwidths of the horizontal and vertical filters are adjusted to provide a larger effective local area whose statistics are calculated from these limits set by the sample requirements.

この様にして、入力ビデオ信号によって発生され、水平
フィルタ26によってフィルタされたラスター映像の各ラ
インは、Ｎ連続垂直フィルタ（VF）セグメントに分離さ
れると考えられる。各ラインのVFセグメントは、セグメ
ントを規定する各垂直フィルタ27によって処理される。
各セグメントに対する処理時間は２つのフィルタの合成
帯域幅によって決定される。In this manner, each line of the raster image generated by the input video signal and filtered by the horizontal filter 26 is considered to be separated into N continuous vertical filter (VF) segments. The VF segment of each line is processed by each vertical filter 27 that defines the segment.
The processing time for each segment is determined by the combined bandwidth of the two filters.

第3A図は、第１図のフィルタ16と18の好ましい構成を示
す。フィルタ16と18は第3B図に示されるデジタル制御論
理装置30によって制御され、このデジタル制御論理装置
30はマスタークロック、HSYNC、およびVSYNC信号を受信
するプログラム可能な論理アレイ（PLA）を具備するこ
とが好ましい。さらに、メカニズム24によって調節され
る可変電圧源の出力は、変換入力に供給されるDC信号レ
ベルに対応するコードからなるデジタル信号Ｄを発生さ
せる通常のアナログ−デジタル（A/D）変換器33を介し
て、論理回路にデジタル形式で供給される。デジタル制
御論理装置30は、フィルタの動作を制御するのに有用な
以下の各信号を発生させる：リセット（Ｒ）、ラッチ
（L₁とL₂）、出力転送（OT）、状態可変転送（Ｔ）、ア
ドレス（A₀−A₁）、書込み（WR）、出力選択（OS）、お
よびサンプル（S/H）。FIG. 3A shows a preferred configuration of filters 16 and 18 of FIG. Filters 16 and 18 are controlled by digital control logic 30 shown in FIG. 3B.
30 preferably comprises a programmable logic array (PLA) that receives the master clock, HSYNC, and VSYNC signals. In addition, the output of the variable voltage source regulated by mechanism 24 provides a conventional analog-to-digital (A / D) converter 33 which produces a digital signal D consisting of a code corresponding to the DC signal level supplied to the conversion input. Via a digital circuit to the logic circuit. Digital control logic 30 produces the following signals that are useful in controlling the operation of the filter: reset (R), latches (L ₁ and L ₂ ), output transfer (OT), variable state transfer (T). ), address (A ₀ -A _1), write (WR), output selection (OS), and sample (S / H).

第3A図のフィルタは入力信号（ＸまたはＸ−の絶対
値）を受信する高次水平フイルタ部分32を備えている。
好ましい実施例では、水平フィルタ32は、入力合計増幅
器40、第１の集積増幅器42、および第２の集積増幅器43
を具備する通常の２次、能動、状態可変フィルタを具備
する。集積増幅器42と43の帯域幅は、反転入力ポートに
結合される抵抗とキャパシタンスによって得られるRC時
定数によって設定される。帯域幅はデジタルに制御され
た抵抗41と45のそれぞれを調節することによって調節さ
れる。デジタル抵抗41と45を制御するデジタル信号は、
制御信号Ｄである。制御信号ＤはA/D変換器33の出力か
ら取り出され、そのためメカニズム24によって制御され
る可変電圧源の調節によって設定される。The filter of FIG. 3A comprises a higher order horizontal filter portion 32 which receives the input signal (X or the absolute value of X-).
In the preferred embodiment, the horizontal filter 32 includes an input sum amplifier 40, a first integrated amplifier 42, and a second integrated amplifier 43.
It comprises a normal second order, active, state variable filter with. The bandwidth of integrated amplifiers 42 and 43 is set by the RC time constant provided by the resistance and capacitance coupled to the inverting input port. The bandwidth is adjusted by adjusting each of the digitally controlled resistors 41 and 45. The digital signal that controls the digital resistors 41 and 45 is
The control signal D. The control signal D is taken from the output of the A / D converter 33 and is thus set by adjusting the variable voltage source controlled by the mechanism 24.

第3A図のフィルタはまた、信号ライン46に得られる水平
フィルタ32からのフィルタされた出力を処理する垂直フ
ィルタ部分44を具備する。垂直フィルタ部分44は、合計
増幅器48および集積増幅器50と52を具備する第２の２
次、低域通過、状態可変フィルタを具備する。集積増幅
器50の帯域幅は、デジタルに制御される抵抗53と集積キ
ャパシタ54のRC積によって設定される。同様に、集積増
幅器52の帯域幅は、デジタルに制御される抵抗55と集積
キャパシタ56によって設定される。The filter of FIG. 3A also comprises a vertical filter portion 44 which processes the filtered output from the horizontal filter 32 on the signal line 46. The vertical filter portion 44 comprises a second amplifier 2 comprising a summing amplifier 48 and integrated amplifiers 50 and 52.
Next, a low pass filter and a state variable filter are provided. The bandwidth of the integrated amplifier 50 is set by the RC product of the digitally controlled resistor 53 and integrated capacitor 54. Similarly, the bandwidth of integrated amplifier 52 is set by digitally controlled resistor 55 and integrated capacitor 56.

第3A図のフィルタはまた、集積キャパシタ54の電圧をサ
ンプリングするように接続された通常の構成の第１のサ
ンプル保持（S/H）回路58を具備する。リセットスイッ
チ59はS/H回路58の動作の後で閉じられ、集積キャパシ
タ54を放電する。同様に、S/H回路60はリセットスイッ
チ61が閉じられたことによってその後放電される集積キ
ャパシタ56の電圧をサンプリングする。S/H回路58と60
にサンプリングして保持された電圧値は、マルチプレク
サ62を介してA/D変換器64に別々に供給される。変換器6
4からのデジタル化された出力は、フィールド記憶装置6
6の入力データポート（DATA IN）に供給される。フィ
ールド記憶装置66の出力ポートは、一対のデシタル−ア
ナログ変換器（DAC）68と70に接続されている。DAC68
は、集積キャパシタ54を充電するために、注入キャパシ
タ72を介して、フィルタ部分44によって構成された２次
フィルタ関数の１状態変数を表わす初期電圧に接続され
る。同様にDAC70の出力は、集積キャパシタ56を充電す
るために注入キャパシタ74を介してフィルタ部分44によ
って構成される２次フィルタ関数のもう一つの状態変数
を表わすもう一つの初期電圧に接続される。The filter of FIG. 3A also comprises a first sample-hold (S / H) circuit 58 of conventional configuration connected to sample the voltage of integrated capacitor 54. The reset switch 59 is closed after the operation of the S / H circuit 58 to discharge the integrated capacitor 54. Similarly, S / H circuit 60 samples the voltage on integrated capacitor 56 which is then discharged by reset switch 61 being closed. S / H circuits 58 and 60
The voltage values sampled and held at are separately supplied to the A / D converter 64 via the multiplexer 62. Converter 6
Digitized output from 4 is field storage 6
Supplied to 6 input data ports (DATA IN). The output port of field store 66 is connected to a pair of digital-to-analog converters (DACs) 68 and 70. DAC68
Is connected via an injection capacitor 72 to charge an integrated capacitor 54 to an initial voltage representing a one-state variable of the second order filter function constituted by the filter portion 44. Similarly, the output of DAC 70 is connected through injection capacitor 74 to charge integrated capacitor 56 to another initial voltage which represents another state variable of the second order filter function formed by filter portion 44.

キャパシタ54と56における状態変数電圧は、ビデオの各
ライン期間中にＮ回変化される。これは、キャパシタ54
と56における電圧のサンプリングと記憶により、各状態
変数が、現在のものに続くライン中の相当する映像点と
表示時間においてフィルタ機能を行うために、記憶され
るとともに再び使用されることから、第２図に示された
Ｎ垂直フィルタを効果的に提供することになる。The state variable voltage on capacitors 54 and 56 is changed N times during each line of video. This is the capacitor 54
Because of the sampling and storage of the voltages at 56 and 56, each state variable is stored and reused to perform the filtering function at the corresponding video point and display time in the line following the current one. It effectively provides the N vertical filters shown in FIG.

フィールド記憶装置66のデータ出力ポートはDAC76に接
続され、その出力は通常の低減通過再構成フィルタ77を
介して出力される。低域通過フィルタ77の出力は、フィ
ルタの出力として供給される。The data output port of field store 66 is connected to a DAC 76, the output of which is output through a conventional reduced pass reconstruction filter 77. The output of the low pass filter 77 is supplied as the output of the filter.

動作中、入力信号は第3A図のフィルタに供給され、水平
フィルタ32によってまず処理され、信号ライン46によっ
てフィルタされた出力は、垂直フィルタ部分44に供給さ
れる。その後、Ｎ効果垂直フィルタは、集積キャパシタ
54と56とを初期状態に充電して垂直フィルタ部分44のフ
ィルタ状態変数を定期的に変化させることによって、フ
ィルタ信号と直列に順次スイッチされる。この様に、垂
直フィルタ部分は、Ｎ個の異なった垂直フィルタとして
現われるように時分割多重化される。In operation, the input signal is provided to the filter of FIG. 3A, first processed by the horizontal filter 32, and the output filtered by the signal line 46 is provided to the vertical filter portion 44. Then the N-effect vertical filter is integrated capacitor
By charging 54 and 56 to their initial state and periodically changing the filter state variable of the vertical filter section 44, they are sequentially switched in series with the filter signal. Thus, the vertical filter portions are time division multiplexed to appear as N different vertical filters.

第3A図の垂直フイルタ部分の状態変数電圧をセーブし回
復するのに必要な動作のシーケンスは、第４図の波形に
よって示される。前述のように垂直フィルタ部分44の状
態変数は、映像ラスターの各水平ラインに対してＮ回初
期化され、各水平ラスターライン毎に一度ずつ順次アク
セスさせるＮ垂直フィルタを与える。The sequence of operations required to save and restore the state variable voltage of the vertical filter portion of FIG. 3A is illustrated by the waveforms of FIG. As mentioned above, the state variables of the vertical filter portion 44 are initialized N times for each horizontal line of the video raster, providing N vertical filters that are accessed sequentially once for each horizontal raster line.

Ｎ垂直フィルタのいずれか一つの有効な動作時間（垂直
フィルタ動作時間）はｔ（掃引）/Nであり、ｔ（掃引）
はビデオの１水平ラインを掃引するのに必要な時間であ
り、Ｎは垂直フィルタ部分44が状態変数を変化させる回
数である。垂直フィルタの動作期間中、デジタル制御論
理装置（第3B図）30は、マルチプレクサ62がS/H回路58
または60のいずれかによって保持されている出力を選択
することができるようにマルチプレクサ62に制御信号を
供給する。OSの値が高い時、S/H回路60の出力が選択さ
れ、OSの値が低い時、回路58が選択されるのが好まし
い。S/H回路のいずれかが選択されると、保持値がA/D変
換器64に供給され、WR信号が低い状態に転換されると、
変換された値は以下で説明されるように記憶アドレスで
フィールド記憶装置66に記憶される。The effective operating time of any one of the N vertical filters (vertical filter operating time) is t (sweep) / N, and t (sweep)
Is the time required to sweep one horizontal line of video, and N is the number of times vertical filter portion 44 changes the state variable. During operation of the vertical filter, the digital control logic device (FIG. 3B) 30 has a multiplexer 62 with an S / H circuit 58.
Or a control signal is provided to multiplexer 62 so that the output held by either 60 can be selected. Preferably, the output of S / H circuit 60 is selected when the OS value is high, and circuit 58 is selected when the OS value is low. When either of the S / H circuits is selected, the holding value is supplied to the A / D converter 64, and when the WR signal is converted to the low state,
The converted value is stored in the field store 66 at a storage address as described below.

フィールド記憶装置66から、記憶されている状態変数電
圧値を得て、それをDAC68と70を介して供給し、集積キ
ャパシタ54と56とを充電する読み出し動作は、書込み動
作と交互に行われる。読み出し動作は、WR信号が高い時
有効となり、アドレスがフィールド記憶装置66に供給さ
れる。DAC68と70は、フィールド記憶装置66からデータ
を受信するラッチ（図示されない）を有する。信号L₁に
より記憶装置66からのデータをDAC68のラッチが保持
し、信号L₂によりDAC70のラッチがデータを保持する。
ラッチを介してDACの68と70にステージされる割り当て
状態変数データが、その出力がDAC68と70に使用可能と
なるまでラッチに保持される。これにより集積キャパシ
タ54と56が充電されて、第ｉ番目の垂直フィルタの状態
変数が設定される。ラッチの動作のフェーズは、デジタ
ル制御論理装置30によって内部的に発生されたアドレス
／ラッチ制御（A/L CNTRL）によって示され、信号は第
４図に示される。立上り端78の間、L₂が発生され、立上
り端79では、L₁が発生される。The read operation, in which the stored state variable voltage value is obtained from the field storage device 66 and supplied via the DACs 68 and 70 to charge the integrated capacitors 54 and 56, alternates with the write operation. The read operation is valid when the WR signal is high, and the address is supplied to the field storage device 66. DACs 68 and 70 have latches (not shown) that receive data from field store 66. The signal L ₁ causes the latch of the DAC 68 to hold the data from the memory device 66, and the signal L ₂ causes the latch of the DAC 70 to hold the data.
The assigned state variable data, which is staged to the DAC's 68 and 70 through the latch, is held in the latch until its output is available to the DACs 68 and 70. This charges the integrated capacitors 54 and 56 and sets the state variable of the i-th vertical filter. The phase of operation of the latch is indicated by the address / latch control (A / L CNTRL) internally generated by the digital control logic unit 30 and the signals are shown in FIG. During the rising edge 78, L ₂ is generated, and at the rising edge 79, L ₁ is generated.

ｉ番目のフィルタの初期化と、サンプリング中のフィー
ルド記憶装置66が必要とするメモリ動作のシーケンスは
第４図に示される。まず、データが装置66から読み出さ
れ、A/L CNTRL信号の端78でDAC70にラッチされること
が好ましい。次に、S/H回路60に保持されたデータはWR
信号が端78に続いて低くなる時に記憶装置に書込まれ
る。アイドル状態が続く。その後、データはDAC68のラ
ッチに読み出され、それに続いてS/H回路58から記憶す
るためにデータが書込まれる。その後、DAC76に対する
フィルタ出力データが、フィールド記憶装置66から読み
出される。The sequence of initialization of the i-th filter and the memory operation required by the field store 66 during sampling is shown in FIG. First, data is preferably read from device 66 and latched in DAC 70 at the end 78 of the A / L CNTRL signal. Next, the data held in the S / H circuit 60 is WR
The signal is written to memory when the signal goes low following edge 78. Idle state continues. Thereafter, the data is read into the latch of the DAC 68 and subsequently written from the S / H circuit 58 for storage. Thereafter, the filter output data for the DAC 76 is read from the field storage device 66.

第５図は、垂直フィルタ部分44に対する状態変数電圧値
の設定と記憶に含まれる動作のシーケンスを示す。一対
のメモリセクタマップ80と82は、フィールド記憶装置66
中のアドレス可能なメモリスペースの各セクタを表わ
す。メモリマップ80は集積キャパシタ54に供給された状
態変数電圧値の記憶のためにＮ連続アドレス可能記憶位
置を構成する。メモリマップ82は、アドレス可能記憶位
置の２次元256×Ｎマトリックスを有し、集積キャパシ
タ56に対する状態変数電圧値を記憶する。マトリックス
メモリマップ82と１次元メモリマップ80とに供給された
各水平アドレスは、垂直フィルタ（VF）の一つに相当す
るということは明白である。メモリマップ82をアクセス
するために供給された垂直アドレスは、既知のように、
ラスターフィールドの活動部分を形成するのに十分な25
6ビデオラインの一つに相当する。FIG. 5 shows the sequence of operations involved in setting and storing the state variable voltage value for the vertical filter portion 44. A pair of memory sector maps 80 and 82 are used for field storage 66.
Represents each sector of addressable memory space therein. The memory map 80 constitutes N consecutive addressable storage locations for storage of the state variable voltage value provided to the integrated capacitor 54. Memory map 82 has a two-dimensional 256 × N matrix of addressable storage locations and stores state variable voltage values for integrated capacitors 56. It is clear that each horizontal address supplied to the matrix memory map 82 and the one-dimensional memory map 80 corresponds to one of the vertical filters (VF). The vertical address supplied to access the memory map 82 is, as is known,
25 enough to form the active part of the raster field
Equivalent to one of the six video lines.

したがって、例えば、第3A図のフィルタが、ライン３の
第３の垂直フィルタセクタに相当する映像部分に含まれ
る映像点を処理するならば、キャパシタ54をメモリセク
タ80のアドレスVF3に記憶される状態変数値に相当する
電圧に充電し、キャパシタ56をメモリセレクタ82の垂直
アドレス２と水平アドレスVF₃の結合によってアドレス
されたメモリ位置で記憶される電圧値に充電することに
よってまず構成される。さらに、垂直フィルタ部分44が
第５図のＰによって示されるこれら初期状態変数値によ
って動作している間、前の構成（VF₂）からの処理され
た状態変数サンプルは、WRによって示された各メモリス
ペースに書込まれ、VF₄（第５図のRDによって示され
る）に相当する次の隣接したメモリスペースに記憶され
る状態変数が、DAC68と70のラッチに供給される。Thus, for example, if the filter of FIG. 3A processes a video point contained in the video portion of line 3 corresponding to the third vertical filter sector, capacitor 54 is stored at address VF3 of memory sector 80. It is first constructed by charging to a voltage corresponding to a variable value and to charging capacitor 56 to the voltage value stored at the memory location addressed by the combination of vertical address 2 and horizontal address VF ₃ of memory selector 82. Further, while the vertical filter portion 44 is operating with these initial state variable values indicated by P in FIG. 5, processed state variable samples from the previous configuration (VF ₂ ) are each represented by WR. The state variables written to the memory space and stored in the next adjacent memory space corresponding to VF ₄ (indicated by RD in FIG. 5) are provided to the latches of DACs 68 and 70.

第４図に戻ると、集積キャパシタ54と56をサンプルしク
リアするのに必要なリセットおよびサンプリング動作の
シーケンスが示されている。ｊ番目の垂直フィルタに対
する動作時間が始まる直前に、リセットＲ信号が供給さ
れ、リセットスイッチ59と61を動作させ、キャパシタ54
と56を放電する。同時に、DAC68と70はリセット値に保
持される。第４図のＲ信号波形に示されたリセット期間
に続いて、スイッチ59と61は、Ｒ信号が端83で上昇する
時に開かれる。次に、転送Ｔ信号の最初の立下がり端84
によって、ラッチに保持されている状態変数電圧値は、
DAC68と70に転送される。これによって、状態変数電圧
は、キャパシタ54と56に供給され、フィルタ部分44はｊ
番目の垂直フィルタとして動作し始める。これは、図
に、“フィルタ動作”と記載された転送Ｔは波形の部分
によって示される。Returning to FIG. 4, the sequence of reset and sampling operations required to sample and clear integrated capacitors 54 and 56 is shown. Immediately before the operating time for the j-th vertical filter starts, the reset R signal is supplied to activate the reset switches 59 and 61, and the capacitor 54
And discharge 56. At the same time, DACs 68 and 70 are held at their reset values. Following the reset period shown in the R signal waveform of FIG. 4, switches 59 and 61 are opened when the R signal rises at end 83. Next, the first falling edge 84 of the transfer T signal
The state variable voltage value held in the latch is
Transferred to DAC 68 and 70. This causes the state variable voltage to be provided to capacitors 54 and 56 and filter portion 44 to j
Start working as a second vertical filter. This is indicated in the figure by the portion of the waveform where the transfer T, labeled "filtering".

ｊ番目のフィルタ動作期間の終りに向けて、キャパシタ
54と56の状態変数電圧値はサンプルされ、S/H回路58と6
0に保持される。これは、サンプルＳ波形が信号転換86
に続く低い状態である時に生じる。toward the end of the jth filter operation period
The state variable voltage values of 54 and 56 are sampled and S / H circuits 58 and 6
Holds at 0. This is because the sample S waveform is the signal conversion 86
It occurs when the condition is low following the.

再び第3A図に戻ると、集積キャパシタ56のｊ番目の状態
変数電圧は、ｊ番目の垂直フィルタの出力を表わすこと
が認められる。しかしながら、よく知られているよう
に、水平及び垂直フィルタ部分により、処理された入力
信号と結果の処理された出力との間に位相差が生じ、キ
ャパシタ56で使用可能な出力信号にそれぞれ位相遅延が
もたらされる。この遅延は第６図に関して概要的に理解
される。Returning again to FIG. 3A, it will be appreciated that the jth state variable voltage of integrated capacitor 56 represents the output of the jth vertical filter. However, as is well known, the horizontal and vertical filter sections cause a phase difference between the processed input signal and the resulting processed output, which results in a respective phase delay in the output signal available at capacitor 56. Is brought about. This delay is generally understood with respect to FIG.

第６図は、第１図の処理されたビデオ出力信号Ｚによっ
て発生したビデオのフィールドの拡大部分を示す。符号
87は入力ビデオ信号Ｘの現在の状態に対応するラインの
映像要素を示す。符合88で示される複合遅延は、フィル
タ部分32と44によってもたらされ、水平位相成分（Δφ
_Ｈ）と垂直位相成分（Δφ_Ｖ）を含んでいる。FIG. 6 shows a magnified portion of the field of video produced by the processed video output signal Z of FIG. Sign
Reference numeral 87 represents a video element of a line corresponding to the current state of the input video signal X. The compound delay, indicated by reference numeral 88, is provided by the filter portions 32 and 44, and the horizontal phase component (Δφ
_H ) and the vertical phase component (Δφ _V ).

本発明の装置では、水平位相遅延は、多数のVFの動作期
間に相当する粗い測定として、またVF動作期間の一つ以
下の時間に担当する精密な部分として処理される。垂直
遅延は１フィールド中の多数の走査ラインとして処理さ
れる。入力ビデオ信号と空間的に位相を有している処理
された出力（またはσ_Ｘ）とを一致させるために、処
理された出力は、次にフィールドまで実時間ビデオプロ
セッサ10に戻されない。この様に、垂直フィルタ部分44
のｊ番目の状態変数電圧が供給された後、垂直アドレス
が垂直遅延に相当する多数のラインによってオフセット
され、水平アドレスが水平遅延の粗い部分に相当する多
数のVFセグメントによってオフセットされるならば、水
平遅延の精密部分の値によってのみ現在の入力信号に関
して位相がずれている値が、メモリ記憶セクタ82から得
られる。この精密な水平遅延部分は、入力信号と実質上
位相が一致した出力信号をもたらすのに必要な量だけフ
ィルタ出力をオフセットするのに使用される。これは、
第４図の出力転送（OT）波形によって示されているよう
に、正しいフィルタ出力を得るためにメモリセクタ82の
各アドレスに対して垂直および水平オフセットを行なっ
た後、フィルタ出力がDAC76に供給される。水平遅延の
精密部分を補償する量だけフィルタ出力をオフセットす
るようにデジタル制御論理装置30によって調節される新
しいフィルタ出力が、出力転送信号の正の端90でDAC76
に供給される。In the device of the present invention, the horizontal phase delay is treated as a coarse measurement corresponding to the operating period of a large number of VFs, and as a precise part responsible for less than one time of the VF operating period. The vertical delay is treated as many scan lines in one field. In order to match the input video signal with the spatially phased processed output (or σ _x ), the processed output is not returned to the real-time video processor 10 until the next field. In this way, the vertical filter portion 44
If the vertical address is offset by a number of lines corresponding to the vertical delay and the horizontal address is offset by a number of VF segments corresponding to the coarse portion of the horizontal delay after the jth state variable voltage of A value is obtained from the memory storage sector 82 that is out of phase with respect to the current input signal only by the value of the fine portion of the horizontal delay. This precision horizontal delay portion is used to offset the filter output by the amount necessary to produce an output signal that is substantially in phase with the input signal. this is,
The filter output is provided to the DAC 76 after vertical and horizontal offsets have been made for each address in memory sector 82 to obtain the correct filter output, as shown by the output transfer (OT) waveform of FIG. It A new filter output, adjusted by digital control logic 30 to offset the filter output by an amount that compensates for the precise portion of the horizontal delay, is output by DAC76 at the positive end 90 of the output transfer signal.
Is supplied to.

第3A図のフィルタによって供給された出力の位相調節を
行なう本発明の装置の構成は、第５図に示される。デジ
タル制御論理装置30は、デジタルに制御された抵抗41,4
5,53、および55に供給される調節信号Ｄに応答する垂直
ルックアップテーブル（VLUT）と水平ルックアップテー
ブル（HLUT）とを備えるプログラム可能なメモリ制御回
路を具備する。信号Ｄがとりうるデジタル値の範囲が、
２つのルックアップテーブルに対するアドレス信号入力
となる。調節信号Ｄは、水平および垂直フィルタ部分の
複素インピーダンスを設定することになるので、それを
設定するインピーダンスに対する位相遅延の値に変換さ
れる。このように、ルックアップテーブルは、それぞれ
アドレス可能な位置で、そのセクトに対するアドレスを
規定する調整信号Ｄの値から生じる垂直および水平位相
遅延に相当する多数のラインまたはVFセクタを記憶す
る。The configuration of the device of the present invention for phase adjusting the output provided by the filter of FIG. 3A is shown in FIG. The digital control logic unit 30 includes digitally controlled resistors 41,4.
A programmable memory control circuit having a vertical look-up table (VLUT) and a horizontal look-up table (HLUT) responsive to an adjustment signal D provided to 5,53 and 55 is provided. The range of digital values that the signal D can take is
It is an address signal input to the two look-up tables. The adjustment signal D will set the complex impedance of the horizontal and vertical filter parts and is thus converted into a value of the phase delay for the impedance setting it. Thus, the look-up table stores, at each addressable location, a number of lines or VF sectors corresponding to the vertical and horizontal phase delays resulting from the value of the adjustment signal D defining the address for that sector.

多数のラインの垂直位相オフセットは、垂直アドレス論
理部分に供給され、多数のVFセレクタの粗の水平位相オ
フセットは、水平アドレス論理部分に供給される。現在
のVFセグメントに関係するキャパシタ56に対する状態変
数電圧値を得るのに使用される垂直および水平アドレス
は、メモリセクタ82に供給される水平および垂直アドレ
スからオフセットされ、オフセットアドレス値に相当す
る位置に記憶されている状態変数電圧値は、DAC76のラ
ッチ（図示されていない）に供給される。The vertical phase offsets of multiple lines are provided to the vertical address logic portion, and the coarse horizontal phase offsets of multiple VF selectors are provided to the horizontal address logic portion. The vertical and horizontal addresses used to obtain the state variable voltage value for capacitor 56 associated with the current VF segment are offset from the horizontal and vertical addresses supplied to memory sector 82 to a position corresponding to the offset address value. The stored state variable voltage value is provided to a latch (not shown) in DAC 76.

現在アドレスされている水平ルックアップテーブル位置
から得られる精密水平値は、デジタル制御論理装置30の
精密遅延タイミング部分に供給され、これにより第４図
に示される出力転送信号に供給される。この出力転送信
号により、現在のVFセクタにおける正確な時間点におい
て第１図の入力ビデオ信号の位相と出力信号の位相とを
一致させような出力が、DAC76から供給可能となる。こ
れによって、第3A図のフィルタによって供給された統計
信号と第１図のビデオ入力信号との間の適切な位相が補
償される。The fine horizontal value obtained from the currently addressed horizontal look-up table position is provided to the fine delay timing portion of digital control logic 30 and thereby the output transfer signal shown in FIG. This output transfer signal enables the DAC 76 to supply an output that matches the phase of the input video signal of FIG. 1 with the phase of the output signal at the correct time point in the current VF sector. This compensates for the proper phase between the statistical signal provided by the filter of Figure 3A and the video input signal of Figure 1.

第４図において、DAC76を介して供給される出力統計信
号の供給に関係する第3A図の回路の垂直フィルメモリ動
作のシーケンスがさらに理解されるであろう。出力メモ
リ動作を垂直フィルダメモリ動作と同期させるために、
デジタル論理装置30内部的に発生されるアドレス調節信
号ADD ADJは、ｊ番目のVFセクタが始まる前に、92の点
で負に転換される。このアドレス調整信号は、メモリセ
クタ82から必要とされるフィルタ出力値を得るために、
デジタル制御論理装置30の水平および垂直アドレス論理
セグメントが、水平および垂直のオフセットアドレスを
供給する契機となる信号である。このデータはDAC76に
関係するラッチ（図示されない）に供給され、出力転送
信号の次の正の転換90で、DAC76は適切な出力信号を発
生させる。その後、出力の記憶位置を示すアドレスから
次に供給される状態変数の位置を示すものに変化させる
ためにアドレス調整信号が点93で発生する。In FIG. 4, the sequence of vertical fill memory operation of the circuit of FIG. 3A relating to the provision of the output statistics signal provided via DAC 76 will be further understood. To synchronize the output memory operation with the vertical folder memory operation,
The address adjustment signal ADD ADJ, generated internally by the digital logic device 30, is turned negative at point 92 before the jth VF sector begins. This address adjustment signal is used to obtain the required filter output value from the memory sector 82.
The horizontal and vertical address logic segments of digital control logic 30 are the signals that trigger the horizontal and vertical offset addresses. This data is provided to a latch (not shown) associated with the DAC 76, at the next positive conversion 90 of the output transfer signal, the DAC 76 produces the appropriate output signal. An address adjustment signal is then generated at point 93 to change from the address indicating the storage location of the output to the one indicating the location of the next supplied state variable.

第3A図のフィルタがある期間動作した後に変化しないマ
スクとして、メモリセクタ80と82の内容を記憶すること
が有用であることがある。この場合、スイッチ25（第１
図）は閉じられる。スイッチ25が閉じられていると、デ
ジタル制御論理装置30によりWR信号が高い状態にロック
される。これによって、メモリセクタ80と82の状態変数
電圧値は、変化しないようにされる。従って、フィルタ
が動作すると、DAC76を介する第3A図のフィルタによる
値出力のフィールドが“フローズン”となる。It may be useful to store the contents of memory sectors 80 and 82 as a mask that does not change after the filter of FIG. 3A has been operating for a period of time. In this case, switch 25 (first
Figure) is closed. When switch 25 is closed, digital control logic 30 locks the WR signal high. This keeps the state variable voltage values of memory sectors 80 and 82 unchanged. Therefore, when the filter operates, the value output field by the filter of FIG. 3A via the DAC 76 becomes "frozen".

本発明は、前記説明に基づいて種々の変更や修正が可能
であることは明白である。従って、本発明は特許請求の
範囲の技術的範囲によって規定されるべきものであるこ
とが理解されるであろう。Obviously, the present invention can be variously changed and modified based on the above description. Therefore, it will be understood that the present invention should be defined by the technical scope of the claims.

【図面の簡単な説明】[Brief description of drawings]

第１図は、ラスター走査されたビデオ映像を発生させる
入力ビデオ信号の局部適応コントラスト増強処理に使用
される本発明の装置を示すブロック図であり、第２図
は、本発明の分離可能な２次元フィルタが、第１図の入
力ビデオ信号によって発生されたラスターのビデオの水
平ラインを横切っていかに動作するかを示し、第3A図
は、本発明の装置で使用される分離可能な２次元フィル
タの好ましいハードウェアを示す概要図であり、第3B図
は、第3A図によって例示されたフィルタの動作を制御す
るのに使用されるデジタル制御論理装置のブロック図で
あり、第４図は、第3A図のフィルタのシーケンス動作を
示すタイミング図であり、第５図は、第3A図のフィルタ
のフィルド記憶装置のメモリ組織とその関係する装置に
よる動作を示し、第６図は、第3A図の分離可能なフィル
タによって発生した統計信号が、第１図の入力ビデオ信
号といかに位相が一致して配列されるかを示す第１図の
ビデオ信号によって発生されたラスターの局部セグメン
トの図である。 10……プロセッサブロック、14……タイミング回路、1
6,18……フィルタ、20,21,22,23,24……調節メカニズ
ム、26……水平フィルタ、30……デジタル制御論理装
置、64……A/D変換器。FIG. 1 is a block diagram showing an apparatus of the present invention used for locally adaptive contrast enhancement processing of an input video signal for generating a raster-scanned video image, and FIG. 2 is a separable 2 of the present invention. FIG. 3A shows how a dimensional filter operates across the horizontal line of the raster video produced by the input video signal of FIG. 1, and FIG. 3A is a separable two-dimensional filter used in the apparatus of the present invention. 3 is a schematic diagram showing the preferred hardware of FIG. 3, FIG. 3B is a block diagram of a digital control logic unit used to control the operation of the filter illustrated by FIG. 3A, and FIG. FIG. 5 is a timing diagram showing the sequence operation of the filter of FIG. 3A, FIG. 5 shows the operation of the memory organization of the filled storage device of the filter of FIG. 3A and its related device, and FIG. , A local segment of the raster generated by the video signal of FIG. 1 showing how the statistical signal generated by the separable filter of FIG. 3A is arranged in phase with the input video signal of FIG. FIG. 10 ... Processor block, 14 ... Timing circuit, 1
6,18 ... Filter, 20,21,22,23,24 ... Adjustment mechanism, 26 ... Horizontal filter, 30 ... Digital control logic unit, 64 ... A / D converter.

Claims (6)

【特許請求の範囲】[Claims] 【請求項１】ラスター走査された映像を発生させる時間
的に変化する入力信号に対して多次元フィルタ処理され
た出力信号を出力する装置において、 前記入力信号に応答して、第１のフィルタ帯域幅を有す
る１以上の第１のフィルタ関数に対して前記入力信号を
従わせた信号を表す次元的にフィルタ処理された信号を
発生させる第１の高次元フィルタ手段と、 各々の値が１組の状態変数の１つの値に相当している複
数個の値の信号を供給する手段と、 前記第１の高次元フィルタ手段と前記複数個の値の信号
を供給する手段とに接続され、前記値の信号と前記次元
的にフィルタ処理された信号とに応答して、第２のフィ
ルタ帯域幅を有する第２のフィルタ関数に対して前記次
元的にフィルタ処理された信号を従わせ、前記第１およ
び第２のフィルタ関数に対して前記入力信号を従わせた
信号を表わす多次元フィルタ処理された出力信号を発生
させる第２の高次元フィルタ手段と、 前記第２の高次元フィルタ手段に接続され、前記第１お
よび第２のフィルタ帯域幅に応答して、前記多次元的に
フィルタ処理された出力信号の位相を調節し、実質的に
出力信号の空間位相を前記入力信号の空間位相に一致さ
せる手段とを備えているラスター走査された映像を発生
させる時間的に変化する入力信号に対して多次元フィル
タ処理された出力信号を出力する装置。1. An apparatus for outputting a multidimensionally filtered output signal for a time-varying input signal for generating a raster-scanned image, the first filter band being responsive to the input signal. First high dimensional filter means for producing a dimensionally filtered signal representative of a signal obtained by subjecting the input signal to one or more first filter functions having a width; and a set of values for each Connected to the means for supplying a signal of a plurality of values corresponding to one value of the state variable, the first high-dimensional filter means and the means for supplying a signal of the plurality of values, Responsive to the value signal and the dimensionally filtered signal, subjecting the dimensionally filtered signal to a second filter function having a second filter bandwidth; 1 and 2 A second high dimensional filter means for generating a multidimensional filtered output signal representing a signal obtained by subjecting the input signal to a filter function, and the first high dimensional filter means being connected to the second high dimensional filter means. And responsive to a second filter bandwidth, adjusting the phase of the multidimensionally filtered output signal to substantially match the spatial phase of the output signal with the spatial phase of the input signal. An apparatus for outputting a multi-dimensional filtered output signal to a time-varying input signal that produces a raster-scanned image. 【請求項２】入力信号と前記入力信号によって表わされ
る映像の局部に含まれる点における前記入力信号の平均
値を表わす平均値信号とに応答して、前記入力信号と前
記平均値信号との差を表わす差信号を発生させる適応プ
ロセッサ手段と、 前記入力信号、前記平均値信号、および前記局部映像部
分に対する前記入力信号の標準偏差を表わす分散信号と
に応答して、前記映像のコントラストを選択された値ま
で増加することによって前記映像を表わす出力信号を発
生させる前記適応プロセッサ手段中の信号処理手段と、 前記適用プロセッサ手段に接続され、前記入力信号と前
記差信号とに応答して、前記平均値信号と前記分散信号
とを発生させる多次元フィルタ手段とを備えている増加
したコントラスト特性を有する前記映像を表わす出力信
号を出力するラスター走査された映像を表わす入力信号
に応答する装置において、 前記多次元フィルタ手段が、 前記入力信号に応答して、前記映像の水平部分の水平フ
ィルタ帯域幅内の水平低域フィルタ処理を行なう水平手
段と、 前記水平低域フィルタ手段に応答して、前記水平部分と
共に前記映像の連続する垂直部分の各垂直フィルタ帯域
幅内の垂直低域フィルタ処理を行ない、フィルタ信号を
出力する垂直手段と、 前記垂直帯域幅を選択的に調節する調節手段と、 前記フィルタ信号に応答して、前記平均値信号を発生さ
せ、前記調節手段の調整に基づいて、前記平均値信号の
位相を前記入力信号の位相と一致させるフィールド手段
とを備えているラスター走査された映像を表わす入力信
号に応答して、増加したコントラスト特性を有する前記
映像を表わす出力信号に出力する装置。2. A difference between the input signal and the average value signal in response to the input signal and an average value signal representing an average value of the input signal at a point included in a local portion of an image represented by the input signal. The contrast of the image is selected in response to an adaptive processor means for generating a difference signal representing the input signal, the mean value signal, and a variance signal representing the standard deviation of the input signal with respect to the local image portion. A signal processing means in said adaptive processor means for generating an output signal representative of said video by increasing to said value, said average being connected to said application processor means and responsive to said input signal and said difference signal. An output representing the image having increased contrast characteristics, comprising a multi-dimensional filter means for generating a value signal and the variance signal. A device responsive to an input signal representing a raster-scanned image that outputs a horizontal low-pass filter within a horizontal filter bandwidth of a horizontal portion of the image in response to the input signal. In response to the horizontal means for performing processing and the horizontal low-pass filter means, vertical low-pass filter processing is performed within each vertical filter bandwidth of the continuous vertical portion of the image together with the horizontal portion, and a filter signal is output. Vertical means, adjusting means for selectively adjusting the vertical bandwidth, generating the average value signal in response to the filter signal, and adjusting the phase of the average value signal based on the adjustment of the adjusting means. Having increased contrast characteristics in response to an input signal representing a raster-scanned image comprising field means for matching the phase of the input signal. Device for outputting an output signal representing the image that. 【請求項３】前記垂直手段が２次以上のオーダーを有す
る状態変数フィルタを具備し、前記多次元フィルタ手段
が前記連続する垂直部分に対する前記状態変数フィルタ
の状態変数を設定する状態設定手段を備えている特許請
求の範囲第２項記載の装置。3. The vertical means comprises a state variable filter having a second or higher order, and the multidimensional filter means comprises state setting means for setting a state variable of the state variable filter for the continuous vertical portion. A device according to claim 2 in which 【請求項４】前記状態変数フィルタが集積キャパシタを
有する一対の直列に接続された集積回路を具備し、前記
状態設定手段が前記集積キャパシタを各状態変数に相当
する初期電圧に設定する手段を備えている特許請求の範
囲第３項記載の装置。4. The state variable filter comprises a pair of serially connected integrated circuits having integrated capacitors, and the state setting means comprises means for setting the integrated capacitors to an initial voltage corresponding to each state variable. A device according to claim 3, wherein 【請求項５】前記フィールド手段が、前記垂直部分のそ
れぞれの垂直フィルタ処理の間に前記フィルタ信号をサ
ンプリングし、前記映像のフィールドに相当するフィル
タ信号サンプルのアレイを記憶するフィールド記憶手段
と、前記入力信号と前記調節手段に応答して、サンプル
が前記水平および垂直帯域幅に対応する距離だけ第１の
位置からオフセットされている前記アレイの第２の位置
に記憶されるように前記アレイの第１の位置から進むこ
とによって前記入力信号と同期して、前記映像の記憶さ
れたフィールドに対して記憶されたフィルタ信号サンプ
ルを前記フィールド手段から得るアドレス手段とを備え
ている特許請求の範囲第２項記載の装置。5. Field storage means for sampling said filter signal during vertical filtering of each of said vertical portions and storing an array of filter signal samples corresponding to the fields of said video, said field means comprising: In response to the input signal and the adjusting means, a second sample of the array is stored such that a sample is stored in a second position of the array which is offset from the first position by a distance corresponding to the horizontal and vertical bandwidths. 3. Addressing means for obtaining stored filter signal samples for said stored field of said video from said field means in synchronism with said input signal by advancing from position 1 The device according to the item. 【請求項６】ラスター走査された映像を表わす入力信号
と前記入力信号の統計値を表わす統計信号とに応答し
て、前記入力信号と前記統計信号とを結合させて、映像
のコントラストを増加させることによって前記ラスター
走査された映像が増強された信号を表わす出力信号を発
生させる処理手段と、 前記入力信号とフィルタ可変信号との応答して、前記入
力信号によって規定された第１の映像ラスターフィール
ドの間に、いづれか１つ以上のフィルタ帯域幅が前記フ
ィルタ可変信号によって決定される水平フィルタ帯域幅
および垂直フィルタ帯域幅内において、前記入力信号を
２次元フィルタ処理することによって発生された統計信
号を発生させる複数次元のフィルタ手段と、 前記処理手段と前記複数次元フィルタ手段との間に接続
され、前記第１の映像ラスターフィールドに対応してそ
れよりも先行する前記入力信号によって規定された第２
の映像ラスターフィールドの２次元フィルタ処理に基づ
いた前記フィルタ変数信号を発生させることによって、
前記入力信号の位相に実質上等しいように前記統計信号
の位相を調節する位相調節手段とを備えているラスター
走査された映像信号の表示特性を増強するビデオ処理装
置。6. In response to an input signal representing a raster-scanned image and a statistical signal representing the statistical value of the input signal, the input signal and the statistical signal are combined to increase the contrast of the image. Processing means for generating an output signal representative of the signal in which the raster-scanned image is enhanced, and a first image raster field defined by the input signal in response to the input signal and the filter variable signal. , A statistical signal generated by two-dimensionally filtering the input signal within a horizontal filter bandwidth and a vertical filter bandwidth, where any one or more filter bandwidths are determined by the filter variable signal. A multi-dimensional filter means for generating, connected between the processing means and the multi-dimensional filter means, Second defined by the input signal serial in response to the first image raster field preceding than
By generating the filter variable signal based on two-dimensional filtering of the image raster field of
A video processing device for enhancing display characteristics of a raster-scanned video signal, comprising phase adjusting means for adjusting the phase of the statistical signal to be substantially equal to the phase of the input signal.