JPH07176745A - 半導体素子 - Google Patents

半導体素子

Info

Publication number
JPH07176745A
JPH07176745A JP5343951A JP34395193A JPH07176745A JP H07176745 A JPH07176745 A JP H07176745A JP 5343951 A JP5343951 A JP 5343951A JP 34395193 A JP34395193 A JP 34395193A JP H07176745 A JPH07176745 A JP H07176745A
Authority
JP
Japan
Prior art keywords
semiconductor layer
film
thin film
polycrystalline silicon
diffraction intensity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5343951A
Other languages
English (en)
Inventor
Shoji Miyanaga
昭治 宮永
Hisashi Otani
久 大谷
Yasuhiko Takemura
保彦 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP5343951A priority Critical patent/JPH07176745A/ja
Publication of JPH07176745A publication Critical patent/JPH07176745A/ja
Priority to US08/956,769 priority patent/US5965904A/en
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【目的】 特性および信頼性の優れた薄膜状半導体素子
を得る。 【構成】 用いる多結晶シリコン薄膜の結晶方位面につ
いて、（３１１）面の比率を増大せしめることによっ
て、多結晶シリコン膜とゲート絶縁膜の界面準位密度を
低減させ、よって、特性および信頼性を向上させる。

Description

【発明の詳細な説明】
【０００１】
【発明の利用分野】本発明は、電界効果薄膜トランジス
タ等の半導体素子に関し、更に詳しくは、動作特性、信
頼性、及び安定性の高い、多結晶シリコン薄膜半導体層
でその主要部構成した半導体素子に関する。
【０００２】
【従来の技術】最近、画像読取用としての、長尺化一次
元フォトセンサや大面積化二次元フォトセンサ等の画像
読取装置の走査回路部、或いは液晶（ＬＣと略記する）
や、エレクトロクローミー材料（ＥＣと略記する）或い
はエレクトロルミネッセンス材料（ＥＬと略記する）を
利用した画像表示デバイスの駆動回路部を、これ等の大
型化に伴って所定の基板上に形成したシリコン薄膜を素
材として形成することが提案されている。
【０００３】斯かるシリコン薄膜は、より高速化、より
高機能化された大型の画像読取装置や画像表示装置の実
積から、非晶質であるよりも多結晶であることが望まれ
ている。その理由の１つとして上記の如きの高速、高機
能の読取装置の走査回路部や画像表示装置の駆動回路部
を形成する為の素材となるシリコン薄膜の実効キャリア
移動度（effective carrier mobility) ）μeff として
は、大きいことが要求されるが、通常の放電分解法で得
られる非晶質シリコンにおいては精々0.1 cm2／Ｖ・sec
程度であり、かつ、ゲートにＤＣ電圧印加していくう
ちにドレイン電流が減少しトランジスターの閾値電圧が
移動していくなどの経時変化が著しく、安定性に乏しい
などの欠点を有している。これに対して、多結晶シリコ
ン薄膜は、実際に測定されたデ─タからも非晶質シリコ
ン薄膜に比べて、その実行キャリア移動度μeff が遙に
大きく、理論的には現在得られている値よりも、更に大
きな値の移動度μeff を有するものが作成され得る可能
性を有している。
【０００４】
【発明が解決しようとする課題】しかしながら、従来種
々の方法によって作製された多結晶シリコン薄膜を素材
とした素子或いはデバイスが、所望された特性及び信頼
性を充分発揮できなかったのが現状である。本発明者ら
は、多結晶シリコンでその主要部が構成された多結晶シ
リコン薄膜半導体素子において、シリコン薄膜の結晶方
位面が素子の性能及び信頼性を決定することを見い出し
た。
【０００５】本発明の目的は、高性能の多結晶シリコン
薄膜半導体層を有する半導体素子を提供することを主た
る目的をする。更には、基板上に形成される多結晶シリ
コン薄膜半導体を用いて高性能で信頼性が高く、安定性
の高い電界効果薄膜トランジスタを提供することを目的
をする。又、別には、優れた多結晶シリコン薄膜半導体
層を用いた電界効果薄膜トランジスタを構成素子とする
大面積化半導体デバイスを提供することも目的とする。
【０００６】
【課題を解決するための手段】本発明の半導体素子はそ
の結晶方位面が全くランダムに配列した場合（無配向の
場合）に比較して、（３１１）面が強く配向した多結晶
シリコン半導体膜でその主要部を構成したことを特徴と
する。この様な（３１１）面が強く配向した多結晶シリ
コン半導体膜を素材として作製される半導体素子の一例
としての電界効果薄膜トランジスタは、トランジスタ特
性（実効キャリアー移動度、スレッシュホールド電圧Vt
h ON／OFF 比、gm等）が良好となり、連続動作によるト
ランジスタ特性の経時変化もなく、かつ素子の歩留り及
びバラツキも著しく向上するためにＬＣ、ＥＬ或いはＥ
Ｃ等を利用した表示あるいは画像デバイス等の走査回路
や駆動回路を構成する素子として好適である。
【０００７】本発明の多結晶シリコン薄膜を素材として
作製される半導体素子の一例としての電界効果薄膜トラ
ンジスタは半導体層、電極層、絶縁層を用いたトランジ
スタとして知られている。即ち、半導体層に隣接したオ
ーミックなコンタクトを持ったソース電極・ドレイン電
極に電圧を印加し、そこを流れるチャンネル電流を絶縁
層を介して設けたゲート電極にかけるバイアス電圧によ
り変調する。図１にはこのような薄膜トランジスタ（Ｔ
ＦＴ）の基本構造の一例が示される。絶縁性基板１０１
上に設けられた半導体層１０２上にソース電極１０３、
ドレイン電極１０４が接して設けてあり、これ等を被覆
する様に絶縁層１０５設けられ、該絶縁層１０５にゲー
ト電極１０６がある。
【０００８】本発明に於ける図１に示される構造を有す
るＴＦＴに於いては、半導体層１０２は、前述した特性
を有する多結晶シリコン薄膜で構成され、半導体層１０
２と２つの電極、即ち、ソース電極１０３、ドレイン電
極１０４の各々との間には、非晶質シリコンで構成され
た第１のｎ+ 層１０７、第２のｎ+ 層１０８が設けら
れ、オーミックコンタクトを形成している。
【０００９】絶縁層１０５はＣＶＤ（Chemical Vapour
Deposition),ＬＰＣＶＤ（Low Presure Chemlcal Vapou
r Deposition),又は、ＰＣＶＤ (Plaswa Chemlcal Vapo
ur Deposition)等で形成されるシリコンナイトライド、
S1O2AL2O3,等の材料で構成される。電界効果型薄膜トラ
ンジスタはゲート電極上にゲート絶縁層がある型（下ゲ
ート型）とゲート絶縁層上にゲート電極がある型（上ゲ
ート型）に分類され、他方、ソース電極、ドレイン電極
が絶縁層と半導体層の界面にある（Coplanar型) とソー
ス電極、ドレイン電極が絶縁と半導体層の界面と対向し
た半導体面上にある（stagger 型）に分類され、各々の
組合せで４つの型があることがよく知られている。図１
で示された構造は上ゲートCoplanar型電界効果薄膜トラ
ンジスタと呼ばれる例を示したが、本発明に係る電界効
果薄膜トランジスタはこのいずれでもよいことは勿論で
ある。
【００１０】本発明においては、半導体素子の主要部で
ある半導体層を構成する多結晶シリコン薄膜の（３１
１）面の配向度をＸ線回折法もしくは電子線回折法によ
って、観測し、該半導体層の（３１１）の回折強度の割
合が、 全回折強度の１５％以上、 （１１１）の回折強度の４０％以上、 （２２０）の回折強度の８０％以上、 （１１１）および（２２０）の回折強度の和の２５
％以上 のいずれかの条件を満たす場合に、種々のトランジスタ
特性を向上させることができることが明らかになった。
これは、すなわち、ゲート絶縁膜の界面準位密度が低い
（３１１）面の面積が増加することに由来するものであ
る。
【００１１】又、本発明の効果を示す為の多結晶シリコ
ン薄膜トランジスターの経時変化に関しては次のような
方法によって行った。図２に示す構造の薄膜トランジス
タを作製しゲート２０１にゲート電圧ＶG ＝４０Ｖ、ソ
ース２０３とドレイン２０２間にドレイン電ＶD ＝４０
Ｖを印加しソースとドレイン間に流れるドレイン電流Ｉ
D をエレクトロメーター（Keithley６１０Ｃ エレクト
ロメーター) により測定しドレイン電流の時間的変化を
測定した。経時変化率は、５００時間の連続動作後のド
レイン電流の変動量を初期ドレイン電流で割り、それを
１００倍し％表示で表した。
【００１２】薄膜トランジスタの閾値電圧ＶTHは、ＭＯ
ＳＦＥＴで通常行われているＶD −ＩD 曲線における直
線部分を外挿しＶTH軸と交差した点によって定義した。
経時変化前と後のＶTHの変化も同時にしらべ、変化量を
ボルトで表示した。多結晶シリコン履く膜の結晶性、配
向性は、膜作製法、膜作製条件によって種々のものが得
られることが知られている。多種多様な条件で作成した
各多結晶シリコン膜のＸ線回折強度をRigaku電機製Ｘ線
ディフラクトメーター（銅管球、３５KV、１００mA）に
より測定し、比較を行った。回折角２θは２０°〜６５
°まで変化させて(111) 、(220) 、(311) の回折ピーク
を積出してその回折強度より求めた。
【００１３】又電子線回折強度を日本電子社製ＪＦＭ−
１００Ｖにより測定し同様に各回折強度を求めた。ＡＳ
ＴＭカード（ No.２７−１９７７）によれば、配向の全
くない多結晶シリコンの場合回折強度の大きい面（ｈ，
ｋ，ｌ）表示で（111):(220):(311)＝100:50:30 で（31
1)だけ取り出してみると全回折強度に対する比、即ち
（220)の回折強度／（総回折強度）は約（30／250)×10
＝12（％）である。この値を基準にしてこの値の大きな
(220) 配向性の良いもの特に１５％以上の値をもつもの
が、更に良好なトランジスタ特性を示し１５％未満にお
いては、経時変化が大きくなり好ましくない。
【００１４】また、他の面との比率も重要である。なぜ
ならば、界面準位密度の大きな他の面が強ければ、本発
明の効果が失われることがあるからである。特に（１１
１）面と（１１０）面（これは（２２０）の回折強度と
して現れる）は（３１１）面よりも界面準位密度が大き
いので、これらの面の（３１１）面に対する相対的な強
度は小さいことが好ましい。無配向な多結晶シリコンに
おいては、（３１１）の回折強度の（１１１）および
（２２０）の回折強度に対する比率は、それぞれ、３０
％、５５％であるが、それぞれ、４０％以上、８０％以
上の回折強度が得られると良好な特性が得られることが
明らかになった。
【００１５】また、無配向な多結晶シリコンにおいては
（１１１）と（２２０）の回折強度の和に対する（３１
１）の回折強度の比率は１９％であるが、やはり、この
値が２５％以上のものは良好な特性を示した。本発明に
おいては、実施例において開示されるように、特に水素
化シリコン化合物（ＳｉＨ4 、Ｓｉ2 Ｈ6 、Ｓｉ3 Ｈ8
等）のガスのグロー放電分解法（ＧＤ法）、Ｃｌラジカ
ル雰囲気でのシリコンのスパッタリング法（ＳＰ法）、
イオンプレーティング法においては、基板表面温度が５
００℃以下（約４００〜５００℃の範囲）で本発明の目
的に合致しうる多結晶シリコン薄膜の形成が可能であ
る。
【００１６】この事実は、大面積のデバイス用の大面積
にわたる駆動回路や走査回路の作製において、基板の均
一加熱や安価な大面積基板材料という点で有利であるだ
けでなく、透過型の表示素子用の基板や基板側入射型の
光電変換受光素子の場合等、画像デバイスの応用におい
て透光性のガラス基板が多く望まれており、この要求に
答えるものとして重要である。さらに、室温で、もしく
は適切な加熱をおこなった状態で上記手段を用いて成膜
した非晶質の膜にレーザーもしくは同様な強光を照射す
ることによって、結晶化させても本発明の目的とする多
結晶シリコン膜が得られる。したがって、本発明によれ
ば従来技術に較べて、低温度でも実施することが出来る
為に、従来法で使用されている高融点ガラス、硬ガラス
等の耐熱性ガラス、耐熱性セラミックス、サファイヤ、
スピネル、シリコンウエーハー等の他に、一般の低融点
ガラス、耐熱性プラスチックス等も使用され得る。
【００１７】ガラス基板としては、軟化点温度が６３０
℃の並ガラス、軟化点が７８０℃の普通硬質ガラス、軟
化点温度が８２０℃の超硬質ガラス（ＪＩＳ１級超硬質
ガラス）、等が考えられる。本発明の製法に於いてはい
ずれの基板を用いても基板温度が軟化点より低く押さえ
られるため、基板をそこなうことなく、膜を作成できる
利点がある。本発明の実施例に於いては基板ガラスとし
て軟化点の低い並ガラスのうち主としてコーニング７０
５９ガラスを用いたが、軟化点が１５００℃の石英ガラ
ス等を基板としても可能である。しかし、実用上からは
並ガラスを用いることは安価で大面積にわたって薄膜ト
ランジスターを作製する上で有利である。以下に、本発
明を更に詳細に説明するために多結晶シリコン薄膜の形
成からＴＦＴの作製プロセスとＴＦＴ動作結果について
実施例によって具体的に説明する。
【００１８】
【実施例】
〔実施例１〕本実施例は多結晶シリコン薄膜を基板上に
形成しＴＦＴを作製したもので図３に示した装置を用い
たものである。基板３００はコーニング７５０９ガラス
を用いた。先ず、基板３００を洗浄した後、（ＨＦ＋Ｈ
ＮＯ3 ＋ＣＨ3 ＣＯＯＨ）の混合液でその表面を軽くエ
ッチングし、乾燥した後、ベルジャー（真空堆積室）３
０１内のアノード側においた基板加熱ホルダー３０２に
装着した。その後ベルジャー３０１を拡散ポンプ３１０
でバックグランド真空度２×１０-6Torr以下まで排気を
行った。この時、この真空度が悪いと反応性ガスが有効
に膜折出して働かないばかりか膜中にＯ、Ｎが混入し、
著しく膜の抵抗を変化させる。次に基板温度Ｔs を上げ
て基板３００の温度を５００℃に保持した（基板温度は
熱電対３０３で監視する。）。
【００１９】本実施例においては導入する反応性気体と
してはＳｉＨ4 ガスとＨ2 ガスの混合ガスを用いた。Ｓ
ｉＨ4 のガス流量は２ＳＣＣＭになる様にマスフローコ
ントローラー３０４で、Ｈ2 のガス流量は１０ＳＣＣＭ
になる様にマスフローコントローラー３０５でコントロ
ール導入した。ベルジャー３０１内の圧力はベルジャー
３０１の排気側の圧力調整バルブ３１１を調整し、絶対
圧力計３１３を用いて０．３Ｔｏｒｒの圧力に設定し
た。
【００２０】ベルジャー３０１内の圧力が安定した後、
カソード電極３１４に１３．５６ＭＨｚの高周波電界を
電源３１５によって加え、グロー放電を開始させた。こ
の時の電圧は０．５ｋＶ、電流は４８ｍＡ、ＲＦ放電パ
ワーは１００Ｗであった。形成された膜の膜厚は５００
０Åでその均一性は円形リング型吹き出し口を用いた場
合には１２０×１２０ｍｍの基板の大きさに対して±１
０％内に収っていた。また、Ｘ線回折のデータより、上
記薄膜の配向特性（回折強度Ｉの比率）を調べたとこ
ろ、３０％（＝Ｉ（３１１）／Ｉ（ｔｏｔａｌ）×１０
０）であり、平均結晶粒径は８００Åであった。
【００２１】次にこの膜を素材として図４に概略を示す
プロセスに従ってＴＦＴを作成した。工程（ａ）に示す
ようにガラス基板３００上に上記の様にして形成した多
結晶シリコン膜４０１を折出した後、水素ガスで１００
体積ｐｐｍに希釈されたＰＨ3 ガス（ＰＨ3 （１００ｐ
ｐｍ）／Ｈ2 と略記する）をＨ2 で１０体積％に希釈さ
れたＳｉＨ4 （ＳｉＨ4 （１０）／Ｈ2 と略記する）ガ
スに対して、ｍｏｌ比にして５×１０-3の割合でベルジ
ャー３０１内に流入させ、ベルシャー３０１内の圧力を
0.１２Torrに調整してグロー放電を行いＰのドーブされ
たｎ+ 層４０２を５００Åの厚さに形成した〔工程
（ｂ）〕。
【００２２】次に工程（ｃ）のようにフォトエッチング
によりｎ+ 層４０２をソース電極４０３の領域、ドレイ
ン電極４０４の領域をのぞいて除去した。次にゲート絶
縁膜を形成すべくベルジャー３０１内に再び上記の基板
が、アノード側の加熱ホルダー３０２に装置された。多
結晶シリコンを作製する場合と同様にベルジャー３０１
が排気され、基板温度ＴS を２５０℃としてＮＨ3 ガス
を２０ＳＣＣＭ、ＳｉＨ4 （１０）／Ｈ2 ガスを５ＳＣ
ＣＭ導入してグロー放電を生起させてＳｉＮＨ膜４０５
を２５００Åの厚さに堆積させた。
【００２３】次にフォトエッチング工程によりソース電
極４０３、ドレイン電極４０４用のコンタクトホール４
０６−１、４０６−２をあけ、その後で、ＳｉＮＨ膜４
０５全面にＡｌを蒸着して電極膜４０７を形成した後、
ホトエッチング工程によりＡｌを電極膜４０７を加工し
てソース電極用取出し電極４０８、ドレイン電極用取出
し電極４０９及びゲート電極４１０を形成した。この
後、Ｈ2 雰囲気中で２５０℃の熱処理を行った。以上の
条件とプロセスに従って形成された薄膜トランジスタ
（チャンネン長Ｌ＝１０μ、チャンネル幅Ｗ＝５００
μ）は安定で良好な特性を示した。
【００２４】このようにして試作したＴＦＴの特性の一
例のＶD −ＩD 曲線を図５に示した。（但し、図に於い
てＶD はドレイン電圧、ＶG はゲイト電圧、ＩD はドレ
イン電流）。ＶG ＝２０ＶでＩD ＝7.２×１０-4Ａ、Ｖ
G ＝０Ｖ、ＩD ＝１×１０-8（Ａ）で、かつ閾値電圧は
４．０Ｖであった。また通常、ＭＯＳ−ＴＦＴデバイス
で行われているＶG −ＩD 曲線の直線部から求めた。実
効移動度（μeff)は９６ｃｍ2 ／Ｖ・ｓｅｃあり良好な
トランジスタ特性を有するＴＦＴが得られた。このＴＦ
Ｔの安全性を調べるためゲートにＤＣ電圧でＶG ＝４０
Ｖを印加し続けＩD の変化を５００時間に亘り連続的に
測定を行った。その結果ＩD の変化は殆どなく±０．１
％以内であった。かつ連続測定前後の閾値電圧の変化△
ＶTHもなくＴＦＴの安定性は極めて良かった。また斯様
な連続測定後のＶD −ＩD 、ＶG−ＩD 特性等を測定し
たところ、連続測定前と変わらずμeff も８９ｃｍ2 ／
Ｖ・ｓｅｃとほぼ同一であった。本実施例で示された如
く、多結晶シリコン膜の塩素含有濃度が１at％、配向性
が３０％、平均結晶粒径が８００Åなる特性を有する多
結晶シリコン薄膜でその主要部を構成したＴＦＴは高性
能を示すことが示された。
【００２５】〔実施例２〕実施例１と同様の手順によっ
てＲＦパワー（Ｐｏ）１５０Ｗ、ＳｉＨ4 流量２ＳＣＣ
Ｍ、Ｈ2 流量１０ＳＣＣＭ、グロー放電圧力（Ｐｒ）0.
３Torrの条件でバイコールガラス基板上に多結晶シリコ
ン膜を作製した。基板温度（ＴS ）は３５０℃〜７００
℃に亘って５０℃おきにセットし膜厚が0.５μ厚になる
ように作製し、各々の多結晶シリコン膜の配向性及び実
施例１と同様の方法によって各膜を用いて作成したＴＦ
Ｔの実効移動度μｅｆｆを表１に示した。表１から判る
ように配向性が１５％未満の試料は実効移動度が１０cm
2 ／Ｖ・sec 以下であって、いずれも実用上劣ることが
示された。
【００２６】
【表１】
【００２７】〔実施例３〕実施例１と同様に準備された
同等のコーニング＃７５０９ガラス基板３００をベルジ
ャー３０１内の上部アノード側の基板加熱ホルダー３０
２に密着して固定し、下部カソード３１４の電極板上に
基板と対向するように多結晶シリコン板（図示されな
い：純度９９．９９％）を静置した。ベルジャー３０１
を拡散ポンプ３１０で真空状態とし、２×１０-6Torrま
で排気し、基板加熱ホルダー３０２を加熱して基板３０
０の表面温度を４５０℃に保った。
【００２８】続いてＳｉＨ4 ガスを、マスフロメーター
３０４によって０、２５ＳＣＣＭと量を調節してベルジ
ャー内に導入し、更にＡｒガスをマスフロメーター３０
９によって２５ＳＣＣＭの流量でベルジャー３０１内に
導入しメインバルブ３１１を絞ってベルジャー内圧を0.
００５Torrに設定した。ベルジャー内圧が安定してか
ら、下部カーソル電極３１４に１3.５６ＭＨZ の高周波
電源３１５によって、２６KV印加してカソード３１４上
の結晶シリコン板とアノード（基板加熱ホルダー）３０
２間にグロー放電を放電パワー３００Ｗで生起させ約0.
５μ厚の膜を形成した。
【００２９】斯様に形成した多結晶シリコン膜はＸ線回
折法によると、（１１１）と（２２０）と（３１１）の
回折のみが顕著に認められ、（１１１）を１００とした
ときの、（２２０）、（３１１）の回折強度は、それぞ
れ、２１、２５であった。すなわち、（３１１）の強度
は（１１１）の強度の２５％であり、同じく（２２０）
の強度の１１９％であった。また、（３１１）の強度
は、（１１１）と（２２０）の強度の和に対して、２１
％であった。続いて上記膜の一部を利用して実施例１と
同様の工程によってＴＦＴを作製した。この素子の実効
移動度μｅｆｆは６５cm2 ／Ｖ・sec であり、ＶG ＝Ｖ
D ＝１５Ｖの条件でＩD 、Ｖthの変化を測定したところ
５００時間でＩD の変化は０．１％であり、Ｖthの変化
は認められなく、安定性は良好であった。
【００３０】〔実施例４〕本発明を図６に示すイオンブ
レーティング堆積装置を用いて作製した多結晶シリコン
薄膜半導体層を用いて薄膜トランジスターを形成した例
を以下に記す。初めに減圧にしうる堆積ベルジャー６０
３内にnon-dopeｄ多結晶シリコンのシリコン蒸発体６０
６をボート６０７内に置き、コーニング＃７０５９基板
を支持体６１１─１、６１１−２に設置し、堆積室６０
３内をベースプレッシャーが約１×１０-7Torrになるま
で排気した後、ガス導入管６０５を通じてガス状のＳｉ
Ｈ4 を圧力が４×１０-7Torrになる様にして堆積室内に
導入した。使用したガス導入管は内径２mmで先のループ
状の部分にガス吹き出し口が２cm間隔で0.５mmの孔が開
いているものを用いた。
【００３１】次に、高周波コイル６１０（直径５ｍｍ）
に１3.５６ＭＨZ の高周波を印加して出力を１００Ｗに
設定して、コイル内部分に高周波プラズマ雰囲気を形成
した。他方、支持体６１１−１、６１１−２は回転させ
ながら加熱装置６１２を動作状態にして約４５０℃に加
熱しておいた。次に蒸発体６０６にエレクトロンガン６
０８より電子線を照射し、加熱してシリコン粒子を飛翔
させた。この時エレクトロンガンのパワーは約0.５ＫＷ
で0.５μの薄膜の多結晶シリコン薄膜を形成した。この
薄膜を用いて前記の実施例と同様のプロセスで薄膜トラ
ンジスターを作製した。表２に本実施例における膜のＸ
線回折法による（１１１）、（２２０）、（３１１）の
回折強度比（ただし、（１１１）の強度を１００とする
相対比）、作製した薄膜トランジスタの実効キャリア移
動度μeff を示した。表２から判るように（１１１）に
対する（３１１）の強度比が４０％未満の試料は実効移
動度が１０cm2 ／Ｖ・sec 以下であって、いずれも実用
上劣ることが示された。
【００３２】
【表２】
【００３３】〔実施例５〕実施例１と同様にＲＦパワー
（Ｐｏ）１５０Ｗ、ＳｉＨ4 流量２ＳＣＣＭ、Ｈ2 流量
１０ＳＣＣＭ、グロー放電圧力（Ｐｒ）0.３Torrの条件
でコーニング７０５９ガラス基板上に非晶質シリコン膜
を作製した。基板温度（ＴS ）は２５０℃とし、膜厚は
５００Åになるように作製した。そして、この膜に真空
中もしくは大気圧、基板加熱温度２００〜４００℃にお
いて、ＫｒＦエキシマーレーザー（波長２４８ｎｍ、パ
ルス幅２０ｎｓｅｃ）を２〜２０パルス照射した。レー
ザーのエネルギー密度は３００〜５００ｍＪ／ｃｍ2 が
適当であった。このようにして、非晶質シリコン膜を結
晶化させた。得られた膜のＸ線回折法による回折スペク
トルの例を図７に示す。
【００３４】このようにして得られた各々の多結晶シリ
コン膜の配向性（（３１１）回折強度の（１１１）に対
する比率）及び実施例１と同様の方法によって各膜を用
いて作成したＴＦＴの実効移動度μｅｆｆを表３に示し
た。表３から判るように配向性が４０％未満の試料は実
効移動度が１００cm2 ／Ｖ・sec 以下であって、いずれ
も実用上劣ることが示された。
【００３５】
【表３】
【００３６】
【発明の効果】上記のように、（３１１）の回折強度の
強い多結晶シリコン膜を用いてＴＦＴを作製した場合に
は良好な特性を得ることができたが、これは、（３１
１）面とゲート絶縁膜との界面準位密度が小さいことに
由来することは明らかであろう。なお、本発明において
注意しなければならないことは、図７のごときＸ線回折
のスペクトルの強度比がそのまま、結晶方位面の存在比
率を意味するのではないことである。すなわち、回折面
によって、反射のしやすさが異なるので、実際の結晶方
位面の存在比率は、回折強度比を回折率で除して得られ
る。
【００３７】例えば、無配向の場合には、ある面におい
て（１１１）面と（１１０）面と（３１１）面の存在す
る比率は全て同じである。しかしながら、Ｘ線回折法で
は、（１１１）の強度と（２２０）の強度と（３１１）
の強度の比率は、１００：５５：３０である。このこと
は、（３１１）面は（１１１）面に対して３０％しか回
折しないということを意味している。したがって、図７
では、（１１１）：（２２０）：（３１１）＝１００：
５３：４６であり、（１１１）面が十分に支配的である
ように見えるが、上記のごとき面による回折のしやすさ
を考慮すると、基板に平行な面の存在比率は、（１１
１）面：（１１０）面：（３１１）面＝１００：９６：
１５３となり、実際には（３１１）面が支配的なのであ
る。
【００３８】本発明においては、Ｘ線回折法における、
あるいは電子線回折法における（３１１）の強度の他の
面に対する比率は必ずしも高くなく、例えば、（１１
１）面に対しては４０％以上であればよい。しかしなが
ら、このことが（３１１）面が微量であるということを
意味するのではなく、上記の回折のしやすさを考慮する
と、実際には（３１１）面：（１１１）面≧１．２とな
っているのである。
【図面の簡単な説明】
【図１】 本発明の半導体素子の構造を説明する為の模
式的説明図
【図２】 本発明の半導体素子の特性を測定する為の回
路を模式的に示した説明図
【図３】 本発明に係わる半導膜作製装置の例を説明す
る為の模式的説明図
【図４】 本発明の半導体素子を作製する為の工程を模
式的に説明する為の工程図
【図５】 本発明の半導体素子のＶD −ＩD 特性の一例
を示す説明図
【図６】 本発明に係わる半導膜作製装置の例を説明す
る為の模式的説明図
【図７】 本発明に係わる半導膜のＸ線回折スペクトル
の例 １０１・・・基板 １０２・・・薄膜半導体層 １０３・・・ソース電極 １０４・・・ドレイン電極 １０５・・・絶縁層 １０６・・・ゲート電極 １０７、１０８・・・ｎ＋層。

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 半導体層のＸ線回折パターン又は電子線
    パターンによる（３１１）の回折強度の割合が全回折強
    度の１５％以上である多結晶シリコン半導体層でその主
    要部を構成したことを特徴とする半導体素子。
  2. 【請求項２】 半導体層のＸ線回折パターン又は電子線
    パターンによる（３１１）の回折強度が（１１１）の回
    折強度の４０％以上である多結晶シリコン半導体層でそ
    の主要部を構成したことを特徴とする半導体素子。
  3. 【請求項３】 半導体層のＸ線回折パターン又は電子線
    パターンによる（３１１）の回折強度が（２２０）の回
    折強度の８０％以上である多結晶シリコン半導体層でそ
    の主要部を構成したことを特徴とする半導体素子。
  4. 【請求項４】 半導体層のＸ線回折パターン又は電子線
    パターンによる（３１１）の回折強度が（１１１）およ
    び（２２０）の回折強度の和の２５％以上である多結晶
    シリコン半導体層でその主要部を構成したことを特徴と
    する半導体素子。
JP5343951A 1993-12-17 1993-12-17 半導体素子 Pending JPH07176745A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP5343951A JPH07176745A (ja) 1993-12-17 1993-12-17 半導体素子
US08/956,769 US5965904A (en) 1993-12-17 1997-10-22 Semiconductor device comprising silicon semiconductor layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5343951A JPH07176745A (ja) 1993-12-17 1993-12-17 半導体素子

Publications (1)

Publication Number Publication Date
JPH07176745A true JPH07176745A (ja) 1995-07-14

Family

ID=18365500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5343951A Pending JPH07176745A (ja) 1993-12-17 1993-12-17 半導体素子

Country Status (2)

Country Link
US (1) US5965904A (ja)
JP (1) JPH07176745A (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100367461C (zh) 1993-11-05 2008-02-06 株式会社半导体能源研究所 一种制造薄膜晶体管和电子器件的方法
US6897100B2 (en) 1993-11-05 2005-05-24 Semiconductor Energy Laboratory Co., Ltd. Method for processing semiconductor device apparatus for processing a semiconductor and apparatus for processing semiconductor device
US6100119A (en) * 1995-08-31 2000-08-08 Lg Electronics Inc. Thin film transistor and method for fabricating the same
TW418539B (en) * 1998-05-29 2001-01-11 Samsung Electronics Co Ltd A method for forming TFT in liquid crystal display
TWI275319B (en) * 2002-02-05 2007-03-01 Semiconductor Energy Lab Manufacturing method and method of operating a manufacturing apparatus
TWI285515B (en) 2002-02-22 2007-08-11 Semiconductor Energy Lab Light-emitting device and method of manufacturing the same, and method of operating manufacturing apparatus
US8080459B2 (en) * 2002-09-24 2011-12-20 Vishay-Siliconix Self aligned contact in a semiconductor device and method of fabricating the same
US9685524B2 (en) 2005-03-11 2017-06-20 Vishay-Siliconix Narrow semiconductor trench structure
TWI489557B (zh) * 2005-12-22 2015-06-21 Vishay Siliconix 高移動率ｐ-通道溝槽及平面型空乏模式的功率型金屬氧化物半導體場效電晶體
US8409954B2 (en) * 2006-03-21 2013-04-02 Vishay-Silconix Ultra-low drain-source resistance power MOSFET
US9437729B2 (en) 2007-01-08 2016-09-06 Vishay-Siliconix High-density power MOSFET with planarized metalization
US9947770B2 (en) 2007-04-03 2018-04-17 Vishay-Siliconix Self-aligned trench MOSFET and method of manufacture
US9484451B2 (en) 2007-10-05 2016-11-01 Vishay-Siliconix MOSFET active area and edge termination area charge balance
US9425306B2 (en) 2009-08-27 2016-08-23 Vishay-Siliconix Super junction trench power MOSFET devices
US9443974B2 (en) * 2009-08-27 2016-09-13 Vishay-Siliconix Super junction trench power MOSFET device fabrication
US9431530B2 (en) 2009-10-20 2016-08-30 Vishay-Siliconix Super-high density trench MOSFET
US8512868B2 (en) * 2009-11-06 2013-08-20 Jx Nippon Mining & Metals Corporation Hybrid silicon wafer
JP5624425B2 (ja) * 2010-10-14 2014-11-12 株式会社東芝 半導体装置及びその製造方法
WO2012124596A1 (ja) * 2011-03-15 2012-09-20 Jx日鉱日石金属株式会社 多結晶シリコンウエハ
US9412883B2 (en) 2011-11-22 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for MOS capacitors in replacement gate process
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
US10234486B2 (en) 2014-08-19 2019-03-19 Vishay/Siliconix Vertical sense devices in vertical trench MOSFET
WO2016028944A1 (en) 2014-08-19 2016-02-25 Vishay-Siliconix Super-junction metal oxide semiconductor field effect transistor
US11289323B2 (en) * 2017-12-15 2022-03-29 Beijing E-Town Semiconductor Co, , Ltd. Processing of semiconductors using vaporized solvents

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3241959A1 (de) * 1981-11-13 1983-05-26 Canon K.K., Tokyo Halbleiterbauelement
JP2686928B2 (ja) * 1985-08-26 1997-12-08 アンリツ株式会社 シリコン・ゲルマニウム混晶薄膜導電体
JPH07114184B2 (ja) * 1987-07-27 1995-12-06 日本電信電話株式会社 薄膜形シリコン半導体装置およびその製造方法

Also Published As

Publication number Publication date
US5965904A (en) 1999-10-12

Similar Documents

Publication Publication Date Title
JPH07176745A (ja) 半導体素子
US4766477A (en) Semiconductor device including a semiconductor layer having a polycrystalline silicon film with selected atomic constituency
US5716857A (en) Method for manufacturing a semiconductor device
JP2880322B2 (ja) 堆積膜の形成方法
KR100327086B1 (ko) 박막 반도체 장치의 제조방법, 박막 반도체 장치,액정표시장치 및 전자기기
US4814842A (en) Thin film transistor utilizing hydrogenated polycrystalline silicon
US6713785B2 (en) Thin film transistor and display device having the same
US6838308B2 (en) Semiconductor polysilicon component and method of manufacture thereof
US6562702B2 (en) Semiconductor device and method and apparatus for manufacturing semiconductor device
JPH0620122B2 (ja) 半導体素子
US4741964A (en) Structure containing hydrogenated amorphous silicon and process
JP2938361B2 (ja) 薄膜トランジスタのための多段階ｃｖｄ法
US5479875A (en) Formation of highly oriented diamond film
US6326226B1 (en) Method of crystallizing an amorphous film
US5531184A (en) Method for producing synthetic diamond thin film, the thin film and device using it
JPH04218928A (ja) 薄膜半導体装置とその製造方法及びシリコン薄膜堆積法
JP2006140477A (ja) シリコン薄膜の製造方法
JPH021367B2 (ja)
JPH0628313B2 (ja) 半導体素子
JPH021366B2 (ja)
JPH021365B2 (ja)
JPH05259458A (ja) 半導体装置の製法
JPH04318973A (ja) 薄膜トランジスタ及びその製造方法
JPS6344720A (ja) 結晶性堆積膜の形成方法
JPH05343685A (ja) シリコン薄膜トランジスタの製造方法