JPH07174813A

JPH07174813A - 素子試験方法

Info

Publication number: JPH07174813A
Application number: JP5344678A
Authority: JP
Inventors: Katsuhisa Kato; 勝久加藤; Toshihiko Onozawa; 俊彦小野沢; Akira Ebisawa; 昭海老沢; Koichi Usuda; 孝一薄田
Original assignee: Sony Tektronix Corp
Current assignee: Tektronix Japan Ltd
Priority date: 1993-12-21
Filing date: 1993-12-21
Publication date: 1995-07-14

Abstract

(57)【要約】【目的】被試験素子の特性試験前に、この被試験素子
の端子が試験装置の端子に確実に接触しているかを試験
する。【構成】信号路用端子１８、２２、２８に所定電圧を
印加し、電圧検出用端子２０、２４、３０の電圧がこの
所定電圧か否かを試験し、電圧検出用端子の電圧が所定
電圧でない場合に異常状態であると判断する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体などの被試験素
子の特性を試験する際の事前試験（プリテスト）の方法
に関する。

【０００２】

【従来の技術】半導体などの素子の特性を試験する装置
には、カーブトレーサや、パラメータ・アナライザなど
がある。これら試験装置では、被試験素子の端子を試験
装置の接続端子に接触させ、所定の電圧や電流を供給し
た際の被試験素子に流れる電流や、この被試験素子の各
端子の電圧を測定し、これら測定結果に応じて被試験素
子の特性を求めている。このような試験装置は、例え
ば、特公昭６４−９５９５号公報、特公平１−３７７０
１号公報、特公平３−７５０７２号公報などに開示され
ている。

【０００３】

【発明が解決しようとする課題】被試験素子の特性を確
実に試験するためには、この被試験素子の各端子が試験
装置の端子に確実に接触している必要がある。しかし、
従来の試験装置では、この接触状態が良好であるという
前提で試験を行っていたため、不良な試験結果を得た場
合、本当に被試験素子が不良なのか、接触状態に原因が
あるのかが容易に確認できなかった。

【０００４】したがって、本発明の目的は、被試験素子
の特性試験前に、この被試験素子の端子が試験装置の端
子に確実に接触しているかを試験する素子試験方法の提
供にある。

【０００５】

【課題を解決するための手段】本発明の素子試験方法
は、被試験素子の端子に対して信号路用端子及び電圧検
出用端子を個別に有する試験装置において実施する。被
試験素子の特性を試験するに際し、信号路用端子に所定
電圧を印加し、電圧検出用端子の電圧が所定電圧か否か
を試験する。そして、電圧検出用端子の電圧が所定電圧
でない場合に異常状態であると判断する。

【０００６】

【実施例】図３は、本発明の試験方法を実施する素子試
験装置のブロック図である。この実施例では、被試験素
子として、絶縁ゲート・バイポーラ・トランジスタ（Ｉ
ＧＢＴ）を対象としているが、本発明は、ＩＧＢＴに限
定されるものではない。被試験素子であるＩＧＢＴ１０
には、ゲート端子１２、エミッタ端子１４及びコレクタ
端子１６がある。一方、試験装置の接触端子には、ゲー
ト端子１２用のゲート・フォース端子（信号路用端子）
１８及びゲート・センス端子（電圧検出用端子）２０
と、ソース端子１４用のエミッタ・フォース端子（信号
路用端子）２２、エミッタ・センス端子（電圧検出用端
子）２４及びゲート・リータン端子２６と、コレクタ端
子１６用のコレクタ・フォース端子（信号路用端子）２
８及びコレクタ・センス端子（電圧検出用端子）３０と
がある。これら端子は、被試験素子１０が試験装置の端
子に正しく接触した場合にのみ、端子１８及び２０が端
子１２を介して導通し、端子２２、２４及び２６が端子
１４を介して導通し、端子２８及び３０が端子１６を介
して導通する。

【０００７】ゲート・フォース端子１８及びゲート・リ
ータン端子２６間には、ゲート・バイアス電圧発生回路
３２を挿入する。また、エミッタ・フォース端子２２及
びコレクタ・フォース端子２８間に、コレクタ電流検出
用抵抗器３４、コレクタ電圧源３６及びコレクタ負荷３
８を直列接続する。差動増幅器４０は、エミッタ・セン
ス端子２４及びコレクタ・センス端子３０間の電圧を検
出する。この検出電圧であるコレクタ電圧をアナログ・
デジタル変換器（ＡＤＣ）４２によりデジタル信号に変
換する。差動増幅器４４は、抵抗器３４の電圧降下、即
ち、ＩＧＢＴ１０のコレクタ電流に対応する電圧を検出
し、ＡＤＣ４６がこの検出電圧をデジタル信号に変換す
る。また、差動増幅器４８は、ゲート・センス端子２０
及びエミッタ・センス端子２４間の電圧、即ちエミッタ
・ゲート間電圧を検出し、ＡＤＣ５０がこの検出電圧を
デジタル信号に変換する。

【０００８】パーソナル・コンピュータなどの処理装置
５２は、ＡＤＣ４２、４６及び５０からのデジタル信号
を受けると共に、ゲート・バイアス電圧発生回路３２及
びコレクタ電圧源３６を制御する。入出力装置５４は、
キーボード及び表示器などであり、処理装置５２に種々
の命令を入力すると共に、処理結果を表示する。また、
差動増幅器４０、４４及び４８は、通常は、２つの入力
端子の電圧の差を求めるが、処理装置５２に制御に応じ
て、一方の入力端子からの電圧のみを増幅することもで
きる。

【０００９】図１は、本発明の素子試験方法の全体的な
流れ図であり、処理装置５２に記憶された処理手順（プ
ログラム）に応じて、マイクロプロセッサが各回路を制
御すると共に、各ＡＤＣからのデジタル信号を処理す
る。先ず、操作者が試験装置の電源を入れた後に、被試
験素子であるＩＧＢＴ１０の各端子を試験装置の端子に
接触するように配置する。（自動試験装置の場合は、自
動的に被試験素子が配置される。）ステップ５６におい
て、ＩＧＢＴ１０の各端子が試験装置の対応端子に確実
に接触されているかを調べる事前試験を行う。このステ
ップ５６は、詳細に後述する。ステップ５６の事前試験
において、端子の接触が確実であることが確認される
と、ステップ５８に進み、ＩＧＢＴ１０の特性を試験す
る。このステップ５８においては、処理装置５２に記憶
された試験手順に応じて、差動増幅器４０、４４及び４
８を差動増幅器として動作させ、ゲート・バイアス電圧
発生回路３２が発生する電圧振幅や波形を制御すると共
に、コレクタ電圧源３６の値を制御する。また、ＡＤＣ
４２、４６及び５０の出力信号に応じてＩＧＢＴ１０の
特性を求め、その結果を入出力装置５４の表示器に表示
する。

【００１０】図２は、ステップ５６の詳細な流れ図であ
る。ステップ６０において、各回路を初期状態にするな
どの事前試験を行うのに必要な設定を行う。ステップ
（試験１）６２において、エミッタ・フォース端子２２
及びゲート・リターン端子２６が導通しているかを調べ
る。このために、処理装置５２は、電圧発生回路３２
が、端子２６に所定電圧を供給するように制御すると共
に、差動増幅器４４が抵抗器３４の左側からの入力端
子、即ち、エミッタ・フォース端子２２に接続された入
力端子の電圧のみを増幅するように制御する。ＡＤＣ４
６の出力信号から求めた値が、端子２６に供給した所定
電圧に対応するならば、端子２６及び２２が導通してい
ることとなり、この試験６２をパス（Ｐ）し、ステップ
６６に進む。しかし、ＡＤＣ４６の出力信号から求めた
値が、端子２６に供給した所定電圧に対応しないと、端
子２６が２２に導通していないことになる。これは、Ｉ
ＧＢＴ１０のエミッタ端子１４が確実に端子２２及び２
６に接触していないか、ＩＧＢＴ１０自体が故障してい
ることなどが考えられる。この場合、試験６２は失敗
（Ｆ）であり、ステップ６４に進み、異常を表示器に表
示するなどのエラー処理を行う。

【００１１】ステップ（試験２）６６において、エミッ
タ・センス端子２４及びゲート・リターン端子２６が導
通しているかを調べる。このために、処理装置５２は、
電圧発生回路３２が、端子２６に所定電圧を供給するよ
うに制御すると共に、差動増幅器４８が、エミッタ・セ
ンス端子２４に接続された入力端子の電圧のみを増幅す
るように制御する。ＡＤＣ５０の出力信号から求めた値
が、端子２６に供給した所定電圧に対応するならば、端
子２６及び２４が導通していることとなり、この試験６
６をパス（Ｐ）し、ステップ７０に進む。この場合、既
にステップ６２をパスしているので、ＩＧＢＴ１０のエ
ミッタ端子１４は、端子２２、２４及び２６の総てに確
実に接触していることとなる。しかし、ＡＤＣ５０の出
力信号から求めた値が、端子２６に供給した所定電圧に
対応しないと、端子２６が２４に導通していないことに
なる。これは、ＩＧＢＴ１０のエミッタ端子１４が確実
に端子２４及び２６に接触していないか、ＩＧＢＴ１０
自体が故障していることなどが考えられる。この場合、
試験６６は失敗（Ｆ）であり、ステップ６８に進み、異
常を表示器に表示するなどのエラー処理を行う。

【００１２】ステップ（試験３）７０において、ゲート
・フォース端子１８及びゲート・センス端子２０が導通
しているかを調べる。このために、処理装置５２は、電
圧発生回路３２が、端子１８に所定電圧を供給するよう
に制御すると共に、差動増幅器４８が、ゲート・センス
端子２０に接続された入力端子の電圧のみを増幅するよ
うに制御する。ＡＤＣ５０の出力信号から求めた値が、
端子１８に供給した所定電圧に対応するならば、端子１
８及び２０が導通していることとなり、この試験７０を
パス（Ｐ）し、ステップ７４に進む。しかし、ＡＤＣ５
０の出力信号から求めた値が、端子１８に供給した所定
電圧に対応しないと、端子１８が２０に導通していない
ことになる。これは、ＩＧＢＴ１０のゲート端子１２が
確実に端子１８及び２０に接触していないか、ＩＧＢＴ
１０自体が故障していることなどが考えられる。この場
合、試験７０は失敗（Ｆ）であり、ステップ７２に進
み、異常を表示器に表示するなどのエラー処理を行う。

【００１３】ステップ（試験４）７４において、コレク
タ・フォース端子２８及びコレクタ・センス端子３０が
導通しているかを調べる。このために、処理装置５２の
制御により、電圧発生回路３２は、ＩＧＢＴ１０を逆バ
イアスしてコレクタ電流を流さない。よって、負荷３８
の影響がなくなる。また、処理装置５２は、コレクタ電
圧源３６が、端子２８に所定電圧を供給するように制御
すると共に、差動増幅器４０が、コレクタ・センス端子
３０に接続された入力端子の電圧のみを増幅するように
制御する。ＡＤＣ４２の出力信号から求めた値が、端子
２８に供給した所定電圧に対応するならば、端子２８及
び３０が導通していることとなり、この試験７４をパス
（Ｐ）し、事前試験のステップ５６を終了する。しか
し、ＡＤＣ４２の出力信号から求めた値が、端子２８に
供給した所定電圧に対応しないと、端子２８が３０に導
通していないことになる。これは、ＩＧＢＴ１０のゲー
ト端子１２が確実に端子２８及び３０に接触していない
か、ＩＧＢＴ１０自体が故障していることなどが考えら
れる。この場合、試験７４は失敗（Ｆ）であり、ステッ
プ７６に進み、異常を表示器に表示するなどのエラー処
理を行う。

【００１４】上述は、本発明の好適な実施例について説
明したが、本発明の要旨を逸脱することなく種々の変形
変更が可能である。例えば、被試験素子は、ＩＧＢＴ以
外の半導体素子でもよい。端子の数に合わせて、上述の
事前試験と同様な試験を行えばよい。また、差動増幅器
の動作モードを変更する代わりに、その入力端子を選択
的に接地できるスイッチを設けてもよい。

【００１５】

【発明の効果】上述の如く、本発明によれば、試験装置
により被試験素子の特性を試験する前に、端子の接触状
態を試験するので、特性試験を確実に行える。

【図面の簡単な説明】

【図１】本発明の全体的な流れ図である。

【図２】図１のステップ５８の詳細な流れ図である。

【図３】本発明が適用される試験装置のブロック図であ
る。

【符号の説明】

１０被試験素子１８、２２、２８信号路用端子２０、２４、３０電圧検出用端子

───────────────────────────────────────────────────── フロントページの続き (72)発明者薄田孝一東京都品川区北品川５丁目９番31号ソニー・テクトロニクス株式会社内

Claims

【特許請求の範囲】

【請求項１】被試験素子の端子に対して信号路用端子
及び電圧検出用端子を個別に有する試験装置により上記
被試験素子の特性を試験する方法であって、上記被試験素子の特性を試験するに際し、上記信号路用端子に所定電圧を印加し、上記電圧検出用
端子の電圧が上記所定電圧か否かを試験し、上記電圧検
出用端子の電圧が上記所定電圧でない場合に異常状態で
あると判断することを特徴とする素子試験方法。