JPH07170660A - Power supply device - Google Patents
Power supply deviceInfo
- Publication number
- JPH07170660A JPH07170660A JP6271887A JP27188794A JPH07170660A JP H07170660 A JPH07170660 A JP H07170660A JP 6271887 A JP6271887 A JP 6271887A JP 27188794 A JP27188794 A JP 27188794A JP H07170660 A JPH07170660 A JP H07170660A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- capacitive elements
- power supply
- capacitor
- charging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Direct Current Feeding And Distribution (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は電力供給装置に関し、特
に、負荷に所望の電力を供給するのに適した電力供給装
置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply device, and more particularly to a power supply device suitable for supplying a desired power to a load.
【0002】[0002]
【従来の技術】回路に過大な電力を供給したときの安全
特性を測定するためには、その過大な電力を生成して予
め測定しておく必要がある。図3は、その一例として被
測定素子(DUT)10として絶縁ゲート・バイポーラ
・トランジスタ(IGBT)を用い、IGBTの短絡試
験を行うときのブロック図を示している。この短絡試験
では、IGBT10のコレクタ・エミッタ間に高い電圧
を供給し、どの程度でIGBT10のコレクタ・エミッ
タ間が短絡するか、という特性を測定するものである。
図3中、11は電源、13は電圧計Vm、15は電流計
Im、12は電力の供給をスイッチングするスイッチを
示す。また5は、IGBT10のゲートをオン・オフ制
御するパルスを供給するパルス発生器である。被測定素
子10としては、大電流用の抵抗器、モータのコイル等
様々なものが考えられ、これらに大きな電圧を供給した
ときの特性を測定する場合には、高電圧を供給する装置
が必要となる。2. Description of the Related Art In order to measure the safety characteristics when an excessive electric power is supplied to a circuit, it is necessary to generate the excessive electric power and measure it in advance. FIG. 3 shows, as an example thereof, a block diagram when an insulated gate bipolar transistor (IGBT) is used as the device under test (DUT) 10 and a short circuit test of the IGBT is performed. In this short-circuit test, a high voltage is supplied between the collector and the emitter of the IGBT 10 and the characteristic of how much the collector and the emitter of the IGBT 10 are short-circuited is measured.
In FIG. 3, 11 is a power supply, 13 is a voltmeter Vm, 15 is an ammeter Im, and 12 is a switch for switching the supply of electric power. Reference numeral 5 is a pulse generator for supplying a pulse for controlling the gate of the IGBT 10 to be turned on and off. Various devices such as a resistor for a large current, a coil of a motor, and the like are conceivable as the device under test 10, and a device that supplies a high voltage is required when measuring the characteristics when a large voltage is supplied to these Becomes
【0003】[0003]
【発明が解決しようとする課題】日本の商用交流電源
は、50/60Hz、100Vである。100V以上の
直流電圧源を得る方法の1つは、交流入力を昇圧し、そ
れを整流した電流で平滑キャパシタ(容量素子)を充電
する方法がある。平滑キャパシタの両端間電圧のピーク
値は、充電器からの最大電圧に等しい。この平滑キャパ
シタのピーク電圧を増加させるためには、充電器の最大
出力電圧を増加させる必要がある。このような高電圧出
力の充電器は高価であり、装置のコストが嵩むことにな
る。The commercial AC power source in Japan is 50/60 Hz, 100V. One method of obtaining a DC voltage source of 100 V or higher is to boost an AC input and charge a smoothing capacitor (capacitance element) with a rectified current. The peak value of the voltage across the smoothing capacitor is equal to the maximum voltage from the charger. In order to increase the peak voltage of this smoothing capacitor, it is necessary to increase the maximum output voltage of the charger. Such a high voltage output charger is expensive, which increases the cost of the device.
【0004】また、短絡試験において、DUT10を流
れる電流が過大になると、他の関連回路素子を破壊した
り損傷したりする懸念がある。キャパシタに蓄えられる
総エネルギーWは、そのキャパシタに充電された電荷量
Qに依存し、W=(1/2)QVで表される。ここで、
Vは、キャパシタの両端間電位差である。電荷量Qは、
キャパシタの静電容量Cに比例し、Q=CVで表され
る。このキャパシタに負荷Rを接続した場合、電荷の放
電速度(すなわち、放電電流の減少速度)を表す時定数
はCRで表される。この場合、負荷の抵抗値Rが同じと
き、キャパシタの静電容量Cが大きい程蓄積される電荷
量Qが多くなり、負荷に流れる電流の減少が遅れるの
で、負荷(DUT)や関連素子を損傷する可能性が高く
なる。つまり、短絡試験では、短絡状態に達した後は、
迅速に電流が減衰することが望ましく、このためには、
電源の静電容量Cが小さい方が望ましいことになる。Further, in the short circuit test, if the current flowing through the DUT 10 becomes excessive, there is a concern that other related circuit elements may be destroyed or damaged. The total energy W stored in the capacitor depends on the amount of charge Q charged in the capacitor and is represented by W = (1/2) QV. here,
V is the potential difference across the capacitor. The amount of charge Q is
It is proportional to the capacitance C of the capacitor and is represented by Q = CV. When a load R is connected to this capacitor, the time constant representing the discharging speed of the electric charge (that is, the decreasing speed of the discharging current) is expressed by CR. In this case, when the resistance value R of the load is the same, the larger the capacitance C of the capacitor, the larger the amount of charge Q accumulated, and the decrease in the current flowing through the load is delayed. Therefore, the load (DUT) and related elements are damaged. More likely to. That is, in the short circuit test, after reaching the short circuit state,
It is desirable for the current to decay quickly, which is why
It is desirable that the electrostatic capacity C of the power supply is small.
【0005】そこで本発明の目的は、任意の高電圧を簡
単な構成で発生可能で、且つ、電荷を蓄積する静電容量
を所望値に調整可能にすることにより、負荷に所望の電
力を供給することのできる電力供給装置を提供すること
である。Therefore, an object of the present invention is to supply a desired electric power to a load by making it possible to generate an arbitrary high voltage with a simple structure and adjust an electrostatic capacity for accumulating charges to a desired value. It is to provide a power supply device that can do.
【0006】[0006]
【課題を解決するための手段】本発明の電力供給装置
は、n(2以上の整数)個のキャパシタ・バンク(容量
素子)を直列に接続し、これらn個のキャパシタ・バン
クに夫々対応した複数の充電手段でキャパシタ・バンク
を夫々独立に充電する。検出手段(電圧制御回路)44
は、n個のキャパシタ・バンクの夫々の電圧を検出し、
そのデータを周知の方法で制御手段(CPU)20に送
信する。制御手段20は、n個のキャパシタ・バンクの
所望の合成容量及び出力電圧に応じて複数の充電手段を
選択的に制御する。In the power supply device of the present invention, n (integer of 2 or more) capacitor banks (capacitance elements) are connected in series, and each of these n capacitor banks corresponds. Each of the capacitor banks is independently charged by a plurality of charging means. Detection means (voltage control circuit) 44
Detects the voltage of each of the n capacitor banks,
The data is transmitted to the control means (CPU) 20 by a known method. The control means 20 selectively controls the plurality of charging means according to the desired combined capacitance and output voltage of the n capacitor banks.
【0007】本発明の電力供給装置は、一端が接地さ
れ、他端が出力端に直列接続された複数の容量素子と、
該複数の容量素子の各々を独立に充電する充電手段と、
上記複数の容量素子の各々の両端間電圧を検出する検
出手段と、上記複数の容量素子の隣接する容量素子間の
ノードと上記出力端との間を接続する接続手段と、上記
検出手段により検出された電圧に応じて、上記充電手段
を制御し、上記複数の容量素子の総電荷量に従って上記
出力端から所望の電力を発生する制御手段とを具えるこ
とを特徴とする。The power supply apparatus of the present invention includes a plurality of capacitive elements each having one end grounded and the other end connected in series to an output end,
Charging means for independently charging each of the plurality of capacitive elements;
Detection means for detecting a voltage across each of the plurality of capacitance elements, connection means for connecting a node between adjacent capacitance elements of the plurality of capacitance elements and the output end, and detection by the detection means The control means controls the charging means according to the applied voltage and generates a desired electric power from the output end according to the total charge amount of the plurality of capacitive elements.
【0008】上記接続手段は、上記複数の容量素子の隣
接する容量素子間のノードに夫々アノードが接続され、
カソードが上記容量素子の上記他端に共通接続された複
数のダイオードと、該複数のダイオードの共通接続され
たカソードと上記出力端との間に接続されたスイッチ手
段とを含むことを特徴とする。In the connecting means, an anode is connected to a node between adjacent capacitive elements of the plurality of capacitive elements,
The cathode includes a plurality of diodes commonly connected to the other end of the capacitive element, and switch means connected between the commonly connected cathodes of the plurality of diodes and the output end. .
【0009】[0009]
【実施例】図1は、本発明の電力供給装置の一実施例の
ブロック図を示している。直列に接続されたキャパシタ
・バンクCB1〜CB4は、夫々対応する直流電源S1
〜S4から供給される電荷を蓄積する容量素子(キャパ
シタ)である。簡単のため、キャパシタ・バンク及び直
流電源が夫々4個の場合を示すが、一般にはn個(nは
2以上の整数)のキャパシタ・バンクCB1〜CBn及
び直流電源S1〜Snで構成される。直流電源S1〜S
4の構成については、後述する。半導体スイッチ12
は、キャパシタ・バンクCB1〜CB4が蓄積した電荷
の被測定素子(負荷)10への供給をスイッチングす
る。キャパシタ・バンクを充電しているときには、半導
体スイッチ12はオフである一方、負荷10に電力を供
給するときにはオンになる。この半導体スイッチ12と
しては、例えば大電力をスイッチングできる絶縁ゲート
・バイポーラ・トランジスタ(IGBT)が好適であ
る。1 shows a block diagram of an embodiment of a power supply apparatus of the present invention. Capacitor banks CB1 to CB4 connected in series have corresponding DC power sources S1.
Are capacitive elements (capacitors) that accumulate the charges supplied from S4. For simplification, the case where each of the capacitor banks and the DC power supplies is four is shown, but it is generally composed of n (n is an integer of 2 or more) capacitor banks CB1 to CBn and the DC power supplies S1 to Sn. DC power supply S1 to S
The configuration of 4 will be described later. Semiconductor switch 12
Switches the supply of the charges accumulated in the capacitor banks CB1 to CB4 to the device under test (load) 10. The solid state switch 12 is off when charging the capacitor bank, while it is on when powering the load 10. As the semiconductor switch 12, for example, an insulated gate bipolar transistor (IGBT) capable of switching high power is suitable.
【0010】13及び15は負荷10の電圧及び電流検
出する電圧計Vm及び電流計Imを示すが、これらはア
ナログ・デジタル変換器を使用してその測定値をデジタ
ル・データにしてCPU20に送信するようにしても良
い。パルス発生器14は、中央演算装置(CPU)20
の制御に基づいてゲート(制御)端子Gに供給するパル
スを生成し、IGBT12のスイッチングを制御する。
補償容量素子16は、導電路のインダクタンスがノイズ
の発生原因となるので、これを補償するものである。ア
ナログ・デジタル変換器(A/D)18は、本発明の電
力供給装置の出力電圧Voを検出し、デジタル・データ
にしてCPU20に送信する。Reference numerals 13 and 15 denote a voltmeter Vm and an ammeter Im for detecting the voltage and current of the load 10. These are converted into digital data by using an analog-digital converter and transmitted to the CPU 20. You may do it. The pulse generator 14 includes a central processing unit (CPU) 20.
A pulse to be supplied to the gate (control) terminal G is generated based on the control of 1 to control the switching of the IGBT 12.
The compensation capacitance element 16 compensates for the inductance of the conductive path which causes noise. The analog-digital converter (A / D) 18 detects the output voltage Vo of the power supply device of the present invention, converts it into digital data, and transmits it to the CPU 20.
【0011】各キャパシタ・バンクの充電においては、
ダイオードD1〜D3が対応しない直流電源S1〜S4
からキャパシタ・バンクCB1〜CB4の夫々に電荷が
流れ込むのを防いでいる。例えば、直流電源S4が供給
する電荷は、ダイオードD3があるのでキャパシタ・バ
ンクCB3に流れ込むことはない。つまり、ダイオード
D1〜D3があることによって、キャパシタ・バンクC
B1〜CB4の夫々の充電は対応している直流電源S1
〜S4によって独立に行える。また、図1からわかるよ
うに、直流電源S4の基準電位は接地電位であるが、直
流電源S1〜S3の基準電位はフローティングされる。
CPU20は、これら直流電源S1〜S4の出力電圧を
夫々制御することにより、各キャパシタ・バンクCB1
〜CB4の充電を独立に制御し、これによって電力供給
装置の出力電圧Vo及びキャパシタ・バンクの合成容量
Csを制御する。また、容量素子の消費電力は、(1/
2)CV^2(^2は2乗を意味する)で与えられるの
で、必要な出力電圧Voを考慮して最小の合成容量Cs
を選択すれば、蓄積される電荷量Q=CsVが低減する
ので、供給電力を低減できる。In charging each capacitor bank,
DC power supplies S1 to S4 not compatible with the diodes D1 to D3
Prevents the electric charge from flowing into each of the capacitor banks CB1 to CB4. For example, the electric charge supplied from the DC power source S4 does not flow into the capacitor bank CB3 because of the diode D3. That is, due to the presence of the diodes D1 to D3, the capacitor bank C
Each of B1 to CB4 is charged by a corresponding DC power source S1
~ S4 can be done independently. Further, as can be seen from FIG. 1, the reference potential of the DC power supply S4 is the ground potential, but the reference potentials of the DC power supplies S1 to S3 are floating.
The CPU 20 controls the output voltages of the DC power supplies S1 to S4, respectively, so as to control each capacitor bank CB1.
Controlling the charging of ~ CB4 independently controls the output voltage Vo of the power supply and the combined capacitance Cs of the capacitor bank. The power consumption of the capacitive element is (1 /
2) Since it is given by CV ^ 2 (^ 2 means the square), the minimum combined capacitance Cs in consideration of the required output voltage Vo.
If is selected, the amount of accumulated charge Q = CsV is reduced, so that the supplied power can be reduced.
【0012】次の表1は図1に示す本発明の一実施例に
よる直列キャパシタ・バンクの合成容量Cs、特に直列
に接続したキャパシタ・バンクの使用する個数に応じた
合成容量Csと、出力電圧Voの対応関係を示してい
る。なお、×は対応するものがないことを示す。The following Table 1 shows the combined capacitance Cs of the series capacitor banks according to the embodiment of the present invention shown in FIG. 1, in particular, the combined capacitance Cs according to the number of capacitor banks connected in series and the output voltage. The correspondence of Vo is shown. In addition, x indicates that there is no corresponding item.
【0013】[0013]
【表1】 [Table 1]
【0014】この実施例では説明を簡単にするため、各
キャパシタ・バンクCB1〜CB4の容量Cは夫々2.
2mFで同じであるとする。もちろん、各CBの容量は
異なっていても良い。同じ容量Cのキャパシタをn個直
列に接続すると、その合成容量CsはCs=C/nで与
えられる。直列に接続するキャパシタの個数を増やし、
各キャパシタ・バンクCB1〜CB4を充電して電荷Q
を蓄積すれば、出力電圧VoはVo=Q/Csである。
つまり、直列に接続されるキャパシタ・バンクの個数
と、選択した各キャパシタ・バンクに充電する電荷量と
を制御すれば、出力電圧Voを制御することができる。
逆に同じ出力電圧であっても、使用するキャパシタ・バ
ンクの個数を減らせば、合成容量Csを増加させること
ができる。即ち、直流電源S1〜S4が供給する電圧の
割り振り方を制御すれば、合成容量Csを制御できるの
で、負荷Rについての時定数CsRを制御できることに
なり、出力電流の減衰特性を制御できる。もちろん、キ
ャパシタ・バンクの個数nを多くすれば、充電対象のキ
ャパシタの数の選択範囲が拡大するので、それだけ細か
いステップで合成容量Csを設定できる。In this embodiment, the capacitance C of each of the capacitor banks CB1 to CB4 is 2.
The same is assumed at 2 mF. Of course, the capacity of each CB may be different. When n capacitors of the same capacitance C are connected in series, the combined capacitance Cs is given by Cs = C / n. Increase the number of capacitors connected in series,
Charge Q by charging each capacitor bank CB1 to CB4
Is stored, the output voltage Vo is Vo = Q / Cs.
In other words, the output voltage Vo can be controlled by controlling the number of capacitor banks connected in series and the amount of charge charged in each selected capacitor bank.
Conversely, even with the same output voltage, the combined capacitance Cs can be increased by reducing the number of capacitor banks used. That is, since the combined capacitance Cs can be controlled by controlling the allocation of the voltages supplied from the DC power supplies S1 to S4, the time constant CsR for the load R can be controlled, and the attenuation characteristic of the output current can be controlled. Of course, if the number n of capacitor banks is increased, the selection range of the number of capacitors to be charged is expanded, so that the combined capacitance Cs can be set in finer steps.
【0015】図2は、複数ある直流電源Sとキャパシタ
・バンクCBの対の内の1つをより詳細に示したブロッ
ク図である。商業交流電源28からの電圧はトランス3
0で変圧され、整流回路32で整流される。リレー34
により、直流電源Sのオンとオフが制御される。スイッ
チング回路36は、スイッチング制御回路38の制御に
応じてスイッチングし、パルス信号を発生する。コイル
40は、キャパシタ・バンクCBと共に一種の平滑回路
を構成する。放電回路42は、キャパシタ・バンクCB
に充電された電荷を必要に応じて放電する。これは、例
えば放電抵抗器とリレーで構成し、放電するときにリレ
ーをオンにするようにしても良い。電圧制御回路44
は、CPU20の制御にしたがってCBの両端間電圧を
検出し、スイッチング制御回路38及び放電回路42を
制御する。例えば、充電が設定よりも過剰になった場合
には放電回路42により電荷を放電させる。これによっ
て直流電源は、プログラマブル電源として機能する。ま
た、電圧制御回路44は、アナログ・デジタル変換器を
有している。そして、検出したCBの両端間電圧をアナ
ログ・デジタル変換し、デジタル・データにしてインタ
フェース50を介してCPU20に送信する。FIG. 2 is a block diagram showing in more detail one of the plurality of DC power supply S and capacitor bank CB pairs. The voltage from the commercial AC power supply 28 is the transformer 3
It is transformed by 0 and rectified by the rectification circuit 32. Relay 34
Thus, the on / off of the DC power supply S is controlled. The switching circuit 36 switches under the control of the switching control circuit 38 and generates a pulse signal. The coil 40 constitutes a kind of smoothing circuit together with the capacitor bank CB. The discharge circuit 42 is a capacitor bank CB.
If necessary, the electric charge charged in the battery is discharged. This may be composed of, for example, a discharge resistor and a relay, and the relay may be turned on when discharging. Voltage control circuit 44
Detects the voltage across CB under the control of the CPU 20 and controls the switching control circuit 38 and the discharge circuit 42. For example, when the charge exceeds the set value, the discharge circuit 42 discharges the charge. As a result, the DC power supply functions as a programmable power supply. Further, the voltage control circuit 44 has an analog / digital converter. Then, the detected voltage across the CB is converted from analog to digital, converted into digital data and transmitted to the CPU 20 through the interface 50.
【0016】スイッチング制御回路38は、電流センス
抵抗器Rsの両端間電圧を監視している。電流センス抵
抗器Rsの両端間電圧がトランス30の容量に基づいて
定まる一定電圧を越えると、スイッチング制御回路38
はスイッチング回路36をオフにしてパルス信号の供給
を停止させる。また、電流センス抵抗器Rsは、放電回
路及びCBの異常を検出する機能も果たす。例えば、C
Bの電圧が一定であるべき状態のときに電流が流れてい
たり、充電すべきとき電流が流れていなければ、どこか
に異常があることが検出される。スイッチング制御回路
38は、アナログ・デジタル変換器を有し、電流センス
抵抗器Rsの両端間電圧はアナログ・デジタル変換さ
れ、デジタル・データとしてCPU20に送信される。
インタフェース50とCPU20のデータのやり取りに
は、電磁干渉(EMI)等の影響を受けにくい光通信を
用いるのが最適である。そのため、光電変換回路52及
び54と光ファイバを使用するのが良い。The switching control circuit 38 monitors the voltage across the current sense resistor Rs. When the voltage across the current sense resistor Rs exceeds a constant voltage determined based on the capacitance of the transformer 30, the switching control circuit 38
Turns off the switching circuit 36 to stop the supply of the pulse signal. The current sense resistor Rs also has a function of detecting abnormality in the discharge circuit and CB. For example, C
If the current is flowing when the voltage of B should be constant or if the current is not flowing when the battery is to be charged, it is detected that something is wrong. The switching control circuit 38 has an analog / digital converter, and the voltage across the current sense resistor Rs is analog / digital converted and transmitted to the CPU 20 as digital data.
Optimally, optical communication that is not easily affected by electromagnetic interference (EMI) is used for exchanging data between the interface 50 and the CPU 20. Therefore, it is preferable to use the photoelectric conversion circuits 52 and 54 and the optical fiber.
【0017】上述のように、直流電源及びキャパシタ・
バンクの回路の夫々は必要に応じてフローティングされ
たり、零電位に接地されたりするが、どの回路も同じ構
成であるため設計及び製造の効率が良い。各キャパシタ
・バンクで発生する電圧は、電圧制御回路44を介して
CPU20が監視しているので、複数あるキャパシタ・
バンクの夫々の電圧が異なっていても正確に制御でき
る。As described above, the DC power source and the capacitor
Each of the circuits in the bank may be floated or grounded to zero potential as necessary, but since all the circuits have the same configuration, the efficiency of designing and manufacturing is good. Since the voltage generated in each capacitor bank is monitored by the CPU 20 via the voltage control circuit 44, there are a plurality of capacitor banks.
Accurate control is possible even if the voltages of the banks are different.
【0018】CPU20は、負荷に所望の電力を供給す
るのに必要な合成容量Csから必要なキャパシタ・バン
クの個数n=C/Csと、出力電圧Voから各直流電源
が出力すべき電圧Vk=Vo/nを算出する。これによ
って使用する直流電源を選択し、夫々から対応するキャ
パシタ・バンクに必要な電圧及び電流を供給して充電す
る。負荷に供給すべき電力を抑制したい場合には、キャ
パシタの合成容量を少なくするように充電するキャパシ
タ・バンクの個数nを多くし、逆の場合には、充電する
キャパシタ・バンクの個数を少なくする。これによっ
て、負荷に要求される所望電力を適切に供給することが
できる。The CPU 20 uses the combined capacity Cs required to supply the desired power to the load, the required number of capacitor banks n = C / Cs, and the output voltage Vo, the voltage Vk to be output by each DC power source. Calculate Vo / n. In this way, the DC power supply to be used is selected, and the required voltage and current are supplied to the corresponding capacitor banks from each to charge them. When it is desired to suppress the power to be supplied to the load, the number n of capacitor banks to be charged is increased so as to reduce the combined capacitance of the capacitors, and in the opposite case, the number of capacitor banks to be charged is decreased. . This makes it possible to properly supply the desired power required for the load.
【0019】図4は、スイッチ12の他の好適実施例を
示すブロック図である。これはIGBTなどの大電流用
半導体素子を直列にm個、並列にn個接続している。こ
こでm及びnは任意の整数である。簡単のため、各素子
(IGBT)は同じ特性を有し、夫々の最大電圧及び最
大電流がVmax及びImaxであるとする。図4では
mが2、nが3の例を示している。各IGBTをQで示
す。Q11、Q12及びQ13のコレクタと分圧回路S
11〜S23の間は、フローティング電源Vflが設け
られる。分圧回路S11〜S23は電圧Vflを分圧
し、Q11、Q12及びQ13のゲートにバイアス電圧
を供給する。これによって、Q11、Q12及びQ13
は常にオン(動作)状態に保たれる。一般にm行n列の
IGBTの配列では、任意に定めた所定の行以外のIG
BTはオン状態に保持される。ただし、この段階では回
路全体にはまだ電流は流れない。FIG. 4 is a block diagram showing another preferred embodiment of the switch 12. This is a series of m high-current semiconductor elements such as IGBTs connected in series and n connected in parallel. Here, m and n are arbitrary integers. For simplicity, each element (IGBT) has the same characteristics, and the maximum voltage and maximum current of each element are Vmax and Imax. FIG. 4 shows an example in which m is 2 and n is 3. Each IGBT is indicated by Q. Collector of Q11, Q12 and Q13 and voltage dividing circuit S
The floating power supply Vfl is provided between 11 and S23. The voltage dividing circuits S11 to S23 divide the voltage Vfl and supply a bias voltage to the gates of Q11, Q12 and Q13. This allows Q11, Q12 and Q13
Is always on (operating). Generally, in an array of IGBTs of m rows and n columns, IGs other than a predetermined row that is arbitrarily determined are arranged.
BT is held in the ON state. However, at this stage, no current flows through the entire circuit.
【0020】IGBTのエミッタ・コレクタ間には、ダ
イオードDb11〜Db23が設けられることが多い。
これは、通常、逆バイアスがかかった場合にIGBTを
保護するためである。しかし、本発明では、フローティ
ング電源Vflから分圧回路を介して流れる電流の電流
路としても機能している。分圧回路S11〜S23は抵
抗器だけでなくキャパシタも有しているが、これは信号
の応答性を改善するためである。各IGBTのゲート・
エミッタ間に設けられたツェナー・ダイオードDt11
〜Dt23は、各IGBTのゲート・エミッタ間電圧が
定格以上になるのを防ぎ、IGBTの破壊を防止する。Diodes Db11 to Db23 are often provided between the emitter and collector of the IGBT.
This is usually to protect the IGBT when reverse biased. However, the present invention also functions as a current path for the current flowing from the floating power supply Vfl via the voltage dividing circuit. The voltage dividing circuits S11 to S23 have not only resistors but also capacitors, in order to improve the response of signals. Gate of each IGBT
Zener diode Dt11 provided between the emitters
.About.Dt23 prevent the gate-emitter voltage of each IGBT from exceeding the rated value and prevent the breakdown of the IGBT.
【0021】パルス発生器14は、所定のパルス幅の電
圧を有するゲート信号を発生し、Q21のゲート・エミ
ッタ間に供給する。この場合、Q21、Q22及びQ2
3のゲートは共通接続されているが、エミッタは共通接
続されていないことに注意されたい。Q21のゲート・
エミッタ間にゲート信号が供給されると、その立ち上が
りでQ21がオンする。これによって第1列の全てのI
GBT、つまり、Q11とQ21がオンする。すると、
第1列を流れる電流によって発生する電圧降下に対して
他の列もバランスを取るように動作する。よって残りの
第m行のIGBT、つまり、Q22及びQ23もオンす
る。これによって、配列を構成する全てのIGBTがオ
ン(動作)状態になる。Q21のゲート・エミッタ間に
のみゲート信号を供給するのは、他の第m行のIGBT
に共通に供給したとしても、それらの特性のばらつきの
ために必ずしも同じ特性で動作しないからである。この
構成によれば、第m行のIGBT以外は通常動作状態に
あるので、ゲート信号に対して高速に応答して配列全体
を動作状態にすることができる。よって、この回路を使
用すれば、IGBTが1個では対応できない大電流でも
高速にスイッチングすることができる。The pulse generator 14 generates a gate signal having a voltage of a predetermined pulse width and supplies it between the gate and emitter of Q21. In this case, Q21, Q22 and Q2
Note that the gates of 3 are tied together, but the emitters are not. Gate of Q21
When a gate signal is supplied between the emitters, Q21 turns on at the rising edge of the gate signal. This allows all I's in the first column
GBT, that is, Q11 and Q21 are turned on. Then,
The other columns also operate to balance the voltage drop caused by the current flowing through the first column. Therefore, the remaining IGBTs in the m-th row, that is, Q22 and Q23 are also turned on. As a result, all the IGBTs forming the array are turned on (operating). Supplying the gate signal only between the gate and the emitter of Q21 is due to the IGBT in the other m-th row.
This is because even if they are supplied in common, they do not always operate with the same characteristics due to variations in their characteristics. According to this configuration, since the elements other than the m-th row IGBT are in the normal operation state, the entire array can be activated in response to the gate signal at high speed. Therefore, by using this circuit, it is possible to perform high-speed switching even with a large current that cannot be handled by one IGBT.
【0022】以上本発明の好適実施例について説明した
が、本発明はここに説明した実施例のみに限定されるも
のではなく、本発明の要旨を逸脱することなく必要に応
じて種々の変形及び変更を実施し得ることは当業者には
明らかである。Although the preferred embodiments of the present invention have been described above, the present invention is not limited to the embodiments described herein, and various modifications and changes can be made as necessary without departing from the gist of the present invention. It will be apparent to those skilled in the art that changes can be made.
【0023】[0023]
【発明の効果】本発明の電力供給装置によると、直列接
続された複数の容量素子の中で、何個の容量素子を各々
何ボルトの電圧まで充電するかを任意に調整可能なの
で、所望の出力電圧値に対して所望の静電容量、すなわ
ち所望の電荷量を設定することにより、負荷に対して所
望の電力を供給することができる。また、キャパシタ及
び充電回路を直列に接続するという簡単な構成で容易に
所望の高電圧出力を発生できる。According to the power supply device of the present invention, it is possible to arbitrarily adjust the number of volts to which each of a plurality of capacitors connected in series can be charged. By setting a desired capacitance, that is, a desired amount of charge for the output voltage value, it is possible to supply a desired power to the load. Moreover, a desired high voltage output can be easily generated with a simple configuration in which the capacitor and the charging circuit are connected in series.
【図1】本発明の電力供給装置の一実施例のブロック図
である。FIG. 1 is a block diagram of an embodiment of a power supply device of the present invention.
【図2】複数ある直流電源とキャパシタ・バンクの1つ
の実施例の構成をより詳細に示したブロック図である。FIG. 2 is a block diagram showing in more detail the configuration of one embodiment of multiple DC power supplies and capacitor banks.
【図3】被測定素子としてIGBTを選択し、短絡試験
を行うときのブロック図である。FIG. 3 is a block diagram when an IGBT is selected as a device to be measured and a short circuit test is performed.
【図4】スイッチ12の他の好適実施例を示すブロック
図である。FIG. 4 is a block diagram showing another preferred embodiment of the switch 12.
10 被測定素子(負荷) 44 検出手段 S1〜S4 充電手段(直流電源) CB1〜CB4 容量素子(キャパシタ・バンク) D1〜D3及び12 接続手段 10 device to be measured (load) 44 detection means S1 to S4 charging means (DC power supply) CB1 to CB4 capacitive element (capacitor bank) D1 to D3 and 12 connection means
Claims (3)
の容量素子と、 対応する上記n個の容量素子を夫々独立に充電する複数
の充電手段と、 上記n個の容量素子の夫々の電圧を検出する検出手段
と、 上記n個の容量素子の所望の合成容量及び出力電圧に応
じて上記複数の充電手段を選択的に制御する制御手段と
を具えることを特徴とする電力供給装置。1. An n (integer of 2 or more) number of capacitive elements connected in series, a plurality of charging means for independently charging the corresponding n number of capacitive elements, and a plurality of the n number of capacitive elements. A power supply comprising: a detection unit that detects each voltage; and a control unit that selectively controls the plurality of charging units according to a desired combined capacitance of the n capacitance elements and an output voltage. Supply device.
続された複数の容量素子と、 該複数の容量素子の各々を独立に充電する充電手段と、 上記複数の容量素子の各々の両端間電圧を検出する検出
手段と、 上記複数の容量素子の隣接する容量素子間のノードと上
記出力端との間を接続する接続手段と、 上記検出手段により検出された電圧に応じて、上記充電
手段を制御し、上記複数の容量素子の総電荷量に従って
上記出力端から所望の電力を発生する制御手段とを具え
ることを特徴とする電力供給装置。2. A plurality of capacitive elements having one end grounded and the other end connected in series to an output terminal, charging means for independently charging each of the plurality of capacitive elements, and each of the plurality of capacitive elements. Detecting means for detecting a voltage between both ends, connecting means for connecting between the output terminal and a node between adjacent capacitive elements of the plurality of capacitive elements, and in accordance with the voltage detected by the detecting means, A power supply device, comprising: a control unit configured to control a charging unit and generate desired power from the output end according to a total charge amount of the plurality of capacitive elements.
隣接する容量素子間のノードに夫々アノードが接続さ
れ、カソードが上記直列容量素子の上記他端に共通接続
された複数のダイオードと、 該複数のダイオードの共通接続されたカソードと上記出
力端との間に接続されたスイッチ手段とを含むことを特
徴とする請求項2記載の電力供給装置。3. The plurality of diodes, wherein the connecting means has an anode connected to a node between adjacent capacitive elements of the plurality of capacitive elements, and a cathode commonly connected to the other end of the series capacitive element, The power supply apparatus according to claim 2, further comprising switch means connected between the commonly connected cathodes of the plurality of diodes and the output terminal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6271887A JPH07170660A (en) | 1993-10-15 | 1994-10-12 | Power supply device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28163193 | 1993-10-15 | ||
JP5-281631 | 1993-10-15 | ||
JP6271887A JPH07170660A (en) | 1993-10-15 | 1994-10-12 | Power supply device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07170660A true JPH07170660A (en) | 1995-07-04 |
Family
ID=26549930
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6271887A Pending JPH07170660A (en) | 1993-10-15 | 1994-10-12 | Power supply device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07170660A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1094169A (en) * | 1996-09-13 | 1998-04-10 | Honda Motor Co Ltd | Power unit |
JP2006509158A (en) * | 2002-12-07 | 2006-03-16 | エナージェティックス グループ リミテッド | Power system |
US7669419B2 (en) | 2002-12-07 | 2010-03-02 | Energetix Group Limited | Electrical power supply system |
-
1994
- 1994-10-12 JP JP6271887A patent/JPH07170660A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1094169A (en) * | 1996-09-13 | 1998-04-10 | Honda Motor Co Ltd | Power unit |
JP2006509158A (en) * | 2002-12-07 | 2006-03-16 | エナージェティックス グループ リミテッド | Power system |
US7669419B2 (en) | 2002-12-07 | 2010-03-02 | Energetix Group Limited | Electrical power supply system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5568035A (en) | Variable-capacitance power supply apparatus | |
US9270127B2 (en) | Method and system for balancing electrical cells | |
US10972083B2 (en) | Supply voltage decoupling circuits for voltage droop mitigation | |
US9143054B2 (en) | Multilevel conversion circuit | |
KR100337035B1 (en) | Passive auxiliary circuit for series connection of IGBTs | |
US20020153869A1 (en) | Power supply device | |
US10826311B2 (en) | Alternating-current voltage detection circuit | |
CN105978309A (en) | Discharging an input capacitor of a switch mode power supply | |
US20190173393A1 (en) | Voltage balancing of voltage source converters | |
CA2106325C (en) | Gate power supply circuit | |
US4274135A (en) | Gating circuit for high voltage thyristor strings | |
AU696737B2 (en) | High efficiency voltage converter and regulator circuit | |
US8508892B2 (en) | Integrated circuit with DC-DC converter and ESD protection | |
CN203800819U (en) | Frequency converter and power-on protection module thereof | |
US20240106317A1 (en) | Dc/dc converter for providing maximum efficiency in various load current ranges | |
JPH07170660A (en) | Power supply device | |
SE455455B (en) | FINAL STEP WITH AUTOMATIC LEVEL CONTROL FOR NETWORK SIGNAL | |
EP0669701A1 (en) | Gate power supply circuit | |
US20140159504A1 (en) | Potential definition of input lines of an inverter | |
US20230094863A1 (en) | A power converter having multiple main switches in series and a power conversion method | |
JP2858164B2 (en) | Power supply | |
US5222012A (en) | Power management circuit for a magnetic repulsion punch | |
CN106612069A (en) | Charge pump and dynamic charge pumping device comprising same | |
US3477011A (en) | Ac to dc voltage conversion circuit | |
US5751219A (en) | Testing instrument with a display element |