JPH07168768A - Initial self-diagnosing method - Google Patents
Initial self-diagnosing methodInfo
- Publication number
- JPH07168768A JPH07168768A JP5312426A JP31242693A JPH07168768A JP H07168768 A JPH07168768 A JP H07168768A JP 5312426 A JP5312426 A JP 5312426A JP 31242693 A JP31242693 A JP 31242693A JP H07168768 A JPH07168768 A JP H07168768A
- Authority
- JP
- Japan
- Prior art keywords
- cache memory
- self
- diagnosis
- failure
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は初期自己診断方法、特に
キャッシュメモリを接続したマイクロプロセッサを持つ
データ処理装置における初期自己診断方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an initial self-diagnosis method, and more particularly to an initial self-diagnosis method in a data processor having a microprocessor connected to a cache memory.
【０００２】[0002]
【従来の技術】従来のこの種の初期自己診断機能は、図
３のフローチャートに示すように、自己診断プログラム
がキャッシュメモリの全機能を自己診断する以前にキャ
ッシュメモリを初期化するのみでキャッシュメモリを使
用し、自己診断プログラムを実行している為、自己診断
プログラム実行中にキャッシュメモリにおいて障害が発
生した場合、自己診断プログラムの実行の継続は不可能
と判断し停止するか、もしくは、図４のフローチャート
に示すように自己診断プログラムはキャッシュメモリの
全機能を自己診断した後、キャッシュメモリを使用して
いた。2. Description of the Related Art A conventional initial self-diagnosis function of this type, as shown in the flow chart of FIG. 3, requires only initializing the cache memory before the self-diagnosis program self-diagnoses all the functions of the cache memory. 4 is used to execute the self-diagnosis program, and if a failure occurs in the cache memory during execution of the self-diagnosis program, it is judged that the continuation of the self-diagnosis program cannot be continued and is stopped, or The self-diagnosis program uses the cache memory after self-diagnosing all the functions of the cache memory as shown in the flowchart of FIG.
【０００３】[0003]
【発明が解決しようとする課題】上述した従来の初期自
己診断方法のうちの第一の例では、キャッシュメモリが
外付け回路としてマイクロプロセッサのＬＳＩに接続さ
れており、データ処理装置を実際に動作させてみないと
キャッシュメモリが正常に動作することが確認できない
場合には、キャッシュメモリが障害を発生する可能性が
あり、キャッシュメモリの障害が表示装置を初期化する
以前に発生した場合には自己診断プログラムが障害情報
を表示できずに停止してしまう。また、キャッシュメモ
リでの障害の有無にかかわらず実施できる自己診断機能
が、キャッシュメモリで障害が発生することで中断さ
れ、診断結果が得られないという欠点もある。In the first example of the above-mentioned conventional initial self-diagnosis methods, the cache memory is connected to the LSI of the microprocessor as an external circuit, and the data processing device actually operates. If you can not confirm that the cache memory operates normally without doing so, there is a possibility that the cache memory will fail.If the cache memory failure occurs before initializing the display device, The self-diagnosis program stops because it cannot display the failure information. In addition, the self-diagnosis function, which can be executed regardless of the presence or absence of a failure in the cache memory, is interrupted by the occurrence of a failure in the cache memory, and the diagnostic result cannot be obtained.
【０００４】そして、上述した従来の初期自己診断方法
のうちの第二の例では、キャッシュメモリを自己診断す
るまでは使用しないので、自己診断に要する時間が多大
になる欠点がある。In the second example of the above-mentioned conventional initial self-diagnosis methods, since the cache memory is not used until it is self-diagnosed, there is a drawback that the self-diagnosis takes a lot of time.
【０００５】本発明の目的は、キャッシュメモリが正常
動作する場合には自己診断に要する時間を短縮し、キャ
ッシュメモリに障害がある場合には、障害内容を表示で
きるまで自己診断プログラムの実行を継続することによ
り、上記の欠点を解消した初期自己診断方法を提供する
ことにある。An object of the present invention is to reduce the time required for self-diagnosis when the cache memory operates normally, and to continue execution of the self-diagnosis program until the contents of the failure can be displayed when the cache memory has a failure. By doing so, it is to provide an initial self-diagnosis method that solves the above-mentioned drawbacks.
【０００６】[0006]
【課題を解決するための手段】本発明の方法は、キャッ
シュメモリを接続したマイクロプロセッサを持つデータ
処理装置における初期自己診断方法において、自己診断
プログラムがキャッシュメモリの全機能を自己診断する
以前にキャッシュメモリの自己診断プログラム取り込み
機能のみを簡易的に診断し、キャッシュメモリの自己プ
ログラム取り込み機能を使用して自己診断プログラムを
実行し、自己診断プログラム実行中にキャッシュメモリ
において障害が発生した場合でもキャッシュメモリの使
用を中止して診断プログラムを再実行する事により、自
己診断プログラムの実行を接続した後、改めてキャッシ
ュメモリの全機能を自己診断することを特徴とする。The method of the present invention is an initial self-diagnosis method in a data processing device having a microprocessor to which a cache memory is connected, in which a cache is executed before a self-diagnosis program self-diagnoses all the functions of the cache memory. Even if only the self-diagnosis program loading function of the memory is simply diagnosed and the self-diagnosis program of the cache memory is used to execute the self-diagnosis program, even if a failure occurs in the cache memory during execution of the self-diagnosis program, the cache memory Is stopped and the diagnostic program is re-executed to connect the execution of the self-diagnostic program, and then self-diagnose all the functions of the cache memory again.
【０００７】[0007]
【実施例】次に、本発明の実施例について図面を参照し
て説明する。Embodiments of the present invention will now be described with reference to the drawings.
【０００８】図１は本発明の初期自己診断方法の一実施
例を示すデータ処理装置のブロック図であり、図２は本
実施例の動作を示すフローチャートである。FIG. 1 is a block diagram of a data processing apparatus showing an embodiment of the initial self-diagnosis method of the present invention, and FIG. 2 is a flow chart showing the operation of this embodiment.
【０００９】図１に示すデータ処理装置は、マイクロプ
ロセッサ１、２次キャッシュメモリ６、読み出し専用メ
モリ７（以下ＲＯＭ７と記す）、主記憶部１０、Ｉ／Ｏ
制御部１１、表示装置１２で構成される。The data processing apparatus shown in FIG. 1 includes a microprocessor 1, a secondary cache memory 6, a read-only memory 7 (hereinafter referred to as ROM 7), a main storage unit 10, and an I / O.
The control unit 11 and the display device 12 are included.
【００１０】マイクロプロセッサ１は命令実行部２、転
送制御部３、命令キャッシュメモリ４およびデータキャ
ッシュメモリ５で構成される。マイクロプロセッサ１は
２次キャッシュメモリ６と直接接続され、システムバス
１５を介してＲＯＭ７、主記憶部１０、Ｉ／Ｏ制御部１
１、表示装置１２と接続される。The microprocessor 1 comprises an instruction execution unit 2, a transfer control unit 3, an instruction cache memory 4 and a data cache memory 5. The microprocessor 1 is directly connected to the secondary cache memory 6, and via the system bus 15, the ROM 7, the main storage unit 10, the I / O control unit 1
1. Connected to the display device 12.
【００１１】マイクロプロセッサ１の内部にある命令実
行部２は、転送制御部３を介して命令を取り込み、実行
する。また、データの書き込み、読み出しを転送制御部
３を介して行う。転送制御部３は命令実行部２からの要
求に応じて、システムバス１５、命令キャッシュメモリ
４、データキャッシュメモリ５、２次キャッシュメモリ
６の命令およびデータの転送を制御する部分である。命
令キャッシュメモリ４は、命令実行部２が実行する命令
を一時的に記憶する高速の小容量メモリであり、データ
キャッシュメモリ５は命令実行部２が必要とするデータ
を一時的に記憶する高速の小容量メモリであり、共に転
送制御部３と２次キャッシュメモリ６に接続される。The instruction execution unit 2 inside the microprocessor 1 fetches and executes an instruction via the transfer control unit 3. Further, writing and reading of data are performed via the transfer control unit 3. The transfer control unit 3 is a unit that controls transfer of instructions and data in the system bus 15, the instruction cache memory 4, the data cache memory 5, and the secondary cache memory 6 in response to a request from the instruction execution unit 2. The instruction cache memory 4 is a high-speed small-capacity memory that temporarily stores the instructions executed by the instruction execution unit 2, and the data cache memory 5 is a high-speed memory that temporarily stores the data required by the instruction execution unit 2. It is a small-capacity memory, and both are connected to the transfer control unit 3 and the secondary cache memory 6.
【００１２】２次キャッシュメモリ６はマイクロプロセ
ッサ１に接続され、マイクロプロセッサ１内の命令実行
部２が実行する命令と必要データを一時的に記憶する中
速の中容量メモリであり、マイクロプロセッサ１内の転
送制御部３により制御され、システムバス１５との間で
命令およびデータを取り込み、データの書き出しを行
う。また、必要な命令を命令キャッシュメモリ４に供給
し、必要なデータをデータキャッシュメモリ５に供給す
る。The secondary cache memory 6 is a medium-speed medium-capacity memory which is connected to the microprocessor 1 and temporarily stores instructions executed by the instruction execution unit 2 in the microprocessor 1 and necessary data. It is controlled by the transfer control unit 3 therein to fetch instructions and data with the system bus 15 and write data. Further, it supplies necessary instructions to the instruction cache memory 4 and supplies necessary data to the data cache memory 5.
【００１３】ＲＯＭ７にはマイクロプロセッサ１が初期
自己診断を行うのに必要な命令の並びである自己診断プ
ログラム８と、自己診断プログラム８を含むテストデー
タ９が記憶されており、システムバス１５からの要求に
よりこれらの命令、データをシステムバス１５に出力す
る。The ROM 7 stores a self-diagnosis program 8 which is a sequence of instructions necessary for the microprocessor 1 to perform an initial self-diagnosis, and test data 9 including the self-diagnosis program 8. These instructions and data are output to the system bus 15 in response to a request.
【００１４】主記憶部１０は低速の大容量メモリであ
り、初期自己診断により初期化、診断される対象とな
り、Ｉ／Ｏ制御部１１は各Ｉ／Ｏ装置を制御する部分で
あり、初期自己診断により初期化、診断される対象とな
り、また表示装置１２は表示メモリ部１３とＣＲＴディ
スプレイ１４から構成される。表示装置１２はシステム
バス１５から表示メモリ部１３に書き込まれたデータを
ＣＲＴディスプレイ１４に映し出すことにより表示を行
う。The main storage unit 10 is a low-speed, large-capacity memory and is a target to be initialized and diagnosed by the initial self-diagnosis. The I / O control unit 11 is a part for controlling each I / O device, The display device 12 is an object to be initialized and diagnosed by the diagnosis, and the display device 12 includes a display memory unit 13 and a CRT display 14. The display device 12 displays by displaying the data written in the display memory unit 13 from the system bus 15 on the CRT display 14.
【００１５】続いて、本発明の初期診断方法について説
明する。Next, the initial diagnosis method of the present invention will be described.
【００１６】図１のデータ処理装置では、図２に示すス
テップ（以下Ｓと記す）１０１で電源投入またはリセッ
トを行うと、マイクロプロセッサ１に内蔵された命令実
行部２は転送制御部３を通してＲＯＭ７より自己診断プ
ログラム８を実行すべき命令として読み出しを開始す
る。なお、このとき命令キャッシュ使用禁止状態であ
り、命令キャッシュメモリ４と２次キャッシュメモリ６
は使用されない。In the data processing apparatus of FIG. 1, when the power is turned on or reset at step (hereinafter referred to as S) 101 shown in FIG. 2, the instruction execution unit 2 built in the microprocessor 1 passes through the transfer control unit 3 to the ROM 7 Further, reading is started as an instruction to execute the self-diagnosis program 8. At this time, the instruction cache use is disabled, and the instruction cache memory 4 and the secondary cache memory 6 are
Is not used.
【００１７】次にＳ１０２において、命令実行部２は自
己診断プログラム８を実行するのに必要な設定を行う初
期化処理を行い、Ｓ１０３において、初期化処理での障
害の有無を判断し、障害ありと判断した場合はＳ１２１
にて診断処理動作を停止する。障害なしと判断した場合
にはＳ１０４へ進む。Next, in step S102, the instruction execution section 2 performs an initialization process for making settings necessary for executing the self-diagnosis program 8. In step S103, it is determined whether or not there is a failure in the initialization process, and there is a failure. If it is determined that S121
Stops the diagnostic processing operation. If it is determined that there is no failure, the process proceeds to S104.
【００１８】Ｓ１０４においては、命令キャッシュメモ
リ４と２次キャッシュメモリ６が自己診断プログラム８
の取り込みに使用する準備として、命令キャッシュメモ
リ４と２次キャッシュメモリ６の各キャッシュメモリの
初期化を行う。なお、データキャッシュメモリ５は自己
診断プログラム８の取り込みに必要では無いので、ここ
では初期化を行わない。In S104, the instruction cache memory 4 and the secondary cache memory 6 are stored in the self-diagnosis program 8
In preparation for use in fetching, the respective cache memories of the instruction cache memory 4 and the secondary cache memory 6 are initialized. Since the data cache memory 5 is not necessary for loading the self-diagnosis program 8, it is not initialized here.
【００１９】次にＳ１０５において、自己診断プログラ
ム８の格納されているＲＯＭ７の試験を行う。このと
き、命令実行部２はＲＯＭ７に格納されている自己診断
プログラム８を含むテストデータ９を２次キャッシュメ
モリ６、命令キャッシュメモリ４、転送制御部３を介し
て読み出し試験を行う。これにより、命令キャッシュメ
モリ４と２次キャッシュメモリ６から成るキャッシュメ
モリの自己診断プログラム取り込み機能の動作を確認で
きる。Next, in S105, the ROM 7 in which the self-diagnosis program 8 is stored is tested. At this time, the instruction execution unit 2 performs a read test of the test data 9 including the self-diagnosis program 8 stored in the ROM 7 via the secondary cache memory 6, the instruction cache memory 4, and the transfer control unit 3. Thus, the operation of the self-diagnosis program loading function of the cache memory including the instruction cache memory 4 and the secondary cache memory 6 can be confirmed.
【００２０】次にＳ１０６において、上述したＳ１０５
での障害の有無を判断し、障害ありと判断した場合はＳ
１１４へ進み、障害なしと判断した場合にはＳ１０７へ
進む。まず、上述したＳ１０６へ障害なしと判断した場
合について説明する。Ｓ１０６で障害なしと判断した場
合、Ｓ１０７において命令キャッシュ使用許可状態にす
る。これにより、命令実行部２は命令キャッシュメモリ
４、２次キャッシュメモリ６を使用して、ＲＯＭ７に格
納されている自己診断プログラム８を読み出し、Ｓ１０
８以降の処理を実行する。Next, in S106, the above-mentioned S105 is performed.
If there is a fault in S
When it is determined that there is no failure, the procedure proceeds to S114. First, a case where it is determined that there is no failure in S106 described above will be described. If it is determined that there is no failure in S106, the instruction cache use permission state is set in S107. As a result, the instruction executing section 2 uses the instruction cache memory 4 and the secondary cache memory 6 to read the self-diagnosis program 8 stored in the ROM 7, and S10
The processing after 8 is executed.
【００２１】Ｓ１０６で障害ありと判断した場合、Ｓ１
１４において再度ＲＯＭ７試験を行う。このとき、命令
実行部２は命令キャッシュメモリ４、２次キャッシュメ
モリ６を介さずに、ＲＯＭ７に格納されているテストデ
ータ９を転送制御部３を通して読み出し試験を行う。次
にＳ１１５においてＳ１１４での障害の有無を判断し、
障害ありと判断した場合はＳ１２１へ進み、障害なしと
判断した場合にはＳ１０８へ進む。If it is determined that there is a failure in S106, S1
At 14, the ROM7 test is performed again. At this time, the instruction execution section 2 performs a read test of the test data 9 stored in the ROM 7 through the transfer control section 3 without passing through the instruction cache memory 4 and the secondary cache memory 6. Next, in S115, it is determined whether or not there is a failure in S114,
If it is determined that there is a fault, the process proceeds to S121, and if it is determined that there is no fault, the process proceeds to S108.
【００２２】これにより、Ｓ１０６で検出された障害に
より命令キャッシュメモリ４または２次キャッシュメモ
リ６に発生した障害なのか、ＲＯＭ７に発生した障害な
のかを判断する。つまり、Ｓ１１５にて障害ありと判断
した場合はＲＯＭ７に障害があるとしてＳ１２１にて診
断処理動作を停止する。またＳ１１５にて障害なしと判
断した場合にはＳ１０８へ進むことによりＳ１０７は実
行されない。よって、命令キャッシュ使用禁止状態でＳ
１０８以降の処理を継続し、実行する事になる。As a result, it is determined whether the failure detected in S106 has occurred in the instruction cache memory 4 or the secondary cache memory 6 or in the ROM 7. That is, if it is determined that there is a failure in S115, it is determined that the ROM 7 has a failure, and the diagnosis processing operation is stopped in S121. If it is determined in S115 that there is no failure, the process proceeds to S108 and S107 is not executed. Therefore, when the instruction cache is disabled, S
The process after 108 is continued and executed.
【００２３】次にＳ１０８より、表示装置１２の試験を
行う。表示装置１２は表示メモリ部１３とＣＲＴディス
プレイ１４から成り、表示メモリ部１２を初期化しない
とＣＲＴディスプレイ１４に障害内容などを表示する事
が出来ない。従って、表示メモリ部１３の初期化を行
い、試験を行う。Ｓ１０９においては、上述したＳ１０
８での障害の有無を判断し、障害ありと判断した場合は
Ｓ１１６へ進み。障害なしと判断した場合にはＳ１１０
へ進む。Next, in S108, the display device 12 is tested. The display device 12 includes a display memory unit 13 and a CRT display 14, and the CRT display 14 cannot display the contents of a failure unless the display memory unit 12 is initialized. Therefore, the display memory unit 13 is initialized and tested. In S109, the above-mentioned S10
It is determined whether or not there is a failure in 8, and if it is determined that there is a failure, the process proceeds to S116. If it is determined that there is no obstacle, S110
Go to.
【００２４】Ｓ１０９で障害ありと判断した場合、Ｓ１
１６において発生した障害が命令キャッシュメモリ４ま
たは２次キャッシュメモリ６で発生したのかを判断し、
命令キャッシュメモリ４または２次キャッシュメモリ６
の障害なしと判断した場合はＳ１２１へ進み。障害あり
と判断した場合にはＳ１１７へ進む。When it is determined that there is a failure in S109, S1
It is judged whether the failure occurred in 16 occurs in the instruction cache memory 4 or the secondary cache memory 6,
Instruction cache memory 4 or secondary cache memory 6
If it is determined that there is no obstacle, the process proceeds to S121. If it is determined that there is a failure, the process proceeds to S117.
【００２５】これにより、Ｓ１０９で検出された障害が
命令キャッシュメモリ４または２次キャッシュメモリ６
に発生した障害の場合にはＳ１１７により命令キャッシ
ュ使用禁止状態にすることにより、命令キャッシュメモ
リ４と２次キャッシュメモリ６の使用を中止し、Ｓ１０
８を再実行する。これにより、命令キャッシュメモリ４
または２次キャッシュメモリ６の障害に依存する事なく
表示装置１２の診断を行う事ができる。また、Ｓ１０９
で検出された障害が命令キャッシュメモリ４または２次
キャッシュメモリ６以外で発生した障害の場合には表示
装置１２に障害があるとしてＳ１２１にて診断処理動作
を停止する。As a result, the fault detected in S109 is the instruction cache memory 4 or the secondary cache memory 6
In the case of the failure that occurred in S1, the use of the instruction cache memory 4 and the secondary cache memory 6 is stopped by setting the instruction cache use disabled state in S117, and S10
Re-execute 8. As a result, the instruction cache memory 4
Alternatively, the display device 12 can be diagnosed without depending on the failure of the secondary cache memory 6. In addition, S109
If the failure detected in step 1 is a failure that occurs in a memory other than the instruction cache memory 4 or the secondary cache memory 6, it is determined that there is a failure in the display device 12, and the diagnostic processing operation is stopped in step S121.
【００２６】次にＳ１１０より、主記憶部１０の試験を
行い、Ｓ１１１において、上述したＳ１１０での障害の
有無を判断し、障害ありと判断した場合はＳ１１８へ進
み、障害なしと判断した場合にはＳ１１２へ進む。Ｓ１
１１で障害ありと判断した場合、Ｓ１１８において発生
した障害が命令キャッシュメモリ４または２次キャッシ
ュメモリ６で発生したのかを判断し、命令キャッシュメ
モリ４または２次キャッシュメモリ６の障害なしと判断
した場合はＳ１２０へ進み、障害ありと判断した場合に
はＳ１１９へ進む。Next, in S110, the main memory 10 is tested, and in S111, it is determined whether or not there is a fault in S110. If it is determined that there is a fault, the process proceeds to S118, and if it is determined that there is no fault. Advances to S112. S1
When it is determined that there is a failure in S11, it is determined whether the failure that occurred in S118 has occurred in the instruction cache memory 4 or the secondary cache memory 6, and it is determined that there is no failure in the instruction cache memory 4 or the secondary cache memory 6. Advances to S120, and when it is determined that there is a failure, advances to S119.
【００２７】これにより、Ｓ１１１で検出された障害が
命令キャッシュメモリ４または２次キャッシュメモリ６
に発生した障害の場合にはＳ１１９により命令キャッシ
ュ使用禁止状態にすることにより、命令キャッシュメモ
リ４と２次キャッシュメモリ６の使用を中止しＳ１１０
を再実行する。これにより、命令キャッシュメモリ４ま
たは２次キャッシュメモリ６の障害に依存する事なく主
記憶部１０の診断を行う事ができる。また、Ｓ１１１で
検出された障害が命令キャッシュメモリ４または２次キ
ャッシュメモリ６以外で発生した障害の場合には主記憶
部１０に障害があるとしてＳ１２０にて障害内容を表示
装置１２に表示した後、Ｓ１２１にて診断処理動作を停
止する。As a result, the failure detected in S111 is the instruction cache memory 4 or the secondary cache memory 6
In the case of a failure that occurred in S1, the use of the instruction cache memory 4 and the secondary cache memory 6 is stopped by setting the instruction cache use disabled state in S119, S110
Re-execute. As a result, the main memory 10 can be diagnosed without depending on the failure of the instruction cache memory 4 or the secondary cache memory 6. If the fault detected in S111 is a fault other than the instruction cache memory 4 or the secondary cache memory 6, it is determined that there is a fault in the main storage unit 10 and the fault content is displayed on the display device 12 in S120. , S121, the diagnosis processing operation is stopped.
【００２８】次にＳ１１２により、命令キャッシュメモ
リ４、データキャッシュメモリ５、２次キャッシュメモ
リ６の診断を行い、キャッシュメモリの全機能の試験を
行う。次にＳ１１３において、上述したＳ１１２での障
害の有無を判断し、障害ありと判断した場合はＳ１２０
へ進み。障害なしと判断した場合には自己診断プログラ
ム８を継続実行し、Ｉ／Ｏ制御部１１等の自己診断を行
う。Next, in S112, the instruction cache memory 4, the data cache memory 5, and the secondary cache memory 6 are diagnosed, and all the functions of the cache memory are tested. Next, in S113, it is determined whether or not there is a failure in S112, and if it is determined that there is a failure, S120
Go to. When it is determined that there is no failure, the self-diagnosis program 8 is continuously executed, and the self-diagnosis of the I / O control unit 11 and the like is performed.
【００２９】Ｓ１１３で障害ありと判断した場合、Ｓ１
２０にて障害内容を表示装置１２に表示した後、Ｓ１２
１にて診断処理動作を停止する。When it is determined that there is a failure in S113, S1
After displaying the content of the failure on the display device 12 at 20, S12
At 1, the diagnostic processing operation is stopped.
【００３０】本実施例と図３の第一の従来の初期自己診
断方法と比較した場合、図３におけるＳ３０６，Ｓ３０
８でキャッシュメモリの障害が発生すると、従来の方法
では障害内容を表示出来ずに診断プログラムが停止して
しまうが、本発明の初期自己診断方法では該当するＳ１
０５，Ｓ１０８でキャッシュメモリの障害が発生しても
診断を継続できる。また、Ｓ３１０でキャッシュメモリ
の障害が発生した場合、主記憶部の障害と区別できない
が、本発明の初期自己診断方法ではキャッシュメモリを
使用せずに再実行するため、障害発生箇所の区別が行え
る。また、正常動作時の自己診断の実行時間はキャッシ
ュメモリを使用しているので、図３における従来の方式
と同等である。When this embodiment is compared with the first conventional initial self-diagnosis method of FIG. 3, S306 and S30 in FIG.
When a failure of the cache memory occurs in No. 8, the conventional method cannot display the failure content and the diagnostic program stops. However, in the initial self-diagnosis method of the present invention, the corresponding S1
The diagnosis can be continued even if a cache memory failure occurs in 05 and S108. Further, when a failure of the cache memory occurs in S310, it cannot be distinguished from the failure of the main storage unit. However, since the initial self-diagnosis method of the present invention re-executes without using the cache memory, the location of the failure can be distinguished. . Further, the execution time of the self-diagnosis at the time of normal operation is the same as that of the conventional method in FIG. 3 because the cache memory is used.
【００３１】次に、本実施例と図４の第二の従来の初期
自己診断方法と比較した場合、図４におけるＳ４０６，
Ｓ４０８でキャッシュメモリを使用していないのでキャ
ッシュメモリの障害は発生しない。しかし、従来の方法
では正常動作時にもＳ４０６，Ｓ４０８でキャッシュメ
モリを使用しないので、命令を実行する度にＲＯＭ７か
ら新しい命令を読み出す必要があるため実行時間が長
い。本発明の初期自己診断方法ではキャッシュメモリを
使用しているので、命令はほとんどが命令キャッシュメ
モリ４より取り出せるので、図４の従来方法より高速で
ある。Next, when this embodiment is compared with the second conventional initial self-diagnosis method of FIG. 4, S406 in FIG.
Since the cache memory is not used in S408, no failure occurs in the cache memory. However, in the conventional method, since the cache memory is not used in S406 and S408 even in the normal operation, it is necessary to read a new instruction from the ROM 7 every time the instruction is executed, so that the execution time is long. Since the cache memory is used in the initial self-diagnosis method of the present invention, most of the instructions can be fetched from the instruction cache memory 4, which is faster than the conventional method of FIG.
【００３２】[0032]
【発明の効果】以上説明したように、本発明の初期自己
診断方法は、キャッシュメモリが正常動作する場合には
自己診断に要する時間を短縮し、キャッシュメモリに障
害がある場合には、障害内容を表示できるまで自己診断
プログラムの実行を継続することにより、キャッシュメ
モリの障害内容を詳細に表示出来る効果を有している。As described above, according to the initial self-diagnosis method of the present invention, the time required for self-diagnosis is shortened when the cache memory operates normally, and the content of the fault is detected when the cache memory has a fault. By continuing the execution of the self-diagnosis program until the message can be displayed, the failure content of the cache memory can be displayed in detail.
【００３３】[0033]
【図１】本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of the present invention.
【図２】本発明の動作を示すフローチャートである。FIG. 2 is a flowchart showing the operation of the present invention.
【図３】従来の第一の初期自己診断方式のフローチャー
トである。FIG. 3 is a flowchart of a first conventional initial self-diagnosis method.
【図４】従来の第二の初期自己診断方式のフローチャー
トである。FIG. 4 is a flowchart of a second conventional initial self-diagnosis method.
１ マイクロプロセッサ ２ 命令実行部 ３ 転送制御部 ４ 命令キャッシュメモリ ５ データキャッシュメモリ ６ ２次キャッシュメモリ ７ 読み出し専用メモリ（ＲＯＭ） ８ 自己診断プログラム ９ テストデータ １０ 主記憶部 １１ Ｉ／Ｏ制御部 １２ 表示装置 １３ 表示メモリ部 １４ ＣＲＴディスプレイ １５ システムバス 1 Microprocessor 2 Instruction Execution Unit 3 Transfer Control Unit 4 Instruction Cache Memory 5 Data Cache Memory 6 Secondary Cache Memory 7 Read Only Memory (ROM) 8 Self-Diagnosis Program 9 Test Data 10 Main Storage Unit 11 I / O Control Unit 12 Display Device 13 Display memory unit 14 CRT display 15 System bus
Claims (2)
ロセッサを持つデータ処理装置における初期自己診断方
法において、 自己診断プログラムがキャッシュメモリの全機能を自己
診断する以前にキャッシュメモリの自己診断プログラム
取り込み機能のみを簡易的に診断し、キャッシュメモリ
の自己プログラム取り込み機能を使用して自己診断プロ
グラムを実行し、自己診断プログラム実行中にキャッシ
ュメモリにおいて障害が発生した場合でもキャッシュメ
モリの使用を中止して診断プログラムを再実行する事に
より、自己診断プログラムの実行を接続した後、改めて
キャッシュメモリの全機能を自己診断することを特徴と
する初期自己診断方法。1. An initial self-diagnosis method in a data processing device having a microprocessor to which a cache memory is connected, wherein only a self-diagnosis program loading function of the cache memory is simplified before the self-diagnosis program self-diagnoses all the functions of the cache memory. Diagnostics, execute the self-diagnosis program using the self-program loading function of the cache memory, and stop the use of the cache memory and restart the diagnosis program even if a failure occurs in the cache memory during the self-diagnosis program execution. An initial self-diagnosis method characterized by performing self-diagnosis on all the functions of the cache memory again after connecting the execution of the self-diagnosis program by executing the program.
した時点で表示装置が未初期化の場合にはキャッシュメ
モリを使用せずに診断プログラムの実行を継続し、表示
装置の初期化が終了した後にキャッシュメモリを診断
し、障害内容を表示する事を特徴とする初期自己診断方
法。2. If the display device is uninitialized at the time when a failure occurs in the cache memory being used, the diagnostic program is continuously executed without using the cache memory, and the initialization of the display device is completed. An initial self-diagnosis method characterized by diagnosing the cache memory later and displaying the details of the failure.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5312426A JPH07168768A (en) | 1993-12-14 | 1993-12-14 | Initial self-diagnosing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5312426A JPH07168768A (en) | 1993-12-14 | 1993-12-14 | Initial self-diagnosing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07168768A true JPH07168768A (en) | 1995-07-04 |
Family
ID=18029076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5312426A Withdrawn JPH07168768A (en) | 1993-12-14 | 1993-12-14 | Initial self-diagnosing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07168768A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018139344A1 (en) * | 2017-01-24 | 2018-08-02 | Ｎｅｃプラットフォームズ株式会社 | Information processing system, information processing device, peripheral device, data tansfer method, and non-transitory storage medium storing data transfer program |
| US10056156B2 (en) | 2016-01-06 | 2018-08-21 | Fujitsu Limited | Information processing apparatus and method of controlling arithmetic processing apparatus |
-
1993
- 1993-12-14 JP JP5312426A patent/JPH07168768A/en not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10056156B2 (en) | 2016-01-06 | 2018-08-21 | Fujitsu Limited | Information processing apparatus and method of controlling arithmetic processing apparatus |
| WO2018139344A1 (en) * | 2017-01-24 | 2018-08-02 | Ｎｅｃプラットフォームズ株式会社 | Information processing system, information processing device, peripheral device, data tansfer method, and non-transitory storage medium storing data transfer program |
| JP2018120323A (en) * | 2017-01-24 | 2018-08-02 | Ｎｅｃプラットフォームズ株式会社 | Information processing system, information processing apparatus, peripheral device, data transfer method and data transfer program |
| US10936515B2 (en) | 2017-01-24 | 2021-03-02 | Nec Platforms, Ltd. | Information processing system including data classification unit for reconstructing transfer data based on defined transfer codes |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07219809A (en) | Apparatus and method for data processing | |
| JPH07168768A (en) | Initial self-diagnosing method | |
| JPS6112297B2 (en) | ||
| US10818374B2 (en) | Testing read-only memory using memory built-in self-test controller | |
| JPH04362755A (en) | Shared extension storage test system | |
| JPS6034132B2 (en) | programmable controller | |
| JPH0652012A (en) | Information processor having diagnostic function for peripheral part of device | |
| JP2684966B2 (en) | I / O processor debug device | |
| JP2000298599A (en) | Automatic testing system for exchange software | |
| JPH02244232A (en) | Information processor | |
| JPH0644095A (en) | System for diagnosing fixed time power source on/off function | |
| JPH05165737A (en) | Memory test system | |
| JPH04243431A (en) | Evaluation system for fault processing function | |
| JPH11203174A (en) | State supervisory information processor | |
| JPS63282852A (en) | Stand-by system diagnosing system in duplex processing system | |
| JPH04357534A (en) | Automatic self-diagnostic function system | |
| JP2000181762A (en) | Microprocessor | |
| JPH11175366A (en) | Electronic circuit analysis device, electronic circuit analysis method, medium recording electronic circuit analysis program and electronic circuit analysis system | |
| JPH081607B2 (en) | Pseudo-fault occurrence method in information processing system | |
| JPS62107354A (en) | Microprogram control device | |
| JPS59195751A (en) | Diagnostic system of information processing device | |
| JPS6091458A (en) | Program debug device of microprocessor | |
| JPS60124747A (en) | Debug control system of computer | |
| JPH04239331A (en) | Evaluation system for fault processing function | |
| JPH05181781A (en) | Input/output control device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010306 |