JPH07162279A - Transistor output circuit, sequencer, switching power supply and inverter - Google Patents
Transistor output circuit, sequencer, switching power supply and inverterInfo
- Publication number
- JPH07162279A JPH07162279A JP5308967A JP30896793A JPH07162279A JP H07162279 A JPH07162279 A JP H07162279A JP 5308967 A JP5308967 A JP 5308967A JP 30896793 A JP30896793 A JP 30896793A JP H07162279 A JPH07162279 A JP H07162279A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- power supply
- output circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明はトランジスタ出力回路に
係り、特に、トランジスタを高速にＯＦＦするトランジ
スタ駆動回路を有するトランジスタ出力回路とこれを用
いたシーケンサ，スイッチング電源，インバータに関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a transistor output circuit, and more particularly to a transistor output circuit having a transistor drive circuit for turning off a transistor at high speed, a sequencer using the same, a switching power supply and an inverter.
【０００２】[0002]
【従来の技術】図２は、トランジスタ出力回路の構成図
である。負荷４の動作を制御するために制御回路１がＯ
Ｎ信号を出力すると、フォトカプラ２のフォトダイオー
ドが発光し、フォトトランジスタが導通する。これによ
り、電源５の正電圧がフォトトランジスタを介して抵抗
９に加わり、この電圧が出力トランジスタ３のゲートに
印加し、出力トランジスタ３が導通し、負荷４に電源５
が接続されて負荷４が動作する。2. Description of the Related Art FIG. 2 is a block diagram of a transistor output circuit. The control circuit 1 turns on to control the operation of the load 4.
When the N signal is output, the photodiode of the photocoupler 2 emits light and the phototransistor becomes conductive. As a result, the positive voltage of the power supply 5 is applied to the resistor 9 via the phototransistor, this voltage is applied to the gate of the output transistor 3, the output transistor 3 becomes conductive, and the load 4 receives the power supply 5
Is connected and the load 4 operates.
【０００３】負荷４の動作を停止させるときは、制御回
路１がＯＦＦ信号を出力する。これにより、フォトダイ
オードが発光を停止し、フォトトランジスタがＯＦＦす
る。これにより、トランジスタ３がＯＦＦし、負荷４と
電源５とが遮断される。When the operation of the load 4 is stopped, the control circuit 1 outputs an OFF signal. As a result, the photodiode stops emitting light and the phototransistor is turned off. As a result, the transistor 3 is turned off and the load 4 and the power source 5 are cut off.
【０００４】出力トランジスタ３として使用されるＭＯ
ＳＦＥＴは、入力容量が大きいため、その駆動が難しい
という問題がある。特に、そのＯＦＦ時の特性が良くな
く、制御回路１がＯＦＦ信号を出力しても瞬時にＯＦＦ
されず、ＯＦＦされるまで時間がかかるという問題があ
る。MO used as the output transistor 3
Since the SFET has a large input capacitance, it is difficult to drive it. In particular, the characteristics when it is turned off are not good, and even if the control circuit 1 outputs an off signal, it turns off instantly.
However, there is a problem that it takes time to turn it off.
【０００５】この問題を解決するために、従来は、「電
源回路のトラブル対策」（１９７８年、ＣＱ出版、長谷
川彰 著）１９９頁から２００頁に記載のように、トラ
ンジスタに逆バイアスをかけたり、また、「解析パワー
・サプライ」（１９８１年、ＣＱ出版、岡村みち夫
著）１５８頁から１５９頁に記載のように、コンデンサ
とトランジスタによって出力トランジスタをＯＦＦさせ
るようにしている。また、富士電機「富士スイッチング
電源制御用ＩＣ」カタログ（ＲＨ９５８）に記載されて
いる従来技術では、トランジスタを高速に駆動のため、
トーテンポール型駆動回路を用いている。In order to solve this problem, conventionally, as described in "Countermeasures for trouble of power supply circuit" (1978, CQ Publishing, Akira Hasegawa), pages 199 to 200, reverse biasing of the transistor is performed. , "Analysis Power Supply" (1981, CQ Publishing, Michio Okamura
As described on pages 158 to 159, the output transistor is turned off by the capacitor and the transistor. Further, in the conventional technology described in the Fuji Electric “Fuji Switching Power Supply Control IC” catalog (RH958), since the transistor is driven at high speed,
A totem pole type drive circuit is used.
【０００６】[0006]
【発明が解決しようとする課題】上記従来技術は、何れ
も、トランジスタを高速駆動するための回路が複雑にな
り、または別電源が必要になるため、コストが高くなる
という問題がある。また、コンデンサやコイルを使用す
る駆動回路は、ノイズに対して弱いためコンデンサやコ
イルを選択する必要があり、しかも、ＩＣ化が困難であ
るという問題がある。一般的に、出力トランジスタの制
御入力の駆動インピーダンスを低くするため低抵抗によ
る駆動が行われるが、この場合、抵抗での消費電力が大
きくなる問題が発生する。また、フォトカプラ等によっ
て駆動する場合には、大きな電流を流せないので、低抵
抗が使用できないという問題もある。In each of the above-mentioned conventional techniques, there is a problem that the circuit for driving the transistor at high speed becomes complicated or a separate power supply is required, resulting in high cost. Further, since a drive circuit using a capacitor and a coil is weak against noise, it is necessary to select the capacitor and the coil, and there is a problem that it is difficult to form an IC. Generally, driving is performed by a low resistance in order to lower the drive impedance of the control input of the output transistor, but in this case, there is a problem that the power consumption of the resistance increases. In addition, when driving with a photocoupler or the like, a large current cannot flow, so that there is a problem that a low resistance cannot be used.
【０００７】本発明の目的は、ＩＣ化が容易でしかもノ
イズの影響を受けない簡単な構成のトランジスタ駆動回
路を有するトランジスタ出力回路とその応用回路を提供
することにある。An object of the present invention is to provide a transistor output circuit having a transistor drive circuit of a simple structure which can be easily integrated into an IC and is not affected by noise, and its application circuit.
【０００８】[0008]
【課題を解決するための手段】上記目的は、オン指令電
圧が制御入力端子に入力したとき導通して負荷に電源を
接続し、オフ指令電圧が制御入力端子に入力したとき遮
断して負荷と電源との接続を切り離す出力用トランジス
タを備えるトランジスタ出力回路において、前記オン指
令電圧が発生したとき遮断状態となり前記オフ指令電圧
が発生したとき導通して前記制御入力端子上の電圧を取
り除く駆動用トランジスタを設けることで、達成され
る。Means for Solving the Problems The above-described object is to connect a power source to a load by turning on when an on command voltage is input to a control input terminal, and disconnect the load when an off command voltage is input to a control input terminal. In a transistor output circuit including an output transistor that disconnects from a power supply, a driving transistor that is in a cutoff state when the ON command voltage is generated and is conductive when the OFF command voltage is generated to remove the voltage on the control input terminal. It is achieved by providing.
【０００９】[0009]
【作用】導通状態にある出力用トランジスタは、オフ指
令電圧が発生したとき、その制御入力端子の電圧が駆動
用トランジスタの導通により取り除かれるので、直ちに
遮断状態となる。ノイズが制御入力端子に入り出力用ト
ランジスタが誤導通するような事態が発生しても、この
ノイズによる電圧は駆動用トランジスタの導通により取
り除かれる。コンデンサやコイルを用いずに構成するの
で、ＩＣ化も容易となる。When the off command voltage is generated, the voltage of the control input terminal of the output transistor in the conductive state is removed by the conduction of the driving transistor, so that the output transistor is immediately turned off. Even if a situation occurs in which noise enters the control input terminal and the output transistor is erroneously conducted, the voltage due to this noise is removed by conduction of the driving transistor. Since it is configured without using a capacitor or a coil, it can be easily integrated into an IC.
【００１０】[0010]
【実施例】以下、本発明の一実施例を図面を参照して説
明する。図１は、本発明の第１実施例に係るトランジス
タ駆動回路を備えるトランジスタ出力回路の構成図であ
る。制御回路１，フォトカプラ２，出力用トランジスタ
（ＮチャネルＭＯＳＦＥＴ）３，負荷４，電源５，抵抗
９の接続構成は図２の回路と同じであり、本実施例で
は、トランジスタ駆動回路を構成するダイオード７と、
ＰＮＰトランジスタ８を付加してある。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a configuration diagram of a transistor output circuit including a transistor drive circuit according to a first embodiment of the present invention. The connection configuration of the control circuit 1, the photocoupler 2, the output transistor (N-channel MOSFET) 3, the load 4, the power supply 5, and the resistor 9 is the same as that of the circuit of FIG. 2, and a transistor drive circuit is configured in this embodiment. Diode 7 and
A PNP transistor 8 is added.
【００１１】制御回路１はフォトカプラ２のフォトダイ
オードに接続され、フォトトランジスタのコレクタが出
力端子ａに接続され、フォトトランジスタのエミッタが
接続点ｄに接続されている。接続点ｄと出力端子ｃとの
間に抵抗９が接続されている。出力端子ａには電源５の
正極端子が接続され、出力端子ｃには電源５の負極端子
が接続され、電源５の正極端子と出力端子ｂとの間に負
荷４が接続されている。出力用トランジスタ３のドレイ
ンが出力端子ｂに接続され、出力用トランジスタのソー
スが出力端子ｃに接続されている。The control circuit 1 is connected to the photodiode of the photocoupler 2, the collector of the phototransistor is connected to the output terminal a, and the emitter of the phototransistor is connected to the connection point d. The resistor 9 is connected between the connection point d and the output terminal c. The output terminal a is connected to the positive terminal of the power source 5, the output terminal c is connected to the negative terminal of the power source 5, and the load 4 is connected between the positive terminal of the power source 5 and the output terminal b. The drain of the output transistor 3 is connected to the output terminal b, and the source of the output transistor is connected to the output terminal c.
【００１２】ダイオード７のアノードのアノードが接続
点ｄに接続され、ダイオード７のカソードが出力用トラ
ンジスタ３のゲートに接続され、ＰＮＰトランジスタ８
のゲートが接続点ｄに接続され、ＰＮＰトランジスタ８
のエミッタが出力用トランジスタのゲート（制御入力端
子）に接続され、ＰＮＰトランジスタ８のコレクタが出
力端子ｃに接続されている。The anode of the diode 7 is connected to the connection point d, the cathode of the diode 7 is connected to the gate of the output transistor 3, and the PNP transistor 8 is connected.
Is connected to the connection point d, and the PNP transistor 8
The emitter of is connected to the gate (control input terminal) of the output transistor, and the collector of the PNP transistor 8 is connected to the output terminal c.
【００１３】上述した構成のトランジスタ出力回路で
は、負荷４のＯＮ，ＯＦＦを制御する制御信号が制御回
路１で発生される。負荷４をＯＮさせる信号が制御回路
１から出力されると、フォトダイオードが発光し、フォ
トトランジスタが導通する。負荷４をＯＦＦさせる信号
が制御回路１から出力されると、フォトダイオードが消
光し、フォトトランジスタが遮断する。In the transistor output circuit having the above-mentioned structure, the control circuit 1 generates a control signal for controlling ON / OFF of the load 4. When a signal for turning on the load 4 is output from the control circuit 1, the photodiode emits light and the phototransistor becomes conductive. When a signal for turning off the load 4 is output from the control circuit 1, the photodiode is extinguished and the phototransistor is cut off.
【００１４】フォトトランジスタが導通すると、電源５
の正電圧がフォトトランジスタ，ダイオード７を通して
出力用ＮチャネルＭＯＳＦＥＴ３のゲートに加えられ、
出力用ＮチャネルＭＯＳＦＥＴ３が導通する。この結
果、電源５から負荷４に電力が供給され、負荷４が動作
する。この時、駆動用ＰＮＰトランジスタ８は、ベース
電圧がエミッタ電圧に比べ、同じかあるいは高いので、
ＯＦＦした状態となっている。When the phototransistor conducts, the power supply 5
Is applied to the gate of the output N-channel MOSFET 3 through the phototransistor and diode 7,
The output N-channel MOSFET 3 becomes conductive. As a result, power is supplied from the power supply 5 to the load 4, and the load 4 operates. At this time, since the base voltage of the driving PNP transistor 8 is the same as or higher than the emitter voltage,
It is turned off.
【００１５】フォトトランジスタが遮断すると、駆動用
ＰＮＰトランジスタ８のベース電圧は抵抗９により０Ｖ
となる。一方、駆動用ＰＮＰトランジスタ８のエミッタ
電圧は、出力用ＮチャネルＭＯＳＦＥＴ３の入力容量に
充電された電荷により正電圧になっているので、駆動用
ＰＮＰトランジスタ８は導通し、出力用ＮチャネルＭＯ
ＳＦＥＴ３の入力容量の電荷を放電する。これにより、
出力用ＮチャネルＭＯＳＦＥＴ３は直ちにＯＦＦとな
り、負荷４と電源５との接続が遮断される。When the phototransistor is cut off, the base voltage of the driving PNP transistor 8 becomes 0V by the resistor 9.
Becomes On the other hand, since the emitter voltage of the driving PNP transistor 8 is a positive voltage due to the electric charge charged in the input capacitance of the output N-channel MOSFET 3, the driving PNP transistor 8 becomes conductive and the output N-channel MO 3
The electric charge of the input capacitance of SFET3 is discharged. This allows
The output N-channel MOSFET 3 is immediately turned off, and the connection between the load 4 and the power source 5 is cut off.
【００１６】図９は、制御回路１の出力するオン・オフ
信号（上段）と、この信号に応動した第１実施例の出力
用ＮチャネルＭＯＳＦＥＴ３の出力波形（下段）を示す
図である。制御回路１の出力信号がオフとなったとき、
従来は、図９下段の点線に示す出力波形２の様に、ある
時間が経過してから、ＦＥＴ３はオフとなったが、本実
施例では、出力波形１に示す様に、高速にしかも急峻に
オフに変化している。FIG. 9 is a diagram showing an on / off signal (upper stage) output from the control circuit 1 and an output waveform (lower stage) of the output N-channel MOSFET 3 of the first embodiment in response to this signal. When the output signal of the control circuit 1 is turned off,
Conventionally, the FET 3 is turned off after a certain time elapses as shown by the output waveform 2 shown by the dotted line in the lower part of FIG. 9, but in the present embodiment, as shown by the output waveform 1, the output waveform 1 is steep at high speed. Has turned off.
【００１７】フォトカプラ２のフォトトランジスタが遮
断状態のときに、ノイズが出力用ＮチャネルＭＯＳＦＥ
Ｔ３のゲートにノイズが加わると、このノイズがゲート
電位を上昇させ、出力用ＮチャネルＭＯＳＦＥＴ３を導
通させる虞がある。しかし、図１に示す実施例では、駆
動用トランジスタ８がノイズ電位上昇により導通し、ノ
イズのエネルギを逃がすように働く。このため、出力用
ＮチャネルＭＯＳＦＥＴ３は誤ってＯＮになることはな
く、耐ノイズ性が向上する。When the phototransistor of the photocoupler 2 is in the cut-off state, noise causes output N channel MOSFE.
When noise is applied to the gate of T3, this noise may raise the gate potential and cause the output N-channel MOSFET 3 to become conductive. However, in the embodiment shown in FIG. 1, the driving transistor 8 becomes conductive due to the rise of the noise potential, and works to release the energy of noise. Therefore, the output N-channel MOSFET 3 is not accidentally turned ON, and the noise resistance is improved.
【００１８】図３は、本発明の第２実施例に係るトラン
ジスタ駆動回路の構成図である。本実施例では、図１に
示す駆動用ＰＮＰトランジスタ８を、駆動用Ｐチャネル
ＭＯＳＦＥＴ１０に置き換えている。この構成でも、第
１実施例と同様の動作をする。FIG. 3 is a block diagram of a transistor drive circuit according to the second embodiment of the present invention. In this embodiment, the driving PNP transistor 8 shown in FIG. 1 is replaced with a driving P-channel MOSFET 10. Even with this configuration, the same operation as in the first embodiment is performed.
【００１９】図４は、本発明の第３実施例に係るトラン
ジスタ駆動回路の構成図である。本実施例では、図１に
示す駆動用ＰＮＰトランジスタ８の代わりに、駆動用Ｐ
ＮＰトランジスタ８Ａと駆動用ＰＮＰトランジスタ８Ｂ
をダーリントン接続したものを用い、増幅率を高めてい
る。本実施例は、第１実施例と同様の動作をする。ダー
リントン接続は、ＰＮＰとＮＰＮによるインバーデッド
ダーリントンも可能である。FIG. 4 is a block diagram of a transistor drive circuit according to the third embodiment of the present invention. In the present embodiment, instead of the driving PNP transistor 8 shown in FIG.
NP transistor 8A and driving PNP transistor 8B
The one that is connected to Darlington is used to increase the amplification rate. This embodiment operates similarly to the first embodiment. The Darlington connection can also be an inverted Darlington by PNP and NPN.
【００２０】図５は、本発明の第４実施例に係るトラン
ジスタ駆動回路の構成図である。本実施例では、駆動用
ＰＮＰトランジスタ８のエミッタ・コレクタ間に、並列
に抵抗６を接続し、第１実施例よりも高速化を計ってい
る。FIG. 5 is a block diagram of a transistor drive circuit according to the fourth embodiment of the present invention. In this embodiment, a resistor 6 is connected in parallel between the emitter and collector of the driving PNP transistor 8 to achieve higher speed than that of the first embodiment.
【００２１】図６は、本発明の第５実施例に係るトラン
ジスタ駆動回路の構成図である。本実施例では、接続点
ｄと駆動用ＰＮＰトランジスタ８のベースとの間にダイ
オード１１を接続し、ベース電圧を、このダイオード１
１により、駆動用ＰＮＰトランジスタ８がＯＮしない程
度に低くしている。このため、駆動用ＰＮＰトランジス
タ８のＯＦＦからＯＮへの切り替わり時間が短くなる。
本実施例は、出力用ＮチャネルＭＯＳＦＥＴ３がＯＮし
ている時の駆動用ＰＮＰトランジスタ８のベース電圧が
低い以外は、第１実施例と同様の動作をする。FIG. 6 is a block diagram of a transistor drive circuit according to the fifth embodiment of the present invention. In this embodiment, a diode 11 is connected between the connection point d and the base of the driving PNP transistor 8, and the base voltage is set to the diode 1
By setting the value to 1, the driving PNP transistor 8 is set low enough not to be turned on. Therefore, the switching time of the driving PNP transistor 8 from OFF to ON becomes short.
This embodiment operates similarly to the first embodiment, except that the base voltage of the driving PNP transistor 8 when the output N-channel MOSFET 3 is ON is low.
【００２２】図７は、本発明の第６実施例に係るトラン
ジスタ駆動回路の構成図である。本実施例では、ダイオ
ード７のカソードと図示しない出力用ＮチャネルＭＯＳ
ＦＥＴ３のゲートとの間に抵抗１２Ａを接続し、駆動用
ＰＮＰトランジスタ８のエミッタと出力用ＮチャネルＭ
ＯＳＦＥＴ３のゲートとの間に抵抗１２Ｂを接続してあ
る。本実施例は、出力用ＮチャネルＭＯＳＦＥＴ３のＯ
Ｎ時間，ＯＦＦ時間を調整する機能を持たせたもので、
抵抗１２ＡによりＯＮ時間を、抵抗１２ＢによりＯＦＦ
時間を調整できる。FIG. 7 is a block diagram of a transistor drive circuit according to the sixth embodiment of the present invention. In the present embodiment, the cathode of the diode 7 and an output N-channel MOS (not shown)
A resistor 12A is connected between the gate of the FET 3 and the emitter of the driving PNP transistor 8 and the output N channel M.
A resistor 12B is connected to the gate of the OSFET3. In this embodiment, the output N-channel MOSFET 3 has an O
It has a function to adjust N time and OFF time,
ON time with resistor 12A, OFF with resistor 12B
You can adjust the time.
【００２３】図８は、本発明の第７実施例に係るトラン
ジスタ駆動回路の構成図である。本実施例は、第６実施
例（図７）の抵抗１２Ａ及び抵抗１２Ｂを、１つの抵抗
１３としてまとめている。この実施例では、出力用Ｎチ
ャネルＭＯＳＦＥＴ３のＯＮ時間とＯＦＦ時間を独立し
て調整することはできないが、抵抗１個を減らすことが
できる。FIG. 8 is a block diagram of a transistor drive circuit according to the seventh embodiment of the present invention. In this embodiment, the resistors 12A and 12B of the sixth embodiment (FIG. 7) are combined into one resistor 13. In this embodiment, the ON time and the OFF time of the output N-channel MOSFET 3 cannot be adjusted independently, but one resistor can be reduced.
【００２４】上述した各実施例は、出力用トランジスタ
としてＮチャネルＭＯＳＦＥＴを用いたときのトランジ
スタ駆動回路であるが、図１０に示す様に、出力用トラ
ンジスタがＰチャネルＭＯＳＦＥＴ１４の場合には、駆
動用トランジスタとして、ＰＮＰトランジスタ１５を用
いる。Each of the above-described embodiments is a transistor drive circuit when an N-channel MOSFET is used as an output transistor, but when the output transistor is a P-channel MOSFET 14 as shown in FIG. A PNP transistor 15 is used as the transistor.
【００２５】図１１は、シーケンサのブロック図であ
る。ＭＰＵ１９と、ＲＡＭ２０と、ＲＯＭ２１と、周辺
装置２２と、出力回路２３と、入力回路２４とが、バス
ライン２５を介して相互に接続されている。出力回路２
３は、例えば図１２に示す様に、図１または図１０（あ
るいは図１中のトランジスタ駆動回路を図３〜図８の回
路に置換したもの、または、図１０中のトランジスタ駆
動回路を図３〜図８の回路（ＮＰＮトランジスタを用い
たもの）に置換したもの）の出力回路を複数内蔵してい
る。この実施例では、出力の高速化以外にも、低消費電
力化が図れる。FIG. 11 is a block diagram of the sequencer. The MPU 19, the RAM 20, the ROM 21, the peripheral device 22, the output circuit 23, and the input circuit 24 are connected to each other via a bus line 25. Output circuit 2
As shown in FIG. 12, 3 is a circuit obtained by replacing the transistor drive circuit shown in FIG. 1 or 10 (or the circuit shown in FIG. 1 with the circuit shown in FIGS. 3 to 8) or the transistor drive circuit shown in FIG. 8 has a plurality of built-in output circuits of the circuit shown in FIG. 8 (replaced with the circuit using NPN transistors). In this embodiment, low power consumption can be achieved in addition to high speed output.
【００２６】図１３は、スイッチング電源に図１０に示
すトランジスタ駆動回路の実施例を適用した応用例を示
す回路図である。制御回路１のオン・オフ指令に基づき
ＭＯＳＦＥＴ３がオン・オフし、トランス１６の一次側
電流を制御し、二次側に流れる電流が整流ダイオード１
７と平滑コンデンサ１８により整流される。FIG. 13 is a circuit diagram showing an application example in which the embodiment of the transistor drive circuit shown in FIG. 10 is applied to the switching power supply. The MOSFET 3 is turned on / off based on the on / off command of the control circuit 1, the primary side current of the transformer 16 is controlled, and the current flowing to the secondary side is rectified by the rectifier diode 1.
7 and the smoothing capacitor 18 rectify.
【００２７】図１４は、インバータに図１に示すトラン
ジスタ駆動回路の実施例を適用した応用例を示す回路図
である。直流電源５の直流電圧を、３対のＭＯＳＦＥＴ
３を用い制御回路１の制御信号に基づいてオン・オフ
し、３相交流に変換し、負荷４に供給する。各ＭＯＳＦ
ＥＴ３にトランジスタ駆動回路を設け、高速にＭＯＳＦ
ＥＴ３をスイッチングさせる。FIG. 14 is a circuit diagram showing an application example in which the embodiment of the transistor drive circuit shown in FIG. 1 is applied to the inverter. The DC voltage of the DC power supply 5 is set to 3 pairs of MOSFETs.
3 is used to turn on / off based on the control signal of the control circuit 1, converted into a three-phase alternating current, and supplied to the load 4. Each MOSF
ET3 is equipped with a transistor drive circuit for high-speed MOSF
Switch ET3.
【００２８】[0028]
【発明の効果】本発明によれば、出力トランジスタを高
速にＯＦＦあるいはＯＮすることができ、しかも、回路
の単純化、低コスト化、低消費電力化、ＩＣ化、耐ノイ
ズ性の向上を図ることが可能となる。According to the present invention, the output transistor can be turned off or turned on at high speed, and further, the circuit can be simplified, the cost can be reduced, the power consumption can be reduced, the IC can be formed, and the noise resistance can be improved. It becomes possible.
【図１】本発明の第１実施例に係るトランジスタ駆動回
路を適用したトランジスタ出力回路の構成図である。FIG. 1 is a configuration diagram of a transistor output circuit to which a transistor drive circuit according to a first embodiment of the present invention is applied.
【図２】トランジスタ出力回路の一例を示す図である。FIG. 2 is a diagram showing an example of a transistor output circuit.
【図３】本発明の第２実施例に係るトランジスタ駆動回
路の構成図である。FIG. 3 is a configuration diagram of a transistor drive circuit according to a second embodiment of the present invention.
【図４】本発明の第３実施例に係るトランジスタ駆動回
路の構成図である。FIG. 4 is a configuration diagram of a transistor drive circuit according to a third embodiment of the present invention.
【図５】本発明の第４実施例に係るトランジスタ駆動回
路の構成図である。FIG. 5 is a configuration diagram of a transistor drive circuit according to a fourth embodiment of the present invention.
【図６】本発明の第５実施例に係るトランジスタ駆動回
路の構成図である。FIG. 6 is a configuration diagram of a transistor drive circuit according to a fifth embodiment of the present invention.
【図７】本発明の第６実施例に係るトランジスタ駆動回
路の構成図である。FIG. 7 is a configuration diagram of a transistor drive circuit according to a sixth embodiment of the present invention.
【図８】本発明の第７実施例に係るトランジスタ駆動回
路の構成図である。FIG. 8 is a configuration diagram of a transistor drive circuit according to a seventh embodiment of the present invention.
【図９】図１の制御回路のオン・オフ指令と出力用トラ
ンジスタの出力波形を示す図である。9 is a diagram showing an ON / OFF command of the control circuit of FIG. 1 and an output waveform of an output transistor.
【図１０】本発明の第８実施例に係るトランジスタ駆動
回路を適用したトランジスタ出力回路の構成図である。FIG. 10 is a configuration diagram of a transistor output circuit to which a transistor drive circuit according to an eighth embodiment of the present invention is applied.
【図１１】トランジスタ出力回路を備えるシーケンサの
ブロック図である。FIG. 11 is a block diagram of a sequencer including a transistor output circuit.
【図１２】図１１に示す出力回路の詳細構成図である。12 is a detailed configuration diagram of the output circuit shown in FIG.
【図１３】スイッチング電源の構成図である。FIG. 13 is a configuration diagram of a switching power supply.
【図１４】インバータの構成図である。FIG. 14 is a configuration diagram of an inverter.
１…制御信号発生回路、２…フォトカプラ、３…出力用
ＮチャネルＭＯＳＦＥＴ、４…負荷、５…電源、６…抵
抗、７…ダイオード、８…駆動用ＰＮＰトランジスタ、
８Ａ…駆動用ＰＮＰトランジスタ、８Ｂ…駆動用ＰＮＰ
トランジスタ、９…抵抗、１０…駆動用ＰチャネルＭＯ
ＳＦＥＴ、１１…ダイオード、１２Ａ…抵抗、１２Ｂ…
抵抗、１３…抵抗、１４…出力用ＰチャネルＭＯＳＦＥ
Ｔ、１５…駆動用ＮＰＮトランジスタ、１６…トラン
ス、１７…整流ダイオード、１８…平滑コンデンサ、１
９…ＭＰＵ、２０…ＲＡＭ、２１…ＲＯＭ、２２…周辺
装置２３…出力回路、２４…入力回路、２５…バスライ
ン。1 ... Control signal generating circuit, 2 ... Photo coupler, 3 ... Output N-channel MOSFET, 4 ... Load, 5 ... Power supply, 6 ... Resistor, 7 ... Diode, 8 ... Driving PNP transistor,
8A ... PNP transistor for driving, 8B ... PNP for driving
Transistor, 9 ... Resistor, 10 ... P-channel MO for driving
SFET, 11 ... Diode, 12A ... Resistor, 12B ...
Resistor, 13 ... Resistor, 14 ... Output P-channel MOSFE
T, 15 ... Driving NPN transistor, 16 ... Transformer, 17 ... Rectifying diode, 18 ... Smoothing capacitor, 1
9 ... MPU, 20 ... RAM, 21 ... ROM, 22 ... Peripheral device 23 ... Output circuit, 24 ... Input circuit, 25 ... Bus line.
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｋ 17/04 Ａ 9184−5Ｊ 17/16 Ｂ 9184−5Ｊ Continuation of the front page (51) Int.Cl. 6 Identification code Office reference number FI technical display location H03K 17/04 A 9184-5J 17/16 B 9184-5J
Claims (4)
とき導通して負荷に電源を接続し、オフ指令電圧が制御
入力端子に入力したとき遮断して負荷と電源との接続を
切り離す出力用トランジスタを備えるトランジスタ出力
回路において、前記オン指令電圧が発生したとき遮断状
態となり前記オフ指令電圧が発生したとき導通して前記
制御入力端子上の電圧を取り除く駆動用トランジスタを
設けたことを特徴とするトランジスタ出力回路。1. An output for turning on to connect a power supply to a load when an on command voltage is input to a control input terminal, and disconnecting to disconnect a load from a power supply when an off command voltage is input to a control input terminal. In a transistor output circuit including a transistor, a driving transistor is provided, which is in a cutoff state when the ON command voltage is generated and is conductive when the OFF command voltage is generated to remove the voltage on the control input terminal. Transistor output circuit.
出力し該オン・オフ信号に応動して出力用トランジスタ
が導通，遮断して対応する負荷の動作を制御するシーケ
ンサ用出力回路において、制御対象の負荷毎に請求項１
記載のトランジスタ出力回路を備えることを特徴とする
シーケンサ用出力回路。2. A sequencer output circuit for outputting an on / off signal via a photocoupler, and controlling the operation of a corresponding load by turning on / off the output transistor in response to the on / off signal. Claim 1 for each target load
An output circuit for a sequencer, comprising the transistor output circuit described above.
流電圧を交流に変換するトランジスタを有するスイッチ
ング回路と、前記交流を直流に変換する手段とを備える
スイッチング電源において、請求項１記載のトランジス
タ出力回路を前記スイッチング回路として備えることを
特徴とするスイッチング電源。3. A switching power supply comprising: a switching circuit having a transistor that receives and turns on / off a command to convert a direct current voltage into an alternating current; and a means for converting the alternating current into a direct current. A switching power supply comprising a transistor output circuit as the switching circuit.
流を交流に変換する複数対のトランジスタ出力回路を備
えるインバータにおいて、各トランジスタ出力回路とし
て請求項１記載のトランジスタ出力回路を用いたことを
特徴とするインバータ。4. An inverter having a plurality of pairs of transistor output circuits, which are turned on / off in response to an on / off command to convert direct current to alternating current, wherein the transistor output circuit according to claim 1 is used as each transistor output circuit. Inverter characterized by.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5308967A JPH07162279A (en) | 1993-12-09 | 1993-12-09 | Transistor output circuit, sequencer, switching power supply and inverter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5308967A JPH07162279A (en) | 1993-12-09 | 1993-12-09 | Transistor output circuit, sequencer, switching power supply and inverter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07162279A true JPH07162279A (en) | 1995-06-23 |
Family
ID=17987385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5308967A Pending JPH07162279A (en) | 1993-12-09 | 1993-12-09 | Transistor output circuit, sequencer, switching power supply and inverter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07162279A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10177697A (en) * | 1996-12-17 | 1998-06-30 | Yazaki Corp | Interface and automatic alarm device using the same |
| JP2010226845A (en) * | 2009-03-23 | 2010-10-07 | Canon Inc | Converter, switching power supply, and image forming apparatus |
| JP2022129022A (en) * | 2021-02-24 | 2022-09-05 | 東芝三菱電機産業システム株式会社 | Power conversion device |
| JP2023129170A (en) * | 2022-03-02 | 2023-09-14 | 浩二 尊田 | Output unit of programmable logic controller |
| US20240241176A1 (en) * | 2023-01-13 | 2024-07-18 | Hamilton Sundstrand Corporation | Contactor drives having normally-on solid state switches |
-
1993
- 1993-12-09 JP JP5308967A patent/JPH07162279A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10177697A (en) * | 1996-12-17 | 1998-06-30 | Yazaki Corp | Interface and automatic alarm device using the same |
| JP2010226845A (en) * | 2009-03-23 | 2010-10-07 | Canon Inc | Converter, switching power supply, and image forming apparatus |
| JP2022129022A (en) * | 2021-02-24 | 2022-09-05 | 東芝三菱電機産業システム株式会社 | Power conversion device |
| JP2023129170A (en) * | 2022-03-02 | 2023-09-14 | 浩二 尊田 | Output unit of programmable logic controller |
| US20240241176A1 (en) * | 2023-01-13 | 2024-07-18 | Hamilton Sundstrand Corporation | Contactor drives having normally-on solid state switches |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| BE1008072A3 (en) | Power device with circuit for limiting inrush current. | |
| US4719531A (en) | Overcurrent protective circuit for modulated-conductivity type MOSFET | |
| US7750720B2 (en) | Circuit arrangement and a method for galvanically separate triggering of a semiconductor switch | |
| US6628532B1 (en) | Drive circuit for a voltage-controlled switch | |
| KR0164638B1 (en) | Photocoupler device | |
| JPH07162279A (en) | Transistor output circuit, sequencer, switching power supply and inverter | |
| JPH0678526A (en) | Gate driver circuit | |
| JPH08289538A (en) | Dc-dc converter | |
| JP2638625B2 (en) | MOS-FET gate drive circuit | |
| TW202130102A (en) | Method and apparatus for generating control signal and charging dc supply in a secondary synchronous rectifier | |
| JPH05244736A (en) | Power supply apparatus | |
| JP3713795B2 (en) | Output circuit of control device | |
| JPH0681500B2 (en) | Switching circuit | |
| JP3470648B2 (en) | Driver circuit | |
| KR970077929A (en) | Synchronous and Drive Circuit for Forward Synchronous Rectifier | |
| JP3548923B2 (en) | Switching power supply | |
| US4602323A (en) | Single-ended transformer drive circuit | |
| JP3512746B2 (en) | Power supply circuit and power supply | |
| JP3730354B2 (en) | Non-controllable switching means | |
| JPH06261541A (en) | Dc/dc converter | |
| JPH0965650A (en) | Dc-dc converter | |
| JP2000236662A (en) | Switching power supply | |
| KR880001477Y1 (en) | Audio muting circuit | |
| JPH07308062A (en) | Single-chip forward converter | |
| JP4784018B2 (en) | Semiconductor switch gate drive circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040224 |