JPH07162027A

JPH07162027A - 薄膜半導体装置及び該装置を有する情報処理装置

Info

Publication number: JPH07162027A
Application number: JP5302887A
Authority: JP
Inventors: Tadashi Ahei; 忠司阿閉; Shigetoshi Sugawa; 成利須川
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1993-12-02
Filing date: 1993-12-02
Publication date: 1995-06-23

Abstract

(57)【要約】（修正有）【目的】ヘテロ接合を用いたアバランシェ効果を利用
した光電変換装置などの薄膜半導体装置の性能を改善す
る。【構成】非単結晶シリコン膜または非単結晶シリコン
ゲルマニウム膜とのヘテロ接合界面で生じる光学的禁制
帯の不連続段差によるエネルギーを価電子帯側で少なく
し、ホールの易動をさまたげないように構成する。具体
的には、上記エネルギーを価電子帯側で０．３ｅＶ以下
とし、かつ、上記ヘテロ接合を形成する半導体薄膜の光
学的禁制帯幅を２．８ｅＶ以上とする。このような半導
体薄膜は、たとえば、シランガスとメタンガスの流量比
を３０以上とし、成膜速度を０．５Å／秒以下として形
成される。このような半導体膜はＳｉ_1-xＣ_x：Ｈで表す
ことができ、上記ヘテロ接合は少なくともアバランシェ
効果を利用した光電変換装置の増倍層１０３中に形成さ
れる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は光学的禁制帯幅の異なる
材料のヘテロ接合を用いた、光センサ等の光電変換素子
等の薄膜半導体装置及び該装置を有する情報処理装置に
関する。

【０００２】

【従来の技術】非単結晶半導体材料では、たとえば非晶
質シリコン（以下ａ−Ｓｉ：Ｈ）にＧｅ原子やＳｎ原子
などを添加すると光学的禁制帯幅は狭くなり、Ｈ原子や
Ｃ原子やＮ原子などを添加していくと光学的禁制帯幅は
広がるなど、単結晶半導体や結晶化合物半導体に比べ
て、所望の光学的禁制帯幅をもつ材料を自由に得ること
ができる。

【０００３】このような特長を利用して光学的禁制帯幅
の異なる材料による多層ヘテロ接合を用いた光電変換装
置や薄膜半導体装置がいろいろと提案されている。

【０００４】例えば太陽電池では光学的禁制帯幅の異な
る膜をそれぞれ積層して単波長から長波長まで効率よく
吸収できるような構造をとって、波長範囲が広い太陽光
をもれなく利用している。

【０００５】また半導体層を数Åの膜厚の多層膜の超格
子構造にして、キャリア易動度を高める応答性や周波数
特性を向上させた薄膜トランジスタや光センサも提案さ
れている。

【０００６】また薄膜発光素子においてもやはり多層膜
構造を用いることで、キャリアの量子井戸閉じ込め効果
により発光効率を向上させる試みがなされている。

【０００７】更に光センサなどの光電変換素子は、その
光電変換特性に対し高い信号対雑音比を持つことが要求
される。光電変換素子のなかでもアバランシェ効果を利
用したアバランシェフォトダイオード（以下ＡＰＤと略
する）を受光部に使用した光電変換装置は、この要求を
満たすものと期待され、近年盛んに開発が進められてい
る。

【０００８】しかしながら従来、一般的に普及している
ＡＰＤは、強電界を印加してアバランシェ効果を引き出
しており、その増倍過程に内在するゆらぎのために、過
剰増倍雑音が発生し、信号対雑音比を低下させてしま
う。

【０００９】この点を鑑みて、例えば、Ｆ．Ｃａｐａｓ
ｓｏらは、特開昭５８−１５７１７９号公報、ＵＳＰ４
３８３２６９号公報やＩＥＥＥＥｌｅｃｔｒｏｎＤ
ｅｖｉｃｅＬｅｔｔｅｒｓ第ＥＤＬ３版（１９８２
年）の７１〜７３ページに、分子線エピタキシー（ＭＢ
Ｅ）法等を用いて、主にＩＩＩ−Ｖ族に属する単結晶化
合物半導体を用いて作製される、光通信システムに使用
可能な低雑音ＡＰＤを提案している。

【００１０】そこで提案されているＡＰＤの概略構造図
の一例を図１に示す。

【００１１】図１はＡＰＤの模式的断面構造図であり、
図２（ａ）は図１に示されるＡＰＤのエネルギー帯構造
図である。ここでは、４つの層からなるＩ型バンドギャ
ップ傾斜半導体層４０１、４０３、４０５、４０７が増
倍層として、ｐ型半導体層４１１及びｎ型半導体層４１
５で挟まれ、電極４１３がｐ型半導体層４１１に、また
電極４１４がｎ型半導体層４１５にそれぞれオーミック
接触されている。

【００１２】図２（ｂ）はこのＡＰＤに強電界を印加し
動作状態にしたときのエネルギー帯構造図である。

【００１３】図示されるように、バンドギャップが急峻
にステップバックするヘテロ接合部４０２、４０４、４
０６のエネルギー不連続がイオン化を助勢するので、そ
のステップバック近傍で選択的にイオン化が起こりキャ
リアが増倍される。

【００１４】こうした構造をとることにより、イオン化
が起こる場所のゆらぎが少なくなり、増倍過程に内在す
るゆらぎが少なくなる。したがって過剰雑音が軽減され
た、信号対雑音比の改善された、光通信システムに使用
可能な低雑音ＡＰＤが実現できる。

【００１５】ところが、上述したようなＡＰＤは強電界
が印加されて動作する光通信用の個別受光素子としては
有用であるが、上述のＡＰＤでは、ＩＩＩ−Ｖ族、ＩＩ
−ＶＩ族等に属する化合物半導体をその構成材料として
いるため、材料の毒性、価格など工業材料としての問題
点を有していたこと、また、その構成材料である単結晶
化合物半導体の形成においては、超高真空装置を用い
て、高温（約５００℃以上）で成膜を行う必要があるの
で、大面積の光電変換装置への応用が困難であり、ま
た、信号処理回路等が既に形成されている半導体基板上
への積層も不可能であり、その応用範囲が限られる。

【００１６】非晶質シリコンの様な非単結晶半導体を利
用した場合は従来のプラズマＣＶＤにより容易に作製で
き、作製温度が低温のために基板を選ばず、たとえば信
号処理回路等が既に形成されている半導体基板上にも積
層が可能となることが考えられるため、非単結晶半導体
を利用した優れた特性のＡＰＤが待ち望まれている。

【００１７】また低雑音のＡＰＤを実現するには、キャ
リアの増倍を起こすステップバックヘテロ接合部のイオ
ン化率を高めることが必要である。そのためには光学的
禁制帯幅の異なる材料でステップバック部のエネルギー
不連続段差が価電子帯側または伝導帯側の一方のみに大
きく形成される材料が必要となる。

【００１８】アバランシェ増倍をステップバックヘテロ
接合部で起こすためには最大禁制帯幅の大きな材料が必
要である。たとえば最小禁制帯幅を持つ材料をａ−Ｓｉ
_1-yＧｅ_y：Ｈとした場合でも、良好な光電特性を有する
半導体膜の禁制帯幅は１．４ｅＶ程度が限界である。ア
バランシェ増倍を起こすにはａ−Ｓｉ_1-yＧｅ_y：Ｈの禁
制帯幅の不連続段差をａ−Ｓｉ_1-yＧ_y：Ｈ層と接合され
る異種の非単結晶層とのヘテロ接合で形成する必要があ
るので、最大禁制帯幅は最低でも２倍の２．８ｅＶ以上
は必要である。そのためａ−Ｓｉ_1-yＧｅ_y：Ｈの代わり
にａ−Ｓｉ：Ｈを用いた場合には、良好な特性を有する
ａ−Ｓｉ：Ｈ膜の光学バンドギャップは１．７ｅＶ程度
であるので３．４ｅＶ以上の禁制帯幅をもつ材料が必要
となる。

【００１９】

【発明が解決しようとする課題】ところがこのａ−Ｓ
ｉ：Ｈの様な非単結晶半導体材料では価電子帯や伝導帯
の不連続段差についてはまだ詳しく調べられていない。

【００２０】光学的禁制帯幅の広い材料として５．０ｅ
Ｖ程度の光学的禁制帯幅まで得られているプラズマＣＶ
Ｄ法によって作製されたシリコン窒化膜（以下ａ−Ｓｉ
ＮＸ：Ｈ）はａ−Ｓｉ：Ｈに対して、Ｔ．Ｈａｙａｓｈ
ｉｅｔａｌ（Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．２
７（１９８８）Ｌ３１４〜３１６）等によれば伝導帯側
と価電子帯側に光学的バンド幅が広がると述べられてい
る。

【００２１】ところがプラズマＣＶＤ法により形成され
た炭化シリコン（以下ａ−Ｓｉ_1-xＣ_x：Ｈ）でも太陽電
池の窓材に応用されているように、光学的禁制帯幅が小
さい範囲（〜２．５ｅＶ）では、ａ−Ｓｉ：Ｈとの光学
的禁制帯幅の不連続段差はほとんどが伝導帯側に広がり
少数キャリアの正孔の走行特性を妨げない。

【００２２】しかしながら、ＣＨ₄やＣ₂Ｈ₄等の炭素系
の原料ガスのプラズマ堆積効率がＳｉＨ₄に比べて悪い
ために膜中にＣ原子が取り込まれにくく、実際には半導
体膜として良好な特性を有する膜の場合光学的禁制帯幅
は２．８ｅＶ程度とあまり広がらないのが現実である。
またａ−Ｓｉ_1-xＣ_x：Ｈは２．５ｅＶ以上の光学的禁制
帯を持つ膜になると急激に伝導度が劣化するため、太陽
電池や光電変換素子（太陽電池ではたいてい窓層として
用いられる）ａ−Ｓｉ_1-xＣ_x：Ｈ層はせいぜい２．２ｅ
Ｖ程度である。とはいえ、そのような層でもａ−Ｓｉ：
Ｈとの界面で再結合準位が生じるために、界面緩衝層と
して光学的禁制帯を徐々に変化させた傾斜層を設けるこ
とが必要となる場合が多い。

【００２３】光学的禁制帯幅の異なる材料を用いたヘテ
ロ接合界面をキャリアが電界により走行するような薄膜
半導体装置において、光学的禁制帯幅の差による不連続
段差が大きいと、キャリアは界面でトラップや再結合の
ためにその走行性が妨げられる。特に非晶質シリコン等
では正孔の易動度がもともと悪いため、価電子帯側の不
連続段差が大きいと正孔の走行性が著しく悪化する。

【００２４】本発明は、これらの問題点を解決するため
に、ａ−Ｓｉ：Ｈやａ−ＳｉＧｅｘ：Ｈとのヘテロ接合
界面で光学的禁制帯幅の不連続段差が価電子帯側で非常
に小さく、しかも光学的禁制帯幅の広い半導体薄膜材料
として非単結晶炭化シリコン（Ｓｉ_1-xＣ_x：Ｈ）を有す
るアバランシェ効果を利用した光電変換装置を有する薄
膜半導体装置と、該装置を有する情報処理装置を提供す
ることを目的とする。

【００２５】また、本発明はヘテロ接合部での正孔の易
動度が損なわれることがない半導体層を有する薄膜半導
体装置及び該装置を有する情報処理装置を提供すること
を目的とする。

【００２６】更に本発明は、応答性の優れた薄膜半導体
装置及び該装置を有する情報処理装置を提供することを
目的とする。

【００２７】また本発明は、大面積かつ低温で形成し
得、信号処理回路などの回路や素子が既に形成されてい
る半導体基板上への積層も可能な薄膜半導体装置を提供
することを目的とする。

【００２８】加えて本発明はアバランシェフォトダイオ
ードとして過剰雑音や暗電流雑音が小さい低雑音で高効
率な増倍動作を行うことができる薄膜半導体装置、及び
該装置を有する情報処理装置を提供することを目的とす
る。

【００２９】更に本発明は蓄積動作を行ってもスパイク
やノッチが生じない薄膜半導体装置、及び該装置を有す
る情報処理装置を提供することを目的とする。

【００３０】又、本発明は、ヘテロ接合を用いた光電変
換装置などの薄膜半導体装置の性能を著しく改善するこ
とを目的とする。

【００３１】

【課題を解決するための手段】上記目的を達成する本発
明の薄膜半導体装置は、非単結晶シリコン膜または非単
結晶シリコンゲルマニウム膜と少なくとも１つ以上の、
ヘテロ接合を形成する半導体を有し、前記非単結晶シリ
コン膜または前記非単結晶シリコンゲルマニウム膜との
ヘテロ接合界面で生じる光学的禁制帯の不連続段差より
生じるエネルギーが、価電子帯側で０．３ｅＶ以下とさ
れ、かつ、前記半導体の光学的禁制帯幅が２．８ｅＶ以
上としたアバランシェ効果を利用した光電変換装置を有
することを特徴とする。

【００３２】

【実施例】上記目的は、ヘテロ接合される非単結晶シリ
コン又は非単結晶シリコンゲルマニウムとのヘテロ接合
界面で生じる光学的禁制帯の不連続段差より生じるエネ
ルギーが価電子帯側で０．３ｅＶ以下とされ、かつ、光
学的禁制帯幅が２．８ｅＶ以上の非晶質炭化シリコンの
半導体を用いたアバランシェ効果を利用した光電変換装
置を有することによって達成される。

【００３３】また、上記半導体は原料ガスとしてＣＨ₄
ガスとシラン化合物ガスを用い、該シランガスに対する
該ＣＨ₄ガスの流量比を３０以上として、かつ、成膜速
度を０．５Å／秒以下としたプラズマＣＶＤ法によって
製造することにより上記目的は達成される。

【００３４】尚、本発明の非単結晶炭化シリコン膜は、
Ｓｉ_1-xＣ_x：Ｈで与えられるＳｉ原子とＣ原子の組成比
のｘが０．４５以上でありさらに膜中のＣ原子に結合し
たＨ原子の数が、Ｓｉ原子に結合したＨ原子の数の５倍
以上とすることはより好ましい。

【００３５】又、本発明で言う非単結晶とは非晶質又は
微結晶質あるいはそれらの混在したものを含むものであ
るが、なかでも非晶質であることは望ましい。

【００３６】すなわち、非単結晶シリコン膜は非晶質及
び／又は微結晶シリコンを有し、非単結晶シリコンゲル
マニウム膜は非晶質及び／又は微結晶シリコンゲルマニ
ウムを有し、非単結晶炭化シリコン膜は非晶質及び／又
は微結晶炭化シリコンを有する膜であり、中でも非晶質
膜が望ましい。

【００３７】これにより従来よりヘテロ接合を用いた光
電変換装置などの薄膜半導体装置において生じていた、
ヘテロ接合部での正孔の易動度の低下が生じないので薄
膜半導体装置の性能が改善される他、上記した問題点が
解決され、また上記した目的は達成される。

【００３８】尚、正孔の走行を阻害しないエネルギー不
連続量ΔＥｖは、常温で０．３ｅＶ以下、より好ましく
は０．１ｅＶ以下であり、作製条件の最適化によればａ
−Ｓｉ_1-xＣ_x：Ｈの光学的禁制帯幅が最大３．６ｅＶの
ときでもａ−Ｓｉ_1-yＧｅ_y：Ｈやａ−Ｓｉ：ＨとのΔＥ
ｖは、０．２ｅＶ程度以下のものを得ることができる。

【００３９】以下、本発明を図面を参照しながら説明す
る。

【００４０】まず、本発明の具体例を説明するために、
本発明の薄膜半導体装置における非単結晶炭化シリコン
膜（以下Ｓｉ_1-xＣ_x：Ｈ）の光学バンドギャップが広く
なっている要因から説明する。

【００４１】本発明におけるＳｉＣｘ：Ｈ膜の他に、ａ
−Ｓｉ：Ｈ、そして光学バンドギャップの広い材料とし
ては一般的なプラズマＣＶＤのシリコン窒化膜（以下Ｓ
ｉＮｘ：Ｈ膜）を作製した。

【００４２】作製はすべて同一のプラズマＣＶＤ装置で
行った。まず、ａ−Ｓｉ：Ｈ膜は基板温度が２００℃、
原料ガスのＳｉＨ₄／Ｈ₂流量が１０／９０ｓｃｃｍ、堆
積圧力は０．５Ｔｏｒｒ、ＲＦパワーは１０Ｗで成膜し
た。ＳｉＮｘ：Ｈ膜は基板温度が３５０℃、ＳｉＨ₄／
ＮＨ₃／Ｈ₂流量が５／１００／１００、堆積圧力は０．
２Ｔｏｒｒ、ＲＦパワーは２０Ｗで成膜した。Ｓｉ_1-x
Ｃ_x：Ｈ膜については基板温度が２５０℃、ＳｉＨ₄／Ｃ
Ｈ₄／Ｈ₂流量、あるいはＳｉＨ₄／Ｃ₂Ｈ₄／Ｈ₂流量を１
０／１０〜３０／９０で変化させて、堆積圧力は０．２
Ｔｏｒｒ、ＲＦパワーは５０Ｗで成膜した。

【００４３】図３はＳｉ_1-xＣ_x：Ｈ膜の光学バンドギャ
ップと膜中の炭素原子組成比ｘの関係を示す図である。
従来Ｓｉ_1-xＣ_x：Ｈ膜の光学バンドギャップは炭素組成
比ｘに対応していると言われていたが、上記条件で得ら
れたＳｉ_1-xＣ_x：Ｈ膜では炭素組成比ｘが０．４５程度
以上になり光学バンドギャップが２．８ｅＶ以上の非常
に大きくなった領域では、炭素組成比ｘに依存しない膜
が得られることがわかった。

【００４４】図４は図３におけるＳｉ_1-xＣ_x：Ｈ膜の光
学バンドギャップと結合水素量の関係を示す図である。
膜中のシリコン原子と結合した水素原子の数（Ｓｉ−Ｈ
結合）と、炭素原子と結合した水素原子の数（Ｃ−Ｈ結
合）をそれぞれ赤外吸収より求めたところ、光学バンド
ギャップと非常によい対応を示した。

【００４５】従来はＳｉ_1-xＣ_x：Ｈの光学バンドギャッ
プを大きくするために、膜中の炭素量を大きくする努力
がなされてきたが、光学バンドギャップは炭素量ではな
く、むしろ水素量に依存していることがこの図から理解
できる。

【００４６】又、Ｓｉ−Ｈ結合とＣ−Ｈ結合の比（Ｃ−
Ｈ）／（Ｓｉ−Ｈ）が５倍以上にすることが、２．８ｅ
Ｖ以上（好ましくは３．０ｅＶ以上）の大きな光学バン
ドギャップを得るためには望ましいことがわかる。また
この時のＳｉ_1-xＣ_x：Ｈ膜の作製条件としてＣＨ₄を原
料ガスに用いた時に、結合水素と対応した光学バンドギ
ャップの大きな膜が得られ、Ｃ₂Ｈ₄を用いた場合は結合
水素との対応は良くなかった。これはＣ₂Ｈ₄はＣＨ₄に
比べて分解し易いため、生成される膜中にはＣ原子は取
り込まれやすいが、ガス分子中に含まれるＣ原子の結合
及び二重結合が不安定な状態で残っていることなどが原
因として考えられる。すなわち、ＣＨ₄を用いた場合
は、不安定なＣ原子が少なくＣ原子に結合した水素原子
が安定な状態で存在して、光学バンドギャップを大きく
していることが予想される。

【００４７】ｐ型あるいはｎ型単結晶シリコンと上記ａ
−Ｓｉ：Ｈ膜、ａ−Ｓｉ_1-xＣ_x膜またはａ−Ｓｉ
_1-aＮ_a：Ｈ膜との接合界面で光学バンドギャップの不連
続段差（ΔＥｖ）を測定するための例として、図５に示
したようなＩＰＥ（内部光電子放出）測定を行うための
試料を作製した。

【００４８】図４に示される試料はＳｉウエハー４５の
一方の面上にイオンインプラによりｐ⁺又はｎ⁺のドーピ
ング層４４を形成し、この上に層厚２００Å〜４００Å
の範囲の所望の厚さのａ−Ｓｉ：Ｈ膜、ａ−Ｓｉ_1-xＣ_x
膜又はａ−Ｓｉ_1-aＮ_a：Ｈ膜４２、薄膜Ｃｒ又はＰｔ電
極４１をこの順で設け、ｎ型Ｓｉウエハー４５の他方の
面にＡｌ電極４６を有する構成とした。

【００４９】上記ＩＰＥの測定原理について簡単に説明
する。

【００５０】ＩＰＥの測定は単結晶シリコン（ｃ−Ｓ
ｉ）上に積層されたａ−Ｓｉ：Ｈ膜、ａ−Ｓｉ_1-xＣ_x：
Ｈ膜あるいはａ−Ｓｉ_1-aＮ_a：Ｈ膜側から、これらの膜
を透過可能な光を照射して行われる。上記膜を透過した
光は単結晶シリコン中で電子・正孔対を生成させる。こ
のとき、電極間に印加したバイアスを変化させていくの
であるが、ΔＥｖ、ΔＥｃに対応したエネルギー以上の
バイアスを印加すると、生成した正孔又は電子のどちら
かがΔＥｖ又はΔＥｃの障壁を乗り越えることができる
ようになる。この結果、光電流の増加が観測されるの
で、これによりΔＥｖ、ΔＥｃの値を見積もることが可
能になる。

【００５１】なお、この方法はたとえばＡｐｐｌ．Ｐｈ
ｙｓ．Ｌｅｔｔ．５０（１９８７）３２６頁〜３２８頁
などにも説明されている。

【００５２】図６を参照しながらＩＰＥの測定結果につ
いて説明する。

【００５３】ＩＰＥはｃ−Ｓｉと各膜との間のΔＥｖ、
ΔＥｃを測定したが、この測定結果からｃ−Ｓｉとａ−
Ｓｉ：Ｈ膜との界面でのΔＥｖが約０．６ｅＶであるこ
とが得られた。またｃ−Ｓｉとａ−Ｓｉ：Ｈの光学的バ
ンドギャップが夫々約１．１ｅＶ、約１．７ｅＶである
ことを考慮して、図６においては上記ｃ−Ｓｉとａ−Ｓ
ｉ：Ｈとの間のΔＥｖ（＝０．６ｅＶ）を差し引くこと
により、ａ−Ｓｉ：Ｈ膜に対するａ−Ｓｉ_1-xＣ_x：Ｈ膜
とａ−Ｓｉ_1-aＮ_a：Ｈ膜との間のΔＥｖを示してある。

【００５４】図６に示されるように、ａ−Ｓｉ_1-a：Ｈ
の場合は、光学的バンドギャップが広がる（２．６〜
４．９ｅＶ）につれてａ−Ｓｉ：ＨとのΔＥｖが０．３
〜２．２ｅＶ、従ってΔＥｃは０．６〜１．０ｅＶとな
った。

【００５５】このことから、ａ−Ｓｉ：Ｈとａ−Ｓｉ
_1-aＮ_a：Ｈで接合を形成した場合、伝導帯側と価電子帯
側の両方で不連続なエネルギーバンドの段差が生じるこ
とがわかる。

【００５６】又、Ｃ₂Ｈ₄ガスを原料ガスとして用いて形
成されたａ−Ｓｉ_1-xＣ_x：Ｈは光学的バンドギャップは
２．５５〜３．４ｅＶとａ−Ｓｉ_1-aＮ_a：Ｈより小さな
値となるが、ａ−Ｓｉ：Ｈとの接合を考えるとΔＥｖが
０．１５〜０．６ｅＶ、従ってΔＥｃは０．７〜１．１
ｅＶとなり、ａ−Ｓｉ_1-aＮ_a：Ｈと同様に伝導帯側と価
電子帯側の両側で光学的バンドギャップの不連続段差を
形成することがわかった。

【００５７】ところが、原料ガスにＣＨ₄を用いた場合
の本発明のａ−Ｓｉ_1-xＣ_x：Ｈでは光学バンドギャップ
が３．６ｅＶまで広がってもΔＥｖはほぼ一定の０．１
〜０．２ｅＶでありａ−Ｓｉ：Ｈとほぼ同じレベルであ
る。すなわちＣＨ₄を用いた場合のａ−Ｓｉ_1-xＣ_x：Ｈ
／ａ−Ｓｉ：Ｈの接合界面では不連続段差は価電子帯側
には生じず、ほぼ伝導帯側だけに形成されることにな
る。この理由として図４で示した結合水素との関係が考
えられる。すなわちＣＨ₄を原料ガスとした場合は安定
な結合水素により光学バンドギャップが広がっているた
めに、価電子帯側はあまり動かないためと考えられる。
これはＣ₂Ｈ₄により得られたＳｉ_1-xＣ_x：Ｈでは価電子
帯が動いていることからも理解できる。

【００５８】このａ−Ｓｉ：Ｈとの接合界面での価電子
帯の不連続段差（ΔＥｖ）を示すためのもうひとつの例
として、図７の模式的断面図に示したようなＸＰＳ（Ｘ
線光電子分光）測定を行うための試料を作製した。図示
されるように、図７の試料は石英基板６４上に５０００
Åのｉ型ａ−Ｓｉ：Ｈ膜６３、２０ÅのＳｉ_1-xＣ_x：Ｈ
膜あるいはＳｉ_1-aＮ_a：Ｈ膜６１が順次形成されてい
る。

【００５９】ＸＰＳはＸ線の侵入深さから考えると、表
面から数１０Å程度の情報を得ることができる。このこ
とから図７に示した様にａ−Ｓｉ：Ｈ６３上に１０〜５
０Å程度の膜厚でＳｉ_1-xＣ_x：Ｈ６１等を積層した場
合、それらの接合界面の情報が得られる。特に０〜５０
ｅＶ程度の結合エネルギーの範囲で価電子帯を形成して
いる様子が見られる。すなわちａ−Ｓｉ：ＨではＳｉ３
ｐとＳｉ３ｓの混成軌道を形成した価電子帯が、Ｃ原子
の添加により結合エネルギーの変化したＳｉ_1-xＣ_x：Ｈ
の価電子帯と重なった形で現れて、価電子帯端（ＶＢ
Ｅ）をシフトさせる。これを内殻準位のＳｉ２ｐ準位の
スペクトルのエネルギー位置で更生して、ａ−Ｓｉ：Ｈ
の価電子帯端（ＶＢＥ）と比較することでａ−Ｓｉ：Ｈ
との接合界面でのΔＥｖが得られる。

【００６０】図６では光学バンドギャップに対して価電
子帯側の段差ΔＥｖをＩＰＥ（内部光電子放出）により
求めて、ＳｉＮ_x：Ｈでは光学バンドギャップが広がる
とΔＥｖも大きくなっていくのに対して、Ｓｉ_1-xＣ_x：
ＨではＣＨ₄／ＳｉＨ₄流量比を変化させて光学バンドギ
ャップが３．６ｅＶまで広がってもΔＥｖはほとんど変
化はなく０〜０．２ｅＶ程度であることを示したが、Ｘ
ＰＳにおいても同様な結果を得ることができた。

【００６１】図８に半導体ヘテロ接合の禁制帯不連続を
模式的に夫々示した。ここで右図のＳｉＮ_x：Ｈ／ａ−
Ｓｉ：Ｈの場合は伝導帯側のΔＥｃと価電子帯側のΔＥ
ｖの両側で不連続段差を形成しているのに対して、本発
明の薄膜半導体装置におけるＳｉ_1-xＣ_x：Ｈ／ａ−Ｓ
ｉ：Ｈの場合では不連続段差はほぼ価電子帯側だけにな
る。

【００６２】以上の例ではａ−Ｓｉ：Ｈとの界面での不
連続についてのみ述べたが、図７に示した通りａ−Ｓｉ
Ｇｅ：Ｈとａ−Ｓｉ：Ｈでは価電子帯の不連続段差はほ
とんどないため、Ｓｉ_1-xＣ_x：Ｈ／ａ−ＳｉＧｅ：Ｈで
もＳｉ_1-xＣ_x：Ｈ／ａ−Ｓｉ：Ｈの場合と同様に不連続
段差はほぼ価電子帯側だけとなる。

【００６３】価電子帯側に不連続段差がないかほとんど
ないＳｉ_1-xＣ_x：Ｈ膜はプラズマＣＶＤ法において成膜
条件を制御することで容易に得ることができる。

【００６４】図９はプラズマＣＶＤにおけるＣＨ₄とＳ
ｉＨ₄の原料ガスの流量比に対する光学バンドギャップ
を示したものである。これによればＣＨ₄／ＳｉＨ₄流量
比が３０以上になると光学バンドギャップは３．０ｅＶ
を越えて急激に増加して３．６ｅＶまで大きくなる。従
来はこの流量比は１０〜２０程度から膜中のＣ組成量が
飽和したためにそれ以上は試みがなされていなかった。
しかし、本発明ではそれ以上の流量比で、光学バンドギ
ャップがＣ組成量に依存しないでさらに大きくなる場合
があることを見いだした。ただし、ＣＨ₄／ＳｉＨ₄流量
比が３０以上で光学バンドギャップが大きくなるには成
膜時の反応過程において堆積表面での表面反応律速過程
になることが望ましい。

【００６５】もともとプラズマＣＶＤにおいてはプラズ
マにより原料ガスを分解するラジカル生成過程と、その
ラジカルの堆積表面での表面反応過程により堆積が起こ
る。図１０の流量比と堆積速度の関係を示した図に示さ
れるように、ＣＨ₄／ＳｉＨ₄流量比を大きくしていくに
従って最初は成膜速度は増加する。これは、最初はＣ系
ラジカルの生成、供給量によって成膜速度が決定されて
いるためと思われる。即ち、ＣＨ₄ガスの相対的な増加
にともなって、最初はＣ系ラジカルの生成、供給が増加
していることを示している。

【００６６】ところがある程度までラジカルが供給され
てＣ系ラジカルが飽和すると、今度は表面反応が成膜速
度を決定するようになる。すなわちＣ系ラジカルにより
堆積表面の結合の弱い不安定な部分のエッチングが起こ
り成膜速度は逆に減少する。

【００６７】また、たとえば膜作製の基板温度を低くす
ると、表面反応が起こりにくくなり、ラジカルは基板表
面を拡散して安定なサイトを見つけることなく、その場
ですぐに堆積してしまうため、堆積速度は大きくなるが
不安定な結合を有する、疎な膜になってしまう。逆に基
板温度を高くすると、堆積速度が小さくなるが、ラジカ
ルが充分安定なサイトまで拡散してさらに表面反応によ
り構造緩和を起こすために、得られた膜は安定な結合水
素を含む緻密な膜となり、このことが光学バンドギャッ
プを大きくしてΔＥｖを小さく維持していると考えられ
る。

【００６８】Ｃ₂Ｈ₄を原料に用いた場合にはガスが分解
し易いために堆積速度を小さくすることが困難であり、
やはり膜中に不安定なＣ原子が残ってしまうために目的
の膜が得にくかった。

【００６９】即ち、プラズマＣＶＤの反応過程を成膜速
度でモニターすればＣＨ₄／ＳｉＨ₄流量比を３０以上と
し、かつ成膜速度を０．５Å／秒以下と小さくした時に
価電子帯側に不連続段差が生じないか実質的に生じない
Ｓｉ_1-xＣ_x：Ｈ膜が得られる。

【００７０】この時の基板温度、堆積圧力、ＲＦパワー
等の流量比以外の成膜条件については、成膜速度が０．
５Å／秒以下の範囲で自由に選ぶことができる。

【００７１】また、本発明のＳｉ_1-xＣ_x：Ｈ膜の作製の
原料ガスには、ＳｉＨ₄、ＣＨ₄、Ｈ₂を用いたが、Ｓｉ
Ｈ₄のかわりにＳｉ₂Ｈ₆、Ｓｉ₃Ｈ₈、ＳｉＨ₄Ｈ₁₀、Ｓｉ
Ｆ₄、Ｓｉ₂Ｆ₆、ＳｉＨ₃Ｆ、Ｓｉ₂Ｈ₂等の鎖状シラン化
合物、Ｓｉ₄Ｈ₈、Ｓｉ₅Ｈ₁₀、Ｓｉ₆Ｈ₁₂等の環状シラン
化合物等を使うことができ、この場合もＣＨ₄との流量
比が３０以上で、しかも堆積速度を０．５Å／秒以下と
遅くすれば良い。

【００７２】このときこれらのＳｉを含むガスに含まれ
るＳｉ原子のモル比がＣＨ₄に含まれるＣ原子のモル比
の３０倍以上にすることはより好ましい。すなわちＣＨ
₄ガスとＳｉ₂Ｈ₆ガスを用いた場合は、ＣＨ₄／Ｓｉ₂Ｈ₆
流量比を６０倍以上にすることはより好ましい。

【００７３】〈参考例１〉本発明の半導体薄膜のＳｉ
_1-xＣ_x：Ｈを用いた薄膜半導体装置の一例として太陽電
池に応用した場合について述べる。

【００７４】本参考例の太陽電池の断面図を図１１に、
従来のａ−Ｓｉ：Ｈの太陽電池の断面図を図１２に夫々
示す。図示されるように図１１の装置は、ガラス基板９
６上に、Ｐｔのような半透明電極９５、窓層としてのａ
−Ｓｉ_1-xＣ_x：Ｈ膜９４、ｉ型のａ−Ｓｉ：Ｈ膜９３、
ｎ型のａ−Ｓｉ：Ｈ膜又は微晶質（μｃ）−Ｓｉ膜９
２、アルミ電極９１がこの順に形成され、図１２の装置
はガラス基板１０６上にＩＴＯのような透明電極１０
５、ｐ型のａ−Ｓｉ：Ｈ膜又はμｃ−Ｓｉ膜１０４、ｉ
型のａ−Ｓｉ：Ｈ膜１０３、ｎ型のａ−Ｓｉ：Ｈ膜又は
μｃ−Ｓｉ膜１０２、アルミ電極１０１がこの順で形成
されている。図１１においては、図１２の従来のａ−Ｓ
ｉ：Ｈのｐｉｎ型の構造において光入射側の透明電極の
代わりにＰｔ等の半透明電極を用いて、さらに窓層であ
るｐ型半導体層のかわりに、本発明のＢ₂Ｈ₆ガスやＢＦ
₃ガスなどを用いてボロンをドーピングしたｐ型のＳｉ
_1-xＣ_x：Ｈ層を用いたものである。

【００７５】図１１に示される本参考例に係わる装置の
作成条件としては、まずガラス基板上にＰｔ等の半透明
電極を１００〜５００Å程度、ＥＢ蒸着やスパッタリン
グにより形成する。従来から用いられているＩＴＯ電極
などの透明電極を用いても良いが、本発明の半導体薄膜
が従来の窓層に用いられていた薄膜にくらべて光学バン
ドギャップが大きいために太陽光の高エネルギー領域も
良好に透過する薄膜の金属電極が望ましい。

【００７６】続いてプラズマＣＶＤによりの本発明の半
導体薄膜であるＳｉ_1-xＣ_x：Ｈを１００〜５００Å程度
形成する。尚、原料ガスとしては実施例１と同様にＳｉ
Ｈ₄、ＣＨ₄、Ｈ₂ガスを用い、ＣＨ₄／ＳｉＨ₄の流量比
を５０とした。さらにｐ型とするためにＢ₂Ｈ₆ガスを用
い、ボロンをドープしてｐ型とした。Ｂ₂Ｈ₆／ＳｉＨ₄
流量比で０．０１〜１％程度、ｐ層としては０．１％程
度導入するのが望ましい。このときの基板温度は好まし
くは１００〜３５０℃、より好ましくは１５０〜２５０
℃程度が望ましく、堆積圧力は好ましくは５０ｍＴｏｒ
ｒ〜１Ｔｏｒｒ、より好ましくは０．１〜０．５Ｔｏｒ
ｒ程度が望ましく、さらに放電のＲＦパワーは好ましく
は１〜５０Ｗ、より好ましくは１〜１０Ｗ程度が望まし
い。

【００７７】ただし前で述したようにこれらの成膜条件
において重要なのは、成膜速度を０．５Å／秒以下にな
るように成膜条件を選ぶことである。

【００７８】さらに光吸収層であるａ−Ｓｉ：Ｈを５０
００〜１００００Å、ｎ層のａ−Ｓｉ：Ｈまたは微結晶
ＳｉをＲＦグロー放電を用いたプラズマＣＶＤ法により
作製して本参考例の太陽電池が完成された。尚、光吸収
層、ｎ層は図１１、図１２いずれの構成の太陽電池にお
いても同条件で作製して評価した。又、図１２のＩＴＯ
電極、ｐ型のａ−Ｓｉ：Ｈまたは微結晶Ｓｉは通常知ら
れる条件で作製した。

【００７９】ところで、従来もこのプラズマＣＶＤのＳ
ｉ_1-xＣ_x：Ｈをｐ型半導体層（ｐ層）として窓層に用い
ていた例はあるが、光学バンドギャップはたかだか２．
３ｅＶ程度であった。従って波長範囲が広い太陽光の高
エネルギー領域のほとんどはこのｐ層で吸収されてしま
っていた。しかしながら本発明のＳｉ_1-xＣ_x：Ｈ層では
光学バンドギャップが最大３．６ｅＶまで得られるため
に従来に比べて、ｉ層に到達する入射フォトン数が増加
するために、発生するフォトキャリアも増加する。した
がって、変換効率は図１１に示した本発明のＳｉ
_1-xＣ_x：Ｈ層を使用した方が高いものとなった。

【００８０】又、従来２．３ｅＶ以上のＳｉ_1-xＣ_x：Ｈ
では、ダングリングボンド欠陥が増加して電気伝導度が
急激に悪化するために、半導体層をｐ型にドーピングし
ても電子のブロッキング性と正孔の輸送特性を満足でき
なかった。ところが本発明の薄膜半導体装置のＳｉ_1-x
Ｃ_x：Ｈでは上述したようにａ−Ｓｉ：Ｈやａ−Ｓｉ_1-y
Ｇｅ_y：Ｈとのヘテロ接合部において価電子帯側の段差
（ΔＥｖ）がほとんどなく、伝導帯側の段差（ΔＥｃ）
が非常に大きくなっており、電子のブロッキングは問題
なく、正孔の輸送特性もヘテロ接合部に段差がないこと
で良好になる。

【００８１】更に、従来のｐｉｎ構造ではｐ／ｉ界面に
バッファ層として炭素原子の含有比率を変化させたグレ
ーデッド層などを用いてｐ／ｉ界面の不連続性を緩和し
ていたが、本発明では設けずとも充分な特性を得られる
ため、製造工程が簡略化される。

【００８２】ただし局在準位密度は、光学バンドギャッ
プが２．３ｅＶ程度の膜に比べるとやはり増加するた
め、輸送特性は悪化する。しかしながら、本発明では従
来のｐ層よりも膜厚を薄くすることで発生したフォトキ
ャリアの再結合を少なくすることができる。

【００８３】本発明のＳｉ_1-xＣ_x：Ｈ膜は安定な結合水
素による緻密な膜であり、２．８〜３．６ｅＶまで局在
準位密度は飽和して増加しない。

【００８４】このようにして膜厚と光学バンドギャップ
を最適化することで、従来の２．３ｅＶ程度のｐ層を用
いた場合に比べても、３．６ｅＶのＳｉ_1-xＣ_x：Ｈを膜
厚１００程度の薄い膜厚で形成すると、短絡電流がや
や小さいが開放電圧が非常に大きくなりフィルファクタ
ー（ＦＦ）や変換効率は優れたものとなる。

【００８５】尚、本参考例ではＳｉ_1-xＣ_x：Ｈが単なる
窓層だけでなく、Ｓｉ_1-xＣ_x：Ｈ膜中でも太陽光の高エ
ネルギー成分の吸収が起こっており光吸収層としても働
いていることも予想される。

【００８６】また本参考例では本発明のＳｉ_1-xＣ_x：Ｈ
をｐ型の窓層として用いた場合についてのみ述べたがこ
のｐｉｎ構造をｎｉｐ構造とし、Ｂ₂Ｈ₆ガスやＢＦ₃ガ
ス等の代わりにＰＨ₃ガス等を導入してリンをドープし
たｎ型層に本発明のＳｉ_1-xＣ_x：Ｈを用いても同様に従
来にくらべて効率の向上が見られた。

【００８７】またこの太陽電池は同じｐｉｎ構造におい
て逆方向のバイアスを印加して１次光電流型の光センサ
として用いることもできる。

【００８８】この場合も逆方向のバイアスに対するキャ
リアのブロッキングはもちろん、さらに高エネルギーの
光に対しても感度が向上する。またさらに本発明におけ
る光学バンドギャップの広いような半導体薄膜を用いる
ことで、近紫外光に感度をもつような光センサも実現で
きる。

【００８９】さらに本参考例の構造のｉ層は、ａ−Ｓ
ｉ：Ｈについてのみ述べたがｉ層をａ−Ｓｉ_1-yＧｅ_y：
Ｈとしても価電子帯側の段差（ΔＥｖ）は同様にほとん
どなく同じ効果が得られ、さらに長波長領域の光も利用
できる。

【００９０】又、この構造のｉ層はＳｉＨ₄とＣＨ₄さら
にＧｅＨ₄等の流量を徐々に変化させて、短波長から長
波長までさらに効率よく吸収できるような構造をとって
もよい。

【００９１】〈参考例２〉またさらに本発明のＳｉ_1-x
Ｃ_x：Ｈを多層膜の超格子構造に用いて、薄膜トランジ
スタ（ＴＦＴ）や２次光電流型の光センサ等の薄膜半導
体装置に用いた場合について述べる。

【００９２】アモルファスシリコン（ａ−Ｓｉ）はアク
ティブマトリクス型の液晶ディスプレーの駆動部やファ
クシミリの密着型読み取りセンサの駆動部に好適に用い
られるが、アモルファスシリコンはその構造の不規則性
より禁制帯中に局在準位を持ちキャリアの易動度が小さ
く、高速動作に対応できない。この問題点を改善する手
段として薄膜トランジスタの半導体層を多層膜の超格子
構造にすることで、図１３に示したようにポテンシャル
井戸層にキャリアを閉じ込めてキャリアの散乱確率を減
少させる効果や、ゲート絶縁膜との界面準位や固定電荷
に捕獲されない様にする効果によりキャリア易動度を向
上させることが考えられる。

【００９３】しかしながらこれらの薄膜トランジスタや
光センサの場合、伝導に寄与するキャリアは電子である
が、応答性においては電子より１桁程度小さい易動度の
正孔のトラップや蓄積により制限されており、実際には
ポテンシャル井戸に蓄積された正孔のために応答性は余
り改善されない。

【００９４】そこで本参考例の半導体薄膜をこの薄膜ト
ランジスタの超格子構造の障壁層１２１として用いるこ
とで、エネルギーバンド図は図１４に示した様になり、
伝導帯側は電子に対しては図１３に示されるのと同様に
ポテンシャルの井戸を形成するが、価電子帯側の不連続
段差が小さいので正孔に対しては障壁を形成しない。す
なわち正孔の易動度を落とすことなく、電子の易動度を
向上させることができる。

【００９５】〈参考例３〉本発明のＳｉ_1-xＣ_x：Ｈを多
層膜の超格子構造に用いたＬＥＤ素子やＥＬ素子などの
薄膜発光素子について述べる。

【００９６】この場合も図１５に示されるように多層膜
構造を用いることで、キャリアの量子井戸閉じ込め効果
により発光効率を向上させる試みがなされている。しか
し図１５に示した様に価電子帯側に不連続段差があるよ
うな場合、注入された正孔は易動度が低いためにほとん
どが最初の井戸層の中に蓄積され、そこで電子と再結合
して消滅する。従って実際には発光層の中で正孔の注入
側からごくわずかの膜厚領域だけで再結合による発光が
起きていることになる。

【００９７】しかしながら本発明の半導体薄膜及びその
構造方法を用いることによって価電子帯側の不連続段差
はほぼ無視できるために、注入された正孔は井戸層に蓄
積された電子とのクーロン力とドリフト電界によっての
み制限されるために比較的自由に動くことができる。こ
のため図１６に示されるように、発光層中の全領域にわ
たって井戸層に蓄積された電子と正孔は再結合すること
ができる。これによりＥＬ素子、ＬＥＤ素子などの発光
効率を向上させることができる。

【００９８】以上の参考例に示されるように、本発明の
Ｓｉ_1-xＣ_x：Ｈを用いることによって、価電子帯側にエ
ネルギーの段差がない半導体膜の積層構造を達成できる
ことがわかる。

【００９９】〔実施例１〕図１は、本発明の光電変換装
置の構造を示す概略的断面構造であり、光吸収層１０４
と、増倍層１０３となる複数の禁制帯幅傾斜層１１１、
１１２、１１３とが、電荷注入素子層となるｐ型半導体
層１０５とｎ型半導体層１０２とで挟まれており、ｐ型
半導体層１０５と電極１０６およびｎ型半導体層１０２
と電極１０１が夫々電気的に接続されている。なお、上
記電荷注入素子層は隣接する半導体層とショットキー接
続されていても良い。また、禁制帯幅傾斜層は３層の場
合を示したが、これに限定されず、１層あるいは２層以
上あればよい。

【０１００】図１において、本実施例では１０１はＣｒ
電極、１０２は正孔注入を阻止するための厚さ約５００
Åのｎ型ａ−Ｓｉ_1-yＧｅ_y：Ｈからなる電荷注入阻止
層、１０３はキャリア増倍を行うためのａ−Ｓｉ_1-yＧ
ｅ_y：Ｈ〜ａ−Ｓｉ_1-xＣ_x：Ｈの組成を変化させて禁制
帯幅を変化させた増倍層、１０４は光を吸収しキャリア
を発生させるための厚さ約１μｍのａ−Ｓｉ：Ｈからな
る光吸収層、１０５は電子注入を阻止するための厚さ約
１００Åのｐ型ａ−ＳｉＣｘ：Ｈからなる電荷注入阻止
層、１０６は酸化インジウムを主体とする透明電極であ
る。

【０１０１】Ｃｒ電極１０１はＥＢ蒸着法で、透明電極
１０６はスパッタ法で、電荷注入阻止層１０５、光吸収
層１０４、増倍層１０３及び電荷注入阻止層１０２はプ
ラズマＣＶＤ法で作成した。非晶質層作成の際に用いた
原料ガスは、電荷注入阻止層１０２にはＳｉＨ₄、Ｇｅ
Ｈ₄、ＰＨ₃、Ｈ₂を、増倍領域１０３にはＳｉＨ₄、Ｇｅ
Ｈ₄、ＣＨ₄、Ｂ₂Ｈ₆、Ｈ₂を、光吸収層１０４にはＳｉ
Ｈ₄、Ｈ₂を電荷注入阻止層１０５にはＳｉＨ₄、ＣＨ₄、
Ｂ₂Ｈ₆、Ｈ₂を夫々用いた。非晶質層成膜時の基板温度
は好ましくは１００〜４００℃以下、より好ましくは１
５０〜３５０℃であり、放電時の圧力は好ましくは０．
０５〜１０Ｔｏｒｒ、より好ましくは０．１〜１．０Ｔ
ｏｒｒであるが、本実施例では基板温度は２００℃、圧
力は０．２Ｔｏｒｒとした。

【０１０２】増倍領域１０３は原料ガスのうちＣＨ₄と
ＧｅＨ₄とＢ₂Ｈ₆のガス流量を連続的に変化させた厚さ
２００Åの１１１、１１２、１１３の３層を有してい
る。増倍層の禁制帯幅変化領域は、まず、ＳｉＨ₄、
Ｈ₂、ＣＨ₄ガスから最大禁制帯幅層の形成をするところ
から開始し、このうちのＣＨ₄の流量を徐々に減らしゼ
ロになった時点からＧｅＨ₄の流量を徐々に増やすこと
によって最小禁制帯幅層に至るように作成した。

【０１０３】図１に示した実施例の光電変換装置のエネ
ルギー帯構造を図２（ａ）及び図２（ｂ）に示す。図２
（ａ）は本光電変換装置に電界が印加されていない場合
のエネルギー帯図、図２（ｂ）は本光電変換装置に電界
が印加された場合のエネルギー帯図である。

【０１０４】図２（ａ）、図２（ｂ）は、ｎ型ａ−Ｓｉ
_1-yＧｅ_y：Ｈ層２０２の禁制帯幅がＥｇ₄、ａ−Ｓｉ_1-y
Ｇｅ_y：Ｈからａ−Ｓｉ_1-xＣ_x：Ｈの組成を変化させた
禁制帯幅変化層２１１、２１２、２１３の３つの層から
なる増倍領域の最小禁制帯幅がＥｇ₂、最大禁制帯幅が
Ｅｇ₃、ａ−Ｓｉ：Ｈ層２０４の禁制帯幅がＥｇ₁、ｐ型
ａ−Ｓｉ_1-zＣ_z：Ｈ層２０５の禁制帯幅がＥｇ₀である
ことを示している。また、２１４、２１５、２１６がス
テップバックヘテロ接合であることを示している。ここ
で作製したａ−Ｓｉ：Ｈ層２０４の禁制帯幅Ｅｇ₁は約
１．７２ｅＶである。また、ｐ型ａ−Ｓｉ_1-zＣ_z：Ｈ層
２０５のＣ原子の組成比ｚは約０．２であり、その禁制
帯幅は約２．２ｅＶである。禁制帯幅変化層２１１、２
１２、２１３のうちの最大禁制帯幅を与えるａ−Ｓｉ
_1-xＣ_x：Ｈ層は本実施例ではＳｉ原子とＣ原子の組成比
ｘは約０．５であり、それらの禁制帯幅は約２．９ｅＶ
である。

【０１０５】アバランシェ増倍をステップバックヘテロ
接合部で起こすためにはこのａ−Ｓｉ_1-xＣ_x：Ｈ層の禁
制帯幅（光学バンドギャップ）を大きくすることが必要
である。たとえば最小禁制帯幅を持つ材料をａ−Ｓｉ
_1-yＧｅ_y：Ｈとした場合でも、良好光電特性を求めると
１．４ｅＶ程度が限界であるため、アバランシェ増倍を
起こすにはａ−Ｓｉ_1-yＧｅ_y：Ｈの光学バンドギャップ
分の不連続段差をこのヘテロ接合で形成する必要がある
ので、ａ−Ｓｉ_1-xＣ_x：Ｈの光学バンドギャップは最低
でも２．８ｅＶ以上は必要である。ａ−Ｓｉ_1-yＧｅ_y：
Ｈの代わりにａ−Ｓｉ：Ｈを用いた場合には、良好な特
性を有するａ−Ｓｉ：Ｈ膜の光学バンドギャップは１．
７ｅＶ程度であるのでａ−Ｓｉ_1-xＣｘ：Ｈの光学バン
ドギャップは３．４ｅＶ以上必要となる。

【０１０６】また、ａ−Ｓｉ_1-yＧｅ_y：Ｈ層２０２と禁
制帯幅変化層２１１、２１２、２１３のうちの最小禁制
帯幅を与えるａ−Ｓｉ_1-yＧｅ_y：Ｈ層とのＧｅの組成比
ｙはともに約０．４であり、それらの禁制帯幅Ｅｇ₂及
びＥｇ₄は１．４ｅＶである。

【０１０７】図２（ａ）で示されるように最大禁制帯幅
を持つａ−Ｓｉ_1-xＣ_x：Ｈと最小禁制帯幅を持つａ−Ｓ
ｉ_1-yＧｅ_y：Ｈは価電子帯幅側ではエネルギー的に滑ら
かに接合しており、伝導帯側のみで禁制帯幅の差分の
１．５ｅＶの不連続段差を形成している。

【０１０８】本発明において、アバランシェ増倍をステ
ップバックヘテロ接合部で起こすためには最大禁制帯幅
と最小禁制帯幅の差を大きくして、しかもその段差を価
電子帯もしくは伝導帯のどちらか一方だけに形成するこ
とが必要である。

【０１０９】したがって、本実施例に用いたａ−Ｓｉ
_1-xＣ_x：Ｈ膜は先に説明した条件を満足するように作製
した。

【０１１０】具体的には本実施例では基板温度２００
℃、圧力０．２Ｔｏｒｒ、ｒｆパワー１０ＷでＣＨ₄と
ＳｉＨ₄の流量をそれぞれ１００ｓｃｃｍと２ｓｃｃｍ
とし、成膜速度を０．２Å／秒とした。これによって、
光学的禁制帯幅が２．９ｅＶでａ−Ｓｉ：ＨやＳｉ_1-y
Ｇｅ_y：Ｈとの界面では価電子帯側の不連続段差ΔＥｖ
が０ｅＶであるａ−Ｓｉ_1-xＣ_x：Ｈ膜が得られた。

【０１１１】このように作製された本実施例の光電変換
装置は、図２（ａ）、図２（ｂ）をみてもわかるよう
に、強電界下においても、弱電界下においても、スパイ
ク及びノッチが発生していない。

【０１１２】かかる実施例における光電変換装置の増倍
率は、１０Ｖ〜２０Ｖのバイアス印加時にもほとんど変
化が無く、約１０倍であった。また、増倍に伴って発生
した過剰雑音は約１．０５と低かった。また、暗電流は
約１ｎＡ／ｃｍ²以下と低かった。また、応答速度は増
倍層の無いｐｉｎ型光電変換装置と同等であり、高速で
あった。

【０１１３】なお、本実施例においては、増倍層内の禁
制帯幅変化層が３層であったが、これは単なる一例であ
り、その層数は幾つでもよく、所望の増倍率に応じて決
めればよい。

【０１１４】また、本実施例においては、伝導帯におけ
るステップバックヘテロ接合が急峻な接合になっている
が、電子の平均自由工程以内の範囲であれば接合がなだ
らかになっていても、同様の効果が得られる。また、接
合がさらになだらかであっても、所望の作用をもたらす
範囲にあればよい。

【０１１５】また、本実施例では組成変化層の厚さは約
２００Åとしたが、この厚さはキャリアが再結合せずに
走行できる範囲内の厚さであればよい。ただし、薄い方
が印加バイアスを低くできるので好ましい。また本実施
例では、光吸収量の厚さが約１μｍとしているが、入射
光が光吸収層を通過して増倍層まで達しない厚さであれ
ばよく、この厚さは光吸収係数により決められる。

【０１１６】また、本実施例の非晶質層の原料ガスに
は、ＳｉＨ₄、Ｂ₂Ｈ₆、ＰＨ₃、ＣＨ₄、ＧｅＨ₄を用いた
が、Ｂ₂Ｈ₆のかわりにＢ、Ａｌ、Ｉｎ、Ｔｌ等の第ＩＩ
Ｉ族原子を含む別のガスを使うことができ、ＰＨ₃のか
わりにＰ、Ａｓ、Ｓｂ、Ｂｉ等の第Ｖ族原子を含むガス
を使うことができ、ＧｅＨ₄のかわりにＧｅＦ₄等のゲル
マニウム化合物、ＳｎＨ₄等のスズ化合物を使うことが
できる。さらに、禁制帯幅変化層の組成比は、局在準位
低減のため０〜約０．６の範囲であることが好ましい。
また非晶質層の作製にはプラズマＣＶＤ法の他にＥＣＲ
プラズマ法等も使用することができる。

【０１１７】また、本実施例では半導体層に非晶質層を
用いたが、多結晶等の非単結晶を用いてもよい。

【０１１８】また、電荷注入阻止層の禁制帯幅、ドーピ
ング量は、電極からの少数キャリアの注入が抑制でき、
かつ、多数キャリアの走行性が妨げられないように調整
されていればよい。

【０１１９】〔実施例２〕実施例１に示した光電変換素
子の製造方法を、特開昭６３−２７８２６９号公報に提
案された走査回路、読出し回路上に積層した実施例につ
いて具体的に説明する。

【０１２０】図１７（ａ）は、本発明の実施例の受光部
付近の概略的断面図、図１７（ｂ）は一画素の等価回路
図、図１８は本装置全体の等価回路図及びブロック図で
ある。

【０１２１】図１７（ａ）において、ｎ型シリコン基板
７０１上にエピタキシャル成長によりコレクタ領域とな
るＮ−層７０２が形成され、その中にＰベース領域７０
３、さらにＮ＋エミッタ領域７０４が形成されバイポー
ラトランジスタを構成している。Ｐベース領域７０３は
隣接画素と分離されており、また、水平方向に隣接する
Ｐベース領域との間には酸化膜７０５を挟んでゲート電
極７０６が形成されている。したがって、隣接するＰベ
ース領域７０３を各々ソース・ドレイン領域としてＰチ
ャネルＭＯＳトランジスタが構成されている。ゲート電
極７０６はＰベース領域７０３の電位を制御するための
キャパシタとしても働いている。さらに、絶縁層７０７
を形成した後、エミッタ電極７０８、ベース電極７０
８′を形成する。その後、絶縁層７０９を形成し、続い
て電極７１１を形成し、画素ごとに分離する。電極７１
１は電極７０８′と電気的に接続している。続いて、ａ
−Ｓｉ_1-yＧｅ_y：Ｈ〜ａ−Ｓｉ_1-xＣ_x：Ｈの禁制帯幅変
化層７２１、７２２、７２３、７２４を形成して増倍層
７１３を構成する。次に光吸収層ａ−Ｓｉ：Ｈ層７１４
を形成し、

【０１２２】

【外１】７１５を形成し、バイアスを印加するための透明電極７
１６を形成する。また、コレクタ電極７１７が基板７０
１の裏面にオーミック接続されている。

【０１２３】したがって、一画素の等価回路は図１７
（ｂ）のように、結晶シリコンで構成されるバイポーラ
トランジスタ７３１のベースに、ＰチャネルＭＯＳトラ
ンジスタ７３２とキャパシタ７３３及び前記実施例と同
様の光電変換装置７３４が接続され、ベースに電位を与
えるための端子７３５と、ＰチャネルＭＯＳトランジス
タ７３２及びキャパシタを駆動するための端子７３６
と、透明電極に電位を与えるための電極７３７とエミッ
タ電極７３８、コレクタ電極７３９とで表される。

【０１２４】図１８は図１７（ａ）、図１７（ｂ）で示
した一画素セル７４０を３×３の２次元マトリックスに
配置した回路構成図である。同図において、一画素セル
７４０のコレクタ電極７４１は全画素にそれぞれ設けら
れ、センサ電極７４２もそれぞれ設けられている。ま
た、ＰＭＯＳトランジスタのゲート電極及びキャパシタ
電極は行ごとに駆動配線７４３、７４３′、７４３″と
接続され、垂直シフトレジスタ（Ｖ．Ｓ．Ｒ．）７４４
と接続されている。またエミッタ電極は、列ごとに、信
号読出しのための垂直配線７４６、７４６′、７４６″
と接続されている。垂直配線７４６、７４６′、７４
６″はそれぞれ垂直配線の電荷をリセットするためのス
イッチ７４７、７４７′、７４７″と読出しスイッチ７
５０、７５０′、７５０″に接続されている。リセット
スイッチ７４７、７４７′、７４７″のゲート電極は垂
直配線リセットパルスを印加するための端子７４８に共
通接続され、また、ソース電極は垂直ラインリセット電
圧を印加するための端子７４９に共通接続されている。
読出しスイッチ７５０、７５０′、７５０″のゲート電
極はそれぞれ配線７５１、７５１′、７５１″を介して
水平シフトレジスタ（Ｈ．Ｓ．Ｒ．）７５２に接続され
ており、またドレイン電極は水平読出し配線７５３を介
して出力アンプ７５７に接続されている。水平読出し配
線７５３は水平読出し配線の電荷をリセットするための
スイッチ７５４に接続されている。リセットスイッチ７
５４は水平配線リセットパルスを印加するための端子７
５５と水平配線リセット電圧を印加するための端子７５
６に接続される。最後にアンプ７５７の出力は端子７５
８から取り出される。

【０１２５】以下、図１７（ａ）、（ｂ）及び図１８を
用いて動作を簡単に説明する。図１７（ａ）の光吸収層
７１４で入射された光が吸収され、発生したキャリアが
増倍領域７１３で増倍されて、ベース領域７０３に蓄積
される。図１８の垂直シフトレジスタから出力される駆
動パルスが駆動配線７４３に現れると、キャパシタを介
してベース電位が上昇し、１行目の画素から光量に応じ
た信号電荷が垂直配線７４６、７４６′、７４６″にそ
れぞれ取り出される。次に、水平シフトレジスタ７５２
から走査パルスが７５１、７５１′、７５１″に順次出
力されると、スイッチ７５０、７５０′、７５０″が順
にオン、オフ制御され、信号がアンプ７５７を通じて出
力端子７５８に取り出される。この際、リセットスイッ
チ７５４は、スイッチ７５０、７５０′、７５０″が順
番にオン動作する間にオン状態となり、水平配線７５３
の残留電荷を除去している。次に、垂直ラインリセット
スイッチ７４７、７４７′、７４７″がオン状態とな
り、垂直配線７４６、７４６′、７４６″の残留電荷が
除去される。そして、垂直シフトレジスタ７４４から駆
動配線７４３に負方向のパルスが印加されると、１行目
の各ＰＭＯＳトランジスタがオン状態となり、各画素の
ベース残留電荷が除去され、初期化される。次に、垂直
シフトレジスタ７４４から出力される駆動パルスが駆動
配線７４３′に現れ、２行目の画素の信号電荷が、同様
に取り出される。次に、３行目の画素の信号取り出しも
同様に行われる。以上の動作を繰り返すことにより本装
置は動作をする。

【０１２６】なお、以上説明した実施例では、本発明者
等の発明による回路例を示したが、本装置を一般的に知
られる他の光電変換装置の回路に適用しても構わない。

【０１２７】

【発明の効果】以上、詳述したように、本発明において
は光学的禁制帯幅が２．８ｅＶ以上の非単結晶炭化シリ
コンと、単結晶シリコンまたは非単結晶シリコンゲルマ
ニウムとのヘテロ接合界面で光学的禁制帯の不連続段差
により生じるエネルギーが価電子帯側で０．３ｅＶ以下
とすることによりヘテロ接合を用いた光電変換装置など
の薄膜半導体装置において生じていた、ヘテロ接合部で
の正孔の易動度が損なわれるという現象はなくなり半導
体装置の性能は飛躍的に改善される。

【０１２８】たとえば、太陽電池の窓層に本発明を用い
た場合には、より高エネルギー光を吸収して発生した光
キャリアが増加して、しかも界面のバッファ層は必要な
く、正孔の輸送特性を悪化させないので、フィルファク
ター（ＦＦ）や効率は飛躍的に向上する。

【０１２９】また多層膜の超格子構造の薄膜トランジス
タや光センサの障壁層あるいは光吸収層に本発明の半導
体膜を用いた場合には、正孔の易動度を落とすことなく
電子の易動度を向上させることができ、応答性が良くな
る。

【０１３０】又、光吸収層及びキャリア増倍層を非単結
晶材料で構成し、キャリア増倍層がその光学的禁制帯幅
を連続的に変化させた層を複数層重ねた構造を有するＡ
ＰＤ型の光電変換素子に本発明の非単結晶炭化シリコン
を用いた場合には、低圧印加時にも、高増倍率で応答速
度にすぐれ、しかも作製が容易で安全性などの面で工業
的にも有利であり、また低温作製であるために基板を選
ばず、信号処理回路等が既に形成された半導体基板上へ
も積層可能な光電変換素子や情報処理装置が実現でき
る。

【０１３１】より具体的には、（１）本発明の光電変換装置の光吸収層、増倍層の構成
材料は非単結晶材料から構成されるので、毒性の少な
い、安価な工業的に有利なものとなる。（２）また、本発明の光電変換装置の構成材料である非
単結晶材料の形成においては、プラズマＣＶＤ法、スパ
ッタ法などの成膜方法が適用でき、大面積かつ低温（１
００〜３００℃）で容易に形成できる。したがって、大
面積の光電変換装置への応用が容易であり、また、信号
処理回路等が既に形成されている半導体基板上への積層
も可能であり、その応用範囲は大いに広がる。（３）また、非単結晶材料としてａ−Ｓｉ_1-yＧｅ_y：Ｈ
やａ−Ｓｉ：Ｈを用いていることにより、最小禁制帯幅
が（１．１〜１．７ｅＶ）大きく、かつ、ａ−Ｓｉ_1-x
Ｃ_x：Ｈを用いることでステップバックヘテロ接合部の
伝導帯側のみのエネルギー不連続量ΔＥｃで大きな増倍
層を形成することが可能となる。したがって過剰雑音だ
けでなく暗電流雑音も小さな低雑音で高効率な増倍動作
が実現できる。（４）さらに、蓄積動作を行って、キャリア蓄積量の増
加にともない増倍層に印加される電界が低くなっても、
増倍層のステップバックヘテロ接合部分にはスパイク及
びノッチが生じない。したがって、低電界でもステップ
バックヘテロ接合部のバンド不連続が維持され、高電界
印加時と同様な高イオン化率が達成できるだけでなく、
ａ−Ｓｉ_1-xＣ_x：Ｈとａ−Ｓｉ_1-yＧｅ_y：Ｈやａ−Ｓ
ｉ：Ｈの界面ではキャリア走行を阻害する方向のエネル
ギー不連続も生ぜず、高増倍率で、入射光量対出力の直
線性のすぐれた、応答速度の早い蓄積動作を行うことが
できる。等の効果がある。

【０１３２】なお、本発明は上記実施例に限定されるも
のではなく、本発明の主旨の範囲内で適宜組合わせ、変
形を行うことができるのは言うまでもない。

【図面の簡単な説明】

【図１】本発明の光電変換素子の一例の概略的断面図で
ある。

【図２】図１７の光電変換素子の模式的なエネルギーバ
ンド図で、（ａ）は電界非印加時、（ｂ）は電界印加時
のエネルギーバンド図である。

【図３】Ｓｉ_1-xＣ_x：Ｈ膜の光学バンドギャップと膜中
のＣ原子組成量の関係を示す図である。

【図４】Ｓｉ_1-xＣ_x：Ｈ膜の光学バンドギャップと結合
水素量の関係を示す図である。

【図５】ＩＰＥ（内部光電子放出）測定を行うための試
料の概略的断面図である。

【図６】価電子帯側の不連続段差（ΔＥｖ）を光学バン
ドギャップに対して示した図である。

【図７】ＸＰＳ（Ｘ線光電子分光）測定を行うための試
料の概略的断面図である。

【図８】半導体ヘテロ接合の禁制帯不連続を説明するた
めの模式図である。

【図９】ＣＨ₄／ＳｉＨ₄流量比と光学バンドギャップの
関係を示す図である。

【図１０】ＣＨ₄／ＳｉＨ₄流量比と堆積速度の関係を示
す図である。

【図１１】本発明のＳｉ_1-xＣ_x：Ｈ層を適用した太陽電
池（光起電力素子）の構造の一例を示す概略的断面図で
ある。

【図１２】従来の太陽電池の構造の一例を示す概略的断
面図である。

【図１３】従来の超格子構造を用いたＴＦＴ等の薄膜半
導体装置を説明するためのエネルギーバンド図である。

【図１４】参考例の薄膜半導体装置の一例のエネルギー
バンド図である。

【図１５】従来の超格子構造を有する薄膜発光素子の一
例のエネルギーバンド図である。

【図１６】参考例の薄膜発光素子の一例のエネルギーバ
ンド図である。

【図１７】本発明の情報処理装置に適用される光電変換
装置を説明するための図で（ａ）は概略的断面図、
（ｂ）は等価回路図である。

【図１８】本発明の情報処理装置の一例の等価回路図で
ある。

【図１９】アバランシェフォトダイオード（ＡＰＤ）型
の光電変換装置の概略的断面図である。

【図２０】図１９のＡＰＤ型の光電変換装置の模式的な
エネルギーバンド図で、（ａ）は電界非印加時、（ｂ）
は高電界印加動作時のエネルギーバンド図である。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０１Ｌ 29/205

Claims

【特許請求の範囲】

【請求項１】非単結晶シリコン膜または非単結晶シリ
コンゲルマニウム膜と少なくとも１つ以上の、ヘテロ接
合を形成する半導体薄膜を有し、前記非単結晶シリコン
膜または前記非単結晶シリコンゲルマニウム膜とのヘテ
ロ接合界面で生じる光学的禁制帯の不連続段差より生じ
るエネルギーが、価電子帯側で０．３ｅＶ以下とされ、
かつ、前記半導体薄膜の光学的禁制帯幅が２．８ｅＶ以
上とされたアバランシェ効果を利用した光電変換素子を
有することを特徴とする薄膜半導体装置。
【請求項２】前記半導体薄膜は光入射側に形成される
請求項１に記載の薄膜半導体装置。
【請求項３】前記半導体薄膜は非単結晶炭化シリコン
膜である請求項１に記載の薄膜半導体装置。
【請求項４】前記非単結晶炭化シリコン膜はＳｉ_1-x
Ｃ_xと表すとｘが０．４５以上である請求項３に記載の
薄膜半導体装置。
【請求項５】前記非単結晶炭化シリコン膜は水素原子
を含有する請求項４に記載の薄膜半導体装置。
【請求項６】前記非単結晶炭化シリコン膜は炭素原子
に結合した水素原子の数が、シリコン原子に結合した水
素原子の数の５倍以上である請求項５に記載の薄膜半導
体装置。
【請求項７】前記光電変換素子は少なくとも光吸収層
と該光吸収層で発生したキャリア増倍層を有する請求項
１に記載の薄膜半導体装置。
【請求項８】前記キャリア増倍層は光学的禁制帯幅を
最小禁制帯幅より最大禁制帯幅まで光学的禁制帯幅を傾
斜して連続的に変化させ、かつ増倍を起こすヘテロ接合
部で光学的禁制帯幅の広い領域と狭い領域とにより急峻
な不連続段差のステップバック構造を形成する少なくと
も一層の半導体薄膜を有する請求項７に記載の薄膜半導
体装置。
【請求項９】キャリア増倍層の増倍を起こすヘテロ接
合部の最小禁制帯幅は１．４ｅＶ以上１．７ｅＶ以下で
ある請求項８に記載の薄膜半導体装置。
【請求項１０】非単結晶シリコン膜または非単結晶シ
リコンゲルマニウム膜と少なくとも１つ以上の、ヘテロ
接合を形成する半導体薄膜を有し、前記非単結晶シリコ
ン膜または前記非単結晶シリコンゲルマニウム膜とのヘ
テロ接合界面で生じる光学的禁制帯の不連続段差より生
じるエネルギーが、価電子帯側で０．３ｅＶ以下とさ
れ、かつ、前記半導体薄膜の光学的禁制帯幅が２．８ｅ
Ｖ以上とされたアバランシェ効果を利用した光電変換装
置を有する薄膜半導体装置と、かつ、前記装置を積層あるいは電気的に接続した信号出
力部が、前記装置より発生した電気的信号を蓄積する蓄
積手段、前記電気的信号を走査するための走査手段、前
記電気的信号を読み出すための読出し手段のうち、少な
くとも１つを備えていることを特徴とする情報処理装
置。
【請求項１１】前記非単結晶シリコン膜は非晶質シリ
コンを有する請求項１０に記載の情報処理装置。
【請求項１２】前記非単結晶シリコンゲルマニウム膜
は非晶質シリコンゲルマニウム膜を含む請求項１０に記
載の情報処理装置。
【請求項１３】前記半導体薄膜は光入射側に形成され
る請求項１０に記載の情報処理装置。
【請求項１４】前記半導体薄膜は非単結晶炭化シリコ
ン膜である請求項１０に記載の情報処理装置。
【請求項１５】前記非単結晶炭化シリコン膜はＳｉ
_1-xＣ_xと表すとｘが０．４５以上である請求項１４に記
載の情報処理装置。
【請求項１６】前記非単結晶炭化シリコン膜は水素原
子を含有する請求項１５に記載の情報処理装置。
【請求項１７】前記非単結晶炭化シリコン膜は炭素原
子に結合した水素原子の数が、シリコン原子に結合した
水素原子の数の５倍以上である請求項１６に記載の情報
処理装置。
【請求項１８】前記非単結晶炭化シリコン膜は非晶質
炭化シリコンを有する請求項１４に記載の情報処理装
置。
【請求項１９】前記薄膜半導体装置はアバランシェ効
果を利用した光電変換素子である請求項１０に記載の情
報処理装置。
【請求項２０】前記光電変換素子は少なくとも光吸収
層と該光吸収層で発生したキャリア増倍層を有する請求
項１９に記載の情報処理装置。
【請求項２１】前記キャリア増倍層は光学的禁制帯幅
を最小禁制帯幅より最大禁制帯幅まで光学的禁制帯幅を
傾斜して連続的に変化させ、かつ増倍を起こすヘテロ接
合部で光学的禁制帯幅の広い領域と狭い領域とにより急
峻な不連続段差のステップバック構造を形成する少なく
とも一層の半導体薄膜を有する請求項２０に記載の情報
処理装置。
【請求項２２】キャリア増倍層の増倍を起こすヘテロ
接合部の最小禁制帯幅は１．４ｅＶ以上１．７ｅＶ以下
である請求項２１に記載の情報処理装置。
【請求項２３】前記非単結晶シリコン膜は非晶質シリ
コンを有する請求項１に記載の薄膜半導体装置。
【請求項２４】前記非単結晶シリコンゲルマニウム膜
は非晶質シリコンゲルマニウムを有する請求項１に記載
の薄膜半導体装置。
【請求項２５】前記非単結晶炭化シリコン膜は非晶質
炭化シリコンを有する請求項１に記載の薄膜半導体装
置。