JP2959681B2 - 光電変換装置 - Google Patents
光電変換装置Info
- Publication number
- JP2959681B2 JP2959681B2 JP3057662A JP5766291A JP2959681B2 JP 2959681 B2 JP2959681 B2 JP 2959681B2 JP 3057662 A JP3057662 A JP 3057662A JP 5766291 A JP5766291 A JP 5766291A JP 2959681 B2 JP2959681 B2 JP 2959681B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- photoelectric conversion
- light
- conversion device
- multiplication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Light Receiving Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は光電変換装置に係り、特
に光生成されたキャリアを衝突電離により増幅するアバ
ランシェ（Avalanche ）効果を利用した光電変換装置に
関するものである。
に光生成されたキャリアを衝突電離により増幅するアバ
ランシェ（Avalanche ）効果を利用した光電変換装置に
関するものである。
【０００２】また、本発明は、とりわけカメラの測光用
センサ、或いはファクシミリ、複写機等の画像読取装置
用イメージセンサ、又は、光通信装置等の受光センサ等
に好適に用いられる低雑音の光電変換装置に関するもの
である。
センサ、或いはファクシミリ、複写機等の画像読取装置
用イメージセンサ、又は、光通信装置等の受光センサ等
に好適に用いられる低雑音の光電変換装置に関するもの
である。
【０００３】
【従来の技術】光を情報信号の媒体とする例えば映像情
報システム、光通信、その他の産業、民生分野等の情報
伝送技術において、光信号を電気信号に変換する半導体
受光素子は、もっとも重要で基本的な構成要素の一つで
あり、すでに数多くのものが実用化されている。一般
に、半導体受光素子には、その光電変換特性に対し、高
い信号対雑音比を持つことが要求される。このうち、ア
バランシェ効果を利用したアバランシェフォトダイオー
ド（以下ＡＰＤと称する）は、利得が高く、かつ、応答
速度が早いので、こうした要求を満たす半導体受光素子
の有力な候補である。
報システム、光通信、その他の産業、民生分野等の情報
伝送技術において、光信号を電気信号に変換する半導体
受光素子は、もっとも重要で基本的な構成要素の一つで
あり、すでに数多くのものが実用化されている。一般
に、半導体受光素子には、その光電変換特性に対し、高
い信号対雑音比を持つことが要求される。このうち、ア
バランシェ効果を利用したアバランシェフォトダイオー
ド（以下ＡＰＤと称する）は、利得が高く、かつ、応答
速度が早いので、こうした要求を満たす半導体受光素子
の有力な候補である。
【０００４】このＡＰＤは、現在では、特に光通信シス
テムにおける半導体受光素子として、InGaAs等の化合物
半導体を材料として、すでに多数実用化されており、更
に低雑音、高速応答性、高利得など素子の基本性能向上
の開発が進められており、他の分野、例えば、可視光受
光素子などへの応用も望まれている。
テムにおける半導体受光素子として、InGaAs等の化合物
半導体を材料として、すでに多数実用化されており、更
に低雑音、高速応答性、高利得など素子の基本性能向上
の開発が進められており、他の分野、例えば、可視光受
光素子などへの応用も望まれている。
【０００５】第４１図は従来の光通信用ＡＰＤの構造を
示す縦断面図である。同図において、１０１はｎ+ 型Ｉ
ｎＰ層、１０２はｎ型InGaAs層、１０３はｎ型ＩｎＰ
層、１０４はｐ+ 型ＩｎＰ層である。ここで、ｎ型InGa
As層１０２、ｎ型ＩｎＰ層１０３、ｐ+ 型ＩｎＰ層１０
４の層はメサ型に形成されている。ｐ+ 型ＩｎＰ層１０
４の上面には、窓１０５を残してｐ電極１０６を形成
し、ｎ+ 型ＩｎＰ層１０１の裏面にはｎ電極１０７を形
成する。１０８はパッシベーション膜である。ここでｐ
電極１０６及びｎ電極１０７を逆方向にバイアスしてお
き、窓１０５から光照射すると、光はｎ型InGaAs層１０
２（光吸収層となる）で吸収され、光−電気変換が行わ
れる。すなわち、ｎ型InGaAs層１０２で形成された電子
−正孔対は各々ｎ電極１０７及びｐ電極１０６に向かっ
て走行する。ｎ型ＩｎＰ層１０３（増倍層となる）は強
い電界を有しているため、正孔の走行過程で多数の電子
−正孔対を形成するナダレ現象を生じ、光子１個に対し
て複数個の電子−正孔対を形成する増倍作用が生じる。
この結果、微弱な入射光でも信号検知できる。しかし、
従来の構造においては、実用上の増倍は約２程度と小さ
く、また、増倍過程に内在するゆらぎのため、過剰増倍
雑音が発生し信号対雑音比（Ｓ／Ｎ比）を低下させてし
まうといった２つの欠点を有していた。
示す縦断面図である。同図において、１０１はｎ+ 型Ｉ
ｎＰ層、１０２はｎ型InGaAs層、１０３はｎ型ＩｎＰ
層、１０４はｐ+ 型ＩｎＰ層である。ここで、ｎ型InGa
As層１０２、ｎ型ＩｎＰ層１０３、ｐ+ 型ＩｎＰ層１０
４の層はメサ型に形成されている。ｐ+ 型ＩｎＰ層１０
４の上面には、窓１０５を残してｐ電極１０６を形成
し、ｎ+ 型ＩｎＰ層１０１の裏面にはｎ電極１０７を形
成する。１０８はパッシベーション膜である。ここでｐ
電極１０６及びｎ電極１０７を逆方向にバイアスしてお
き、窓１０５から光照射すると、光はｎ型InGaAs層１０
２（光吸収層となる）で吸収され、光−電気変換が行わ
れる。すなわち、ｎ型InGaAs層１０２で形成された電子
−正孔対は各々ｎ電極１０７及びｐ電極１０６に向かっ
て走行する。ｎ型ＩｎＰ層１０３（増倍層となる）は強
い電界を有しているため、正孔の走行過程で多数の電子
−正孔対を形成するナダレ現象を生じ、光子１個に対し
て複数個の電子−正孔対を形成する増倍作用が生じる。
この結果、微弱な入射光でも信号検知できる。しかし、
従来の構造においては、実用上の増倍は約２程度と小さ
く、また、増倍過程に内在するゆらぎのため、過剰増倍
雑音が発生し信号対雑音比（Ｓ／Ｎ比）を低下させてし
まうといった２つの欠点を有していた。
【０００６】アバランシェ増倍過程において発生する雑
音は、例えば、IEEE Transactionson Electron Devices
の第１３版（1966年１月号）の１６４〜１６８ページ
に掲載されている R.J.McIntyre の論文によれば、電子
のイオン化率αと正孔のイオン化率βの比ｋ＝β／αに
強く依存することが知られている。
音は、例えば、IEEE Transactionson Electron Devices
の第１３版（1966年１月号）の１６４〜１６８ページ
に掲載されている R.J.McIntyre の論文によれば、電子
のイオン化率αと正孔のイオン化率βの比ｋ＝β／αに
強く依存することが知られている。
【０００７】ここで電子のイオン化率とは、電子が電界
により加速されたとき衝突電離により電子−正孔対が生
成される割合である。正孔のイオン化率とは、正孔によ
る衝突電離の割合である。さらに、この論文によれば、
低雑音のＡＰＤを得るためには、電子増倍を行うときに
はｋを小さく、また、正孔増倍を行うときにはｋを大き
くすればよいことが明らかにされている。すなわち、キ
ャリア（電子ないしは正孔）のイオン化率が大きく異な
る材料で、イオン化率が大きい方のキャリアのみをアバ
ランシェ増倍することが、ＡＰＤにおいて高い信号対雑
音比を得るために重要である。また、この論文によれ
ば、一方のキャリアのみをアバランシェ増倍したときに
達せられる低雑音化の極限として、過剰雑音指数Ｆが２
となることが述べられている。雑音が全く発生しない理
想的な場合にはＦは１となるはずであり、Ｆ＝２という
極限には、まだ、雑音を発生させる何らかの機構が存在
することを暗示している。この機構としては、アバラン
シェ増倍を行う際にアバランシェ増倍の素過程であるイ
オン化（逆オージェ発生）の起こる場所が個々にゆら
ぎ、それが積算されて全体として増倍率のゆらぎを引き
起こすという現象が考えられる。
により加速されたとき衝突電離により電子−正孔対が生
成される割合である。正孔のイオン化率とは、正孔によ
る衝突電離の割合である。さらに、この論文によれば、
低雑音のＡＰＤを得るためには、電子増倍を行うときに
はｋを小さく、また、正孔増倍を行うときにはｋを大き
くすればよいことが明らかにされている。すなわち、キ
ャリア（電子ないしは正孔）のイオン化率が大きく異な
る材料で、イオン化率が大きい方のキャリアのみをアバ
ランシェ増倍することが、ＡＰＤにおいて高い信号対雑
音比を得るために重要である。また、この論文によれ
ば、一方のキャリアのみをアバランシェ増倍したときに
達せられる低雑音化の極限として、過剰雑音指数Ｆが２
となることが述べられている。雑音が全く発生しない理
想的な場合にはＦは１となるはずであり、Ｆ＝２という
極限には、まだ、雑音を発生させる何らかの機構が存在
することを暗示している。この機構としては、アバラン
シェ増倍を行う際にアバランシェ増倍の素過程であるイ
オン化（逆オージェ発生）の起こる場所が個々にゆら
ぎ、それが積算されて全体として増倍率のゆらぎを引き
起こすという現象が考えられる。
【０００８】以上のことを考え合わせると、雑音を発生
させないアバランシェ増倍を行うためには、その素過
程であるイオン化を起こす場所を素子の中で特定し、か
つ、前記イオン化を起こす場所におけるイオン化の確
率を特定することが必要になる。さらに、高利得のアバ
ランシェ増倍を行うためには、そのイオン化の確率を限
りなく１に近づけることが重要である。
させないアバランシェ増倍を行うためには、その素過
程であるイオン化を起こす場所を素子の中で特定し、か
つ、前記イオン化を起こす場所におけるイオン化の確
率を特定することが必要になる。さらに、高利得のアバ
ランシェ増倍を行うためには、そのイオン化の確率を限
りなく１に近づけることが重要である。
【０００９】前述した増倍の程度の小ささ、及び信号対
雑音比（Ｓ／Ｎ比）の低下という２つの欠点を鑑みて光
通信用ＡＰＤとして、例えば、F.Capasso らは特開昭58
-157179 号公報や IEEE Electron Device Letters の第
EDL3版（1982年）の７１〜７３ページに、分子線エピタ
キシー（ＭＢＥ）法など用いて、主にIII −Ｖ族に属す
る化合物半導体を用いて作成される光通信システムに使
用可能な低雑音ＡＰＤを提案している。
雑音比（Ｓ／Ｎ比）の低下という２つの欠点を鑑みて光
通信用ＡＰＤとして、例えば、F.Capasso らは特開昭58
-157179 号公報や IEEE Electron Device Letters の第
EDL3版（1982年）の７１〜７３ページに、分子線エピタ
キシー（ＭＢＥ）法など用いて、主にIII −Ｖ族に属す
る化合物半導体を用いて作成される光通信システムに使
用可能な低雑音ＡＰＤを提案している。
【００１０】その素子は、その構成材料の組成比（例え
ば、III −Ｖ族に属する化合物半導体がその構成材料な
らば、III 族の半導体とＶ族の半導体の組成比）を変化
させることにより、バンドギャップを狭い側から広い側
へと連続的に変化させた半導体層を多数重ね、その際に
形成されるエネルギ帯の階段状遷移部（以下ステップバ
ック構造と略す）を利用してイオン化を促進する多層へ
テロ接合構造を特色としている。そこで提案されている
素子の概略的構造を図４２〜図４４を用いて説明する。
ば、III −Ｖ族に属する化合物半導体がその構成材料な
らば、III 族の半導体とＶ族の半導体の組成比）を変化
させることにより、バンドギャップを狭い側から広い側
へと連続的に変化させた半導体層を多数重ね、その際に
形成されるエネルギ帯の階段状遷移部（以下ステップバ
ック構造と略す）を利用してイオン化を促進する多層へ
テロ接合構造を特色としている。そこで提案されている
素子の概略的構造を図４２〜図４４を用いて説明する。
【００１１】図４２は、この素子の縦断面図であり、増
倍層となる５つの層から成るステップバック構造層２０
１，２０３，２０５，２０７及び２０９が光吸収層とな
るｐ型半導体層２１１及びｎ型半導体層２１５で挟ま
れ、電極２１３がｐ型半導体層２１１に、また、電極２
１４がｎ型半導体層２１５にそれぞれオーミック接触し
ている。
倍層となる５つの層から成るステップバック構造層２０
１，２０３，２０５，２０７及び２０９が光吸収層とな
るｐ型半導体層２１１及びｎ型半導体層２１５で挟ま
れ、電極２１３がｐ型半導体層２１１に、また、電極２
１４がｎ型半導体層２１５にそれぞれオーミック接触し
ている。
【００１２】図４３は、この素子の無バイアス時のバン
ドギャップ傾斜層のエネルギ帯の構造図であり、３つの
バンドギャップ傾斜層が示されている。各層は、狭いバ
ンドギャップＥｇ２から広いバンドギャップＥｇ３へと
直線的にバンドギャップを変化させる組成を有してい
る。
ドギャップ傾斜層のエネルギ帯の構造図であり、３つの
バンドギャップ傾斜層が示されている。各層は、狭いバ
ンドギャップＥｇ２から広いバンドギャップＥｇ３へと
直線的にバンドギャップを変化させる組成を有してい
る。
【００１３】伝導帯及び価電子帯のステップバックの大
きさは、それぞれΔＥｃ、ΔＥｖで示されている。な
お、後で説明するように、主に電子をイオン化しやすく
するために、ΔＥｃの方をΔＥｖよりも大きくとってい
る。
きさは、それぞれΔＥｃ、ΔＥｖで示されている。な
お、後で説明するように、主に電子をイオン化しやすく
するために、ΔＥｃの方をΔＥｖよりも大きくとってい
る。
【００１４】図４４は、この素子に逆バイアス電圧を印
加したときのエネルギ帯の構造図である。尚、逆バイア
ス電圧は、前述の図４１に示したＡＰＤと比べて強い電
界である必要がない。
加したときのエネルギ帯の構造図である。尚、逆バイア
ス電圧は、前述の図４１に示したＡＰＤと比べて強い電
界である必要がない。
【００１５】ここで、ｐ型半導体層２１１より光入射す
ると、ｐ型半導体層及び各ステップバック構造層で吸収
された光は、前述のＡＰＤと同様に光電変換が行われ、
形成された電子−正孔対は、おのおのｎ型半導体層２１
５、ｐ型半導体層２１１に向かって走行するが、前述の
図４１に示したＡＰＤとの相違は各ステップバック構造
のエネルギ段差ΔＥｃ（電子の場合であり、ホールの場
合はΔＥｖ）がイオン化エネルギより大きくなるとき、
電子はイオン化され、電子−正孔対を発生し、増倍作用
を生ずる。むろん、ステップバック構造層各々が、同様
の作用をするために、増倍はその層数ｎに対して２n 生
ずる。例えば、理想的にはΔＥｃ≫ΔＥｖ≒０とするこ
とで、正孔のイオン化率が、電子のイオン化率に比べ非
常に小さく抑えられるので、前述のＡＰＤと比べて低雑
音となる。
ると、ｐ型半導体層及び各ステップバック構造層で吸収
された光は、前述のＡＰＤと同様に光電変換が行われ、
形成された電子−正孔対は、おのおのｎ型半導体層２１
５、ｐ型半導体層２１１に向かって走行するが、前述の
図４１に示したＡＰＤとの相違は各ステップバック構造
のエネルギ段差ΔＥｃ（電子の場合であり、ホールの場
合はΔＥｖ）がイオン化エネルギより大きくなるとき、
電子はイオン化され、電子−正孔対を発生し、増倍作用
を生ずる。むろん、ステップバック構造層各々が、同様
の作用をするために、増倍はその層数ｎに対して２n 生
ずる。例えば、理想的にはΔＥｃ≫ΔＥｖ≒０とするこ
とで、正孔のイオン化率が、電子のイオン化率に比べ非
常に小さく抑えられるので、前述のＡＰＤと比べて低雑
音となる。
【００１６】即ち、バイアス電圧は、ステップバック構
造層（バンドギャップ傾斜層）２０１，２０３，２０５
および２０９が少なくとも空乏化し、かつ、バンドギャ
ップ傾斜層内ではキャリアのドリフトは起こるがイオン
化は起こらない程度の電界（ドリフト電界）が生じるよ
うに印加されている。光ｈνは、ｐ型半導体層２１１の
次の空乏領域、すなわち、バンドギャップ傾斜層２０１
で吸収され電子を伝導帯に、正孔を価電子帯にそれぞれ
発生させる。発生した電子は層２０１内を第１の伝導帯
のステップバックに向かってドリフトする。ステップバ
ックのところには既にΔＥｃなるエネルギ段差があり、
電子はイオン化を起こすのに必要なエネルギをこのエネ
ルギ段差ΔＥｃ分だけ補うことが出来るので、ステップ
バックのすぐ後ろで電子がイオン化を起こす確率が高く
なる。ここで、このエネルギ段差ΔＥｃが電子のイオン
化エネルギに等しいかまたはそれよりも大きい場合に
は、また、たとえ電子のイオン化エネルギよりも小さい
場合でも、ドリフト電界から不足分のエネルギを供給で
きる場合には、ステップバックの後ろでイオン化を起こ
す確率を十分に１に近づけることができる。イオン化を
起こすと１つの電子が２つの電子と１つの正孔になる。
２つの電子はバンドギャップ傾斜層２０１の中を第２の
ステップバックに向かってドリフトしていき、第２のス
テップバックで上記と同様の現象を起こす。一方イオン
化によりバンドギャップ傾斜層２０１内の前方で発生し
た正孔は電子とは逆に前方にドリフトしてゆき、第１の
ステップバックに達する。もしも、第１のステップバッ
クの価電子帯に正孔がイオン化を起こさない程度のエネ
ルギ段差ΔＥｖがあらかじめ存在していれば、ドリフト
してきた正孔は理想的にさらにそのまま前方へ進む。図
４４のような正孔から見て前方に正のエネルギ段差があ
れば、正孔はステップバックのところで散乱ないしは蓄
積されるがイオン化は起こさない。このようにして、電
子のドリフトとイオン化、正孔のドリフトを各バンドギ
ャップ傾斜層およびステップバックで繰り返し起こし、
キャリアの数は増倍されていくことになる。最終的に
は、イオン化により増倍された電子はＮ型半導体層に達
し、Ｎ型半導体層にオーミック接触された層から電子電
流として、また、正孔はＰ型半導体層に達し、Ｐ型半導
体層にオーミック接触された層から正孔電流とし取り出
される。
造層（バンドギャップ傾斜層）２０１，２０３，２０５
および２０９が少なくとも空乏化し、かつ、バンドギャ
ップ傾斜層内ではキャリアのドリフトは起こるがイオン
化は起こらない程度の電界（ドリフト電界）が生じるよ
うに印加されている。光ｈνは、ｐ型半導体層２１１の
次の空乏領域、すなわち、バンドギャップ傾斜層２０１
で吸収され電子を伝導帯に、正孔を価電子帯にそれぞれ
発生させる。発生した電子は層２０１内を第１の伝導帯
のステップバックに向かってドリフトする。ステップバ
ックのところには既にΔＥｃなるエネルギ段差があり、
電子はイオン化を起こすのに必要なエネルギをこのエネ
ルギ段差ΔＥｃ分だけ補うことが出来るので、ステップ
バックのすぐ後ろで電子がイオン化を起こす確率が高く
なる。ここで、このエネルギ段差ΔＥｃが電子のイオン
化エネルギに等しいかまたはそれよりも大きい場合に
は、また、たとえ電子のイオン化エネルギよりも小さい
場合でも、ドリフト電界から不足分のエネルギを供給で
きる場合には、ステップバックの後ろでイオン化を起こ
す確率を十分に１に近づけることができる。イオン化を
起こすと１つの電子が２つの電子と１つの正孔になる。
２つの電子はバンドギャップ傾斜層２０１の中を第２の
ステップバックに向かってドリフトしていき、第２のス
テップバックで上記と同様の現象を起こす。一方イオン
化によりバンドギャップ傾斜層２０１内の前方で発生し
た正孔は電子とは逆に前方にドリフトしてゆき、第１の
ステップバックに達する。もしも、第１のステップバッ
クの価電子帯に正孔がイオン化を起こさない程度のエネ
ルギ段差ΔＥｖがあらかじめ存在していれば、ドリフト
してきた正孔は理想的にさらにそのまま前方へ進む。図
４４のような正孔から見て前方に正のエネルギ段差があ
れば、正孔はステップバックのところで散乱ないしは蓄
積されるがイオン化は起こさない。このようにして、電
子のドリフトとイオン化、正孔のドリフトを各バンドギ
ャップ傾斜層およびステップバックで繰り返し起こし、
キャリアの数は増倍されていくことになる。最終的に
は、イオン化により増倍された電子はＮ型半導体層に達
し、Ｎ型半導体層にオーミック接触された層から電子電
流として、また、正孔はＰ型半導体層に達し、Ｐ型半導
体層にオーミック接触された層から正孔電流とし取り出
される。
【００１７】以上のような、その構成材料の組成比を変
化させることにより、バンドギャップを狭い側から広い
側へと連続的に変化させた半導体層を多数重ね、その際
に形成されるステップバックを利用してイオン化を促進
する多層ヘテロ接合構造により、上述したような、イオ
ン化を起こす場所を特定し、イオン化の確率を限りなく
１に近づけ、低雑音のＡＰＤを構成できる。
化させることにより、バンドギャップを狭い側から広い
側へと連続的に変化させた半導体層を多数重ね、その際
に形成されるステップバックを利用してイオン化を促進
する多層ヘテロ接合構造により、上述したような、イオ
ン化を起こす場所を特定し、イオン化の確率を限りなく
１に近づけ、低雑音のＡＰＤを構成できる。
【００１８】
【発明が解決しようとする課題】以上説明したような素
子構造は低雑音のＡＰＤを実現化するための一つの手段
であるが、こうした構造を持った素子を作成するには実
際にはさまざまな制約をうける。
子構造は低雑音のＡＰＤを実現化するための一つの手段
であるが、こうした構造を持った素子を作成するには実
際にはさまざまな制約をうける。
【００１９】まず、上述したような、イオン化を促進で
きるようなステップバック構造層を持った素子を、その
構成材料の組成比だけを変化させることによって得るた
めには、構成材料、作成方法が限定されてしまう。例え
ば、III −Ｖ族の化合物半導体の、GaSbの基板上にAlGa
AsSb/GaSb を成長させたもの、ＩｎＰの基板上にInGaAl
As/InGaAs を成長させたもの、GaSbの基板上にInGaAsSb
/GaSbを成長させたもの、また、格子整合基板上にII−V
I族の化合物半導体のHgCdTeを成長させたものなどがこ
うした構造を持った素子を構成できる材料としてあげら
れる。
きるようなステップバック構造層を持った素子を、その
構成材料の組成比だけを変化させることによって得るた
めには、構成材料、作成方法が限定されてしまう。例え
ば、III −Ｖ族の化合物半導体の、GaSbの基板上にAlGa
AsSb/GaSb を成長させたもの、ＩｎＰの基板上にInGaAl
As/InGaAs を成長させたもの、GaSbの基板上にInGaAsSb
/GaSbを成長させたもの、また、格子整合基板上にII−V
I族の化合物半導体のHgCdTeを成長させたものなどがこ
うした構造を持った素子を構成できる材料としてあげら
れる。
【００２０】しかしながら、ここで使われる、Ga,As,H
g,Cd などは毒性が強く、また、希少高価な元素である
ので、工業的に取り扱うには問題の多い材料である。
g,Cd などは毒性が強く、また、希少高価な元素である
ので、工業的に取り扱うには問題の多い材料である。
【００２１】また、これらはいずれも、分子線エピタキ
シー法（ＭＢＥ法）で作成されているが、ＭＢＥ法は、
超高真空を必要とし、また、半導体の成長速度も遅く、
大面積化にも不向きであり、量産化が困難であった。さ
らに、ＭＢＥ法は半導体の成長温度は典型的には５００
℃〜６５０℃と高く、既に集積回路などが作成されてい
る半導体装置上にこうした受光素子を積層化して作成す
るようなことも、その既存の半導体装置に何らかのダメ
ージを与えてしまう問題点を有している。
シー法（ＭＢＥ法）で作成されているが、ＭＢＥ法は、
超高真空を必要とし、また、半導体の成長速度も遅く、
大面積化にも不向きであり、量産化が困難であった。さ
らに、ＭＢＥ法は半導体の成長温度は典型的には５００
℃〜６５０℃と高く、既に集積回路などが作成されてい
る半導体装置上にこうした受光素子を積層化して作成す
るようなことも、その既存の半導体装置に何らかのダメ
ージを与えてしまう問題点を有している。
【００２２】さらにまた、こうした低雑音のＡＰＤを作
成するには、ステップバックのところで必ずイオン化を
起こさせるように、これらの材料の組成比を変化させな
ければならないわけであり、そのためには、ヘテロ接合
界面のトラップ準位を生じさせないような格子整合性、
および、イオン化エネルギ程度以上のステップバックエ
ネルギ段差ΔＥを持つような電子親和力を考慮して材料
の組成比を決定する必要が生じる。その結果、実際に作
成できるＡＰＤのバンドギャップに制約をうけてしま
う。
成するには、ステップバックのところで必ずイオン化を
起こさせるように、これらの材料の組成比を変化させな
ければならないわけであり、そのためには、ヘテロ接合
界面のトラップ準位を生じさせないような格子整合性、
および、イオン化エネルギ程度以上のステップバックエ
ネルギ段差ΔＥを持つような電子親和力を考慮して材料
の組成比を決定する必要が生じる。その結果、実際に作
成できるＡＰＤのバンドギャップに制約をうけてしま
う。
【００２３】例えば、まず、最初にあげた材料を使用し
た場合、実験によれば、格子整合構造の場合、バンドギ
ャップの最も狭い材料(GaSb)のバンドギャップは0.73eV
であり、バンドギャップの最も広い材料(Al1.0Ga0.0 As
0.08Sb0.92) のバンドギャップは1.58eVであり、最大バ
ンドギャップ差は伝導帯側で0.72eV、価電子帯側で0.13
eV、電子イオン化エネルギは0.80eV(GaSb)であることが
確かめられている。ステップバックにおける電子のイオ
ン化エネルギに対する不足分の0.08eVは、電子のドリフ
ト電界から供給されることになる。ところで、かかる素
子においては、光を照射していないときに発生する漏れ
電流（暗電流）信号が生じやすく、これが雑音成分を増
やすため、結局低雑音化をはかれないという大きな問題
を有している。暗電流が発生する原因としては、オーミ
ック接触した層（素子外部電極）から注入されるキャリ
ア、素子内部で欠陥準位、ヘテロ界面準位などを介して
熱的に発生するキャリアなどがあげられる。かかる素子
においては、まず、注入キャリアを阻止する効果が結果
的にＰ型半導体層およびＮ型半導体層を設置することに
より引き出されているが、この点に関して意識的かつ十
分な配慮がなされておらず、この効果は十分とはいえな
い。また、熱的に発生するキャリアの量は、欠陥準位密
度、界面準位密度などに依存するが、本質的にはバンド
ギャップの大きさに依存し、一般にはバンドギャップが
大きいほど熱的に発生するキャリアの量は少なくなるこ
とが知られている。しかしながら、かかる素子におい
て、熱的発生キャリアを抑制するには最小バンドギャッ
プが狭すぎるという欠点も有している。また、こうした
バンドギャップを持った半導体受光素子は、1.0 μm か
ら1.6 μm の波長領域の受光には適しているが、他の波
長領域の受光素子、例えば可視光受光素子として適して
いるとは言い難く、その応用分野は限られてしまってい
た。
た場合、実験によれば、格子整合構造の場合、バンドギ
ャップの最も狭い材料(GaSb)のバンドギャップは0.73eV
であり、バンドギャップの最も広い材料(Al1.0Ga0.0 As
0.08Sb0.92) のバンドギャップは1.58eVであり、最大バ
ンドギャップ差は伝導帯側で0.72eV、価電子帯側で0.13
eV、電子イオン化エネルギは0.80eV(GaSb)であることが
確かめられている。ステップバックにおける電子のイオ
ン化エネルギに対する不足分の0.08eVは、電子のドリフ
ト電界から供給されることになる。ところで、かかる素
子においては、光を照射していないときに発生する漏れ
電流（暗電流）信号が生じやすく、これが雑音成分を増
やすため、結局低雑音化をはかれないという大きな問題
を有している。暗電流が発生する原因としては、オーミ
ック接触した層（素子外部電極）から注入されるキャリ
ア、素子内部で欠陥準位、ヘテロ界面準位などを介して
熱的に発生するキャリアなどがあげられる。かかる素子
においては、まず、注入キャリアを阻止する効果が結果
的にＰ型半導体層およびＮ型半導体層を設置することに
より引き出されているが、この点に関して意識的かつ十
分な配慮がなされておらず、この効果は十分とはいえな
い。また、熱的に発生するキャリアの量は、欠陥準位密
度、界面準位密度などに依存するが、本質的にはバンド
ギャップの大きさに依存し、一般にはバンドギャップが
大きいほど熱的に発生するキャリアの量は少なくなるこ
とが知られている。しかしながら、かかる素子におい
て、熱的発生キャリアを抑制するには最小バンドギャッ
プが狭すぎるという欠点も有している。また、こうした
バンドギャップを持った半導体受光素子は、1.0 μm か
ら1.6 μm の波長領域の受光には適しているが、他の波
長領域の受光素子、例えば可視光受光素子として適して
いるとは言い難く、その応用分野は限られてしまってい
た。
【００２４】次に、例えば、２番目にあげた材料の組み
合わせでは、イオン化エネルギが約１eVと大きいにもか
かわらず、ステップバックにおける伝導帯エネルギ段差
はわずか約0.6eV と小さいため、有望ではない。
合わせでは、イオン化エネルギが約１eVと大きいにもか
かわらず、ステップバックにおける伝導帯エネルギ段差
はわずか約0.6eV と小さいため、有望ではない。
【００２５】上にあげた他の材料についても、最初の材
料と同様の欠点を有している。特に、最後にあげた材料
の組み合わせでは、例えば、Electronics Letters の第
１８版１２号 (1982年６月) の５１２〜５１４ページに
掲載されている T.P. Pearsall の論文によれば、Hgと
Cdの組成比を変化させることにより、最小バンドギャッ
プの0.5eV と最大バンドギャップの1.3eV を持った素子
を提案しているが、かかる素子においては最小バンドギ
ャップが大変狭く、したがって、熱的に発生する暗電流
の影響を受けやすくなってしまっている。
料と同様の欠点を有している。特に、最後にあげた材料
の組み合わせでは、例えば、Electronics Letters の第
１８版１２号 (1982年６月) の５１２〜５１４ページに
掲載されている T.P. Pearsall の論文によれば、Hgと
Cdの組成比を変化させることにより、最小バンドギャッ
プの0.5eV と最大バンドギャップの1.3eV を持った素子
を提案しているが、かかる素子においては最小バンドギ
ャップが大変狭く、したがって、熱的に発生する暗電流
の影響を受けやすくなってしまっている。
【００２６】したがって、キャリアのイオン化率比を拡
大する構造を有する低雑音のＡＰＤを有効に実用化する
ためには、材料、製法選択の自由度、暗電流の抑制、広
い受光波長領域を持ったバンド帯構造などが考慮されて
いることが必要である。
大する構造を有する低雑音のＡＰＤを有効に実用化する
ためには、材料、製法選択の自由度、暗電流の抑制、広
い受光波長領域を持ったバンド帯構造などが考慮されて
いることが必要である。
【００２７】また、前記ステップバック構造層にも光が
入射することにより、前記ステップバック構造層内でも
キャリアが発生することがあり、入射する光の波長によ
って増倍率が変動してしまうことがあった。
入射することにより、前記ステップバック構造層内でも
キャリアが発生することがあり、入射する光の波長によ
って増倍率が変動してしまうことがあった。
【００２８】即ち、上述したＡＰＤの解決すべき技術的
課題を要約すると以下に示すとおりの性能上及び作成上
の技術的課題が挙げられる。
課題を要約すると以下に示すとおりの性能上及び作成上
の技術的課題が挙げられる。
【００２９】素子の性能上の技術的課題としては、 (1) 入射光がｐ型半導体層及び増倍層で吸収されるた
め、光の入射波長によって増倍率が変わり、読み取り素
子としては不適当である。 (2) 光吸収層、増倍層の禁制帯幅が小さいため、動作時
の暗電流が高く、雑音が大きい。 (3) 光通信用を目的としているために、材料が制限さ
れ、対応出来る光は約 800〜1600nmであり、可視光など
他の波長光に対応できない。
め、光の入射波長によって増倍率が変わり、読み取り素
子としては不適当である。 (2) 光吸収層、増倍層の禁制帯幅が小さいため、動作時
の暗電流が高く、雑音が大きい。 (3) 光通信用を目的としているために、材料が制限さ
れ、対応出来る光は約 800〜1600nmであり、可視光など
他の波長光に対応できない。
【００３０】素子作成上の技術的課題としては、 (1) 化合物半導体により、ステップバック構造を作るに
は、組成変調が困難で、かつエネルギー段差ΔＥｃ，Δ
Ｅｖの大きさに制限があり、低雑音化に限界がある。 (2) III −Ｖ、II−VI族等に属する化合物半導体を材料
としているため、材料の毒性、価格など工業材料として
の問題点を有している。 (3) 化合物半導体の形成方法は、超高真空の必要があ
る、高温（約５００〜６５０℃）で成膜を行う必要があ
る、大面積化が困難である等の問題を有し、読み取り素
子としての製造方法として、不適当である。等が挙げら
れる。
は、組成変調が困難で、かつエネルギー段差ΔＥｃ，Δ
Ｅｖの大きさに制限があり、低雑音化に限界がある。 (2) III −Ｖ、II−VI族等に属する化合物半導体を材料
としているため、材料の毒性、価格など工業材料として
の問題点を有している。 (3) 化合物半導体の形成方法は、超高真空の必要があ
る、高温（約５００〜６５０℃）で成膜を行う必要があ
る、大面積化が困難である等の問題を有し、読み取り素
子としての製造方法として、不適当である。等が挙げら
れる。
【００３１】本発明の目的は、前記従来の技術的課題を
解決すると共に高速応答性に優れ、入射光の波長による
増倍率の変動がなく、増倍特性が安定しており、可視部
光に対して特に低雑音高感度で、大面積化が容易で新規
な構成の光電変換装置を提供することにある。
解決すると共に高速応答性に優れ、入射光の波長による
増倍率の変動がなく、増倍特性が安定しており、可視部
光に対して特に低雑音高感度で、大面積化が容易で新規
な構成の光電変換装置を提供することにある。
【００３２】また、本発明の目的は、暗電流の抑制され
た、広い受光波長領域、特に可視光波長領域で優れた特
性を持った光電変換装置たる半導体受光素子、特に、低
雑音のアバランシェフォトダイオードを提供することに
ある。
た、広い受光波長領域、特に可視光波長領域で優れた特
性を持った光電変換装置たる半導体受光素子、特に、低
雑音のアバランシェフォトダイオードを提供することに
ある。
【課題を解決するための手段】本発明の光電変換装置
は、入射した光を吸収してキャリアを発生する光吸収層
と該キャリアを増倍する増倍層とを有する光電変換装置
において、前記光吸収層と前記増倍層との間に前記光吸
収層を透過した光が前記増倍層に入射することを防ぐ遮
光層を設けるとともに、外部から不必要なキャリアが前
記光吸収層及び前記増倍層に注入されるのを防ぐための
電荷注入阻止層を設けたことを特徴とする。
は、入射した光を吸収してキャリアを発生する光吸収層
と該キャリアを増倍する増倍層とを有する光電変換装置
において、前記光吸収層と前記増倍層との間に前記光吸
収層を透過した光が前記増倍層に入射することを防ぐ遮
光層を設けるとともに、外部から不必要なキャリアが前
記光吸収層及び前記増倍層に注入されるのを防ぐための
電荷注入阻止層を設けたことを特徴とする。
【００３３】また、本発明の光電変換装置は、入射した
光を吸収してキャリアを発生する光吸収層と該キャリア
を増倍する増倍層とを有する光電変換装置において、第
１の電極と、前記第１の電極から不必要なキャリアが光
電変換装置内に注入されるのを防ぐための第１の電荷注
入阻止層と、前記増倍層と、前記増倍層中に光が侵入し
増倍率の変動が起こるのを防ぐための遮光層と、前記光
吸収層と、第２の電極から不必要なキャリアが光電変換
装置内に注入されるのを防ぐための第２の電荷注入阻止
層と、光透過性の前記第２の電極とをこの順で有するこ
とを特徴とする。
光を吸収してキャリアを発生する光吸収層と該キャリア
を増倍する増倍層とを有する光電変換装置において、第
１の電極と、前記第１の電極から不必要なキャリアが光
電変換装置内に注入されるのを防ぐための第１の電荷注
入阻止層と、前記増倍層と、前記増倍層中に光が侵入し
増倍率の変動が起こるのを防ぐための遮光層と、前記光
吸収層と、第２の電極から不必要なキャリアが光電変換
装置内に注入されるのを防ぐための第２の電荷注入阻止
層と、光透過性の前記第２の電極とをこの順で有するこ
とを特徴とする。
【００３４】また、本発明の光電変換装置は、複数の光
電変換部にて発生した電気信号を出力する光電変換装置
において、入射した光を吸収してキャリアを発生する光
吸収層と、該キャリアを増倍する増倍層との間に遮光層
を有する光電変換部の複数を有し、前記光電変換部の複
数にて発生した電気信号を蓄積するための蓄積手段、前
記光電変換部の複数にて発生した電気信号を走査するた
めの走査手段、前記光電変換部の複数にて発生した電気
信号を読み出すための読み出し手段より選ばれる少なく
とも一つの手段を有する信号出力部とを有し、前記光電
変換部の複数と前記信号出力部とが電気的に接続されて
いることを特徴とする。 ［作 用］ 以下、図１〜図３を用いて、本発明の光電変換装置の構
造及びエネルギ帯の構造を説明するとともに本発明の作
用について説明する。
電変換部にて発生した電気信号を出力する光電変換装置
において、入射した光を吸収してキャリアを発生する光
吸収層と、該キャリアを増倍する増倍層との間に遮光層
を有する光電変換部の複数を有し、前記光電変換部の複
数にて発生した電気信号を蓄積するための蓄積手段、前
記光電変換部の複数にて発生した電気信号を走査するた
めの走査手段、前記光電変換部の複数にて発生した電気
信号を読み出すための読み出し手段より選ばれる少なく
とも一つの手段を有する信号出力部とを有し、前記光電
変換部の複数と前記信号出力部とが電気的に接続されて
いることを特徴とする。 ［作 用］ 以下、図１〜図３を用いて、本発明の光電変換装置の構
造及びエネルギ帯の構造を説明するとともに本発明の作
用について説明する。
【００３５】図１は、本発明の光電変換装置の構造を示
す概略的断面構造図であり、増倍層とは独立した光吸収
層４０５と該光吸収層４０５を透過した光が増倍層４０
３内に入射するのを防ぐための遮光層４０４と増倍層４
０３となる複数のステップバック構造層４１１，４１
２，４１３とが、電荷注入阻止層となるｐ型半導体層４
０６とｎ型半導体層４０２とで挟まれ、ｐ型半導体層４
０６と電極４０７、ｎ型半導体層４０２と電極４０１
が、電気的に接続されている。なお、電荷注入阻止層と
なるｐ型半導体層４０６は、当然のことながら同様の効
果が期待できる、隣接する半導体層とショットキー接合
を形成する金属でも良い。またステップバック構造層は
三層の場合を示したが、これに限定されず、一層或いは
二層以上であればよい。
す概略的断面構造図であり、増倍層とは独立した光吸収
層４０５と該光吸収層４０５を透過した光が増倍層４０
３内に入射するのを防ぐための遮光層４０４と増倍層４
０３となる複数のステップバック構造層４１１，４１
２，４１３とが、電荷注入阻止層となるｐ型半導体層４
０６とｎ型半導体層４０２とで挟まれ、ｐ型半導体層４
０６と電極４０７、ｎ型半導体層４０２と電極４０１
が、電気的に接続されている。なお、電荷注入阻止層と
なるｐ型半導体層４０６は、当然のことながら同様の効
果が期待できる、隣接する半導体層とショットキー接合
を形成する金属でも良い。またステップバック構造層は
三層の場合を示したが、これに限定されず、一層或いは
二層以上であればよい。
【００３６】図２は、上記光電変換装置の無バイアス時
の模式的なエネルギ帯図である。図３は、上記光電変換
装置の逆バイアス印加時の模式的なエネルギ帯図であ
る。
の模式的なエネルギ帯図である。図３は、上記光電変換
装置の逆バイアス印加時の模式的なエネルギ帯図であ
る。
【００３７】アバランシェ効果と呼ばれる増倍機構の動
作原理は、Capasso らの提案した従来例と同様である
が、本発明の光電変換装置は、特に次のような作用を有
する。 (1) 増倍層４０３とは独立した光吸収層４０５とステッ
プバック層４１１〜４１３（増倍層４０３）との間に遮
光層４０４を設けたため光入射側から見て、前記光吸収
層より奥に設けた増倍層への光侵入がほとんどなく、増
倍層への光侵入による増倍率の変動が極めて少ない。 (2) 増倍層４０３は、非単結晶性の材料からなるのでΔ
Ｅｃがイオン化閾値エネルギに近いか、それより大きい
ステップバック構造層（電子増倍のとき、ホール増倍の
ときは、ΔＥｖが大きい）を作りやすくなり、イオン化
が起こる場所が特定でき、且つそのイオン化の確率を１
に近づけることができるので低雑音でかつ、充分な増倍
率がとれる。 (3) 本発明の適用される光電変換装置の光吸収層４０５
及び増倍層４０３の構成材料としては、非単結晶材料が
使用できるので低温での形成及び大面積化の点で望まし
い。ここで非単結晶材料とは多結晶材料あるいは非晶質
材料であり、非晶質材料としては、いわゆる微結晶構造
なるものをもその範疇に含むものとする。具体的には水
素及び／又はハロゲン元素により補償された非晶質シリ
コン（以下 a-Si(H,X)と称す）、非晶質シリコンゲルマ
ニウム（以下a-SiGe(H,X) と称す）、非晶質シリコンカ
ーバイド（以下a-SiC(H,X)と称す）又は多結晶シリコン
等であり、又、非晶質シリコンとしては、その薄膜のＸ
線回折像がハローパターンに加え、Si [111] [220] [31
1]の各ミラー指数で特定されるピークを有するような結
晶性を有する非晶質シリコンをも含む。
作原理は、Capasso らの提案した従来例と同様である
が、本発明の光電変換装置は、特に次のような作用を有
する。 (1) 増倍層４０３とは独立した光吸収層４０５とステッ
プバック層４１１〜４１３（増倍層４０３）との間に遮
光層４０４を設けたため光入射側から見て、前記光吸収
層より奥に設けた増倍層への光侵入がほとんどなく、増
倍層への光侵入による増倍率の変動が極めて少ない。 (2) 増倍層４０３は、非単結晶性の材料からなるのでΔ
Ｅｃがイオン化閾値エネルギに近いか、それより大きい
ステップバック構造層（電子増倍のとき、ホール増倍の
ときは、ΔＥｖが大きい）を作りやすくなり、イオン化
が起こる場所が特定でき、且つそのイオン化の確率を１
に近づけることができるので低雑音でかつ、充分な増倍
率がとれる。 (3) 本発明の適用される光電変換装置の光吸収層４０５
及び増倍層４０３の構成材料としては、非単結晶材料が
使用できるので低温での形成及び大面積化の点で望まし
い。ここで非単結晶材料とは多結晶材料あるいは非晶質
材料であり、非晶質材料としては、いわゆる微結晶構造
なるものをもその範疇に含むものとする。具体的には水
素及び／又はハロゲン元素により補償された非晶質シリ
コン（以下 a-Si(H,X)と称す）、非晶質シリコンゲルマ
ニウム（以下a-SiGe(H,X) と称す）、非晶質シリコンカ
ーバイド（以下a-SiC(H,X)と称す）又は多結晶シリコン
等であり、又、非晶質シリコンとしては、その薄膜のＸ
線回折像がハローパターンに加え、Si [111] [220] [31
1]の各ミラー指数で特定されるピークを有するような結
晶性を有する非晶質シリコンをも含む。
【００３８】このように、素子の構成材料が非単結晶材
料であるため、プラズマＣＶＤ法等で、低温（例えば、
２００〜３００℃）かつ大面積基板に容易に作成され、
また禁制帯幅の制御も組成変調等が容易にできるため、
ステップバック構造の増倍層も比較的容易にできるだけ
でなく、熱等による原子の拡散等が抑制され、比較的確
かなステップバック構造が容易にできる等、多層に積層
する上での問題が低減される。
料であるため、プラズマＣＶＤ法等で、低温（例えば、
２００〜３００℃）かつ大面積基板に容易に作成され、
また禁制帯幅の制御も組成変調等が容易にできるため、
ステップバック構造の増倍層も比較的容易にできるだけ
でなく、熱等による原子の拡散等が抑制され、比較的確
かなステップバック構造が容易にできる等、多層に積層
する上での問題が低減される。
【００３９】また、特に、電荷注入阻止層では、比較的
広い禁制帯幅の材料、及びドーピング効果の高い結晶性
を有するアモルファスシリコン等の非単結晶材料で構成
できるので、暗電流が低減される。 (4) 光吸収層を形成する材料の選択の自由度が大きいた
め、光吸収係数が大きな材料（例えば水素化アモルファ
スシリコン“a-Si:H”等）を用いることができるため、
光吸収層の膜厚が薄くでき、装置全体を薄くできる。 (5) 光吸収層の禁制帯幅も前記(3) と同様の理由で自由
度が、増加するので、種々の波長の入射光に対して、高
感度の光電変換素子が構成できる。特に光吸収層４０５
の禁制帯幅Ｅｇ１を、可視部光に対応する禁制帯幅にす
る事で、可視部光に高感度を持たせることができる。 （実施態様例） 以下、本発明の実施態様について説明する。 〔光吸収層〕 本発明における光吸収層は、増倍層及び遮光層よりも光
入射側に設けられ、入射した光を吸収してフォトキャリ
アを発生する層である。
広い禁制帯幅の材料、及びドーピング効果の高い結晶性
を有するアモルファスシリコン等の非単結晶材料で構成
できるので、暗電流が低減される。 (4) 光吸収層を形成する材料の選択の自由度が大きいた
め、光吸収係数が大きな材料（例えば水素化アモルファ
スシリコン“a-Si:H”等）を用いることができるため、
光吸収層の膜厚が薄くでき、装置全体を薄くできる。 (5) 光吸収層の禁制帯幅も前記(3) と同様の理由で自由
度が、増加するので、種々の波長の入射光に対して、高
感度の光電変換素子が構成できる。特に光吸収層４０５
の禁制帯幅Ｅｇ１を、可視部光に対応する禁制帯幅にす
る事で、可視部光に高感度を持たせることができる。 （実施態様例） 以下、本発明の実施態様について説明する。 〔光吸収層〕 本発明における光吸収層は、増倍層及び遮光層よりも光
入射側に設けられ、入射した光を吸収してフォトキャリ
アを発生する層である。
【００４０】光吸収層の材料としては、例えば a-Si(H,
X)、 a-SiGe(H,X)、a-SiC(H,X)、a-SiGeC(H,X) 等の非晶質
半導体材料やμc-Si(H,X)、μc-SiGe(H,X)、μc-SiC(H,X)
等の微結晶質半導体材料やpoly-Si、poly-SiGe、poly-SiC
等の多結晶半導体材料等の非単結晶半導体材料を用いる
ことができる。
X)、 a-SiGe(H,X)、a-SiC(H,X)、a-SiGeC(H,X) 等の非晶質
半導体材料やμc-Si(H,X)、μc-SiGe(H,X)、μc-SiC(H,X)
等の微結晶質半導体材料やpoly-Si、poly-SiGe、poly-SiC
等の多結晶半導体材料等の非単結晶半導体材料を用いる
ことができる。
【００４１】本発明の光吸収層の禁制帯幅Ｅｇ１は可視
光に対して高感度な光電変換装置を提供するためには、
好ましくは 1.1eV以上 1.8eV以下、より好ましくは 1.2
eV 以上 1.8eVeV以下であることが望ましい。また、可
視光に加えて赤外光に対しても高感度を得るためには光
吸収層の禁制帯幅Ｅｇ１は好ましくは 0.6eV以上 1.8eV
以下、より好ましくは 0.8eV以上 1.2eV以下とすること
が望ましい。また、可視光に加えて紫外光に対しても高
感度を得るためには光吸収層４０５の禁制帯幅Ｅｇ１は
好ましくは 1.1eV以上 3.2eV以下、より好ましくは 1.2
eV以上 3.0eV以下とすることが望ましい。
光に対して高感度な光電変換装置を提供するためには、
好ましくは 1.1eV以上 1.8eV以下、より好ましくは 1.2
eV 以上 1.8eVeV以下であることが望ましい。また、可
視光に加えて赤外光に対しても高感度を得るためには光
吸収層の禁制帯幅Ｅｇ１は好ましくは 0.6eV以上 1.8eV
以下、より好ましくは 0.8eV以上 1.2eV以下とすること
が望ましい。また、可視光に加えて紫外光に対しても高
感度を得るためには光吸収層４０５の禁制帯幅Ｅｇ１は
好ましくは 1.1eV以上 3.2eV以下、より好ましくは 1.2
eV以上 3.0eV以下とすることが望ましい。
【００４２】光吸収層に求められる特性及び知見につい
て以下に具体的に述べる。
て以下に具体的に述べる。
【００４３】光吸収層４０５は光電変換装置に入射する
光を該光吸収層の全部または一部で、光電変換の対象と
している波長領域の入射光を吸収し光電変換するため
の、バンドギャップと厚さとを持っていることが入射し
た光の強度に忠実な信号を発生するために望ましい。一
般に、ある光波長λ以下の光を吸収するためには、半導
体受光素子は、ｈをプランク定数、ｃを光速度とおく
と、Ｅｇ≦ｈｃ／λ＝1240nm・eV／λ[nm]なるバンドギ
ャップＥｇを持たなければならないことが知られてい
る。また、一般に、受光層表面（深さ０）から受光層の
深さｔまでに吸収される光の入射光に対する比、すなわ
ち、光吸収率は、光吸収係数をαとおくと、１−ｅｘｐ
（−αｔ）で表わされることも知られている。これらか
ら、一般に、例えば、可視光波長領域（光波長約４００
〜７００nm）を対象とした受光を行おうとした場合、こ
れらの光、特に、素子のより内部まで浸透する長波長の
約７００nmの光のほとんど全てがこの受光領域で吸収さ
れ光電変換されるためには、光電変換素子たる半導体受
光素子の受光領域のバンドギャップは約1.77eV以下が必
要であり、また、受光領域の厚さは、今得たい光吸収率
をｐとおくと、−１／α・１ｎ（１−ｐ）であることが
望ましい。例えば具体的には、結晶シリコンを半導体受
光素子の光吸収層（受光領域）に用いた場合で、波長７
００nmの入射光の９０％をこの受光領域で吸収し光電変
換するためには、実験的に得られている光吸収係数αの
典型的な値である約２×１０3cm-1 を用いて計算する
と、約1.15μm なる光吸収層の厚さが必要であるという
知見が得られる。また、この光吸収層で光電変換されて
発生したフォトキャリア（電子と正孔）のうちより大き
なイオン化率を持ったキャリアの方が増倍層に輸送され
アバランシェ増倍を開始するような、ドリフト電界ない
しは拡散電界がこの光吸収層に生じていることが望まし
い。
光を該光吸収層の全部または一部で、光電変換の対象と
している波長領域の入射光を吸収し光電変換するため
の、バンドギャップと厚さとを持っていることが入射し
た光の強度に忠実な信号を発生するために望ましい。一
般に、ある光波長λ以下の光を吸収するためには、半導
体受光素子は、ｈをプランク定数、ｃを光速度とおく
と、Ｅｇ≦ｈｃ／λ＝1240nm・eV／λ[nm]なるバンドギ
ャップＥｇを持たなければならないことが知られてい
る。また、一般に、受光層表面（深さ０）から受光層の
深さｔまでに吸収される光の入射光に対する比、すなわ
ち、光吸収率は、光吸収係数をαとおくと、１−ｅｘｐ
（−αｔ）で表わされることも知られている。これらか
ら、一般に、例えば、可視光波長領域（光波長約４００
〜７００nm）を対象とした受光を行おうとした場合、こ
れらの光、特に、素子のより内部まで浸透する長波長の
約７００nmの光のほとんど全てがこの受光領域で吸収さ
れ光電変換されるためには、光電変換素子たる半導体受
光素子の受光領域のバンドギャップは約1.77eV以下が必
要であり、また、受光領域の厚さは、今得たい光吸収率
をｐとおくと、−１／α・１ｎ（１−ｐ）であることが
望ましい。例えば具体的には、結晶シリコンを半導体受
光素子の光吸収層（受光領域）に用いた場合で、波長７
００nmの入射光の９０％をこの受光領域で吸収し光電変
換するためには、実験的に得られている光吸収係数αの
典型的な値である約２×１０3cm-1 を用いて計算する
と、約1.15μm なる光吸収層の厚さが必要であるという
知見が得られる。また、この光吸収層で光電変換されて
発生したフォトキャリア（電子と正孔）のうちより大き
なイオン化率を持ったキャリアの方が増倍層に輸送され
アバランシェ増倍を開始するような、ドリフト電界ない
しは拡散電界がこの光吸収層に生じていることが望まし
い。
【００４４】また、本発明に使用し得る光吸収層は、所
望の波長の光に対して高い感度を持たせると共により広
い範囲の波長に効率よく対応するために前記光吸収層の
禁制帯幅Ｅｇ１を層厚方向に不均一に変化させてもよ
い。
望の波長の光に対して高い感度を持たせると共により広
い範囲の波長に効率よく対応するために前記光吸収層の
禁制帯幅Ｅｇ１を層厚方向に不均一に変化させてもよ
い。
【００４５】例えば可視光〜赤外光の波長領域に対して
高い感度を持つ光吸収層を形成するには該光吸収層の禁
制帯幅Ｅｇ１を可視光に対して高感度を得るに好ましい
Ｅｇ１' の領域と赤外光に対して高感度を得るための禁
制帯幅Ｅｇ１''（Ｅｇ１' ＞Ｅｇ１''）〜前述のＥｇ
１' へと禁制帯幅を変化させた領域とを設ければよい。
また可視光〜紫外光の波長領域に対して高い感度を持つ
光吸収層を形成するには同様に禁制帯幅Ｅｇ１' 〜Ｅｇ
１''' (Ｅｇ１' ＜Ｅｇ１''')へと変化する領域を設け
ればよい。
高い感度を持つ光吸収層を形成するには該光吸収層の禁
制帯幅Ｅｇ１を可視光に対して高感度を得るに好ましい
Ｅｇ１' の領域と赤外光に対して高感度を得るための禁
制帯幅Ｅｇ１''（Ｅｇ１' ＞Ｅｇ１''）〜前述のＥｇ
１' へと禁制帯幅を変化させた領域とを設ければよい。
また可視光〜紫外光の波長領域に対して高い感度を持つ
光吸収層を形成するには同様に禁制帯幅Ｅｇ１' 〜Ｅｇ
１''' (Ｅｇ１' ＜Ｅｇ１''')へと変化する領域を設け
ればよい。
【００４６】ここで、禁制帯幅の変化する領域は前記光
吸収層の端部に配することが望ましく、禁制帯幅が前記
光吸収層内では連続に変化することがキャリアの良好な
走行性の点で好ましい。
吸収層の端部に配することが望ましく、禁制帯幅が前記
光吸収層内では連続に変化することがキャリアの良好な
走行性の点で好ましい。
【００４７】また、入射する光をより効率よく吸収しフ
ォトキャリアを発生するためには、光の透過・吸収に対
する禁制帯幅の関係を考慮し、入射側で禁制帯幅が大き
く、入射側とは反対側で禁制帯幅が小さくなるよう配す
ることが望ましい。
ォトキャリアを発生するためには、光の透過・吸収に対
する禁制帯幅の関係を考慮し、入射側で禁制帯幅が大き
く、入射側とは反対側で禁制帯幅が小さくなるよう配す
ることが望ましい。
【００４８】光吸収層の層厚としては、好ましくは２０
０Å以上１０μｍ以下、より好ましくは２０００Å以上
２μｍ以下とするのが入射光により効率よくフォトキャ
リアを発生するに望ましい。 〔遮光層〕 本発明における遮光層４０４は前記光吸収層４０５と前
記増倍層４０３との間に挟まれて設けてあり、前記光吸
収層４０５を入射光の一部が透過してしまったとしても
前記増倍層に光が入射するのを防ぐ層である。
０Å以上１０μｍ以下、より好ましくは２０００Å以上
２μｍ以下とするのが入射光により効率よくフォトキャ
リアを発生するに望ましい。 〔遮光層〕 本発明における遮光層４０４は前記光吸収層４０５と前
記増倍層４０３との間に挟まれて設けてあり、前記光吸
収層４０５を入射光の一部が透過してしまったとしても
前記増倍層に光が入射するのを防ぐ層である。
【００４９】前記増倍層４０３に光が入射するのを防ぐ
ことにより、前記増倍層４０３中で光キャリアの発生を
防止し得る。特に入射光の波長成分のうち透過深度の深
い赤外光等の長波長光が前記ステップバック層の最小禁
制帯幅部の近傍で吸収され増倍率が変動するのを防ぐこ
とができる。更に前記増倍率変動の発生原因に制限され
ず禁制帯幅の狭い材料も増倍層の材料として適用し得る
ため材料選択の自由度が拡大できる。
ことにより、前記増倍層４０３中で光キャリアの発生を
防止し得る。特に入射光の波長成分のうち透過深度の深
い赤外光等の長波長光が前記ステップバック層の最小禁
制帯幅部の近傍で吸収され増倍率が変動するのを防ぐこ
とができる。更に前記増倍率変動の発生原因に制限され
ず禁制帯幅の狭い材料も増倍層の材料として適用し得る
ため材料選択の自由度が拡大できる。
【００５０】本発明の遮光層４０４として使用し得る材
料としては前記光吸収層４０５で発生したフォトキャリ
アの移動を障たげず、増倍層への光の侵入を防ぐもので
あればよい。このような材料としては電気的には導電性
又は半導体性であって光反射特性（高い光反射率）を有
する材料又は光吸収特性（高い光吸収率）を有する材料
が挙げられる。
料としては前記光吸収層４０５で発生したフォトキャリ
アの移動を障たげず、増倍層への光の侵入を防ぐもので
あればよい。このような材料としては電気的には導電性
又は半導体性であって光反射特性（高い光反射率）を有
する材料又は光吸収特性（高い光吸収率）を有する材料
が挙げられる。
【００５１】遮光層を構成する材料としては、例えばＣ
ｒ、Ｍｇ、Ａｌ、Ｔｉ、Ｍｎ、Ｆｅ、Ｃｕ、Ｚｎ、Ｍ
ｏ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｗ及びその合金等の光吸
収層から増倍層への電子の輸送及び増倍層から光吸収層
への正孔の輸送が円滑に行なえる仕事関数を有する金属
材料が好適に使用される。
ｒ、Ｍｇ、Ａｌ、Ｔｉ、Ｍｎ、Ｆｅ、Ｃｕ、Ｚｎ、Ｍ
ｏ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｗ及びその合金等の光吸
収層から増倍層への電子の輸送及び増倍層から光吸収層
への正孔の輸送が円滑に行なえる仕事関数を有する金属
材料が好適に使用される。
【００５２】尚、遮光層を前述の金属材料で形成する場
合のエネルギー帯は図４３及び図４４に図示するタイプ
とは異なり、図４（無バイアス）及び図５（逆バイアス
印加）のようになる。
合のエネルギー帯は図４３及び図４４に図示するタイプ
とは異なり、図４（無バイアス）及び図５（逆バイアス
印加）のようになる。
【００５３】遮光層に使用し得る他の材料の例として
は、エネルギーギャップ（禁制帯幅）のエネルギーが入
射光エネルギーよりも狭い半導体材料等が挙げられる。
この半導体材料はＰ型でもＮ型でもよい。このような材
料の例としては不純物をドープしたＳｉ系半導体（非晶
質又は結晶質のＳｉ、ＳｉＮ及びＳｉＣやＳｉＧｅ、Ｓ
ｉＳｎ等）や III−Ｖ族、II−VI族の化合物半導体（Ｉ
ｎＰ、ＧａＡｓ）等が挙げられる。
は、エネルギーギャップ（禁制帯幅）のエネルギーが入
射光エネルギーよりも狭い半導体材料等が挙げられる。
この半導体材料はＰ型でもＮ型でもよい。このような材
料の例としては不純物をドープしたＳｉ系半導体（非晶
質又は結晶質のＳｉ、ＳｉＮ及びＳｉＣやＳｉＧｅ、Ｓ
ｉＳｎ等）や III−Ｖ族、II−VI族の化合物半導体（Ｉ
ｎＰ、ＧａＡｓ）等が挙げられる。
【００５４】遮光層として用いられる半導体層中にドー
プする不純物としてはＢ、Ａｌ、Ｉｎ、Ｔｌ等の第III
族原子やＰ、Ａｓ、Ｓｂ、Ｂｉ等の第IV族原子やＬｉ、
Ｎａ、Ｋ等の第Ｉ族原子やＭｇ、Ｃａ等の第II族原子、
Ｓｉ、Ｇｅ等の第IV族原子等が好適に用いられる。
プする不純物としてはＢ、Ａｌ、Ｉｎ、Ｔｌ等の第III
族原子やＰ、Ａｓ、Ｓｂ、Ｂｉ等の第IV族原子やＬｉ、
Ｎａ、Ｋ等の第Ｉ族原子やＭｇ、Ｃａ等の第II族原子、
Ｓｉ、Ｇｅ等の第IV族原子等が好適に用いられる。
【００５５】遮光層として用いられる半導体に上述した
不純物をドープさせる場合には不純物濃度１．０×１０
15原子／cm3 以上１．０×１０21原子／cm3 以下、１．
０×１０16原子／cm3 以上１．０×１０17原子／cm3 以
下とするのが光吸収層を透過してしまった光が増倍層中
に侵入するのを防ぐためには望ましい。
不純物をドープさせる場合には不純物濃度１．０×１０
15原子／cm3 以上１．０×１０21原子／cm3 以下、１．
０×１０16原子／cm3 以上１．０×１０17原子／cm3 以
下とするのが光吸収層を透過してしまった光が増倍層中
に侵入するのを防ぐためには望ましい。
【００５６】また、遮光層として使用し得る他の好適な
材料としては、高温超電導材料、グラファイト等の入射
光の遮断をし得る導電性のセラミック材料及び導電性の
有機化合物等も挙げられる。
材料としては、高温超電導材料、グラファイト等の入射
光の遮断をし得る導電性のセラミック材料及び導電性の
有機化合物等も挙げられる。
【００５７】また、遮光層に使用し得る材料として例示
した前述の材料からなる層上に光吸収層を透過してしま
った光を該光吸収層側に反射するための反射層を更に積
層して遮光層を形成してもよい。該反射層の材料として
はキャリアの移動度が高く、屈折率の高い材料が望まし
く、例えば光吸収層よりも屈折率の大きな材料等が好適
な材料として挙げられる。
した前述の材料からなる層上に光吸収層を透過してしま
った光を該光吸収層側に反射するための反射層を更に積
層して遮光層を形成してもよい。該反射層の材料として
はキャリアの移動度が高く、屈折率の高い材料が望まし
く、例えば光吸収層よりも屈折率の大きな材料等が好適
な材料として挙げられる。
【００５８】遮光層の層厚は光吸収層を透過してしまっ
た光が増倍層内で吸収され、増倍率の変動を起こす原因
となるキャリアの発生を防ぐに充分な層厚であることが
求められるが該遮光層が厚過ぎるとキャリアの走行性
（移動度）を低下させてしまう。本発明の遮光層の層厚
としては好ましくは５０Å以上１０μm 以下、より好ま
しくは１μm 以下とするのが望ましい。
た光が増倍層内で吸収され、増倍率の変動を起こす原因
となるキャリアの発生を防ぐに充分な層厚であることが
求められるが該遮光層が厚過ぎるとキャリアの走行性
（移動度）を低下させてしまう。本発明の遮光層の層厚
としては好ましくは５０Å以上１０μm 以下、より好ま
しくは１μm 以下とするのが望ましい。
【００５９】尚、前記反射層を設けた場合には光吸収層
を通る光のみかけの光路長が長くなるため、より薄い光
吸収層が使用し得、光電変換装置の厚さをより減ずるこ
とができる。 〔増倍層〕 本発明における増倍層は光入射側から見て前記光吸収層
と遮光層との奥側に設けられ、前記光吸収層で生じたフ
ォトキャリアが輸送されると、いわゆるアバランシェ効
果により該キャリアを増倍する層である。
を通る光のみかけの光路長が長くなるため、より薄い光
吸収層が使用し得、光電変換装置の厚さをより減ずるこ
とができる。 〔増倍層〕 本発明における増倍層は光入射側から見て前記光吸収層
と遮光層との奥側に設けられ、前記光吸収層で生じたフ
ォトキャリアが輸送されると、いわゆるアバランシェ効
果により該キャリアを増倍する層である。
【００６０】本発明における増倍層は、キャリアをドリ
フトさせる領域とイオン化を起こす領域とを有してお
り、例えば誘電率の高い層と誘電率の低い層とを積層し
た構造であってもよいし、最小禁制帯幅Ｅｇ２と最大禁
制帯幅Ｅｇ３なる禁制帯幅が連続的に変化したステップ
バック構造であってもよい。
フトさせる領域とイオン化を起こす領域とを有してお
り、例えば誘電率の高い層と誘電率の低い層とを積層し
た構造であってもよいし、最小禁制帯幅Ｅｇ２と最大禁
制帯幅Ｅｇ３なる禁制帯幅が連続的に変化したステップ
バック構造であってもよい。
【００６１】いずれの場合であっても増倍層中における
イオン化を起こす場所を特定し得るため、イオン化の起
こる場所のゆらぎによる雑音の発生を抑えることができ
る。まず、誘電率の異なる層を積層して形成する増倍層
につき説明する。
イオン化を起こす場所を特定し得るため、イオン化の起
こる場所のゆらぎによる雑音の発生を抑えることができ
る。まず、誘電率の異なる層を積層して形成する増倍層
につき説明する。
【００６２】前記誘電率の異なる層を積層して形成した
増倍層の構成は、基本的には、誘電率の大きな材料と誘
電率の小さな材料が交互に配置されていればよく、一つ
の例として、多成分系材料の一つであるアロイ材料で、
その組成比を変化させることによって誘電率の大きい層
と小さい層を形成してもよい。
増倍層の構成は、基本的には、誘電率の大きな材料と誘
電率の小さな材料が交互に配置されていればよく、一つ
の例として、多成分系材料の一つであるアロイ材料で、
その組成比を変化させることによって誘電率の大きい層
と小さい層を形成してもよい。
【００６３】例えば非晶質（アモルファス）窒化シリコ
ンSizN1-z(Ｚは組成比) を用いて、誘電率の大きい層と
してSiXN1-X 層（Ｘは0.5 より大）、誘電率の小さい層
としてSiyN1-y 層（ｙは0.5 より小）を交互に配置する
ことによってアバランシェ領域を構成してもよい。
ンSizN1-z(Ｚは組成比) を用いて、誘電率の大きい層と
してSiXN1-X 層（Ｘは0.5 より大）、誘電率の小さい層
としてSiyN1-y 層（ｙは0.5 より小）を交互に配置する
ことによってアバランシェ領域を構成してもよい。
【００６４】また、こうしたアバランシェ領域は上記非
晶質窒化シリコン以外にも、例えば非晶質炭化シリコン
SizC1-z 、非晶質シリコンゲルマニウムSizGe1-zなどに
よっても構成することが可能である。
晶質窒化シリコン以外にも、例えば非晶質炭化シリコン
SizC1-z 、非晶質シリコンゲルマニウムSizGe1-zなどに
よっても構成することが可能である。
【００６５】また、本発明の光電変換装置を作成するた
めの製法としては、一般には、堆積法が容易であり、蒸
着法、化学的気相析出（ＣＶＤ）法、気相エピタキシ
法、スパッタ法、分子線エピタキシ法などの気相成長に
よる堆積法が利用できる。また、こうした堆積法以外に
も、イオン注入法などを用いても構わない。つまり、誘
電率の小さい層を形成するのに、シリコンへの水素、炭
素、窒素などの打ち込み、ガリウム砒素への水素打ち込
みなどのイオン注入も有用である。
めの製法としては、一般には、堆積法が容易であり、蒸
着法、化学的気相析出（ＣＶＤ）法、気相エピタキシ
法、スパッタ法、分子線エピタキシ法などの気相成長に
よる堆積法が利用できる。また、こうした堆積法以外に
も、イオン注入法などを用いても構わない。つまり、誘
電率の小さい層を形成するのに、シリコンへの水素、炭
素、窒素などの打ち込み、ガリウム砒素への水素打ち込
みなどのイオン注入も有用である。
【００６６】その組成を変えることにより誘電率および
バンドギャップを変化させた層を容易に形成できる材料
としては、アモルファス材料やIII −Ｖ族化合物半導体
材料などが挙げられる。
バンドギャップを変化させた層を容易に形成できる材料
としては、アモルファス材料やIII −Ｖ族化合物半導体
材料などが挙げられる。
【００６７】特に、アモルファス材料に関しては、グロ
ー放電法で作成されるのがより好ましいが、本発明の構
造を有する素子を作成するにあたり、その作成温度が低
温なこと、すでに集積回路などが形成されている半導体
装置上にも積層して作成できること、格子整合性をあま
り気にすることなく幅広く材料が選択でき、高い自由度
を有すること、組成変化層を原料ガスの流量比を変化さ
せることだけによって容易に形成できること、可視光領
域の光に対して高い感度を有すること、無公害の工業的
にも安価な材料も利用できること、大面積の成膜も容易
に行えることなどの特徴を有しており、したがって、こ
れを利用すれば、従来の問題点を全て解決できる。
ー放電法で作成されるのがより好ましいが、本発明の構
造を有する素子を作成するにあたり、その作成温度が低
温なこと、すでに集積回路などが形成されている半導体
装置上にも積層して作成できること、格子整合性をあま
り気にすることなく幅広く材料が選択でき、高い自由度
を有すること、組成変化層を原料ガスの流量比を変化さ
せることだけによって容易に形成できること、可視光領
域の光に対して高い感度を有すること、無公害の工業的
にも安価な材料も利用できること、大面積の成膜も容易
に行えることなどの特徴を有しており、したがって、こ
れを利用すれば、従来の問題点を全て解決できる。
【００６８】アモルファス材料においては、さらに具体
的な例としては、テトラヒドラル系のシリコン、カルコ
ゲナイト系のセレンなどがベース材料として、また、シ
リコン酸化物、シリコン窒化物、シリコン酸化窒化物、
シリコン炭化物、…などが誘電率の異なる層やバンドギ
ャップを変化させる層の材料として利用できる。この
際、バンドギャップ内局在準位を低減したバンドギャッ
プ変化層を形成するには、禁制帯幅調整剤として作用す
るバンドギャップ変化原子の量は、通常0.01％以上含有
させ、好ましくは、１原子％以上６０原子％以下、より
好ましくは、５原子％以上３５原子％以下とするのが好
ましい。
的な例としては、テトラヒドラル系のシリコン、カルコ
ゲナイト系のセレンなどがベース材料として、また、シ
リコン酸化物、シリコン窒化物、シリコン酸化窒化物、
シリコン炭化物、…などが誘電率の異なる層やバンドギ
ャップを変化させる層の材料として利用できる。この
際、バンドギャップ内局在準位を低減したバンドギャッ
プ変化層を形成するには、禁制帯幅調整剤として作用す
るバンドギャップ変化原子の量は、通常0.01％以上含有
させ、好ましくは、１原子％以上６０原子％以下、より
好ましくは、５原子％以上３５原子％以下とするのが好
ましい。
【００６９】特に、シリコン原子をベース材料にして、
グロー放電法をその作成方法に利用する場合には、ガス
状原料物質としては、SiH4, SiF4, Si2H6,Si2F6,Si3H8,
SiH3F,Si2F2 などの鎖状シラン化合物、または、Si
5H10,Si6H12,Si4H8 などの環状シラン化合物が有用であ
り、また、誘電率の異なる層やバンドギャップを変化さ
せる層を作成するための原料ガスとしては、CH4,CH2F2,
C2H6,C2H4,C2H2,Si(CH3)4,SiH(CH3)3 などの炭素化合
物、N2,NH3,H2NNH2,HN3NH4N3,F3N,F4Nなどの窒素化合
物、O2,CO2,NO,NO2,N2O,O3,N2O3,N2O4,NO3などの酸素化
合物、GeH4,GeF4 などのゲルマニウム化合物、SnH4など
のスズ化合物などが有用である。
グロー放電法をその作成方法に利用する場合には、ガス
状原料物質としては、SiH4, SiF4, Si2H6,Si2F6,Si3H8,
SiH3F,Si2F2 などの鎖状シラン化合物、または、Si
5H10,Si6H12,Si4H8 などの環状シラン化合物が有用であ
り、また、誘電率の異なる層やバンドギャップを変化さ
せる層を作成するための原料ガスとしては、CH4,CH2F2,
C2H6,C2H4,C2H2,Si(CH3)4,SiH(CH3)3 などの炭素化合
物、N2,NH3,H2NNH2,HN3NH4N3,F3N,F4Nなどの窒素化合
物、O2,CO2,NO,NO2,N2O,O3,N2O3,N2O4,NO3などの酸素化
合物、GeH4,GeF4 などのゲルマニウム化合物、SnH4など
のスズ化合物などが有用である。
【００７０】成膜条件としては、a-Si系の成膜を行う際
によく知られた条件の範囲が使用可能である。例えば、
基板の温度は５０〜６００℃、好ましくは１５０〜４０
０℃、放電圧力としては0.01〜１０Torr、好ましくは
0.1〜１Torr、高周波パワーとしては0.01〜１０W/cm
2 、好ましくは0.1 〜１W/cm2 が良い。また放電周波数
としては、ＤＣ，ＡＣ、特によく使われる13.56 MHz
や、2.45 GHzがよく使われるマイクロ波等が使用でき
る。
によく知られた条件の範囲が使用可能である。例えば、
基板の温度は５０〜６００℃、好ましくは１５０〜４０
０℃、放電圧力としては0.01〜１０Torr、好ましくは
0.1〜１Torr、高周波パワーとしては0.01〜１０W/cm
2 、好ましくは0.1 〜１W/cm2 が良い。また放電周波数
としては、ＤＣ，ＡＣ、特によく使われる13.56 MHz
や、2.45 GHzがよく使われるマイクロ波等が使用でき
る。
【００７１】さらにまた、アバランシェ領域（増倍層）
や後述するブロッキング層（電荷注入阻止層）ドーピン
グ材料として使用される原子は、シリコンに対しては、
第III 族および第Ｖ族の原子が有用である。具体的に
は、第III 族原子としては、ほう素（Ｂ）、アルミニウ
ム(Al)、Ga（ガリウム）、In（インジウム）、Tl（タリ
ウム）などをあげることができるが、特に好ましいもの
は、Ｂ、Gaである。また第Ｖ族としては、Ｐ（燐）、As
（砒素）、Sb（アンチモン）、Bi（ビスマス）などをあ
げることができるが、特に好ましいものは、Ｐ、As、Sb
である。こうした原子の含有量は、好ましくは５％以
下、より好ましくは１％以下である。
や後述するブロッキング層（電荷注入阻止層）ドーピン
グ材料として使用される原子は、シリコンに対しては、
第III 族および第Ｖ族の原子が有用である。具体的に
は、第III 族原子としては、ほう素（Ｂ）、アルミニウ
ム(Al)、Ga（ガリウム）、In（インジウム）、Tl（タリ
ウム）などをあげることができるが、特に好ましいもの
は、Ｂ、Gaである。また第Ｖ族としては、Ｐ（燐）、As
（砒素）、Sb（アンチモン）、Bi（ビスマス）などをあ
げることができるが、特に好ましいものは、Ｐ、As、Sb
である。こうした原子の含有量は、好ましくは５％以
下、より好ましくは１％以下である。
【００７２】以上説明したように、バイアス電圧を印加
した際に図６に示されるようなエネルギ帯を有する増倍
層によって、キャリアのイオン化を起こさないような電
界が生じる低い誘電率の第１の層２１，２３，２５とキ
ャリアのイオン化を助長するような電界が生じる高い誘
電率の第２の層２２，２４とを交互に積層することによ
って、イオン化を起こす場所を特定することができる。
したがって、イオン化の確率を限りなく１に近づける低
雑音のＡＰＤが実現できる。
した際に図６に示されるようなエネルギ帯を有する増倍
層によって、キャリアのイオン化を起こさないような電
界が生じる低い誘電率の第１の層２１，２３，２５とキ
ャリアのイオン化を助長するような電界が生じる高い誘
電率の第２の層２２，２４とを交互に積層することによ
って、イオン化を起こす場所を特定することができる。
したがって、イオン化の確率を限りなく１に近づける低
雑音のＡＰＤが実現できる。
【００７３】また、図７に示すようなバイアス印加時の
エネルギ帯を有する増倍層も本発明の光電変換装置の増
倍層として含めるものである。即ち、低い誘電率を有す
る第１の層４１，４３，４５と高い誘電率を有する第２
の層とが交互に堆積されており、該第１の層のバンドギ
ャップと該第２の層のバンドギャップとが異なる大きさ
を有する増倍層も本発明に好適に使用し得る。
エネルギ帯を有する増倍層も本発明の光電変換装置の増
倍層として含めるものである。即ち、低い誘電率を有す
る第１の層４１，４３，４５と高い誘電率を有する第２
の層とが交互に堆積されており、該第１の層のバンドギ
ャップと該第２の層のバンドギャップとが異なる大きさ
を有する増倍層も本発明に好適に使用し得る。
【００７４】ここで誘電率の小さい第１の層の層厚ｌ1
は、好ましくは２０Å以上２０００Å以下、より好まし
くは５０Å以上２００Å以下とすることが望ましい。
は、好ましくは２０Å以上２０００Å以下、より好まし
くは５０Å以上２００Å以下とすることが望ましい。
【００７５】また、誘電率の大きな第２の層の層厚ｌ2
は、好ましくは３０Å以上３０００Å以下、より好まし
くは７５Å以上３００Å以下とすることが望ましい。第
１の層と第２の層との厚さの比は好ましくは１．５倍以
上、より好ましくは２倍以上であることが望ましい。
は、好ましくは３０Å以上３０００Å以下、より好まし
くは７５Å以上３００Å以下とすることが望ましい。第
１の層と第２の層との厚さの比は好ましくは１．５倍以
上、より好ましくは２倍以上であることが望ましい。
【００７６】続いて、最小禁制帯幅Ｅｇ２と最大禁制帯
幅Ｅｇ３なる禁制帯幅が連続的に変化したステップバッ
ク構造の増倍層につき説明する。
幅Ｅｇ３なる禁制帯幅が連続的に変化したステップバッ
ク構造の増倍層につき説明する。
【００７７】前記増倍層は前述したとおりの禁制帯幅が
連続的に変化したステップバック構造を少なくとも１つ
有するものである。ここで前記ステップバック構造の数
は所望される増倍率に応じて決定すればよい。
連続的に変化したステップバック構造を少なくとも１つ
有するものである。ここで前記ステップバック構造の数
は所望される増倍率に応じて決定すればよい。
【００７８】禁制帯幅を連続的に変化させたステップバ
ック構造の層（ステップバック層）を形成するためには
該ステップバック層を形成する主たる原子の組成を変化
させればよい。
ック構造の層（ステップバック層）を形成するためには
該ステップバック層を形成する主たる原子の組成を変化
させればよい。
【００７９】例えば、III −Ｖ族化合物半導体中の周期
律表第III族及び第Ｖ族原子の含有量を変化させること
により禁制帯幅を変化させることができる。
律表第III族及び第Ｖ族原子の含有量を変化させること
により禁制帯幅を変化させることができる。
【００８０】また、他の例として、アモルファスシリコ
ン合金系材料の場合、例えばゲルマニウム原子や炭素原
子等の禁制帯幅調整剤として働く原子を含有させ、所望
により、その含有量を変化させてもよい。
ン合金系材料の場合、例えばゲルマニウム原子や炭素原
子等の禁制帯幅調整剤として働く原子を含有させ、所望
により、その含有量を変化させてもよい。
【００８１】最大禁制帯幅Ｅｇ３と最小禁制帯幅Ｅｇ２
との差はイオン化が起こるに充分大きく、エネルギバン
ド図で示すステップバックが急峻に変化した構造である
ことがイオン化の起こる場所を特定するためには望まし
い。しかしステップバックがある程度なだらかになって
も本願の増倍層として使用することができる。前記ステ
ップバックがなだらかである場合、そのなだらかに変化
する層領域の幅（層厚）は該層領域の材料における電子
の平均自由行程以内であることが望ましい。具体的には
１００Å以下、より好ましくは５０Å以下であることが
望ましい。
との差はイオン化が起こるに充分大きく、エネルギバン
ド図で示すステップバックが急峻に変化した構造である
ことがイオン化の起こる場所を特定するためには望まし
い。しかしステップバックがある程度なだらかになって
も本願の増倍層として使用することができる。前記ステ
ップバックがなだらかである場合、そのなだらかに変化
する層領域の幅（層厚）は該層領域の材料における電子
の平均自由行程以内であることが望ましい。具体的には
１００Å以下、より好ましくは５０Å以下であることが
望ましい。
【００８２】前記ステップバック層の層厚はキャリアが
再結合せずに走行できる範囲内の厚さであればよく、好
ましくは５０Å以上１μｍ以下、より好ましくは２００
Å以上１０００Å以下とするのが望ましい。
再結合せずに走行できる範囲内の厚さであればよく、好
ましくは５０Å以上１μｍ以下、より好ましくは２００
Å以上１０００Å以下とするのが望ましい。
【００８３】本発明においては、増倍層を形成する材料
の選択の自由度を高くするために、ステップバック構造
を有するステップバック層（傾斜バンドギャップ層）間
に挟持され伝導性を制御する不純物を高濃度に含有する
高濃度不純物層を設け、フェルミ準位をシフトさせても
よい。
の選択の自由度を高くするために、ステップバック構造
を有するステップバック層（傾斜バンドギャップ層）間
に挟持され伝導性を制御する不純物を高濃度に含有する
高濃度不純物層を設け、フェルミ準位をシフトさせても
よい。
【００８４】前記高濃度不純物層は単層構成であっても
多層構成であってもよく、あるいは不純物を層厚方向に
不均一に含んでいてもよい。
多層構成であってもよく、あるいは不純物を層厚方向に
不均一に含んでいてもよい。
【００８５】前記不純物を該層中に不均一に含ませる場
合には、傾斜バンドギャップ層内の不純物濃度を、高濃
度不純物層側から中央に向かって連続的に変化させるこ
とにより、傾斜バンドギャップ層間の接合で得られるス
テップバック部において、バンドのエネルギ段差が、キ
ャリアのイオン化エネルギに対してたとえ不足する場合
であっても、前記不足する分のエネルギを補い、ステッ
プバック部におけるキャリアのイオン化を確実にし、イ
オン化の起こる場所のゆらぎを抑制して、低雑音化を図
ることが可能となる。
合には、傾斜バンドギャップ層内の不純物濃度を、高濃
度不純物層側から中央に向かって連続的に変化させるこ
とにより、傾斜バンドギャップ層間の接合で得られるス
テップバック部において、バンドのエネルギ段差が、キ
ャリアのイオン化エネルギに対してたとえ不足する場合
であっても、前記不足する分のエネルギを補い、ステッ
プバック部におけるキャリアのイオン化を確実にし、イ
オン化の起こる場所のゆらぎを抑制して、低雑音化を図
ることが可能となる。
【００８６】なお、傾斜バンドギャップ層においてキャ
リアのドリフトに必要なバイアス以上にバイアスを印加
すると、ステップバック部において確実にイオン化が行
われるためバイアス変動、温度変化に対する増倍率の変
動がない。このため、光電変換装置の駆動法として光信
号キャリアを光電変換装置の一端側に蓄積して読み取る
キャリアの蓄積動作が可能である。また増倍率の温度補
償の必要がない。
リアのドリフトに必要なバイアス以上にバイアスを印加
すると、ステップバック部において確実にイオン化が行
われるためバイアス変動、温度変化に対する増倍率の変
動がない。このため、光電変換装置の駆動法として光信
号キャリアを光電変換装置の一端側に蓄積して読み取る
キャリアの蓄積動作が可能である。また増倍率の温度補
償の必要がない。
【００８７】また、電子親和力差によって生じるバンド
段差のエネルギだけではキャリアのイオン化に必要なエ
ネルギが得られない材料を用いて低雑音の光電変換装置
の作成が可能となるため、材料の選択の自由度が広が
る。
段差のエネルギだけではキャリアのイオン化に必要なエ
ネルギが得られない材料を用いて低雑音の光電変換装置
の作成が可能となるため、材料の選択の自由度が広が
る。
【００８８】本発明に用いられる材料は、組成が自由に
変えられ、傾斜バンドギャップ層を形成することができ
る材料が望ましい。また、高濃度不純物層の材料は傾斜
バンドギャップ層間の接合で得られるバンドのエネルギ
段差のキャリアのイオン化エネルギに対する不足分のエ
ネルギを不純物添加によって変化するバンドプロファイ
ルの効果を利用し行うため、不純物添加が可能な材料で
なければならない。このような条件を満たす材料として
は、非晶質や多結晶質等の非単結晶性の半導体材料が好
ましく、例えば水素化アモルファスシリコン(a-Si:H)系
合金、及びIII −Ｖ族やII−VI族の化合物半導体材料が
あげられる。それぞれ、アモルファスシリコン系合金で
は、a-SiGe:H, a-SiC:H,a-SiN:H, a-SiSn:H, a-SiO:H,
及びa-GeC:H などがあり、III −Ｖ族では、Al・Ga・As・
Sb,In・As・ Sb,InGaAsSb やIn・Ga・Al・As やIn・AsP・ Sb,
InGaAsSbやAlGaP などがあり、II−VI族では、ZnSSe,Zn
CdS,HgCdTeなどが利用される。また、前記アモルファス
シリコン系合金材料中には水素に加えて、更にＦ，Ｃ
ｌ，Ｂｒ，Ｉ等のハロゲン原子を含有させてもよい。高
濃度不純物層ないし傾斜バンドギャップ層内の不純物と
しては、以下に示すようなものがある。アモルファスシ
リコン系合金に対してはＰ型制御に対して周期律表の第
III 族原子、Ｎ型制御に対しては周期律表の第Ｖ族原子
が使用される。 具体的には、第III 族原子としては、
Ｂ(硼素)、Al（アルミニウム）、Ga（ガリウム）、In
（インジウム）、Tl（タリウム）等が挙げることができ
るが、特に好ましいものは、Ｂ、Gaである。また第Ｖ族
原子としては、Ｐ（燐）、As（砒素）、Sb（アンチモ
ン）、Bi（ビスマス）などを挙げることができるが、特
に好ましいものはＰ、Sbである。
変えられ、傾斜バンドギャップ層を形成することができ
る材料が望ましい。また、高濃度不純物層の材料は傾斜
バンドギャップ層間の接合で得られるバンドのエネルギ
段差のキャリアのイオン化エネルギに対する不足分のエ
ネルギを不純物添加によって変化するバンドプロファイ
ルの効果を利用し行うため、不純物添加が可能な材料で
なければならない。このような条件を満たす材料として
は、非晶質や多結晶質等の非単結晶性の半導体材料が好
ましく、例えば水素化アモルファスシリコン(a-Si:H)系
合金、及びIII −Ｖ族やII−VI族の化合物半導体材料が
あげられる。それぞれ、アモルファスシリコン系合金で
は、a-SiGe:H, a-SiC:H,a-SiN:H, a-SiSn:H, a-SiO:H,
及びa-GeC:H などがあり、III −Ｖ族では、Al・Ga・As・
Sb,In・As・ Sb,InGaAsSb やIn・Ga・Al・As やIn・AsP・ Sb,
InGaAsSbやAlGaP などがあり、II−VI族では、ZnSSe,Zn
CdS,HgCdTeなどが利用される。また、前記アモルファス
シリコン系合金材料中には水素に加えて、更にＦ，Ｃ
ｌ，Ｂｒ，Ｉ等のハロゲン原子を含有させてもよい。高
濃度不純物層ないし傾斜バンドギャップ層内の不純物と
しては、以下に示すようなものがある。アモルファスシ
リコン系合金に対してはＰ型制御に対して周期律表の第
III 族原子、Ｎ型制御に対しては周期律表の第Ｖ族原子
が使用される。 具体的には、第III 族原子としては、
Ｂ(硼素)、Al（アルミニウム）、Ga（ガリウム）、In
（インジウム）、Tl（タリウム）等が挙げることができ
るが、特に好ましいものは、Ｂ、Gaである。また第Ｖ族
原子としては、Ｐ（燐）、As（砒素）、Sb（アンチモ
ン）、Bi（ビスマス）などを挙げることができるが、特
に好ましいものはＰ、Sbである。
【００８９】高濃度不純物層としては、アモルファスシ
リコン系合金のように電子のイオン化を図る場合にはワ
イドバンドギャップ側をｐ型、ナロウバンドギャップ側
をｎ型とし、正孔のイオン化を図る場合にはワイドバン
ドギャップ側をｎ型、ナロウバンドギャップ側をｐ型と
する。
リコン系合金のように電子のイオン化を図る場合にはワ
イドバンドギャップ側をｐ型、ナロウバンドギャップ側
をｎ型とし、正孔のイオン化を図る場合にはワイドバン
ドギャップ側をｎ型、ナロウバンドギャップ側をｐ型と
する。
【００９０】高濃度不純物層の組成は、傾斜バンドギャ
ップ層のワイドギャップ側にある場合には、傾斜バンド
ギャップ層ワイドバンドギャップ端のバンドギャップよ
りバンドギャップが小さくならない様に決めてやる必要
があり、傾斜バンドギャップ層のナロウギャップ側にあ
る場合には傾斜バンドギャップ層ナロウバンドギャップ
端よりバンドギャップが大きくならない様に決めてやら
なければならない。
ップ層のワイドギャップ側にある場合には、傾斜バンド
ギャップ層ワイドバンドギャップ端のバンドギャップよ
りバンドギャップが小さくならない様に決めてやる必要
があり、傾斜バンドギャップ層のナロウギャップ側にあ
る場合には傾斜バンドギャップ層ナロウバンドギャップ
端よりバンドギャップが大きくならない様に決めてやら
なければならない。
【００９１】高濃度不純物層の組成の分布については、
ワイドバンドギャップ側ではステップバック部分から傾
斜バンドギャップ層のワイドギャップ端に向かってバン
ドギャップが小さくなる場合、エネルギバンドの傾斜が
ゆるやかになり、大きくなる場合には、ステップバック
部分で、伝導帯側では電子親和力差を、価電子帯側では
電子親和力差とバンドギャップ差の和を最大の値で、利
用できない。またナロウバンドギャップ側では、ステッ
プバック部から傾斜バンドギャップ層のナロウバンドギ
ャップ端に向かってバンドギャップが大きくなる場合、
エネルギバンドの傾斜がゆるやかになり、小さくなる場
合にはステップバック部分で、伝導帯側では電子親和力
差を、価電子帯側では電子親和力差とバンドギャップ差
の和を最大の値で利用できない。このため、高濃度不純
物層は、バンドギャップが均一になるよう組成を、均一
にするのが好適である。
ワイドバンドギャップ側ではステップバック部分から傾
斜バンドギャップ層のワイドギャップ端に向かってバン
ドギャップが小さくなる場合、エネルギバンドの傾斜が
ゆるやかになり、大きくなる場合には、ステップバック
部分で、伝導帯側では電子親和力差を、価電子帯側では
電子親和力差とバンドギャップ差の和を最大の値で、利
用できない。またナロウバンドギャップ側では、ステッ
プバック部から傾斜バンドギャップ層のナロウバンドギ
ャップ端に向かってバンドギャップが大きくなる場合、
エネルギバンドの傾斜がゆるやかになり、小さくなる場
合にはステップバック部分で、伝導帯側では電子親和力
差を、価電子帯側では電子親和力差とバンドギャップ差
の和を最大の値で利用できない。このため、高濃度不純
物層は、バンドギャップが均一になるよう組成を、均一
にするのが好適である。
【００９２】高濃度不純物層における不純物濃度の分布
については、均一な濃度分布を持つ場合に比べ、不均一
な分布をする場合は、同等の効果を得るために必要な最
大不純物濃度が、大きくなり不純物の添加限界を考慮す
ると材料の選択の自由度を狭めることがあるため、実質
的に均一な分布が望ましい。
については、均一な濃度分布を持つ場合に比べ、不均一
な分布をする場合は、同等の効果を得るために必要な最
大不純物濃度が、大きくなり不純物の添加限界を考慮す
ると材料の選択の自由度を狭めることがあるため、実質
的に均一な分布が望ましい。
【００９３】高濃度不純物層の層厚は、傾斜バンドギャ
ップ層の両端に高濃度不純物含有層を有する場合は、双
方の高濃度不純物含有層の層厚の和ｄ1 ＋ｄ2 が、また
一端にのみ高濃度不純物層を有する場合はその層厚ｄ
が、キャリアの平均自由行程以下であるように決める。
ップ層の両端に高濃度不純物含有層を有する場合は、双
方の高濃度不純物含有層の層厚の和ｄ1 ＋ｄ2 が、また
一端にのみ高濃度不純物層を有する場合はその層厚ｄ
が、キャリアの平均自由行程以下であるように決める。
【００９４】高濃度不純物層の不純物濃度は、後述する
ように高濃度不純物層が完全空乏化した時にかかる電圧
が、ステップバック部でキャリアのイオン化エネルギに
対して不足する分のエネルギより大きくなるように決定
される。すなわち、高濃度不純物層が傾斜バンドギャッ
プ層間に多層設ける場合と単層設ける場合とで、以下の
ように決められる。 高濃度不純物層が傾斜バンドギ
ャップ層間に二層設けてある場合は、
ように高濃度不純物層が完全空乏化した時にかかる電圧
が、ステップバック部でキャリアのイオン化エネルギに
対して不足する分のエネルギより大きくなるように決定
される。すなわち、高濃度不純物層が傾斜バンドギャッ
プ層間に多層設ける場合と単層設ける場合とで、以下の
ように決められる。 高濃度不純物層が傾斜バンドギ
ャップ層間に二層設けてある場合は、
【００９５】
【数１】 を満たすようなＮ1,Ｎ2 の組みあわせになる。
【００９６】上式において、添字１，２はそれぞれワイ
ドバンドギャップ、ナロウバンドギャップに対応しする
ものであり、また、ε1,ε2 は高濃度不純物層の誘電
率、Ｎ1,Ｎ2 は高濃度不純物層の不純物濃度、χ1,χ2
は高濃度不純物層の電子親和力、Eionはキャリアのイオ
ン化エネルギ、ｄ1,ｄ2 は上記で決められた高濃度不純
物層の膜厚である。ただし上式は電子電流の場合であ
り、正孔電流の場合は、
ドバンドギャップ、ナロウバンドギャップに対応しする
ものであり、また、ε1,ε2 は高濃度不純物層の誘電
率、Ｎ1,Ｎ2 は高濃度不純物層の不純物濃度、χ1,χ2
は高濃度不純物層の電子親和力、Eionはキャリアのイオ
ン化エネルギ、ｄ1,ｄ2 は上記で決められた高濃度不純
物層の膜厚である。ただし上式は電子電流の場合であ
り、正孔電流の場合は、
【００９７】
【数２】 である。なお、Ｅｇ１，Ｅｇ２は高濃度不純物層のバン
ドギャップである。高濃度不純物層が傾斜バンドギャ
ップ層間に単層設けてある場合は、
ドギャップである。高濃度不純物層が傾斜バンドギャ
ップ層間に単層設けてある場合は、
【００９８】
【数３】 で決められている。上式において、εは高濃度不純物層
の誘電率、Ｎは高濃度不純物層の不純物濃度、ｄは上記
で決められた高濃度不純物層の膜厚である。ただし上式
は電子電流の場合であり正孔電流の場合は、
の誘電率、Ｎは高濃度不純物層の不純物濃度、ｄは上記
で決められた高濃度不純物層の膜厚である。ただし上式
は電子電流の場合であり正孔電流の場合は、
【００９９】
【数４】 である。
【０１００】また、ここでは高濃度不純物層内の不純物
濃度分布は均一とする。
濃度分布は均一とする。
【０１０１】傾斜バンドギャップ層内での不純物濃度の
プロファイルについては、傾斜バンドギャップ層の両端
に異型の高濃度不純物層を持つ場合には両端から中央に
向かって不純物濃度を連続的に減少させ、一端のみに高
濃度不純物層を有する場合には一端から中央に向かって
不純物濃度を連続的に減少させる。不純物濃度の変化の
関数は特に限定はないが、高濃度側でゆるやかに、低濃
度側で急峻に変化する方が望ましい。
プロファイルについては、傾斜バンドギャップ層の両端
に異型の高濃度不純物層を持つ場合には両端から中央に
向かって不純物濃度を連続的に減少させ、一端のみに高
濃度不純物層を有する場合には一端から中央に向かって
不純物濃度を連続的に減少させる。不純物濃度の変化の
関数は特に限定はないが、高濃度側でゆるやかに、低濃
度側で急峻に変化する方が望ましい。
【０１０２】ここでアモルファスシリコン系合金を例と
って具体的な材料、数値についてふれておく。
って具体的な材料、数値についてふれておく。
【０１０３】材料としては、たとえばSi, Ge, Ｃの合金
で組成を変える事により、バンドギャップは1.1eV か
ら、2.5eV 程度まで変化させる事が可能であるが、実用
上問題のない領域として、1.2eVから、2.2eV の範囲で
傾斜バンドギャップ層ができるものと考える。これらの
材料はバンドギャップが結晶シリコンの1.1eV 以上あ
り、暗電流低減が図れるバンドギャップが最小の1.2eV
、最大の 2.2eVが得られる組成比としてはそれぞれ、
で組成を変える事により、バンドギャップは1.1eV か
ら、2.5eV 程度まで変化させる事が可能であるが、実用
上問題のない領域として、1.2eVから、2.2eV の範囲で
傾斜バンドギャップ層ができるものと考える。これらの
材料はバンドギャップが結晶シリコンの1.1eV 以上あ
り、暗電流低減が図れるバンドギャップが最小の1.2eV
、最大の 2.2eVが得られる組成比としてはそれぞれ、
【０１０４】
【数５】 であり、作製ガスの流量比としてもほぼ同じ値となる。
【０１０５】1.2eV のバンドギャップをもつa-SiGe:H
と、2.2eV のバンドギャップをもつa-SiC:H を不純物を
非添加の状態で比べると、伝導帯側のバンドの段差ΔＥ
ｃ(|χ1-χ2|) が0.9eV 、価電子帯側のバンドのエネル
ギ段差ΔＥｖが0.1eV であり、イオン化係数の大きい電
子が輸送される伝導帯側のバンド段差は、イオン化エネ
ルギである1.2eV に約0.3V不足しているため、このまま
では傾斜バンドギャップ層のくり返し構造を作っても、
ステップバック部で確実にイオン化を起こすには不充分
であり、高電界をかけるとイオン化の場所のゆらぎが生
じることも充分予想される。
と、2.2eV のバンドギャップをもつa-SiC:H を不純物を
非添加の状態で比べると、伝導帯側のバンドの段差ΔＥ
ｃ(|χ1-χ2|) が0.9eV 、価電子帯側のバンドのエネル
ギ段差ΔＥｖが0.1eV であり、イオン化係数の大きい電
子が輸送される伝導帯側のバンド段差は、イオン化エネ
ルギである1.2eV に約0.3V不足しているため、このまま
では傾斜バンドギャップ層のくり返し構造を作っても、
ステップバック部で確実にイオン化を起こすには不充分
であり、高電界をかけるとイオン化の場所のゆらぎが生
じることも充分予想される。
【０１０６】このため、ステップバック部でのイオン化
を確実にするため、傾斜バンドギャップ層の一端に高濃
度不純物含有層を配することが望ましい。また該不純物
含有層中の不純物量は傾斜バンドギャップ層中央に向か
って不純物濃度が減少する分布であることが望ましい。
たとえば高濃度不純物層が傾斜バンドギャップのワイド
ギャップ材料であるa-SiC:H 側ならば、Ｐ型不純物のＢ
をエネルギ帯を高エネルギ側へシフトさせるために添加
する。
を確実にするため、傾斜バンドギャップ層の一端に高濃
度不純物含有層を配することが望ましい。また該不純物
含有層中の不純物量は傾斜バンドギャップ層中央に向か
って不純物濃度が減少する分布であることが望ましい。
たとえば高濃度不純物層が傾斜バンドギャップのワイド
ギャップ材料であるa-SiC:H 側ならば、Ｐ型不純物のＢ
をエネルギ帯を高エネルギ側へシフトさせるために添加
する。
【０１０７】アモルファスシリコン系合金では、不純物
層内で電子の平均自由行程λは、典型的には５０Å以上
１００Å以下であるため、高濃度不純物層の膜厚は例え
ばλ以下の値である５０Åとする。
層内で電子の平均自由行程λは、典型的には５０Å以上
１００Å以下であるため、高濃度不純物層の膜厚は例え
ばλ以下の値である５０Åとする。
【０１０８】イオン化に必要なエネルギの不足分 Eion
− (χ2-χ1)は、この例では0.3eV であるから、0.3 Ｖ
の電圧がかかる際に広がる空乏層巾が、平均自由行程以
下であればよい。実際には、高濃度不純物層が完全空乏
化したときにかかる電圧が、0.3Ｖ以上であればよい。
比誘電率は約６であるが、
− (χ2-χ1)は、この例では0.3eV であるから、0.3 Ｖ
の電圧がかかる際に広がる空乏層巾が、平均自由行程以
下であればよい。実際には、高濃度不純物層が完全空乏
化したときにかかる電圧が、0.3Ｖ以上であればよい。
比誘電率は約６であるが、
【０１０９】
【数６】 であればよい。8.0 ×1018の不純物濃度を実現するに
は、原料ガスのSiH4とCH4 に対してB2H6を0.3 〜0.4 ％
添加してやれば良い。一方、a-SiGe:H側に高濃度不純物
層を配する場合には、Ｎ型不純物Ｐを添加する。
は、原料ガスのSiH4とCH4 に対してB2H6を0.3 〜0.4 ％
添加してやれば良い。一方、a-SiGe:H側に高濃度不純物
層を配する場合には、Ｎ型不純物Ｐを添加する。
【０１１０】高濃度不純物層の層厚は５０Åとする。比
誘電率は約１６である。
誘電率は約１６である。
【０１１１】不純物濃度は、 N ＞2.1 ×1019(cm-3) であればよい。2.1 ×１０19の不純物濃度を実現するに
は、SiH4とGeH4に対し、0.8 〜1.0 ％のPH3 を添加して
やれば良い。
は、SiH4とGeH4に対し、0.8 〜1.0 ％のPH3 を添加して
やれば良い。
【０１１２】次に、a-SiC:H 側に、Ｐ型高濃度不純物
層、a-SiGe:H側にｎ型高濃度不純物層がある場合を考え
る。高濃度不純物層の膜厚はそれぞれ２５Åとする。同
じ濃度の不純物を添加するとすると、
層、a-SiGe:H側にｎ型高濃度不純物層がある場合を考え
る。高濃度不純物層の膜厚はそれぞれ２５Åとする。同
じ濃度の不純物を添加するとすると、
【０１１３】
【数７】
【０１１４】
【数８】 すなわち、VD=VD1+VD2＝ 2.6×10-20 ×N ＞0.3Vとなり
不純物濃度は1.2 ×1019以上あればよい。この不純物濃
度を実現するには、成膜時に導入するガス中に0.5 〜0.
6 ％以上のB2H6とPH3 をそれぞれSiH4とCH4,SiH4とGeH4
に添加してやれば良い。
不純物濃度は1.2 ×1019以上あればよい。この不純物濃
度を実現するには、成膜時に導入するガス中に0.5 〜0.
6 ％以上のB2H6とPH3 をそれぞれSiH4とCH4,SiH4とGeH4
に添加してやれば良い。
【０１１５】以上本発明に好適に使用し得る高濃度不純
物層としてアモルファスシリコン系合金を例として説明
したが、本発明に使用し得る高濃度不純物層は前述の例
のみに限定されるものではない。
物層としてアモルファスシリコン系合金を例として説明
したが、本発明に使用し得る高濃度不純物層は前述の例
のみに限定されるものではない。
【０１１６】以下、バンドギャップ傾斜層間に高濃度不
純物層を設けた場合の作用及び効果について図面を用い
てより具体的に説明する。
純物層を設けた場合の作用及び効果について図面を用い
てより具体的に説明する。
【０１１７】図８及び図９は電子の増倍を前提として導
電帯側のエネルギバンドの変化をみるためにヘテロ接合
に、ワイドバンドギャップ側に負のバイアスを印加し、
全層を空乏化させた時の様子を示す説明図である。
電帯側のエネルギバンドの変化をみるためにヘテロ接合
に、ワイドバンドギャップ側に負のバイアスを印加し、
全層を空乏化させた時の様子を示す説明図である。
【０１１８】エネルギ帯はヘテロ接合部でフェルミ準位
が合致するようにして接合されるため、導電型によりエ
ネルギ帯の変化は異なる。
が合致するようにして接合されるため、導電型によりエ
ネルギ帯の変化は異なる。
【０１１９】キャリア（電子）が接合部近傍で得るエネ
ルギは、接合部におけるエネルギバンド（伝導帯：ΔＥ
ｃ）に加えて、接合部近傍の電界（図中、電界の強度は
エネルギバンドの曲がり量の大きさで表わされる）でキ
ャリアが加速されて得られるエネルギ、すなわち接合部
からキャリアの平均自由行程の距離内におけるエネルギ
バンドの曲がり量の和となる。
ルギは、接合部におけるエネルギバンド（伝導帯：ΔＥ
ｃ）に加えて、接合部近傍の電界（図中、電界の強度は
エネルギバンドの曲がり量の大きさで表わされる）でキ
ャリアが加速されて得られるエネルギ、すなわち接合部
からキャリアの平均自由行程の距離内におけるエネルギ
バンドの曲がり量の和となる。
【０１２０】図８及び図９の破線円部で示すように、接
合部近傍に不純物添加がなされると、不純物濃度に応じ
てエネルギバンドの曲がりが強められ、接合部近傍でキ
ャリアの得るエネルギが大きくなり、イオン化の確率が
高まる。
合部近傍に不純物添加がなされると、不純物濃度に応じ
てエネルギバンドの曲がりが強められ、接合部近傍でキ
ャリアの得るエネルギが大きくなり、イオン化の確率が
高まる。
【０１２１】同型半導体の接合の場合には、図８のよう
に、ワイドギャップ側に強い電界が発生するが、接合か
ら離れる程電界が強まってしまうため、接合部以外での
イオン化の確率が高まってしまう。
に、ワイドギャップ側に強い電界が発生するが、接合か
ら離れる程電界が強まってしまうため、接合部以外での
イオン化の確率が高まってしまう。
【０１２２】一方、異型半導体の接合では、図９のよう
に接合部での電界が最も強まり、接合部でのイオン化を
促進し、イオン化の場所のゆらぎを抑えることができ
る。即ち、バンドギャップ傾斜層の接合でできるヘテロ
接合部ではワイドギャップ／ナロウギャップでｐ／ｎ接
合、或いはｐ／ｉ接合またはｉ／ｎ接合にすることで、
ステップバック部において、キャリアのイオン化に対す
る不足分のエネルギを補うことができ、キャリアのイオ
ン化を確実にできる。ホールの増倍の場合はその逆でｎ
／ｐ接合或いはｉ／ｐ接合、ｎ／ｉ接合が好適である。
に接合部での電界が最も強まり、接合部でのイオン化を
促進し、イオン化の場所のゆらぎを抑えることができ
る。即ち、バンドギャップ傾斜層の接合でできるヘテロ
接合部ではワイドギャップ／ナロウギャップでｐ／ｎ接
合、或いはｐ／ｉ接合またはｉ／ｎ接合にすることで、
ステップバック部において、キャリアのイオン化に対す
る不足分のエネルギを補うことができ、キャリアのイオ
ン化を確実にできる。ホールの増倍の場合はその逆でｎ
／ｐ接合或いはｉ／ｐ接合、ｎ／ｉ接合が好適である。
【０１２３】図１０Ａ，図１０Ｂは傾斜バンドギャップ
層内での不純物濃度の分布が異なる場合のヘテロ接合部
における電界強度の変化を示す説明図である。それぞれ
図１０Ａは電荷の段階的な変化、図１０Ｂは電荷の連続
的な（一次関数的）変化の場合の電界強度を示すが、接
合部で同じ電界を発生させる時には、ポアソン方程式か
ら明らかなように、不純物濃度が接合部からゆるやかに
変化する方が接合部近傍での電界強度がより高くなる。
即ち図１１に図示する傾斜バンドギャップ層６３の高濃
度不純物層側６４ａ及び６４ｂで不純物濃度をゆるゆか
に変えることで、接合部においてイオン化の発生確率を
高め接合部から離れた点での電界強度が小さいためイオ
ン化の確率を下げ、イオン化の場所のゆらぎを抑えるこ
とができる。
層内での不純物濃度の分布が異なる場合のヘテロ接合部
における電界強度の変化を示す説明図である。それぞれ
図１０Ａは電荷の段階的な変化、図１０Ｂは電荷の連続
的な（一次関数的）変化の場合の電界強度を示すが、接
合部で同じ電界を発生させる時には、ポアソン方程式か
ら明らかなように、不純物濃度が接合部からゆるやかに
変化する方が接合部近傍での電界強度がより高くなる。
即ち図１１に図示する傾斜バンドギャップ層６３の高濃
度不純物層側６４ａ及び６４ｂで不純物濃度をゆるゆか
に変えることで、接合部においてイオン化の発生確率を
高め接合部から離れた点での電界強度が小さいためイオ
ン化の確率を下げ、イオン化の場所のゆらぎを抑えるこ
とができる。
【０１２４】図１２，図１３，図１４にヘテロ接合部に
バンドギャップの傾斜を考慮した概念図を示す。図１２
の実線は図１３に示す均一な不純物濃度をもつワイドギ
ャップ層が空乏化した状態、破線は図１４に示す均一な
不純物濃度をもつ傾斜バンドギャップ層のワイドギャッ
プ側が空乏化した状態である。
バンドギャップの傾斜を考慮した概念図を示す。図１２
の実線は図１３に示す均一な不純物濃度をもつワイドギ
ャップ層が空乏化した状態、破線は図１４に示す均一な
不純物濃度をもつ傾斜バンドギャップ層のワイドギャッ
プ側が空乏化した状態である。
【０１２５】図中に破線で示すように傾斜バンドの方が
バンドギャップの減少のためにバンドの曲がりがゆるや
かになり、イオン化においてはエネルギの低下とゆらぎ
の増加をもたらす場合がある。このため図１５に示すよ
うに、傾斜バンドギャップ層５１，５３，５５端部に、
高濃度不純物層５２，５４，５６としてバンドギャップ
Ｅｇｄの実質的に均一な層５２，５４，５６を配する事
でイオン化の場所のゆらぎを抑える事ができる。
バンドギャップの減少のためにバンドの曲がりがゆるや
かになり、イオン化においてはエネルギの低下とゆらぎ
の増加をもたらす場合がある。このため図１５に示すよ
うに、傾斜バンドギャップ層５１，５３，５５端部に、
高濃度不純物層５２，５４，５６としてバンドギャップ
Ｅｇｄの実質的に均一な層５２，５４，５６を配する事
でイオン化の場所のゆらぎを抑える事ができる。
【０１２６】尚、図１５に示す増倍層に逆バイアスを印
加した際のエネルギ帯は図１６に示すとおりであり、バ
ンドギャップの実質的に均一な層５２′，５４′，５
６′の電界強度はバンドギャップの不均一な層５１′，
５３′，５５′の電界強度より大きい。
加した際のエネルギ帯は図１６に示すとおりであり、バ
ンドギャップの実質的に均一な層５２′，５４′，５
６′の電界強度はバンドギャップの不均一な層５１′，
５３′，５５′の電界強度より大きい。
【０１２７】以上説明したように、本発明によりキャリ
アのイオン化の確率をステップバック部で１に近づけ、
イオン化の起こる場所のゆらぎを抑えることができ、低
雑音化が実現できる。その結果として、例えば材料、製
法の自由度のある、低雑音のＡＰＤを提供することが可
能であり、また暗電流の抑制されたＡＰＤを提供するこ
とが可能である。 〔電極〕 本発明の光電変換装置に使用し得る電極としては、まず
光入射側に配される電極材料は、光電変換する波長の光
に対して充分透過率が高いことが望ましく、例えばIn2O
3,SnO2,ITO(In2O3+SnO2), Si-Pd-O,Pd等の透光性導電材
料が望ましい。また、前記透光性導電材料上に、くし歯
状、網状、格子状等の集電電極を更に設けることにより
電気抵抗をより低くすることもできる。
アのイオン化の確率をステップバック部で１に近づけ、
イオン化の起こる場所のゆらぎを抑えることができ、低
雑音化が実現できる。その結果として、例えば材料、製
法の自由度のある、低雑音のＡＰＤを提供することが可
能であり、また暗電流の抑制されたＡＰＤを提供するこ
とが可能である。 〔電極〕 本発明の光電変換装置に使用し得る電極としては、まず
光入射側に配される電極材料は、光電変換する波長の光
に対して充分透過率が高いことが望ましく、例えばIn2O
3,SnO2,ITO(In2O3+SnO2), Si-Pd-O,Pd等の透光性導電材
料が望ましい。また、前記透光性導電材料上に、くし歯
状、網状、格子状等の集電電極を更に設けることにより
電気抵抗をより低くすることもできる。
【０１２８】また入射光側とは反対側に設けられる電極
は通常の導電性材料を用いることができる。 〔電荷注入阻止層〕 上述した電極には、光吸収層又は増倍層から取り出す信
号となるキャリアの走行方向には障壁とはならず、電極
とはオーミック接合するが、前記信号となるキャリアの
走行方向とは逆方向への暗電流のキャリアの走行に対し
ては障壁となるｐ型、又はｎ型の伝導性を有する電荷注
入阻止層（ブロッキング層）を設けてもよい。
は通常の導電性材料を用いることができる。 〔電荷注入阻止層〕 上述した電極には、光吸収層又は増倍層から取り出す信
号となるキャリアの走行方向には障壁とはならず、電極
とはオーミック接合するが、前記信号となるキャリアの
走行方向とは逆方向への暗電流のキャリアの走行に対し
ては障壁となるｐ型、又はｎ型の伝導性を有する電荷注
入阻止層（ブロッキング層）を設けてもよい。
【０１２９】前記電荷注入阻止層を設けることにより電
極からの不必要なキャリアの注入を阻止し得るため暗電
流による雑音をさらに減らすことができる。
極からの不必要なキャリアの注入を阻止し得るため暗電
流による雑音をさらに減らすことができる。
【０１３０】前記電荷注入阻止層は光吸収層又は増倍層
と同様の材料に伝導性を制御し得る不純物を含ませた材
料で形成することができる。
と同様の材料に伝導性を制御し得る不純物を含ませた材
料で形成することができる。
【０１３１】電荷注入阻止層の厚さは好ましくは５０Å
以上２０００Å以下、より好ましくは１００Å以上３０
０Å以下とするのが望ましい。
以上２０００Å以下、より好ましくは１００Å以上３０
０Å以下とするのが望ましい。
【０１３２】電荷注入阻止層に含まれる不純物の量は良
好なオーミック接合と電荷注入の阻止能を該層が有する
ために用いられ、該層の導電率として、好ましくは１０
-4Ｓ／cm以上、より好ましくは１０-3Ｓ／cm以上とされ
るのが望ましい。 〔バイアス電圧〕 本発明の光電変換装置を作動させる際に印加するバイア
ス電圧は、少なくとも増倍層を空乏化し得かつ、バンド
ギャップ傾斜層（ステップバック層）内又は低電界層内
ではキャリアのドリフトは起こるがイオン化は起こらな
い電界が生じる程度であってバイアス印加時に増倍層内
のエネルギ準位の急変する箇所であるステップバック領
域においてイオン化を選択的に起こすよう印加する。
好なオーミック接合と電荷注入の阻止能を該層が有する
ために用いられ、該層の導電率として、好ましくは１０
-4Ｓ／cm以上、より好ましくは１０-3Ｓ／cm以上とされ
るのが望ましい。 〔バイアス電圧〕 本発明の光電変換装置を作動させる際に印加するバイア
ス電圧は、少なくとも増倍層を空乏化し得かつ、バンド
ギャップ傾斜層（ステップバック層）内又は低電界層内
ではキャリアのドリフトは起こるがイオン化は起こらな
い電界が生じる程度であってバイアス印加時に増倍層内
のエネルギ準位の急変する箇所であるステップバック領
域においてイオン化を選択的に起こすよう印加する。
【０１３３】
【実施例】以下、本発明の実施例について図面を用いて
詳細に説明する。 （実施例１） 以下、図１、図４及び図５を用いて本発明の第１実施例
について説明する。
詳細に説明する。 （実施例１） 以下、図１、図４及び図５を用いて本発明の第１実施例
について説明する。
【０１３４】図１は、本発明の光電変換装置の第１実施
例を示す概略的縦断面構造図である。図１に図示される
光電変換装置は、Cr電極４０１、該電極４０１より正孔
注入を阻止するための厚さ約５００Åのｎ型a-Si1-xG
ex:Hからなる電荷注入阻止層４０２、キャリア増倍を行
うためのa-Si1-xGex:H〜a-Si1-yCy:H の組成を変化させ
た層を積層した増倍領域４０３、光が増倍領域まで侵入
するのを阻止するための厚さ約２００ÅのCrからなる遮
光層４０４、光を吸収しキャリアを発生させるための厚
さ約１μm のa-Si:Hからなる光吸収層４０５、光入射側
の電極より電子注入を阻止するための厚さ約１００Åの
ｐ型a-Si:Hからなる電荷注入阻止層４０６、酸化インジ
ウムを主体とした透明電極４０７を有している。
例を示す概略的縦断面構造図である。図１に図示される
光電変換装置は、Cr電極４０１、該電極４０１より正孔
注入を阻止するための厚さ約５００Åのｎ型a-Si1-xG
ex:Hからなる電荷注入阻止層４０２、キャリア増倍を行
うためのa-Si1-xGex:H〜a-Si1-yCy:H の組成を変化させ
た層を積層した増倍領域４０３、光が増倍領域まで侵入
するのを阻止するための厚さ約２００ÅのCrからなる遮
光層４０４、光を吸収しキャリアを発生させるための厚
さ約１μm のa-Si:Hからなる光吸収層４０５、光入射側
の電極より電子注入を阻止するための厚さ約１００Åの
ｐ型a-Si:Hからなる電荷注入阻止層４０６、酸化インジ
ウムを主体とした透明電極４０７を有している。
【０１３５】Cr 電極４０１、遮光層４０４及び透明電
極４０７はＥＢ蒸着で作成し、電荷注入阻止層４０２、
増倍領域４０３、光吸収層４０５および電荷注入阻止層
４０６の非晶質層はプラズマＣＶＤ法で作成した。非晶
質層作成の際の原料ガスは、電荷注入阻止層４０２には
SiH4,GeH4,PH3,H2、増倍領域４０３には SiH4,GeH4,C
H4,H2 、光吸収層４０５には SiH4,H2、電荷注入阻止層
４０６にはSiH4,B2H6,H2を用いた。
極４０７はＥＢ蒸着で作成し、電荷注入阻止層４０２、
増倍領域４０３、光吸収層４０５および電荷注入阻止層
４０６の非晶質層はプラズマＣＶＤ法で作成した。非晶
質層作成の際の原料ガスは、電荷注入阻止層４０２には
SiH4,GeH4,PH3,H2、増倍領域４０３には SiH4,GeH4,C
H4,H2 、光吸収層４０５には SiH4,H2、電荷注入阻止層
４０６にはSiH4,B2H6,H2を用いた。
【０１３６】増倍領域４０３は原料ガスのうちCH4 とGe
H4のガス流量を連続的に変化させた厚さ２００Åの組成
変化層４１１，４１２，４１３の３つの層で形成した。
H4のガス流量を連続的に変化させた厚さ２００Åの組成
変化層４１１，４１２，４１３の３つの層で形成した。
【０１３７】図１に示した第１実施例の光電変換装置の
エネルギバンド構造は、理想的には図４及び図５に示す
ようなものである。
エネルギバンド構造は、理想的には図４及び図５に示す
ようなものである。
【０１３８】図４は第１実施例の光電変換装置が無バイ
アス状態にあるときエネルギ帯図、図５はキャリア増倍
動作を行うためにバイアスを印加した状態にあるときの
エネルギ帯図である。
アス状態にあるときエネルギ帯図、図５はキャリア増倍
動作を行うためにバイアスを印加した状態にあるときの
エネルギ帯図である。
【０１３９】図４及び図５は、ｎ型 a-Si1-xGex:H 層４
０２の禁制帯幅がＥｇ４、a-Si1-xGex:H〜a-Si1-yCy:H
組成変化層４１１，４１２，４１３の３つの層からなる
増倍領域４０３の最小禁制帯幅がＥｇ２、増倍領域４０
３の最大禁制帯幅がＥｇ３、a-Si:H層４０５の禁制帯幅
がＥｇ１、ｐ型a-Si:H層４０６の禁制帯幅がＥｇ０であ
ることを示している。４０４は Cr 電極に対応する。
０２の禁制帯幅がＥｇ４、a-Si1-xGex:H〜a-Si1-yCy:H
組成変化層４１１，４１２，４１３の３つの層からなる
増倍領域４０３の最小禁制帯幅がＥｇ２、増倍領域４０
３の最大禁制帯幅がＥｇ３、a-Si:H層４０５の禁制帯幅
がＥｇ１、ｐ型a-Si:H層４０６の禁制帯幅がＥｇ０であ
ることを示している。４０４は Cr 電極に対応する。
【０１４０】また、図４において、伝導帯端、価電子帯
端ともにエネルギの不連続点があるが、バイアス電圧が
印加された状態では、図５を見てもわかるようにキャリ
アの走行する方向にエネルギ不連続による障壁がほとん
どなく、キャリアの走行性を阻害していない。
端ともにエネルギの不連続点があるが、バイアス電圧が
印加された状態では、図５を見てもわかるようにキャリ
アの走行する方向にエネルギ不連続による障壁がほとん
どなく、キャリアの走行性を阻害していない。
【０１４１】ここで作成した組成変化層４１１，４１
２，４１３のうちの最大禁制帯幅Ｅｇ３を与える層はＣ
組成比ｙが約0.4 のa-Si1-yCy:H であり、Ｅｇ３も約2.
3eV であった。
２，４１３のうちの最大禁制帯幅Ｅｇ３を与える層はＣ
組成比ｙが約0.4 のa-Si1-yCy:H であり、Ｅｇ３も約2.
3eV であった。
【０１４２】また、a-Si1-xGex:H層４０２のGe組成比ｘ
は約0.6 であり、禁制帯幅Ｅｇ４は約1.3eV であった。
組成変化層４１１，４１２，４１３のうちの最小禁制帯
幅Ｅｇ２を与える層もa-Si1-xGex:H層であり、Ｅｇ２も
約1.3eV であった。４０５，４０６のa-Si:H層の禁制帯
幅Ｅｇ１，Ｅｇ０はともに約1.8 eVであった。
は約0.6 であり、禁制帯幅Ｅｇ４は約1.3eV であった。
組成変化層４１１，４１２，４１３のうちの最小禁制帯
幅Ｅｇ２を与える層もa-Si1-xGex:H層であり、Ｅｇ２も
約1.3eV であった。４０５，４０６のa-Si:H層の禁制帯
幅Ｅｇ１，Ｅｇ０はともに約1.8 eVであった。
【０１４３】さらに光吸収層４０５の光吸収係数は波長
400nmの光に対して約１×１０5cm- 1 、波長 700nmの光
に対して約５×１０3cm-1 以上であり、可視部光の吸収
が十分に行えていた。
400nmの光に対して約１×１０5cm- 1 、波長 700nmの光
に対して約５×１０3cm-1 以上であり、可視部光の吸収
が十分に行えていた。
【０１４４】本装置の増倍率は１０Ｖのバイアス印加時
に約１０倍以上であった。また、波長７００nm以下の可
視部光に対して、波長を変化させても増倍率の変化はな
かった。さらに暗時のリーク電流は１０Ｖのバイアス印
加時に約１nA/cm2以下と低かった。さらにまた光応答速
度は増倍層５０２のないｐｉｎ型光電変換装置と同等で
あり、高速であった。 （実施例２） 以下、図１７及び図１８を用いて本発明の第２実施例に
ついて説明する。
に約１０倍以上であった。また、波長７００nm以下の可
視部光に対して、波長を変化させても増倍率の変化はな
かった。さらに暗時のリーク電流は１０Ｖのバイアス印
加時に約１nA/cm2以下と低かった。さらにまた光応答速
度は増倍層５０２のないｐｉｎ型光電変換装置と同等で
あり、高速であった。 （実施例２） 以下、図１７及び図１８を用いて本発明の第２実施例に
ついて説明する。
【０１４５】図１７及び図１８は本発明の第２実施例の
理想的に想定されるエネルギバンド構造図である。
理想的に想定されるエネルギバンド構造図である。
【０１４６】図１７図は第２実施例の光電変換装置が無
バイアス状態にあるときのエネルギ帯図、図１８はキャ
リア増倍動作を行うためにバイアスを印加した状態にあ
るときのエネルギ帯図である。
バイアス状態にあるときのエネルギ帯図、図１８はキャ
リア増倍動作を行うためにバイアスを印加した状態にあ
るときのエネルギ帯図である。
【０１４７】図１７に図示する光電変換装置は、禁制帯
幅Ｅｇ４′のｎ型a-Si1-yCy:H 層６０１であることと、
禁制帯幅Ｅｇ０′のｐ型a-Si1-yCy:H 層６０５であるこ
と以外は、図４と同じである。本実施例においては、a-
Si1-xGex:H〜a-Si1-yCy:H 組成変化層６１１，６１２，
６１３の３層からなる増倍領域６０２の最小禁制帯幅が
Ｅｇ２、最大禁制帯幅がＥｇ３、a-Si:H層６０４の禁制
帯幅がＥｇ１であることを示している。
幅Ｅｇ４′のｎ型a-Si1-yCy:H 層６０１であることと、
禁制帯幅Ｅｇ０′のｐ型a-Si1-yCy:H 層６０５であるこ
と以外は、図４と同じである。本実施例においては、a-
Si1-xGex:H〜a-Si1-yCy:H 組成変化層６１１，６１２，
６１３の３層からなる増倍領域６０２の最小禁制帯幅が
Ｅｇ２、最大禁制帯幅がＥｇ３、a-Si:H層６０４の禁制
帯幅がＥｇ１であることを示している。
【０１４８】本装置の増倍率は１０Ｖのバイアス印加時
に約１０倍以上あった。また、波長７００nm以下の光に
対して波長を変化させても増倍率の変化はなかった。さ
らに暗時のリーク電流は１０Ｖのバイアス印加時に約0.
1nA/cm2 以下と低かった。さらにまた光応答速度は増倍
層６０２のないｐｉｎ型光電変換装置と同等であり、高
速であった。 （実施例３） 本実施例は、実施例１に示した光電変換装置を、本発明
者らが既に特開昭63-278269 号公報に出願した走査回
路、読出し回路上に積層した実施例である。
に約１０倍以上あった。また、波長７００nm以下の光に
対して波長を変化させても増倍率の変化はなかった。さ
らに暗時のリーク電流は１０Ｖのバイアス印加時に約0.
1nA/cm2 以下と低かった。さらにまた光応答速度は増倍
層６０２のないｐｉｎ型光電変換装置と同等であり、高
速であった。 （実施例３） 本実施例は、実施例１に示した光電変換装置を、本発明
者らが既に特開昭63-278269 号公報に出願した走査回
路、読出し回路上に積層した実施例である。
【０１４９】図１９は本発明の実施例の受光部付近の概
略的断面図、図２０は一画素の等価回路図、図２１は本
装置全体の等価回路およびブロック回路図である。
略的断面図、図２０は一画素の等価回路図、図２１は本
装置全体の等価回路およびブロック回路図である。
【０１５０】図１９に図示する装置は、ｎ型シリコン基
板７０１上にエピタキシャル成長によりコレクタ領域と
なるｎ- 層７０２が形成され、その中にｐベース領域７
０３、さらにｎ+ エミッタ領域７０４が形成されバイポ
ーラトランジスタを構成している。
板７０１上にエピタキシャル成長によりコレクタ領域と
なるｎ- 層７０２が形成され、その中にｐベース領域７
０３、さらにｎ+ エミッタ領域７０４が形成されバイポ
ーラトランジスタを構成している。
【０１５１】ｐベース領域７０３は隣接画素と分離され
ており、また、水平方向に隣接するｐベース領域との間
には酸化膜７０５を挟んでゲート電極７０６が形成され
ている。したがって隣接するｐベース領域７０３を各々
ソース・ドレイン領域としてｐチャンネルＭＯＳトラン
ジスタが構成されている。ゲート電極７０６はｐベース
領域７０３の電位を制御するためのキャパシタとしても
働いている。
ており、また、水平方向に隣接するｐベース領域との間
には酸化膜７０５を挟んでゲート電極７０６が形成され
ている。したがって隣接するｐベース領域７０３を各々
ソース・ドレイン領域としてｐチャンネルＭＯＳトラン
ジスタが構成されている。ゲート電極７０６はｐベース
領域７０３の電位を制御するためのキャパシタとしても
働いている。
【０１５２】さらに、絶縁層７０７を形成した後、エミ
ッタ電極７０８、およびベース電極７０８′を形成し
た。
ッタ電極７０８、およびベース電極７０８′を形成し
た。
【０１５３】その後、絶縁層７０９を形成し、続いて電
極７１１を形成し、画素ごとに分離した。電極７１１は
電極７０８′と電気的に接続している。さらにｎ型 a-S
i1-xGex:H 層７１２を形成して、画素ごとに分離した。
極７１１を形成し、画素ごとに分離した。電極７１１は
電極７０８′と電気的に接続している。さらにｎ型 a-S
i1-xGex:H 層７１２を形成して、画素ごとに分離した。
【０１５４】続いて、a-Si1-xGex:H〜a-Si1-yCy:H の組
成変化層７２１，７２２，７２３を実施例１と同様にし
て形成して増倍領域７１３を構成した。次にCr電極（遮
光層）７１４を形成して画素ごとに分離した。次に光吸
収層a-Si:H層７１５を形成し、ｐ型a-Si:H層７１６を形
成し、センサにバイアス電圧を印加するための透明電極
７１７を形成した。また、コレクタ電極７１８が基板７
０１の裏面にオーミック接続されている。
成変化層７２１，７２２，７２３を実施例１と同様にし
て形成して増倍領域７１３を構成した。次にCr電極（遮
光層）７１４を形成して画素ごとに分離した。次に光吸
収層a-Si:H層７１５を形成し、ｐ型a-Si:H層７１６を形
成し、センサにバイアス電圧を印加するための透明電極
７１７を形成した。また、コレクタ電極７１８が基板７
０１の裏面にオーミック接続されている。
【０１５５】したがって、一画素の等価回路は図２０の
ように、結晶シリコンで構成されるバイポーラトランジ
スタ７３１のベースに、ｐチャンネルＭＯＳトランジス
タ７３２とキャパシタ７３３及び実施例１と同様の光電
変換装置７３４が接続され、ベースに電位を与えるため
の端子７３５と、ｐチャンネルＭＯＳトランジスタ７３
２およびキャパシタ７３３を駆動するための端子７３６
と、センサ電極７３７と、エミッタ電極７３８、コレク
タ電極７３９とで表わされる。
ように、結晶シリコンで構成されるバイポーラトランジ
スタ７３１のベースに、ｐチャンネルＭＯＳトランジス
タ７３２とキャパシタ７３３及び実施例１と同様の光電
変換装置７３４が接続され、ベースに電位を与えるため
の端子７３５と、ｐチャンネルＭＯＳトランジスタ７３
２およびキャパシタ７３３を駆動するための端子７３６
と、センサ電極７３７と、エミッタ電極７３８、コレク
タ電極７３９とで表わされる。
【０１５６】図２１は図１９及び図２０で示した一画素
セル７４０を３×３の２次元マトリックス配置した回路
構成図である。
セル７４０を３×３の２次元マトリックス配置した回路
構成図である。
【０１５７】図２１において、一画素セル７４０のコレ
クタ電極７４１は全画素にそれぞれ設けられ、センサ電
極７４２も全画素にそれぞれ設けられている。また、PM
OSトランジスタのゲート電極およびキャパシタ電極は行
ごとに駆動配線７４３，７４３′，７４３″と接続さ
れ、垂直シフトトランジスタ(V.S.R) ７４４と接続され
ている。またエミッタ電極は列ごとに信号読出しのため
の垂直配線７４６，７４６′, ７４６″と接続されてい
る。垂直配線７４６，７４６′，７４６″はそれぞれ垂
直配線の電荷をリセットするためのスイッチ７４７, ７
４７′, ７４７″と読出しスイッチ７５０, ７５０′,
７５０″に接続されている。リセットスイッチ７４７,
７４７′, ７４７″のゲート電極は垂直配線リセットパ
ルスを印加するための端子７４８に共通接続され、ま
た、ソース電極は垂直ラインリセット電圧を印加するた
めの端子７４９に共通接続されている。読出しスイッチ
７５０, ７５０′, ７５０″のゲート電極はそれぞれ配
線７５１, ７５１′, ７５１″を介して水平シフトレジ
スタ(H.S.R) ７５２に接続されており、またドレイン電
極は水平読出し配線７５３を介して出力アンプ７５７に
接続されている。水平読出し配線７５３は水平読出し配
線の電荷をリセットするためのスイッチ７５４に接続さ
れている。
クタ電極７４１は全画素にそれぞれ設けられ、センサ電
極７４２も全画素にそれぞれ設けられている。また、PM
OSトランジスタのゲート電極およびキャパシタ電極は行
ごとに駆動配線７４３，７４３′，７４３″と接続さ
れ、垂直シフトトランジスタ(V.S.R) ７４４と接続され
ている。またエミッタ電極は列ごとに信号読出しのため
の垂直配線７４６，７４６′, ７４６″と接続されてい
る。垂直配線７４６，７４６′，７４６″はそれぞれ垂
直配線の電荷をリセットするためのスイッチ７４７, ７
４７′, ７４７″と読出しスイッチ７５０, ７５０′,
７５０″に接続されている。リセットスイッチ７４７,
７４７′, ７４７″のゲート電極は垂直配線リセットパ
ルスを印加するための端子７４８に共通接続され、ま
た、ソース電極は垂直ラインリセット電圧を印加するた
めの端子７４９に共通接続されている。読出しスイッチ
７５０, ７５０′, ７５０″のゲート電極はそれぞれ配
線７５１, ７５１′, ７５１″を介して水平シフトレジ
スタ(H.S.R) ７５２に接続されており、またドレイン電
極は水平読出し配線７５３を介して出力アンプ７５７に
接続されている。水平読出し配線７５３は水平読出し配
線の電荷をリセットするためのスイッチ７５４に接続さ
れている。
【０１５８】リセットスイッチ７５４は水平配線リセッ
トバルスを印加するための端子７５５と水平配線リセッ
ト電圧を印加するための端子７５６に接続される。
トバルスを印加するための端子７５５と水平配線リセッ
ト電圧を印加するための端子７５６に接続される。
【０１５９】最後にアンプ７５７の出力は端子７５８か
らとり出される。
らとり出される。
【０１６０】以下、図１９，図２０及び図２１を用いて
動作を簡単に説明する。
動作を簡単に説明する。
【０１６１】図１９の光吸収層７１５で入射された光が
吸収され、発生したキャリアが増倍領域７１３で増倍さ
れて、ベース領域７０３内に蓄積される。
吸収され、発生したキャリアが増倍領域７１３で増倍さ
れて、ベース領域７０３内に蓄積される。
【０１６２】図２１の垂直シフトレジスタから出力され
る駆動パルスが駆動配線７４３に現われると、キャパシ
タを介してベース電位が上昇し、１行目の画素から光量
に応じた信号電荷が垂直配線７４６, ７４６′, ７４
６″にそれぞれとり出される。次に、水平シフトレジス
タ７５２から走査パルスが７５１, ７５１′, ７５１″
に順次出力されると、スイッチ７５０,７５０′, ７５
０″が順にＯＮ，ＯＦＦ制御され、信号がアンプ７５７
を通して出力端子７５８にとり出される。この際リセッ
トスイッチ７５４は、スイッチ７５０, ７５０′, ７５
０″が順番にＯＮ動作する間にＯＮ状態となり、水平配
線７５３の残留電荷を除去している。
る駆動パルスが駆動配線７４３に現われると、キャパシ
タを介してベース電位が上昇し、１行目の画素から光量
に応じた信号電荷が垂直配線７４６, ７４６′, ７４
６″にそれぞれとり出される。次に、水平シフトレジス
タ７５２から走査パルスが７５１, ７５１′, ７５１″
に順次出力されると、スイッチ７５０,７５０′, ７５
０″が順にＯＮ，ＯＦＦ制御され、信号がアンプ７５７
を通して出力端子７５８にとり出される。この際リセッ
トスイッチ７５４は、スイッチ７５０, ７５０′, ７５
０″が順番にＯＮ動作する間にＯＮ状態となり、水平配
線７５３の残留電荷を除去している。
【０１６３】次に垂直ラインリセットスイッチ７４７,
７４７′, ７４７″がＯＮ状態となり、垂直配線７４
６，７４６′，７４６″の残留電荷が除去される。そし
て垂直シフトレジスタ７４４から駆動配線７４３に負方
向のパルスが印加されると一行目の各画素のPMOSトラン
ジスタがＯＮ状態となり、各画素のベース残留電荷が除
去され、初期化される。
７４７′, ７４７″がＯＮ状態となり、垂直配線７４
６，７４６′，７４６″の残留電荷が除去される。そし
て垂直シフトレジスタ７４４から駆動配線７４３に負方
向のパルスが印加されると一行目の各画素のPMOSトラン
ジスタがＯＮ状態となり、各画素のベース残留電荷が除
去され、初期化される。
【０１６４】次に垂直シフトレジスタ７４４から出力さ
れる駆動パルスが駆動配線７４３′に現われ、２行目の
画素の信号電荷が、同様にとり出される。
れる駆動パルスが駆動配線７４３′に現われ、２行目の
画素の信号電荷が、同様にとり出される。
【０１６５】次に３行目の画素の信号電荷のとり出しも
同様に行われる。
同様に行われる。
【０１６６】以上の動作を繰り返すことにより本装置は
動作をする。
動作をする。
【０１６７】なお、以上説明した実施例では、本発明者
等の発明による回路例を示したが、一般的光電変換装置
でも構わない。
等の発明による回路例を示したが、一般的光電変換装置
でも構わない。
【０１６８】以下、一般的な構成の光電変換装置に、本
発明の光電変換装置を用いた場合について説明する。
発明の光電変換装置を用いた場合について説明する。
【０１６９】図２２は一般的な構成の光電変換装置に本
発明を用いた場合の構成を示すブロック図である。
発明を用いた場合の構成を示すブロック図である。
【０１７０】同図において、８０１は複数の本発明に係
る光電変換部であり、例えば実施例１，実施例２に示し
た本発明の光電変換装置が用いられる。光電変換部８０
１は信号出力部８０５に接続される。信号出力部８０５
において、８０２は光電変換部８０１より発生した信号
電荷の蓄積手段、８０３は前述の信号電荷を走査する走
査手段、８０４は走査手段８０３により転送された信号
電荷を増幅・ノイズ補償回路等からなる読出し手段であ
る。なお、蓄積手段８０２は蓄積動作を行う場合には必
要となるが、なくてもよい。
る光電変換部であり、例えば実施例１，実施例２に示し
た本発明の光電変換装置が用いられる。光電変換部８０
１は信号出力部８０５に接続される。信号出力部８０５
において、８０２は光電変換部８０１より発生した信号
電荷の蓄積手段、８０３は前述の信号電荷を走査する走
査手段、８０４は走査手段８０３により転送された信号
電荷を増幅・ノイズ補償回路等からなる読出し手段であ
る。なお、蓄積手段８０２は蓄積動作を行う場合には必
要となるが、なくてもよい。
【０１７１】以上説明したように、本実施例の光電変換
装置によれば、Ｅｇ１なる禁制帯幅を有し光を吸収する
光吸収層と、金属遮光層と、光を吸収して生じたキャリ
アを増倍する最小禁制帯幅Ｅｇ２、最大禁制帯幅Ｅｇ３
なる禁制帯幅が連続的に変化したステップバック構造を
有する層を一層或いは複数層積層してなる増倍層とを順
次積層した層を、電荷注入阻止層間に狭持するように積
層したことで、バンド不整合により生ずる種々の問題が
解消され、増倍層を持たないフォトダイオードと同様の
高速応答性が得られると同時に、光吸収層側から入射し
た光が、例え光吸収層を透過したとしても、金属遮光層
が遮光するので増倍層には入射せず、光入射による増倍
率の変動をなくすことができた。
装置によれば、Ｅｇ１なる禁制帯幅を有し光を吸収する
光吸収層と、金属遮光層と、光を吸収して生じたキャリ
アを増倍する最小禁制帯幅Ｅｇ２、最大禁制帯幅Ｅｇ３
なる禁制帯幅が連続的に変化したステップバック構造を
有する層を一層或いは複数層積層してなる増倍層とを順
次積層した層を、電荷注入阻止層間に狭持するように積
層したことで、バンド不整合により生ずる種々の問題が
解消され、増倍層を持たないフォトダイオードと同様の
高速応答性が得られると同時に、光吸収層側から入射し
た光が、例え光吸収層を透過したとしても、金属遮光層
が遮光するので増倍層には入射せず、光入射による増倍
率の変動をなくすことができた。
【０１７２】また、光吸収層の禁制帯幅Ｅｇ１を種々の
大きさとすることで、可視部光のみならず、種々の波長
の光に高感度をもたせることができた。
大きさとすることで、可視部光のみならず、種々の波長
の光に高感度をもたせることができた。
【０１７３】また、ステップバック構造の層数を選択す
ることで、増幅率が２以上得られ、且つ低雑音とするこ
とができた。
ることで、増幅率が２以上得られ、且つ低雑音とするこ
とができた。
【０１７４】また本発明の光電変換装置の光吸収層、増
倍層、電荷注入阻止層を少なくともSi原子を含む多結晶
材料又は非晶質材料等の非単結晶性材料から構成するこ
とで、禁制帯幅の容易な制御性及び低温積層が可能とな
り、積層により生ずる種々の問題を解消することができ
た。 （実施例４） 以下、図１、図２及び図３を用いて本発明の第４実施例
について説明する。
倍層、電荷注入阻止層を少なくともSi原子を含む多結晶
材料又は非晶質材料等の非単結晶性材料から構成するこ
とで、禁制帯幅の容易な制御性及び低温積層が可能とな
り、積層により生ずる種々の問題を解消することができ
た。 （実施例４） 以下、図１、図２及び図３を用いて本発明の第４実施例
について説明する。
【０１７５】図１は、本発明の光電変換装置の第４実施
例を示す概略的縦断面構造図である。図１に図示する光
電変換装置はCr電極４０１、正孔注入を阻止するための
厚さ約５００Åのｎ型a-Si1-xGex:Hからなる電荷注入阻
止層４０２、キャリア増倍を行うためのa-Si1-XGeX:H〜
a-Si1-yCy:H の組成を変化させた増倍領域４０３、増倍
領域に光が侵入するのを防ぎ且つ光吸収層の内部電界を
強めキャリアの走行をよくするためのｎ型a-Si1-xGex:H
層４０４、光を吸収しキャリアを発生させるための厚さ
約２μm のa-Si:Hからなる光吸収層４０５、電子注入を
阻止するための厚さ約１００Åのｐ型a-Si:Hからなる電
荷注入阻止層４０６、酸化インジウムを主体とした透明
電極４０７を有している。
例を示す概略的縦断面構造図である。図１に図示する光
電変換装置はCr電極４０１、正孔注入を阻止するための
厚さ約５００Åのｎ型a-Si1-xGex:Hからなる電荷注入阻
止層４０２、キャリア増倍を行うためのa-Si1-XGeX:H〜
a-Si1-yCy:H の組成を変化させた増倍領域４０３、増倍
領域に光が侵入するのを防ぎ且つ光吸収層の内部電界を
強めキャリアの走行をよくするためのｎ型a-Si1-xGex:H
層４０４、光を吸収しキャリアを発生させるための厚さ
約２μm のa-Si:Hからなる光吸収層４０５、電子注入を
阻止するための厚さ約１００Åのｐ型a-Si:Hからなる電
荷注入阻止層４０６、酸化インジウムを主体とした透明
電極４０７を有している。
【０１７６】Cr電極４０１及び透明電極４０７はＥＢ蒸
着で作成し、電荷注入阻止層４０２，増倍領域４０３，
ｎ型a-Si1-xGex:H層４０４，光吸収層４０５および電荷
注入阻止層４０６の非晶質層はプラズマＣＶＤ法で作成
した。非晶質層作成の際の原料ガスは、電荷注入阻止層
４０２及びｎ型a-Si1-xGex:H層４０４がSiH4,GeH4,PH3,
H2、増倍領域４０３がSiH4,GeH4,CH4,H2、光吸収層４０
５がSiH4,H2、電荷注入阻止層４０６がSiH4,B2H6,H2を
用いた。
着で作成し、電荷注入阻止層４０２，増倍領域４０３，
ｎ型a-Si1-xGex:H層４０４，光吸収層４０５および電荷
注入阻止層４０６の非晶質層はプラズマＣＶＤ法で作成
した。非晶質層作成の際の原料ガスは、電荷注入阻止層
４０２及びｎ型a-Si1-xGex:H層４０４がSiH4,GeH4,PH3,
H2、増倍領域４０３がSiH4,GeH4,CH4,H2、光吸収層４０
５がSiH4,H2、電荷注入阻止層４０６がSiH4,B2H6,H2を
用いた。
【０１７７】増倍領域４０３は原料ガスのうちCH4 とGe
H4のガス流量を連続的に変化させた厚さ２００Åの組成
変化層４１１，４１２，４１３の３つの層から成ってい
る。ｎ型a-Si1-xGex:H層４０４のPH3 のガス流量は電荷
注入阻止層４０２よりもやや少なくしている。
H4のガス流量を連続的に変化させた厚さ２００Åの組成
変化層４１１，４１２，４１３の３つの層から成ってい
る。ｎ型a-Si1-xGex:H層４０４のPH3 のガス流量は電荷
注入阻止層４０２よりもやや少なくしている。
【０１７８】図１に示した第４実施例の光電変換装置の
エネルギバンド構造は、理想的には図２及び図３に示す
ようなものである。
エネルギバンド構造は、理想的には図２及び図３に示す
ようなものである。
【０１７９】図２は第４実施例の光電変換装置が無バイ
アス状態にあるときのエネルギ帯図、図３はキャリア増
倍動作を行うためにバイアスを印加した状態にあるとき
のエネルギ帯図である。
アス状態にあるときのエネルギ帯図、図３はキャリア増
倍動作を行うためにバイアスを印加した状態にあるとき
のエネルギ帯図である。
【０１８０】図２及び図３は、ｎ型a-Si1-xGex:H層４０
２の禁制帯幅がＥｇ４、a-Si1-XGeX:H〜a-Si1-yCy:H 組
成変化層４１１，４１２，４１３の３つの層からなる増
倍領域４０３の最小禁制帯幅がＥｇ２、増倍領域４０３
の最大禁制帯幅がＥｇ３、ｎ型a-Si1-xGex:H層４０４の
禁制帯幅がＥｇ５、a-Si:H層４０５の禁制帯幅がＥｇ
１、ｐ型a-Si:H層４０６の禁制帯幅がＥｇ０であること
を示している。
２の禁制帯幅がＥｇ４、a-Si1-XGeX:H〜a-Si1-yCy:H 組
成変化層４１１，４１２，４１３の３つの層からなる増
倍領域４０３の最小禁制帯幅がＥｇ２、増倍領域４０３
の最大禁制帯幅がＥｇ３、ｎ型a-Si1-xGex:H層４０４の
禁制帯幅がＥｇ５、a-Si:H層４０５の禁制帯幅がＥｇ
１、ｐ型a-Si:H層４０６の禁制帯幅がＥｇ０であること
を示している。
【０１８１】また、図２において、伝導帯端、価電子帯
端ともにエネルギの不連続点があるが、バイアス電圧が
印加された状態では、図３を見てもわかるようにキャリ
アの走行する方向にエネルギ不連続による障壁がほとん
どなく、キャリアの走行性を阻害していない。
端ともにエネルギの不連続点があるが、バイアス電圧が
印加された状態では、図３を見てもわかるようにキャリ
アの走行する方向にエネルギ不連続による障壁がほとん
どなく、キャリアの走行性を阻害していない。
【０１８２】ここで作成した組成変化層４１１，４１
２，４１３のうちの最大禁制帯幅Ｅｇ３を与える層はＣ
組成比ｙが約0.4 のa-Si1-yCy:H であり、Ｅｇ３は約2.
3eV であった。
２，４１３のうちの最大禁制帯幅Ｅｇ３を与える層はＣ
組成比ｙが約0.4 のa-Si1-yCy:H であり、Ｅｇ３は約2.
3eV であった。
【０１８３】また、a-Si1-xGex:H層４０２及びｎ型a-Si
1-xGex:H層４０４のGe組成比ｘは約0.6 であり、禁制帯
幅Ｅｇ４は約1.3eV であった。組成変化層４１１，４１
２，４１３のうちの最小禁制帯幅Ｅｇ２を与える層もa-
Si1-xGex:H層であり、Ｅｇ２も約1.3eV であった。４０
５，４０６のa-Si:H層の禁制帯幅Ｅｇ１，Ｅｇ０はとも
に約1.8 eVであった。
1-xGex:H層４０４のGe組成比ｘは約0.6 であり、禁制帯
幅Ｅｇ４は約1.3eV であった。組成変化層４１１，４１
２，４１３のうちの最小禁制帯幅Ｅｇ２を与える層もa-
Si1-xGex:H層であり、Ｅｇ２も約1.3eV であった。４０
５，４０６のa-Si:H層の禁制帯幅Ｅｇ１，Ｅｇ０はとも
に約1.8 eVであった。
【０１８４】さらに光吸収層（遮光層）４０４の光吸収
係数は波長400nmの光に対して約１×１０5cm-1 以上、
波長700nm の光に対して約５×１０3cm-1 以上であり、
可視部光の吸収が十分に行えている。
係数は波長400nmの光に対して約１×１０5cm-1 以上、
波長700nm の光に対して約５×１０3cm-1 以上であり、
可視部光の吸収が十分に行えている。
【０１８５】本装置の増倍率は１０Ｖのバイアス印加時
に約１０倍以上あった。また、波長700nm 以下の光に対
して、波長を変化させても増倍率の変化はなかった。さ
らに暗時のリーク電流は１０Ｖのバイアス印加時に約１
nA/cm2以下と低かった。さらにまた光応答速度は増倍層
４０３のないｐｉｎ型光電変換装置と同等であり、高速
であった。 （実施例５） 以下、図２３及び図２４を用いて本発明の第５実施例に
ついて説明する。図２３及び図２４は本発明の第５実施
例の理想的に想定されるエネルギバンド構造図である。
に約１０倍以上あった。また、波長700nm 以下の光に対
して、波長を変化させても増倍率の変化はなかった。さ
らに暗時のリーク電流は１０Ｖのバイアス印加時に約１
nA/cm2以下と低かった。さらにまた光応答速度は増倍層
４０３のないｐｉｎ型光電変換装置と同等であり、高速
であった。 （実施例５） 以下、図２３及び図２４を用いて本発明の第５実施例に
ついて説明する。図２３及び図２４は本発明の第５実施
例の理想的に想定されるエネルギバンド構造図である。
【０１８６】図２３は第５実施例の光電変換装置が無バ
イアス状態にあるときのエネルギ帯図である。図２４は
キャリア増倍動作を行うためにバイアスを印加した状態
にあるときのエネルギ帯図である。
イアス状態にあるときのエネルギ帯図である。図２４は
キャリア増倍動作を行うためにバイアスを印加した状態
にあるときのエネルギ帯図である。
【０１８７】図２３では、６０１が禁制帯幅Ｅｇ４′の
ｎ型a-Si1-yCy:H 層であることと、６０５が禁制帯幅Ｅ
ｇ０′のｐ型a-Si1-yCy:H 層であることと、６０３が禁
制帯幅Ｅｇ５′のｎ型a-Si:H層であること以外は、図２
と同じであり、a-Si1-XGeX:H〜a-Si1-yCy:H 組成変化層
６１１，６１２，６１３の３層からなる増倍領域６０２
の最小禁制帯幅がＥｇ２、最大禁制帯幅がＥｇ３、a-S
i:H層６０４の禁制帯幅がＥｇ１であることを示してい
る。
ｎ型a-Si1-yCy:H 層であることと、６０５が禁制帯幅Ｅ
ｇ０′のｐ型a-Si1-yCy:H 層であることと、６０３が禁
制帯幅Ｅｇ５′のｎ型a-Si:H層であること以外は、図２
と同じであり、a-Si1-XGeX:H〜a-Si1-yCy:H 組成変化層
６１１，６１２，６１３の３層からなる増倍領域６０２
の最小禁制帯幅がＥｇ２、最大禁制帯幅がＥｇ３、a-S
i:H層６０４の禁制帯幅がＥｇ１であることを示してい
る。
【０１８８】本装置の増倍率は１０Ｖのバイアス印加時
に約１０倍以上あった。また、波長700nm 以下の光に対
して波長を変化させても増倍率の変化はなかった。さら
に暗時のリーク電流は１０Ｖのバイアス印加時に約0.1
nA/cm2以下と低かった。さらにまた光応答速度は増倍層
６０２のないｐｉｎ型光電変換装置と同等であり、高速
であった。 （実施例６） 本実施例は、実施例３に示した光電変換装置を、金属遮
光層に変えてｎ型半導体層を遮光層として使用した以外
は同様にして作成したものである。
に約１０倍以上あった。また、波長700nm 以下の光に対
して波長を変化させても増倍率の変化はなかった。さら
に暗時のリーク電流は１０Ｖのバイアス印加時に約0.1
nA/cm2以下と低かった。さらにまた光応答速度は増倍層
６０２のないｐｉｎ型光電変換装置と同等であり、高速
であった。 （実施例６） 本実施例は、実施例３に示した光電変換装置を、金属遮
光層に変えてｎ型半導体層を遮光層として使用した以外
は同様にして作成したものである。
【０１８９】図１９は本発明の実施例の受光部付近の概
略的断面図、図２０は一画素の等価回路図、図２１は本
装置全体の等価回路およびブロック回路図である。
略的断面図、図２０は一画素の等価回路図、図２１は本
装置全体の等価回路およびブロック回路図である。
【０１９０】まず、実施例３と同様にして、トランジス
タを有する下地回路基体を形成した。
タを有する下地回路基体を形成した。
【０１９１】続いて、a-Si1-XGeX:H〜a-Si1-yCy:H の組
成変化層７２１，７２２，７２３を形成して増倍領域７
１３を構成する。次に実施例３の金属遮光層に変えて、
ｎ型a-Si1-XGeX:H層７１４を形成して画素ごとに分離
し、光吸収層a-Si:H層７１５を形成し、ｐ型a-Si:H層７
１６を形成し、センサにバイアス電圧を印加するための
透明電極７１７を形成した。
成変化層７２１，７２２，７２３を形成して増倍領域７
１３を構成する。次に実施例３の金属遮光層に変えて、
ｎ型a-Si1-XGeX:H層７１４を形成して画素ごとに分離
し、光吸収層a-Si:H層７１５を形成し、ｐ型a-Si:H層７
１６を形成し、センサにバイアス電圧を印加するための
透明電極７１７を形成した。
【０１９２】また、コレクタ電極７１８が基板７０１の
裏面にオーミック接続されている。したがって、一画素
の等価回路は図２０のように、結晶シリコンで構成され
るバイポーラトランジスタ７３１のベースに、ｐチャン
ネルＭＯＳトランジスタ７３２とキャパシタ７３３及び
実施例４と同様の光電変換装置７３４が接続され、ベー
スに電位を与えるための端子７３５と、ｐチャンネルＭ
ＯＳトランジスタ７３２およびキャパシタ７３３を駆動
するための端子７３６と、センサ電極７３７と、エミッ
タ電極７３８、コレクタ電極７３９とで表わされる。
裏面にオーミック接続されている。したがって、一画素
の等価回路は図２０のように、結晶シリコンで構成され
るバイポーラトランジスタ７３１のベースに、ｐチャン
ネルＭＯＳトランジスタ７３２とキャパシタ７３３及び
実施例４と同様の光電変換装置７３４が接続され、ベー
スに電位を与えるための端子７３５と、ｐチャンネルＭ
ＯＳトランジスタ７３２およびキャパシタ７３３を駆動
するための端子７３６と、センサ電極７３７と、エミッ
タ電極７３８、コレクタ電極７３９とで表わされる。
【０１９３】図２１は図１９及び図２０で示した一画素
セル７４０を３×３の２次元マトリックス配置した回路
構成図である。
セル７４０を３×３の２次元マトリックス配置した回路
構成図である。
【０１９４】なお、動作は実施例３と同様なので動作説
明は省略する。
明は省略する。
【０１９５】本実施例の光電変換装置によれば、Ｅｇ１
なる禁制帯幅を有し光を吸収する光吸収層と、Ｅｇ５な
る禁制帯幅のｎ導電型層と、光を吸収して生じたキャリ
アを増倍する最小禁制帯幅Ｅｇ２、最大禁制帯幅Ｅｇ３
なる禁制帯幅が連続的に変化したステップバック構造を
有する層を複数層積層してなる増倍層とを順次積層して
なる層を電荷注入阻止層間に狭持するようにしたこと
で、光吸収層と増倍層間におかれたｎ導電型層が、逆バ
イアス層としての働きを有するため、光吸収層で生じた
キャリアは円滑に輸送され、増倍層を持たないホトダイ
オードと同様の高速応答性が得られる。また、光吸収層
と増倍層との間に設けたｎ導電型層の禁制帯幅を小さく
することで、増倍層への光入射が低減されるので増倍率
の変動を抑えることができた。
なる禁制帯幅を有し光を吸収する光吸収層と、Ｅｇ５な
る禁制帯幅のｎ導電型層と、光を吸収して生じたキャリ
アを増倍する最小禁制帯幅Ｅｇ２、最大禁制帯幅Ｅｇ３
なる禁制帯幅が連続的に変化したステップバック構造を
有する層を複数層積層してなる増倍層とを順次積層して
なる層を電荷注入阻止層間に狭持するようにしたこと
で、光吸収層と増倍層間におかれたｎ導電型層が、逆バ
イアス層としての働きを有するため、光吸収層で生じた
キャリアは円滑に輸送され、増倍層を持たないホトダイ
オードと同様の高速応答性が得られる。また、光吸収層
と増倍層との間に設けたｎ導電型層の禁制帯幅を小さく
することで、増倍層への光入射が低減されるので増倍率
の変動を抑えることができた。
【０１９６】なお、本実施例において、光吸収層の禁制
帯幅Ｅｇ１を特に可視部光に対応する禁制帯幅にするこ
とで、可視部光に高感度をもたせることができた。
帯幅Ｅｇ１を特に可視部光に対応する禁制帯幅にするこ
とで、可視部光に高感度をもたせることができた。
【０１９７】また、本実施例の光電変換装置の光吸収
層、ｎ導電型層、増倍層、電荷注入阻止層等の構成要素
を少なくともSi原子を含む非単結晶性材料から構成する
ことで、禁制帯幅の容易な制御性及び低温積層が可能と
なり、積層により生ずる種々の問題を解消することがで
きた。 （実施例７） 以下、図１、図２５及び図２６を用いて本発明の第７実
施例について説明する。図１は、本発明の光電変換装置
の第７実施例を示す概略的縦断面構造図である。
層、ｎ導電型層、増倍層、電荷注入阻止層等の構成要素
を少なくともSi原子を含む非単結晶性材料から構成する
ことで、禁制帯幅の容易な制御性及び低温積層が可能と
なり、積層により生ずる種々の問題を解消することがで
きた。 （実施例７） 以下、図１、図２５及び図２６を用いて本発明の第７実
施例について説明する。図１は、本発明の光電変換装置
の第７実施例を示す概略的縦断面構造図である。
【０１９８】図１に図示する光電変換装置はCr電極４０
１、正孔注入を阻止するための厚さ約５００Åのｎ型a-
Si1-xGex:Hからなる電荷注入阻止層４０２、キャリア増
倍を行うためのa-Si1-XGeX:H〜a-Si1-yCy:H の組成を変
化させた増倍領域４０３、増倍領域に光が侵入するのを
防ぎ且つ光吸収層の内部電界を強めキャリアの走行をよ
くするためのa-Si1-XGeX:H層（遮光層）４０４、光を吸
収しキャリアを発生させるための厚さ約１μm のa-Si
1-XGeX:Hからなる光吸収層４０５、電子注入を阻止する
ための厚さ約１００Åのｐ型a-Si1-XGeX:Hからなる電荷
注入阻止層４０６、酸化インジウムを主体とした透明電
極４０７を有している。
１、正孔注入を阻止するための厚さ約５００Åのｎ型a-
Si1-xGex:Hからなる電荷注入阻止層４０２、キャリア増
倍を行うためのa-Si1-XGeX:H〜a-Si1-yCy:H の組成を変
化させた増倍領域４０３、増倍領域に光が侵入するのを
防ぎ且つ光吸収層の内部電界を強めキャリアの走行をよ
くするためのa-Si1-XGeX:H層（遮光層）４０４、光を吸
収しキャリアを発生させるための厚さ約１μm のa-Si
1-XGeX:Hからなる光吸収層４０５、電子注入を阻止する
ための厚さ約１００Åのｐ型a-Si1-XGeX:Hからなる電荷
注入阻止層４０６、酸化インジウムを主体とした透明電
極４０７を有している。
【０１９９】Cr電極４０１及び透明電極４０７はＥＢ蒸
着で作成し、電荷注入阻止層４０２，増倍領域４０３,
a-Si1-XGeX:H層４０４，光吸収層４０５および電荷注入
阻止層４０６の非晶質層はプラズマＣＶＤ法で作成し
た。非晶質層作成の際の原料ガスは、電荷注入阻止層４
０２及びa-Si1-XGeX:H層４０４がSiH4,GeH4,PH3,H2、増
倍領域４０３がSiH4,GeH4,CH4,H2、光吸収層４０５がSi
H4,GeH4,H2、電荷注入阻止層４０６がSiH4,GeH2,B2H6,H
2 を用いた。
着で作成し、電荷注入阻止層４０２，増倍領域４０３,
a-Si1-XGeX:H層４０４，光吸収層４０５および電荷注入
阻止層４０６の非晶質層はプラズマＣＶＤ法で作成し
た。非晶質層作成の際の原料ガスは、電荷注入阻止層４
０２及びa-Si1-XGeX:H層４０４がSiH4,GeH4,PH3,H2、増
倍領域４０３がSiH4,GeH4,CH4,H2、光吸収層４０５がSi
H4,GeH4,H2、電荷注入阻止層４０６がSiH4,GeH2,B2H6,H
2 を用いた。
【０２００】増倍領域４０３は原料ガスのうちCH4 とGe
H4のガス流量を連続的に変化させた厚さ約２００Åの組
成変化層４１１，４１２，４１３の３つの層から成って
いる。a-Si1-XGeX:H層（遮光層）４０４のPH3 のガス流
量は電荷注入阻止層４０２よりもやや少なくしている。
H4のガス流量を連続的に変化させた厚さ約２００Åの組
成変化層４１１，４１２，４１３の３つの層から成って
いる。a-Si1-XGeX:H層（遮光層）４０４のPH3 のガス流
量は電荷注入阻止層４０２よりもやや少なくしている。
【０２０１】図１に示した第７実施例の光電変換装置の
エネルギバンド構造は、理想的には図２５及び図２６に
示すようなものであることが想定される。
エネルギバンド構造は、理想的には図２５及び図２６に
示すようなものであることが想定される。
【０２０２】図２５は第７実施例の光電変換装置が無バ
イアス状態にあるときのエネルギ帯図、図２６はキャリ
ア増倍動作を行うためにバイアスを印加した状態にある
ときのエネルギ帯図である。
イアス状態にあるときのエネルギ帯図、図２６はキャリ
ア増倍動作を行うためにバイアスを印加した状態にある
ときのエネルギ帯図である。
【０２０３】図２５及び図２６は、ｎ型a-Si1-xGex:H層
５０１の禁制帯幅がＥｇ４、a-Si1- XGeX:H〜a-Si1-yCy:
H 組成変化層５１１，５１２，５１３の３つの層からな
る増倍領域５０２の最小禁制帯幅がＥｇ２、増倍領域５
０２の最大禁制帯幅がＥｇ３、ｎ型a-Si1-XGeX:H層５０
３の禁制帯幅がＥｇ５、a-Si1-XGeX:H層５０４の禁制帯
幅がＥｇ１、ｐ型a-Si1-XGeX:H層５０５の禁制帯幅がＥ
ｇ０であることを示している。特に本実施例ではＥｇ１
とＥｇ５とがほぼ同じ値となるようにした。
５０１の禁制帯幅がＥｇ４、a-Si1- XGeX:H〜a-Si1-yCy:
H 組成変化層５１１，５１２，５１３の３つの層からな
る増倍領域５０２の最小禁制帯幅がＥｇ２、増倍領域５
０２の最大禁制帯幅がＥｇ３、ｎ型a-Si1-XGeX:H層５０
３の禁制帯幅がＥｇ５、a-Si1-XGeX:H層５０４の禁制帯
幅がＥｇ１、ｐ型a-Si1-XGeX:H層５０５の禁制帯幅がＥ
ｇ０であることを示している。特に本実施例ではＥｇ１
とＥｇ５とがほぼ同じ値となるようにした。
【０２０４】また、図２５において、伝導帯端、価電子
帯端ともにエネルギの不連続点があるが、バイアス電圧
が印加された状態では、図２６を見てもわかるようにキ
ャリアの走行する方向にエネルギ不連続による障壁がほ
とんどなく、キャリアの走行性を阻害していない。
帯端ともにエネルギの不連続点があるが、バイアス電圧
が印加された状態では、図２６を見てもわかるようにキ
ャリアの走行する方向にエネルギ不連続による障壁がほ
とんどなく、キャリアの走行性を阻害していない。
【０２０５】ここで作成した組成変化層５１１，５１
２，５１３のうちの最大禁制帯幅がＥｇ３を与える層は
Ｃ組成比ｙが約0.4 のa-Si1-yCy:H であり、Ｅｇ３は約
2.3eV であった。
２，５１３のうちの最大禁制帯幅がＥｇ３を与える層は
Ｃ組成比ｙが約0.4 のa-Si1-yCy:H であり、Ｅｇ３は約
2.3eV であった。
【０２０６】また、a-Si1-xGex:H層５０１，５０３，５
０４，５０５のGe組成比ｘは約0.6 であり、禁制帯幅Ｅ
ｇ４，Ｅｇ１，Ｅｇ０は共に約1.3eV であった。組成変
化層５１１，５１２，５１３のうちの最小禁制帯幅Ｅｇ
２を与える層もa-Si1-xGex:H層であり、Ｅｇ２も約1.3e
V であった。
０４，５０５のGe組成比ｘは約0.6 であり、禁制帯幅Ｅ
ｇ４，Ｅｇ１，Ｅｇ０は共に約1.3eV であった。組成変
化層５１１，５１２，５１３のうちの最小禁制帯幅Ｅｇ
２を与える層もa-Si1-xGex:H層であり、Ｅｇ２も約1.3e
V であった。
【０２０７】さらに光吸収層５０３の光吸収係数は波長
800 nmの光に対して約１×１０5cm- 1 以上、波長1000nm
の光に対して約２×１０4cm-1 以上であり、赤外部光の
吸収が十分に行えている。
800 nmの光に対して約１×１０5cm- 1 以上、波長1000nm
の光に対して約２×１０4cm-1 以上であり、赤外部光の
吸収が十分に行えている。
【０２０８】本装置の増倍率は１０Ｖのバイアス印加時
に約１０倍以上あった。また、波長1000nm以下の光に対
して、波長を変化させても増倍率の変化はなかった。さ
らに暗時のリーク電流は１０Ｖのバイアス印加時に約１
０nA/cm2以下と低かった。さらにまた光応答速度は増倍
層５０２のないｐｉｎ型光電変換装置と同等であり、高
速であった。（実施例８）以下、図２７及び図２８を用
いて本発明の第８実施例について説明する。図２７及び
図２８は本発明の第８実施例の理想的に想定されるエネ
ルギバンド構造図である。
に約１０倍以上あった。また、波長1000nm以下の光に対
して、波長を変化させても増倍率の変化はなかった。さ
らに暗時のリーク電流は１０Ｖのバイアス印加時に約１
０nA/cm2以下と低かった。さらにまた光応答速度は増倍
層５０２のないｐｉｎ型光電変換装置と同等であり、高
速であった。（実施例８）以下、図２７及び図２８を用
いて本発明の第８実施例について説明する。図２７及び
図２８は本発明の第８実施例の理想的に想定されるエネ
ルギバンド構造図である。
【０２０９】図２７は、第８実施例の光電変換装置が無
バイアス状態にあるときのエネルギ帯図、図２８はキャ
リア増倍動作を行うためにバイアスを印加した状態にあ
るときのエネルギ帯図である。
バイアス状態にあるときのエネルギ帯図、図２８はキャ
リア増倍動作を行うためにバイアスを印加した状態にあ
るときのエネルギ帯図である。
【０２１０】図２７では、電荷注入阻止層がワイドギャ
ップである禁制帯幅Ｅｇ４′のｎ型a-Si1-yCy:H 層６０
１であること以外は、図２５と同じあり、a-Si1-XGeX:H
〜a-Si1-yCy:H 組成変化層６１１，６１２，６１３の３
層からなる増倍領域６０２の最小禁制帯幅がＥｇ２、最
大禁制帯幅がＥｇ３、ｎ型a-Si1-XGeX:H層６０３の禁制
帯幅がＥｇ５、a-Si1-XGeX:H層６０４の禁制帯幅がＥｇ
１、ｐ型a-Si1-XGeX:H層６０５の禁制帯幅がＥｇ０であ
ることを示している。
ップである禁制帯幅Ｅｇ４′のｎ型a-Si1-yCy:H 層６０
１であること以外は、図２５と同じあり、a-Si1-XGeX:H
〜a-Si1-yCy:H 組成変化層６１１，６１２，６１３の３
層からなる増倍領域６０２の最小禁制帯幅がＥｇ２、最
大禁制帯幅がＥｇ３、ｎ型a-Si1-XGeX:H層６０３の禁制
帯幅がＥｇ５、a-Si1-XGeX:H層６０４の禁制帯幅がＥｇ
１、ｐ型a-Si1-XGeX:H層６０５の禁制帯幅がＥｇ０であ
ることを示している。
【０２１１】本装置の増倍率は１０Ｖのバイアス印加時
に約１０倍以上あった。また、波長1000nm以下の赤外部
光に対して波長を変化させても増倍層中への光の侵入に
よる増倍率の変化はなかった。さらに暗時のリーク電流
は１０Ｖのバイアス印加時に約１０nA/cm2以下と低かっ
た。さらにまた光応答速度は増倍層６０２のないｐｉｎ
型光電変換装置と同等であり、高速であった。 （実施例９） 本実施例は、実施例６に示した光電変換装置の光吸収層
を実施例７の光吸収層に換えた以外は実施例６と同様に
光電変換装置を形成したものである。
に約１０倍以上あった。また、波長1000nm以下の赤外部
光に対して波長を変化させても増倍層中への光の侵入に
よる増倍率の変化はなかった。さらに暗時のリーク電流
は１０Ｖのバイアス印加時に約１０nA/cm2以下と低かっ
た。さらにまた光応答速度は増倍層６０２のないｐｉｎ
型光電変換装置と同等であり、高速であった。 （実施例９） 本実施例は、実施例６に示した光電変換装置の光吸収層
を実施例７の光吸収層に換えた以外は実施例６と同様に
光電変換装置を形成したものである。
【０２１２】図１９は本発明の実施例の受光部付近の概
略的断面図、図２０は一画素の等価回路図、図２１は本
装置全体の等価回路およびブロック回路図である。
略的断面図、図２０は一画素の等価回路図、図２１は本
装置全体の等価回路およびブロック回路図である。
【０２１３】まず、実施例３と同様にしてトランジスタ
を有する下地回路基体を形成した。続いて、a-Si1-XG
eX:H〜a-Si1-yCy:H の組成変化層７２１，７２２，７２
３を形成して増倍領域７１３を構成した。次にｎ型a-Si
1-XGeX:H層（遮光層）７１４を形成して画素ごとに分離
し、光吸収層a-Si1-XGeX:H層７１５を形成し、実施例６
の光吸収層に換えてナローギャップのｐ型a-Si1-XGeX:H
層７１６を形成し、センサにバイアス電圧を印加するた
めの透明電極７１７を形成した。
を有する下地回路基体を形成した。続いて、a-Si1-XG
eX:H〜a-Si1-yCy:H の組成変化層７２１，７２２，７２
３を形成して増倍領域７１３を構成した。次にｎ型a-Si
1-XGeX:H層（遮光層）７１４を形成して画素ごとに分離
し、光吸収層a-Si1-XGeX:H層７１５を形成し、実施例６
の光吸収層に換えてナローギャップのｐ型a-Si1-XGeX:H
層７１６を形成し、センサにバイアス電圧を印加するた
めの透明電極７１７を形成した。
【０２１４】また、コレクタ電極７１８が基板７０１の
裏面にオーミック接続されている。したがって、一画素
の等価回路は図２０のように、結晶シリコンで構成され
るバイポーラトランジスタ７３１のベースに、ｐチャン
ネルＭＯＳトランジスタ７３２とキャパシタ７３３及び
実施例７と同様の光電変換装置７３４が接続され、ベー
スに電位を与えるための端子７３５と、ｐチャンネルＭ
ＯＳトランジスタ７３２およびキャパシタ７３３を駆動
するための端子７３６と、センサ電極７３７と、エミッ
タ電極７３８、コレクタ電極７３９とで表わされる。
裏面にオーミック接続されている。したがって、一画素
の等価回路は図２０のように、結晶シリコンで構成され
るバイポーラトランジスタ７３１のベースに、ｐチャン
ネルＭＯＳトランジスタ７３２とキャパシタ７３３及び
実施例７と同様の光電変換装置７３４が接続され、ベー
スに電位を与えるための端子７３５と、ｐチャンネルＭ
ＯＳトランジスタ７３２およびキャパシタ７３３を駆動
するための端子７３６と、センサ電極７３７と、エミッ
タ電極７３８、コレクタ電極７３９とで表わされる。
【０２１５】図２１は図１９及び図２０で示した一画素
セル７４０を３×３の２次元マトリックス配置した回路
構成図である。
セル７４０を３×３の２次元マトリックス配置した回路
構成図である。
【０２１６】なお、動作は実施例３と同様なので動作説
明は省略する。
明は省略する。
【０２１７】以上説明したように、本実施例の光電変換
装置によれば、Ｅｇ１なるナローギャップの禁制帯幅を
有し光を吸収する光吸収層と、Ｅｇ５なる禁制帯幅のｎ
導電型層と、光を吸収して生じたキャリアを増倍する最
小禁制帯幅Ｅｇ２、最大禁制帯幅Ｅｇ３なる禁制帯幅が
連続的に変化したステップバック構造を有する層を一層
或いは複数層積層してなる増倍層とを、順次積層してな
る層を、電荷注入阻止層間に狭持するように構成するこ
とで、光吸収層と増倍層間におかれたｎ導電型層が、逆
バイアス層としての働きを有するため、光吸収層で生じ
たキャリアは円滑に輸送され、更に前記光吸収層の禁制
帯幅Ｅｇ１と前記ｎ導電型層の禁制帯幅Ｅｇ５とを略等
しくなるようにすることで、光吸収層、増倍層のバンド
不整合及びそれにより生ずる種々の問題が解消され、界
面準位の生成等による光吸収層にてキャリアの走行性に
対する障害等から生じる高速応答性の低下を防止するこ
とができ、増倍層を持たないホトダイオードと同様の高
速応答性が得られると同時に、光吸収層の禁制帯幅Ｅｇ
１を特に赤外部光に対応する禁制帯幅にしたことで、赤
外部光に高感度をもたせることができた。また、増倍層
への光入射が低減され増倍層への光入射による増倍率の
変動が低減された。
装置によれば、Ｅｇ１なるナローギャップの禁制帯幅を
有し光を吸収する光吸収層と、Ｅｇ５なる禁制帯幅のｎ
導電型層と、光を吸収して生じたキャリアを増倍する最
小禁制帯幅Ｅｇ２、最大禁制帯幅Ｅｇ３なる禁制帯幅が
連続的に変化したステップバック構造を有する層を一層
或いは複数層積層してなる増倍層とを、順次積層してな
る層を、電荷注入阻止層間に狭持するように構成するこ
とで、光吸収層と増倍層間におかれたｎ導電型層が、逆
バイアス層としての働きを有するため、光吸収層で生じ
たキャリアは円滑に輸送され、更に前記光吸収層の禁制
帯幅Ｅｇ１と前記ｎ導電型層の禁制帯幅Ｅｇ５とを略等
しくなるようにすることで、光吸収層、増倍層のバンド
不整合及びそれにより生ずる種々の問題が解消され、界
面準位の生成等による光吸収層にてキャリアの走行性に
対する障害等から生じる高速応答性の低下を防止するこ
とができ、増倍層を持たないホトダイオードと同様の高
速応答性が得られると同時に、光吸収層の禁制帯幅Ｅｇ
１を特に赤外部光に対応する禁制帯幅にしたことで、赤
外部光に高感度をもたせることができた。また、増倍層
への光入射が低減され増倍層への光入射による増倍率の
変動が低減された。
【０２１８】また本発明の光電変換装置の光吸収層、ｎ
導電型層、増倍層、電荷注入阻止層等の構成要素を少な
くともSi原子を含む非単結晶性材料から構成すること
で、禁制帯幅の容易な制御性及び低温積層が可能とな
り、積層により生ずる種々の問題を解消することができ
た。 （実施例１０） 以下、図１及び図２９及び図３０を用いて本発明の第１
０実施例について説明する。図１は、本発明の光電変換
装置の第１０実施例を示す概略的縦断面構造図である。
導電型層、増倍層、電荷注入阻止層等の構成要素を少な
くともSi原子を含む非単結晶性材料から構成すること
で、禁制帯幅の容易な制御性及び低温積層が可能とな
り、積層により生ずる種々の問題を解消することができ
た。 （実施例１０） 以下、図１及び図２９及び図３０を用いて本発明の第１
０実施例について説明する。図１は、本発明の光電変換
装置の第１０実施例を示す概略的縦断面構造図である。
【０２１９】図１に示す光電変換装置は、Cr電極４０
１、正孔注入を阻止するための厚さ約５００Åのｎ型a-
Si1-xGex:Hからなる電荷注入阻止層４０２、キャリア増
倍を行うためのa-Si1-XGeX:H〜a-Si1-yCy:H の組成を変
化させた増倍領域４０３、増倍領域に光が侵入するのを
防ぎ且つ光吸収層の内部電界を強めキャリアの走行をよ
くするためのｎ型a-Si1-xGex:H層（遮光層）４０４、前
記遮光層４０４よりも禁制帯幅が広く、光を吸収しキャ
リアを発生させるための厚さ約１μｍのa-Si1-yCy:H か
らなる光吸収層４０５、電子注入を阻止するための厚さ
約１００Åのｐ型a-Si1-yCy:H からなる電荷注入阻止層
４０６、酸化インジウムを主体とした透明電極４０７を
有している。
１、正孔注入を阻止するための厚さ約５００Åのｎ型a-
Si1-xGex:Hからなる電荷注入阻止層４０２、キャリア増
倍を行うためのa-Si1-XGeX:H〜a-Si1-yCy:H の組成を変
化させた増倍領域４０３、増倍領域に光が侵入するのを
防ぎ且つ光吸収層の内部電界を強めキャリアの走行をよ
くするためのｎ型a-Si1-xGex:H層（遮光層）４０４、前
記遮光層４０４よりも禁制帯幅が広く、光を吸収しキャ
リアを発生させるための厚さ約１μｍのa-Si1-yCy:H か
らなる光吸収層４０５、電子注入を阻止するための厚さ
約１００Åのｐ型a-Si1-yCy:H からなる電荷注入阻止層
４０６、酸化インジウムを主体とした透明電極４０７を
有している。
【０２２０】Cr電極４０１及び透明電極４０７はＥＢ蒸
着で作成し、電荷注入阻止層４０２，増倍領域４０３，
ｎ型a-Si1-xGex:H層４０４，光吸収層４０５および電荷
注入阻止層４０６の非晶質層はプラズマＣＶＤ法で作成
した。非晶質層作成の際の原料ガスは、電荷注入阻止層
４０２及びｎ型a-Si1-xGex:H層４０４がSiH4,GeH4,PH3,
H2、増倍領域４０３がSiH4,GeH4,CH4,H2、光吸収層４０
５がSiH4,CH4,H2 、電荷注入阻止層４０６がSiH4,CH4,B
2H6,H2を用いた。
着で作成し、電荷注入阻止層４０２，増倍領域４０３，
ｎ型a-Si1-xGex:H層４０４，光吸収層４０５および電荷
注入阻止層４０６の非晶質層はプラズマＣＶＤ法で作成
した。非晶質層作成の際の原料ガスは、電荷注入阻止層
４０２及びｎ型a-Si1-xGex:H層４０４がSiH4,GeH4,PH3,
H2、増倍領域４０３がSiH4,GeH4,CH4,H2、光吸収層４０
５がSiH4,CH4,H2 、電荷注入阻止層４０６がSiH4,CH4,B
2H6,H2を用いた。
【０２２１】増倍領域４０３は原料ガスのうちCH4 とGe
H4のガス流量を連続的に変化させ禁制帯幅を約1.3eV か
ら約2.3eV に連続的に変化させた厚さ２００Åの組成変
化層４１１，４１２，４１３の３つの層から成ってい
る。ｎ型a-Si1-xGex:H層４０４形成時のPH4 のガス流量
は電荷注入阻止層４０２よりもやや少なくしている。
H4のガス流量を連続的に変化させ禁制帯幅を約1.3eV か
ら約2.3eV に連続的に変化させた厚さ２００Åの組成変
化層４１１，４１２，４１３の３つの層から成ってい
る。ｎ型a-Si1-xGex:H層４０４形成時のPH4 のガス流量
は電荷注入阻止層４０２よりもやや少なくしている。
【０２２２】図１に示した第１０実施例の光電変換装置
のエネルギバンド構造は、理想的には図２９及び図３０
に示すようなものであることが想定される。
のエネルギバンド構造は、理想的には図２９及び図３０
に示すようなものであることが想定される。
【０２２３】図２９は第１０実施例の光電変換装置が無
バイアス状態にあるときのエネルギ帯図、図３０はキャ
リア増倍動作を行うためにバイアスを印加した状態にあ
るときのエネルギ帯図である。
バイアス状態にあるときのエネルギ帯図、図３０はキャ
リア増倍動作を行うためにバイアスを印加した状態にあ
るときのエネルギ帯図である。
【０２２４】図２９及び図３４は、ｎ型a-Si1-xGex:H層
５０１の禁制帯幅がＥｇ４、禁制帯幅約1.3eV のa-Si
1-XGeX:H〜禁制帯幅約2.4eV のa-Si1-yCy :H組成変化層
５１１，５１２，５１３の３つの層からなる増倍領域５
０２の最小禁制帯幅がＥｇ２、増倍領域５０２の最大禁
制帯幅がＥｇ３、ｎ型a-Si1-xGex:H層５０３の禁制帯幅
がＥｇ５、a-Si1-yCy :H層５０４の禁制帯幅がＥｇ１、
ｐ型a-Si1-yCy :H層５０５の禁制帯幅がＥｇ０であるこ
とを示している。
５０１の禁制帯幅がＥｇ４、禁制帯幅約1.3eV のa-Si
1-XGeX:H〜禁制帯幅約2.4eV のa-Si1-yCy :H組成変化層
５１１，５１２，５１３の３つの層からなる増倍領域５
０２の最小禁制帯幅がＥｇ２、増倍領域５０２の最大禁
制帯幅がＥｇ３、ｎ型a-Si1-xGex:H層５０３の禁制帯幅
がＥｇ５、a-Si1-yCy :H層５０４の禁制帯幅がＥｇ１、
ｐ型a-Si1-yCy :H層５０５の禁制帯幅がＥｇ０であるこ
とを示している。
【０２２５】また、図２９において、伝導帯端、価電子
帯端ともにエネルギの不連続点があるが、バイアス電圧
が印加された状態では、図３０を見てもわかるようにキ
ャリアの走行する方向にエネルギ不連続による障壁がほ
とんどなく、キャリアの走行性を阻害していない。
帯端ともにエネルギの不連続点があるが、バイアス電圧
が印加された状態では、図３０を見てもわかるようにキ
ャリアの走行する方向にエネルギ不連続による障壁がほ
とんどなく、キャリアの走行性を阻害していない。
【０２２６】ここで作成したa-Si1-yCy :H層５０４，５
０３のＣ組成比ｙは約0.4 であり、禁制帯幅Ｅｇ１，Ｅ
ｇ０はともに約2.3eV であった。組成変化層５１１，５
１２，５１３のうちの最大禁制帯幅がＥｇ３を与える層
もa-Si1-yCy:H であり、Ｅｇ３は約2.3eV であった。
０３のＣ組成比ｙは約0.4 であり、禁制帯幅Ｅｇ１，Ｅ
ｇ０はともに約2.3eV であった。組成変化層５１１，５
１２，５１３のうちの最大禁制帯幅がＥｇ３を与える層
もa-Si1-yCy:H であり、Ｅｇ３は約2.3eV であった。
【０２２７】また、a-Si1-xGex:H層５０１及び５０３の
Ge組成比ｘは約0.6 であり、禁制帯幅Ｅｇ４は約1.3eV
であった。組成変化層５１１，５１２，５１３のうちの
最小禁制帯幅Ｅｇ２を与える層もa-Si1-xGex:H層であ
り、Ｅｇ２も約1.3eV であった。
Ge組成比ｘは約0.6 であり、禁制帯幅Ｅｇ４は約1.3eV
であった。組成変化層５１１，５１２，５１３のうちの
最小禁制帯幅Ｅｇ２を与える層もa-Si1-xGex:H層であ
り、Ｅｇ２も約1.3eV であった。
【０２２８】さらに光吸収層５０３の光吸収係数は波長
540nm の光に対して約４×１０3cm- 1 、波長350nm の光
に対して約３×１０4cm-1 以上であり、紫外部光の吸収
が十分に行えている。
540nm の光に対して約４×１０3cm- 1 、波長350nm の光
に対して約３×１０4cm-1 以上であり、紫外部光の吸収
が十分に行えている。
【０２２９】本装置の増倍率は１０Ｖのバイアス印加時
に約１０倍以上あった。また、波長４００nm以下の紫外
部光に対して、波長を変化させても増倍率の変化はなか
った。さらに暗時のリーク電流は１０Ｖのバイアス印加
時に約１nA/cm2以下と低かった。さらにまた光応答速度
は増倍層５０２のないｐｉｎ型光電変換装置と同等であ
り、高速であった。 （実施例１１） 以下、図３１及び図３２を用いて本発明の第１１実施例
について説明する。図３１及び図３２は本発明の第１１
実施例の理想的に想定されるエネルギバンド構造図であ
る。
に約１０倍以上あった。また、波長４００nm以下の紫外
部光に対して、波長を変化させても増倍率の変化はなか
った。さらに暗時のリーク電流は１０Ｖのバイアス印加
時に約１nA/cm2以下と低かった。さらにまた光応答速度
は増倍層５０２のないｐｉｎ型光電変換装置と同等であ
り、高速であった。 （実施例１１） 以下、図３１及び図３２を用いて本発明の第１１実施例
について説明する。図３１及び図３２は本発明の第１１
実施例の理想的に想定されるエネルギバンド構造図であ
る。
【０２３０】図３１は、第１１実施例の光電変換装置が
無バイアス状態にあるときのエネルギ帯図、図３２はキ
ャリア増倍動作を行うためにバイアスを印加した状態に
あるときのエネルギ帯図である。
無バイアス状態にあるときのエネルギ帯図、図３２はキ
ャリア増倍動作を行うためにバイアスを印加した状態に
あるときのエネルギ帯図である。
【０２３１】図３１に図示する光電変換装置は、禁制帯
幅Ｅｇ４′のワイドギャップのｎ型a-Si1-yCy:H 層６０
１を有することと、禁制帯幅Ｅｇ５′のワイドギャップ
のｎ型a-Si1-yCy:H 層６０３を有すること以外は、図２
９と同じであり、a-Si1-XGeX:H〜a-Si1-yCy:H 組成変化
層６１１，６１２，６１３の３層からなる増倍領域６０
２の最小禁制帯幅がＥｇ２、最大禁制帯幅がＥｇ３、a-
Si1-yCy:H 層６０４の禁制帯幅がＥｇ１、ｐ型a-Si1-yC
y:H 層６０５の禁制帯幅がＥｇ０であることを示してい
る。
幅Ｅｇ４′のワイドギャップのｎ型a-Si1-yCy:H 層６０
１を有することと、禁制帯幅Ｅｇ５′のワイドギャップ
のｎ型a-Si1-yCy:H 層６０３を有すること以外は、図２
９と同じであり、a-Si1-XGeX:H〜a-Si1-yCy:H 組成変化
層６１１，６１２，６１３の３層からなる増倍領域６０
２の最小禁制帯幅がＥｇ２、最大禁制帯幅がＥｇ３、a-
Si1-yCy:H 層６０４の禁制帯幅がＥｇ１、ｐ型a-Si1-yC
y:H 層６０５の禁制帯幅がＥｇ０であることを示してい
る。
【０２３２】本装置の増倍率は１０Ｖのバイアス印加時
に約１０倍以上あった。また、波長４００nm以下の紫外
部光に対して波長を変化させても増倍率の変化はなかっ
た。さらに暗時のリーク電流は１０Ｖのバイアス印加時
に約0.１nA/cm2以下と低かった。さらにまた光応答速度
は増倍層６０２のないｐｉｎ型光電変換装置と同等であ
り、高速であった。 （実施例１２） 本実施例は、実施例６に示した光電変換装置の光吸収層
を遮光層よりも禁制帯幅を大きくした以外は実施例６と
同様に走査回路，読出し回路上に積層した実施例であ
る。
に約１０倍以上あった。また、波長４００nm以下の紫外
部光に対して波長を変化させても増倍率の変化はなかっ
た。さらに暗時のリーク電流は１０Ｖのバイアス印加時
に約0.１nA/cm2以下と低かった。さらにまた光応答速度
は増倍層６０２のないｐｉｎ型光電変換装置と同等であ
り、高速であった。 （実施例１２） 本実施例は、実施例６に示した光電変換装置の光吸収層
を遮光層よりも禁制帯幅を大きくした以外は実施例６と
同様に走査回路，読出し回路上に積層した実施例であ
る。
【０２３３】図１９は本発明の実施例の受光部付近の概
略的断面図、図２０は一画素の等価回路図、図２１は本
装置全体の等価回路およびブロック回路図である。
略的断面図、図２０は一画素の等価回路図、図２１は本
装置全体の等価回路およびブロック回路図である。
【０２３４】実施例３と同様にしてトランジスタを有す
る下地回路基体を形成した。
る下地回路基体を形成した。
【０２３５】続いて、a-Si1-XGeX:H〜a-Si1-yCy:H の組
成変化層７２１，７２２，７２３を形成して増倍領域７
１３を構成する。次にｎ型a-Si1-XGeX:H層７１４を形成
して画素ごとに分離し、光吸収層a-Si1-yCy:H 層７１５
を形成し、ｐ型a-Si1-yCy:H 層７１６を形成し、センサ
にバイアス電圧を印加するための透明電極７１７を形成
した。
成変化層７２１，７２２，７２３を形成して増倍領域７
１３を構成する。次にｎ型a-Si1-XGeX:H層７１４を形成
して画素ごとに分離し、光吸収層a-Si1-yCy:H 層７１５
を形成し、ｐ型a-Si1-yCy:H 層７１６を形成し、センサ
にバイアス電圧を印加するための透明電極７１７を形成
した。
【０２３６】また、コレクタ電極７１８が基板７０１の
裏面にオーミック接続されている。したがって、一画素
の等価回路は図２０のように、結晶シリコンで構成され
るバイポーラトランジスタ７３１のベースに、ｐチャン
ネルＭＯＳトランジスタ７３２とキャパシタ７３３及び
実施例１０と同様の光電変換装置７３４が接続され、ベ
ースに電位を与えるための端子７３５と、ｐチャンネル
ＭＯＳトランジスタ７３２およびキャパシタ７３３を駆
動するための端子７３６と、センサ電極７３７と、エミ
ッタ電極７３８、コレクタ電極７３９とで表わされる。
裏面にオーミック接続されている。したがって、一画素
の等価回路は図２０のように、結晶シリコンで構成され
るバイポーラトランジスタ７３１のベースに、ｐチャン
ネルＭＯＳトランジスタ７３２とキャパシタ７３３及び
実施例１０と同様の光電変換装置７３４が接続され、ベ
ースに電位を与えるための端子７３５と、ｐチャンネル
ＭＯＳトランジスタ７３２およびキャパシタ７３３を駆
動するための端子７３６と、センサ電極７３７と、エミ
ッタ電極７３８、コレクタ電極７３９とで表わされる。
【０２３７】図２１は図１９及び図２０で示した一画素
セル７４０を３×３の２次元マトリックス配置した回路
構成である。
セル７４０を３×３の２次元マトリックス配置した回路
構成である。
【０２３８】なお、動作は実施例３と同様なので動作説
明は省略する。
明は省略する。
【０２３９】本実施例の光電変換装置によれば、Ｅｇ１
なる禁制帯幅を有し光を吸収する光吸収層と、Ｅｇ５な
る禁制帯幅のｎ導電型層（遮光層）と、光を吸収して生
じたキャリアを増倍する最小禁制帯幅Ｅｇ２、最大禁制
帯幅Ｅｇ３なる禁制帯幅が連続的に変化したステップバ
ック構造を有する層を一層或いは複数層積層してなる増
倍層とを順次積層してなる層を、電荷注入阻止層間に狭
持するようにすることで、光吸収層と増倍層間におかれ
たｎ導電型層が、逆バイアス層としての働きを有するた
め、光吸収層で生じたキャリアは円滑に輸送され、更に
前記光吸収層の禁制帯幅Ｅｇ１が前記ｎ導電型層の禁制
帯幅Ｅｇ５を超えるようにすることにより、光吸収層、
増倍層のバンド不整合及びそれにより生ずる種々の問題
が解消され、界面準位の生成等による光吸収層にてキャ
リアの走行性に対する障害等から生ずる高速応答性の低
下を防止することができ、増倍層を持たないホトダイオ
ードと同様の高速応答性が得られると同時に、光吸収層
の禁制帯幅Ｅｇ１を特に紫外部光に対応する禁制帯幅に
することで、紫外部光に高感度をもたせることができ
る。
なる禁制帯幅を有し光を吸収する光吸収層と、Ｅｇ５な
る禁制帯幅のｎ導電型層（遮光層）と、光を吸収して生
じたキャリアを増倍する最小禁制帯幅Ｅｇ２、最大禁制
帯幅Ｅｇ３なる禁制帯幅が連続的に変化したステップバ
ック構造を有する層を一層或いは複数層積層してなる増
倍層とを順次積層してなる層を、電荷注入阻止層間に狭
持するようにすることで、光吸収層と増倍層間におかれ
たｎ導電型層が、逆バイアス層としての働きを有するた
め、光吸収層で生じたキャリアは円滑に輸送され、更に
前記光吸収層の禁制帯幅Ｅｇ１が前記ｎ導電型層の禁制
帯幅Ｅｇ５を超えるようにすることにより、光吸収層、
増倍層のバンド不整合及びそれにより生ずる種々の問題
が解消され、界面準位の生成等による光吸収層にてキャ
リアの走行性に対する障害等から生ずる高速応答性の低
下を防止することができ、増倍層を持たないホトダイオ
ードと同様の高速応答性が得られると同時に、光吸収層
の禁制帯幅Ｅｇ１を特に紫外部光に対応する禁制帯幅に
することで、紫外部光に高感度をもたせることができ
る。
【０２４０】またｎ導電型層の禁制帯幅Ｅｇ５が狭い禁
制帯幅のときは、増倍層への光の入射が低減されるので
増倍率の変動を低減することができる。
制帯幅のときは、増倍層への光の入射が低減されるので
増倍率の変動を低減することができる。
【０２４１】また、ステップバック構造の層数を選択す
ることで、増倍率が２以上得られ、且つ低雑音とするこ
とができた。
ることで、増倍率が２以上得られ、且つ低雑音とするこ
とができた。
【０２４２】また、本発明の光電変換装置の光吸収層、
ｎ導電型層、増倍層、電荷注入阻止層等の構成要素を少
なくともSi原子を含む非単結晶性材料から構成すること
で、禁制帯幅の容易な制御性及び低温積層が可能とな
り、積層により生ずる種々の問題を解消することができ
た。 （実施例１３） 以下、図１及び図３３及び図３４を用いて本発明の第１
３実施例について説明する。
ｎ導電型層、増倍層、電荷注入阻止層等の構成要素を少
なくともSi原子を含む非単結晶性材料から構成すること
で、禁制帯幅の容易な制御性及び低温積層が可能とな
り、積層により生ずる種々の問題を解消することができ
た。 （実施例１３） 以下、図１及び図３３及び図３４を用いて本発明の第１
３実施例について説明する。
【０２４３】図１は、本発明の光電変換装置の第１３実
施例を示す概略的縦断面構造図である。図１に図示する
光電変換装置は、Cr電極４０１、正孔注入を阻止するた
めの厚さ約５００Åのｎ型a-Si1-xGex:Hからなる電荷注
入阻止層４０２、キャリア増倍を行うためのa-Si1-xG
ex:H〜a-Si1-yCy:H の組成を変化させた増倍領域４０
３、増倍領域に光が侵入するのを防ぎ且つ光吸収層の内
部電界を強めキャリアの走行をよくするためのｎ型a-Si
1-xGex:H層（遮光層）４０４、光を吸収しキャリアを発
生させるための厚さ約２μm のa-Si:H〜a-Si1-yCy:H の
組成を変化させた光吸収層４０５、電子注入を阻止する
ための厚さ約１００Åのp 型a-Si:Hからなる電荷注入阻
止層４０６、酸化インジウムを主体とした透明電極４０
７とを有している。
施例を示す概略的縦断面構造図である。図１に図示する
光電変換装置は、Cr電極４０１、正孔注入を阻止するた
めの厚さ約５００Åのｎ型a-Si1-xGex:Hからなる電荷注
入阻止層４０２、キャリア増倍を行うためのa-Si1-xG
ex:H〜a-Si1-yCy:H の組成を変化させた増倍領域４０
３、増倍領域に光が侵入するのを防ぎ且つ光吸収層の内
部電界を強めキャリアの走行をよくするためのｎ型a-Si
1-xGex:H層（遮光層）４０４、光を吸収しキャリアを発
生させるための厚さ約２μm のa-Si:H〜a-Si1-yCy:H の
組成を変化させた光吸収層４０５、電子注入を阻止する
ための厚さ約１００Åのp 型a-Si:Hからなる電荷注入阻
止層４０６、酸化インジウムを主体とした透明電極４０
７とを有している。
【０２４４】Cr電極４０１及び透明電極４０７はＥＢ蒸
着で作成し、電荷注入阻止層４０２，増倍領域４０３，
ｎ型a-Si1-xGex:H層４０４，光吸収層４０５および電荷
注入阻止層４０６の非晶質層はプラズマＣＶＤ法で作成
した。非晶質層作成の際の原料ガスは、電荷注入阻止層
４０２及びｎ型a-Si1-xGex:H層４０４がSiH4,GeH4,PH3,
H2、増倍領域４０３がSiH4,GeH4,CH4,H2、光吸収層４０
５がSiH4, CH4,H2、電荷注入阻止層４０６がSiH4,B2H6,
H2を用いた。
着で作成し、電荷注入阻止層４０２，増倍領域４０３，
ｎ型a-Si1-xGex:H層４０４，光吸収層４０５および電荷
注入阻止層４０６の非晶質層はプラズマＣＶＤ法で作成
した。非晶質層作成の際の原料ガスは、電荷注入阻止層
４０２及びｎ型a-Si1-xGex:H層４０４がSiH4,GeH4,PH3,
H2、増倍領域４０３がSiH4,GeH4,CH4,H2、光吸収層４０
５がSiH4, CH4,H2、電荷注入阻止層４０６がSiH4,B2H6,
H2を用いた。
【０２４５】増倍領域４０３は原料ガスのうちCH4 とGe
H4のガス流量を連続的に変化させた厚さ２００Åの組成
変化層４１１，４１２，４１３の３つの層から成ってい
る。ｎ型a-Si1-xGex:H層４０４のPH3 のガス流量は電荷
注入阻止層４０２よりもやや少なくしている。光吸収層
４０５は原料ガスのうちCH4 のガス流量を連続的に変化
させて形成している。
H4のガス流量を連続的に変化させた厚さ２００Åの組成
変化層４１１，４１２，４１３の３つの層から成ってい
る。ｎ型a-Si1-xGex:H層４０４のPH3 のガス流量は電荷
注入阻止層４０２よりもやや少なくしている。光吸収層
４０５は原料ガスのうちCH4 のガス流量を連続的に変化
させて形成している。
【０２４６】図１に示した第１３実施例の光電変換装置
のエネルギバンド構造は、理想的には図３３及び図３４
に示すようなものであることが想定される。
のエネルギバンド構造は、理想的には図３３及び図３４
に示すようなものであることが想定される。
【０２４７】図３３は第１３実施例の光電変換装置が無
バイアス状態にあるときのエネルギ帯図、図３４はキャ
リア増倍動作を行うためにバイアスを印加した状態にあ
るときのエネルギ帯図である。
バイアス状態にあるときのエネルギ帯図、図３４はキャ
リア増倍動作を行うためにバイアスを印加した状態にあ
るときのエネルギ帯図である。
【０２４８】図３３及び図３４は、ｎ型a-Si1-xGex:H層
５０１の禁制帯幅がＥｇ４、a-Si1- xGex:H〜a-Si1-yCy:
H 組成変化層５１１，５１２，５１３の３つの層からな
る増倍領域５０２の最小禁制帯幅がＥｇ２、増倍領域５
０２の最大禁制帯幅がＥｇ３、ｎ型a-Si1-xGex:H層５０
３の禁制帯幅がＥｇ５、a-Si:H〜a-Si1-yCy:H 組成変化
層５０４の最小禁制帯幅がＥｇ１、ｐ型a-Si:H層５０５
の禁制帯幅がＥｇ０であることを示している。
５０１の禁制帯幅がＥｇ４、a-Si1- xGex:H〜a-Si1-yCy:
H 組成変化層５１１，５１２，５１３の３つの層からな
る増倍領域５０２の最小禁制帯幅がＥｇ２、増倍領域５
０２の最大禁制帯幅がＥｇ３、ｎ型a-Si1-xGex:H層５０
３の禁制帯幅がＥｇ５、a-Si:H〜a-Si1-yCy:H 組成変化
層５０４の最小禁制帯幅がＥｇ１、ｐ型a-Si:H層５０５
の禁制帯幅がＥｇ０であることを示している。
【０２４９】また、図３３において、伝導帯端、価電子
帯端ともにエネルギの不連続点があるが、バイアス電圧
が印加された状態では、図３４を見てもわかるようにキ
ャリアの走行する方向にエネルギ不連続による障壁がほ
とんどなく、キャリアの走行性を阻害していない。
帯端ともにエネルギの不連続点があるが、バイアス電圧
が印加された状態では、図３４を見てもわかるようにキ
ャリアの走行する方向にエネルギ不連続による障壁がほ
とんどなく、キャリアの走行性を阻害していない。
【０２５０】ここで作成した組成変化層５１１，５１
２，５１３のうちの最大禁制帯幅Ｅｇ３を与える層はＣ
組成比ｙが約0.4 のa-Si1-yCy:H であり、Ｅｇ３は約2.
3eV であった。a-Si:H〜a-Si1-yCy:H 組成変化層５０４
の最大禁制帯幅を与える層もa-Si1-yCy:H であった。
２，５１３のうちの最大禁制帯幅Ｅｇ３を与える層はＣ
組成比ｙが約0.4 のa-Si1-yCy:H であり、Ｅｇ３は約2.
3eV であった。a-Si:H〜a-Si1-yCy:H 組成変化層５０４
の最大禁制帯幅を与える層もa-Si1-yCy:H であった。
【０２５１】また、a-Si1-xGex:H層５０１及び５０３の
Ge組成比ｘは約0.6 であり、禁制帯幅Ｅｇ４は約1.3eV
であった。組成変化層５１１，５１２，５１３のうちの
最小禁制帯幅Ｅｇ２を与える層もa-Si1-xGex:H層であ
り、Ｅｇ２も約1.3eV であった。a-Si:H〜a-Si1-yCy:H
組成変化層５０４の最小禁制帯幅Ｅｇ１を与える層はa-
Si:Hであり、Ｅｇ１は約1.8eV であった。ｐ型a-Si:H層
５０５の禁制帯幅Ｅｇ０も約1.8eV であった。
Ge組成比ｘは約0.6 であり、禁制帯幅Ｅｇ４は約1.3eV
であった。組成変化層５１１，５１２，５１３のうちの
最小禁制帯幅Ｅｇ２を与える層もa-Si1-xGex:H層であ
り、Ｅｇ２も約1.3eV であった。a-Si:H〜a-Si1-yCy:H
組成変化層５０４の最小禁制帯幅Ｅｇ１を与える層はa-
Si:Hであり、Ｅｇ１は約1.8eV であった。ｐ型a-Si:H層
５０５の禁制帯幅Ｅｇ０も約1.8eV であった。
【０２５２】さらに光吸収層５０４の光吸収係数は波長
700 nmの光に対して約６×１０3cm- 1 、波長350 nmの光
に対して約３×１０4cm-1 以上であり、可視部光から紫
外部光の吸収が十分に行えている。
700 nmの光に対して約６×１０3cm- 1 、波長350 nmの光
に対して約３×１０4cm-1 以上であり、可視部光から紫
外部光の吸収が十分に行えている。
【０２５３】本装置の増倍率は１０Ｖのバイアス印加時
に約１０倍以上あった。また、波長７００nm以下の可視
部から紫外部の光に対して、波長を変化させても増倍率
の変化はなかった。さらに暗時のリーク電流は１０Ｖの
バイアス印加時に約１nA/cm2以下と低かった。さらにま
た光応答速度は増倍層５０２のないｐｉｎ型光電変換装
置と同等であり、高速であった。 （実施例１４） 以下、図３５及び図３６を用いて本発明の第１４実施例
について説明する。
に約１０倍以上あった。また、波長７００nm以下の可視
部から紫外部の光に対して、波長を変化させても増倍率
の変化はなかった。さらに暗時のリーク電流は１０Ｖの
バイアス印加時に約１nA/cm2以下と低かった。さらにま
た光応答速度は増倍層５０２のないｐｉｎ型光電変換装
置と同等であり、高速であった。 （実施例１４） 以下、図３５及び図３６を用いて本発明の第１４実施例
について説明する。
【０２５４】図３５及び図３６は本発明の第１４実施例
の理想的に想定されるエネルギバンド構造図である。
の理想的に想定されるエネルギバンド構造図である。
【０２５５】図３５は第１４実施例の光電変換装置が無
バイアス状態にあるときのエネルギ帯図、図３６はキャ
リア増倍動作を行うためにバイアスを印加した状態にあ
るときのエネルギ帯図である。
バイアス状態にあるときのエネルギ帯図、図３６はキャ
リア増倍動作を行うためにバイアスを印加した状態にあ
るときのエネルギ帯図である。
【０２５６】図３５に図示するエネルギ帯図の光電変換
装置は、禁制帯幅Ｅｇ４′のｎ型a-Si1-yCy:H 層６０１
であることと、光吸収層６０４のa-Si:H組成の領域が図
３３よりも広いことと、禁制帯幅Ｅｇ５′のｎ型a-Si
1-yCy:H 層（遮光層）６０３であること以外は、実施例
１３の光電変換装置と同じであり、a-Si1-xGex:H〜a-Si
1-yCy:H 組成変化層６１１，６１２，６１３の３層から
なる増倍領域６０２の最小禁制帯幅がＥｇ２、最大禁制
帯幅がＥｇ３、a-Si:H〜a-Si1-yCy:H 層６０４の最小禁
制帯幅がＥｇ１、ｐ型a-Si:H層６０５の禁制帯幅がＥｇ
０であることを示している。
装置は、禁制帯幅Ｅｇ４′のｎ型a-Si1-yCy:H 層６０１
であることと、光吸収層６０４のa-Si:H組成の領域が図
３３よりも広いことと、禁制帯幅Ｅｇ５′のｎ型a-Si
1-yCy:H 層（遮光層）６０３であること以外は、実施例
１３の光電変換装置と同じであり、a-Si1-xGex:H〜a-Si
1-yCy:H 組成変化層６１１，６１２，６１３の３層から
なる増倍領域６０２の最小禁制帯幅がＥｇ２、最大禁制
帯幅がＥｇ３、a-Si:H〜a-Si1-yCy:H 層６０４の最小禁
制帯幅がＥｇ１、ｐ型a-Si:H層６０５の禁制帯幅がＥｇ
０であることを示している。
【０２５７】本装置の増倍率は１０Ｖのバイアス印加時
に約１０倍以上あった。また、波長７００ｎｍ以下の光
に対して波長を変化させても増倍率の変化はなかった。
さらに暗時のリーク電流は１０Ｖのバイアス印加時に約
１nA/cm2以下と低かった。さらにまた光応答速度は増倍
層６０２のないｐｉｎ型光電変換装置と同等であり、高
速であった。 （実施例１５） 本実施例は、実施例１３に示した光電変換装置を、実施
例３に示した走査回路，読出し回路上に積層した実施例
である。
に約１０倍以上あった。また、波長７００ｎｍ以下の光
に対して波長を変化させても増倍率の変化はなかった。
さらに暗時のリーク電流は１０Ｖのバイアス印加時に約
１nA/cm2以下と低かった。さらにまた光応答速度は増倍
層６０２のないｐｉｎ型光電変換装置と同等であり、高
速であった。 （実施例１５） 本実施例は、実施例１３に示した光電変換装置を、実施
例３に示した走査回路，読出し回路上に積層した実施例
である。
【０２５８】図１９は本発明の実施例の受光部付近の概
略的断面図、図２０は一画素の等価回路図、図２１は本
装置全体の等価回路およびブロック回路図である。
略的断面図、図２０は一画素の等価回路図、図２１は本
装置全体の等価回路およびブロック回路図である。
【０２５９】実施例３と同様にしてトランジスタを有す
る下地回路基体を形成した。
る下地回路基体を形成した。
【０２６０】続いて、a-Si1-xGex:H〜a-Si1-yCy:H の組
成変化層７２１，７２２，７２３を形成して増倍領域７
１３を構成した。次にｎ型a-Si1-xGex:H層７１４を形成
して画素ごとに分離し、光吸収層a-Si:H〜a-Si1-yCy:H
組成変化層７１５を形成し、ｐ型a-Si:H層７１６を形成
し、センサにバイアス電圧を印加するための透明電極７
１７を形成した。
成変化層７２１，７２２，７２３を形成して増倍領域７
１３を構成した。次にｎ型a-Si1-xGex:H層７１４を形成
して画素ごとに分離し、光吸収層a-Si:H〜a-Si1-yCy:H
組成変化層７１５を形成し、ｐ型a-Si:H層７１６を形成
し、センサにバイアス電圧を印加するための透明電極７
１７を形成した。
【０２６１】また、コレクタ電極７１８が基板７０１の
裏面にオーミック接続されている。したがって、一画素
の等価回路は図２０のように、結晶シリコンで構成され
るバイポーラトランジスタ７３１のベースに、ｐチャン
ネルＭＯＳトランジスタ７３２とキャパシタ７３３及び
実施例１３と同様の光電変換装置７３４が接続され、ベ
ースに電位を与えるための端子７３５と、ｐチャンネル
ＭＯＳトランジスタ７３２およびキャパシタ７３３を駆
動するための端子７３６と、センサ電極７３７と、エミ
ッタ電極７３８、コレクタ電極７３９とで表わされる。
裏面にオーミック接続されている。したがって、一画素
の等価回路は図２０のように、結晶シリコンで構成され
るバイポーラトランジスタ７３１のベースに、ｐチャン
ネルＭＯＳトランジスタ７３２とキャパシタ７３３及び
実施例１３と同様の光電変換装置７３４が接続され、ベ
ースに電位を与えるための端子７３５と、ｐチャンネル
ＭＯＳトランジスタ７３２およびキャパシタ７３３を駆
動するための端子７３６と、センサ電極７３７と、エミ
ッタ電極７３８、コレクタ電極７３９とで表わされる。
【０２６２】図２１は図１９及び図２０で示した一画素
セル７４０を３×３の２次元マトリックス配置した回路
構成図である。
セル７４０を３×３の２次元マトリックス配置した回路
構成図である。
【０２６３】なお、動作は実施例３と同様なので動作説
明は省略する。
明は省略する。
【０２６４】本実施例の光電変換装置によれば、Ｅｇ１
なる禁制帯幅を有し光を吸収する光吸収層と、Ｅｇ５な
る禁制帯幅のｎ導電型層と、光を吸収して生じたキャリ
アを増倍する最小禁制帯幅Ｅｇ２、最大禁制帯幅Ｅｇ３
なる禁制帯幅が連続的に変化したステップバック構造を
有する層を一層或いは複数層積層してなる増倍層とを順
次積層してなる層を、電荷注入阻止層間に狭持するよう
にすることで、光吸収層と増倍層間におかれたｎ導電型
層が、逆バイアス層としての働きを有するため、光吸収
層で生じたキャリアは円滑に輸送され、更に前記光吸収
層の禁制帯幅Ｅｇ１が、光吸収層上の積層された一方の
電荷注入阻止層側より連続的に大きくなるように変化
し、前記ｎ導電型層と近接した光吸収層の禁制帯幅Ｅｇ
１がｎ導電型層の禁制帯幅Ｅｇ５以上であるようにする
ことにより、光吸収層、増倍層のバンド不整合及びそれ
により生ずる種々の問題が解消され、界面準位の生成等
による光吸収層にてキャリアの走行性に対する障害等か
ら生ずる高速応答性の低下を防止することができ、増倍
層を持たないホトダイオードと同様の高速応答性が得ら
れると同時に、光吸収層の禁制帯幅Ｅｇ１を特に可視部
光から紫外部光に対応する禁制帯幅にすることで、可視
部光から紫外部光に高感度をもたせることができる。
なる禁制帯幅を有し光を吸収する光吸収層と、Ｅｇ５な
る禁制帯幅のｎ導電型層と、光を吸収して生じたキャリ
アを増倍する最小禁制帯幅Ｅｇ２、最大禁制帯幅Ｅｇ３
なる禁制帯幅が連続的に変化したステップバック構造を
有する層を一層或いは複数層積層してなる増倍層とを順
次積層してなる層を、電荷注入阻止層間に狭持するよう
にすることで、光吸収層と増倍層間におかれたｎ導電型
層が、逆バイアス層としての働きを有するため、光吸収
層で生じたキャリアは円滑に輸送され、更に前記光吸収
層の禁制帯幅Ｅｇ１が、光吸収層上の積層された一方の
電荷注入阻止層側より連続的に大きくなるように変化
し、前記ｎ導電型層と近接した光吸収層の禁制帯幅Ｅｇ
１がｎ導電型層の禁制帯幅Ｅｇ５以上であるようにする
ことにより、光吸収層、増倍層のバンド不整合及びそれ
により生ずる種々の問題が解消され、界面準位の生成等
による光吸収層にてキャリアの走行性に対する障害等か
ら生ずる高速応答性の低下を防止することができ、増倍
層を持たないホトダイオードと同様の高速応答性が得ら
れると同時に、光吸収層の禁制帯幅Ｅｇ１を特に可視部
光から紫外部光に対応する禁制帯幅にすることで、可視
部光から紫外部光に高感度をもたせることができる。
【０２６５】またｎ導電型層の禁制帯幅Ｅｇ５が狭い禁
制帯幅のときは、増倍層への光の入射が低減されるので
増倍層への光入射による増倍率の変動を低減することが
できる。
制帯幅のときは、増倍層への光の入射が低減されるので
増倍層への光入射による増倍率の変動を低減することが
できる。
【０２６６】また、ステップバック構造の層数を選択す
ることで、増倍率が２以上得られ、且つ低雑音とするこ
とができた。
ることで、増倍率が２以上得られ、且つ低雑音とするこ
とができた。
【０２６７】また、本発明の光電変換装置の光吸収層、
ｎ導電型層、増倍層、電荷注入阻止層等の構成要素を少
なくともSi原子を含む非単結晶性材料から構成すること
で、禁制帯幅の容易な制御性及び低温積層が可能とな
り、積層により生ずる種々の問題を解消することができ
た。 （実施例１６） 以下、図１及び図３７及び図３８を用いて本発明の第１
６実施例について説明する。
ｎ導電型層、増倍層、電荷注入阻止層等の構成要素を少
なくともSi原子を含む非単結晶性材料から構成すること
で、禁制帯幅の容易な制御性及び低温積層が可能とな
り、積層により生ずる種々の問題を解消することができ
た。 （実施例１６） 以下、図１及び図３７及び図３８を用いて本発明の第１
６実施例について説明する。
【０２６８】図１は、本発明の光電変換装置の第１６実
施例を示す概略的縦断面構造図である。図１に図示する
光電変換装置は、Cr電極４０１、正孔注入を阻止するた
めの厚さ約５００Åのｎ型a-Si1-xGex:Hからなる電荷注
入阻止層４０２、キャリア増倍を行うためのa-Si1-xG
ex:H〜a-Si1-yCy:H の組成を変化させた増倍領域４０
３、増倍領域に光が侵入するのを防ぎ且つ光吸収層の内
部電界を強めキャリアの走行をよくするためのｎ型a-Si
1-xGex:H層（遮光層）４０４、光を吸収しキャリアを発
生させるための厚さ約１μm のa-Si:H〜a-Si1-xGex:Hの
組成を変化させた光吸収層４０５、電子注入を阻止する
ための厚さ約１００Åのp 型a-Si:Hからなる電荷注入阻
止層４０６、酸化インジウムを主体とした透明電極４０
７とを有している。
施例を示す概略的縦断面構造図である。図１に図示する
光電変換装置は、Cr電極４０１、正孔注入を阻止するた
めの厚さ約５００Åのｎ型a-Si1-xGex:Hからなる電荷注
入阻止層４０２、キャリア増倍を行うためのa-Si1-xG
ex:H〜a-Si1-yCy:H の組成を変化させた増倍領域４０
３、増倍領域に光が侵入するのを防ぎ且つ光吸収層の内
部電界を強めキャリアの走行をよくするためのｎ型a-Si
1-xGex:H層（遮光層）４０４、光を吸収しキャリアを発
生させるための厚さ約１μm のa-Si:H〜a-Si1-xGex:Hの
組成を変化させた光吸収層４０５、電子注入を阻止する
ための厚さ約１００Åのp 型a-Si:Hからなる電荷注入阻
止層４０６、酸化インジウムを主体とした透明電極４０
７とを有している。
【０２６９】Cr電極４０１及び透明電極４０７はＥＢ蒸
着で作成し、電荷注入阻止層４０２，増倍領域４０３，
ｎ型a-Si1-xGex:H層４０４，光吸収層４０５および電荷
注入阻止層４０６の非晶質層はプラズマＣＶＤ法で作成
した。非晶質層作成の際の原料ガスは、電荷注入阻止層
４０２及びｎ型a-Si1-xGex:H層４０４にはSiH4,GeH4,PH
3,H2、増倍領域４０３にはSiH4,GeH4,CH4,H2、光吸収層
４０５にはSiH4, GeH4,H2 、電荷注入阻止層４０６には
SiH4,B2H6,H2を用いた。
着で作成し、電荷注入阻止層４０２，増倍領域４０３，
ｎ型a-Si1-xGex:H層４０４，光吸収層４０５および電荷
注入阻止層４０６の非晶質層はプラズマＣＶＤ法で作成
した。非晶質層作成の際の原料ガスは、電荷注入阻止層
４０２及びｎ型a-Si1-xGex:H層４０４にはSiH4,GeH4,PH
3,H2、増倍領域４０３にはSiH4,GeH4,CH4,H2、光吸収層
４０５にはSiH4, GeH4,H2 、電荷注入阻止層４０６には
SiH4,B2H6,H2を用いた。
【０２７０】増倍領域４０３は原料ガスのうちCH4 とGe
H4のガス流量を連続的に変化させた厚さ２００Åの組成
変化層４１１，４１２，４１３の３つの層から成ってい
る。ｎ型a-Si1-xGex:H層４０４のPH3 のガス流量は電荷
注入阻止層４０２よりもやや少なくしている。光吸収層
４０５は原料ガスのうちGeH4のガス流量を連続的に変化
させて形成している。
H4のガス流量を連続的に変化させた厚さ２００Åの組成
変化層４１１，４１２，４１３の３つの層から成ってい
る。ｎ型a-Si1-xGex:H層４０４のPH3 のガス流量は電荷
注入阻止層４０２よりもやや少なくしている。光吸収層
４０５は原料ガスのうちGeH4のガス流量を連続的に変化
させて形成している。
【０２７１】図１に示した第１６実施例の光電変換装置
のエネルギバンド構造は、理想的には図３７及び図３８
に示すようなものであることが想定される。
のエネルギバンド構造は、理想的には図３７及び図３８
に示すようなものであることが想定される。
【０２７２】図３７は第１６実施例の光電変換装置が無
バイアス状態にあるときのエネルギ帯図、図３８はキャ
リア増倍動作を行うためにバイアスを印加した状態にあ
るときのエネルギ帯図である。
バイアス状態にあるときのエネルギ帯図、図３８はキャ
リア増倍動作を行うためにバイアスを印加した状態にあ
るときのエネルギ帯図である。
【０２７３】図３７及び図３８は、ｎ型a-Si1-xGex:H層
５０１の禁制帯幅がＥｇ４、a-Si1- xGex:H〜a-Si1-yCy:
H 組成変化層５１１，５１２，５１３の３つの層からな
る増倍領域５０２の最小禁制帯幅がＥｇ２、増倍領域５
０２の最大禁制帯幅がＥｇ３、ｎ型a-Si1-xGex:H層５０
３の禁制帯幅がＥｇ５、a-Si:H〜a-Si1-xGex:H層５０４
の最大禁制帯幅がＥｇ１、ｐ型a-Si:H層５０５の禁制帯
幅がＥｇ０であることを示している。
５０１の禁制帯幅がＥｇ４、a-Si1- xGex:H〜a-Si1-yCy:
H 組成変化層５１１，５１２，５１３の３つの層からな
る増倍領域５０２の最小禁制帯幅がＥｇ２、増倍領域５
０２の最大禁制帯幅がＥｇ３、ｎ型a-Si1-xGex:H層５０
３の禁制帯幅がＥｇ５、a-Si:H〜a-Si1-xGex:H層５０４
の最大禁制帯幅がＥｇ１、ｐ型a-Si:H層５０５の禁制帯
幅がＥｇ０であることを示している。
【０２７４】また、図３７において、伝導帯端、価電子
帯端ともにエネルギの不連続点があるが、バイアス電圧
が印加された状態では、図３８を見てもわかるようにキ
ャリアの走行する方向にエネルギ不連続による障壁がほ
とんどなく、キャリアの走行性を阻害していない。
帯端ともにエネルギの不連続点があるが、バイアス電圧
が印加された状態では、図３８を見てもわかるようにキ
ャリアの走行する方向にエネルギ不連続による障壁がほ
とんどなく、キャリアの走行性を阻害していない。
【０２７５】ここで作成した組成変化層５１１，５１
２，５１３のうちの最大禁制帯幅Ｅｇ３を与える層はＣ
組成比ｙが約0.4 のa-Si1-yCy:H であり、Ｅｇ３は約2.
3eV であった。
２，５１３のうちの最大禁制帯幅Ｅｇ３を与える層はＣ
組成比ｙが約0.4 のa-Si1-yCy:H であり、Ｅｇ３は約2.
3eV であった。
【０２７６】また、a-Si1-xGex:H層５０１及び５０３の
Ge組成比ｘは約0.6 であり、禁制帯幅Ｅｇ４は約1.3eV
であった。組成変化層５１１，５１２，５１３のうちの
最小禁制帯幅Ｅｇ２を与える層もa-Si1-xGex:H層であ
り、Ｅｇ２も約1.3eV であった。a-Si:H〜a-Si1-xGex:H
層５０４の最大禁制帯幅Ｅｇ１を与える層はa-Si:Hであ
り、Ｅｇ１は約1.8eV であった。ｐ型a-Si:H層５０５の
禁制帯幅Ｅｇ０も約1.8eV であった。
Ge組成比ｘは約0.6 であり、禁制帯幅Ｅｇ４は約1.3eV
であった。組成変化層５１１，５１２，５１３のうちの
最小禁制帯幅Ｅｇ２を与える層もa-Si1-xGex:H層であ
り、Ｅｇ２も約1.3eV であった。a-Si:H〜a-Si1-xGex:H
層５０４の最大禁制帯幅Ｅｇ１を与える層はa-Si:Hであ
り、Ｅｇ１は約1.8eV であった。ｐ型a-Si:H層５０５の
禁制帯幅Ｅｇ０も約1.8eV であった。
【０２７７】さらに光吸収層５０４の光吸収係数は波長
400 nmの光に対して約１×１０5cm- 1 以上、波長1000nm
の光に対して約２×１０4cm-1 以上であり、赤外部光，
可視部光，紫外部光にわたって光の吸収が十分に行えて
いた。
400 nmの光に対して約１×１０5cm- 1 以上、波長1000nm
の光に対して約２×１０4cm-1 以上であり、赤外部光，
可視部光，紫外部光にわたって光の吸収が十分に行えて
いた。
【０２７８】本装置の増倍率は１０Ｖのバイアス印加時
に約１０倍以上あった。また、波長1000nm以下の光に対
して、波長を変化させても増倍率の変化はなかった。さ
らに暗時のリーク電流は１０Ｖのバイアス印加時に約１
nA/cm2以下と低かった。さらにまた光応答速度は増倍層
５０２のないｐｉｎ型光電変換装置と同等であり、高速
であった。 （実施例１７） 以下、図３９及び図４０を用いて本発明の第１７実施例
について説明する。
に約１０倍以上あった。また、波長1000nm以下の光に対
して、波長を変化させても増倍率の変化はなかった。さ
らに暗時のリーク電流は１０Ｖのバイアス印加時に約１
nA/cm2以下と低かった。さらにまた光応答速度は増倍層
５０２のないｐｉｎ型光電変換装置と同等であり、高速
であった。 （実施例１７） 以下、図３９及び図４０を用いて本発明の第１７実施例
について説明する。
【０２７９】図３９及び図４０は本発明の第１７実施例
の理想的に想定されるエネルギバンド構造図である。
の理想的に想定されるエネルギバンド構造図である。
【０２８０】図３９は第１７実施例の光電変換装置が無
バイアス状態にあるときのエネルギ帯図、図４０はキャ
リア増倍動作を行うためにバイアスを印加した状態にあ
るときのエネルギ帯図である。
バイアス状態にあるときのエネルギ帯図、図４０はキャ
リア増倍動作を行うためにバイアスを印加した状態にあ
るときのエネルギ帯図である。
【０２８１】図３９に示す光電変換装置は、禁制帯幅Ｅ
ｇ４′のワイドギャップｎ型a-Si1- yCy:H 層６０１であ
ることと、光吸収層６０４のa-Si:H組成の領域が図３７
の光電変換装置よりも広いこと以外は、図３７と同じで
ある。各層の禁制帯幅は、a-Si1-xGex:H〜a-Si1-yCy:H
組成変化層６１１，６１２，６１３の３層からなる増倍
領域６０２の最小禁制帯幅がＥｇ２、最大禁制帯幅がＥ
ｇ３、ｎ型a-Si1-xGex:H層６０３の禁制帯幅がＥｇ５、
a-Si:H〜a-Si1-xGex:H層６０４の最大禁制帯幅がＥｇ
１、ｐ型a-Si:H層６０５の禁制帯幅がＥｇ０であること
を示している。
ｇ４′のワイドギャップｎ型a-Si1- yCy:H 層６０１であ
ることと、光吸収層６０４のa-Si:H組成の領域が図３７
の光電変換装置よりも広いこと以外は、図３７と同じで
ある。各層の禁制帯幅は、a-Si1-xGex:H〜a-Si1-yCy:H
組成変化層６１１，６１２，６１３の３層からなる増倍
領域６０２の最小禁制帯幅がＥｇ２、最大禁制帯幅がＥ
ｇ３、ｎ型a-Si1-xGex:H層６０３の禁制帯幅がＥｇ５、
a-Si:H〜a-Si1-xGex:H層６０４の最大禁制帯幅がＥｇ
１、ｐ型a-Si:H層６０５の禁制帯幅がＥｇ０であること
を示している。
【０２８２】本装置の増倍率は１０Ｖのバイアス印加時
に約１０倍以上あった。また、波長1000ｎｍ以下の光に
対して波長を変化させても増倍率の変化はなかった。さ
らに暗時のリーク電流は１０Ｖのバイアス印加時に約１
nA/cm2以下と低かった。さらにまた光応答速度は増倍層
６０２のないｐｉｎ型光電変換装置と同等であり、高速
であった。 （実施例１８） 本実施例は、実施例１６に示した光電変換装置を実施例
３に示した走査回路，読出し回路上に積層した実施例で
ある。
に約１０倍以上あった。また、波長1000ｎｍ以下の光に
対して波長を変化させても増倍率の変化はなかった。さ
らに暗時のリーク電流は１０Ｖのバイアス印加時に約１
nA/cm2以下と低かった。さらにまた光応答速度は増倍層
６０２のないｐｉｎ型光電変換装置と同等であり、高速
であった。 （実施例１８） 本実施例は、実施例１６に示した光電変換装置を実施例
３に示した走査回路，読出し回路上に積層した実施例で
ある。
【０２８３】図１９は本発明の実施例の受光部付近の概
略的断面図、図２０は一画素の等価回路図、図２１は本
装置全体の等価回路およびブロック回路図である。
略的断面図、図２０は一画素の等価回路図、図２１は本
装置全体の等価回路およびブロック回路図である。
【０２８４】まず、実施例３と同様にしてトランジスタ
を有する下地回路基体を形成した。続いて、a-Si1-XG
eX:H〜a-Si1-yCy:H の組成変化層７２１，７２２，７２
３を形成して増倍領域７１３を構成した。次にｎ型a-Si
1-XGeX:H層７１４を形成して画素ごとに分離し、光吸収
層a-Si:H〜a-Si1-XGeX:H組成変化層７１５を形成し、ｐ
型a-Si:H層７１６を形成し、センサにバイアス電圧を印
加するための透明電極７１７を形成した。
を有する下地回路基体を形成した。続いて、a-Si1-XG
eX:H〜a-Si1-yCy:H の組成変化層７２１，７２２，７２
３を形成して増倍領域７１３を構成した。次にｎ型a-Si
1-XGeX:H層７１４を形成して画素ごとに分離し、光吸収
層a-Si:H〜a-Si1-XGeX:H組成変化層７１５を形成し、ｐ
型a-Si:H層７１６を形成し、センサにバイアス電圧を印
加するための透明電極７１７を形成した。
【０２８５】また、コレクタ電極７１８が基板７０１の
裏面にオーミック接続されている。したがって、一画素
の等価回路は図２０のように、結晶シリコンで構成され
るバイポーラトランジスタ７３１のベースに、ｐチャン
ネルＭＯＳトランジスタ７３２とキャパシタ７３３及び
実施例１と同様の光電変換装置７３４が接続され、ベー
スに電位を与えるための端子７３５と、ｐチャンネルＭ
ＯＳトランジスタ７３２およびキャパシタ７３３を駆動
するための端子７３６と、センサ電極７３７と、エミッ
タ電極７３８、コレクタ電極７３９とで表わされる。
裏面にオーミック接続されている。したがって、一画素
の等価回路は図２０のように、結晶シリコンで構成され
るバイポーラトランジスタ７３１のベースに、ｐチャン
ネルＭＯＳトランジスタ７３２とキャパシタ７３３及び
実施例１と同様の光電変換装置７３４が接続され、ベー
スに電位を与えるための端子７３５と、ｐチャンネルＭ
ＯＳトランジスタ７３２およびキャパシタ７３３を駆動
するための端子７３６と、センサ電極７３７と、エミッ
タ電極７３８、コレクタ電極７３９とで表わされる。
【０２８６】図２１は図１９及び図２０で示した一画素
セル７４０を３×３の２次元マトリックス配置した回路
構成である。
セル７４０を３×３の２次元マトリックス配置した回路
構成である。
【０２８７】なお、動作は実施例３と同様なので動作説
明は省略する。
明は省略する。
【０２８８】本実施例の光電変換装置によれば、Ｅｇ１
なる禁制帯幅を有し光を吸収する光吸収層と、Ｅｇ５な
る禁制帯幅のｎ導電型層と、光を吸収して生じたキャリ
アを増倍する最小禁制帯幅Ｅｇ２、最大禁制帯幅Ｅｇ３
なる禁制帯幅が連続的に変化したステップバック構造を
有する層を一層或いは複数層積層してなる増倍層とを順
次積層してなる層を、電荷注入阻止層間に狭持するよう
にすることで、光吸収層と増倍層間におかれたｎ導電型
層（遮光層）が、逆バイアス層としての働きを有し又キ
ャリアの輸送方向に光吸収層の禁制帯幅が変化している
ため、光吸収層で生じたキャリアは円滑に増倍層へ輸送
され、更に前記光吸収層の禁制帯幅Ｅｇ１が光吸収層上
に積層された一方の電荷注入阻止層側から連続的に小さ
くなるように変化し、前記ｎ導電型層（遮光層）と近接
した光吸収層の禁制帯幅Ｅｇ１が、ｎ導電型層の禁制帯
幅Ｅｇ５と略等しくなるように構成されていることよ
り、光吸収層、増倍層のバンド不整合及びそれにより生
ずる種々の問題が解消され、界面準位の生成等による光
吸収層にてキャリアの走行性に対する障害等から生ずる
高速応答性の低下を防止することができ、増倍層を持た
ないホトダイオードと同様の高速応答性が得られると同
時に、光吸収層の禁制帯幅Ｅｇ１を特に赤外部光から紫
外部光に対応する禁制帯幅にすることで、赤外部光から
紫外部光に高感度をもたせることができた。
なる禁制帯幅を有し光を吸収する光吸収層と、Ｅｇ５な
る禁制帯幅のｎ導電型層と、光を吸収して生じたキャリ
アを増倍する最小禁制帯幅Ｅｇ２、最大禁制帯幅Ｅｇ３
なる禁制帯幅が連続的に変化したステップバック構造を
有する層を一層或いは複数層積層してなる増倍層とを順
次積層してなる層を、電荷注入阻止層間に狭持するよう
にすることで、光吸収層と増倍層間におかれたｎ導電型
層（遮光層）が、逆バイアス層としての働きを有し又キ
ャリアの輸送方向に光吸収層の禁制帯幅が変化している
ため、光吸収層で生じたキャリアは円滑に増倍層へ輸送
され、更に前記光吸収層の禁制帯幅Ｅｇ１が光吸収層上
に積層された一方の電荷注入阻止層側から連続的に小さ
くなるように変化し、前記ｎ導電型層（遮光層）と近接
した光吸収層の禁制帯幅Ｅｇ１が、ｎ導電型層の禁制帯
幅Ｅｇ５と略等しくなるように構成されていることよ
り、光吸収層、増倍層のバンド不整合及びそれにより生
ずる種々の問題が解消され、界面準位の生成等による光
吸収層にてキャリアの走行性に対する障害等から生ずる
高速応答性の低下を防止することができ、増倍層を持た
ないホトダイオードと同様の高速応答性が得られると同
時に、光吸収層の禁制帯幅Ｅｇ１を特に赤外部光から紫
外部光に対応する禁制帯幅にすることで、赤外部光から
紫外部光に高感度をもたせることができた。
【０２８９】またｎ導電型層（遮光層）を光吸収層と増
倍層との間に設けたため、増倍層への光の入射が低減さ
れるので増倍率の変動を低減することができた。
倍層との間に設けたため、増倍層への光の入射が低減さ
れるので増倍率の変動を低減することができた。
【０２９０】また、本発明の光電変換装置の光吸収層、
ｎ導電型層、増倍層、電荷注入阻止層等の構成要素を少
なくともSi原子を含む非単結晶性材料から構成すること
により、禁制帯幅の容易な制御性及び低温積層が可能と
なり、積層により生ずる種々の問題を解消することがで
きた。 （実施例１９） 遮光層をグラファイトで形成した光電変換装置を形成し
た。
ｎ導電型層、増倍層、電荷注入阻止層等の構成要素を少
なくともSi原子を含む非単結晶性材料から構成すること
により、禁制帯幅の容易な制御性及び低温積層が可能と
なり、積層により生ずる種々の問題を解消することがで
きた。 （実施例１９） 遮光層をグラファイトで形成した光電変換装置を形成し
た。
【０２９１】本実施例における光電変換装置は図１の概
略的縦断面構造図に示すように、Ｃｒ−Ａｇ合金電極４
０１、該電極から正孔注入を阻止するための厚さ約５０
０Åのｎ型ａ−Ｓｉ0.55Ｇｅ0.45：Ｈからなる電荷注入
阻止層４０２、キャリア増倍を行なうためのａ−Ｓｉ
1-x Ｇｅx ：Ｈ〜ａ−Ｓｉ1-y Ｃy ：Ｈの組成を変化さ
せた増倍領域４０３、該増倍領域に光が侵入するのを防
ぐグラファイトからなる遮光層４０４、光を吸収し、キ
ャリアを発生させるためのａ−Ｓｉ：Ｈ光吸収層４０
５、厚さ約１００ÅのＰ型ａ−Ｓｉ：Ｈからなる電荷注
入阻止層４０６、酸化インジウム及び酸化スズからなる
透明電極４０７を有している。
略的縦断面構造図に示すように、Ｃｒ−Ａｇ合金電極４
０１、該電極から正孔注入を阻止するための厚さ約５０
０Åのｎ型ａ−Ｓｉ0.55Ｇｅ0.45：Ｈからなる電荷注入
阻止層４０２、キャリア増倍を行なうためのａ−Ｓｉ
1-x Ｇｅx ：Ｈ〜ａ−Ｓｉ1-y Ｃy ：Ｈの組成を変化さ
せた増倍領域４０３、該増倍領域に光が侵入するのを防
ぐグラファイトからなる遮光層４０４、光を吸収し、キ
ャリアを発生させるためのａ−Ｓｉ：Ｈ光吸収層４０
５、厚さ約１００ÅのＰ型ａ−Ｓｉ：Ｈからなる電荷注
入阻止層４０６、酸化インジウム及び酸化スズからなる
透明電極４０７を有している。
【０２９２】石英ガラスの下地材料上に通常のＥＢ蒸着
法により、Ｃｒ−Ａｇ合金電極４０１を厚さ約１．１μ
m 形成し、その上に通常のプラズマＣＶＤ法により原料
ガスとしてＳｉＨ4 、ＧｅＨ4 、ＰＨ3、Ｈ2 を用いて
厚さ約５００Åの電荷注入阻止層４０２を形成した。
法により、Ｃｒ−Ａｇ合金電極４０１を厚さ約１．１μ
m 形成し、その上に通常のプラズマＣＶＤ法により原料
ガスとしてＳｉＨ4 、ＧｅＨ4 、ＰＨ3、Ｈ2 を用いて
厚さ約５００Åの電荷注入阻止層４０２を形成した。
【０２９３】続いて、増倍領域４０３をプラズマＣＶＤ
法を用いて原料ガス（ＳｉＨ4 、ＣＨ4 、ＧｅＨ4 、Ｈ
2 ）のうちＣＨ4 とＧｅＨ4 とのガス流量を連続的に変
化させ最大禁制帯幅２．８ｅＶのａ−Ｓｉ1-y Ｃy ：Ｈ
と最小禁制帯幅１．４ｅＶのａ−Ｓｉ1-x Ｇｅx ：Ｈか
らなる組成変化層４１１、４１２、４１３のおのおのの
層厚が１９０Åの３つの層で形成した。
法を用いて原料ガス（ＳｉＨ4 、ＣＨ4 、ＧｅＨ4 、Ｈ
2 ）のうちＣＨ4 とＧｅＨ4 とのガス流量を連続的に変
化させ最大禁制帯幅２．８ｅＶのａ−Ｓｉ1-y Ｃy ：Ｈ
と最小禁制帯幅１．４ｅＶのａ−Ｓｉ1-x Ｇｅx ：Ｈか
らなる組成変化層４１１、４１２、４１３のおのおのの
層厚が１９０Åの３つの層で形成した。
【０２９４】こうして形成した増倍領域４０３上にスパ
ッタ法を用いて層厚約３５００Åの多結晶グラファイト
からなる遮光層４０４を形成した。続いて該遮光層上に
プラズマＣＶＤ法を用いて、原料ガスとしてＳｉＨ4 及
びＨ2 を用いて層厚約１μm の光吸収層４０５及び原料
ガスとしてＳｉＨ4 、Ｂ2 Ｈ6 及びＨ2 を用いて層厚約
１００Åの電荷注入阻止層４０６をそれぞれ形成した。
該電荷注入阻止層４０６上にＥＢ蒸着法にてＩｎ2 Ｏ3
及びＳｎＯ2 を含む透明電極４０７を形成した。
ッタ法を用いて層厚約３５００Åの多結晶グラファイト
からなる遮光層４０４を形成した。続いて該遮光層上に
プラズマＣＶＤ法を用いて、原料ガスとしてＳｉＨ4 及
びＨ2 を用いて層厚約１μm の光吸収層４０５及び原料
ガスとしてＳｉＨ4 、Ｂ2 Ｈ6 及びＨ2 を用いて層厚約
１００Åの電荷注入阻止層４０６をそれぞれ形成した。
該電荷注入阻止層４０６上にＥＢ蒸着法にてＩｎ2 Ｏ3
及びＳｎＯ2 を含む透明電極４０７を形成した。
【０２９５】こうして形成した本実施例の光電変換装置
は１２Ｖのバイアス印加時に約１１倍の増倍率を有し、
可視光全域にわたって増倍率の変化もなく高感度であっ
た。また、暗時のリーク電流は１２Ｖのバイアス印加時
に約１．１ｎＡ／cm2 以下と低かった。
は１２Ｖのバイアス印加時に約１１倍の増倍率を有し、
可視光全域にわたって増倍率の変化もなく高感度であっ
た。また、暗時のリーク電流は１２Ｖのバイアス印加時
に約１．１ｎＡ／cm2 以下と低かった。
【０２９６】さらにまた、光応答速度は増倍層のないｐ
ｉｎ型の光電変換装置と同等であり、高速動作してい
た。
ｉｎ型の光電変換装置と同等であり、高速動作してい
た。
【０２９７】
【発明の効果】以上詳細に説明したように、本発明の光
電変換装置によれば、増倍層とは独立した光吸収層を遮
光層を介して前記増倍層上に設けているため、従来の光
電変換装置の特性不安定化の原因であった増倍層中への
入射光の侵入による増倍率の変動を少なくすることがで
きる。
電変換装置によれば、増倍層とは独立した光吸収層を遮
光層を介して前記増倍層上に設けているため、従来の光
電変換装置の特性不安定化の原因であった増倍層中への
入射光の侵入による増倍率の変動を少なくすることがで
きる。
【０２９８】また、本発明の光電変換装置によれば、増
倍層は、その最大禁制帯幅Ｅｇ３と最小禁制帯幅Ｅｇ２
との差の伝導帯エネルギ段差であるΔＥｃが大きいステ
ップバック構造層で電子増倍され、低雑音でかつ、充分
な増倍率をとることができる。
倍層は、その最大禁制帯幅Ｅｇ３と最小禁制帯幅Ｅｇ２
との差の伝導帯エネルギ段差であるΔＥｃが大きいステ
ップバック構造層で電子増倍され、低雑音でかつ、充分
な増倍率をとることができる。
【０２９９】また、本発明の光電変換装置によれば、比
較的低温で成膜可能な成膜方法、例えばプラズマＣＶＤ
法等で、低温（例えば、２００〜３００℃）かつ大面積
基板に容易に作成され、また禁制帯幅の制御も組成変調
等が容易にできるため、ステップバック構造の増倍層も
比較的容易にできるだけでなく、熱等による原子の熱拡
散等が抑制され、比較的確かなステップバック構造が、
できる等、多層に積層する上での問題を低減することが
できる。
較的低温で成膜可能な成膜方法、例えばプラズマＣＶＤ
法等で、低温（例えば、２００〜３００℃）かつ大面積
基板に容易に作成され、また禁制帯幅の制御も組成変調
等が容易にできるため、ステップバック構造の増倍層も
比較的容易にできるだけでなく、熱等による原子の熱拡
散等が抑制され、比較的確かなステップバック構造が、
できる等、多層に積層する上での問題を低減することが
できる。
【０３００】また、本発明の光電変換装置によれば、光
を吸収しフォトキャリアを発生する光吸収層と、前記キ
ャリアを増倍する増倍層とを独立して有するため、各層
を形成する材料の選択の自由度を増加することができ
る。
を吸収しフォトキャリアを発生する光吸収層と、前記キ
ャリアを増倍する増倍層とを独立して有するため、各層
を形成する材料の選択の自由度を増加することができ
る。
【０３０１】また、本発明の光電変換装置によれば、所
望の波長の入射光に対する感度を高くし、低雑音とし、
大面積化を容易なものとし、薄型化を達成することがで
きる。
望の波長の入射光に対する感度を高くし、低雑音とし、
大面積化を容易なものとし、薄型化を達成することがで
きる。
【図１】本発明の光電変換装置の概略的縦断面図であ
る。
る。
【図２】本発明の光電変換装置の無バイアス時のエネル
ギ帯の構造図である。
ギ帯の構造図である。
【図３】本発明の光電変換装置のバイアス印加時のエネ
ルギ帯の構造図である。
ルギ帯の構造図である。
【図４】本発明の光電変換装置の無バイアス時のエネル
ギ帯の構造図である。
ギ帯の構造図である。
【図５】本発明の光電変換装置のバイアス印加時のエネ
ルギ帯の構造図である。
ルギ帯の構造図である。
【図６】増倍層のエネルギ状態を説明するための図であ
る。
る。
【図７】増倍層のエネルギ状態を説明するための図であ
る。
る。
【図８】増倍層のエネルギ状態を説明するための図であ
る。
る。
【図９】異型半導体の接合した増倍層のエネルギ状態を
説明するための図である。
説明するための図である。
【図１０】増倍層の接合部及びその近傍に不純物を含有
した場合の電界強度分布を説明するための図である。
した場合の電界強度分布を説明するための図である。
【図１１】不純物を含有する増倍層の無バイアス時のエ
ネルギ帯の構造図である。
ネルギ帯の構造図である。
【図１２】増倍層のエネルギ状態を説明するための図で
ある。
ある。
【図１３】増倍層のエネルギ状態を説明するための図で
ある。
ある。
【図１４】増倍層のエネルギ状態を説明するための図で
ある。
ある。
【図１５】増倍層の一実施態様例における無バイアス時
のエネルギ帯の構造図である。
のエネルギ帯の構造図である。
【図１６】増倍層の一実施態様例におけるバイアス印加
時のエネルギ帯の構造図である。
時のエネルギ帯の構造図である。
【図１７】本発明の光電変換装置の無バイアス時のエネ
ルギ帯の構造図である。
ルギ帯の構造図である。
【図１８】本発明の光電変換装置のバイアス印加時のエ
ネルギ帯の構造図である。
ネルギ帯の構造図である。
【図１９】下地回路基体上に増倍層、遮光層、光吸収層
とを有する光電変換装置の概略的縦断面図である。
とを有する光電変換装置の概略的縦断面図である。
【図２０】図１９に示した光電変換装置の等価回路図で
ある。
ある。
【図２１】図２０に示した光電変換装置を一画素として
マトリクス状に配した光電変換装置を説明するための図
である。
マトリクス状に配した光電変換装置を説明するための図
である。
【図２２】光電変換装置の構成を示すブロック図であ
る。
る。
【図２３】本発明の光電変換装置の無バイアス時のエネ
ルギ帯の構造図である。
ルギ帯の構造図である。
【図２４】本発明の光電変換装置のバイアス印加時のエ
ネルギ帯の構造図である。
ネルギ帯の構造図である。
【図２５】本発明の光電変換装置の無バイアス時のエネ
ルギ帯の構造図である。
ルギ帯の構造図である。
【図２６】本発明の光電変換装置のバイアス印加時のエ
ネルギ帯の構造図である。
ネルギ帯の構造図である。
【図２７】本発明の光電変換装置の無バイアス時のエネ
ルギ帯の構造図である。
ルギ帯の構造図である。
【図２８】本発明の光電変換装置のバイアス印加時のエ
ネルギ帯の構造図である。
ネルギ帯の構造図である。
【図２９】本発明の光電変換装置の無バイアス時のエネ
ルギ帯の構造図である。
ルギ帯の構造図である。
【図３０】本発明の光電変換装置のバイアス印加時のエ
ネルギ帯の構造図である。
ネルギ帯の構造図である。
【図３１】本発明の光電変換装置の無バイアス時のエネ
ルギ帯の構造図である。
ルギ帯の構造図である。
【図３２】本発明の光電変換装置のバイアス印加時のエ
ネルギ帯の構造図である。
ネルギ帯の構造図である。
【図３３】本発明の光電変換装置の無バイアス時のエネ
ルギ帯の構造図である。
ルギ帯の構造図である。
【図３４】本発明の光電変換装置のバイアス印加時のエ
ネルギ帯の構造図である。
ネルギ帯の構造図である。
【図３５】本発明の光電変換装置の無バイアス時のエネ
ルギ帯の構造図である。
ルギ帯の構造図である。
【図３６】本発明の光電変換装置のバイアス印加時のエ
ネルギ帯の構造図である。
ネルギ帯の構造図である。
【図３７】本発明の光電変換装置の無バイアス時のエネ
ルギ帯の構造図である。
ルギ帯の構造図である。
【図３８】本発明の光電変換装置のバイアス印加時のエ
ネルギ帯の構造図である。
ネルギ帯の構造図である。
【図３９】本発明の光電変換装置の無バイアス時のエネ
ルギ帯の構造図である。
ルギ帯の構造図である。
【図４０】本発明の光電変換装置のバイアス印加時のエ
ネルギ帯の構造図である。
ネルギ帯の構造図である。
【図４１】従来の光通信用アバランシェフォトダイオー
ド（ＡＰＤ）の構造を示す模式的断面図である。
ド（ＡＰＤ）の構造を示す模式的断面図である。
【図４２】ステップバック構造を有する従来のＡＰＤの
構造を示す模式的断面図である。
構造を示す模式的断面図である。
【図４３】従来のＡＰＤの無バイアス時のバンドギャッ
プ傾斜層のエネルギ帯の構造図である。
プ傾斜層のエネルギ帯の構造図である。
【図４４】従来のＡＰＤの逆バイアス印加時のバンドギ
ャップ傾斜層のエネルギ帯の構造図である。
ャップ傾斜層のエネルギ帯の構造図である。
４０１ 電極、 ４０２ ｎ型半導体層、 ４０３ 増
倍層、４０４ 遮光層、４０５ 光吸収層、４０６ ｐ
型半導体層、 ４０７ 電極、 ４１１ ステップバッ
ク構造層、 ４１２ ステップバック構造層、 ４１３
ステップバック構造層。
倍層、４０４ 遮光層、４０５ 光吸収層、４０６ ｐ
型半導体層、 ４０７ 電極、 ４１１ ステップバッ
ク構造層、 ４１２ ステップバック構造層、 ４１３
ステップバック構造層。
───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号 特願平2−49599 (32)優先日 平２(1990)３月２日 (33)優先権主張国 日本（ＪＰ） (31)優先権主張番号 特願平2−49600 (32)優先日 平２(1990)３月２日 (33)優先権主張国 日本（ＪＰ） (31)優先権主張番号 特願平2−49601 (32)優先日 平２(1990)３月２日 (33)優先権主張国 日本（ＪＰ） (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 31/10 - 31/107
Claims (31)
- 【請求項１】 入射した光を吸収してキャリアを発生す
る光吸収層と該キャリアを増倍する増倍層とを有する光
電変換装置において、 前記光吸収層と前記増倍層との間に前記光吸収層を透過
した光が前記増倍層に入射することを防ぐ遮光層を設け
るとともに、外部から不必要なキャリアが前記光吸収層
及び前記増倍層に注入されるのを防ぐための電荷注入阻
止層を設けたことを特徴とする光電変換装置。 - 【請求項２】 前記増倍層は、最小禁制帯幅Ｅｇ２、最
大禁制帯幅Ｅｇ３なる禁制帯幅が連続的に変化したステ
ップバック構造を有する層を一層又は複数層積層したも
のである請求項１記載の光電変換装置。 - 【請求項３】 前記増倍層は、誘電率の高い層と誘電率
の低い層とを交互に積層したものである請求項１記載の
光電変換装置。 - 【請求項４】 前記光吸収層は、非単結晶性材料で構成
されている請求項１〜３のいずれかの請求項に記載の光
電変換装置。 - 【請求項５】 前記増倍層は、非単結晶性材料で構成さ
れている請求項１〜４のいずれかの請求項に記載の光電
変換装置。 - 【請求項６】 前記電荷注入阻止層は、厚さが５０Å以
上、２０００Å以下であり、導電率が１０ -4 Ｓ／ｃｍ以
上のｐ又はｎ型の層である請求項１〜５のいずれかの請
求項に記載の光電変換装置。 - 【請求項７】 前記遮光層が金属材料である請求項１〜
６のいずれかの請求項に記載の光電変換装置。 - 【請求項８】 前記遮光層が高濃度に不純物を含有した
半導体材料である請求項１〜６のいずれかの請求項に記
載の光電変換装置。 - 【請求項９】 前記遮光層が導電性のセラミック材料で
ある請求項１〜６のいずれかの請求項に記載の光電変換
装置。 - 【請求項１０】 前記光吸収層の禁制帯幅Ｅｇ１が層厚
方向に実質的に均一である請求項１〜９のいずれかの請
求項に記載の光電変換装置。 - 【請求項１１】 前記光吸収層の禁制帯幅Ｅｇ１が層厚
方向に不均一である請求項１〜９のいずれかの請求項に
記載の光電変換装置。 - 【請求項１２】 入射した光を吸収してキャリアを発生
する光吸収層と該キャリアを増倍する増倍層とを有する
光電変換装置において、 第１の電極と、 前記第１の電極から不必要なキャリアが光電変換装置内
に注入されるのを防ぐための第１の電荷注入阻止層と、 前記増倍層と、 前記増倍層中に光が侵入し増倍率の変動が起こるのを防
ぐための遮光層と、前記光吸収層と、 第２の電極から不必要なキャリアが光電変換装置内に注
入されるのを防ぐための第２の電荷注入阻止層と、 光透過性の前記第２の電極とをこの順で有することを特
徴とする光電変換装置。 - 【請求項１３】 前記増倍層は、最小禁制帯幅Ｅｇ２、
最大禁制帯幅Ｅｇ３なる禁制帯幅が連続的に変化したス
テップバック構造を有する層を一層又は複数層積層した
ものである請求項１２記載の光電変換装置。 - 【請求項１４】 前記増倍層は、誘電率の高い層と誘電
率の低い層とを交互に積層したものである請求項１２記
載の光電変換装置。 - 【請求項１５】 前記光吸収層は非単結晶性材料で構成
されている請求項１２〜１４のいずれかの請求項に記載
の光電変換装置。 - 【請求項１６】 前記増倍層は、非単結晶性材料で構成
されている請求項１２〜１５のいずれかの請求項に記載
の光電変換装置。 - 【請求項１７】 前記遮光層が金属材料である請求項１
２〜１６のいずれかの請求項に記載の光電変換装置。 - 【請求項１８】 前記遮光層が高濃度に不純物を含有し
た半導体材料である請求項１２〜１６のいずれかの請求
項に記載の光電変換装置。 - 【請求項１９】 前記遮光層が導電性のセラミック材料
である請求項１２〜１６のいずれかの請求項に記載の光
電変換装置。 - 【請求項２０】 前記光吸収層の禁制帯幅Ｅｇ１が層厚
方向に実質的に均一である請求項１２〜１９のいずれか
の請求項に記載の光電変換装置。 - 【請求項２１】 前記光吸収層の禁制帯幅Ｅｇ１が層厚
方向に不均一である請求項１２〜１９のいずれかの請求
項に記載の光電変換装置。 - 【請求項２２】 複数の光電変換部にて発生した電気信
号を出力する光電変換装置において、 入射した光を吸収してキャリアを発生する光吸収層と、
該キャリアを増倍する増倍層との間に遮光層を有する光
電変換部の複数を有し、 前記光電変換部の複数にて発生した電気信号を蓄積する
ための蓄積手段、前記光電変換部の複数にて発生した電
気信号を走査するための走査手段、前記光電変換部の複
数にて発生した電気信号を読み出すための読み出し手段
より選ばれる少なくとも一つの手段を有する信号出力部
とを有し、 前記光電変換部の複数と前記信号出力部とが電気的に接
続されていることを特徴とする光電変換装置。 - 【請求項２３】 前記増倍層は、最小禁制帯幅Ｅｇ２、
最大禁制帯幅Ｅｇ３なる禁制帯幅が連続的に変化したス
テップバック構造を有する層を一層又は複数層積層した
ものである請求項２２記載の光電変換装置。 - 【請求項２４】 前記増倍層は、誘電率の高い層と誘電
率の低い層とを交互に積層したものである請求項２２記
載の光電変換装置。 - 【請求項２５】 前記光吸収層は、非単結晶性材料で構
成されている請求項２２〜２４のいずれかの請求項に記
載の光電変換装置。 - 【請求項２６】 前記増倍層は、非単結晶性材料で構成
されている請求項２２〜２５のいずれかの請求項に記載
の光電変換装置。 - 【請求項２７】 前記光電変換装置内に外部から不必要
なキャリアが注入するのを防ぐための電荷注入阻止層を
有する請求項２２〜２５のいずれかの請求項に記載の光
電変換装置。 - 【請求項２８】 前記遮光層が金属材料である請求項２
２〜２７のいずれかの請求項に記載の光電変換装置。 - 【請求項２９】 前記遮光層が高濃度に不純物を含有し
た半導体材料である請求項２２〜２７のいずれかの請求
項に記載の光電変換装置。 - 【請求項３０】 前記光吸収層の禁制帯幅Ｅｇ１が層厚
方向に実質的に均一である請求項２２〜２９のいずれか
の請求項に記載の光電変換装置。 - 【請求項３１】 前記光吸収層の禁制帯幅Ｅｇ１が層厚
方向に不均一である請求項２２〜２９のいずれかの請求
項に記載の光電変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3057662A JP2959681B2 (ja) | 1990-03-02 | 1991-03-01 | 光電変換装置 |
Applications Claiming Priority (13)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2-49600 | 1990-03-02 | ||
| JP2-49597 | 1990-03-02 | ||
| JP4960190 | 1990-03-02 | ||
| JP2-49599 | 1990-03-02 | ||
| JP4959790 | 1990-03-02 | ||
| JP4959890 | 1990-03-02 | ||
| JP4959690 | 1990-03-02 | ||
| JP4959990 | 1990-03-02 | ||
| JP2-49596 | 1990-03-02 | ||
| JP4960090 | 1990-03-02 | ||
| JP2-49598 | 1990-03-02 | ||
| JP2-49601 | 1990-03-02 | ||
| JP3057662A JP2959681B2 (ja) | 1990-03-02 | 1991-03-01 | 光電変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04211181A JPH04211181A (ja) | 1992-08-03 |
| JP2959681B2 true JP2959681B2 (ja) | 1999-10-06 |
Family
ID=27564728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3057662A Expired - Fee Related JP2959681B2 (ja) | 1990-03-02 | 1991-03-01 | 光電変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2959681B2 (ja) |
-
1991
- 1991-03-01 JP JP3057662A patent/JP2959681B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04211181A (ja) | 1992-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7553691B2 (en) | Method and apparatus of multiplejunction solar cell structure with high band gap heterojunction middle cell | |
| US6127692A (en) | Photoelectric conversion apparatus | |
| EP2446483B1 (en) | Low-level signal detection by semiconductor avalanche amplification | |
| US5686734A (en) | Thin film semiconductor device and photoelectric conversion device using the thin film semiconductor device | |
| JPH06151801A (ja) | 光電変換装置及び光電変換装置の製造方法 | |
| US5155351A (en) | Photoelectric transfer device | |
| JP2838906B2 (ja) | 光電変換装置 | |
| JP3018976B2 (ja) | 半導体受光素子 | |
| EP0283699B1 (en) | Photoelectric conversion device | |
| US5260560A (en) | Photoelectric transfer device | |
| US7078741B2 (en) | Enhanced photodetector | |
| EP0495414B1 (en) | Photoelectric converting device and image processing apparatus utilizing the same | |
| EP0571944A1 (en) | Photoelectric conversion device | |
| JP2959681B2 (ja) | 光電変換装置 | |
| JP2977164B2 (ja) | 光電変換装置 | |
| JPH03253082A (ja) | 光電変換装置 | |
| JP2977165B2 (ja) | 光電変換装置 | |
| JPH01194352A (ja) | 受光素子及び集積化受信器 | |
| JPH0832104A (ja) | 光電変換装置 | |
| JPH07231108A (ja) | 太陽電池 | |
| JP2782984B2 (ja) | 増幅型光電変換素子 | |
| JPH1056199A (ja) | 半導体受光素子 | |
| Zhang | SiGe/Si Heterojunction Internal Photoemission Separate Absorption and Multiplication Avalanche Middle Wavelength Infrared Photodiode | |
| JPH07162027A (ja) | 薄膜半導体装置及び該装置を有する情報処理装置 | |
| JPH04282873A (ja) | 光電変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |