JPH07160656A

JPH07160656A - 外部割込み制御方法

Info

Publication number: JPH07160656A
Application number: JP5311700A
Authority: JP
Inventors: Tomoshi Matsuda; 知志松田; Shuji Miki; 修次三木; Eiji Ishikawa; 英治石川
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1993-12-13
Filing date: 1993-12-13
Publication date: 1995-06-23

Abstract

(57)【要約】【目的】通信密結合マルチプロセッサシステムにおい
て、大幅な機能拡張を行うことなく、必要となる多様な
割込み処理機能の要求に完全に対応できるようにする。【構成】任意の１ＣＰＵを割込み先に選択する第１の
割込み通知（制御）機能と、予め指定される特定の１Ｃ
ＰＵを割込み先に選択する第２の割込み通知（制御）機
能と、割込み要求に付随する情報で指定される特定の１
ＣＰＵを割込み先に選択する第３の割込み通知（制御）
機能と、割込み要求に付随する情報で指定される特定の
１ＣＰＵを除く他の全てのＣＰＵを割込み先に選択する
第４の割込み通知（制御）機能と、全てのＣＰＵを割込
み先に選択する第５の割込み通知（制御）機能との全て
ないし一部を備える。そして、割込みベクタ毎に上記の
うちのいずれかを割り当て、実行する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、汎用マイクロプロセッ
サを演算核部として用いる通信処理用密結合マルチプロ
セッサシステムにおいて、必要となる多様な割込み処理
機能要求を完全に対応することが可能な外部割込み制御
方法に関するものである。

【０００２】

【従来の技術】従来より、通信処理装置用プロセッサに
は高信頼性および高実時間処理性が求められてきたた
め、独自のアーキテクチャに基づいた専用機が用いられ
てきた。しかし、近年は、通信サービスの普及や拡大に
伴って通信処理装置の経済化の要求が強くなり、通信処
理装置用プロセッサについてもスケールメリットが期待
できる汎用機を適用することが望まれている。一方、通
信サービスの高度化に伴ってプロセッサに対する処理能
力の向上が望まれているが、単一の汎用マイクロプロセ
ッサによるシングルプロセッサ構成では、それらの要求
に応えることは困難である。従来の通信処理用プロセッ
サでは、比較的小さなオーバヘッドで複数のプロセッサ
に負荷分散が可能な疎結合マルチプロセッサ（ＬＣＭ
Ｐ）構成が主として用いられてきたが、ＬＣＭＰ専用の
複雑なソフトウェアによる制御が必要になるという問題
があった。これに対して、密結合マルチプロセッサ（Ｔ
ＣＭＰ）構成のものは、主記憶を複数のＣＰＵで共用す
るので、アクセス競合オーバヘッドにより総合性能がＣ
ＰＵ台数分よりも低下するという問題があり、通信処理
用としてはあまり用いられなかった。

【０００３】しかし、近年、実装技術の進歩により、１
ボードに複数の汎用マイクロプロセッサを搭載して高速
な内部バスを使用することにより、オーバヘッドの低減
が可能となり、処理能力の観点で実用的になったため、
ソフトウェア生産性の向上という点から通信処理用プロ
セッサへ適用することが有望かつ現実的となってきた。
ところで、通信処理用プロセッサにおいては、極めて多
数の入出力デバイス等の制御が必要となるが、汎用マイ
クロプロセッサに内蔵される割込み制御機能だけでは不
十分であるため、独立の外部割込み制御部を付加しなけ
ればならなくなる。複数の汎用マイクロプロセッサによ
るＴＣＭＰ構成を実現するためには、外部割込み制御部
においてもＴＣＭＰに対応する割込み制御機能を備える
必要がある。また、通信処理用として高信頼性、実時間
性を実現するためには、種々の機能が汎用マイクロプロ
セッサ以外の周辺回路に設けられるが、外部割込みの機
能はそれらのシステム制御機能との間のソフトウェアイ
ンタフェースとしての役目を果している。従って、外部
割込み制御部においては、システム制御という点からの
割込み制御機能も備えなければならない。

【０００４】最初に、従来のシングルプロセッサに対応
する外部割込み制御部について述べる。外部割込みの発
生源、つまりプロセッサ内外の種々のシステム資源は、
バスを介して、あるいは個々の信号線を介して、外部割
込み制御部に対してＣＰＵへの割込み発生を要求してく
る。ここでは、これを明確にするために『割込み発生要
求』と呼ぶことにする。割込み発生要求は、外部割込み
制御部で個別のベクタ番号を割り当てられて管理され
る。以下、外部割込み制御部における割込み制御処理動
作を詳述する。外部割込み制御部は、ベクタ毎に割込み
表示（ＩＲ）フラグと割込みマスク（ＩＭ）フラグを備
えている。いずれかのベクタで割込み発生要求が生じた
場合、当該ベクタに対応するＩＲフラグがリセットされ
ていると、ＣＰＵに対して割込み信号線を介して割込み
を要求すると同時に、当該ベクタに対応するＩＲフラグ
をセットする。同じ場合に、ＩＭフラグがリセットされ
ていると、ＣＰＵに対する割込み信号は抑止して、ＩＲ
フラグのセットのみを行う。ここでは、説明を簡単にす
るため、ＩＭフラグの状態による動作の相違を個々に区
別して述べずに、一括して割込み要求と呼ぶことにす
る。ＩＲフラグセット中は、当該ベクタに関する次の割
込み発生要求を受け付けず、当該ベクタからのＣＰＵへ
の次の割込み要求も抑止する。ＩＲフラグは、ソフトウ
ェアからのリセット要求でリセットする。ＩＲフラグの
リセット後は、当該ベクタに関して割込み発生要求の受
け付けと、当該ベクタからのＣＰＵへの割込み要求とが
可能である。ＩＭフラグのセットおよびリセットは、ソ
フトウェアからの要求により行われる。

【０００５】ソフトウェア（割込み処理プログラム）
は、ベクタ方式とポーリング方式の２つの割込み制御方
式の選択に関係して、ＩＭフラグを用いる。すなわち、
ベクタ方式の場合には、当該ベクタに対応するＩＭフラ
グをリセットしておく。外部割込み制御部から割込み要
求がＣＰＵに通知されると、ＣＰＵハードウェアにより
割込み処理プログラムに制御が渡される。割込み処理プ
ログラムは割込み受付け処理を終了すると、ＩＲフラグ
をリセットし、次の割込み受付けを可能にする。ポーリ
ング方式の場合には、割込み処理プログラムは予めＩＭ
フラグをセットしておく。割込み処理プログラムは、随
時ＩＲフラグを読み出して、ＩＲフラグがセットされて
いる場合には割込みを検出する。割込みを受け付ける
と、ＩＲフラグをリセットして次の割込み受付けを可能
にする。次に、従来のＴＣＭＰにおける割込み制御方法
について述べる。ＴＣＭＰにおける外部割込み制御方法
としては、固定の１台のＣＰＵに割込みを集中させ、割
込み処理プログラムによる割込み処理を当該ＣＰＵで集
中的に処理させる集中方式、データチャネル部や入出
力コントローラ部毎に特定の割込み通知先ＣＰＵを予め
設定しておく固定分散方式、あるいは入出力命令等を
発行したＣＰＵの識別情報をデータチャネル部や入出力
コントローラ部等で記憶しておき、当該入出力命令等の
発行元ＣＰＵに割込みを行うことにより、割込み処理負
荷の分散を図る起動元通知方式のいずれか行われてき
た。これらの方式を、外部割込み制御部において
実現する方法を以下に述べる。

【０００６】図３は、従来の割込み制御方式のうちの集
中方式による密結合マルチプロセッサシステムの構成例
を示す図、図４は同じく固定分散方式による密結合マル
チプロセッサシステムの構成例を示す図、図５は同じく
起動元通知方式による密結合マルチプロセッサシステム
の構成例を示す図であり、図６は図３における集中方式
による外部割込み制御部の割込み通知動作の概略動作フ
ローチャート、図７は図４、図５における固定分散方式
および起動元通知方式による外部割込み制御部の動作フ
ローチャートである。先ず、集中方式では、図３に示
すように、外部割込み制御部４でＣＰＵ１への割込み要
求信号線１１を一組だけ備え、特定のＣＰＵ１との間だ
けでシングルプロセッサと同等の動作を行うことにより
実現している。なお、１０は密結合マルチプロセッサシ
ステム、２は主記憶部、６はＣＰＵ共通の外部資源（Ｉ
Ｏ等）、５はシステムバス、３はメモリバス、１３は個
別線割込み信号、１２はバスコマンド割込み信号、１４
はソフトウェア制御割込み信号である。この場合には、
図６に示すように、割込み発生要求受付けがあると（ス
テップ６０１）、ベクタ割り付けを行い（ステップ６０
２）、特定のＣＰＵへの割込みを行う（ステップ６０
３）。

【０００７】次に、固定分散方式では、図４に示すよ
うに、外部割込み制御部４からは各ＣＰＵ１への割込み
信号線１１を個別に設けている。さらに、データチャネ
ル部や入出力コントローラ部に割込み通知先ＣＰＵを記
憶するレジスタ等を設けて、割込み発生要求時に付属情
報として外部割込み制御部４に通知し、外部割込み制御
部４で当該情報に基づいて割込み先の選択を行うことに
より実現している。この場合には、図７に示すように、
割込み発生要求を受付けると（ステップ７０１）、ベク
タ割り付けおよびＣＰＵ指定情報を抽出し（ステップ７
０２）、指定のＣＰＵへ割込みを行う（ステップ７０
３）。次に、起動元通知方式では、図５に示すよう
に、固定分散方式と同じであって、各ＣＰＵ１への個別
の割込み信号線１１と、データチャネル部や入出力コン
トローラ部に割込み通知先ＣＰＵを記憶するレジスタ等
を設ける。そして、ＣＰＵ１から発行される入出力命令
等に付随する割込み通知先ＣＰＵ情報を記憶し、割込み
発生要求に付随して当該情報を外部割込み制御部４に通
知し、外部割込み制御部４は当該情報に基づいて割込み
先を選択することにより実現している。この場合にも、
図７に示すように、割込み発生要求を受け付けると（ス
テップ７０１）、ベクタ割り付けおよびＣＰＵ指定情報
を抽出し（ステップ７０２）、指定のＣＰＵに割込みを
行う（ステップ７０３）。なお、従来文献としては、例
えば『マルチプロセッサと並列処理』ＰhilipＨＥnsl
ow．Jr監修、村岡洋一郎訳、昭和51年9月5月近代科学社
発行の第3章中の『マルチ・プロセッサ・オペレーティン
グシステムの構成』の節(pp85〜89)に記載されている。
また、例えば、特公平5-33414号公報の割込み処理方式
における背景と問題点に記載されている。

【０００８】

【発明が解決しようとする課題】従来の外部割込み制御
部でＴＣＭＰ対応に行う割込み制御機能については、次
のような問題がある。先ず、集中方式では、通信処理
のように割込み処理の負荷が大きいアプリケーションに
おいては、特定の１台のＣＰＵがＴＣＭＰ全体の処理能
力上のボトルネックとなる可能性があるので、本発明の
利用分野（通信制御処理）には適さない。次に、固定
分散方式では、予めデータチャネル部や入出力コントロ
ーラ部の負荷を想定して各ＣＰＵに割り当てを行う必要
があるので、予想と異なる実負荷状況であれば、有効な
負荷分散が行えないという問題がある。プロセッサが実
際に運用される時には、一般に負荷は動的に変化するも
のであるため、固定分散方式では十分な負荷分散が図れ
ないと考えられる。次に、起動元通知方式では、動的
な割込み処理負荷の分散を図る１つの解決案であるが、
ＣＰＵに関しては入出力命令にＣＰＵ識別情報を付加す
る機能や、入出力命令を認識するデータチャネル部や入
出力コントローラ部に関してはＣＰＵを指定して割込み
を発生する機能等が必要となる。すなわち、外部割込み
制御部のみならず、システム全体にわたる機能の拡張が
必要であるという問題がある。これが、本発明で解決し
ようとする第１の課題となる。

【０００９】次に、システム制御用割込みに関して考え
る。システム制御用割込みは、各種の周辺回路における
故障検出、ファームウェアの起動および終了、ＣＰＵ間
通信、実時間制御のための周期処理タイマ等の要因で用
いられる。故障検出割込みは、検出元資源が主記憶部等
のようにＣＰＵに共通のものであるときには、原則的に
任意の１台のＣＰＵで割込み処理を行えばよいが、監視
タイマ等のようにＣＰＵ個別に使用されるものであると
きには、対応するＣＰＵで個別に行われる必要がある。
また、ファームウェアには、ＣＰＵ共通資源を操作対象
にするものと、ＣＰＵ個別資源を操作対象とするものと
があり、前者については任意のＣＰＵで走行可能である
が、後者については指定されるＣＰＵで走行する必要が
ある。また、ＣＰＵ間通信は、異なるＣＰＵで並列に走
行しているソフトウェア間での同期機能を与えるもの
で、１対１と１対多の２種類の通信形態がある。また、
周期処理タイマは、周期的に実行するソフトウェアの起
動契機を一定の周期で与えるためのものであり、実時間
性の向上のために全ＣＰＵで負荷分散を行うためには、
周期処理タイマからの割込みを全ＣＰＵに同時に発生す
る必要がある。このように、ＴＣＭＰにおけるシステム
制御用としては、従来のように１つのＣＰＵにだけ割込
み通知をかけるだけではなく、多様な割込み通知形態が
必要である。この形態は、従来の外部割込み制御部では
対処することができない。これが、本発明で解決しよう
とする第２の課題である。本発明の目的は、これら従来
の第１、第２の課題をともに解決し、汎用マイクロプロ
セッサを演算核部として用いられる通信処理用密結合マ
ルチプロセッサシステムにおいて、システム全体にわた
る機能を拡張せずに、必要となる多様な割込み処理機能
要求を完全に対応させることが可能な外部割込み制御方
法を提供することにある。

【００１０】

【課題を解決するための手段】上記目的を達成するた
め、本発明の外部割込み制御方法は、起動元通知方式と
同じように、外部割込み制御部から各ＣＰＵに個別の割
込み信号線を設けて、種々の割込み通知手段を外部割込
み制御部に備え、必要に応じて単一または複数のＣＰＵ
への外部割込みを要求することができるようにする。詳
細には、（イ）入出力割込み処理では、原則的に入出力命令発行
元に拘束されずに、不特定のＣＰＵで実行可能とする。
従って、データチャネル部や入出力コントローラ部から
の割込み要求の発生時点で、外部割込み制御部が任意の
ＣＰＵを選択して割込みを行っても何等問題はない。外
部割込み制御部がベクタ毎に独立に割込み先ＣＰＵの選
択を行えば、負荷分散が実現できる。前記第１の課題を
解決するために、本発明では、外部割込み制御部におい
て、ＴＣＭＰを構成する複数のＣＰＵから任意に選択し
て割込み先ＣＰＵを決定する第１の割込み通知（制御）
機能を設ける。（ロ）故障検出割込み処理では、入出力割込みのように
頻繁には発生しないため、負荷分散の必要はない。しか
し、故障の重大さに応じた処理の優先制御を行うことが
必要であるため、ソフトウェアで割込み先ＣＰＵの設
定、およびその変更が可能である。このために本発明で
は、ソフトウェアから割込み先ＣＰＵを設定するための
レジスタと、このレジスタの設定値に基づいて該当する
ＣＰＵへ割込み通知するか、あるいは監視タイマ等のＣ
ＰＵ個別の故障検出時には当該ＣＰＵに対してのみ割込
み通知するように、予め決められたＩＣＰＵに対しての
み割込む第２の割込み通知（制御）機能を設ける。

【００１１】（ハ）ＣＰＵ共通資源を操作対象とするフ
ァームウェアの起動割込みについては、前述の第１また
は第２の割込み通知手段を用いることができる。ＣＰＵ
個別資源を操作対象とするファームウェアの起動割込み
については、ファームウェア起動要求元が指定するＣＰ
Ｕへ起動割込みを発生する必要があるので、起動要求元
からのＣＰＵ指定情報を識別し、当該ＣＰＵへ割込み通
知する第３の割込み通知（制御）機能を設ける。（ニ）ＣＰＵ間通信に対しては、従来のソフトウェア制
御割込みを適用する。すなわち、ソフトウェアが特定の
命令を実行することにより、割込み発生要求が外部割込
みに前述の第２の割込み通知手段を用いることができ
る。１対多のＣＰＵ間通信のためには、特定の命令実行
元のＣＰＵを除き、他の全てのＣＰＵに割込みを通知す
ることが必要であり、当該割込み処理は各ＣＰＵで個別
に並列に実行される必要がある。本発明では、ＩＲフラ
グとＩＭフラグをＣＰＵ個別に複数個具備し、ソフトウ
ェア制御割込み発生命令実行元ＣＰＵを識別して、当該
ＣＰＵ以外の全てのＣＰＵに同時に割込み要求を行う第
４の割込み通知（制御）機能を設ける。（ホ）周期処理タイマは全ＣＰＵ共通に用いられるが、
周期処理は各ＣＰＵで分散して実行される必要がある。
本発明では、ＩＲフラグとＩＭフラグをＣＰＵ個別に複
数個具備し、１つの周期処理タイマからの割込み発生要
求を全ＣＰＵに分配し、同時に一斉に割込み要求する第
５の割込み通知（制御）機能を設ける。

【００１２】

【作用】本発明においては、プロセッサの設計時点ある
いは通信処理システムの設計時点で、ベクタ毎の要因割
り当てと、第１から第５までのいずれかの割込み通知手
段の設定が行われる。以下、入出力割込み処理と周期処
理タイマ割込み処理の動作を説明する。それ以外の処理
については、これから自明であるため説明を省略する。
先ず、入出力割込み要因が対応するベクタに関しては、
前述のように第１の割込み通知手段を用いる設定を行
う。システムの運転開始後、割込み発生要求が外部割込
み制御部に通知されると、外部割込み制御部は複数のＣ
ＰＵから任意のＣＰＵを選択し、当該ＣＰＵへの割込み
信号をアクティブとして割込み要求を通知する。当該割
込み信号を受け付けたＣＰＵは、割込み要求に付随する
ベクタ情報を外部割込み制御部から取得し、対応する割
込み処理ソフトウェアを起動する。当該割込み処理ソフ
トウェアは、その他の必要な割込み関連情報を取得した
後、外部割込み制御部内の当該ベクタに対応するＩＲフ
ラグをリセットし、以後、割込み処理の本体を実行す
る。ＩＲフラグのリセット以後、外部割込み制御部は、
再び割込み発生要求を受け付け可能にする。割込み処理
上必要であれば、割込み処理ソフトウェアは、必要な期
間のみＩＭフラグをセットし、外部割込み制御部からの
次の割込み要求の発生を抑止してよい。

【００１３】次に、周期処理タイマ要因が対応するベク
タに関しては、前述のように第５の割込み通知手段を用
いる設定を行う。システムの運転開始後、割込み発生要
求が外部割込み制御部に通知されると、外部割込み制御
部は全てのＣＰＵへの割込み信号をアクティブとして割
込み要求を通知する。当該割込み信号を受け付けた各々
のＣＰＵは、割込み要求に付随するベクタ情報を外部割
込み制御部から取得し、対応する割込み処理ソフトウェ
アを起動する。当該割込み処理ソフトウェアは、その他
の必要な割込み関連情報を取得した後、外部割込み制御
部内の当該ベクタに対応する自ＣＰＵ個別のＩＲフラグ
をリセットし、以後、割込み処理の本体を実行する。Ｉ
Ｒフラグのリセット以後、外部割込み制御部は当該ＣＰ
Ｕに関して再び割込み発生要求を受け付け可能にする。
割込み処理上必要ならば、割込み処理ソフトウェアは、
必要な期間だけ自ＣＰＵ個別のＩＭフラグをセットし、
外部割込み制御部からの次の自ＣＰＵに対する割込み要
求の発生を抑止してよい。

【００１４】

【実施例】以下、本発明の実施例を、図面により詳細に
説明する。図１は、本発明が適用される密結合マルチプ
ロセッサシステムのブロック構成図であり、図２は、本
発明における第１〜第５の割込み通知手段を用いる場合
の外部割込み制御部の動作フローチャートであり、図８
は本発明の一実施例を示す外部割込み制御部の具体的構
成図である。図１において、図３〜図５と同じ記号は同
一のものを示す。なお、１２はバスコマンド割込み信
号、１３は個別線割込み信号、１４はソフトウェア制御
割込み信号である。図２において、外部割込み制御部４
は割込み発生要求を受け付けたならば（ステップ２０
１）、ベクタ番号対応付けおよびＣＰＵ指定情報抽出を
行い（ステップ２０２）、ベクタ毎の設定内容から割込
み通知手段を選択し（ステップ２０３）、第１の割込み
通知手段を起動して任意のＣＰＵ１に割込みを行う（ス
テップ２０４）。または、第２の割込み通知手段を起動
して、割込み制御モードレジスタで指定するＣＰＵに割
込みをする（ステップ２０５）。同じようにして、第３
〜第４の割込み通知手段を起動して、それぞれ割込みを
実行する。そして、第５の割込み通知手段を起動して、
全ＣＰＵへ割込みを行う（ステップ２０７）。

【００１５】図８に示すように、外部割込み制御部４
は、種々の割込み発生要求を受付けてベクタの割り当て
を行う割込み発生要求受付部４１と、割込み発生要求受
付部４１の制御でベクタ毎の割込み通知手段の設定に応
じて割込み要求の生成を行う割込み要求発生部４０と、
ベクタ毎に第１から第５の割込み通知手段のいずれを使
用するかを、ソフトウェアで設定するための割込み制御
モードレジスタ４４と、ＩＲフラグ４５、ＩＭフラグ４
６を記憶する記憶部４３と、ＣＰＵや外部共通資源から
のアクセスを処理するメモリバスインタフェース部４２
とを具備している。なお、制御モードレジスタ４４は、
記憶部４３内に設けられているため、図８では図示省略
されている。第２の割込み通知手段における割込み先Ｃ
ＰＵを設定するためのレジスタは、上記割込み制御モー
ドレジスタ４４の１つのフィールドとして割り付けられ
る。割込み発生要求は、図１に示すシステムバス５を介
して外部資源（ＩＯ）６から外部割込み制御部４に通知
されるバスコマンド割込み１２、同じくメモリバス３を
介してＣＰＵ１から外部割込み制御部４に通知されるソ
フトウェア制御割込み１４、および割込み発生要求受付
部４１に直接接続される個別信号線による個別線割込み
１３の３種類からなる。

【００１６】図９は、本発明における割込み制御モード
レジスタの詳細構成例を示す図である。割込み制御モー
ドレジスタ４４は、前述のように記憶部４内に設けられ
ており、次の各フィールド４４０〜４４３から構成され
る。すなわち、ＦＭ４４０はフラグ構成を指定するため
のフィールド、ＲＭ４４１は割込み先ＣＰＵの選択方法
を指定するためのフィールド、ＣＭ４４２はフラグ制御
方法を指定するフィールド、ＰＩ４４３はＣＰＵ指定フ
ィールドである。図８におけるメモリバスインタフェー
ス部４２は、ソフトウェアが割込み制御モードレジスタ
４４にアクセスするための機能を与える。ソフトウェア
は、外部割込みの受付けを開始する前に、ベクタ毎に外
部割込み事象に応じてこのレジスタ４４を設定しておく
必要がある。以下、外部割込み制御部４による外部割込
み制御動作を詳述する。図１０は、本発明におけるフラ
グ構成別の動作を説明する図である。あるベクタに対応
する割込み制御モードレジスタ４４のＦＭフィールド４
４０の設定が記号Ｓで示される値である場合に、割込み
発生要求受付け部４１、割込み要求発生部４０、および
メモリバスインタフェース部４２の各々は、記憶部４３
内のただ１組のＩＭフラグ４６とＩＲフラグ４５を当該
ベクタに割り付ける。これにより、第１のフラグ構成が
実現される。全く同じようにして、ＦＭフィールド４４
０の設定が記号Ｈで示される値である場合に、外部割込
み制御部４内の各部は、ＣＰＵ数に対応する複数組のＩ
ＲフラグおよびＩＭフラグを該当ベクタに割り付ける。
これにより、第２のフラグ構成が実現される。同じよう
にして、ＦＭフィールド４４０の設定が記号Ｍで示され
る値である場合には、外部割込み制御部４内の各部は、
第２のフラグ構成と同じように複数組のＩＲフラグとＩ
Ｍフラグを、ＣＰＵ対応に１組宛割り付ける。これによ
り、第３のフラグ構成が実現される。

【００１７】図１１〜図１４は、本発明における各種割
込み通知手段の例を示す図である。本実施例において
は、第１〜第５の５種類の割込み通知（制御）機能が、
割込み制御モードレジスタ４４のＦＭフィールド４４０
で指定される動作およびＲＭフィールド４４１で指定さ
れる動作の組合せで指定される。図１１に示すように、
ＲＭフィールド４４１が記号Ａで指定される値である場
合には、割込み要求発生部４０は、複数のＣＰＵの中か
ら任意のＣＰＵを選択して割込み通知を行う。図１１で
は、ＦＭフィールド４４０が設定値Ｓであり、かつＲＭ
フィールド４４１の設定値Ａである時の動作を示してい
る。図１２では、ＦＭフィールド４４０が設定値Ｓであ
り、またＲＭフィールド４４１が記号Ｂで指定される場
合の動作を示している。この場合には、割込み要求発生
部４０はＰＩフィールド４４３で指定されるＣＰＵへ割
込み通知を行う。図１３では、ＦＭフィールド４４０が
設定値Ｈであり、またＲＭフィールド４４１が記号Ｃで
指定される場合の動作を示している。この場合には、割
込み要求発生部４０は割込み発生要求元であるＣＰＵを
除く他の全てのＣＰＵへ割込み通知を行う。図１４で
は、ＦＭフィールド４４０が設定値Ｈであり、またＲＭ
フィールド４４１が記号Ｄで指定される場合の動作を示
している。この場合には、割込み要求発生部４０は全て
のＣＰＵに割込み通知を行う。

【００１８】図１１〜図１４から明らかなように、第１
の割込み通知（制御）機能は、ＦＭフィールド４４０が
ＳまたはＨ、ＲＭフィールド４４１がＡの場合に実現さ
れる。第２の割込み通知（制御）機能は、ＦＭフィール
ド４４０がＳまたはＨ、ＲＭフィールド４４１がＢの場
合に、ソフトウェアが予めＰＩフィールド４４３に割込
み先ＣＰＵの識別番号を設定しておくことにより実現さ
れる。また、第３の割込み通知手段は、ＦＭフィールド
４４０がＳまたはＨ、ＲＭフィールド４４１がＢである
場合に、割込み発生要求受付部４１が割込み発生要求に
付随するＣＰＵ指定情報に基づいてＰＩフィールド４４
３を設定しておくことにより実現される。また、第４の
割込み通知（制御）機能は、ＦＭフィールド４４０がＳ
またはＨ、ＲＭフィールド４４１がＣである場合に実現
される。さらに、第５の割込み通知手段は、ＦＭフィー
ルド４４０がＭ、ＲＭフィールド４４１がＤの場合に実
現される。図１５は、第１〜第５の割込み通知（制御）
機能を実現するための割込み制御モードレジスタの設定
を示す図である。

【００１９】図１６〜図１９は、本発明におけるフラグ
制御方法の一例を示す図である。フラグ制御方法は、割
込み制御モードレジスタ４４のＦＭフィールド４４０、
およびＣＭフィールド４４２で指定される動作の組合せ
で指定される。ここでは、４種類のフラグ制御方法が示
されている。図１６では、ＦＭフィールド４４０がＳ
で、かつＣＭフィールド４４２が記号Ｉで指定される場
合のメモリバスインタフェース部の動作が示されてい
る。この場合には、メモリバスインタフェース部４２
が、割込み要求先ＣＰＵからのＩＭフラグのセットおよ
びリセットならびにＩＲフラグのリセットのみを有効と
する。また、図１７では、ＦＭフィールド４４０がＨま
たはＭで、かつＣＭフィールド４４２が記号Ｉで指定さ
れる場合のメモリバスインタフェース部の動作が示され
ている。この場合には、メモリバスインタフェース部４
２は、アクセス要求元ＣＰＵを識別し、当該ＣＰＵに割
り付けたフラグに関してのみセット、リセットを有効と
する。すなわち、図では、ＩＲ０、ＩＭ０が割り付けら
れたベクタのアクセス要求元ＣＰＵ０、ＩＲｉ、ＩＭｉ
が割り付けられたベクタのアクセス要求元ＣＰＵｉ、Ｉ
Ｒｎ、ＩＭｎが割り付けられたベクタのアクセス要求元
ＣＰＵｎを、それぞれ識別することにより、それらのＣ
ＰＵに割り付けたフラグに関してのみ動作を有効とする
のである。

【００２０】また、図１８では、ＦＭフィールド４４０
がＳで、かつＣＭフィールド４４２が記号IIで指定され
る場合のメモリバスインタフェース部の動作が示されて
いる。この場合には、メモリバスインタフェース部４２
は、任意のＣＰＵからのＩＭフラグのセットおよびリセ
ットならびにＩＲフラグのリセットを有効とする。図で
は、ＣＰＵｉからのＩＭフラグ、ＩＲフラグがセットま
たはリセットされる。さらに、図１９では、ＦＭフィー
ルド４４０がＨまたはＭで、かつＣＭフィールド４４２
が記号IIで指定される場合のメモリバスインタフェース
部の動作が示される。この場合には、メモリバスインタ
フェース部４２は任意のＣＰＵからの、ＣＰＵ個別に割
り付けられたＩＭフラグ一括のセットおよびリセットな
らびにＩＲフラグ一括のリセットを有効とする。図で
は、ＩＲ０，ＩＭ０が割り付けられたＣＰＵ０、ＩＲ
ｉ，ＩＭｉが割り付けられたＣＰＵｉ、およびＩＲｎ，
ＩＭｎが割り付けられたＣＰＵｎからのそれぞれＩＭフ
ラグ、ＩＲフラグのセット、リセットが有効に行われ
る。

【００２１】ベクタ方式の割込み処理では、割込み処理
ソフトウェアは自身が割込まれるのを防止するためにＩ
Ｍフラグをオンにし、その後、外部割込み制御部４が次
の割込み発生要求を受付け可能となるように、ＩＲフラ
グをリセットする。割込み処理ソフトウェアで割込まれ
ることを防止する必要がなくなれば、ＩＭフラグをオフ
にする。本実施例の方式に対応するためには、ソフトウ
ェアはＦＭフィールドの如何にかかわらず、ＣＭフィー
ルドをＩと設定する必要がある。ポーリング方式の割込
み処理では、予めＩＭフラグをオンに初期設定してお
き、割込み処理ソフトウェアはＩＲフラグを参照して、
セットされていれば割込みを受け付けて、外部割込み制
御部４が次の割込み発生要求を受付可能となるように、
ＩＲフラグをリセットする。本実施例の方式に対応する
ためには、ソフトウェアはＦＭフィールドがＳの場合に
は、ＣＭフィールドをII、ＦＭフィールドがＨまたはＭ
の場合には、各ＣＰＵが個別のＩＭフラグを予めオンと
している条件でＣＭフィールドをＩと設定する必要があ
る。ＦＭフィールドがＨまたはＭの場合には、原則とし
て各ＣＰＵは自ＣＰＵ個別のフラグ操作に限定されるの
で、割込み処理ソフトウェアで他のＣＰＵと関連する割
込みの矛盾を発見した場合にも、これを解除する方法が
存在しないことになる。ＦＭフィールドがＨまたはＭ
で、ＣＭフィールドがIIの機能は、このような場合にＣ
ＰＵ個別のＩＭフラグとＩＲフラグを一括リセットする
機能を与える。

【００２２】最後に、第１〜第５の割込み通知機能の指
定方法について述べる。ベクタ毎の具体的な割込み要因
の割り当て、および第１〜第５の割込み通知手段の割り
当ては、密結合マルチプロセッサが適用される通信処理
システム毎に、そのシステムの設計時点で決定される。
バスコマンド割込みに関しては、ある入出力装置がある
通信処理システムで用いられるか否か、用いられるとし
てどのベクタに割り当てられるか、第１〜第５のどの割
込み通知手段が適用されるかは、その通信処理システム
の種々の制御部の設計時点で、全てのあるいは一部のベ
クタを選定して製造時に布線しておき、全通信処理シス
テムで共通的な割込み要因に関しては密結合マルチプロ
セッサ製造時点で当該割込み要因と結線し、通信処理シ
ステム毎に個別の割込み要因に関しては当該通信処理シ
ステム製造時点で結線するような方法で、ベクタと割込
み要因との割り当てを行っておく。その結果、第１〜第
５のどの割込み通知機能を適用するかは、バスコマンド
割込みと同じように、その通信処理システムの設計時点
に決定する方法が可能である。いずれにしても、通信処
理システムの設計時点で決定された割込み通知手段の割
り当てに従って、当該通信処理システムの立上げ時点に
ソフトウェアが割込み制御モードレジスタの初期設定を
行うことにより、各ベクタへの割込み通知手段の指定が
可能となる。なお、通信処理システム共通に存在する割
込み要因で、ベクタ割り当て、ならびに割込み通知手段
の割り当ても、共通であれば外部割込み制御部の製造時
点で布線により固定的に指定することも可能である。

【００２３】

【発明の効果】以上説明したように、本発明によれば、
汎用マイクロプロセッサを演算核部として用いた通信処
理用密結合マルチプロセッサシステムにおいて、システ
ム全体にわたる機能を拡張せずに、必要となる多様な割
込み処理機能の要求に完全に対応することができる。

【図面の簡単な説明】

【図１】本発明を適用した密結合マルチプロセッサシス
テムの構成例を示す図である。

【図２】図１における外部割込み制御部の割込み通知動
作の一例を示す動作フローチャートである。

【図３】従来の割込み制御方法のうちの集中方式による
密結合マルチプロセッサシステムの構成例を示す図であ
る。

【図４】従来の割込み制御方法のうちの固定分散方式に
よる密結合マルチプロセッサシステムの構成例を示す図
である。

【図５】従来の割込み制御方法のうちの起動元通知方式
による密結合マルチプロセッサシステムの構成例を示す
図である。

【図６】図４における集中方式による外部割込み制御部
の割込み通知動作の動作フローチャートである。

【図７】図５、図６における固定分散方式および起動元
通知方式による外部割込み制御部の割込み通知動作のフ
ローチャートである。

【図８】本発明の一実施例を示す外部割込み制御部の構
成図である。

【図９】本発明における割込み制御モードレジスタの構
成例を示す図である。

【図１０】本発明のフラグ構成別の動作を示す説明図で
ある。

【図１１】本発明における割込み通知手段の第１の組合
せの場合の動作説明図である。

【図１２】同じく、本発明における割込み通知手段の第
２の組合せの場合の動作説明図である。

【図１３】同じく、本発明における割込み通知手段の第
３の組合せの場合の動作説明図である。

【図１４】同じく、本発明における割込み通知手段の第
４の組合せの場合の動作説明図である。

【図１５】本発明における各種割込み通知手段を実現す
る割込み制御モードレジスタの設定方法を示す図であ
る。

【図１６】本発明におけるフラグ制御方法の第１の組合
せの場合の動作説明図である。

【図１７】同じくフラグ制御方法の第２の組合せの場合
の動作説明図である。

【図１８】同じくフラグ制御方法の第３の組合せの場合
の動作説明図である。

【図１９】同じくフラグ制御方法の第４の組合せの場合
の動作説明図である。

【符号の説明】

１ＣＰＵ２主記憶部（ＭＭ）３メモリバス４外部割込み制御部５システムバス６ＣＰＵ共通外部資源（ＩＯ等）１０密結合マルチプロセッサシステム１１割込み要求信号線１２バスコマンド割込み信号１３個別線割込み信号１４ソフトウェア制御割込み信号４０割込み要求発生部４１割込み発生要求受付け部４２メモリバスインタフェース部４３記憶部４４割込み制御モードレジスタ４５割込み表示（ＩＲ）フラグ４６割込みマスク（ＩＭ）フラグ４４０フラグ構成モード（ＦＭ）フィールド４４１割込み通知モード（ＲＭ）フィールド４４２フラグ制御モード（ＣＭ）フィールド４４３ＣＰＵ指定（ＰＩ）フィールド

Claims

【特許請求の範囲】

【請求項１】密結合マルチプロセッサシステムにおい
て、任意の１ＣＰＵを割込み先に選択する第１の外部割
込み制御処理と、予め指定される特定の１ＣＰＵを割込
み先に選択する第２の外部割込み制御処理と、起動要求
元からの割込み要求に付随する情報で指定される特定の
１ＣＰＵを割込み先に選択する第３の外部割込み制御処
理と、割込み要求に付随する情報で指定される特定１Ｃ
ＰＵを除く他の全てのＣＰＵを割込み先に選択する第４
の外部割込み制御処理と、全てのＣＰＵを割込み先に選
択する第５の外部割込み制御処理の中からいずれか１つ
を割込みベクタ毎に割り当て、割り当てられた各外部割
込み制御処理を実行することを特徴とする外部割込み制
御方法。