JPH0715713A

JPH0715713A - 電気信号処理装置

Info

Publication number: JPH0715713A
Application number: JP6113778A
Authority: JP
Inventors: Patrice Peyret; ペイレパトリス
Original assignee: Gemplus Card International SA
Current assignee: Gemplus SA
Priority date: 1993-04-28
Filing date: 1994-04-28
Publication date: 1995-01-17
Also published as: US5511125A; FR2704703B1; DE4414953C2; FR2704703A1; DE4414953A1; US5689569A

Abstract

(57)【要約】【構成】電気信号の処理装置のために、この装置の受
信機とこれらの信号の処理装置との間にインターフェー
スを作製する。インターフェースは、受信機によって受
けた信号を外部回路に、及び、外部回路が出力した信号
を処理回路に交互に送ることができる。【効果】この方法は、オーディオ−ヴィジュアル信号
のスクランブル及びスクランブル解除の問題を解決する
ための使用される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電気信号、特に高いビ
ットレートで送られる信号の処理または利用装置に関す
るものである。本発明は、特に、オーディオ−ヴィジュ
アル（以下、『ＡＶ』とも称す）の分野またはデータ処
理の分野で利用される。本発明は、受信機から信号利用
装置に向かう伝送チャネルにおいて、受信信号の処理に
おいて役割をはたすまたはこれらの信号を置換する外部
回路の介入を可能にすることを目的とする。

【０００２】

【従来の技術】ＡＶの分野では、現在使用されているテ
レビセットは、外界とのインターフェースをほとんど備
えていない。これらのテレビセットの大部分は、１つだ
けの高周波入力（アンテナ入力）を備え、その入力は、
テレビセットに接続され、ディスプレイすべき信号を与
える。ヨーロッパ、特に、フランスでは、ＰＥＲＩＴＥ
Ｌ型コネクタとして公知のコネクタは21個のピンを備え
る。それは、別々のベースバント内のアナログビデオ及
びオーディオ入力及び出力と共に、今日使用することが
できる最大限の範囲の入／出力信号を与える（ＳＥＣＡ
ＭまたはＰＡＬまたはＮＴＳＣエンコードビデオ信号の
ことさえある) 。そのコネクタは、さらに、主またはス
ーパーインポーズ可能なアナログＲＧＶ信号を入力する
可能性を与える。ある製造者は、人間／機械インターフ
ェース制御及びデータエレメントを伝送するために使用
される「Ｄ２Ｂ」と呼ばれる直列データバスを提案し
た。フランス以外では、「モニタ型」テレビセットは、
ＰＥＲＩＴＥＬコネクタのベースバンド信号に等価なビ
デオまたはオーディオ入／出力を有する。しかし、これ
らの入力はＲＣＡプラグ上にある。

【０００３】アクセス制御を備える公知のオーディオ−
ヴィジュアル装置、例えば、加入テレビシステムで使用
される装置は、２つの機能部分に分割される。第１の部
分は、画像及び／または音響及び／またはその関連した
データエレメント（例えば、テレテキストデータエレメ
ント）を運ぶ電気信号のスクランブル／またはスクラン
ブル解除（またはデスクランブル）用システムに関する
ものである。この第１の部分は、許可されていない者に
は信号が分からないように信号を変換する。例えば、ビ
デオ線シフトシステム、ビデオ線カットオフ及び回転
（むしろ並進）システム（ＬＣＡＲシステムとして公
知）またはオーディオスペトクル反転システムさえ知ら
れている。スクランブルは、信号伝送源によって実施さ
れる。スクランブル解除（スクランブル関数に対称な関
数である）は、信号の受信時に実施される。

【０００４】伝送時のスクランブル及び受信時のスクラ
ンブル解除は、所定の時間のシーケンスによって同期に
保持される。例えば、このシーケンスは、スクランブル
をかけた信号と同時に転送される物理的信号の形態をと
る。このような物理的信号は、伝送時に使用されるスク
ランブル信号を示す（例えば、線回転及びカットオフシ
ステム内で各ビデオ線のカットオフ点の位置を記述する
ために使用される）。この同じ信号は、受信時にスクラ
ンブル解除をスクランブラと同期に制御するために使用
される。公知の実施方法の大部分では、同期シーケンス
は、一定の間隔で、例えば、１秒ごとに送られる制御ワ
ードのシーケンスによって構成されている。しかしなが
ら、周波数は、チャンネルを頻繁に変えるユーザの習慣
を考慮するためにより高いことがある。

【０００５】システムの第２の部分は、上記に記載の同
期信号が料金の前払い等のある条件を満たした受信機で
だけ使用されることを確実にするアクセス制御機能に関
するものである。アクセス制御システムは、多くの場
合、同期シーケンスが伝送チャネルを介して送られる前
に同期シーケンスを分からなくする伝送点に配置された
暗号化システムからなる。受信時、アクセス制御システ
ムは、アクセス条件（例えば、掛かる料金の支払い）が
適合していることを確認する。これらの条件が合った
時、次に、装置は同期シーケンスの暗号解読（この動作
は、暗号化と対称である）を許可し、デコードされた形
のシーケンスをスクランブル解除装置に与える。

【０００６】知られている実施方法では、受信時のアク
セス制御機能は、マイクロ回路カードによって実施さ
れ、一方、受信時のスクランブル解除機能は信号の他の
受信機能と密接に組み合わされた電子回路によって実施
される。例えば、加入テレビデコーダの標準機能は、ス
クランブル解除回路に接続された受信回路に配分されて
いる。スクランブル解除キーは、マイクロ回路カード
（ＩＣカード（チップカード）またはチップキャリヤ）
によって与えられる。このような実施方法では、スクラ
ンブル解除機能は、デコーダと呼ばれる主パックの内部
に配置されている。主パック内に差し込まれるマイクロ
回路カードは、アクセス制御機能を果たす。一般的な規
則として、スクランブル解除機能は広く知られており、
全く秘密を含んでいない。システムを保護する秘密は、
要求によってリアルタイムに同期シーケンスを暗号解読
する機能を実施するマイクロ回路カードにある。

【０００７】現在、多くの国々では、テレビセットへの
アクセス制御装置の接続は、テレビセットのアンテナ入
力への直列接続によって実施される。ヨーロッパでは、
接続は、ベースバンドでエンコードされた信号の使用に
よるＰＥＲＩＴＥＬ接続によって行われる（ＨＤＭＡＣ
またはＤ２ＭＡＣ信号で動作するデコーダの場合は、Ｐ
ＡＬ／ＳＥＣＡＬ／ＮＴＳＣまたはＲＧＢのことさえあ
る）。今日まで、テレビセットは、スクランブル解除と
アクセス制御機能専用のインターフェースを備えていな
い。

【０００８】また、局部的に（ビデオテープレコーダ及
びビテオディスク装置とは別に）画像及び音響を生成す
ることができるテレビセット用周辺機器が存在する。こ
れらは、特に、ゲーム板及びＡＮＴＩＯＰＥ型字幕装置
である。これらの装置は、装置の内部の専用のメモリ内
に記憶された画像メモリ（ビットマップ）の生成によっ
てデシタル式に画像を生成する。この画像は、ＲＧＢ信
号への変換またはベースバンド（ＰＡＬ／ＳＥＣＡＭ／
ＮＴＳＣ）でエンコードされた信号への変換によってビ
デオ信号に変換される。必要ならば、この信号は、１つ
だけのアンテナ入力を備えるテレビセット用にマイクロ
波モードに変調されることさえある。

【０００９】フランスで使用される「ＡＮＴＩＯＰＥ」
型装置は、アナログＲＧＢ信号を介してＰＥＲＩＴＥＬ
コネクタで使用可能なスーパインポーズ機能を使用する
ことによって、それらの画像（例えば、聴覚障害を有す
る人のための字幕）を重ね合わせることができる。他の
国々では、このような装置（例えば、ゲーム端末）によ
って生成される信号とアンテナ信号との間のスイッチン
グを手で操作される機械的スイッチによってのみ実施す
ることができ、マイクロ波変調信号の接続を可能にす
る。

【００１０】デジタルオーディオ−ヴィジュアル信号と
インターフェイスするための知られているテレビセット
のインターフェースは、今日では、適していない。実
際、現在のテレビセットで使用できる信号インターフェ
ースのどれもオーディオ−ヴィジュアル信号をデジタル
化された形で管理することはできない。デジタルオーデ
ィオ−ヴィジュアル信号のインターフェイスの要求は、
今日では、そのようなデジタル信号を生成または処理す
ることができる装置が少数であることによって制限され
ている。近い将来、いわゆるオールデジタルテレビ伝送
装置の出現及びデジタルビデオテープレコーダの出現と
共に、この要求は、大規模消費を意図した装置によって
処理された信号の品質について不必要なデジタル／アナ
ログ変換による劣化を排除するためにかなり重要になる
であろう。従って、デジタルインターフェースは、Ｓ−
ＶＨＳシステムが出現した時いわゆるＹ／Ｃコネクタが
必要になり、考案されなければらならなかったのと同様
に、必要不可欠である。

【００１１】上記のような現在の加入テレビシステムに
ついて、デスクランブラを含む部分とアクセス制御装置
とのインターフェースで交換される信号は、規則的にア
クセス制御システムに送られる、スクランブルを同期化
するための暗号化されたシーケンスと、暗号解読後、ア
クセス制御によってデスクランブラ（スクランブル解除
装置）に送られる、デコードされた形の同じ同期化シー
ケンスと、を備える。この時、デコードされた形のデス
クランブラの同期化シーケンスは、インタフェースで使
用できることが分かる。それは、例えば使用できる有効
アクセス制御装置を備えない他のデコーダに与えられる
ために再転送されることがある。

【００１２】トランスミッタと受信機との間の信号がア
ナログモードで伝送されるシステムでは、無許可で受信
しようとする者が、伝送された信号に取り組み、スクラ
ンブルによるその変更を試み、理解することがより容易
になることがある。例えば、その無許可受信者は、物理
的な自己相関方法によってこの目的を達成することがで
きる。これは、多くの場合、頻繁に（１秒毎に）更新さ
れる多数の２進数デジタルエレメント（例えば61ビット
以上) によって構成されている同期化シーケンスを再生
する試みにとって好ましい。

【００１３】しかしながら、現在のシステムでは、及
び、特に信号伝送がデジタル方式（例えば、高品位テレ
ビまたはＤＡＢまたはデジタル音声放送）で実施される
であろう将来のシステムでは、無許可受信者は、もは
や、自己相関方法のような物理的方法によって伝送され
た信号に取り組むことはできないであろう。実際、これ
らの信号は、画像を動かすためのＭＰＥＧ規格に適する
であろう。この場合、画像の構築は、最終的な画像の決
定のために連続した画像を互いに統合することによって
実施される。実際、もはや、伝送されるようなビデオ信
号はない。

【００１４】従って、無許可で受信しようとする者は、
デスクランブラの同期シーケンス（またはそれが公けで
ない場合はデスクランブラ自体）を狙うことが好ましい
であろう。実際、このシーケンスは、信号自体より周波
数が低く、従って、必要ならば、配分するのがより容易
である。そのようなアーキテクチャで起きる危険の範囲
は、特にスクランブル解除機能が直接テレビセット等の
装置に搭載されている時は想像できる。同期化シーケン
スをテレビセットとマイクロ回路カードとの間のインタ
ーフェースに転送する時、または、無許可受信者がデス
クランブラ自体に作用する時、そのようなテレビセット
は全て危険にさらされている。

【００１５】

【発明が解決しようとする課題】本発明は、システム、
特に、デジタル伝送を備えるオーディオ−ヴィジュアル
システムにおける上記のインターフェースの問題の解決
方法を提案するものである。本発明は、例えば、この伝
送において、テレビセットと外界との間でオーディオ−
ヴィジュアルデジタル信号を転送することができる並列
バスを備える全二重式双方向インターフェースの形成か
らなる。このインターフェースは、ＰＥＲＩＴＥＬコネ
クタのデジタル等価物である。そのようなインターフェ
ースによって解決すべき問題は、システムがデジタルモ
ードである時は必然的に極めて高い情報ビットレートで
受信機と外部回路とテレビセットの間でリアルタイムに
適切に伝送されることに注意することである。インター
フェースは、下記の２つの問題を同時に解決する。すな
わち、デジタル／アナログ変換なしに、字幕機、ゲーム
端末及びパーソナルコンピュータ等の合成ビデオジェネ
レータの直接接続を可能にし、取り外し可能な部品に転
送されるデジタルテレビ信号をスクランブル解除する機
能を可能にする。

【００１６】この取り外し可能な部品では、スクランブ
ル解除機能はアクセス制御機能と直接組み合わされてい
る。本発明によると、そのようなインターフェースを備
えるオーディオ−ビジュアル装置は、もはや全く秘密を
含まず、従って、スクランブルをかけた信号を再生また
は記録しようとする時どのようにしても侵害されること
はない。スクランブル解除された信号が侵されたとして
も、オーディオ−ヴィジュアル装置自体を問題にせずに
インターフェースに接続された取り外し可能なモジュー
ルを変更することによって置き換えることができる。こ
のオーディオ−ヴィジュアル装置は、もちろん、デジタ
ルデータエレメントを使用するコンピュータまたは他の
システムであることがある。従って、本発明は、このよ
うなオーディオ−ヴィジュアルアプリケーションを参照
して説明するが、しかしながら、本発明の範囲はそれに
限定されるものではない。

【００１７】

【課題を解決するための手段】従って、本発明によるな
らば、電気信号、特に、画像、音響、データまたは制御
信号の処理装置であって、これらの信号を受ける受信機
と、受けた信号を処理するための処理装置、特に、ディ
スプレイ装置と、機能的に上記受信機と処理装置との間
の配置され、受信機から処理装置に信号を伝送し、また
は、これらの信号を外部回路に伝送し、及び／または、
同様な信号をこの外部回路から処理装置に伝送すること
ができる、ビットレートが高い通信インターフェースと
を備え、上記処理装置は、高いビットレートと同期した
交流クロック信号のジェネレータを備え、上記インター
フェースは、上記クロック信号の１つの所定の半波長の
間に信号を受信機から外部回路に伝送し、上記クロック
信号のもう１つの所定の半波長の間に信号を外部回路か
ら処理装置に伝送するオリエンテーション回路を備える
ことを特徴とする処理装置を提供することにある。

【００１８】

【実施例】本発明は、添付図面を参照して行う下記の実
施例の説明から明らかになろう。但し、これらの実施例
は、本発明を何ら限定するものでなはい。

【００１９】図１は、本発明による装置を示す。この装
置は、信号、特に、例えば、オープンワイヤ装置２また
は同軸ケーブルまたは他の伝送装置によって伝送された
画像、音響、データまたは制御信号を受けるための受信
機１を有する。図面を簡単にするために、伝送された信
号のベースバンドは、約６MHz である。現在知られてい
る圧縮装置では、特にＱＡＭまたはＱＰＳＫ型変調機能
を使用することによって、このようなベースバンド内で
１秒につき32メガバイトまで伝送することができる。

【００２０】その装置は、また、受けた信号の処理装置
３を備える。好ましい実施例では、処理装置３は、特
に、好ましくはテレビジョン型の画像デコーダ４及びデ
ィスプレイ装置５を備えるオーディオ−ヴィジュアル装
置である。伝送された信号は、ビデオ型信号であり、そ
れは、ＭＰＥＧ規格によってエンコードされた信号であ
ることがある。この場合、デコーダは、公知のように、
画像メモリ、または、むしろフレームメモリ６を備え、
従って、テレビ型ディスプレイ装置５に接続することが
できる。

【００２１】本発明の装置は、また、受信機１と処理装
置３との間に機能的に介在させたインターフェース７を
備える。インターフェース７は、受信機１によって受け
た信号を処理装置３かまたは外部回路８か、または、外
部回路８から処理装置３に転送することができる。これ
らの伝送は、例えば、１秒につき32メガバイトを転送す
ることが必要なので、高いビットレートで実施される。
例えば、外部回路８がビデオテープレコーダを示し、イ
ンターフェース７がビデオテープレコーダに挿入された
磁気テープのオーディオヴィジュアルシーケンスの記録
と続いてテレビセット５でのその検索を可能にする回路
を示している時、そのような装置の原理は知られてい
る。

【００２２】本発明の特徴は、その装置が高いビットレ
ートと同期した交番クロック信号ｈを生成するジェネレ
ータを備えることである。また、インターフェースは、
このクロック信号の速度でスイッチングするオリエンテ
ーション回路９を備える。図１に示した概略的な実施例
では、データバス34の各線（横線が交差する単一の線に
よって図示した）上に現れるデータ信号は、各々本発明
によるオリエンテーション回路９に達する。従って、受
信機１から来るバスの各線は、例えば、Ｎ型トランジス
タであるトランジスタ10のドレインまたはソースである
第１の端子に達する。このトランジスタ10の制御ゲート
11は、クロック信号をｈを受ける。その時、クロック信
号ｈが正であると、受信機１の出力に存在する信号はト
ランジスタ10の出力12（ソースまたはドレイン）に伝送
される。その出力12は、インターフェース７及び外部回
路８に各々接続された雄型ピン13と雌型ピン14の組を備
えるコネクタによって外部回路に接続されている。

【００２３】信号ｈの次の半波長の間、トランジスタ10
はオフであり、受信機１はもはや外部回路８に接続され
ていない。この場合、この外部回路８の出力15は、それ
自体もＮ型トランジスタであるトランジスタ16の第１の
端子に接続されており、このトランジスタ16の制御ゲー
ト17は、信号ｈの反転信号を受ける。信号ｈの反転信号
は、例えば、インバータ18を通過する信号ｈから生成さ
れる。これらの条件下で、トランジスタ16はオンであ
り、回路８の出力15に現れる信号はトランジスタ16の出
力19に転送される。この出力19は、処理装置３に接続さ
れたデータエレメントバス20の線の１つに接続される。
従って、クロック信号の第１の型の各々の半波長で、信
号は、受信機１から外部回路８に伝送される。次の半波
長で、回路８から受信機３に伝送される。

【００２４】ある改良例では、外部回路８を取り除く可
能性がある。このために、回路９の原理は、トランジス
タ21、22及び23の各々を加えることによって高められ
る。この動作は、下記に説明する。しかしながら、この
実施例は単なる説明のためであることは理解されなけれ
ばならない。下記に説明するように、別の実施例も考え
られる。トランジスタ21は、トランジスタ10の出力12と
外部回路８との間にこのトランジスタ10と並列接続され
ている。トランジスタ22は、同様に、外部回路８の出力
15とトランジスタ16との間に接続されている。トランジ
スタ23は、トランジスタ10の第１の端子とトランジスタ
16の出力19との間に接続されている。トランジスタ21〜
23は、各々、外部回路８の存在または不在を示す信号を
受ける。

【００２５】簡単な実施例では、外部回路８の存在を示
す信号は、下記のように生成される。インターフェース
７の内部には、正の電圧を供給するピン24、アース電位
を供給するピン25及び回路８の不在または存在を示す信
号を受けるピン26がある。回路８内では、雄型ピン24と
対向する雌型ピン28と雄型ピン26に対向する雌型ピン29
との間に、接続27が形成されている。回路８がインター
フェース内に挿入されると、すぐに、ピン26に現れる電
位は正の電位、例えば、ピン24に現れる５Ｖにされる。
ピン26での電位が、回路８がないときに、フローティン
グになることを防止するために、ピン26はさらに高い抵
抗30によってアースに接続されている。従って、回路８
が差し込まれると、ピン26に５Ｖの電位が現れる。この
回路８を取り除くと、零電位が現れる。この信号は、例
えば、Ｎ型トランジスタ21及び22またはＰ形トランジス
タ23を制御するために使用される。実際、回路８が挿入
され、ピン26に現れる信号が５Ｖに等しい時、トランジ
スタ21及び22はオンであり、一方、トランジスタ23はオ
フである。これらの条件下で、インターフェースは上記
のように作動する。反対に、回路８が存在しない時、ト
ランジスタ21及び22はオフであり、トランジスタ23はオ
ンになる。この時、インターフェースは、受信機１から
出て、処理装置３に達するバス34の各ワイヤの間の単純
な短絡回路である。それは、外部回路８に向かうインタ
ーフェースの出力バスと外部回路８から来るインターフ
ェース７内の入力バスが区別されている時、トランジス
タ21及び22が必要ではない場合である。しかしながら、
単一のバスが両方の役割（入力及び出力）を果たす時、
トランジスタ21及び22の存在は正当化される。

【００２６】図２は、インターフェース７に達する信号
のクロック図である。この図は、主に、立ち上がり端31
と立ち下がり端32を有するほとんど正方形のクロック信
号を図示している。信号ｈの状態でトランジスタ10、16
及び21〜23を制御するよりもむしろ、この信号の通路に
ＲＳまたはＪＫまたは他の型のフリップフロップを介在
させることによって、この信号の遷移を使用することが
できる。遷移31及び32は、外部回路８のバス33によって
受信機１のバス34に現れる信号の読出を可能にするため
に有効である (遷移32) 。バスのバッファメモリの出力
での状態遷移が安定化している間、この読出は促進され
る。

【００２７】図２の第２の概略図は、バス34の出力での
状態を図示している。バス33での読出は、外部回路８が
バス34によって出力される信号を受けなければならない
時信号ｈの立ち下がり端32の時に促進される。その時、
これらの読出信号は、回路８によって処理され、バス33
上で端31及び32の間の中間の瞬間35に再度配置される。
従って、それらは、これらの瞬間35に連続した瞬間31に
バス20上に現れる。これらの処理動作が何からなるのか
を下記に説明する。実際、本発明の好ましい実施例で
は、ある処理動作は簡単に取り外し及び交換できる外部
回路８によって実施される。

【００２８】図３は、特に、信号ｈの生成の１実施例を
示している。受信機１は、分離されたデマルチプレクサ
37に接続された復調器36を有する。図３は、デマルチプ
レクサ37の動作原理を示す。復調器36は、例えば１秒に
つき32メガバイトでパルス列を生成する。このパルス列
は、デマルチプレクサ37のシフトレジスタ38の入力に導
入される。このシフトレジスタは、さらに、電圧制御
（ＶＣＯ）型発振器39によって生成され信号Ｈによって
制御されている。発振器39の周波数は、例えば、32MHz
に近い。

【００２９】発振器39を同期化するために、位相制御ル
ープを有するＰＬＬ型回路を使用する。このような回路
では、実際には、排他的ＯＲゲートである比較器40は、
発振器39のパルス出力を復調器36によって生成したパル
ス列と比較する。排他的ＯＲゲートの出力は、低域フィ
ルタ41でフィルタリングされる。その時定数は、例え
ば、復調器36によって生成した信号の期間の10倍より大
きい。

【００３０】従って、発振器39は、シフトレジスタ38内
に記憶されているビットの移動を促進するために使用さ
れる信号Ｈを生成する。参照番号41の８による除算器を
使用して、信号Ｈからインターフェース７内で使用する
ことができる信号ｈを生成することができる。この８に
よる除算器は、全く単純に、自然の２進数カウントモー
ド（24＝16：０である８の期間、続いて、１である８の
期間）でカウトンする第４のビットの出力にある。この
場合、レジスタ38は、16の期間の度に、バス34に内容を
移す。バス34の読出は、多くても最後の８の期間であ
る。別の方向では、また最大８の期間、バス20はバス15
によって供給される。実際、これらの読出動作は、より
短い期間の間続く。もちろん、バス34は、16本の線のか
わりに32本の線を有することがある。この場合、除算器
41は、16による除算器になる。目的は、また、外部回路
８との標準化されたリンクを形成するために最大の効率
でＰＣＭＩＡ型インターフェースの64個のピンを配分す
ることである。

【００３１】図１の回路９は、さらに、外部回路８の入
力バッファメモリ回路42または出力バッファメモリ回路
43、及び、処理装置３のバッファメモリ回路44、また
は、レジスタ38の出力の図示していないバッファメモリ
でさえ置き換えられる。これらのバッファメモリ回路
は、信号ｈまたは、必要ならばその反転信号を受ける。

【００３２】図３には、特に、このように、外部回路８
がバッファ42に達する入力バスと、バッファ43から現れ
る出力バスとを有することができることを図示してい
る。そのような場合、インターフェース７が区別された
対応するバスを有すると、その時、トランジスタ21及び
22にはもはや存在理由がなく、短絡の恐れが全くない。
反対に、１つだけのバス33を選択すると、それらのトラ
ンジスタの存在は必要である。

【００３３】図４は、これらの信号が加入料を規則的に
支払っている加入者によってのみスクランブル解除でき
るスクランブルをかけたラジオ−テレビ放送に対応する
時、高いビットレートで生成される信号に適用される処
理動作を図示している。実際、伝送テレビチャンネル
は、放送される伝送に対応するデコードされた信号を生
成する。このデコードされた信号は、標準ビデオ型信号
または反対に上記に参照したＭＰＥＧ規格によってエン
コードした信号であることがある。次に、この信号をス
クランブルシーケンスジェネレータ46によって生成した
スクランブルシーケンスによってスクランブラ45内でス
クランブルをかける。スクランブルをかけた信号はユー
ザに送られる。スクランブルシーケンスは、それ自体、
暗号化装置47内で暗号化される。暗号化されたスクラン
ブルシーケンスは、スクランブルされた信号と同時にユ
ーザに送られる。この伝送は、ＨＤＭＡＣ、Ｄ２ＭＡ
Ｃ、ＤＳＳまたは他の規格等の知られている型の伝送規
格によって実施される。

【００３４】受信時、復調器36は、または、知られてい
る型であるデマルチプレクサ37でさえ、受けた全ての信
号から、（スクランブル解除すべき）スクランブルをか
けた信号に対応する信号と暗号化されたスクランブルシ
ーケンスに対応する信号の抽出を実施することができ
る。本発明では、外部回路８は、暗号化されたスクラン
ブルシーケンスを受け、それを暗号解読して、デコード
されたスクランブルシーケンスを生成することができ
る。この動作は、ユーザのシステムを使用する権利の確
認と暗号化されたスクランブルシーケンスの解読のため
に段階48の間に実施される。この段階の原理は、従来技
術で知られているものと何ら相違はない。また、回路８
は、スクランブル解除段階49の間、段階48の終りに再構
築されたデコードされたスクランブルシーケンスに基づ
いて受けたスクランブルをかけた信号をスクランブル解
除することができる。段階49の終りに、回路８は、後段
でバス20によって処理回路３に伝送されるべきデコード
された信号を生成する。段階49の原理もまた従来技術で
知られているものと相違はない。

【００３５】しかしながら、本発明の特徴は、スクラン
ブル解除49が外部回路８で実施され、もはや、従来のよ
うに、処理回路３自体で行われることはないことであ
る。実際、相違点は、デコードされたスクランブルシー
ケンスが外部暗号解読回路とスクランブル解除を実施す
る手段49を備えることがある処理回路との間のインター
フェースで使用できないことにある。

【００３６】これらの動作48及び49を実施するために、
回路８は、プログラムメモリ51及び作業用メモリ52に関
するマイクロプロセッサ50を備える。その時、これらの
動作は、特にチップカードの分野で知られている全ての
不可侵性の安全の保証を与える。従って、本発明の特徴
は、外部回路８の出力バス33に現れるデコードされた信
号が実際には住所の１ブロック内の短い距離でさえ供給
するのが極めて困難な高いビットレート（通常、１秒に
つき数10メガバイト) を有する信号であることにある。

【００３７】通常、インターフェース７の出力に 250ナ
ノ秒毎に新しい16ビットの１ワードのデータビットレー
トを設定すること（反対の方向に 250ナノ秒毎に対応す
る信号を差し込む) によって、各方向に１秒につき全体
で32メガバイトを伝送することができる。このような 2
50ナノ秒の期間は、読出動作を実行し、処理動作のため
に残された時間を有するには、全く十分である。

【００３８】制御ワード53は、受信機１の出力に現れ
る。これらのワードは、インターフェース７内の外部回
路８または処理回路３への単純な電気接続によって伝送
される。これらの制御ワードの生成は、ＥＵＲＯＣＲＹ
ＰＴ等の規格で知られている型のものであり、復調器36
及びデマルチプレクサ37で起こる。これらの制御ワード
は、規格で特徴付けられ、通常、データエレメント、ア
ドレスまたは様々な主の情報を示すパルス列のヘッドに
達する。これらの制御ワードは、外部回路８内でスイッ
チ回路54に入力される（図５）。

【００３９】１実施例では、これらの制御ワードの１つ
は、多様化されてない（すなわち、多数の外部回路８に
共通である）が、（チップカードの分野で知られている
方法によって）不可侵の外部回路８の領域に記憶されて
いるので知られておらず、秘密のキーＫ₁〜Ｋ_nの組の
中からキーＫ_iを示すために使用されている。その時、
キーの組から１つのキーを選択することによって、ＤＥ
Ｓ型暗号解読アルゴリズムのパラメータを、動作55中、
マイクロプロセッサ50が暗号化されたスクランブルシー
ケンスの暗号解読を促進するようにセットすることがで
きる。実際、この暗号化シーケンスは61ビットを有す
る。動作55の終りに、マイクロプロセッサは、61の暗号
解読されたビットのシーケンスを生成する。これらの61
ビットは、擬似２進数乱数（Pseudo-Random Binary Seq
uence(ＰＲＢＳ））ジェネレータ56に与えられる。その
ジェネレータは、これらのビットから、必要に応じて
８、16または32ビットのスクランブル解除ワードを生成
する。ジェネレータ56の並列出力は、各々、スクランブ
ル解除回路57内でバス33の対応する線に組み合わされて
いる。回路75は、動作49を実行する。単純な実施例で
は、回路57は、全く単純に排他的ＯＲゲートの組によっ
て構成されている。この場合、動作45は、また、排他的
ＯＲ機能である。実際、排他的Ｒゲートは、対称である
という特徴を有することが知られている。それは、スク
ランブルワードのスクランブル及び同じスクランブル解
除ワードでのスクランブル解除に使用される。この場
合、マイクロプロセッサ50は、回路57の動作速度を設定
する。回路57の入力及び出力は、各々、バッファ42及び
43に接続される。

【００４０】第５図は、回路54の入力が回路57の出力に
接続されていることを図示している。実際、これは、暗
号化されたスクランブルシーケンスがそれ自体伝送され
る前にスクランブラ45によってスクランブルをかけられ
ている時だけ重要である。そうでない場合、すなわち、
そのように暗号化されたスクラブリングシーケンスが送
られた時、その時、回路54の入力はバス33に直接接続さ
れている (破線でリンクを示した) 。

【００４１】インターフェース７に接続された外部回路
が暗号解読及びスクランブル解除装置ではなく、ゲーム
端末のカートリッジを構成している時、動作は僅かに異
なる。この場合は、実際に、マイクロプロセッサ50の制
御バス58（図１）が、インターフェースがもはや入／出
力モードで交互に作動さず、恒久的に１方向にだけ動作
するような状態に信号ｈをセットする論理レベルを生成
する。制御バスの線の１つは、例えば、電気的に信号ｈ
を転送する接続に接続されている。

【００４２】追加として、遠隔制御59によって、外部回
路８でまたは処理装置３でさえ特定の動作の実行を引き
起こす特定の状態に制御ワード53をセットすることがで
きる。この例は、特定のオーディオ−ヴィジュアルシー
ケンスの記憶である。従って、メモリ52またはもう１つ
の付属メモリに１つまたは２つの画像が記憶される。こ
の場合、ランダムアクセスメモリ52は、好ましくはセー
ブドＲＡＭである。

【図面の簡単な説明】

【図１】本発明による処理装置の概略図である。

【図２】本発明のインターフェースで交換される信号
のクロック図である。

【図３】本発明のインターフェースの１実施例を図示
したものである。

【図４】外部回路内での信号のある処理モードを図示
したものである。

【図５】外部回路内での信号のある処理モードを図示
したものである。

【符号の説明】

１受信機３処理装置７インターフェース８外部回路 10、16、20〜23 トランジスタ 33、34 バス 36 復調器 37 デマルチプレクサ 38 シフトレジスタ 39 発振器 40 比較器 41 低域フィルタ 42、43、44 バッファメモリ 45 スクランブラ 47 暗号化装置 50 マイクロプロセッサ 51 プログラムメモリ 52 作業用メモリ

───────────────────────────────────────────────────── フロントページの続き (72)発明者パトリスペイレフランス国 13100 エクスアンプロヴァンスシュマンサンドナノール 3720

Claims

【特許請求の範囲】

【請求項１】電気信号、特に、画像、音響、データま
たは制御信号の処理装置であって、これらの信号を受ける受信機と、受けた信号を処理するための処理装置、特に、ディスプ
レイ装置と、機能的に上記受信機と処理装置との間の配置され、受信
機から処理装置に信号を伝送し、または、これらの信号
を外部回路に伝送し、及び／または、同様な信号をこの
外部回路から処理装置に伝送することができる、ビット
レートが高い通信インターフェースとを備え、上記処理装置は、高いビットレートと同期した交流クロ
ック信号のジェネレータを備え、上記インターフェースは、上記クロック信号の１つの所
定の半波長の間に信号を受信機から外部回路に伝送し、
上記クロック信号のもう１つの所定の半波長の間に信号
を外部回路から処理装置に伝送するオリエンテーション
回路を備えることを特徴とする処理装置。
【請求項２】上記オリエンテーション回路は、上記クロック信号の第１の半波長中に、受信機と外部回
路との間に第１の伝送チャネルを形成する第１のスイッ
チ回路と、上記クロック信号の第２の半波長中に、外部回路と処理
装置との間に第２の伝送チャネルを形成する第２のスイ
ッチ回路と、外部回路がインターフェースに接続されていない時、受
信機と処理装置との間に第３の伝送チャネルを設定する
第３のスイッチ回路とを備えることを特徴とする請求項
１に記載の装置。
【請求項３】上記インターフェースは、該インターフ
ェースに接続された外部回路の存在及び非存在を検出
し、上記の第３のスイッチ回路を開閉する回路を備える
ことを特徴とする請求項２に記載の回路。
【請求項４】上記インターフェースは、少なくとも16
本の両方向のデータバスと、該データバス上に伝送され
た信号の型を決定する少なくとも１つの制御バスと、上
記外部回路に給電する少なくとも２つの給電線とを備え
ることを特徴とする請求項１〜３のいずれか１項に記載
の装置。
【請求項５】上記受信機は、上記クロック信号を生成
し、そのような信号を受けた時受けた信号にクロック信
号を同期させる回路を備えることを特徴とする請求項１
〜４のいずれか１項に記載の装置。
【請求項６】上記受信機は、上記インターフェースが
データ交換バス内でワイヤを有する回数の数の半分によ
ってクロック信号周波数を分周する手段を備えることを
特徴とする請求項５に記載の装置。
【請求項７】上記外部回路は、スクランブルシーケン
スの暗号解読のための動作と、その暗号解読されたスク
ランブルシーケンスを使用して、受けた信号のスクラン
ブル解除のための動作とを実施するマイクロプロセッサ
を備えることを特徴とする請求項１〜６のいずれか１項
に記載の装置。
【請求項８】上記外部回路は、処理装置のユーザの資
格を検査するための動作を実施するマイクロプロセッサ
を備えることを特徴とする請求項１〜７のいずれか１項
に記載の装置。
【請求項９】上記外部回路は、スクランブルをかけら
れた信号をスクランブル解除する排他的ＯＲ回路を備え
ることを特徴とする請求項１〜８のいずれか１項に記載
の装置。